JP2005123397A - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2005123397A JP2005123397A JP2003356609A JP2003356609A JP2005123397A JP 2005123397 A JP2005123397 A JP 2005123397A JP 2003356609 A JP2003356609 A JP 2003356609A JP 2003356609 A JP2003356609 A JP 2003356609A JP 2005123397 A JP2005123397 A JP 2005123397A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductive paste
- multilayer printed
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ビアとビア、ビアと信号線との間に設けるランドを無くしても、あるいは上記ランドを小さくしても、各層間の接続信頼性が確保でき、安定して伝送特性の優れた多層プリント配線板が得られる製造方法を提供する。
【解決手段】多層プリント配線板10を製造する際に、絶縁層間基材の所定箇所に設けられた貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成する工程、上記絶縁層間基材の表面に配線層を形成する工程、上記配線層が設けられた面に絶縁層間基材を積層する工程、積層された上記層間絶縁基材の所定箇所にレーザを照射し、貫通孔を設ける工程、及び上記貫通孔に上記導電ペーストを充填してビアを形成する工程を備え、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさのものとした。
【選択図】 図1
【解決手段】多層プリント配線板10を製造する際に、絶縁層間基材の所定箇所に設けられた貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成する工程、上記絶縁層間基材の表面に配線層を形成する工程、上記配線層が設けられた面に絶縁層間基材を積層する工程、積層された上記層間絶縁基材の所定箇所にレーザを照射し、貫通孔を設ける工程、及び上記貫通孔に上記導電ペーストを充填してビアを形成する工程を備え、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさのものとした。
【選択図】 図1
Description
この発明は、導電性ペーストで層間の電気的導通を確保した多層プリント配線板の製造方法に関するものであり、特に高速伝送システムが求められる多層プリント配線板の製造に有効なものである。
近年、インターネット通信や携帯電話など通信で取り扱われる情報量が急激に増大し、IP(Internet Protocol)ルーターや携帯電話基地局など通信インフラにおいて、情報データの交換・伝送に際し、これまで以上の大容量化・高速化・デジタル化が要求されている。それら通信設備には、伝送線路としての役割を担うバックボードと呼ばれる多層プリント配線板が採用されている。
高速設計が可能な多層プリント配線板の層間導通方法として、各層間の接続に導電性ペーストを使用したALIVH(Any Layer Interstitial Via Hole;松下電器産業株式会社の登録商標)基板が知られている(例えば、特許文献1参照。)。
ALIVH基板は、その製造プロセス上、接続すべき層間にのみスルーホールを設けるIVH(インタスティシャルビアホール)が全層に適用でき、かつビアの上に別のビアを形成するスタックドビア(ビア・オン・ビア)も可能である。
ALIVH基板は、その製造プロセス上、接続すべき層間にのみスルーホールを設けるIVH(インタスティシャルビアホール)が全層に適用でき、かつビアの上に別のビアを形成するスタックドビア(ビア・オン・ビア)も可能である。
以下に、従来の全層IVH構造で、かつスタックドビア構造を有する多層プリント配線板について説明する。まず、ガラスクロスに樹脂を含浸させた半硬化状態のプリプレグに貫通孔を設け、貫通孔に導電性ペーストをスクリーン印刷などで充填することにより、所定位置にビアを形成する。次に、プリプレグの両面に銅箔を貼りつけて積層プレスし、プリプレグと導電性ペーストとを本硬化する。さらに、銅箔をエッチングして所望の回路を形成し、2層からなる両面基板を完成する。なお、ビアの上下部分は上記銅箔によりランドが形成されており、該ランドは通常は円形のパターンが用いられる。ランドの直径は貫通孔の孔径(ビア径)よりも大きく、ビア径が200μmの場合には、約400〜600μm径のランドが形成される。次に上記両面基板の両側にそれぞれ、同様にして貫通孔に導電性ペーストが充填されたプリプレグを配置し、さらにこのプリプレグの外側に銅箔を配置してこれらを積層プレスし、上記銅箔をエッチングして回路を形成する。両面基板の両側にプリプレグを配置する際には、両面基板に設けられたランドが積層する新たなプリプレグの位置決めに用いられ、各プリプレグに設けた貫通孔同士が位置ずれしないように機能する。上記工程を繰り返すことで多層プリント配線板を作製する。
このようにして得られた多層プリント配線板の各層間はビアに充填された導電性ペーストで電気的に接続される。ビアとビア、ビアと信号線とはランドを介して繋がっている。
上記構成の多層プリント配線板は、積層方向の信号伝送に不要な部分(スタブ)がないので、グランドとの容量性成分が小さく、特性インピーダンスの低下を抑制することが可能となる。
以上のように、特許文献1に示される従来の多層プリント配線板では、特性インピーダンスの低下を抑制することが可能となり伝送特性の良いものが得られるが、なお高周波信号に対して伝送損失が発生する問題があった。
特許文献1に示される従来の多層プリント配線板では、ビアと隣接するビアとの間、あるいはビアと信号線との間にビア径よりも大きな径をもつランドがあり、このランドのうち、ビア外周部より外側のランド部分とグランドとの間の容量性成分が特性インピーダンスの低下を引き起こし、高周波での伝送損失を起こす原因となることが考えられる。そこで、ランドを無くした構成、あるいはランドをビア径よりも小さくした構成にすることにより特性インピーダンスの低下を防止することが可能と考えられるが、このような構成の多層プリント配線板を従来の方法により製造すると、ランドが無い、あるいは小さいため、貫通孔が設けられたプリプレグを積層する際に位置ずれが起こりやすい問題がある。そこで、新たなプリプレグを積層する際、従来のように、予めビアを設けたプリプレグを積層するのではなく、プリプレグを積層してから所定位置にレーザを照射して、新たなプリプレグに貫通孔を形成し、この貫通孔に導電ペーストを充填してビアを形成する方法で製造するとよい。しかしながらこのような方法で製造した場合、ビアとビア、ビアと信号線との間の接続が不安定になり、必ずしも特性の優れたものが得られないといった問題があった。
特許文献1に示される従来の多層プリント配線板では、ビアと隣接するビアとの間、あるいはビアと信号線との間にビア径よりも大きな径をもつランドがあり、このランドのうち、ビア外周部より外側のランド部分とグランドとの間の容量性成分が特性インピーダンスの低下を引き起こし、高周波での伝送損失を起こす原因となることが考えられる。そこで、ランドを無くした構成、あるいはランドをビア径よりも小さくした構成にすることにより特性インピーダンスの低下を防止することが可能と考えられるが、このような構成の多層プリント配線板を従来の方法により製造すると、ランドが無い、あるいは小さいため、貫通孔が設けられたプリプレグを積層する際に位置ずれが起こりやすい問題がある。そこで、新たなプリプレグを積層する際、従来のように、予めビアを設けたプリプレグを積層するのではなく、プリプレグを積層してから所定位置にレーザを照射して、新たなプリプレグに貫通孔を形成し、この貫通孔に導電ペーストを充填してビアを形成する方法で製造するとよい。しかしながらこのような方法で製造した場合、ビアとビア、ビアと信号線との間の接続が不安定になり、必ずしも特性の優れたものが得られないといった問題があった。
この発明は、上記のような問題点を解消するためになされたものであり、ビアとビア、ビアと信号線との間に設けるランドを無くしても、あるいは上記ランドを小さくしても、ビア間の接続信頼性が確保でき、安定して伝送特性の優れた多層プリント配線板が得られる製造方法を提供するものである。
本発明の多層プリント配線板の製造方法は、絶縁層間基材を介して複数の配線層が積層され、上記層間絶縁基材に設けられた貫通孔に導電ペーストを充填して構成したビアにより、上記複数の配線層が電気的に接続されると共に、信号線とビアとの接続部はビア径より小さく、かつ信号線に接続され、積層方向に連結するビアとビアとが直接接続される多層プリント配線板の製造方法であって、絶縁層間基材の所定箇所に設けられた貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成する工程、上記絶縁層間基材の表面に配線層を形成する工程、上記配線層が設けられた面に絶縁層間基材を積層する工程、積層された上記層間絶縁基材の所定箇所にレーザを照射し、貫通孔を設ける工程、及び上記貫通孔に上記導電ペーストを充填してビアを形成する工程を備え、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさであるものである。
また、本発明の多層プリント配線板の製造方法は、絶縁層間基材を介して複数の配線層が積層され、上記層間絶縁基材に設けられた貫通孔に導電ペーストを充填して構成したビアにより、上記複数の配線層が電気的に接続されると共に、信号線とビア、または信号線に接続され、積層方向に連結するビアとビアとは、ビア径より小さいランドを介して接続される多層プリント配線板の製造方法であって、絶縁層間基材の所定箇所に設けられた貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成する工程、上記絶縁層間基材の表面に配線層を形成する工程、上記配線層が設けられた面に絶縁層間基材を積層する工程、積層された上記層間絶縁基材の所定箇所にレーザを照射し、貫通孔を設ける工程、及び上記貫通孔に上記導電ペーストを充填してビアを形成する工程を備え、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさであるものである。
以上のように、この発明によれば、ランドを無くした構成、あるいはランドをビア径よりも小さくした構成の多層プリント配線板を製造するにあたって、層間絶縁基材を積層してから所定位置にレーザを照射して貫通孔を形成し、この貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成すると共に、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさのものとしたので、ビア内に隙間が出来難く、層間の接続信頼性が確保でき、安定して伝送特性の優れた多層プリント配線板が得られる。
実施の形態1.
以下、本発明の多層プリント配線板の製造方法を図を用いて説明する。
図1(a)はこの発明の実施の形態1による製造方法により製造された多層プリント配線板を示す断面構成図、図1(b)は、図1(a)の破線部分Aを上方から見た平面構成図である。
多層プリント配線板10は絶縁層間基材1を介して複数の配線層が積層されたものであり、図1においては、5層の絶縁層間基材1が積層されることにより6層の配線層を有している。表面の配線層(図1では下側表面)には表面実装型コネクタ実装されるパッド3が設けられ、パッド3の周囲にはグランド4が設けられている。内層に設けられた配線層には信号線5および信号線5を囲むグランド4が設けられている。信号線5とパッド3とは、絶縁層間基材1に設けられた貫通孔に導電性ペーストを充填して構成したビア2により電気的に接続されている。ビア2は信号線5が設けられた層まで積層方向に連結しており、ビア2とビア2との間にはランドを設けず、直に接触している。また、ビア2と信号線5との間にもランドを設けず、直接接触し、信号線5とビア2との接続部はビア径よりも小さくなっている。各配線層におけるグランド4もビア2により電気的に接続される。また、上記導電性ペーストは、樹脂中にCuやAlなどで構成される金属フィラーが含有されたものであり、含有される金属フィラーは所定の導電率が得られるように、金属フィラーが90重量%、樹脂が10重量%となっている。また、体積比では、金属フィラー50%、樹脂50%の含有率となっている。また、本実施の形態の導電ペーストは、含有される上記金属フィラーの内の70%以上の金属フィラーの平均粒径が、5μm以上で、かつ貫通孔のレーザ照射側の平均孔径の1/10以下の粒径のものである。
以下、本発明の多層プリント配線板の製造方法を図を用いて説明する。
図1(a)はこの発明の実施の形態1による製造方法により製造された多層プリント配線板を示す断面構成図、図1(b)は、図1(a)の破線部分Aを上方から見た平面構成図である。
多層プリント配線板10は絶縁層間基材1を介して複数の配線層が積層されたものであり、図1においては、5層の絶縁層間基材1が積層されることにより6層の配線層を有している。表面の配線層(図1では下側表面)には表面実装型コネクタ実装されるパッド3が設けられ、パッド3の周囲にはグランド4が設けられている。内層に設けられた配線層には信号線5および信号線5を囲むグランド4が設けられている。信号線5とパッド3とは、絶縁層間基材1に設けられた貫通孔に導電性ペーストを充填して構成したビア2により電気的に接続されている。ビア2は信号線5が設けられた層まで積層方向に連結しており、ビア2とビア2との間にはランドを設けず、直に接触している。また、ビア2と信号線5との間にもランドを設けず、直接接触し、信号線5とビア2との接続部はビア径よりも小さくなっている。各配線層におけるグランド4もビア2により電気的に接続される。また、上記導電性ペーストは、樹脂中にCuやAlなどで構成される金属フィラーが含有されたものであり、含有される金属フィラーは所定の導電率が得られるように、金属フィラーが90重量%、樹脂が10重量%となっている。また、体積比では、金属フィラー50%、樹脂50%の含有率となっている。また、本実施の形態の導電ペーストは、含有される上記金属フィラーの内の70%以上の金属フィラーの平均粒径が、5μm以上で、かつ貫通孔のレーザ照射側の平均孔径の1/10以下の粒径のものである。
図2は、本実施の形態1による多層プリント配線板の製造工程を説明する図である。また、図3はビア部分の詳細を示す図である。
まず、高周波特性に優れた樹脂を、強化材のクロスに含侵させた半硬化状態のプリプレグ6を準備する。この時、後述する積層プレス工程で樹脂の流動が起き過ぎないように、予めプリプレグ6をアニールして、Bステージ化し、若干硬化反応を進行させ(仮硬化)、プレス時の最低溶融粘度を高くする(図2(a))。なお、プリプレグ6は本硬化後、絶縁層間基材1として機能する。
次に、図2(b)に示すように、プリプレグ6の片面に銅箔7を、もう片面に離型フィルム8を配置し、適度の密着性と剥離性が確保できる温度・圧力で真空ラミネートする。
次に、図2(c)に示すように、離型フィルム8側からレーザ加工して、プリプレグ6に貫通孔9を形成し、底面に銅箔7が現れるようにする。底面が銅箔7よりなる貫通孔(有底孔)を形成後、常圧プラズマ処理などを施し、有底孔内に残存する樹脂(スミア)を除去する。
次に、図2(d)に示すように、導電性ペースト11を、真空印刷機などで有底孔に充填する。
次に、図2(e)に示すように、離型フィルム8を剥がす。この時、予め基板を適度にアニールし、導電性ペースト11の硬化反応を若干進行させて(仮硬化)、導電性ペースト11が離型フィルム8に付着して欠損しないようにしておく。
次に、図2(f)に示すように、突出した導電性ペースト11を抑えるように銅箔7で積層プレスする。この状態におけるビア部分の詳細を図3(a)に示す。図3(a)において、貫通孔9内には、樹脂11aと金属フィラー11bとで構成される導電性ペースト11が充填され、導電ペースト11は銅箔7で覆われている。
次に、図2(g)に示すように、プリプレグ6の両面に設けられた銅箔7のエッチングを行い、片側の面に多層配線板のコネクタを実装するパッド3、およびその周囲を囲むグランド4などのパターンを形成する。もう片側の面には、内層回路パターンを形成する。上記内層回路パターンにおいて、ビア部分に信号線5を配置する場合にはランドを形成せず、ビア部分に直接、信号線5のみが形成されるようにする。また、少なくとも、グランド4を形成する領域以外に設けられたビア部分にはランドを形成せず、ビアに充填された導電性ペースト11が剥き出しの状態になるようにする。このとき、導電性ペースト11が剥き出しのビア表面はエッチング液により金属フィラー11bが除去され、図3(b)に示すように、クレーター状となる。この状態では樹脂11aがビア表面を覆っているため、表面は不導通となる。
次に、図2(h)に示すように、内層信号線5が設けられた側の面に、予めBステージ化を進めたプリプレグ6を、さらに離型フィルム8を順に重ね、後工程に問題とならないように適切な密着性と剥離性が得られるように真空ラミネートする。
次に、図2(i)に示すように、剥き出し状態の導電性ペースト11、およびビア上のグランド4に目掛けて、プリプレグ6側からレーザを照射し、プリプレグ6に貫通孔9を形成し、形成された貫通孔9の底に、導電性ペースト面、あるいはグランド面が露出した貫通孔(有底孔)を形成する。その後、有底孔内の不要な樹脂を除去する。このようにすることにより、図3(c)に示すように、ビア表面を覆っていた樹脂11aがレーザにより除去され、ビア表面に金属フィラー11b面が復活し、表面は導通状態になる。
次に、デスミア処理後、図2(j)に示すように、形成された有底孔に導電性ペースト11を充填し、仮硬化する。このようにすることで、図3(d)に示すように、互いに隣接するビアとビアとに充填された導電性ペースト11同士が結合し、低抵抗な導通が得られる。
その後、図2(k)に示すように離型フィルム8を剥がし、さらに、図2(l)に示すように、突出した導電性ペースト11を抑えるように銅箔7を施して、積層プレスを行う。
次に、図2(m)に示すように、銅箔7のエッチングを行い、内層回路パターンを形成する。内層回路パターンは、前述したように、ビア部分に信号線5を配置する場合にはランドを形成せず、ビア部分に直接、信号線5のみが形成されるようにする。また、少なくとも、グランド4を形成する領域以外に設けられたビア部分にはランドを形成せず、ビアに充填された導電性ペースト11が剥き出しの状態になるようにする。このようにして3層配線板を得る。図2(h)〜(m)に示すような工程を繰り返すことで、例えば、図1(a)に示すような目的の多層プリント配線板を得る。
まず、高周波特性に優れた樹脂を、強化材のクロスに含侵させた半硬化状態のプリプレグ6を準備する。この時、後述する積層プレス工程で樹脂の流動が起き過ぎないように、予めプリプレグ6をアニールして、Bステージ化し、若干硬化反応を進行させ(仮硬化)、プレス時の最低溶融粘度を高くする(図2(a))。なお、プリプレグ6は本硬化後、絶縁層間基材1として機能する。
次に、図2(b)に示すように、プリプレグ6の片面に銅箔7を、もう片面に離型フィルム8を配置し、適度の密着性と剥離性が確保できる温度・圧力で真空ラミネートする。
次に、図2(c)に示すように、離型フィルム8側からレーザ加工して、プリプレグ6に貫通孔9を形成し、底面に銅箔7が現れるようにする。底面が銅箔7よりなる貫通孔(有底孔)を形成後、常圧プラズマ処理などを施し、有底孔内に残存する樹脂(スミア)を除去する。
次に、図2(d)に示すように、導電性ペースト11を、真空印刷機などで有底孔に充填する。
次に、図2(e)に示すように、離型フィルム8を剥がす。この時、予め基板を適度にアニールし、導電性ペースト11の硬化反応を若干進行させて(仮硬化)、導電性ペースト11が離型フィルム8に付着して欠損しないようにしておく。
次に、図2(f)に示すように、突出した導電性ペースト11を抑えるように銅箔7で積層プレスする。この状態におけるビア部分の詳細を図3(a)に示す。図3(a)において、貫通孔9内には、樹脂11aと金属フィラー11bとで構成される導電性ペースト11が充填され、導電ペースト11は銅箔7で覆われている。
次に、図2(g)に示すように、プリプレグ6の両面に設けられた銅箔7のエッチングを行い、片側の面に多層配線板のコネクタを実装するパッド3、およびその周囲を囲むグランド4などのパターンを形成する。もう片側の面には、内層回路パターンを形成する。上記内層回路パターンにおいて、ビア部分に信号線5を配置する場合にはランドを形成せず、ビア部分に直接、信号線5のみが形成されるようにする。また、少なくとも、グランド4を形成する領域以外に設けられたビア部分にはランドを形成せず、ビアに充填された導電性ペースト11が剥き出しの状態になるようにする。このとき、導電性ペースト11が剥き出しのビア表面はエッチング液により金属フィラー11bが除去され、図3(b)に示すように、クレーター状となる。この状態では樹脂11aがビア表面を覆っているため、表面は不導通となる。
次に、図2(h)に示すように、内層信号線5が設けられた側の面に、予めBステージ化を進めたプリプレグ6を、さらに離型フィルム8を順に重ね、後工程に問題とならないように適切な密着性と剥離性が得られるように真空ラミネートする。
次に、図2(i)に示すように、剥き出し状態の導電性ペースト11、およびビア上のグランド4に目掛けて、プリプレグ6側からレーザを照射し、プリプレグ6に貫通孔9を形成し、形成された貫通孔9の底に、導電性ペースト面、あるいはグランド面が露出した貫通孔(有底孔)を形成する。その後、有底孔内の不要な樹脂を除去する。このようにすることにより、図3(c)に示すように、ビア表面を覆っていた樹脂11aがレーザにより除去され、ビア表面に金属フィラー11b面が復活し、表面は導通状態になる。
次に、デスミア処理後、図2(j)に示すように、形成された有底孔に導電性ペースト11を充填し、仮硬化する。このようにすることで、図3(d)に示すように、互いに隣接するビアとビアとに充填された導電性ペースト11同士が結合し、低抵抗な導通が得られる。
その後、図2(k)に示すように離型フィルム8を剥がし、さらに、図2(l)に示すように、突出した導電性ペースト11を抑えるように銅箔7を施して、積層プレスを行う。
次に、図2(m)に示すように、銅箔7のエッチングを行い、内層回路パターンを形成する。内層回路パターンは、前述したように、ビア部分に信号線5を配置する場合にはランドを形成せず、ビア部分に直接、信号線5のみが形成されるようにする。また、少なくとも、グランド4を形成する領域以外に設けられたビア部分にはランドを形成せず、ビアに充填された導電性ペースト11が剥き出しの状態になるようにする。このようにして3層配線板を得る。図2(h)〜(m)に示すような工程を繰り返すことで、例えば、図1(a)に示すような目的の多層プリント配線板を得る。
本実施の形態で用いられる導電性ペースト11は、前述のように、樹脂中にCuやAlなどで構成される金属フィラーが含有されたものであるが、金属フィラー11bの粒径が小さい場合は、図4(c)に示すように、金属フィラー11bでレーザが止まらずに、金属フィラー11bを回り込んで導電性ペースト11内の樹脂11aを除去し、不要な部分まで加工してビアを傷つけてしまう。その結果、図4(d)に示すように、ビア上に形成される新たなビアに充填される導電性ペースト11との界面に隙間11cが生じ、接着力が乏しくなると共に、高抵抗となってしまう。なお、図4(a)(b)は、図3(a)(b)と同じ工程におけるビア部分の状態を示しており、金属フィラー11bの粒径が小さい場合を示す。
また、金属フィラー11bの粒径が大きすぎると、貫通孔への充填ができなかったり、あるいは貫通孔への充填の際にボイドができてしまい、接着力が乏しくなると共に、高抵抗となる。
したがって、金属フィラーの平均粒径は、導電性ペースト11を目掛けてレーザ加工した際に、図3(c)に示すように、ビア表面の樹脂層のみが除去され、すぐ下の金属フィラー面が復活する程度の粒径以上で、かつ導電ペースト11がボイドなく充填できる粒径でなければならない。
また、金属フィラー11bの粒径が大きすぎると、貫通孔への充填ができなかったり、あるいは貫通孔への充填の際にボイドができてしまい、接着力が乏しくなると共に、高抵抗となる。
したがって、金属フィラーの平均粒径は、導電性ペースト11を目掛けてレーザ加工した際に、図3(c)に示すように、ビア表面の樹脂層のみが除去され、すぐ下の金属フィラー面が復活する程度の粒径以上で、かつ導電ペースト11がボイドなく充填できる粒径でなければならない。
表1に導電性ペースト11中に含有される金属フィラー11bの粒径R、及び金属フィラー全体に対する上記粒径の金属フィラーの割合を変化させたときの、1ビア当たりの抵抗値と、断面研磨時の隙間の有無を示す。試料としては、本実施の形態1と同様の方法で、プリプレグ6の積層、レーザ照射による貫通孔9の形成、導電性ペースト11の充填、銅箔の配置、及び銅箔のエッチングを繰り返すことで、図5に示す構成の多層板を得た。得られた多層板の1ビア当たりの抵抗値を図5に示すようなデイジーパターンにより求めた。図5に示すパターンは、ビアとビアとのピッチが600μ、一層あたり200個のビアを5層積み上げて、1ピースあたり1000個のビアで構成されたものであり、抵抗値は1000ビアの平均値で求めた。なお、図5のものにおいて、貫通孔のレーザ照射側の平均孔径は120μmであった。
また、上記多層板をエポキシ樹脂でモールドし、サンドペーパーで研磨した後、1μmのアルミナからなる鏡面研磨剤{ショウポリッシュ(R)昭和電工(株)}で仕上げ、断面観察を行なった。
また、上記多層板をエポキシ樹脂でモールドし、サンドペーパーで研磨した後、1μmのアルミナからなる鏡面研磨剤{ショウポリッシュ(R)昭和電工(株)}で仕上げ、断面観察を行なった。
表1より、金属フィラー11bの粒径Rは、平均粒径が4μm以上で、かつ貫通孔のレーザ照射側の平均孔径の1/10(表1では12μm)以下の大きさのものが好ましく、導電性ペーストに含有される金属フィラーのうちの少なくとも70%以上の金属フィラーの粒径が上記範囲内にある導電性ペーストであれば、ビア内に隙間が出来難く、かつ低抵抗のものが得られた。その結果、隣接するビア間の接続信頼性が安定して確保でき、伝送特性の優れた多層プリント配線板が得られる。
なお、導電ペースト中の金属フィラー11bは、上記範囲内にある同じ粒径の金属フィラーで構成されていても良いし、上記上記範囲内にある複数種類の粒径の金属フィラーで構成されていても良い。大きな粒径の金属フィラーと小さな粒径の金属フィラーとを混合させた場合、金属フィラーがより密に詰まったビアが構成でき、より低抵抗となる。
また、本実施の形態においてプリプレグ6に用いられる樹脂としては、比誘電率と誘電正接が汎用のエポキシ樹脂よりも小さい、トリアジン樹脂やビスマレイミド・トリアジン樹脂(BT樹脂)などのトリアジン樹脂系樹脂、共役ジエン重合体や長鎖のアルキル基などの非極性構造を含有する変性エポキシ樹脂が好ましい。
また、プリプレグ6に貫通孔9を形成する方法は、ドリルによる機械加工ではなくレーザによる熱加工が好ましい。また、レーザ加工のうち、ガラスクロスを透過してしまうYAGレーザのような固体レーザによる加工ではなく、炭酸ガスレーザなどを用いた加工が好ましい。
また、プリプレグ6に設けられた有底孔の底に残存する樹脂を取り除く方法としては、アルカリ性過マンガン酸塩溶液などのウェット処理でなく、常圧プラズマ処理等のドライ処理を用いると良い。
また。導電性ペースト11を突出させるために用いる離型フィルム8は、ラミネート時の温度に耐えるものであれば良いが、プリプレグ6との適度な密着性を得るために接着剤などの表面処理が施されているものを用いる方が好ましい。
さらに、本実施の形態で用いるプリプレグ6は、レーザ加工性、プラズマデスミア性に優れる高開繊ガラスクロスを使用した方が、より確実な層間導通と低抵抗ビアが得られるので好ましい。
以上のように、導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーの粒径が、レーザ照射により貫通孔内に充填された導電性ペーストが過剰に加工されたりしない程度の粒径(約5μm)以上で、かつ導電ペーストがボイドなく充填できる程度の粒径(貫通孔のレーザ照射側の平均孔径の1/10)以下である導電性ペーストを用いることで、隣接するビア間、あるいはビアと信号線との間にランドがなくても、それぞれが低抵抗で直接接続することができるため、ランドとグランドとの容量性成分に起因する特性インピーダンスの低下を抑えた、伝送特性に優れた多層プリント配線板が得られる。
また、ビアとビアとが直に結合しているため、銅箔を介した従来のものよりも大きな機械強度が得られるメリットがある。
また、ビアとビアとが直に結合しているため、銅箔を介した従来のものよりも大きな機械強度が得られるメリットがある。
なお、金属フィラーの含有率は上記値に限定されない。通常は、所定の導電率が得られるように、金属フィラーが90〜95重量%、樹脂が5〜10重量%程度にする。
実施の形態2.
図6(a)はこの発明の実施の形態2による製造方法により製造された多層プリント配線板を示す断面構成図、図6(b)は図6(a)の破線部分Aを上方から見た平面構成図である。本実施の形態2による多層プリント配線板は、実施の形態1と同様の製造工程で作製されるが、異なる点は、図2(g)、(m)に示すエッチング工程で、内層回路パターンを形成する際に、ビア部分に信号線5を配置する場合には、ビア径よりも小さいランド12を形成し、ビア部分にランド12を介して信号線5が接続されるようにする。また、グランド4を形成する領域以外に設けられた部分、すなわち信号線5に接続され、積層方向に連結するビアとビアとの間にも、ビア径よりも小さいランド12を形成し、上記ビアと、上記ビア上に新たに形成されるビアとが上記ランド12を介して接続されるようにする。本実施の形態2では、図2(i)に示すレーザによる孔加工の際には、ビア上のランド12、およびビア上のグランド4に目掛けて、積層した新たなプリプレグ6側からレーザ照射して、プリプレグ6に貫通孔9を形成し、形成された貫通孔9の底に、ランド面、あるいはグランド面が露出した貫通孔(有底孔)を形成する。
図6(a)はこの発明の実施の形態2による製造方法により製造された多層プリント配線板を示す断面構成図、図6(b)は図6(a)の破線部分Aを上方から見た平面構成図である。本実施の形態2による多層プリント配線板は、実施の形態1と同様の製造工程で作製されるが、異なる点は、図2(g)、(m)に示すエッチング工程で、内層回路パターンを形成する際に、ビア部分に信号線5を配置する場合には、ビア径よりも小さいランド12を形成し、ビア部分にランド12を介して信号線5が接続されるようにする。また、グランド4を形成する領域以外に設けられた部分、すなわち信号線5に接続され、積層方向に連結するビアとビアとの間にも、ビア径よりも小さいランド12を形成し、上記ビアと、上記ビア上に新たに形成されるビアとが上記ランド12を介して接続されるようにする。本実施の形態2では、図2(i)に示すレーザによる孔加工の際には、ビア上のランド12、およびビア上のグランド4に目掛けて、積層した新たなプリプレグ6側からレーザ照射して、プリプレグ6に貫通孔9を形成し、形成された貫通孔9の底に、ランド面、あるいはグランド面が露出した貫通孔(有底孔)を形成する。
なお、本実施の形態においては、ランド12がビア径よりも小さいため、充填された導電性ペースト11は一部剥き出し状態となっている。したがって、図2(i)に示すレーザによる孔加工の際には、レーザが直接、導電性ペースト11に照射されるが、実施の形態1と同様、導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーの粒径が、約5μm以上で、かつ貫通孔のレーザ照射側の平均孔径の1/10以下の導電性ペーストを用いているので、貫通孔に導電性ペーストをボイドなく充填できると共に、金属フィラー面でレーザ光を止めることができ、導電性ペースト11中の樹脂11aを過剰に除去して傷つけることがないため、ビアとビアとの間の接続信頼性が確保できる。その結果、伝送特性の優れた多層プリント配線板が安定して得られる。
なお、本実施の形態2の構造の場合、ビア同士の接続部は、銅箔からなるランド12を介しているので、実施の形態1に比べ、層間接続部の導電率が小さくなるメリットがある。
また、本実施の形態では、信号線5とビア2、及び信号線5に接続され、積層方向に連結するビアとビアとは、すべてビア径より小さいランド12を介して接続されているが、例えば信号線部のみランド12を介して接続し、他の部分は実施の形態1のように直接接続されていても良い。
実施の形態3.
図7はこの発明の実施の形態3による多層プリント配線板の製造方法を説明する図であり、ビア部分を詳細に示す図である。本実施の形態3による多層プリント配線板の製造方法は、実施の形態1または2と同様の製造工程で作製されるが、導電ペースト11中の金属フィラー11bが、図2(g)、(m)に示すエッチング工程で除去されない元素よりなるもの、あるいはエッチング耐性のある金属で表面がコーティングされているものである。金属フィラー11bの粒径の範囲、及び金属フィラー全体に対する上記粒径の範囲の金属フィラーの割合は実施の形態1と同様である。
図7はこの発明の実施の形態3による多層プリント配線板の製造方法を説明する図であり、ビア部分を詳細に示す図である。本実施の形態3による多層プリント配線板の製造方法は、実施の形態1または2と同様の製造工程で作製されるが、導電ペースト11中の金属フィラー11bが、図2(g)、(m)に示すエッチング工程で除去されない元素よりなるもの、あるいはエッチング耐性のある金属で表面がコーティングされているものである。金属フィラー11bの粒径の範囲、及び金属フィラー全体に対する上記粒径の範囲の金属フィラーの割合は実施の形態1と同様である。
このようにすることにより、図7(b)に示すように、エッチィング工程後も、導電性ペースト11を充填したときのままの形状のビアとなり、図7(c)に示すように、レーザ照射によるダメージを小さくすることができる。その結果、より安定して伝送特性の優れた多層プリント配線板が得られる。
また、図7(c)に示すように、隣接するビアとビアとの界面の位置がほとんど変化せず、安定した接続信頼性を確保できる。
また、図7(c)に示すように、隣接するビアとビアとの界面の位置がほとんど変化せず、安定した接続信頼性を確保できる。
実施の形態4.
図8はこの発明の実施の形態4による多層プリント配線板の製造方法を説明する図であり、ビア部分を詳細に示す図である。本実施の形態4による多層プリント配線板の製造方法は、実施の形態1または2と同様の製造工程で作製されるが、導電ペースト11中の金属フィラー11bは、レーザ照射により溶融する導電性物質で被覆されているものである。金属フィラー11bの粒径の範囲、及び金属フィラー全体に対する上記粒径の範囲の金属フィラーの割合は実施の形態1と同様である。
図8はこの発明の実施の形態4による多層プリント配線板の製造方法を説明する図であり、ビア部分を詳細に示す図である。本実施の形態4による多層プリント配線板の製造方法は、実施の形態1または2と同様の製造工程で作製されるが、導電ペースト11中の金属フィラー11bは、レーザ照射により溶融する導電性物質で被覆されているものである。金属フィラー11bの粒径の範囲、及び金属フィラー全体に対する上記粒径の範囲の金属フィラーの割合は実施の形態1と同様である。
このようにすることにより、図2(i)に示すレーザ照射工程で、図8(c)に示すように、金属フィラー11bを被覆している導電性物質が溶融し、レーザ照射の熱エネルギーで、ビア表面に、上記導電性物質からなる層11dが形成され、隣接するビアとビアとの界面接触抵抗が小さくなるとともに機械的強度を向上させるというメリットが得られる。
なお、図8では、金属フィラー11bが図2(g)、(m)に示すエッチング工程で除去されるものを示したが、実施の形態3と同様、金属フィラー11bがエッチング工程で除去されないものであってもよく、レーザ照射により溶融する導電性物質で被覆されていればよい。
実施例1.
非極性基を含有する変性エポキシ樹脂であるアリールエステル付加共役ジエン重合体含有エポキシ樹脂をマトリックス樹脂に用い、このマトリックス樹脂をガラスクロスに含侵したプリプレグ{GXA−67N:日立化成工業(株)社製}6を140℃のオーブンに入れ、予めBステージ化を進めておく。
次に、厚み18μmの銅箔7{F3−WS:古河サーキットフォイル(株)社製}と厚み38μmのアクリル系粘着材付PETフィルム8を、得られたプリプレグ6にラミネートする。真空ラミネート条件は、140℃、5kg/cm2で行い、30sec真空引きした後、30sec加圧した。
次に、炭酸ガスレーザでプリプレグ6に貫通孔9をあけ、有底孔を形成する。さらに、20sec、プラズマ照射し、有底底の残存樹脂を綺麗にした後、真空印刷機で導電性ペースト11を充填する。導電性ペースト11は、導電ペーストに含まれる金属フィラーの100%が平均粒径10μmの銅フィラーであるものを用いた。有底孔の孔径は、レーザ照射側で200μm、ビア底部の孔径は150μmを目標とした。得られた基板を100℃、15min、オーブンに入れ、導電性ペースト11を仮硬化した後、PETフィルム8を剥がした。
次に、銅箔7を配置し、3℃/min昇温、120℃から60kg/cm2で加圧し、210℃で60min加熱し、プリプレグ6と導電性ペースト11を同時に完全硬化させた。次に、得られた基板をエッチングした。このときビア上にはランドは設けなかった。したがって、ビア部分は導電性ペースト11の樹脂面が剥き出しになっている。
次に、予め同様の熱履歴を施したプリプレグ6と接着剤付PETフィルム8を、上記基板に同様の条件で真空ラミネートする。その後、炭酸ガスレーザでプリプレグ6に貫通孔9を形成し、形成された貫通孔9の底に、導電性ペースト面を露出させて有底孔を形成する。このとき、露出した導電性ペースト11中の樹脂も除去する。照射された炭酸ガスレーザは導電性ペースト11に含まれる銅フィラー11bで止まる。さらに、プラズマデスミアを施し、新たな導電性ペースト11を形成された有底孔に充填し、導電性ペースト11の仮硬化後、PETフィルム8を剥がし、銅箔7を積層プレスし、銅箔7をエッチングした。
同様にして、プリプレグ6の積層、レーザ照射による貫通孔9の形成、導電性ペースト11の充填、銅箔の配置、及び銅箔のエッチングを繰り返すことで、図5に示す構成の多層板を得た。得られた多層板の1ビア当たりの抵抗値を図5に示すようなデイジーパターンにより求めた。図5に示すパターンは、ビアとビアとのピッチが600μ、一層あたり200個のビアを5層積み上げて、1ピースあたり1000個のビアで構成されたものであり、抵抗値は1000ビアの平均値で求めた。また、1ワーク内に図5で示すものと同様のパターンを50ピース形成し、各ピースの1ビア当たりの抵抗値を測定した。その結果、いずれのピースも5mΩ/ビアの良好な値が得られた。また、上記多層板をエポキシ樹脂でモールドし、サンドペーパーで研磨した後、1μmのアルミナからなる鏡面研磨剤{ショウポリッシュ(R)昭和電工(株)}で仕上げ、断面観察を行なった。隣接するビアとビアとの間は綺麗に接合していた。
非極性基を含有する変性エポキシ樹脂であるアリールエステル付加共役ジエン重合体含有エポキシ樹脂をマトリックス樹脂に用い、このマトリックス樹脂をガラスクロスに含侵したプリプレグ{GXA−67N:日立化成工業(株)社製}6を140℃のオーブンに入れ、予めBステージ化を進めておく。
次に、厚み18μmの銅箔7{F3−WS:古河サーキットフォイル(株)社製}と厚み38μmのアクリル系粘着材付PETフィルム8を、得られたプリプレグ6にラミネートする。真空ラミネート条件は、140℃、5kg/cm2で行い、30sec真空引きした後、30sec加圧した。
次に、炭酸ガスレーザでプリプレグ6に貫通孔9をあけ、有底孔を形成する。さらに、20sec、プラズマ照射し、有底底の残存樹脂を綺麗にした後、真空印刷機で導電性ペースト11を充填する。導電性ペースト11は、導電ペーストに含まれる金属フィラーの100%が平均粒径10μmの銅フィラーであるものを用いた。有底孔の孔径は、レーザ照射側で200μm、ビア底部の孔径は150μmを目標とした。得られた基板を100℃、15min、オーブンに入れ、導電性ペースト11を仮硬化した後、PETフィルム8を剥がした。
次に、銅箔7を配置し、3℃/min昇温、120℃から60kg/cm2で加圧し、210℃で60min加熱し、プリプレグ6と導電性ペースト11を同時に完全硬化させた。次に、得られた基板をエッチングした。このときビア上にはランドは設けなかった。したがって、ビア部分は導電性ペースト11の樹脂面が剥き出しになっている。
次に、予め同様の熱履歴を施したプリプレグ6と接着剤付PETフィルム8を、上記基板に同様の条件で真空ラミネートする。その後、炭酸ガスレーザでプリプレグ6に貫通孔9を形成し、形成された貫通孔9の底に、導電性ペースト面を露出させて有底孔を形成する。このとき、露出した導電性ペースト11中の樹脂も除去する。照射された炭酸ガスレーザは導電性ペースト11に含まれる銅フィラー11bで止まる。さらに、プラズマデスミアを施し、新たな導電性ペースト11を形成された有底孔に充填し、導電性ペースト11の仮硬化後、PETフィルム8を剥がし、銅箔7を積層プレスし、銅箔7をエッチングした。
同様にして、プリプレグ6の積層、レーザ照射による貫通孔9の形成、導電性ペースト11の充填、銅箔の配置、及び銅箔のエッチングを繰り返すことで、図5に示す構成の多層板を得た。得られた多層板の1ビア当たりの抵抗値を図5に示すようなデイジーパターンにより求めた。図5に示すパターンは、ビアとビアとのピッチが600μ、一層あたり200個のビアを5層積み上げて、1ピースあたり1000個のビアで構成されたものであり、抵抗値は1000ビアの平均値で求めた。また、1ワーク内に図5で示すものと同様のパターンを50ピース形成し、各ピースの1ビア当たりの抵抗値を測定した。その結果、いずれのピースも5mΩ/ビアの良好な値が得られた。また、上記多層板をエポキシ樹脂でモールドし、サンドペーパーで研磨した後、1μmのアルミナからなる鏡面研磨剤{ショウポリッシュ(R)昭和電工(株)}で仕上げ、断面観察を行なった。隣接するビアとビアとの間は綺麗に接合していた。
実施例2.
銅箔のエッチング工程の際に、ビア径よりも小さいランド12をビア上に設けたこと以外、実施例1と同様にして多層板を得た。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、実施例1と同様に、いずれのピースも5mΩ/ビアの良好な抵抗値が得られ、隣接するビアとビアとの間は綺麗に接合していた。
銅箔のエッチング工程の際に、ビア径よりも小さいランド12をビア上に設けたこと以外、実施例1と同様にして多層板を得た。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、実施例1と同様に、いずれのピースも5mΩ/ビアの良好な抵抗値が得られ、隣接するビアとビアとの間は綺麗に接合していた。
実施例3.
導電性ペーストに含まれる銅フィラー(平均粒径10μm)が金でコーティングされていること以外、実施例1と同様にして多層板を得た。本実施例においては、エッチング加工の際、金でコーティングされた銅フィラーは溶解しない。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、実施例1と同様に、いずれのピースも5mΩ/ビアの良好な抵抗値が得られ、隣接するビアとビアとの間は綺麗に接合していた。
導電性ペーストに含まれる銅フィラー(平均粒径10μm)が金でコーティングされていること以外、実施例1と同様にして多層板を得た。本実施例においては、エッチング加工の際、金でコーティングされた銅フィラーは溶解しない。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、実施例1と同様に、いずれのピースも5mΩ/ビアの良好な抵抗値が得られ、隣接するビアとビアとの間は綺麗に接合していた。
実施例4.
導電性ペーストに含まれる銅フィラー(平均粒径10μm)がはんだでコーティングされていること以外、実施例1と同様にして多層板を得た。本実施例においては、レーザ照射によりはんだが溶融し、ビア表面に導電性物質からなる層が形成される。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、いずれのピースも、実施例1よりは若干小さい値(4mΩ/ビア)の抵抗値が得られた。また、隣接するビアとビアとの間は綺麗に接合し、界面に溶解したはんだの層が見られた。
導電性ペーストに含まれる銅フィラー(平均粒径10μm)がはんだでコーティングされていること以外、実施例1と同様にして多層板を得た。本実施例においては、レーザ照射によりはんだが溶融し、ビア表面に導電性物質からなる層が形成される。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、いずれのピースも、実施例1よりは若干小さい値(4mΩ/ビア)の抵抗値が得られた。また、隣接するビアとビアとの間は綺麗に接合し、界面に溶解したはんだの層が見られた。
比較例1.
導電性ペーストに含まれる金属フィラー全体の内の70%以上が平均粒径25μmの銅フィラーであるとした以外、実施例1と同様にして多層板を得た。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、ピース毎に抵抗値にばらつきがあり、全体に高抵抗を示した。また、ビア内にボイドが発生しているものが多数見られた。
導電性ペーストに含まれる金属フィラー全体の内の70%以上が平均粒径25μmの銅フィラーであるとした以外、実施例1と同様にして多層板を得た。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、ピース毎に抵抗値にばらつきがあり、全体に高抵抗を示した。また、ビア内にボイドが発生しているものが多数見られた。
比較例2.
導電性ペーストに含まれる金属フィラー全体の内の70%以上が平均粒径3μmの銅フィラーであるとした以外、実施例1と同様にして多層板を得た。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、ピース毎に抵抗値にばらつきがあり、全体に高抵抗を示した。また、隣接するビアとビアとの界面に隙間が生じていた。これは、金属フィラーの粒径が小さいため、レーザ照射により導電性ペーストに含まれる樹脂分のダメージが大きくなり、接着力が低下し、断面研磨時に削り取られたと考えられる。
導電性ペーストに含まれる金属フィラー全体の内の70%以上が平均粒径3μmの銅フィラーであるとした以外、実施例1と同様にして多層板を得た。実施例1と同様に、得られた多層板の1ビア当たりの抵抗値を測定した。また、ビア、及びビア間の断面観察を行なった。その結果、ピース毎に抵抗値にばらつきがあり、全体に高抵抗を示した。また、隣接するビアとビアとの界面に隙間が生じていた。これは、金属フィラーの粒径が小さいため、レーザ照射により導電性ペーストに含まれる樹脂分のダメージが大きくなり、接着力が低下し、断面研磨時に削り取られたと考えられる。
1 絶縁層間基材、2 ビア、3 パッド、4 グランド、5 信号線、6 プリプレグ、7 銅箔、8 離型フィルム、9 貫通孔、10 多層プリント配線板、11 導電性ペースト、12 ランド、11a 樹脂、11b 金属フィラー、11c 隙間、11d 導電性物質からなる層。
Claims (4)
- 絶縁層間基材を介して複数の配線層が積層され、上記層間絶縁基材に設けられた貫通孔に導電ペーストを充填して構成したビアにより、上記複数の配線層が電気的に接続されると共に、信号線とビアとの接続部はビア径より小さく、かつ信号線に接続され、積層方向に連結するビアとビアとが直接接続される多層プリント配線板の製造方法であって、絶縁層間基材の所定箇所に設けられた貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成する工程、上記絶縁層間基材の表面に配線層を形成する工程、上記配線層が設けられた面に絶縁層間基材を積層する工程、積層された上記層間絶縁基材の所定箇所にレーザを照射し、貫通孔を設ける工程、及び上記貫通孔に上記導電ペーストを充填してビアを形成する工程を備え、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさであることを特徴とする多層プリント配線板の製造方法。
- 絶縁層間基材を介して複数の配線層が積層され、上記層間絶縁基材に設けられた貫通孔に導電ペーストを充填して構成したビアにより、上記複数の配線層が電気的に接続されると共に、信号線とビア、または信号線に接続され、積層方向に連結するビアとビアとは、ビア径より小さいランドを介して接続される多層プリント配線板の製造方法であって、絶縁層間基材の所定箇所に設けられた貫通孔に金属フィラーを含有する導電ペーストを充填してビアを形成する工程、上記絶縁層間基材の表面に配線層を形成する工程、上記配線層が設けられた面に絶縁層間基材を積層する工程、積層された上記層間絶縁基材の所定箇所にレーザを照射し、貫通孔を設ける工程、及び上記貫通孔に上記導電ペーストを充填してビアを形成する工程を備え、上記導電ペーストに含有される金属フィラーの内の70%以上の金属フィラーは、平均粒径が5μm以上で、かつ上記貫通孔のレーザ照射側の平均孔径の1/10以下の大きさであることを特徴とする多層プリント配線板の製造方法。
- 金属フィラーは、配線層を形成する際に用いるエッチング液に耐性を有する元素で構成されるものであることを特徴とする請求項1または2記載の多層プリント配線板の製造方法。
- 金属フィラーは、レーザ照射により溶融する導電性物質で被覆されていることを特徴とする請求項1ないし3のいずれかに記載の多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356609A JP2005123397A (ja) | 2003-10-16 | 2003-10-16 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356609A JP2005123397A (ja) | 2003-10-16 | 2003-10-16 | 多層プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123397A true JP2005123397A (ja) | 2005-05-12 |
Family
ID=34613804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003356609A Pending JP2005123397A (ja) | 2003-10-16 | 2003-10-16 | 多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123397A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009006065A1 (en) * | 2007-06-28 | 2009-01-08 | Intel Corporation | A method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
US8440916B2 (en) | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
JP5382270B1 (ja) * | 2012-01-17 | 2014-01-08 | パナソニック株式会社 | 配線基板とその製造方法 |
US10172244B1 (en) | 2018-05-09 | 2019-01-01 | International Business Machines Corporation | Construction of printed circuit board having a buried via |
KR20190046251A (ko) * | 2017-10-25 | 2019-05-07 | 주식회사 코세스 | 반도체 디바이스의 제조 방법 |
WO2021112499A1 (ko) * | 2019-12-04 | 2021-06-10 | 엘지이노텍 주식회사 | 인쇄회로기판 |
-
2003
- 2003-10-16 JP JP2003356609A patent/JP2005123397A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009006065A1 (en) * | 2007-06-28 | 2009-01-08 | Intel Corporation | A method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
JP2010532100A (ja) * | 2007-06-28 | 2010-09-30 | インテル・コーポレーション | 連続マイクロビアレーザ穿孔を用いて多層基板コア構造を形成する方法および当該方法に従って形成された基板コア構造 |
KR101134714B1 (ko) * | 2007-06-28 | 2012-04-13 | 인텔 코포레이션 | 순차적 마이크로비아 레이저 드릴링을 이용하여 다층기판 코어 구조체를 형성하는 방법 및 그 방법에 따라 형성된 기판 코어 구조체 |
US8440916B2 (en) | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US8877565B2 (en) | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
US9648733B2 (en) | 2007-06-28 | 2017-05-09 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US10306760B2 (en) | 2007-06-28 | 2019-05-28 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
JP5382270B1 (ja) * | 2012-01-17 | 2014-01-08 | パナソニック株式会社 | 配線基板とその製造方法 |
KR20190046251A (ko) * | 2017-10-25 | 2019-05-07 | 주식회사 코세스 | 반도체 디바이스의 제조 방법 |
KR101996910B1 (ko) * | 2017-10-25 | 2019-07-05 | 주식회사 코세스 | 반도체 디바이스의 제조 방법 |
US10172244B1 (en) | 2018-05-09 | 2019-01-01 | International Business Machines Corporation | Construction of printed circuit board having a buried via |
WO2021112499A1 (ko) * | 2019-12-04 | 2021-06-10 | 엘지이노텍 주식회사 | 인쇄회로기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4392157B2 (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
US6889433B1 (en) | Method of manufacturing printed-circuit board | |
US6195882B1 (en) | Method for producing printed wiring boards | |
JP6177639B2 (ja) | 多層プリント配線板の製造方法、および多層プリント配線板 | |
KR102433141B1 (ko) | 인터포져 층과 전도성 페이스트를 사용하는 다층 회로 기판 | |
JP3215090B2 (ja) | 配線基板、多層配線基板、及びそれらの製造方法 | |
JP2005072328A (ja) | 多層配線基板 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
JP3037662B2 (ja) | 多層配線基板およびその製造方法 | |
JP2000312063A (ja) | 配線基板及びその製造方法 | |
JP2005123397A (ja) | 多層プリント配線板の製造方法 | |
JP4396493B2 (ja) | 配線基板の製造方法 | |
JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
JP3173249B2 (ja) | 多層プリント配線板及びその製造方法 | |
JP4582938B2 (ja) | 絶縁シートの製造方法および配線基板の製造方法 | |
JP4683758B2 (ja) | 配線基板の製造方法 | |
JP4025695B2 (ja) | 保護フィルム付き絶縁層及び配線基板の製造方法 | |
JP4666830B2 (ja) | 多層配線基板及びその製造方法 | |
JPH10107445A (ja) | 多層配線基板およびその製造方法 | |
JP2005238520A (ja) | プリプレグ及び多層プリント配線板 | |
JPH11103165A (ja) | 多層配線基板及びその製造方法 | |
JP2007081423A (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP2000223836A (ja) | 多層配線基板およびその製造方法 | |
JP2004311870A (ja) | 多層プリント配線板 | |
JPH1174641A (ja) | 多層配線基板 |