JP2005123392A - 強誘電体キャパシタの製造方法 - Google Patents
強誘電体キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2005123392A JP2005123392A JP2003356536A JP2003356536A JP2005123392A JP 2005123392 A JP2005123392 A JP 2005123392A JP 2003356536 A JP2003356536 A JP 2003356536A JP 2003356536 A JP2003356536 A JP 2003356536A JP 2005123392 A JP2005123392 A JP 2005123392A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- mask
- lower electrode
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】 上部電極膜上に形成されるハードマスクを薄膜化できるようにした強誘電体キャパシタの製造方法を提供する。
【解決手段】 シリコン基板10上に層間絶縁膜20を形成し、当該層間絶縁膜20上に強誘電体キャパシタ用の下部電極膜31´と強誘電体膜33´と上部電極膜35´とを順次形成する。次に、この上部電極膜35´上にバリア膜41´を形成し、このバリア膜41´上に所定形状のレジストマスク43を形成する。そして、このレジストマスク43をマスクにバリア膜41´と、上部電極膜35´とをエッチングして除去し、ハードマスク41と上部電極35とをそれぞれ形成する。次に、このレジストマスク43を除去する。そして、ハードマスク41をマスクに強誘電体膜33´及び下部電極膜31´とを順次エッチングして除去し、強誘電体キャパシタの強誘電体と下部電極とをそれぞれ形成する。
【選択図】 図2
【解決手段】 シリコン基板10上に層間絶縁膜20を形成し、当該層間絶縁膜20上に強誘電体キャパシタ用の下部電極膜31´と強誘電体膜33´と上部電極膜35´とを順次形成する。次に、この上部電極膜35´上にバリア膜41´を形成し、このバリア膜41´上に所定形状のレジストマスク43を形成する。そして、このレジストマスク43をマスクにバリア膜41´と、上部電極膜35´とをエッチングして除去し、ハードマスク41と上部電極35とをそれぞれ形成する。次に、このレジストマスク43を除去する。そして、ハードマスク41をマスクに強誘電体膜33´及び下部電極膜31´とを順次エッチングして除去し、強誘電体キャパシタの強誘電体と下部電極とをそれぞれ形成する。
【選択図】 図2
Description
本発明は、強誘電体キャパシタの製造方法に関するものである。
従来から、強誘電体の分極ヒステリシス特性を利用した不揮発性メモリとして、強誘電体メモリ(FeRAM:ferroelectric memory)が広く知られている。この強誘電体メモリは、低消費電力で、しかも高速動作が可能なので、その需要はますます高まりつつある。このような強誘電体メモリは、一般に、強誘電体キャパシタと、スイッチング用のMOSトランジスタ等からなるメモリセルが複数個集まって構成される。また、強誘電体キャパシタは、上部電極及び下部電極と、この両電極に挟まれた強誘電体とから構成される。
この上部電極及び下部電極にはプラチナ(Pt)やイリジウム(Ir)等の貴金属が、また、強誘電体膜にはSBT(SrBi2Ta2O9)やPZT(PbZr1−XTiXO3)等の強誘電体材料が用いられることが多い。このような貴金属や、SBT等はエッチングガスに対する反応性が乏しく、レジスト膜との間でエッチングの選択比を十分に得ることができない。
つまり、所定のパターンを有するレジスト膜(即ち、レジストマスク)をマスクに用いて上部電極膜や、強誘電体膜、下部電極膜等をエッチングして強誘電体キャパシタを形成すると、この一連のエッチングの過程でレジストマスクの表面が大きく削られて、レジストマスクが基板側に後退してしまう。そこで、このようなマスクの後退を遅らせる方法として、レジストマスクの代わりに、SiO2、SiO、SiN、SiON、TiNまたはTiO2等からなるハードマスクを用いる方法が知られている(例えば、特許文献1、2参照。)。
このような方法によれば、レジストマスクよりもハードマスクの方がエッチングされにくいので、マスクの後退をある程度抑えつつ、上部電極膜と、強誘電体膜と、下部電極膜とを順次ドライエッチングして、強誘電体キャパシタを形成することができる。また、この一連のエッチング工程では、ハードマスクの削れ量をできるだけ抑えるために、エッチングガスのガス種及び混合比等が工夫されている。
特開2002−280524号公報
特開2002−94019号公報
ところで、上記の特許文献1等に記載された強誘電体キャパシタの形成方法によれば、一つのハードマスクを用いて上部電極膜と、強誘電体膜と、下部電極膜とを順次ドライエッチングするので、下部電極膜のエッチングが終了する頃にはハードマスクの削れ量はかなりの量に達してしまう。また、このハードマスクには、上部電極膜と、強誘電体膜と、下部電極膜のそれぞれのエッチングのばらつきが全て反映されるので、このハードマスクのウエーハ面内やロット間での削れ量のばらつきは大きい。
このため、上記の特許文献1等に記載された方法では、ハードマスクの削れ量とそのばらつきの大きさを考慮して、ハードマスクを特に厚く形成する必要がある。また、このようにハードマスクを厚く形成すると、下部電極膜のエッチングが終了した時点で、このハードマスクは厚く、しかも厚さのバラツキが大きい状態で残されてしまうことが多い。そのため、このハードマスクを除去する工程では、このハードマスクの完全除去を目的に当該ハードマスクを過剰にオーバエッチングするしかなく、このオーバエッチングによって、強誘電体キャパシタ周辺の層間絶縁膜が大きく削られてしまうおそれがあった。
そこで、この発明はこのような問題を解決したものであって、上部電極膜上に形成されるハードマスクを薄膜化できるようにした強誘電体キャパシタの製造方法の提供を目的とする。
上記した課題を解決するために、本発明に係る第1の強誘電体キャパシタの製造方法は、強誘電体キャパシタを形成する方法であって、基板上に絶縁膜を形成し、当該絶縁膜上に前記強誘電体キャパシタ用の下部電極膜と強誘電体膜と上部電極膜とを順次形成する工程と、前記上部電極膜上にバリア膜を形成する工程と、前記バリア膜上に所定形状のレジストマスクを形成し、当該レジストマスクをマスクに該バリア膜と、前記上部電極膜とをエッチングして除去し、該バリア膜からなるハードマスクと、前記強誘電体キャパシタの上部電極とをそれぞれ形成する工程と、前記上部電極の形成後に前記レジストマスクを除去する工程と、前記ハードマスクをマスクに前記強誘電体膜及び前記下部電極膜とを順次エッチングして除去し、前記強誘電体キャパシタの強誘電体と下部電極とをそれぞれ形成する工程と、を含むことを特徴とするものである。
ここで、上部電極膜と下部電極膜は、例えばプラチナ(Pt)またはイリジウム(Ir)等の高い耐食性をもつ貴金属からなるものである。また、強誘電体膜とは、例えばSBT(SrBi2Ta2O9)またはPZT(PbZr1−XTiXO3)からなるものである。
本発明に係る第1の強誘電体キャパシタの製造方法によれば、レジストマスクを上部電極膜のエッチング用のマスクとして用い、ハードマスクを強誘電体膜と下部電極膜のエッチング用のマスクとして用いるので、従来方式と比べて、上部電極膜上に形成されるハードマスクを薄膜化することができる。これにより、このハードマスクを除去する際のエッチング条件(例えば、エッチング時間等)を緩和することができる。
本発明に係る第1の強誘電体キャパシタの製造方法によれば、レジストマスクを上部電極膜のエッチング用のマスクとして用い、ハードマスクを強誘電体膜と下部電極膜のエッチング用のマスクとして用いるので、従来方式と比べて、上部電極膜上に形成されるハードマスクを薄膜化することができる。これにより、このハードマスクを除去する際のエッチング条件(例えば、エッチング時間等)を緩和することができる。
本発明に係る第2の強誘電体キャパシタの製造方法は、強誘電体キャパシタを形成する方法であって、基板上に絶縁膜を形成し、当該絶縁膜上に前記強誘電体キャパシタ用の下部電極膜と強誘電体膜と上部電極膜とを順次形成する工程と、前記上部電極膜上にバリア膜を形成する工程と、前記バリア膜上に所定形状のレジストマスクを形成し、当該レジストマスクをマスクに該バリア膜と、前記上部電極膜、前記強誘電体膜とをエッチングして除去し、該バリア膜からなるハードマスクと、前記強誘電体キャパシタの上部電極と強誘電体とをそれぞれ形成する工程と、前記強誘電体の形成後に前記レジストマスクを除去する工程と、前記ハードマスクをマスクに前記下部電極膜をエッチングして除去し、前記強誘電体キャパシタの下部電極を形成する工程と、を含むことを特徴とするものである。
本発明に係る第2の強誘電体キャパシタの製造方法によれば、ハードマスクを下部電極膜だけのエッチング用のマスクとして用いるので、第1の強誘電体キャパシタの製造方法と比べて、ハードマスクをより一層薄膜化することができ、このハードマスクを除去する際のエッチング条件(例えば、エッチング時間等)をより一層緩和することができる。
本発明に係る第3の強誘電体キャパシタの製造方法は、上述した第1、第2の強誘電体キャパシタの製造方法において、前記基板上に前記絶縁膜を形成した後で、前記絶縁膜と前記下部電極膜との密着性を高める密着層を当該絶縁膜上に形成し、その後、前記密着層上に前記下部電極膜と前記強誘電体膜と前記上部電極膜とを順次形成することを特徴とするものである。
本発明に係る第3の強誘電体キャパシタの製造方法は、上述した第1、第2の強誘電体キャパシタの製造方法において、前記基板上に前記絶縁膜を形成した後で、前記絶縁膜と前記下部電極膜との密着性を高める密着層を当該絶縁膜上に形成し、その後、前記密着層上に前記下部電極膜と前記強誘電体膜と前記上部電極膜とを順次形成することを特徴とするものである。
本発明に係る第3の強誘電体キャパシタの製造方法によれば、ハードマスクをマスクに下部電極膜をエッチングして、強誘電体キャパシタの下部電極を形成する際に、この下部電極の層間絶縁膜上からの剥離を防止することができる。
本発明に係る第4の強誘電体キャパシタの製造方法は、上述した第1から第3の強誘電体キャパシタの製造方法において、前記バリア膜は、チタンアルミナイトライド(TiAlN)からなることを特徴とするものである。
本発明に係る第4の強誘電体キャパシタの製造方法は、上述した第1から第3の強誘電体キャパシタの製造方法において、前記バリア膜は、チタンアルミナイトライド(TiAlN)からなることを特徴とするものである。
また、本発明に係る第5の強誘電体キャパシタの製造方法は、上述した第4の強誘電体キャパシタの製造方法において、前記ハードマスクをマスクに前記下部電極膜をエッチングして除去し、前記強誘電体キャパシタの下部電極を形成する際に、塩素(Cl2)と、酸素(O2)と、アルゴン(Ar)とからなる混合ガスをエッチングガスとして用いることを特徴とするものである。
ここで、密着層は例えばチタンオキサイド(TiOX)、またはチタンアルミナイトライド(TiAlN)等のチタン系化合物からなるものである。塩素(Cl2)と、酸素(O2)と、アルゴン(Ar)とからなる混合ガスを用いたドライエッチングでは、このような密着層及びハードマスクと、下部電極との間で高いエッチングの選択比を得ることが可能である。
本発明に係る第4、第5の強誘電体キャパシタの製造方法によれば、下部電極膜をエッチングして下部電極を形成する際に、ハードマスクの削れ量を低く抑えることができる。従って、下部電極を所定の形状に再現性良く形成することが可能である。また、密着層を上記したようなチタン系化合物で構成することにより、この密着層の削れ量も低く抑えることができる。これにより、下部電極を形成する際に、下地の絶縁膜をエッチング雰囲気に晒さずに済む。
本発明に係る第6の強誘電体キャパシタの製造方法は、上述した第4、第5の強誘電体キャパシタの製造方法において、前記下部電極を形成した後で、塩素(Cl2)ガスを用いて前記ハードマスクをエッチングし除去する工程を含むことを特徴とするものである。
本発明に係る第6の強誘電体キャパシタの製造方法によれば、ハードマスクと密着層とを同時にエッチングできるので、例えば下部電極の下層にある層間絶縁膜の削れ量を低減することができる。
本発明に係る第6の強誘電体キャパシタの製造方法によれば、ハードマスクと密着層とを同時にエッチングできるので、例えば下部電極の下層にある層間絶縁膜の削れ量を低減することができる。
以下、図面を参照しながら、本発明の実施形態に係る強誘電体キャパシタの製造方法について説明する。
図1(A)〜図3(C)は、本発明の実施形態に係る強誘電体メモリ100の製造方法を示す工程図(その1〜3)である。この工程図は、シリコン基板10上の層間絶縁膜20上に強誘電体キャパシタ30を形成する方法を手順に沿って示したものである。
図1(A)〜図3(C)は、本発明の実施形態に係る強誘電体メモリ100の製造方法を示す工程図(その1〜3)である。この工程図は、シリコン基板10上の層間絶縁膜20上に強誘電体キャパシタ30を形成する方法を手順に沿って示したものである。
図1(A)において、まず始めに、図示しないMOSトランジスタ等が形成されたシリコン基板10上に層間絶縁膜20を形成する。この層間絶縁膜20は例えばシリコン酸化膜等であり、その形成は例えばCVD(chemical vapor deposition)法で行う。次に、この層間絶縁膜20上に密着層23を形成する。この密着層23は、後述する下部電極31と層間絶縁膜20との密着性を高めるための膜である。この密着層23は、例えばチタンオキサイド(TiOx)、またはチタンアルミナイトライド(TiAlN)等のチタン系化合物からなるものであり、その膜厚は例えば数100[Å]程度である。この密着層23の形成は、例えば(スパッタリング法)で行う。
次に、図1(B)に示すように、この密着層23上に例えばプラチナ等からなる下部電極膜31´を形成する。この下部電極膜31´の形成は、例えばスパッタリング法で行う。そして、この下部電極膜31´上に例えばSBT等からなる強誘電体膜33´を形成する。この強誘電体膜33´の形成は、例えば周知技術のゾルーゲル法で行う。さらに、この強誘電体膜33´上に例えばプラチナ等からなる上部電極膜35´を形成する。この上部電極膜35´の形成は、例えばスパッタリング法で行う。
次に、図1(C)に示すように、この上部電極膜35´上にチタンアルミナイトライド(TiAlN)膜41´を形成する。このTiAlN膜41´の膜厚は、例えば2000[Å]程度である。このTiAlN膜41´の形成は、例えば、(スパッタリング法)で行う。次に、図2(A)に示すように、強誘電体キャパシタを形成する領域を覆い、その他の領域を露出するようにして、このTiAlN膜41´上に所定形状のレジストマスク43を形成する。このレジストマスク43の形成は、例えばフォトリソグラフィ技術を用いて行う。
次に、図2(B)に示すように、このレジストマスク43をマスクにTiAlN膜をエッチングして除去し、TiAlNからなるハードマスク41を形成する。このハードマスク41の形成は、例えば塩素(Cl2)を用いたプラズマエッチングで行う。続いて、図2(C)に示すように、レジストマスク43をマスクに上部電極膜をエッチングして除去し、上部電極35を形成する。この上部電極35の形成は、例えば塩素(Cl2)と、酸素(O2)と、アルゴン(Ar)とからなる混合ガス(以下で、Cl2/O2/Arガスという)を用いたプラズマエッチングで行う。
ところで、上述したCl2/O2/Arガスを用いたプラズマエッチングでは、プラチナ等からなる上部電極35とレジストマスク43とのエッチングの選択比を十分に得ることができない。このため、図2(C)に示すように、レジストマスク43はその上面と側面とからエッチングされてシリコン基板10側に後退してしまう。また、このCl2/O2/Arガスを用いたプラズマエッチングは異方性なので、レジストマスク43はその側面よりも上面からより大きくエッチングされる。
このため、図2(C)に示すように、上部電極35を形成した後のレジストマスク43は、その断面視での形状(以下で、断面形状という)が略台形になっている。また、このレジストマスク43をマスクにしてTiAlNからなるハードマスク41と、上部電極35は形成されるので、ハードマスク41と、上部電極35の断面形状もそれぞれが略台形になっている。
さらに、上記のCl2/O2/Arガスを用いたプラズマエッチングでは、プラチナ等からなる上部電極膜をある程度オーバエッチングして、レジストマスク43下から露出した全ての上部電極膜を除去する。このため、このレジストマスク43下から露出した領域では、上部電極膜の下地である強誘電体膜33´もある程度エッチングされる。そのため、上部電極35の形成後には、図2(C)に示すように、レジストマスク43下から露出した強誘電体膜33´もある程度エッチングされて、膜減りしている。
次に、図3(A)に示すように、このレジストマスク43をアッシングして除去する。そして、このレジスマスク下から露出したハードマスク41をマスクに強誘電体膜33´をエッチングして除去する。これにより、図3(B)に示すように、強誘電体33を形成する。この強誘電体33の形成は、例えばCF4/Arガスを用いたプラズマエッチングで行う。
続いて、このハードマスク41をマスクに下部電極膜をエッチングして除去し、下部電極31を形成する。この下部電極31の形成は、例えばCl2/O2/Arガスを用いたプラズマエッチングで行う。上述したように、この下部電極31と層間絶縁膜20との間にはチタン系化合物からなる密着層23が形成されているので、当ガス系を用いたエッチングでは密着層との選択比が高く、密着層上でエッチングを防止することができる。このようにして、下部電極31と、強誘電体33と、上部電極35とからなる強誘電体キャパシタ30を層間絶縁膜20上に形成する。
次に、このハードマスク41をマスクに密着層23をエッチングして、強誘電体キャパシタ30が形成された領域以外の層間絶縁膜20上から密着層23を除去する。この密着層23のエッチングは、例えばCl2等のガスを用いたプラズマエッチングで行う。これにより、図3(C)に示すように、上部電極35上からTiAlNからなるハードマスクを除去する。このCl2ガスを用いたプラズマエッチングでは、SiO2からなる層間絶縁膜はほとんどエッチングされないのに対して、TiAlNからなるハードマスクは良好にエッチングされる。従って、層間絶縁膜20をほとんどエッチングすることなくハードマスクだけを除去することができる。
このように、本発明に係る強誘電体メモリ100の製造方法によれば、レジストマスク43を上部電極膜35´のエッチング用のマスクとして用い、ハードマスク41を強誘電体膜33´と下部電極膜31´のエッチング用のマスクとして用いるので、従来方式と比べて、上部電極膜35´上に形成されるハードマスク41を薄膜化することができる。これにより、このハードマスク41を除去する際のエッチング条件(例えば、エッチング時間等)を緩和することができ、層間絶縁膜20の削れ量を低減することができる。
また、上記のハードマスク41はSiO2等で構成しても良いが、このハードマスク41をSiO2等ではなくTiAlNで構成することで、ハードマスク41と層間絶縁膜20とのエッチングの選択比を十分に高くすることができる。これにより、ハードマスク41をCl2/O2ガスを用いたプラズマエッチングで除去する際に層間絶縁膜20のエッチングを抑えることができるので、ハードマスク41をSiO2等で構成する場合と比べて、層間絶縁膜20の削れ量をより一層低減することができる。
この実施形態では、強誘電体キャパシタ30が本発明の強誘電体キャパシタに対応し、シリコン基板10が本発明の基板に対応している。また、層間絶縁膜20が本発明の絶縁膜に対応し、レジストマスク43が本発明のレジストマスクに対応している。さらに、下部電極膜31´が本発明の下部電極膜に対応し、下部電極31が本発明の下部電極に対応している。また、強誘電体膜33´が本発明の強誘電体膜に対応し、強誘電体33が本発明の強誘電体に対応している。さらに、上部電極膜35´が本発明の上部電極膜に対応し、上部電極35が本発明の上部電極に対応している。また、TiAlN膜41´が本発明のバリア膜に対応し、ハードマスク41が本発明のハードマスクに対応している。さらに、密着層23が本発明の密着層に対応している。
なお、この実施形態では、ハードマスク41をマスクに強誘電体膜33´と下部電極膜31´とを順次エッチングして、強誘電体33と下部電極31とをそれぞれ形成する場合について説明した。しかしながら、本発明は、上記のレジストマスク43をマスクに、TiAlN膜41´と上部電極膜35´と強誘電体膜33´とを順次エッチングして除去することにより、上部電極35とハードマスク41と強誘電体33とをそれぞれ形成し、レジストマスク43を除去した後で、このハードマスク41をマスクに下部電極膜31´をエッチングして除去することにより下部電極31を形成するような構成でも良い。このような構成によれば、ハードマスク41を下部電極膜31´だけのエッチング用のマスクとして用いることとなるので、上述の実施形態と比べて、ハードマスク41の厚さをより一層薄くすることができる。
また、この実施形態では、基板の一例としてシリコン基板を用いる場合について説明したが、本発明の基板はこれに限られることはなく、例えばSOI(silicon on insulator)基板でも良い。本発明の基板にSOI基板を用いる場合には、図示しないMOSトランジスタはSOI基板のトップシリコン層に形成される。また、層間絶縁膜20は、このトップシリコン層上に形成される。
10 シリコン基板、20 層間絶縁膜、23 密着層、31 下部電極、31´ 下部電極膜、33 強誘電体、33´ 強誘電体膜、35 上部電極、35´ 上部電極膜、41 ハードマスク、41´バリア膜、43 レジストマスク、30 強誘電体キャパシタ、100 強誘電体メモリ
Claims (6)
- 強誘電体キャパシタを形成する方法であって、
基板上に絶縁膜を形成し、当該絶縁膜上に前記強誘電体キャパシタ用の下部電極膜と強誘電体膜と上部電極膜とを順次形成する工程と、
前記上部電極膜上にバリア膜を形成する工程と、
前記バリア膜上に所定形状のレジストマスクを形成し、当該レジストマスクをマスクに該バリア膜と、前記上部電極膜とをエッチングして除去し、該バリア膜からなるハードマスクと、前記強誘電体キャパシタの上部電極とをそれぞれ形成する工程と、
前記上部電極の形成後に前記レジストマスクを除去する工程と、
前記ハードマスクをマスクに前記強誘電体膜及び前記下部電極膜とを順次エッチングして除去し、前記強誘電体キャパシタの強誘電体と下部電極とをそれぞれ形成する工程と、を含むことを特徴とする強誘電体キャパシタの製造方法。 - 強誘電体キャパシタを形成する方法であって、
基板上に絶縁膜を形成し、当該絶縁膜上に前記強誘電体キャパシタ用の下部電極膜と強誘電体膜と上部電極膜とを順次形成する工程と、
前記上部電極膜上にバリア膜を形成する工程と、
前記バリア膜上に所定形状のレジストマスクを形成し、当該レジストマスクをマスクに該バリア膜と、前記上部電極膜、前記強誘電体膜とをエッチングして除去し、該バリア膜からなるハードマスクと、前記強誘電体キャパシタの上部電極と強誘電体とをそれぞれ形成する工程と、
前記強誘電体の形成後に前記レジストマスクを除去する工程と、
前記ハードマスクをマスクに前記下部電極膜をエッチングして除去し、前記強誘電体キャパシタの下部電極を形成する工程と、を含むことを特徴とする強誘電体キャパシタの製造方法。 - 前記基板上に前記絶縁膜を形成した後で、前記絶縁膜と前記下部電極膜との密着性を高める密着層を当該絶縁膜上に形成し、その後、前記密着層上に前記下部電極膜と前記強誘電体膜と前記上部電極膜とを順次形成することを特徴とする請求項1又は請求項2に記載の強誘電体キャパシタの製造方法。
- 前記バリア膜は、チタンアルミナイトライド(TiAlN)からなることを特徴とする請求項1〜請求項3の何れか一項に記載の強誘電体キャパシタの製造方法。
- 前記ハードマスクをマスクに前記下部電極膜をエッチングして除去し、前記強誘電体キャパシタの下部電極を形成する際に、塩素(Cl2)と、酸素(O2)と、アルゴン(Ar)とからなる混合ガスをエッチングガスとして用いることを特徴とする請求項4に記載の強誘電体キャパシタの製造方法。
- 前記下部電極を形成した後で、塩素(Cl2)ガスを用いて前記ハードマスクをエッチングし除去する工程を含むことを特徴とする請求項4又は請求項5に記載の強誘電体キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356536A JP2005123392A (ja) | 2003-10-16 | 2003-10-16 | 強誘電体キャパシタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356536A JP2005123392A (ja) | 2003-10-16 | 2003-10-16 | 強誘電体キャパシタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123392A true JP2005123392A (ja) | 2005-05-12 |
Family
ID=34613754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003356536A Withdrawn JP2005123392A (ja) | 2003-10-16 | 2003-10-16 | 強誘電体キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123392A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344785A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2012004402A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体装置 |
-
2003
- 2003-10-16 JP JP2003356536A patent/JP2005123392A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344785A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置とその製造方法 |
US7550392B2 (en) * | 2005-06-09 | 2009-06-23 | Fujitsu Microelectronics Limited | Semiconductor device and method of manufacturing the same |
JP2012004402A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0786805A2 (en) | Method of plasma etching a film made of one of a ferroelectric material, high dielectric constant material or platinum | |
JP3495955B2 (ja) | 半導体メモリ装置及びその製造方法 | |
EP1353370A2 (en) | Semiconductor memory capacitor and method for fabricating the same | |
US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
JP3913203B2 (ja) | 半導体装置 | |
JP4562482B2 (ja) | 強誘電体キャパシタ構造およびその作製方法 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
KR100604662B1 (ko) | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 | |
US20030179521A1 (en) | Electronic microcomponent incorporating a capacitive structure and fabrication process | |
JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
JP4853057B2 (ja) | 強誘電体メモリ装置の製造方法 | |
US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
KR100680504B1 (ko) | 반도체 소자의 캐패시터의 제조방법 | |
JP2003338608A (ja) | 強誘電体キャパシタ及びその製造方法 | |
TWI284250B (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
JP3166747B2 (ja) | キャパシタの製造方法及びキャパシタ | |
US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
JP2005123392A (ja) | 強誘電体キャパシタの製造方法 | |
JPH11354505A (ja) | 誘電体薄膜素子の製造方法 | |
JP5028829B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4526421B2 (ja) | 半導体装置の製造方法 | |
US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
KR100844937B1 (ko) | 반도체 소자 제조 방법 | |
JP2005085864A (ja) | 半導体装置の製造方法 | |
JP4718193B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |