JP2005116768A - 回路パターンの検査方法および検査装置 - Google Patents

回路パターンの検査方法および検査装置 Download PDF

Info

Publication number
JP2005116768A
JP2005116768A JP2003348951A JP2003348951A JP2005116768A JP 2005116768 A JP2005116768 A JP 2005116768A JP 2003348951 A JP2003348951 A JP 2003348951A JP 2003348951 A JP2003348951 A JP 2003348951A JP 2005116768 A JP2005116768 A JP 2005116768A
Authority
JP
Japan
Prior art keywords
inspection
image
defect
circuit pattern
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003348951A
Other languages
English (en)
Other versions
JP4078280B2 (ja
Inventor
Yasushi Miyai
裕史 宮井
Ryuichi Funatsu
隆一 船津
Hiroshi Ninomiya
拓 二宮
Yasuhiko Nara
安彦 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2003348951A priority Critical patent/JP4078280B2/ja
Priority to US10/957,748 priority patent/US7071468B2/en
Publication of JP2005116768A publication Critical patent/JP2005116768A/ja
Application granted granted Critical
Publication of JP4078280B2 publication Critical patent/JP4078280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

【課題】
欠陥確認時に検出した欠陥がいくらのしきい値で検出できるかを確認しながら最適なしきい値を簡便に設定でき、レシピが容易に作成できる回路パターンの検査方法および検査装置を提供する。
【解決手段】
表面に回路パターンを形成した試料に電子線を照射し、試料から発生する二次電子または反射電子に基づき検査画像および参照画像を生成し、検査画像と参照画像の差分から異常部を求める回路パターンの検査であって、異常部の画像から当該異常部の特徴量を複数求め、特徴量について仮想的に設定した検査閾値の変更により異常部を選択表示する。
【選択図】図1

Description

本発明は半導体製品や液晶等、微細な回路パターンを有する基板の検査技術に係わり、特に、電子線を使用した回路パターンの検査方法および検査装置に関する。
一例として、半導体ウェハの検査装置を説明する。半導体製品は、半導体ウェハ上のホトマスクに形成されたパターンを、リソグラフィー処理およびエッチング処理により転写する工程を繰り返すことで製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理などで形成されたパターンの良否や異物発生等は、半導体装置の歩留まりに大きく影響を及ぼす。このため、異常や不良発生を早期あるいは事前に検知することが必要である。
半導体ウェハを用いた製造プロセスの立上げ段階や開発段階では、多種多様の欠陥が多数存在し、欠陥の種類によって欠陥の発生原因が異なることから対策方法や対策場所が違ってくる。一度にすべてを対策することは困難であるとともに、互いに影響しあう場合がある。したがって、対策は一度で済むことはない。複数の対策の前後において特定の欠陥が減少することを確認できれば、その対策は効果があったことになる。しかし、初期に多種多様の欠陥が多数存在する場合は、多数の中で少数のどの欠陥がどの対策で減少するかを見つけ出すことは、非常に困難である。製造プロセスの開発者は、これらの欠陥を吟味し、プロセスの最適条件を見い出すことに知識と労力を傾注しており、熟練者の経験によるところが大きい。
半導体ウェハ上のパターンに存在する欠陥を検査する装置としては、半導体ウェハに白色光を照射し、光学画像を用いて複数のLSIの同種の回路パターンを比較する光学式検査装置や、電子線の照射により発生する二次電子や反射電子を検出して画像を得、参照画像と比較することにより欠陥や異物などの異常を検出するSEM式外観検査装置などが知られている。ここで、SEMとは走査電子顕微鏡(Scanning Electron Microscopy)の略である。
これらの検査装置では、検査画像と参照画像とを比較し、輝度を2値化した階調値に差違のある画素だけを抽出て異常部とし、欠陥画像を生成したり、その異常部の半導体ウェハ上の位置を表示したりして、オペレータに複数の欠陥を表示している。そして、オペレータは半導体ウェハ上に欠陥マップとして表示された欠陥分布のデータを、欠陥の発生原因を究明するための別の解析装置へ送信する。解析装置では、複数の欠陥の中からいくつかの欠陥を選択して、電子線を照射して得られる観察画像などで詳細な解析が行われる。
ここで、欠陥マップには通常様々な発生原因の多くの欠陥が表示されるため、オペレータにとって、どの欠陥の解析が最も緊急性を要するかを知りたいが、従来は、オペレータの熟練度に頼っていたのが実情である。欠陥マップに表示された抽出欠陥は、本当は画像に差違がある異常部を示しているにすぎないのであって、欠陥ではないのに異常部として抽出されたり、様々な種類の欠陥が半導体ウェハ上に区別なく分布表示されたりしている。
そこで、検査装置では単に欠陥マップを表示するだけでなく、欠陥の解析が不要な欠陥を排除し、必要な欠陥だけを表示して、欠陥データとして出力することが、試みられている。例えば、半導体ウェハ上に形成された半導体デバイスのコンタクトホール製造プロセスにおける非導通欠陥や電気的ショートは、光学式検査装置では検出できないが、SEM式外観検査装置を用いることによって検出できるので、欠陥画像とその欠陥の半導体ウェハ上の座標とから、どちらの欠陥かを区別することが試みられている(例えば、特許文献1参照)。しかしながら、非導通欠陥や電気的ショートは位置依存性があるとは限らないため、半導体ウェハの欠陥マップ表示だけでは、必ずしも正確に欠陥を区別することができないという問題があった。
一方、半導体デバイスの製造プロセスではないが、製造欠陥の輪郭や輝度などの複数の特徴量に基づいて分類する方法が知られている(例えば、特許文献2参照)。しかしながら、半導体デバイスの製造プロセスにおけるSEM式外観検査装置で抽出された欠陥を対象として不要な欠陥を削除する方法を具体的に説明したものは見当たらない。
特開2002−124555号公報(第8頁,図6) 特開2002−174603号公報(第3頁,図6)
半導体ウェハの製造プロセスの立上げ段階や開発段階では、多種多様の欠陥が多数存在し、欠陥の種類によって欠陥の発生原因が異なることから対策方法・対策場所が違ってくる。一度にすべてを対策することは困難であるとともに、互いに影響しあう場合があり、複数ある対策を一度にではなく順番に進める。その場合、対策の前後において特定の欠陥が減少することを確認する必要がある。したがって、初期に多種多様の欠陥が多数存在する場合は、少数の特定の欠陥を見つけ出すことに非常に労力が掛かるという問題がある。製造プロセスの開発者は、これらの欠陥を吟味しプロセスの最適条件を見い出すことに知識と労力を傾注している。
DRAM(Dynamic Random Access Memory)のメモリセル部は値を一定時間保持する必要から、メモリセル部のコンタクトのリークは重要な問題である。一方、SRAM(Static Random Access Memory)では、前述のリークはDRAMに比べて許容している場合が多い。前述の如く、電子線画像を用いた検査ではリークを起こしているコンタクト部は、基板との抵抗が低くなっているために他と比較して明るくなる。したがって、SRAMのコンタクト部の検査ではリークのばらつきを欠陥として検出してしまう。つまり、非導通不良を検出しようとする際に、リークのばらつきを欠陥として検出してしまい、非導通不良の検出が効率的に行えない。また、電気的な異常を起こしているパターンを検出しようとする際に、異物などが存在すると電気的な異常による欠陥と異物が混在して検出されるため、電気的な異常が効率的に行えない。この問題は検査中に欠陥の特徴を抽出して自動分類をすることで効率を向上することが可能である。また、自動分類のために、検査内容を規定するレシピを作成する中で最適な分類条件を設定することが必要である。しかしながら、効果的な分類条件を作成するためにはレシピ作成に時間を要するという問題がある。また、前述の分類条件は検査を重ねることでより効果的な条件になるため、レシピを作成する中で一度作成した分類条件の修正を可能とする必要がある。
本発明の目的は、欠陥確認時に検出した欠陥がいくらのしきい値で検出できるかを確認しながら最適なしきい値を簡便に設定でき、レシピが容易に作成できる回路パターンの検査方法および検査装置を提供することである。
上記目的を達成するために、本発明の実施例は、表面に回路パターンを形成した試料に電子線を照射し、試料から発生する二次電子または反射電子に基づき検査画像および参照画像を生成し、検査画像と参照画像の差分から異常部を求める回路パターンの検査であって、異常部の画像から当該異常部の特徴量を複数求め、特徴量について仮想的に設定した検査閾値の変更により異常部を選択表示するものである。
本発明によれば、欠陥確認時に検出した欠陥がいくらのしきい値で検出できるかを確認しながら最適なしきい値を簡便に設定でき、レシピを容易に作成することができる。
以下、本発明による回路パターンの検査方法および装置の実施の形態について、図面を参照しながら詳細に説明する。
図1は、検査装置の構成を示す機能ブロック図である。SEM本体60は大まかに、電子源50などを含む電子線発生部、偏向電極52などを含む電子線走査制御部、試料61と試料ホルダ62と試料移動ステージ56などを含む試料操作部から成る。
電子源50より発生する1次電子線71は図示しない加速電極で加速され、試料ホルダ62に保持された試料61へ照射する。その過程で、コイルおよび電極で構成する電子光学系を電子光学系制御回路51により制御し、電子線71が試料位置で焦点を結ぶようにする。電子線71は偏向電極52と偏向制御回路53により走査し、ステージ制御回路
57によって制御された試料移動ステージ56と組み合わせて、該ストライプ画像を取得する。
試料61に照射する一次電子線71により試料表面から二次電子72が発生する。この二次電子72は図示しない電極により再び加速され、図示しない電極により検出器54に導かれる。検出器54に捕獲された二次電子は検出回路55により信号化され画像処理装置58へ送られる。
画像処理装置58に送られた画像は入力補正部501により補正を受ける。ここでは、例えば、画像のコントラストを調整するための階調変換,暗レベル補正,ビーム加算処理などを行う。補正を受けた画像はチップメモリ502に送られる。チップメモリ502ではチップ単位の画像を一時記憶し画像比較のための遅延画像を発生させる。チップメモリ502から発生する検査画像と参照画像は、CH分割部503に送られ複数のチャンネル(以下、CHという。)に分けられる。複数のCHに分けることにより、画像をそのままで処理するよりも画像の処理レートを下げることが出来る。
CHに分かれた画像は検査画像と参照画像間で画像の位置ずれを測定した後に、位置補正部504により画素単位で一致する様に補正する。補正後の画像は、チップ比較部505および特徴量生成部506に送られる。チップ比較部505では検査画像と参照画像間で差の有る部分を抽出して欠陥を示す画像データとして出力する。なお、検査画像と参照画像間で差の有る異常部は回路パターンの検査においては欠陥と表現する方が馴染みやすい。このため、以下では異常部と等価な意味として欠陥と表現することもある。
特徴量生成部506では、例えば、検査画像と参照画像間の階調差や、検査画像の各画素毎の階調値の勾配、すなわち微分値を求める。欠陥画像は特徴抽出部507に送られて欠陥部の位置や投影長や面積などを求める。特徴量演算部508では欠陥部に同期して特徴量生成部506からの階調差や微分値を集計し、例えば階調差の総和や微分値の絶対値の総和など欠陥部の特徴量を演算する。欠陥部の画像データと特徴量演算部508で得られた値は欠陥情報部509に集められる。欠陥分類・解析部510は、欠陥情報部509から得られる情報を元に欠陥の分類を実施したり、検出した欠陥の致命性の判定とか虚報判定などの解析を実施したりする。欠陥情報は、そのまま、制御CPU520などの働きによりホスト計算機59へ送ることも出来るが、欠陥分類・解析部510で実施した欠陥の分類や解析の結果を加えることが出来る。欠陥情報保持部511は、欠陥画像データや欠陥情報や欠陥分類・解析結果などの情報を保持する。欠陥情報保持部511に保持された欠陥情報は必要に応じて制御CPU520などの働きによりホスト計算機59などへ送ることが出来る。
本実施例ではチップ比較の処理過程を例として示したが、メモリのセルマット部のように同一構造のセルが規則正しく並んでいる場合に有効なセル比較の場合も同様に処理される。ただし、位置補正は検査画像をセルピッチ分ずらす処理となり、画像間の大きな位置ずれを検出する処理が不用になる。また、回路の組み方によっては、検査画像と参照画像はチップメモリ502から個別に分けてCH分割部503で分割する必要はなく、位置補正部504の前の画像信号から信号を分けることも可能である。
ホスト計算機59は、図示しないGUI(Graphical User Interface)を備えてオペレータの指示を受けたり、装置全体を制御する働きがある。GUIとしては、パーソナルコンピュータの表示モニタ,キーボードやマウス等の入力手段が一般的に用いられる。GUIの制御対象には、例えば、検査シーケンスを制御する検査制御部601や、検査後に欠陥情報を特徴量に基づいて分類し、検出した欠陥の確認を行う欠陥確認制御部602や、検査のレシピを作成するレシピ制御部603や、装置を運用する際に必要なユーティリティ制御部604や、欠陥情報からリアルゴースト処理等により真の欠陥を抽出する欠陥判定部605や、検査や欠陥確認など、纏まった動作を制御するシーケンス制御部606や、GUI制御部607や、検査結果・欠陥画像・レシピ情報などのデータ管理部608などがある。
図2は、レシピ作成の手順を示すフローチャートである。レシピとは検査実行に必要なパラメータを示すメニューのことで、レシピの作成手順は様々考えられるが、ここではレシピに必要な項目を順次設定することとして示す。設定内容は必要に応じていつでも戻って変更が可能であることは言うまでも無い。
レシピで設定する項目としては、例えば、照射条件設定,ダイレイアウト設定,アライメント設定,検査領域および方法設定,キャリブレーション設定,検査条件設定などがある。照射条件設定122では、回路パターンを検査するためにSEM画像取得に関する最適な電子光学条件を設定する。ここでは、電子光学系の条件以外にも検査の画素寸法,画像の加算回数,SEM画像のフォーカス条件なども設定する。ダイレイアウト設定123では、検査するウェハ内にどのようにダイが配列されているかを設定する。アライメント設定124では、検査するウェハの回転およびオフセットなどを検出し、検査装置が意図したダイ内の意図した位置を検査できるようにする。
検査領域および方法設定125では、ウェハの検査の検査領域およびその検査方法を設定する。検査領域設定では、どのダイを検査するかの指定とダイの中でどの部分を検査するかなどの指定ができる。ダイ内の検査領域はメモリセルなど繰り返しパターンが形成された領域ではセル比較の領域を生成しても良い。また、ダイ比較を行うのであればダイ比較の領域を指定しても良い。検査方法とは指定の領域をセル比較動作をさせるのか、ダイ比較で検査するのか、セル比較とダイ比較を同時に行う混合比較をさせるのか等の指定である。また、X方向で検査するのかY方向で検査するのかなどの指定もできる。
キャリブレーション設定126では、例えば、SEM画像の明るさとコントラストについて最適にするためにキャリブレーションの位置などを設定する。検査条件設定127では、主に欠陥検出のしきい値の指定や、セル比較とダイ比較の詳細な方法を指定する。試し検査および自動欠陥分類条件設定128では、実際に検査動作を行い欠陥の検出を実施したり、検出した欠陥の欠陥情報を用いて自動欠陥分類のための分類条件の指定などを行う。以上の設定を実施することによりウェハの検査用レシピを作成する。
図3は、試し検査および欠陥自動分類のための検査条件設定の手順を示すフローチャートである。試し検査ではしきい値など先に設定している検査条件の確認をする意味もあり、必要に応じて検査条件設定に戻ることがある。
まず、試し検査を実施する検査領域の選択と検査方法の選択を行い、試し検査を実施する。このとき、検査領域と検査方法は先に指定した内容によらず変更できる自由度を持たせ、変更が有効であれば検査領域および方法の設定に戻り変更する。また、試し検査で虚報が発生する場合は検査条件または検査領域の変更などを行い、検査が概ね正常に行えるように調整する。虚報発生の要因としては、不適切な検査条件を用いた場合がある。例えば、スキャンビームのエネルギーが低い検査条件を用いた場合などに試料の帯電ムラによりパターンの明るさムラが発生し、虚報となる場合がある。また、セル比較で非繰り返しパターンを誤ってセル比較の検査領域に定義した場合などがある。
検査が概ね正常に行えるようになると、欠陥確認およびしきい値の最適化を行う。しきい値の設定は検査領域などのサンプル数が多ければ多いほど信頼性および有効性が増すので必要に応じて再検査を実施する。
図4は、しきい値の最適化の手順を示すフローチャートである。しきい値の決め方は種々あるが、本発明では、予め低めに設定したしきい値により試し検査を実施し、試し検査で検出した欠陥について仮想範囲しきい値表示を用いた検出欠陥のレビューを実施する。検出欠陥のレビューにより仮想しきい値と検出欠陥の状況により最適なしきい値を求める。仮想範囲しきい値とは、検出した欠陥について検査中にその欠陥が最大いくらのしきい値で検出できるかを求めて、その値を欠陥情報の1項目として保持する。以下ではこの検出できるしきい値の最大のことを仮想しきい値として表すこととする。仮想範囲しきい値表示とは、前記の仮想しきい値に基づいて、GUIからの指定の範囲に含まれる欠陥情報を選択して表示することである。以下において仮想範囲しきい値表示を用いたしきい値設定方法の実施例を示す。
図5から図9は、表示モニタに表示される画面の一例を示す画面図である。図5の実施例ではGUI画面部901として、欠陥マップ部902としきい値設定ツール部903とが表示されている。欠陥マップ部902には、欠陥が検出された位置が例えば丸印などのマークで示されている。図5の例では、白丸で示された欠陥位置は、検出されたしきい値によって排除されたものを示している。また、この画面では、欠陥マップ部902のひとつのチップをマウス等で指定して拡大したり、欠陥位置を指定してその種類や大きさ等の欠陥情報を表示させることも可能である。
しきい値設定ツール部903は、欠陥の画像データ表示部920や、仮想しきい値選択部921や、設定・キャンセル・閉じるなどのツールの動作指定ボタンなどで構成されている。欠陥の画像データ表示部920には欠陥マップ部902に表示された白丸で示された欠陥位置以外の欠陥位置の検査画像部930が複数表示されている。図の例では6個しか記載されていないが、ツールバーを移動させることで、他の検査画像部930も表示させることができる。
仮想しきい値選択部921では複数の値の指定を可能とする。例えば、検査のしきい値を示す検査しきい値設定部905や画像データ表示部920に表示させる欠陥位置を選択するための第1範囲しきい値設定部906と第2範囲しきい値設定部907などである。選択された欠陥位置は残りの欠陥位置と表示マークとを区別して欠陥マップに重ね表示することで指定の欠陥位置の分布を確認することができる。
図6の実施例では、第1範囲しきい値設定部906を検査しきい値設定部905と一致させ、第2範囲しきい値設定部907をしきい値の上限と一致させた状態を示している。この状態はこの画面を起動したときの初期状態を示しており、検出した全ての欠陥情報をレビューすることができる。この画面から、図5に示したように、第1範囲しきい値設定部906と第2範囲しきい値設定部907とを移動させることにより、欠陥マップ部902に白丸で示した欠陥位置が表示されなくなるか、色などの表示が変化するようにして、区別できるようにする。
図7の実施例では、しきい値設定ツールとして詳細表示設定部922を設けている。詳細表示設定部922には参照・欠陥画像表示チェックボタン部923と詳細情報表示チェックボタン部924が設けられ、画像データ表示部920に検査画像のみでなく、参照画像や欠陥画像を表示させることができる。
例えば、図8に示すように、参照・欠陥画像表示チェックボタン部923を選択すると、欠陥位置の検査画像部930に加えて、これに対応する参照画像部931と欠陥画像部932とが表示される。これらの表示を並べて見ることで、何を欠陥として捕らえたかを正確にレビューすることができる。このように、欠陥をレビューしながらしきい値を変更して、虚報などの不要な欠陥を排除することができる。
また、図9に示すように、詳細情報表示チェックボタン部924を選択すると、各欠陥位置についての種類や大きさ等の詳細情報が欠陥画像のすぐ脇に表示され、欠陥情報も合せて欠陥を詳しくレビューすることができる。
参照・欠陥画像表示チェックボタン部923と詳細情報表示チェックボタン部924を同時に選択すれば、ある欠陥位置についてその情報と、参照画像と欠陥画像とが同時に表示される。
このように、欠陥情報を示す各種表示を組み合わせることで、欠陥のレビューの効率向上としきい値設定の効率向上を図ることが可能となり、レシピを容易に作成できるという効果がある。
検査装置の構成を示す機能ブロック図。 レシピ作成の手順を示すフローチャート。 試し検査および欠陥自動分類のための検査条件設定の手順を示すフローチャート。 しきい値の最適化の手順を示すフローチャート。 表示モニタに表示される画面の一例を示す画面図。 表示モニタに表示される画面の一例を示す画面図。 表示モニタに表示される画面の一例を示す画面図。 表示モニタに表示される画面の一例を示す画面図。 表示モニタに表示される画面の一例を示す画面図。
符号の説明
50…電子源、51…電子光学系制御回路、52…偏向電極、53…偏向制御回路、
54…検出器、55…検出回路、56…試料移動ステージ、57…ステージ制御回路、
58…画像処理装置、59…ホスト計算機、60…SEM本体、61…試料、62…試料ホルダ、71…電子線、72…2次電子、501…入力補正部、502…チップメモリ、503…CH分割部、504…位置補正部、505…チップ比較部、506…特徴量生成部、507…特徴抽出部、508…特徴量演算部、509…欠陥情報部、510…欠陥分類・解析部、511…欠陥情報保持部、520…制御CPU、601…検査制御部、602…欠陥確認制御部、605…欠陥判定部、607…GUI制御部、901…GUI画面部、902…欠陥マップ部、903…しきい値設定ツール部、904…操作ボタン部、920…画像データ表示部、921…仮想しきい値選択部、922…詳細表示設定部、923…参照・欠陥画像表示チェックボタン部、924…詳細情報表示チェックボタン部、930…検査画像部、931…参照画像部、932…欠陥画像部。

Claims (6)

  1. 表面に回路パターンを形成した試料に電子線を照射し、前記試料から発生する二次電子または反射電子に基づき検査画像および参照画像を生成し、前記検査画像と参照画像の差分から異常部を求める回路パターンの検査方法において、前記異常部の画像から当該異常部の特徴量を複数求め、前記複数求めた前記異常部の特徴量と前記異常部の検査画像および参照画像とを記憶し、前記特徴量について仮想的に設定した検査閾値の変更により前記異常部を選択表示することを特徴とする回路パターンの検査方法。
  2. 請求項1において、前記検査閾値は少なくとも2つであることを特徴とする回路パターンの検査方法。
  3. 請求項1において、前記異常部の検査画像と参照画像と、前記異常部の少なくとも形状を示す異常部の画像の1種または複数種とを同時に表示することを特徴とする回路パターンの検査方法。
  4. 表面に回路パターンを形成した試料に電子線を照射し、前記試料から発生する二次電子または反射電子に基づき検査画像および参照画像を生成し、前記検査画像と参照画像の差分から異常部を求める回路パターンの検査装置において、前記異常部の画像から当該異常部の特徴量を複数求める特徴量算出部と、前記複数求めた前記異常部の特徴量と前記異常部の検査画像および参照画像を記憶するメモリと、仮想的に設定した検査閾値の変更により前記異常部を選択表示する表示装置とを備えたことを特徴とする回路パターンの検査装置。
  5. 請求項4において、前記検査閾値は少なくとも2つであることを特徴とする回路パターンの検査装置。
  6. 請求項4において、前記異常部の検査画像と参照画像と、前記異常部の少なくとも形状を示す異常部の画像の1種または複数種とを同時に表示することを特徴とする回路パターンの検査装置。
JP2003348951A 2003-10-08 2003-10-08 回路パターンの検査方法および検査装置 Expired - Fee Related JP4078280B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003348951A JP4078280B2 (ja) 2003-10-08 2003-10-08 回路パターンの検査方法および検査装置
US10/957,748 US7071468B2 (en) 2003-10-08 2004-10-05 Circuit pattern inspection method and its apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003348951A JP4078280B2 (ja) 2003-10-08 2003-10-08 回路パターンの検査方法および検査装置

Publications (2)

Publication Number Publication Date
JP2005116768A true JP2005116768A (ja) 2005-04-28
JP4078280B2 JP4078280B2 (ja) 2008-04-23

Family

ID=34540952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003348951A Expired - Fee Related JP4078280B2 (ja) 2003-10-08 2003-10-08 回路パターンの検査方法および検査装置

Country Status (2)

Country Link
US (1) US7071468B2 (ja)
JP (1) JP4078280B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147527A (ja) * 2005-11-30 2007-06-14 Hitachi High-Technologies Corp 外観検査装置
JP2007281084A (ja) * 2006-04-04 2007-10-25 Hitachi High-Technologies Corp 回路パターン検査装置及び方法
JP2008053609A (ja) * 2006-08-28 2008-03-06 Hitachi High-Technologies Corp 欠陥データ処理装置、欠陥データ処理システム、及び欠陥データ処理方法
JP2008304195A (ja) * 2007-06-05 2008-12-18 Hitachi High-Technologies Corp パターン欠陥検査装置およびパターン欠陥検査方法
JP2009092674A (ja) * 2008-12-26 2009-04-30 Advanced Mask Inspection Technology Kk 試料検査装置、試料検査方法及びプログラム
US7630535B2 (en) 2005-09-26 2009-12-08 Advanced Mask Inspection Technology Inc. Die-to-die photomask defect detection using region data to modify inspection thresholds
JP2010191939A (ja) * 2009-01-21 2010-09-02 Omron Corp パラメータ決定支援装置およびパラメータ決定支援プログラム
JP2011061047A (ja) * 2009-09-11 2011-03-24 Hitachi High-Technologies Corp 欠陥レビュー支援装置,欠陥レビュー装置および検査支援装置
US8073241B2 (en) 2005-08-18 2011-12-06 Fujitsu Semiconductor Limited Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device
JP2014109488A (ja) * 2012-11-30 2014-06-12 Dainippon Screen Mfg Co Ltd 画像処理装置、画像処理方法、および画像処理プログラム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0504913D0 (en) * 2005-03-10 2005-04-13 Eastman Kodak Co Method and apparatus for digital processing of images
US7684609B1 (en) 2006-05-25 2010-03-23 Kla-Tencor Technologies Corporation Defect review using image segmentation
US8611639B2 (en) * 2007-07-30 2013-12-17 Kla-Tencor Technologies Corp Semiconductor device property extraction, generation, visualization, and monitoring methods
US8106355B1 (en) * 2008-06-27 2012-01-31 Kla-Tencor Corporation Automated inspection using cell-cell subtraction perpendicular to stage motion direction
JP5414215B2 (ja) * 2008-07-30 2014-02-12 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターンの検査方法
JP5156546B2 (ja) 2008-08-28 2013-03-06 株式会社イシダ X線検査装置
US8841933B2 (en) 2010-09-09 2014-09-23 International Business Machines Corporation Inspection tool and methodology for three dimensional voltage contrast inspection
US8787074B2 (en) 2011-10-14 2014-07-22 International Business Machines Corporation Static random access memory test structure
WO2014129307A1 (ja) * 2013-02-20 2014-08-28 株式会社 日立ハイテクノロジーズ パターン測定装置、及び半導体計測システム
US9224660B2 (en) * 2013-08-30 2015-12-29 Kla-Tencor Corp. Tuning wafer inspection recipes using precise defect locations
JP6599698B2 (ja) * 2015-08-31 2019-10-30 株式会社ミツトヨ 画像測定装置及びその制御プログラム
FR3059423B1 (fr) * 2016-11-29 2020-05-29 Vit Systeme et procede de positionnement et d'inspection optique d'un objet
US10275872B2 (en) * 2017-08-24 2019-04-30 Applied Materials Israel Ltd. Method of detecting repeating defects and system thereof
JP6983747B2 (ja) * 2018-12-05 2021-12-17 アンリツ株式会社 物品検査情報管理装置、そのプログラム及び物品検査システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013007A (en) * 1998-03-26 2000-01-11 Liquid Spark, Llc Athlete's GPS-based performance monitor
US7817844B2 (en) * 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
JP2001304842A (ja) * 2000-04-25 2001-10-31 Hitachi Ltd パターン検査方法及びその装置並びに基板の処理方法
JP2002124555A (ja) 2000-10-17 2002-04-26 Hitachi Ltd Sem式欠陥レビュー装置およびその方法並びに検査システム
JP2002174603A (ja) 2000-12-08 2002-06-21 Olympus Optical Co Ltd 欠陥分類方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073241B2 (en) 2005-08-18 2011-12-06 Fujitsu Semiconductor Limited Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device
US7630535B2 (en) 2005-09-26 2009-12-08 Advanced Mask Inspection Technology Inc. Die-to-die photomask defect detection using region data to modify inspection thresholds
JP2007147527A (ja) * 2005-11-30 2007-06-14 Hitachi High-Technologies Corp 外観検査装置
JP4699883B2 (ja) * 2005-11-30 2011-06-15 株式会社日立ハイテクノロジーズ 外観検査装置
JP2007281084A (ja) * 2006-04-04 2007-10-25 Hitachi High-Technologies Corp 回路パターン検査装置及び方法
JP2008053609A (ja) * 2006-08-28 2008-03-06 Hitachi High-Technologies Corp 欠陥データ処理装置、欠陥データ処理システム、及び欠陥データ処理方法
JP2008304195A (ja) * 2007-06-05 2008-12-18 Hitachi High-Technologies Corp パターン欠陥検査装置およびパターン欠陥検査方法
JP2009092674A (ja) * 2008-12-26 2009-04-30 Advanced Mask Inspection Technology Kk 試料検査装置、試料検査方法及びプログラム
JP2010191939A (ja) * 2009-01-21 2010-09-02 Omron Corp パラメータ決定支援装置およびパラメータ決定支援プログラム
JP2011061047A (ja) * 2009-09-11 2011-03-24 Hitachi High-Technologies Corp 欠陥レビュー支援装置,欠陥レビュー装置および検査支援装置
JP2014109488A (ja) * 2012-11-30 2014-06-12 Dainippon Screen Mfg Co Ltd 画像処理装置、画像処理方法、および画像処理プログラム
US9639736B2 (en) 2012-11-30 2017-05-02 SCREEN Holdings Co., Ltd. Apparatus for and method of processing image and storage medium

Also Published As

Publication number Publication date
US7071468B2 (en) 2006-07-04
US20050109938A1 (en) 2005-05-26
JP4078280B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
JP4078280B2 (ja) 回路パターンの検査方法および検査装置
US7425704B2 (en) Inspection method and apparatus using an electron beam
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
JP4206192B2 (ja) パターン検査方法及び装置
US7598490B2 (en) SEM-type reviewing apparatus and a method for reviewing defects using the same
JP4728144B2 (ja) 回路パターンの検査装置
US7786437B2 (en) Pattern inspection method and pattern inspection system
US9311697B2 (en) Inspection method and device therefor
WO2016038982A1 (ja) 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
US9342878B2 (en) Charged particle beam apparatus
WO2013153891A1 (ja) 荷電粒子線装置
US20120257041A1 (en) Method for defect inspection and apparatus for defect inspection
US20070047800A1 (en) Method and apparatus for inspecting defects of circuit patterns
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
KR102579578B1 (ko) 반도체 적용을 위한 참조 이미지 생성
JP4177375B2 (ja) 回路パターンの検査方法及び検査装置
JP3836735B2 (ja) 回路パターンの検査装置
JP5131105B2 (ja) パターン検査方法及び装置
JP5039594B2 (ja) レビュー装置,検査領域設定支援システム、および、欠陥の画像得方法
JP2002150988A (ja) パターン検査装置
JP2005222882A (ja) パターン検出方法及び装置
JP2007192595A (ja) 検査方法および検査装置
JP2011035206A (ja) 半導体装置の解析装置及び半導体装置の解析方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees