JP2005107167A

JP2005107167A - Active matrix el display device

Info

Publication number: JP2005107167A
Application number: JP2003340648A
Authority: JP
Inventors: Tokio Yamaguchi; 時生山口
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2005-04-21

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix organic EL display device in which flicker is suppressed. <P>SOLUTION: The active matrix EL display device using an interlaced signal as a display signa is provided with a field thinning control circuit 40 which selectively eliminates display of a first field or display of a second field. Beside this function, the field thinning control circuit 40 is capable of turning on/off the function of selectively eliminating fields. The field thinning control circuit 40 comprises an OR circuit 41 to which a field thinning selection signal SA and a thinning on/off control signal SB are inputted and an AND circuit 24 to which the output of the OR circuit 41 and a vertical start signal STV are inputted. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、インターレース信号を表示するアクティブマトリクス型ＥＬ表示装置に関する。 The present invention relates to an active matrix EL display device that displays an interlace signal.

従来、デジタルスチルカメラ、デジタルビデオカメラ等の表示装置として、高精細画像や動画対応への要求から、アクティブマトリクス型液晶表示装置が広く用いられている。そして、この種の表示装置の表示信号としては、解像度向上のために一般に、ＮＴＳＣ等のインターレース信号が用いられる。 2. Description of the Related Art Conventionally, active matrix liquid crystal display devices have been widely used as display devices for digital still cameras, digital video cameras, and the like due to demands for high-definition images and moving images. As a display signal of this type of display device, an interlace signal such as NTSC is generally used to improve resolution.

ところで、デジタルスチルカメラのファインダーに用いられるアクティブマトリクス型液晶表示装置では、要求される仕様から、表示画面のライン数は２４０本程度と少なく設定されている。 By the way, in the active matrix type liquid crystal display device used in the viewfinder of a digital still camera, the number of lines on the display screen is set to as small as about 240 because of required specifications.

そこで、このようなアクティブマトリクス型液晶表示装置でインターレース信号の表示を行う場合には、図４に示すように、第１フィールドと第２フィールドにおいて、全てのラインにインターレース信号を重ね書きして表示を行うようにしている。 Therefore, when displaying an interlace signal in such an active matrix liquid crystal display device, as shown in FIG. 4, the interlace signal is overwritten and displayed on all lines in the first field and the second field. Like to do.

すなわち、第１フィールドでは奇数フィールドに対応するインターレース信号を１番目のラインから２４０番目のラインに書き込み（図中において実線で表す）、次に、第２フィールドでは偶数フィールドに対応するインターレース信号を同様にして１番目のラインから２４０番目のラインに書き込む（図中において破線で表す）ことで１フレームの表示を行っていた。 That is, in the first field, the interlace signal corresponding to the odd field is written from the first line to the 240th line (represented by a solid line in the figure), and then in the second field, the interlace signal corresponding to the even field is the same. Thus, one frame is displayed by writing from the first line to the 240th line (indicated by a broken line in the figure).

なお、インターレース信号を表示する液晶表示装置については、以下に掲げる特許文献１，２，３に記載されている。
特開平７−３０８３６号公報特開平７−２６１７１３号公報特開平９−２６５２７８号公報 Note that liquid crystal display devices that display interlace signals are described in Patent Documents 1, 2, and 3 listed below.
JP-A-7-30836 JP-A-7-261713 JP-A-9-265278

本発明者は、表示画面のライン数が２４０本程度であり、インターレース信号を重ね書きして表示を行うアクティブマトリクス型有機ＥＬ表示装置を検討した。アクティブマトリクス型有機ＥＬ表示装置は、画素に有機ＥＬ素子等のＥＬ素子を用いているため、アクティブマトリクス型液晶表示装置に比して、表示のレスポンスが格段に速く、動きの速い動画表示に適している。例えば、有機ＥＬ表示装置では表示のレスポンスは、数μ秒と速いのに対して、アクティブマトリクス型液晶表示装置では、それは２０ｍ秒〜３０ｍ秒と遅い。 The inventor has studied an active matrix organic EL display device in which the number of lines on the display screen is about 240 and an interlace signal is overwritten to display. The active matrix organic EL display device uses an EL element such as an organic EL element for the pixel, so that the response of the display is much faster than that of the active matrix liquid crystal display device, and it is suitable for moving image display that moves quickly. ing. For example, in an organic EL display device, the display response is as fast as several μ seconds, whereas in an active matrix liquid crystal display device, it is as slow as 20 to 30 milliseconds.

しかしながら、アクティブマトリクス型有機ＥＬ表示装置では、表示のレスポンスが速いが故に、フリッカー（表示画面のちらつき）が生じ易いという問題点があることが判明した。例えば、あるラインが第１フィールドで白データが書き込まれ、第２フィールドで黒データが書き込まれると、白から黒への表示の変化が急速に生じ、この変化が人間の目にはフリッカーとして感じられてしまう。特に、静止画像では動画画像に比してフリッカーが目立ちやすい。 However, it has been found that the active matrix organic EL display device has a problem that flicker (flickering of the display screen) is likely to occur because the display response is fast. For example, when white data is written in the first field and black data is written in the second field for a certain line, the display changes rapidly from white to black, and this change is felt as flicker to the human eye. It will be. In particular, flicker is more noticeable in still images than in moving image images.

そこで、本発明はインタ−レース信号を表示信号として入力した場合にフリッカーの発生を抑えたアクティブマトリクス型有機ＥＬ表示装置を提供するものである。 Accordingly, the present invention provides an active matrix organic EL display device that suppresses the occurrence of flicker when an interlace signal is input as a display signal.

本発明は、インターレース信号を表示信号として用いたアクティブマトリクス型ＥＬ表示装置において、第１フィールドの表示と第２フィ−ルドの表示を選択的に間引きするフィールド間引き制御回路を設けたことを特徴とするものである。 The present invention is characterized in that in an active matrix EL display device using an interlace signal as a display signal, a field thinning control circuit for selectively thinning the display of the first field and the display of the second field is provided. To do.

また、フィールド間引き制御回路は、この機能に加え、フィールドを選択的に間引きする機能をオンオフする機能を有するものである。 In addition to this function, the field thinning control circuit has a function of turning on / off a function of selectively thinning out a field.

本発明によれば、第１フィールドの表示と第２フィ−ルドの表示を選択的に間引きすることで、フリッカーの発生を抑えることが可能になる。特に、静止画像では、各画素に繰り返し、同じ表示信号が書き込まれることになるので、フリッカーの発生が完全に抑制されその改善効果は大きい。 According to the present invention, it is possible to suppress the occurrence of flicker by selectively thinning out the display of the first field and the display of the second field. In particular, in the still image, the same display signal is repeatedly written to each pixel, so that the occurrence of flicker is completely suppressed and the improvement effect is great.

また、第１フィールドの表示と第２フィ−ルドの表示を選択的に間引きすることで、表示画面の解像度は落ちるが、フィールド間引き制御回路は、フィールドを選択的に間引き機能をオンオフする機能を有しているので、この機能をオンしてフリッカー抑制を優先するか、この機能をオフして解像度を優先するかを自由に選択することができるという効果も有する。 In addition, by selectively thinning the display of the first field and the display of the second field, the resolution of the display screen is lowered, but the field thinning control circuit has a function of selectively turning on and off the thinning function of the field. Therefore, it is possible to freely select whether to turn on this function and give priority to flicker suppression, or to turn off this function and give priority to resolution.

次に、本発明の実施例によるアクティブマトリクス型有機ＥＬ表示装置ついて図面を参照しながら説明する。図１はこのアクティブマトリクス型有機ＥＬ表示装置を示す回路図である。複数の画素は行及び列に配列され、画素領域１０を構成している。各画素は、ゲート信号線１１とドレイン信号線１２の各交差点付近に配置されている。本実施例では、画素領域１０のライン数、すなわち行の数は、２４０であり、インターレース駆動するには不足する本数である。なお、このライン数は２４０には限られず、その前後、例えば２２０〜２５０のライン数も含まれる。 Next, an active matrix organic EL display device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing the active matrix organic EL display device. A plurality of pixels are arranged in rows and columns, and constitute a pixel region 10. Each pixel is arranged near each intersection of the gate signal line 11 and the drain signal line 12. In the present embodiment, the number of lines in the pixel region 10, that is, the number of rows is 240, which is insufficient for interlace driving. The number of lines is not limited to 240, and includes the number of lines before and after, for example, 220 to 250.

ゲート信号線１１には、垂直駆動回路３０から画素選択信号が出力され、ドレイン信号線１２には水平駆動回路２０からインターレース信号が表示信号として出力される。そして、各画素は、ゲートがゲート信号線１１に接続され、ドレインがドレイン信号線１２に接続された画素選択ＴＦＴ１３と、ゲートに画素選択ＴＦＴ１３のソースが接続され、ソースに正駆動電圧ＰＶｄｄが供給された有機ＥＬ駆動ＴＦＴ１４と、アノードが有機ＥＬ駆動ＴＦＴ１４のドレインに接続され、カソードに負駆動電圧ＣＶが印加された有機ＥＬ素子１５と、一端が画素選択ＴＦＴ１３のソースに接続され、その他端に固定電圧が印加された容量素子１６と、から構成されている。 A pixel selection signal is output from the vertical drive circuit 30 to the gate signal line 11, and an interlace signal is output from the horizontal drive circuit 20 to the drain signal line 12 as a display signal. Each pixel has a pixel selection TFT 13 having a gate connected to the gate signal line 11 and a drain connected to the drain signal line 12, a gate connected to the source of the pixel selection TFT 13, and a positive drive voltage PVdd supplied to the source. The organic EL driving TFT 14, the anode is connected to the drain of the organic EL driving TFT 14, the organic EL element 15 to which the negative driving voltage CV is applied to the cathode, one end is connected to the source of the pixel selection TFT 13, and the other end And a capacitive element 16 to which a fixed voltage is applied.

ここで、ＴＦＴは薄膜トランジスタ（thin film transistor）を表す。画素選択ＴＦＴ１３はＮチャネル型、有機ＥＬ駆動ＴＦＴ１４はＰチャネル型であるが、これに限られない。いま、ゲート信号線１１に出力される画素選択信号がハイレベルになると、画素選択ＴＦＴ１３がオンし、ドレイン信号線１２からインターレース信号が画素に書き込まれる。画素に書き込まれたインターレース信号は、容量素子１６に保持される。有機ＥＬ駆動ＴＦＴ１４はそのインターレース信号に応じた電流を有機ＥＬ素子１５に流す。これにより、有機ＥＬ素子１５は、その電流に応じて発光する。 Here, TFT represents a thin film transistor. The pixel selection TFT 13 is an N-channel type, and the organic EL drive TFT 14 is a P-channel type, but is not limited thereto. Now, when the pixel selection signal output to the gate signal line 11 becomes high level, the pixel selection TFT 13 is turned on, and an interlace signal is written from the drain signal line 12 to the pixel. The interlace signal written to the pixel is held in the capacitive element 16. The organic EL drive TFT 14 causes a current corresponding to the interlace signal to flow through the organic EL element 15. Thereby, the organic EL element 15 emits light according to the current.

水平駆動回路２０には、外部より、表示信号であるインターレース信号Ｖｓｉｇ、水平スタート信号ＳＴＨ、水平クロック信号ＣＫＨ１，ＣＫＨ２がそれぞれ入力される。水平駆動回路２０は、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨ１，ＣＫＨ２に同期してシフトし、複数のサンプリングパルスを順次発生するシフトレジスタ（不図示）を有している。インターレース信号Ｖｓｉｇは、これらのサンプリングパルスに同期してサンプリングされ、各ドレイン信号線１２に出力される。インターレース信号Ｖｓｉｇを各ドレイン信号線１２に出力する方式には、いわゆる点順次方式と線順次方式があるが、それらのどちらの方式を用いてもよい。 The horizontal drive circuit 20 receives an interlace signal Vsig, a horizontal start signal STH, and horizontal clock signals CKH1 and CKH2 which are display signals from the outside. The horizontal drive circuit 20 has a shift register (not shown) that shifts the horizontal start signal STH in synchronization with the horizontal clock signals CKH1 and CKH2 and sequentially generates a plurality of sampling pulses. The interlace signal Vsig is sampled in synchronization with these sampling pulses and is output to each drain signal line 12. There are so-called dot-sequential method and line-sequential method as a method for outputting the interlace signal Vsig to each drain signal line 12, either of which may be used.

垂直駆動回路３０には、フィールド間引き制御回路４０からの垂直スタート信号ＳＴＶａ、垂直クロック信号ＣＫＶ１，ＣＫＶ２がそれぞれ入力される。垂直駆動回路３０は、垂直スタート信号ＳＴＶａを水平クロック信号ＣＫＨ１，ＣＫＨ２に同期してシフトして画素選択信号を作成するシフトレジスタを有しており、それらの画素選択信号を各ゲート信号線１１に順次出力する。 The vertical drive circuit 30 receives the vertical start signal STVa and the vertical clock signals CKV1 and CKV2 from the field thinning control circuit 40, respectively. The vertical drive circuit 30 includes a shift register that generates a pixel selection signal by shifting the vertical start signal STVa in synchronization with the horizontal clock signals CKH 1 and CKH 2, and outputs the pixel selection signal to each gate signal line 11. Output sequentially.

フィールド間引き制御回路４０は、図２に示すように、フィールド間引き選択信号ＳＡ及び間引きオンオフ制御信号ＳＢが入力されたオア回路４１と、このオア回路４１の出力と垂直スタート信号ＳＴＶが入力されたアンド回路４２から構成されている。フィールド間引き選択信号ＳＡは第１フィールド（例えば、奇数フィールド）の表示と第２フィールド（例えば、偶数フィールド）の表示とを選択的に間引くための信号であり、間引きオンオフ制御信号ＳＢはフィールド間引き機能のオンオフを制御するための信号である。 As shown in FIG. 2, the field thinning control circuit 40 includes an OR circuit 41 to which the field thinning selection signal SA and the thinning on / off control signal SB are input, an AND circuit 41 to which the output of the OR circuit 41 and the vertical start signal STV are input. The circuit 42 is configured. The field thinning selection signal SA is a signal for selectively thinning the display of the first field (for example, odd field) and the display of the second field (for example, even field), and the thinning on / off control signal SB is a field thinning function. It is a signal for controlling on / off of.

図２に示すように、フィールド間引き選択信号ＳＡは第１フィールドの表示を間引くときは、第１フィールドの期間、ハイレベルとなり、第２のフィールドの期間、ロウレベルになる。また、間引きオンオフ制御信号ＳＢがロウレベルのときに、間引き機能はオンとなり、それがハイレベルのときは、間引き機能はオフとなる。 As shown in FIG. 2, when the display of the first field is thinned, the field thinning selection signal SA is at a high level during the first field and is at a low level during the second field. Further, when the thinning on / off control signal SB is at a low level, the thinning function is turned on, and when it is at a high level, the thinning function is turned off.

次に、上述したアクティブマトリクス型有機ＥＬ表示装置の動作について図３を参照しながら説明する。 Next, the operation of the above-described active matrix organic EL display device will be described with reference to FIG.

まず、間引きオンオフ制御信号ＳＢがハイレベルのときは、オア回路４１の出力は、フィールド間引き選択信号ＳＡに関わらず、常にハイレベルとなり、アンド回路４２から垂直スタート信号ＳＴＶが、フィールド間引き制御回路４０の出力として、そのまま出力される。フィールド間引き制御回路４０から出力された垂直スタート信号ＳＴＶは、垂直駆動回路３０に入力される。垂直駆動回路３０は、この垂直スタート信号ＳＴＶを水平クロック信号ＣＫＨ１，ＣＫＨ２に同期してシフトして画素選択信号を作成する。したがって、この場合は、解像度が優先され、第１フィールドと第２フィールドにおいて、全てのラインにインターレース信号が重ね書き表示される。 First, when the thinning on / off control signal SB is at a high level, the output of the OR circuit 41 is always at a high level regardless of the field thinning selection signal SA, and the vertical start signal STV from the AND circuit 42 is supplied to the field thinning control circuit 40. Is output as it is. The vertical start signal STV output from the field thinning control circuit 40 is input to the vertical drive circuit 30. The vertical drive circuit 30 shifts the vertical start signal STV in synchronization with the horizontal clock signals CKH1 and CKH2 to create a pixel selection signal. Accordingly, in this case, priority is given to the resolution, and interlace signals are overwritten and displayed on all lines in the first field and the second field.

すなわち、第１フィールドでは奇数フィールドに対応するインターレース信号が１番目のラインから２４０番目のラインに書き込まれ、次に、第２フィールドでは偶数フィールドに対応するインターレース信号を同様にして１番目のラインから２４０番目のラインに重ねて書き込むことで１フレームの表示が行われる。 That is, in the first field, the interlace signal corresponding to the odd field is written from the first line to the 240th line, and in the second field, the interlace signal corresponding to the even field is similarly written from the first line. One frame is displayed by overwriting on the 240th line.

一方、間引きオンオフ制御信号ＳＢがロウレベルのときは、間引き機能がオン状態となり、フィールド間引き選択信号ＳＡに応じて間引き表示されるフィールドが選択される。図３では、第２フィールドの表示を間引く場合を示している。第１フィールドの期間では、フィールド間引き選択信号ＳＡはハイレベルでありオア回路４１の出力はハイレベルとなるので、アンド回路４２から垂直スタート信号ＳＴＶが、フィールド間引き制御回路４０の出力として、そのまま出力される。したがって、第１フィールドの表示が行われる。 On the other hand, when the thinning on / off control signal SB is at the low level, the thinning function is turned on, and the field to be thinned and displayed is selected according to the field thinning selection signal SA. FIG. 3 shows a case where the display of the second field is thinned out. In the period of the first field, since the field thinning selection signal SA is at a high level and the output of the OR circuit 41 is at a high level, the vertical start signal STV is output from the AND circuit 42 as an output of the field thinning control circuit 40 as it is. Is done. Therefore, the first field is displayed.

次の第２フィールドの期間では、フィールド間引き選択信号ＳＡはロウレベルであり、オア回路４１の出力はロウレベルとなるので、アンド回路４２の出力はロウレベルに固定され、垂直スタート信号ＳＴＶはフィールド間引き制御回路４０から出力されない。すると、垂直駆動回路３０から画素選択信号が出力されず、水平駆動回路２０から、第２フィールドに対応したインターレース信号が出力されていても、各画素にそのインターレース信号は書き込まれない。したがって、第２フィールドの表示は間引きされる。 In the next second field period, the field decimation selection signal SA is at a low level, the output of the OR circuit 41 is at a low level, the output of the AND circuit 42 is fixed at a low level, and the vertical start signal STV is a field decimation control circuit. 40 is not output. Then, even if the pixel selection signal is not output from the vertical drive circuit 30 and the interlace signal corresponding to the second field is output from the horizontal drive circuit 20, the interlace signal is not written to each pixel. Therefore, the display of the second field is thinned out.

そして、第２フィールドの期間は、第１フィールドの表示が引き続き行われる。これは、第１フィールドの期間に各画素に書き込まれたインターレース信号が各画素の容量素子１６で保持されているためである。逆に、第１フィールドの表示を間引きたい場合には、第１フィールドの期間に、フィールド間引き選択信号ＳＡをロウレベルに設定すればよい。 Then, the display of the first field is continued during the period of the second field. This is because the interlace signal written to each pixel during the first field period is held by the capacitor 16 of each pixel. Conversely, when it is desired to thin out the display of the first field, the field thinning selection signal SA may be set to a low level during the first field period.

上述したフィールド間引きによれば、フィールドのいずれかのフィールドの表示が停止され、第１フィールドと第２フィールドのいずれかのフィールドのみが表示されるので、
フリッカーの発生を抑制することができる。特に、静止画像のインターレース信号を表示する場合には、奇数フィールド又は偶数フィールドのインターレース信号が、各画素に繰り返し書き込まれて表示されるので、フリッカーの発生を完全に抑制することができる。 According to the field thinning described above, display of any one of the fields is stopped, and only one of the first field and the second field is displayed.
The occurrence of flicker can be suppressed. In particular, when displaying an interlace signal of a still image, since the interlace signal of the odd field or even field is repeatedly written and displayed on each pixel, the occurrence of flicker can be completely suppressed.

なお、本実施例では、各画素に有機ＥＬ素子１５を用いているが、これに限らず、無機ＥＬ素子や、その他のＥＬ素子、ＬＥＤ素子を用いてもよい。また、各画素の容量素子１６は、各画素に書き込まれたインターレース信号を保持する保持回路の一例であり、これに限らず、ＳＲＡＭ等の他の保持回路を用いてもよい。 In this embodiment, the organic EL element 15 is used for each pixel. However, the present invention is not limited to this, and an inorganic EL element, other EL elements, or LED elements may be used. The capacitor 16 of each pixel is an example of a holding circuit that holds an interlace signal written to each pixel, and is not limited thereto, and other holding circuits such as an SRAM may be used.

本発明の実施例によるアクティブマトリクス型有機ＥＬ表示装置を示す回路図である。1 is a circuit diagram illustrating an active matrix organic EL display device according to an embodiment of the present invention. フィールド間引き制御回路の回路図である。It is a circuit diagram of a field thinning control circuit. 本発明の実施例によるアクティブマトリクス型有機ＥＬ表示装置の動作を説明する波形図である。It is a wave form diagram explaining operation | movement of the active matrix type organic electroluminescent display apparatus by the Example of this invention. インターレース信号の表示を説明する図である。It is a figure explaining the display of an interlace signal.

符号の説明Explanation of symbols

１０画素領域１１ゲート信号線１２ドレイン信号線
１３画素選択信号１４有機ＥＬ駆動ＴＦＴ１５有機ＥＬ素子１６容量素子２０水平駆動回路３０垂直駆動回路
４０フィールド間引き制御回路４１オア回路４２アンド回路 DESCRIPTION OF SYMBOLS 10 Pixel area | region 11 Gate signal line 12 Drain signal line 13 Pixel selection signal 14 Organic EL drive TFT 15 Organic EL element 16 Capacitance element 20 Horizontal drive circuit 30 Vertical drive circuit 40 Field thinning control circuit 41 OR circuit 42 AND circuit

Claims

複数の画素を備え、外部から入力されるインターレース信号が前記複数の画素に表示されるアクティブマトリクス型ＥＬ表示装置において、
第１フィールドの表示と第２フィ−ルドの表示を選択的に間引きする、フィールド間引き機能を有するフィールド間引き制御回路を備えることを特徴とするアクティブマトリクス型ＥＬ表示装置。 In an active matrix EL display device comprising a plurality of pixels and displaying an interlace signal input from the outside on the plurality of pixels,
An active matrix EL display device comprising a field thinning control circuit having a field thinning function for selectively thinning the display of the first field and the display of the second field.

前記フィールド間引き制御回路は、前記フィールド間引き機能のオンオフを制御可能であることを特徴とする請求項１に記載のアクティブマトリクス型ＥＬ表示装置。 2. The active matrix EL display device according to claim 1, wherein the field thinning control circuit is capable of controlling on / off of the field thinning function.

行及び列に配列された複数の画素と、
インターレース信号を表示信号として前記複数の画素に供給する水平駆動回路と、
垂直スタート信号に応じて各行に対応する画素を選択する垂直駆動回路と、
フィールド間引き選択信号に応じて、前記垂直スタート信号の出力を選択的に停止することにより、第１フィールドの表示と第２フィ−ルドの表示を選択的に間引きするフィールド間引き機能を有するフィールド間引き制御回路と、を備えることを特徴とするアクティブマトリクス型ＥＬ表示装置。 A plurality of pixels arranged in rows and columns;
A horizontal drive circuit for supplying an interlace signal to the plurality of pixels as a display signal;
A vertical drive circuit that selects pixels corresponding to each row in response to a vertical start signal;
Field thinning control having a field thinning function for selectively thinning the display of the first field and the display of the second field by selectively stopping the output of the vertical start signal in accordance with a field thinning selection signal. And an active matrix EL display device.

前記フィールド間引き制御回路は、間引きオンオフ制御信号に応じて、
前記フィールド間引き機能のオンオフを制御可能であることを特徴とする請求項３に記載のアクティブマトリクス型ＥＬ表示装置。 The field thinning control circuit is responsive to a thinning on / off control signal,
4. The active matrix EL display device according to claim 3, wherein on / off of the field thinning function can be controlled.

前記フィールド間引き制御回路は、前記フィールド間引き選択信号及び前記間引きオンオフ制御信号が入力されたオア回路と、
前記オア回路の出力と前記垂直スタート信号が入力されたアンド回路と、を有することを特徴とする請求項４に記載のアクティブマトリクス型ＥＬ表示装置。 The field thinning control circuit includes an OR circuit to which the field thinning selection signal and the thinning on / off control signal are input,
5. The active matrix EL display device according to claim 4, further comprising: an AND circuit to which an output of the OR circuit and the vertical start signal are input.

前記各画素は、前記垂直駆動回路からの画素選択信号に応じて前記水平駆動回路からの前記インターレース信号を画素に書き込む画素選択トランジスタと、画素に書きこまれた該インターレース信号を保持する信号保持回路と、ＥＬ素子と、前記保持回路に保持された信号に応じて前記ＥＬ素子を駆動するＥＬ駆動トランジスタと、を有することを特徴とする請求項３、４、５のいずれかに記載のアクティブマトリクス型ＥＬ表示装置。 Each pixel includes a pixel selection transistor that writes the interlace signal from the horizontal drive circuit to the pixel in accordance with a pixel selection signal from the vertical drive circuit, and a signal holding circuit that holds the interlace signal written to the pixel The active matrix according to claim 3, further comprising: an EL element; and an EL drive transistor that drives the EL element in accordance with a signal held in the holding circuit. Type EL display device.

前記ＥＬ素子は有機ＥＬ素子であることを特徴とする請求項６に記載のアクティブマトリクス型ＥＬ表示装置。 The active matrix EL display device according to claim 6, wherein the EL element is an organic EL element.

前記信号保持回路は容量素子から成ることを特徴とする請求項６に記載のアクティブマトリクス型ＥＬ表示装置。 The active matrix EL display device according to claim 6, wherein the signal holding circuit includes a capacitive element.

前記インターレース信号が静止画像信号であることを特徴とする請求項１、２、３、４、５、６、７、８のいずれかに記載のアクティブマトリクス型ＥＬ表示装置。
9. The active matrix EL display device according to claim 1, wherein the interlace signal is a still image signal.