JP2005101913A - Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal - Google Patents
Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal Download PDFInfo
- Publication number
- JP2005101913A JP2005101913A JP2003333182A JP2003333182A JP2005101913A JP 2005101913 A JP2005101913 A JP 2005101913A JP 2003333182 A JP2003333182 A JP 2003333182A JP 2003333182 A JP2003333182 A JP 2003333182A JP 2005101913 A JP2005101913 A JP 2005101913A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal input
- optical signal
- identification
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
Description
本発明は光信号の入力断を正確に検出するのに適した光信号入力断検出装置、及び電気信号の入力断を正確に検出するのに適した電気信号入力断検出装置に関する。 The present invention relates to an optical signal input interruption detecting device suitable for accurately detecting an optical signal input interruption, and an electric signal input interruption detecting device suitable for accurately detecting an electric signal input interruption.
一般に、光通信システムにおいては、光通信システムが正常に作動しているか否かの判定、及び光通信システムが異常を起こした時の障害ポイントを検出するため、各種の障害検出機能を必要としている。特に、光信号が受信されているか否か、すなわち光信号の入力断の検出機能は、光受信通信システムに欠くことのできない機能であり、障害ポイントの発見などのため、正確に動作する必要がある。 In general, in an optical communication system, various types of failure detection functions are required to determine whether or not the optical communication system is operating normally and to detect a failure point when an abnormality occurs in the optical communication system. . In particular, whether or not an optical signal is received, that is, an optical signal input disconnection detection function is an indispensable function in an optical reception communication system, and it is necessary to operate accurately for finding a failure point. is there.
図10を用いて従来の光信号入力断検出装置について説明する。図10は、従来の光信号入力断検出装置の一例を示すブロック図である。図10において、100は光信号入力断検出装置、101はアバランシェフォトダイオード(APD)等から成るフォトダイオード、102は等価増幅器、103は判別部、104は利得制御部、105はバイアス制御部、106はタイミング抽出部、107はピークレベル検出部、108は光伝送路等からな成る光ファイバ、Vrは基準電圧を示している。 A conventional optical signal input break detection device will be described with reference to FIG. FIG. 10 is a block diagram showing an example of a conventional optical signal input break detection device. In FIG. 10, 100 is an optical signal input break detection device, 101 is a photodiode comprising an avalanche photodiode (APD), 102 is an equivalent amplifier, 103 is a discrimination unit, 104 is a gain control unit, 105 is a bias control unit, 106 Is a timing extraction unit, 107 is a peak level detection unit, 108 is an optical fiber composed of an optical transmission line, etc., and Vr is a reference voltage.
図10において、光ファイバ108を介して伝送される光信号は、フォトダイオード101に入射されて電気信号に変換される。フォトダイオード101から出力される電気信号は、等価増幅部102により等価増幅される。等価増幅部102の出力信号は、判別部103と利得制御部104とタイミング抽出部106とに入力される。
利得制御部104は、等価増幅部102の出力信号を受けて、バイアス制御部105に信号を送る。バイアス制御部105は、利得制御部104からの信号を受けて、フォトダイオード101のバイアス電圧を制御する。その結果、フォトダイオード101のバイアス電圧がフィードバック制御され、フォトダイオード101の光/電気変換利得が適切な値に調整される。
In FIG. 10, an optical signal transmitted through an
また、タイミング抽出部106は、一般に、クロック信号の周波数を中心周波数としたバンドパスフィルタと、共振回路と、増幅器と、リミッタ等から構成されている(図示せず)。そして、バンドパスフィルタによって等価増幅部102の出力信号に含まれているクロック信号成分を抽出し、共振回路によってクロック信号の周波数に共振させ、増幅器により所定レベルに増幅し、リミッタにより一定振幅で矩形波のクロック信号を形成して出力する。
In addition, the timing extraction unit 106 generally includes a band pass filter having a clock signal frequency as a center frequency, a resonance circuit, an amplifier, a limiter, and the like (not shown). Then, a clock signal component included in the output signal of the
判別部103は、タイミング抽出部106で抽出されたクロック信号成分をデータ「1」の「0」の判別タイミング信号として受け、等価増幅部102から入力される電気信号をデジタルデータに変換して、図示しない後段の回路に対して出力する。同様に、タイミング抽出部106は、図示しない後段の回路に対してクロック信号を出力する。
こうして、フォトダイオード101に入力された光信号は、判別部103において、デジタルデータとして出力される。
The determination unit 103 receives the clock signal component extracted by the timing extraction unit 106 as a determination timing signal of “0” of the data “1”, converts the electrical signal input from the
Thus, the optical signal input to the photodiode 101 is output as digital data in the determination unit 103.
ピークレベル検出部107は、タイミング抽出部106において抽出された等価増幅部102のピークレベルと、基準電圧Vrとを比較し、ピークレベルが基準電圧Vr以下に低下したとき、光信号入力断を検出したとしてアラーム信号を図示しない後段の回路に出力する(例えば、特許文献1参照)。
前記したように、等価増幅部102のピークレベルと、基準電圧Vrとを比較し、ピークレベルが基準電圧Vr以下に低下したとき、光信号入力断を検出する技術は、ピークレベルが基準電圧Vr以下に低下したとき、電気信号の入力断を検出し、光信号入力断を検出するものである。したがって、従来の電気信号入力断検出装置にもあてはまる。
As described above, the technique of comparing the peak level of the
従来技術には次のような問題点がある。
すなわち、従来技術においては、フォトダイオード101に入力された光信号を電気信号に変換し、電気信号のピークレベルと基準電圧Vrと比較している。これにより、ピークレベルが基準電圧Vr以下に低下したとき、光信号入力断を検出したとしてアラーム信号を後段の回路(図示せず)に出力する。ここで、光信号入力断を検出するための基準電圧Vrを低い値に設定すると、ピークレベル検出時のノイズ成分に起因して、光信号入力断が誤検出される恐れがある。また、等価増幅部102のゲインを大きく設定した場合にも、ノイズ成分が大きくなるため、光信号入力断が誤検出される恐れがある。その結果、光信号入力断を判断する基準電圧Vrを低い値に設定することが困難であり、光信号入力断の検出精度が低くなるという問題点があった。この問題点は、一般に、電気信号が入力されているか否かを検出する場合にも生じる。
The prior art has the following problems.
That is, in the prior art, an optical signal input to the photodiode 101 is converted into an electric signal, and the peak level of the electric signal is compared with the reference voltage Vr. As a result, when the peak level drops below the reference voltage Vr, an alarm signal is output to a subsequent circuit (not shown) as an optical signal input interruption is detected. Here, if the reference voltage Vr for detecting the optical signal input interruption is set to a low value, the optical signal input interruption may be erroneously detected due to a noise component at the time of detecting the peak level. In addition, even when the gain of the
本発明の目的は、前記した従来技術の問題点に鑑み為されたもので、光信号入力断を正確に検出することが可能な光信号入力断検出装置を提供することにある。
本発明の他の目的は、電気信号が入力されているか否かを正確に検出することが可能な電気信号入力断検出装置を提供することにある。
An object of the present invention is to provide an optical signal input interruption detecting device capable of accurately detecting an optical signal input interruption.
Another object of the present invention is to provide an electrical signal input break detection device capable of accurately detecting whether or not an electrical signal is input.
請求項1記載の光信号入力断検出装置は、光信号を電気信号に変換する光電変換手段と、光電変換手段から出力される電気信号からクロック信号を抽出するクロック抽出手段と、抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、複数のクロック信号の出力タイミングにおいて、光電変換手段から出力される電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力する識別再生手段と、識別再生手段から出力された複数の論理値に基づいて、光信号が入力断したか否かを判定して、入力断したと判定されたとき、アラーム信号を出力するアラーム出力手段とを備えたことを特徴する。
The optical signal input break detection device according to
請求項2記載の光信号入力断検出装置は、請求項1に記載の光信号入力断検出装置において、クロック抽出手段は抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、識別再生手段は複数のクロック信号の出力タイミングにおいて、光電変換手段から出力される電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力することを特徴とする。
The optical signal input break detection device according to
請求項3記載の光信号入力断検出装置は、請求項1又は請求項2に記載の光信号入力断検出装置において、アラーム出力手段は、識別再生手段から出力された複数の論理値のうち、少なくとも一つの論理値が他の論理値と異なるとき、光信号が入力断したとの判定を行うことを特徴とする。
請求項4記載の光信号入力断検出装置は、請求項1乃至請求項3の何れか一つに記載の光信号入力断検出装置において、アラーム出力手段は、識別再生手段から出力された複数の論理値に基づいて、光信号が入力断したか否かを判定するとき、判定結果を示す論理値をカウンタを用いて計数することを特徴とする。
The optical signal input break detection device according to
The optical signal input break detection device according to
請求項5記載の光信号入力断検出装置は、請求項1乃至請求項3の何れか一つに記載の光信号入力断検出装置において、アラーム出力手段は、識別再生手段から出力された複数の論理値に基づいて、光信号が入力断したか否かを判定するとき、判定結果を示す論理値をワンショットマルチバイブレータに入力することを特徴とする。
請求項6記載の電気信号入力断検出装置は、電気信号からクロック信号を抽出するクロック抽出手段と、抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、複数のクロック信号の出力タイミングにおいて、電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力する識別再生手段と、識別再生手段から出力された複数の論理値に基づいて、電気信号が入力断したか否かを判定して、入力断したと判定されたとき、アラーム信号を出力するアラーム出力手段とを備えたことを特徴する。
The optical signal input break detection device according to claim 5 is the optical signal input break detection device according to any one of
The electrical signal input interruption detecting device according to
請求項7記載の電気信号入力断検出装置は、請求項6に記載の電気信号入力断検出装置において、クロック抽出手段は抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、識別再生手段は複数のクロック信号の出力タイミングにおいて、光電変換手段から出力される電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力することを特徴とする。
The electrical signal input interruption detection device according to claim 7 is the electrical signal input interruption detection device according to
請求項8記載の電気信号入力断検出装置は、請求項6又は請求項7に記載の電気信号入力断検出装置において、アラーム出力手段は、識別再生手段から出力された複数の論理値のうち、少なくとも一つの論理値が他の論理値と異なるとき、電気信号が入力断したとの判定を行うことを特徴とする。
請求項9記載の電気信号入力断検出装置は、請求項6乃至請求項8の何れか一つに記載の電気信号入力断検出装置において、アラーム出力手段は、識別再生手段から出力された複数の論理値に基づいて、電気信号が入力断したか否かを判定するとき、判定結果を示す論理値をカウンタを用いて計数することを特徴とする。
The electrical signal input break detection device according to claim 8 is the electrical signal input break detection device according to
The electrical signal input break detection device according to claim 9 is the electrical signal input break detection device according to any one of
請求項10記載の電気信号入力断検出装置は、請求項6乃至請求項8の何れか一つに記載の電気信号入力断検出装置において、アラーム出力手段は、識別再生手段から出力された複数の論理値に基づいて、電気信号が入力断したか否かを判定するとき、判定結果を示す論理値をワンショットマルチバイブレータに入力して、ワンショットマルチバイブレータの出力をアラーム信号とすることを特徴とする。
The electrical signal input disconnection detection device according to
請求項1〜請求項5に記載の発明によれば、光信号を電気信号に変換した後、位相差を有する複数のクロック信号の出力タイミングで、電気信号が予め定められた閾値を超えているか否かを判定するので、正確に光信号入力断を検出することが可能になる。
また、請求項6〜請求項10に記載の発明によれば、位相差を有する複数のクロック信号の出力タイミングで、電気信号が予め定められた閾値を超えているか否かを判定するので、電気信号が入力されているか否かを正確に検出することが可能になる。
According to the first to fifth aspects of the present invention, whether the electrical signal exceeds a predetermined threshold at the output timing of a plurality of clock signals having phase differences after the optical signal is converted into the electrical signal. Therefore, it is possible to accurately detect the optical signal input interruption.
According to the invention described in
以下、本発明の実施形態について説明する。
図1は、以下に説明する本発明の一実施形態を示すブロック図である。図1に示す実施形態は、請求項1〜10に記載する全ての発明に対応する。図1は光信号入力断検出装置の実施形態である。しかし、図1は、光電変換部10から出力されて再生識別部30に入力される電気信号に関し、電気信号入力断を検出する電気信号入力断検出装置の実施形態としても捉えることができる。
Hereinafter, embodiments of the present invention will be described.
FIG. 1 is a block diagram showing an embodiment of the present invention described below. The embodiment shown in FIG. 1 corresponds to all the inventions described in
図1に示すように、本発明の光信号入力断検出装置1は、光電変換部10と、クロック抽出部20と、識別再生部30と、アラーム出力部40とから構成されている。
光電変換部10は、光ファイバ(図示せず)を通して受信した光信号をフォトダイオード等の受光素子11により電気信号に変換し、等価増幅回路12により等価増幅して、出力する。
As shown in FIG. 1, the optical signal input
The
クロック抽出部20は、等価増幅回路12から出力される電気信号に基づいて、クロック信号を抽出し、所定期間だけ位相をずらした3つのクロック信号CLK1、CLK2、CLK3を形成して出力する。
識別再生識別部30の第1識別再生回路31と第2識別再生回路32と第3識別再生回路33は、等価増幅回路12からの電気信号を受ける。同時に、第1識別再生回路31は、クロック抽出部20から出力されるクロック信号CLK1を受ける。また、第2識別再生回路32は、クロック抽出部20から出力されるクロック信号CLK2を受ける。また、第3識別再生回路33は、クロック抽出部20から出力されるクロック信号CLK3を受ける。
The clock extraction unit 20 extracts a clock signal based on the electrical signal output from the equivalent amplifier circuit 12, and forms and outputs three clock signals CLK1, CLK2, and CLK3 whose phases are shifted by a predetermined period.
The first identification / reproduction circuit 31, the second identification / reproduction circuit 32, and the third identification /
前記したように、クロック信号CLK1、CLK2、CLK3は、位相を所定期間だけずらして形成されている。したがって、等価増幅回路12からの電気信号は、所定期間だけ位相のずれたクロック信号CLK1、CLK2、CLK3に基づいて、第1識別再生回路31と第2識別再生回路32と第3識別再生回路33において、それぞれ予め定められている閾値を超えているか否かが識別される。識別結果は、クロック信号CLK1、CLK2、CLK3の位相のずれに拘わらず、同一のタイミングで、アラーム出力部40の論理回路41に入力される。
As described above, the clock signals CLK1, CLK2, and CLK3 are formed with phases shifted by a predetermined period. Accordingly, the electrical signal from the equivalent amplifier circuit 12 is based on the clock signals CLK1, CLK2, and CLK3 that are out of phase by a predetermined period, based on the first identification reproduction circuit 31, the second identification reproduction circuit 32, and the third
アラーム出力部40の論理回路41は、クロック信号CLK1、CLK2、CLK3の位相のずれを元に戻したタイミングで、予め定められた論理にしたがって、光信号入力(光電変換部10からの電気信号)の有無を検出し、検出結果を光入力断検出回路42に出力する。光入力断検出回路42は、検出結果が光信号入力断(電気信号入力断)の場合、アラーム信号を出力する。なお、光入力断検出回路42が、論理回路41の出力に基づいて光信号入力断(電気信号入力断)を検出し、アラーム信号を出力してもよい。
The
図2は、図1に示す本発明の一実施形態の動作を示す波形図である。図2(a)は、等価増幅回路12から出力される電気信号の一例を示す波形図である。また、図2(b)はクロック抽出回路21から出力されるクロック信号CLK1を示す波形図、図2(c)はクロック抽出回路21から出力されるクロック信号CLK2を示す波形図、図2(d)はクロック抽出回路21から出力されるクロック信号CLK3を示す波形図である。図示するように、クロック信号CLK1、CLK2、CLK3は、互いに期間Tだけ位相のずれたクロック信号である。図2(e)は第1識別再生回路31の出力波形図、図2(f)は第2識別再生回路32の出力波形図、図2(g)は第3識別再生回路33の出力波形図である。また、図2(h)は論理回路41の出力波形図、図2(i)は入力断検出回路42の出力(アラーム信号)である。
FIG. 2 is a waveform diagram showing the operation of the embodiment of the present invention shown in FIG. FIG. 2A is a waveform diagram showing an example of an electrical signal output from the equivalent amplifier circuit 12. 2B is a waveform diagram showing the clock signal CLK1 output from the
なお、この実施形態では、第1〜第3識別再生回路31、32、33は、等価増幅回路12から出力される電気信号が、各々、クロック信号CLK1、CLK2、CLK3の立ち上り時において、図2(a)に示す閾値を超えているか否かを判定する。各々の判定の結果、閾値を超えているとき「H」を出力する。
図2の時刻t1において、等価増幅回路12から出力される電気信号が閾値を超えているので、第1識別再生回路31は識別結果として「H」を出力する(図2(e)参照)。
In this embodiment, the first to third identification /
Since the electrical signal output from the equivalent amplifier circuit 12 exceeds the threshold value at time t1 in FIG. 2, the first identification / reproduction circuit 31 outputs “H” as the identification result (see FIG. 2E).
図2の時刻t2において、等価増幅回路12から出力される電気信号が閾値を超えていないので、第2識別再生回路32は識別結果として「L」を出力する(図2(f)参照)。
図2の時刻t3において、等価増幅回路12から出力される電気信号が閾値を超えているので、第3識別再生回路33は識別結果として「H」を出力する(図2(g)参照)。
At time t2 in FIG. 2, since the electrical signal output from the equivalent amplifier circuit 12 does not exceed the threshold value, the second identification / reproduction circuit 32 outputs “L” as the identification result (see FIG. 2 (f)).
At time t3 in FIG. 2, since the electrical signal output from the equivalent amplifier circuit 12 exceeds the threshold value, the third identification /
第1〜第3識別再生回路31、32、33は、識別結果を出力するタイミング調整を行い、同時にアラーム出力部40に出力する。
アラーム出力部40の論理回路41は、第1〜第3識別再生回路31、32、33の各出力に、例えば、一つでも「L」があったとき(図2(f)参照)、例えば「H」を出力する(図2(h)参照)。その結果、光入力断検出回路42は、光信号入力断(電気信号信号入力断)を検出したものとして、アラーム信号を出力する(図2(i)参照)。
The first to third identification /
The
なお、アラーム信号を出力する条件は、第1〜第3識別再生回路31、32、33の各出力のうち、例えば二つの出力が「L」の場合と定めてもよく、定め方は任意である。また、言うまでもなく、図1、図2において、論理は正論理を採用しても、負論理を採用してもよい。
さらに、図1に示す実施形態においては、3つの識別再生回路31、32、33を設けたが、識別再生回路の数は3つに限定されず、任意の数でよい。
The condition for outputting the alarm signal may be determined, for example, as a case where two of the outputs of the first to third identification /
Further, in the embodiment shown in FIG. 1, three identification /
また、以上の説明では、クロック抽出回路21が所定期間だけ位相をずらした3つのクロック信号CLK1、CLK2、CLK3を形成して出力するものとして説明した(請求項2、7に対応)。しかし、本発明はこれに限定されるものではなく、クロック抽出回路21は基準となる一つのクロック信号だけを抽出し、後段に設けられた再生識別部30において位相をずらした他のクロック信号CLK2、CLK3を形成してもよい(請求項1、6に対応)。
In the above description, the
図3は、図1に示す実施形態の識別再生部30とアラーム出力部40の具体例を示す回路図である。図4は、図3に示す識別再生部30とアラーム出力部40の具体例の動作を説明するためのタイムチャートである。この具体例では、再生識別部30において、クロック信号CLK2、CLK3を形成している。
図3に示すように、再生識別部30は、フリップフロップFF1、FF2、FF3と、バッファB1、B2、B11、B12、B21、B22、B31、B41とから構成されている。ここで、フリップフロップFF1とバッファB11、B12、B21、B22が、図1に示す第1識別再生回路31に相当する。同様に、フリップフロップFF2とバッファB1、B31、B41が図1に示す第2識別再生回路32に相当する。同様に、フリップフロップFF3とバッファB2が図1に示す第3識別再生回路33に相当する。
FIG. 3 is a circuit diagram showing a specific example of the identification reproduction unit 30 and the alarm output unit 40 of the embodiment shown in FIG. FIG. 4 is a time chart for explaining operations of specific examples of the identification reproduction unit 30 and the alarm output unit 40 shown in FIG. In this specific example, the reproduction identifying unit 30 forms clock signals CLK2 and CLK3.
As shown in FIG. 3, the reproduction identifying unit 30 includes flip-flops FF1, FF2, and FF3, and buffers B1, B2, B11, B12, B21, B22, B31, and B41. Here, the flip-flop FF1 and the buffers B11, B12, B21, and B22 correspond to the first identification / reproduction circuit 31 shown in FIG. Similarly, the flip-flop FF2 and the buffers B1, B31, and B41 correspond to the second identification / reproduction circuit 32 shown in FIG. Similarly, the flip-flop FF3 and the buffer B2 correspond to the third identification /
また、図3に示すように、アラーム出力部40は、アンド回路A1、A2とノア回路NOR1とローパスフィルタLPFとから構成されている。ここで、アンド回路A1、A2とノア回路NOR1が図1に示す論理回路41に相当し、ローパスフィルタLPFと比較器COMが図1に示す光入力断検出回路42に相当する。
次に、識別再生部30とアラーム出力部40の具体例の動作について説明する。
As shown in FIG. 3, the alarm output unit 40 includes AND circuits A1 and A2, a NOR circuit NOR1, and a low-pass filter LPF. Here, the AND circuits A1 and A2 and the NOR circuit NOR1 correspond to the
Next, operations of specific examples of the identification reproduction unit 30 and the alarm output unit 40 will be described.
光電変換部10(図1参照)から入力された電気信号は、フリップフロップFF1、FF2、FF3の各データ入力端子Dに入力される。また、再生識別部30は、クロック抽出部20(図1参照)から出力されたクロック信号CLK1を受け、バッファB1、B2を介して位相を調整し、図示するようにクロック信号CLK2、CLK3を形成する。クロック信号CLK1はフリップフロップFF1のクロック端子CLに入力され、同様にクロック信号CLK2はフリップフロップFF2のクロック端子CLに入力され、クロック信号CLK3はフリップフロップFF3のクロック端子CLに入力される。 The electric signal input from the photoelectric conversion unit 10 (see FIG. 1) is input to each data input terminal D of the flip-flops FF1, FF2, and FF3. The reproduction identifying unit 30 receives the clock signal CLK1 output from the clock extracting unit 20 (see FIG. 1), adjusts the phase via the buffers B1 and B2, and forms the clock signals CLK2 and CLK3 as illustrated. To do. The clock signal CLK1 is input to the clock terminal CL of the flip-flop FF1, similarly the clock signal CLK2 is input to the clock terminal CL of the flip-flop FF2, and the clock signal CLK3 is input to the clock terminal CL of the flip-flop FF3.
フリップフロップFF1は、クロック信号CLK1のタイミングで電気信号を取り込み、取り込んだ電気信号に応じて、端子Qから「H」又は「L」のデータを出力し、端子XQから端子Qの反転データを出力する。端子Qから出力されたデータは、バッファB11、B12を介して位相調整され、アンド回路A1に入力される。端子XQから出力されたデータは、バッファB21、B22を介して位相調整され、アンド回路A2に入力される。 The flip-flop FF1 captures an electrical signal at the timing of the clock signal CLK1, outputs “H” or “L” data from the terminal Q, and outputs inverted data of the terminal Q from the terminal XQ, according to the captured electrical signal. To do. The data output from the terminal Q is phase-adjusted via the buffers B11 and B12 and input to the AND circuit A1. Data output from the terminal XQ is phase-adjusted via the buffers B21 and B22, and input to the AND circuit A2.
同様に、フリップフロップFF2は、クロック信号CLK2のタイミングで電気信号を取り込み、取り込んだ電気信号に応じて、端子Qから「H」又は「L」のデータを出力し、端子XQから端子Qの反転データを出力する。端子Qから出力されたデータは、バッファB31を介して位相調整され、アンド回路A1に入力される。端子XQから出力されたデータは、バッファB41を介して位相調整され、アンド回路A2に入力される。 Similarly, the flip-flop FF2 captures an electrical signal at the timing of the clock signal CLK2, outputs “H” or “L” data from the terminal Q in accordance with the captured electrical signal, and inverts the terminal Q from the terminal XQ. Output data. The data output from the terminal Q is phase-adjusted via the buffer B31 and input to the AND circuit A1. Data output from the terminal XQ is phase-adjusted via the buffer B41 and input to the AND circuit A2.
同様に、フリップフロップFF3は、クロック信号CLK3のタイミングで電気信号を取り込み、取り込んだ電気信号に応じて、端子Qから「H」又は「L」のデータを出力し、端子XQから端子Qの反転データを出力する。端子Qから出力されたデータはアンド回路A1に入力され、端子XQから出力されたデータはアンド回路A2に入力される。
アンド回路A1は、フリップフロップFF1、FF2、FF3の端子Qから入力されるデータ(H又はL)が全て一致したとき「H」を出力し、不一致のとき「L」を出力する。同様に、アンド回路A2は、フリップフロップFF1、FF2、FF3の端子XQから入力されるデータ(H又はL)が全て一致したとき「H」を出力し、不一致のとき「L」を出力する。
Similarly, the flip-flop FF3 captures an electrical signal at the timing of the clock signal CLK3, outputs “H” or “L” data from the terminal Q in accordance with the captured electrical signal, and inverts the terminal Q from the terminal XQ. Output data. The data output from the terminal Q is input to the AND circuit A1, and the data output from the terminal XQ is input to the AND circuit A2.
The AND circuit A1 outputs “H” when the data (H or L) input from the terminals Q of the flip-flops FF1, FF2, and FF3 all match, and outputs “L” when they do not match. Similarly, the AND circuit A2 outputs “H” when the data (H or L) input from the terminals XQ of the flip-flops FF1, FF2, and FF3 all match, and outputs “L” when they do not match.
ノア回路NOR1は、アンド回路A1、A2の出力を受け、アンド回路A1、A2の出力が共に「L」のときに限って「H」を出力し、他の場合は「L」を出力する。
ノア回路NOR1の出力は、ローパスフィルタLPFに入力される。ローパスフィルタLPFは、ノア回路NOR1の出力の平均値検出を行い、比較器COMに出力する。比較器COMは、ローパスフィルタLPFの出力電圧と予め定められた基準電圧Vrefとを比較し、ローパスフィルタLPFの出力電圧が基準電圧Vrefよりも高いとき、光信号入力断と判定してアラーム信号を出力する。
The NOR circuit NOR1 receives the outputs of the AND circuits A1 and A2, outputs “H” only when the outputs of the AND circuits A1 and A2 are both “L”, and outputs “L” in other cases.
The output of the NOR circuit NOR1 is input to the low pass filter LPF. The low-pass filter LPF detects the average value of the output of the NOR circuit NOR1 and outputs it to the comparator COM. The comparator COM compares the output voltage of the low-pass filter LPF with a predetermined reference voltage Vref. When the output voltage of the low-pass filter LPF is higher than the reference voltage Vref, the comparator COM determines that the optical signal input is interrupted and outputs an alarm signal. Output.
図4は、図3に示す具体例の動作を説明するためのタイムチャートである。
図4(a)は再生識別部30の識別結果が全て同じ場合であり、図4(b)は再生識別部30の識別結果が一つだけ異なる場合である。図4に示す動作例では、再生識別部30における識別結果が全て同じ場合、光信号入力断(電気信号入力断)が検出されなかったとして、アラーム信号は出力されない。また、図4に示す動作例では、再生識別部30における識別結果が一つ異なる場合、光信号入力断(電気信号入力断)が検出されたとして、アラーム信号を出力する。
FIG. 4 is a time chart for explaining the operation of the specific example shown in FIG.
FIG. 4A shows a case where the identification results of the reproduction identifying unit 30 are all the same, and FIG. 4B shows a case where the identification result of the reproduction identifying unit 30 is different by one. In the operation example shown in FIG. 4, when all the identification results in the reproduction identifying unit 30 are the same, no alarm signal is output because no optical signal input interruption (electrical signal input interruption) is detected. In the operation example shown in FIG. 4, if the identification result in the reproduction identifying unit 30 is different by one, an alarm signal is output assuming that an optical signal input disconnection (electrical signal input disconnection) is detected.
図4(a)に示す例では、フリップフロップFF1、FF2、FF3の各端子Qから「H」が出力され、各端子XQから「L」が出力されている。その結果、アンド回路A1から「H」が出力され、アンド回路A2から「L」が出力される。したがって、ノア回路NOR1は「L」を出力し、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも低くなるため、アラーム信号は発生されない。 In the example shown in FIG. 4A, “H” is output from each terminal Q of the flip-flops FF1, FF2, and FF3, and “L” is output from each terminal XQ. As a result, “H” is output from the AND circuit A1, and “L” is output from the AND circuit A2. Therefore, the NOR circuit NOR1 outputs “L”, and the output voltage from the low-pass filter LPF becomes lower than the reference voltage Vref, so that no alarm signal is generated.
図4(b)に示す例では、フリップフロップFF1の端子Qから「L」が出力され、フリップフロップFF2、FF3の各端子Qから「H」が出力されている。また、フリップフロップFF1の端子XQから「H」が出力され、フリップフロップFF2、FF3の各端子XQから「L」が出力されている。その結果、アンド回路A1から「L」が出力され、アンド回路A2から「L」が出力される。したがって、ノア回路NOR1は「H」を出力し、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも高くなるため、アラーム信号が発生される。 In the example shown in FIG. 4B, “L” is output from the terminal Q of the flip-flop FF1, and “H” is output from each terminal Q of the flip-flops FF2 and FF3. Further, “H” is output from the terminal XQ of the flip-flop FF1, and “L” is output from each terminal XQ of the flip-flops FF2 and FF3. As a result, “L” is output from the AND circuit A1, and “L” is output from the AND circuit A2. Therefore, the NOR circuit NOR1 outputs “H”, and the output voltage from the low-pass filter LPF becomes higher than the reference voltage Vref, so that an alarm signal is generated.
なお、この具体例では、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも高いとき、アラーム信号を発生するものとして説明したが、本発明はこれに限定されるものではなく、「H」と「L」の論理を逆にすれば(正論理と負論理)、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも低いとき、アラーム信号を発生するように構成することができる。 In this specific example, the alarm signal is generated when the output voltage from the low-pass filter LPF is higher than the reference voltage Vref. However, the present invention is not limited to this, and “H”. If the logic of “L” is reversed (positive logic and negative logic), the alarm signal can be generated when the output voltage from the low-pass filter LPF is lower than the reference voltage Vref.
以上の説明から明らかなように、この実施形態によれば、光信号に起因するノイズ成分に影響されることなく、光信号入力断を確実に検出することができる。また、光電変換部10(図1参照)から出力される電気信号入力断を確実に検出することができる。
図5は、図1に示す実施形態の識別再生部30とアラーム出力部40の他の具体例を示す回路図である。図3に示す具体例と図5に示す具体例の相違は、図3に示す具体例では識別再生回路(FF1等)を3つ設けたが、図5に示す具体例では識別再生回路をn(nは正の整数)個設けた点にある。回路動作は、図3に示す具体例の回路動作と同様であるので、その説明を省略する。図5に示す具体例によれば、識別再生回路をn個設けたことにより、図3に示す具体例よりも、精度の高いアラーム信号を出力することが可能になる。
As is apparent from the above description, according to this embodiment, it is possible to reliably detect an optical signal input interruption without being affected by noise components caused by the optical signal. Further, it is possible to reliably detect the disconnection of the electric signal output from the photoelectric conversion unit 10 (see FIG. 1).
FIG. 5 is a circuit diagram showing another specific example of the identification reproduction unit 30 and the alarm output unit 40 of the embodiment shown in FIG. The difference between the specific example shown in FIG. 3 and the specific example shown in FIG. 5 is that, in the specific example shown in FIG. 3, three identification reproduction circuits (FF1 and the like) are provided, but in the specific example shown in FIG. (N is a positive integer). The circuit operation is the same as the circuit operation of the specific example shown in FIG. According to the specific example shown in FIG. 5, by providing n identification / reproduction circuits, it becomes possible to output an alarm signal with higher accuracy than in the specific example shown in FIG.
図6は、図1に示す実施形態の識別再生部30とアラーム出力部40の他の具体例を示す回路図である。図3に示す具体例と図6に示す具体例において、同一部分には同一符号を付して、その説明を省略する。
図3に示す具体例と図6に示す具体例の相違は、第1に、図3に示す具体例ではアラーム出力部40の論理回路にノア回路NOR1を設けているが、図6に示す具体例ではノア回路NOR1の代わりにOR回路OR1を設けた点である。第2に、フリップフロップFF2の端子QがバッファB31を介してアンド回路A2に接続され、かつフリップフロップFF2の端子XQがバッファB41を介してアンド回路A1に接続されている点である。
FIG. 6 is a circuit diagram showing another specific example of the identification reproduction unit 30 and the alarm output unit 40 of the embodiment shown in FIG. In the specific example shown in FIG. 3 and the specific example shown in FIG. 6, the same parts are denoted by the same reference numerals, and the description thereof is omitted.
The difference between the specific example shown in FIG. 3 and the specific example shown in FIG. 6 is that the NOR circuit NOR1 is provided in the logic circuit of the alarm output unit 40 in the specific example shown in FIG. In the example, an OR circuit OR1 is provided instead of the NOR circuit NOR1. Second, the terminal Q of the flip-flop FF2 is connected to the AND circuit A2 via the buffer B31, and the terminal XQ of the flip-flop FF2 is connected to the AND circuit A1 via the buffer B41.
図7は、図6に示す具体例の動作を説明するためのタイムチャートである。図7(a)は再生識別部30における識別結果が全て同じ場合であり、図7(b)は再生識別部30における識別結果が一つ異なる場合であり、図7(c)は再生識別部30における識別結果が二つ異なる場合である。図7に示す動作例では、再生識別部30における識別結果が全て同じ又は一つ異なる場合(図7(a)(b))、光信号入力断(電気信号入力断)が検出されなかったとして、アラーム信号は出力されない。また、図7に示す動作例では、再生識別部30における識別結果が二つ異なる場合(図7(c))、光信号入力断(電気信号入力断)が検出されたとして、アラーム信号を出力する。 FIG. 7 is a time chart for explaining the operation of the specific example shown in FIG. FIG. 7A shows the case where the identification results in the reproduction identifying unit 30 are all the same, FIG. 7B shows the case where the identification results in the reproduction identifying unit 30 differ, and FIG. 7C shows the reproduction identifying unit. This is a case where the identification results at 30 are different. In the operation example shown in FIG. 7, when the identification results in the reproduction identifying unit 30 are all the same or different from each other (FIGS. 7A and 7B), it is assumed that no optical signal input interruption (electrical signal input interruption) has been detected. The alarm signal is not output. Further, in the operation example shown in FIG. 7, when the identification results in the reproduction identifying unit 30 are two different (FIG. 7C), an alarm signal is output assuming that an optical signal input disconnection (electrical signal input disconnection) is detected. To do.
以下、図7に示す具体例の動作を説明する。図7(a)に示す例では、フリップフロップFF1、FF2、FF3の各端子Qから「H」が出力され、各端子XQから「L」が出力されている。その結果、アンド回路A1から「L」が出力され、同様にアンド回路A2から「L」が出力される。したがって、オア回路OR1は「L」を出力し、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも低くなるため、アラーム信号は発生しない。 The operation of the specific example shown in FIG. 7 will be described below. In the example shown in FIG. 7A, “H” is output from each terminal Q of the flip-flops FF1, FF2, and FF3, and “L” is output from each terminal XQ. As a result, “L” is output from the AND circuit A1, and similarly, “L” is output from the AND circuit A2. Therefore, the OR circuit OR1 outputs “L”, and the output voltage from the low-pass filter LPF becomes lower than the reference voltage Vref, so that no alarm signal is generated.
図7(b)に示す例では、フリップフロップFF1の端子Qから「L」が出力され、フリップフロップFF2、FF3の各端子Qから「H」が出力されている。また、フリップフロップFF1の端子XQから「H」が出力され、フリップフロップFF2、FF3の各端子XQから「L」が出力されている。その結果、アンド回路A1から「L」が出力され、アンド回路A2から「L」が出力される。したがって、オア回路OR1は「L」を出力し、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも低くなるため、アラーム信号は発生しない。 In the example shown in FIG. 7B, “L” is output from the terminal Q of the flip-flop FF1, and “H” is output from each terminal Q of the flip-flops FF2 and FF3. Further, “H” is output from the terminal XQ of the flip-flop FF1, and “L” is output from each terminal XQ of the flip-flops FF2 and FF3. As a result, “L” is output from the AND circuit A1, and “L” is output from the AND circuit A2. Therefore, the OR circuit OR1 outputs “L”, and the output voltage from the low-pass filter LPF becomes lower than the reference voltage Vref, so that no alarm signal is generated.
図7(c)に示す例では、フリップフロップFF1、FF3の各端子Qから「L」が出力され、フリップフロップFF2の端子Qから「H」が出力されている。また、フリップフロップFF1、FF3の各端子XQから「H」が出力され、フリップフロップFF2の端子XQから「L」が出力されている。その結果、アンド回路A1から「L」が出力され、アンド回路A2から「H」が出力される。したがって、オア回路OR1は「H」を出力し、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも高くなるため、アラーム信号が発生される。 In the example shown in FIG. 7C, “L” is output from each terminal Q of the flip-flops FF1 and FF3, and “H” is output from the terminal Q of the flip-flop FF2. Further, “H” is output from each terminal XQ of the flip-flops FF1 and FF3, and “L” is output from the terminal XQ of the flip-flop FF2. As a result, “L” is output from the AND circuit A1, and “H” is output from the AND circuit A2. Accordingly, the OR circuit OR1 outputs “H”, and the output voltage from the low-pass filter LPF becomes higher than the reference voltage Vref, so that an alarm signal is generated.
なお、この具体例では、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも高いとき、アラーム信号を発生するものとして説明したが、本発明はこれに限定されるものではなく、「H」と「L」の論理を逆にすれば(正論理と負論理)、ローパスフィルタLPFからの出力電圧が基準電圧Vrefよりも低いとき、アラーム信号を発生するように構成することができる。また、図5と同様に、識別再生回路(FF1等)の数は任意でよい。 In this specific example, the alarm signal is generated when the output voltage from the low-pass filter LPF is higher than the reference voltage Vref. However, the present invention is not limited to this, and “H”. If the logic of “L” is reversed (positive logic and negative logic), the alarm signal can be generated when the output voltage from the low-pass filter LPF is lower than the reference voltage Vref. Similarly to FIG. 5, the number of identification / reproduction circuits (FF1 and the like) may be arbitrary.
図8は、図1に示す実施形態の識別再生部30とアラーム出力部40の他の具体例を示す回路図である。図8に示す具体例と図3に示す具体例において、同一部分には同一符号を付して、その説明を省略する。
図3に示す具体例と図8に示す具体例の相違は、ローパスフィルタLPFと比較器COMの代わりに、カウンタC1を設けている点である。カウンタC1は、ノア回路NOR1から「H」が出力されたときカウントアップし、「L」が出力されたときカウントダウンする。さらに、カウンタC1は、一定時間内にノア回路NOR1から予め定められた数だけ「H」が出力されないとき、カウント値をクリアする機能を備えている。カウンタC1は、予め定められた数値をカウントすると、アラーム信号を出力する。
FIG. 8 is a circuit diagram showing another specific example of the identification reproduction unit 30 and the alarm output unit 40 of the embodiment shown in FIG. In the specific example shown in FIG. 8 and the specific example shown in FIG.
The difference between the specific example shown in FIG. 3 and the specific example shown in FIG. 8 is that a counter C1 is provided instead of the low-pass filter LPF and the comparator COM. The counter C1 counts up when “H” is output from the NOR circuit NOR1, and counts down when “L” is output. Further, the counter C1 has a function of clearing the count value when a predetermined number of “H” is not output from the NOR circuit NOR1 within a predetermined time. When the counter C1 counts a predetermined numerical value, it outputs an alarm signal.
図8に示す具体例によれば、一定期間内に予め定められた回数だけノア回路NOR1から「H」が出力されたとき、確実にアラーム信号を発生することができる。
また、ローパスフィルタLPFと比較器COMの代わりに、カウンタC1を設けている方法は、言うまでもなく、図5や図6に示す他の具体例にも適用することができる。
図9は、図1に示す実施形態の識別再生部30とアラーム出力部40の他の具体例を示す回路図である。図9に示す具体例と図3に示す具体例において、同一部分には同一符号を付して、その説明を省略する。
According to the specific example shown in FIG. 8, an alarm signal can be reliably generated when “H” is output from the NOR circuit NOR1 a predetermined number of times within a certain period.
Further, it goes without saying that the method of providing the counter C1 instead of the low-pass filter LPF and the comparator COM can be applied to other specific examples shown in FIG. 5 and FIG.
FIG. 9 is a circuit diagram showing another specific example of the identification reproduction unit 30 and the alarm output unit 40 of the embodiment shown in FIG. In the specific example shown in FIG. 9 and the specific example shown in FIG.
図3に示す具体例と図8に示す具体例の相違は、ローパスフィルタLPFと比較器COMの代わりに、ワンショットマルチバイブレータMB1を設けている点である。ワンショットマルチバイブレータMB1は、ノア回路NOR1から「H」が出力されたとき、一定時間にわたって、アラーム信号を出力する。また、ノア回路NOR1から「H」が継続して出力されたとき、アラーム信号も継続して出力される。 The difference between the specific example shown in FIG. 3 and the specific example shown in FIG. 8 is that a one-shot multivibrator MB1 is provided instead of the low-pass filter LPF and the comparator COM. The one-shot multivibrator MB1 outputs an alarm signal for a predetermined time when “H” is output from the NOR circuit NOR1. Further, when “H” is continuously output from the NOR circuit NOR1, the alarm signal is also continuously output.
図9に示す具体例によれば、ノア回路NOR1から「H」が出力されたとき、確実にアラーム信号を発生することができる。
また、ローパスフィルタLPFと比較器COMの代わりに、ワンショットマルチバイブレータMB1を設ける方法は、言うまでもなく、図5や図6に示す他の具体例にも適用することができる。
According to the specific example shown in FIG. 9, when “H” is output from the NOR circuit NOR1, an alarm signal can be reliably generated.
Needless to say, the method of providing the one-shot multivibrator MB1 instead of the low-pass filter LPF and the comparator COM can be applied to other specific examples shown in FIGS.
本発明によれば、光信号を検出したときのノイズ成分に影響されることなく、確実に光信号入力断を検出することが可能になるので、産業上利用することができる。
また、本発明によれば、電気信号が確実に入力されたか否かを確実に検出することが可能になるので、産業上利用することができる。
According to the present invention, since it is possible to reliably detect an optical signal input interruption without being affected by a noise component when an optical signal is detected, the invention can be utilized industrially.
In addition, according to the present invention, it is possible to reliably detect whether or not an electric signal has been input reliably, so that it can be utilized industrially.
1 光信号入力断検出装置
10 光電変換部
11 受光素子
12 等価増幅回路
20 クロック抽出部
21 クロック抽出回路
30 再生識別部
31 第1識別再生回路
32 第2識別再生回路
33 第3識別再生回路
40 アラーム出力部
41 論理回路
42 光入力断検出回路
100 光信号入力断検出装置
101 フォトダイオード
102 等価増幅部
103 判別部
104 利得制御部
105 バイアス制御部
106 タイミング抽出部
107 ピークレベル検出部
108 光ファイバ
A1、A2 アンド回路
B1、B2、B11、B12、B21、B22、B31、B41 バッファ
C1 カウンタ
COM 比較器
CLK1、CLK2、CLK3、CLKn−1 クロック信号
FF1、FF2、FF3 フリップフロップ
LPF ローパスフィルタ
MV1 ワンショットマルチバイブレータ
NOR1 ノア回路
OR1 オア回路
Vr、Vref 基準電圧
DESCRIPTION OF
Claims (10)
前記光電変換手段から出力される前記電気信号からクロック信号を抽出するクロック抽出手段と、
前記抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、前記複数のクロック信号の出力タイミングにおいて、前記光電変換手段から出力される前記電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力する識別再生手段と、
前記識別再生手段から出力された前記複数の論理値に基づいて、前記光信号が入力断したか否かを判定して、入力断したと判定されたとき、アラーム信号を出力するアラーム出力手段と
を備えたことを特徴する光信号入力断検出装置。 Photoelectric conversion means for converting an optical signal into an electrical signal;
Clock extraction means for extracting a clock signal from the electrical signal output from the photoelectric conversion means;
A plurality of clock signals having a predetermined phase difference are formed based on the extracted clock signals, and a voltage level of the electric signal output from the photoelectric conversion means is determined in advance at an output timing of the plurality of clock signals. Discriminating and reproducing means for discriminating each of whether or not a specified threshold value is exceeded and outputting the identification result as a plurality of logical values;
An alarm output means for determining whether or not the optical signal has been interrupted based on the plurality of logical values output from the identification reproducing means, and outputting an alarm signal when it is determined that the input has been interrupted; An optical signal input break detection device comprising:
前記クロック抽出手段は、前記抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、
前記識別再生手段は、前記複数のクロック信号の出力タイミングにおいて、前記光電変換手段から出力される前記電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力することを特徴とする光信号入力断検出装置。 In the optical signal input break detection device according to claim 1,
The clock extraction means forms a plurality of clock signals having a predetermined phase difference based on the extracted clock signal,
The identifying / reproducing unit identifies whether or not a voltage level of the electrical signal output from the photoelectric converting unit exceeds a predetermined threshold at an output timing of the plurality of clock signals, and determines an identification result. An optical signal input break detection device that outputs a plurality of logical values.
前記アラーム出力手段は、前記識別再生手段から出力された前記複数の論理値の内、少なくとも一つの論理値が他の論理値と異なるとき、前記光信号が入力断したとの判定を行うことを特徴とする光信号入力断検出装置。 In the optical signal input break detection device according to claim 1 or 2,
The alarm output means determines that the optical signal has been disconnected when at least one of the plurality of logical values output from the identification / reproducing means is different from the other logical values. An optical signal input break detecting device.
前記アラーム出力手段は、前記識別再生手段から出力された前記複数の論理値に基づいて、前記光信号が入力断したか否かを判定するとき、判定結果を示す論理値をカウンタを用いて計数することを特徴とする光信号入力断検出装置。 In the optical signal input break detection device according to any one of claims 1 to 3,
The alarm output means counts a logical value indicating a determination result using a counter when determining whether or not the optical signal is cut off based on the plurality of logical values output from the identification reproduction means. An optical signal input break detection device.
前記アラーム出力手段は、前記識別再生手段から出力された前記複数の論理値に基づいて、光信号が入力断したか否かの判定結果を示す論理値を、ワンショットマルチバイブレータに入力することを特徴とする光信号入力断検出装置。 In the optical signal input break detection device according to any one of claims 1 to 3,
The alarm output means inputs a logical value indicating a determination result as to whether or not an optical signal is interrupted to the one-shot multivibrator based on the plurality of logical values output from the identification / reproducing means. An optical signal input break detecting device.
前記抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、前記複数のクロック信号の出力タイミングにおいて、前記電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力する識別再生手段と、
前記識別再生手段から出力された前記複数の論理値に基づいて、前記電気信号が入力断したか否かを判定して、入力断したと判定されたとき、アラーム信号を出力するアラーム出力手段と
を備えたことを特徴する電気信号入力断検出装置。 Clock extraction means for extracting a clock signal from the electrical signal;
A plurality of clock signals having a predetermined phase difference are formed based on the extracted clock signals, and whether the voltage level of the electrical signal exceeds a predetermined threshold at the output timing of the plurality of clock signals. Identifying and reproducing means for identifying each of them and outputting the identification result as a plurality of logical values;
An alarm output means for determining whether or not the electric signal has been cut off based on the plurality of logical values outputted from the identification and reproduction means, and for outputting an alarm signal when it is judged that the input has been cut off; An electrical signal input break detection device comprising:
前記クロック抽出手段は、前記抽出されたクロック信号に基づいて所定の位相差を有する複数のクロック信号を形成し、
前記識別再生手段は、前記複数のクロック信号の出力タイミングにおいて、前記光電変換手段から出力される前記電気信号の電圧レベルが予め定められた閾値を超えているか否かを各々識別し、識別結果を複数の論理値として出力することを特徴とする電気信号入力断検出装置。 In the electric signal input break detection device according to claim 6,
The clock extraction means forms a plurality of clock signals having a predetermined phase difference based on the extracted clock signal,
The identifying / reproducing unit identifies whether or not a voltage level of the electrical signal output from the photoelectric converting unit exceeds a predetermined threshold at an output timing of the plurality of clock signals, and determines an identification result. An electrical signal input break detection device, characterized in that it outputs as a plurality of logical values.
前記アラーム出力手段は、前記識別再生手段から出力された前記複数の論理値の内、少なくとも一つの論理値が他の論理値と異なるとき、電気信号が入力断したとの判定を行うことを特徴とする電気信号入力断検出装置。 In the electric signal input break detection device according to claim 6 or 7,
The alarm output means determines that an electric signal is cut off when at least one of the plurality of logical values output from the identification / reproducing means is different from other logical values. An electrical signal input break detection device.
前記アラーム出力手段は、前記識別再生手段から出力された前記複数の論理値に基づいて、電気信号が入力断したか否かを判定するとき、判定結果を示す論理値をカウンタを用いて計数することを特徴とする電気信号入力断検出装置。 In the electric signal input break detection device according to any one of claims 6 to 8,
The alarm output means counts a logical value indicating a determination result using a counter when determining whether or not an electric signal is cut off based on the plurality of logical values output from the identification / reproducing means. An electrical signal input break detection device.
前記アラーム出力手段は、前記識別再生手段から出力された前記複数の論理値に基づいて、電気信号が入力断したか否かを判定するとき、判定結果を示す論理値をワンショットマルチバイブレータに入力することを特徴とする電気信号入力断検出装置。 In the electric signal input break detection device according to any one of claims 6 to 8,
The alarm output means inputs a logical value indicating a determination result to the one-shot multivibrator when determining whether or not an electric signal is cut off based on the plurality of logical values output from the identification reproduction means. An electrical signal input disconnection detecting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003333182A JP2005101913A (en) | 2003-09-25 | 2003-09-25 | Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003333182A JP2005101913A (en) | 2003-09-25 | 2003-09-25 | Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101913A true JP2005101913A (en) | 2005-04-14 |
Family
ID=34461259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003333182A Pending JP2005101913A (en) | 2003-09-25 | 2003-09-25 | Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101913A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060203A (en) * | 2007-08-30 | 2009-03-19 | Nec Corp | Optical receiving signal interruption detection circuit and optical receiving signal interruption detection method |
-
2003
- 2003-09-25 JP JP2003333182A patent/JP2005101913A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060203A (en) * | 2007-08-30 | 2009-03-19 | Nec Corp | Optical receiving signal interruption detection circuit and optical receiving signal interruption detection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5725168B2 (en) | Detection device, optical receiver, detection method, and optical reception method | |
JP2008022503A (en) | Demodulation circuit, ic, and communication equipment | |
US7787781B2 (en) | Optical receiver reliably detectable loss-of-signal state | |
US5589683A (en) | Optical receiver apparatus for quickly detecting loss of a composite optical signal input employing a loss-of-clock detector | |
JP4621756B2 (en) | Optical receiver and optical signal break detection method for optical receiver | |
JP2002111587A (en) | Signal interruption detecting circuit | |
JPH088530B2 (en) | Optical repeater | |
JP2005101913A (en) | Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal | |
JP2009060203A (en) | Optical receiving signal interruption detection circuit and optical receiving signal interruption detection method | |
US7978800B2 (en) | Circuit for converting a transponder controller chip output into an appropriate input signal for a host device | |
JP2007189294A (en) | System, circuit and method for signal detection, and program | |
JPH0379141A (en) | Optical signal input break detecting circuit | |
JP2705625B2 (en) | Optical fiber cable break detection method | |
JP4266491B2 (en) | Optical space transmission equipment | |
KR101511138B1 (en) | Data splicer, RF tag receiver comprising the same and data splice method | |
US7136597B2 (en) | Decision system for modulated electrical signals | |
JPH0746203A (en) | Method and circuit for detecting optical signal input interruption, its and optical signal reception circuit | |
JPH0340538A (en) | Device for detecting disconnection of optical signal input | |
JP5263650B2 (en) | OPTICAL TRANSMISSION SYSTEM, ELECTRIC / OPTICAL CONVERTER, RECEIVING SYSTEM AND METHOD THEREOF | |
JPH0319454A (en) | Optical input interruption detecting system | |
JP2004336200A (en) | Burst signal start detection circuit, optical receiver, and optical transmission system | |
JP3907317B2 (en) | Transmission waveform conversion receiver circuit | |
JPH11146022A (en) | Manchester code error detection circuit and reception circuit | |
JPH0340539A (en) | Device for detecting disconnection of optical signal input | |
JPH0340541A (en) | Optical signal input disconnection detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |