JP2005100737A

JP2005100737A - Plasma display panel

Info

Publication number: JP2005100737A
Application number: JP2003331161A
Authority: JP
Inventors: Junpei Hashiguchi; 淳平橋口; Ryuichi Murai; 隆一村井; Nobuaki Nagao; 宣明長尾
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-09-24
Filing date: 2003-09-24
Publication date: 2005-04-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma display panel which can carry out writing operation stably ad rapidly while suppressing rising of writing voltage and is capable of high definition. <P>SOLUTION: This is the plasma display panel which comprises a scan electrode 22 and a sustaining electrode 23 arranged mutually in parallel on a front substrate 21, and comprises, on a rear substrate 31, a data electrode 32 arranged in the direction crossing the scan electrode 22, a priming electrode 36 which is arranged in parallel with the scan electrode 22 and insulated electrically from the data electrode 32, and a floating electrode 37 which is arranged on the data electrode 32 and insulated electrically from the data electrode 32. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルに関する。 The present invention relates to a plasma display panel used for a wall-mounted television, a large monitor and the like.

プラズマディスプレイパネル（以下、ＰＤＰあるいはパネルと略記する）は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。ＰＤＰとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを形成してなる。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向、密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。 A plasma display panel (hereinafter abbreviated as PDP or panel) is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight. A typical AC surface discharge type panel as a PDP is formed by forming a large number of discharge cells between a front plate and a back plate arranged to face each other. The front plate is formed with a plurality of pairs of display electrodes composed of scan electrodes and sustain electrodes on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs formed on the back side in parallel with the data electrodes. A phosphor layer is formed on the side surface of the partition wall. The front plate and the back plate are opposed and sealed so that the display electrode and the data electrode cross three-dimensionally, and a discharge gas is sealed in the internal discharge space. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by the ultraviolet light to perform color display.

パネルを駆動する方法としては、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う、いわゆるサブフィールド法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。 As a method for driving the panel, a so-called subfield method is generally used in which one field period is divided into a plurality of subfields, and gradation display is performed by a combination of subfields that emit light. Here, each subfield has an initialization period, an address period, and a sustain period.

初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きをもつ。書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、選択的な壁電荷形成を行う。続く維持期間では、走査電極と維持電極との間に所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。 In the initializing period, initializing discharge is simultaneously performed in all the discharge cells, the history of wall charges for the individual individual discharge cells is erased, and wall charges necessary for the subsequent address operation are formed. In addition, it has a function of generating priming (priming for discharge = excited particles) for reducing the discharge delay and stably generating the address discharge. In the address period, a scan pulse is sequentially applied to the scan electrode, an address pulse corresponding to an image signal to be displayed is applied to the data electrode, and an address discharge is selectively generated between the scan electrode and the data electrode. Selective wall charge formation is performed. In the subsequent sustain period, a predetermined number of sustain pulses are applied between the scan electrodes and the sustain electrodes, and the discharge cells in which the wall charges are formed by the address discharge are selectively discharged to emit light.

このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。 Thus, in order to display an image correctly, it is important to reliably perform selective address discharge in the address period. However, due to restrictions on the circuit configuration, a high voltage cannot be used for the address pulse, There are many factors that increase the discharge delay with respect to the address discharge, such as the fact that the phosphor layer formed on the layer makes it difficult for the discharge to occur. Therefore, priming for generating the address discharge stably is very important.

しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足し放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。 However, the priming caused by the discharge decreases rapidly with time. Therefore, in the above-described panel driving method, the priming generated by the initialization discharge is insufficient for the address discharge after a long time has elapsed since the initialization discharge, the discharge delay becomes large, and the address operation becomes unstable, causing the image to become unstable. There was a problem that display quality deteriorated. Alternatively, there is a problem in that the writing time is set long in order to perform the writing operation stably, and as a result, the time spent in the writing period becomes too long.

これらの問題を解決するために、パネルの前面板に補助放電電極を設けて形成した補助放電セルを用いてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている（たとえば特許文献１）。
特開２００２−２９７０９１号公報 In order to solve these problems, a panel and a driving method thereof have been proposed in which priming is generated using an auxiliary discharge cell formed by providing an auxiliary discharge electrode on the front plate of the panel to reduce the discharge delay (for example, Patent Document 1).
JP 2002-297091 A

しかしながら上述のパネルにおいては、個々の補助放電セルが比較的大きいため、画像表示のための放電セル間の距離を縮めることができず、その結果、高精細化が困難であるという課題があった。 However, in the above-described panel, since the individual auxiliary discharge cells are relatively large, the distance between the discharge cells for image display cannot be reduced, and as a result, there is a problem that high definition is difficult. .

本発明は、上述した課題に鑑みなされたものであり、書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a plasma display panel that can perform a writing operation stably and at high speed and can achieve high definition.

本発明のプラズマディスプレイパネルは、第１の基板と、第１の基板上にあって互いに平行に配置した走査電極および維持電極と、放電空間を挟んで第１の基板に対向配置される第２の基板と、第２の基板上にあって走査電極と交差する方向に配置したデータ電極と、第２の基板上にあって走査電極と平行に配置しかつデータ電極と電気的に絶縁されたプライミング電極と、第２の基板上にあってデータ電極上に配置しデータ電極と電気的に絶縁されたフローティング電極とを備えたことを特徴とする。この構成によれば、小さな補助放電セルを構成することができるため、書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することができる。加えて、フローティング電極を備えることにより、プライミング電極を第２の基板上に設けたことによる書込み電圧の上昇を抑えることができる。 The plasma display panel of the present invention includes a first substrate, a scan electrode and a sustain electrode arranged on the first substrate in parallel with each other, and a second electrode disposed opposite to the first substrate across a discharge space. A substrate, a data electrode disposed on the second substrate in a direction intersecting the scan electrode, and disposed on the second substrate in parallel with the scan electrode and electrically insulated from the data electrode. A priming electrode and a floating electrode disposed on the data electrode and electrically insulated from the data electrode are provided on the second substrate. According to this configuration, since a small auxiliary discharge cell can be configured, it is possible to provide a plasma display panel that can perform an address operation stably and at high speed and can achieve high definition. In addition, by providing the floating electrode, an increase in the write voltage due to the provision of the priming electrode on the second substrate can be suppressed.

また、走査電極および維持電極とデータ電極とが対向する各々の放電空間に対応する各々のフローティング電極は互いに電気的に分離されて形成されていてもよい。この構成によれば、隣接放電セルの影響を受けずに個々の放電セルを精度よく放電制御することができる。 In addition, the floating electrodes corresponding to the discharge spaces in which the scan electrode, the sustain electrode, and the data electrode face each other may be formed to be electrically separated from each other. According to this configuration, it is possible to accurately control the discharge of individual discharge cells without being affected by adjacent discharge cells.

また、第２の基板上にあってデータ電極を覆うように形成した誘電体層を備え、プライミング電極およびフローティング電極は誘電体層上に配置してもよい。この構成によれば、プライミング電極とフローティング電極とを同時に誘電体層上に配置することができるので、製造が容易となる。 Further, a dielectric layer formed on the second substrate so as to cover the data electrode may be provided, and the priming electrode and the floating electrode may be disposed on the dielectric layer. According to this configuration, since the priming electrode and the floating electrode can be simultaneously disposed on the dielectric layer, the manufacture is facilitated.

また、フローティング電極の電極幅はデータ電極の電極幅よりも広くしてもよい。この構成によれば、プライミング電極を第２の基板上に設けたことによる書込み電圧の上昇を抑制する効果を大きくすることができる。 The electrode width of the floating electrode may be wider than the electrode width of the data electrode. According to this configuration, it is possible to increase the effect of suppressing an increase in the write voltage due to the provision of the priming electrode on the second substrate.

また、フローティング電極を、放電空間を挟んでデータ電極と走査電極とが対向する側のデータ電極上に設けてもよい。この構成によっても、プライミング電極を第２の基板上に設けたことによる書込み電圧の上昇を抑制する効果を大きくすることができる。 In addition, the floating electrode may be provided on the data electrode on the side where the data electrode and the scan electrode face each other with the discharge space interposed therebetween. Also with this configuration, it is possible to increase the effect of suppressing an increase in the write voltage due to the provision of the priming electrode on the second substrate.

本発明によれば、書込み電圧の上昇を抑制しながら、書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することができる。 According to the present invention, it is possible to provide a plasma display panel that can perform a writing operation stably and at high speed while suppressing an increase in the writing voltage, and can achieve high definition.

以下、本発明の実施の形態におけるプラズマディスプレイパネルについて、図面を用いて説明する。 Hereinafter, a plasma display panel according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態）
図１は本発明の実施の形態におけるプラズマディスプレイパネルを示す断面図であり、図２は同パネルの構造を示す分解斜視図である。 (Embodiment)
FIG. 1 is a cross-sectional view showing a plasma display panel according to an embodiment of the present invention, and FIG. 2 is an exploded perspective view showing the structure of the panel.

図１に示すように、第１の基板であるガラス製の前面基板２１と第２の基板である背面基板３１とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンおよびキセノンの混合ガスが封入されている。 As shown in FIG. 1, a glass front substrate 21 as a first substrate and a rear substrate 31 as a second substrate are arranged to face each other with a discharge space therebetween, and ultraviolet rays are radiated to the discharge space by discharge. A gas mixture of neon and xenon is enclosed.

前面基板２１上には、走査電極２２と維持電極２３とが互いに平行に対をなして複数形成されている。このとき、維持電極２３−走査電極２２−走査電極２２−維持電極２３−・・・となるように２本ずつ交互に配列されている。走査電極２２と維持電極２３はそれぞれ透明電極２２ａ、２３ａと、透明電極２２ａ、２３ａ上に形成された金属母線２２ｂ、２３ｂとから構成されている。ここで、走査電極２２−走査電極２２間、および維持電極２３−維持電極２３間には黒色材料からなる光吸収層２８が設けられている。走査電極２２のうち、一方の走査電極２２の金属母線２２ｂの突出部分２２ｂ’は光吸収層２８上にまで突出して形成されている。そして、これらの走査電極２２、維持電極２３および光吸収層２８とを覆うように誘電体層２４および保護層２５が形成されている。 A plurality of scan electrodes 22 and sustain electrodes 23 are formed in parallel with each other on the front substrate 21. At this time, two electrodes are alternately arranged so as to be sustain electrode 23 -scan electrode 22 -scan electrode 22 -sustain electrode 23-. Scan electrode 22 and sustain electrode 23 are each composed of transparent electrodes 22a and 23a and metal bus bars 22b and 23b formed on transparent electrodes 22a and 23a, respectively. Here, a light absorption layer 28 made of a black material is provided between scan electrode 22 and scan electrode 22 and between sustain electrode 23 and sustain electrode 23. Of the scanning electrodes 22, the protruding portion 22 b ′ of the metal bus 22 b of one scanning electrode 22 is formed to protrude onto the light absorption layer 28. A dielectric layer 24 and a protective layer 25 are formed so as to cover the scan electrode 22, the sustain electrode 23, and the light absorption layer 28.

背面基板３１上には、走査電極２２および維持電極２３と交差する方向にデータ電極３２が互いに平行に複数形成されている。そしてデータ電極３２を覆うように誘電体層３３ａが形成されている。誘電体層３３ａの上には走査電極２２と平行にプライミング電極３６が複数形成され、また、フローティング電極３７がデータ電極の上に形成された誘電体層３３ａ上に複数形成されている。誘電体層３３ａはデータ電極３２とプライミング電極３６との間、およびデータ電極３２とフローティング電極３７との間を絶縁している。 On the back substrate 31, a plurality of data electrodes 32 are formed in parallel to each other in a direction intersecting with the scan electrodes 22 and the sustain electrodes 23. A dielectric layer 33 a is formed so as to cover the data electrode 32. A plurality of priming electrodes 36 are formed on the dielectric layer 33a in parallel with the scanning electrodes 22, and a plurality of floating electrodes 37 are formed on the dielectric layer 33a formed on the data electrodes. Dielectric layer 33 a insulates between data electrode 32 and priming electrode 36 and between data electrode 32 and floating electrode 37.

そして、プライミング電極３６およびフローティング電極３７を覆うように誘電体層３３ｂが形成され、さらにその上に放電セル４０を区画するための隔壁３４が形成されている。隔壁３４は、図２に示すように、データ電極３２と平行な方向に延びる縦壁部３４ａと、放電セル４０を形成しかつ放電セル４０の間に隙間部４１を形成する横壁部３４ｂとで構成されている。隙間部４１は一つおきにプライミング電極３６を有しプライミングセル４１ａを形成する。そして、隔壁３４により区画された放電セル４０に対応する誘電体層３３ｂの表面と隔壁３４の側面とに蛍光体層３５が設けられている。なお、図１では隙間部４１側に蛍光体層３５を形成していないが、蛍光体層を形成する構成としてもよい。 A dielectric layer 33b is formed so as to cover the priming electrode 36 and the floating electrode 37, and a partition wall 34 for partitioning the discharge cell 40 is formed thereon. As shown in FIG. 2, the partition wall 34 includes a vertical wall portion 34 a that extends in a direction parallel to the data electrode 32, and a horizontal wall portion 34 b that forms the discharge cells 40 and forms the gap portions 41 between the discharge cells 40. It is configured. Every other gap portion 41 has a priming electrode 36 to form a priming cell 41a. A phosphor layer 35 is provided on the surface of the dielectric layer 33 b corresponding to the discharge cells 40 partitioned by the barrier ribs 34 and on the side surfaces of the barrier ribs 34. In FIG. 1, the phosphor layer 35 is not formed on the gap 41 side, but a configuration in which a phosphor layer is formed may be employed.

前面基板２１と背面基板３１を対向配置して封着する際、前面基板２１上に形成された走査電極２２の金属母線２２ｂのうち光吸収層２８上に突出した突出部分２２ｂ’と、背面基板３１上に形成されたプライミング電極３６とが平行にかつプライミングセル４１ａを挟んで対向するように位置合わせする。そして、前面基板２１側に形成された突出部分２２ｂ’と、背面基板３１側に形成されたプライミング電極３６との間でプライミング放電を行う構成となっている。 When the front substrate 21 and the rear substrate 31 are arranged to face each other and sealed, a protruding portion 22b ′ protruding on the light absorption layer 28 among the metal bus bars 22b of the scanning electrode 22 formed on the front substrate 21, and the rear substrate Alignment is performed so that the priming electrode 36 formed on the substrate 31 faces the priming cell 41a in parallel. The priming discharge is performed between the protruding portion 22b 'formed on the front substrate 21 side and the priming electrode 36 formed on the rear substrate 31 side.

なお、図１、図２にはプライミング電極３６およびフローティング電極３７を覆うようにさらに誘電体層３３ｂが形成されているが、この誘電体層３３ｂは形成しなくてもよい。 1 and 2, a dielectric layer 33b is further formed so as to cover the priming electrode 36 and the floating electrode 37. However, the dielectric layer 33b may not be formed.

図３は本発明の実施の形態におけるプラズマディスプレイパネルの電極配列図である。列方向にｍ列のデータ電極Ｄ_１〜Ｄ_ｍ（図１のデータ電極３２）が配列され、行方向にｎ行の走査電極ＳＣ_１〜ＳＣ_ｎ（図１の走査電極２２）とｎ行の維持電極ＳＵ_１〜ＳＵ_ｎ（図１の維持電極２３）とが維持電極ＳＵ_１−走査電極ＳＣ_１−走査電極ＳＣ_２−維持電極ＳＵ_２−・・・となるように２本ずつ交互に配列されている。そして、本発明の実施の形態においては奇数行目の走査電極ＳＣ_１、ＳＣ_３、・・・の突出部分（図１の突出部分２２ｂ’）と対向するようにｎ／２本のプライミング電極ＰＲ_１、ＰＲ_３、・・・（図１のプライミング電極３６）が配列されている。 FIG. 3 is an electrode array diagram of the plasma display panel in accordance with the exemplary embodiment of the present invention. M columns of data electrodes D _{1 to} D _m (data electrodes 32 in FIG. 1) are arranged in the column direction, and n rows of scan electrodes SC _{1 to} SC _n (scan electrodes 22 in FIG. 1) and n rows of data electrodes are arranged in the row direction. sustain electrodes _SU 1 to SU _n (sustain electrodes 23 in FIG. 1) and the sustain electrodes SU ₁ - scan electrode SC ₁ - scan electrode SC ₂ - sustain electrode _SU 2 - · · · and so as to alternately arranged two by two Has been. In the embodiment of the present invention, n / 2 priming electrodes PR are arranged so as to face the protruding portions of the odd-numbered scan electrodes SC ₁ , SC ₃ ,... (The protruding portion 22 b ′ in FIG. 1). ₁ , PR ₃ ,... (Priming electrode 36 in FIG. 1) are arranged.

そして、一対の走査電極ＳＣ_ｉ、維持電極ＳＵ_ｉ（ｉ＝１〜ｎ）と一つのデータ電極Ｄ_ｊ（ｊ＝１〜ｍ）とを含む放電セルＣ_ｉ，ｊ（図１の放電セル４０）が放電空間内にｍ×ｎ個形成される。また１〜ｎ行のうちの奇数行に走査電極ＳＣ_ｉの突出部分とプライミング電極ＰＲ_ｉとを含むプライミングセルＰＳ_ｉ（図１のプライミングセル４１ａ）が形成される。 A discharge cell C _{i, j} (discharge cell 40 in FIG. 1) including a pair of scan electrodes SC _i , sustain electrodes SU _i (i = 1 to n) and one data electrode D _j (j = 1 to _m ). ) Are formed in the discharge space. In addition, a priming cell PS _i (priming cell 41a in FIG. 1) including the protruding portion of the scan electrode SC _i and the priming electrode PR _i is formed in an odd number of 1 to n rows.

次に、パネルを駆動するための駆動波形とそのタイミングについて説明する。 Next, driving waveforms and timings for driving the panel will be described.

図４は、本発明の実施の形態におけるプラズマディスプレイパネルの駆動波形図である。なお、本発明の実施の形態においては、１フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外はほぼ同様であるので、一つのサブフィールドについてのみ動作を説明する。 FIG. 4 is a drive waveform diagram of the plasma display panel in accordance with the exemplary embodiment of the present invention. In the embodiment of the present invention, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period, and each subfield has a different number of sustain pulses in the sustain period. Since the other operations are almost the same, only the operation for one subfield will be described.

初期化期間前半部では、データ電Ｄ_１〜Ｄ_ｍ、維持電極ＳＵ_１〜ＳＵ_ｎおよびプライミング電極ＰＲ_１〜ＰＲ_ｎ−１をそれぞれ０（Ｖ）に保持し、走査電極ＳＣ_１〜ＳＣ_ｎには、維持電極ＳＵ_１〜ＳＵ_ｎに対して放電開始電圧以下の電圧Ｖｉ_１から、放電開始電圧を超える電圧Ｖｉ_２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ_１〜ＳＣ_ｎと維持電極ＳＵ_１〜ＳＵ_ｎ、データ電極Ｄ_１〜Ｄ_ｍ、プライミング電極ＰＲ_１〜ＰＲ_ｎ−１との間でそれぞれ一回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ_１〜ＳＣ_ｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ_１〜Ｄ_ｍ上部、維持電極ＳＵ_１〜ＳＵ_ｎ上部およびプライミング電極ＰＲ_１〜ＰＲ_ｎ−１上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧をあらわす。 In half of the initializing period, the data collector _D 1 to D _m, sustain electrodes _SU 1 to SU _n and priming electrodes _{_PR 1} _~PR _n-1 respectively kept 0 (V), to the scan electrodes _SC 1 to SC _n from voltage Vi ₁ of the discharge start voltage or less with respect to sustain electrodes _SU 1 to SU _n, and applies the ramp waveform voltage gradually rises toward the voltage Vi ₂ that exceeds the discharge start voltage. While the ramp waveform voltage rises, the scan electrodes SC _{1 to} SC _n and the sustain electrodes SU _{1 to} SU _n , the data electrodes D _{1 to} D _m , and the priming electrodes PR _{1 to} PR _n−1 are each first time. A weak initializing discharge occurs. Negative wall voltage is accumulated on scan electrodes _SC 1 to SC _n upper, data electrodes _D 1 to D _m upper, the sustain electrodes _SU 1 to SU _n upper and priming electrode _{_PR 1} _~PR _n-1 top Accumulates positive wall voltage. Here, the wall voltage at the top of the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode.

初期化期間後半部では、維持電極ＳＵ_１〜ＳＵ_ｎを正電圧Ｖｅに保ち、走査電極ＳＣ_１〜ＳＣ_ｎには、維持電極ＳＵ_１〜ＳＵ_ｎに対して放電開始電圧以下となる電圧Ｖｉ_３から放電開始電圧を超える電圧Ｖｉ_４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ_１〜ＳＣ_ｎと維持電極ＳＵ_１〜ＳＵ_ｎ、データ電極Ｄ_１〜Ｄ_ｍ、プライミング電極ＰＲ_１〜ＰＲ_ｎ−１との間でそれぞれ二回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ_１〜ＳＣ_ｎ上部の負の壁電圧および維持電極ＳＵ_１〜ＳＵ_ｎ上部の正の壁電圧が弱められ、データ電極Ｄ_１〜Ｄ_ｍ上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極ＰＲ_１〜ＰＲ_ｎ−１上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。 In the second half of the initializing period, maintaining the sustain electrodes _SU 1 to SU _n to a positive voltage Ve, the scan electrodes _SC 1 to SC _n, the voltage Vi ₃ to be equal to or less than the discharge starting voltage with respect to sustain electrodes _SU 1 to SU _n Is applied with a ramp waveform voltage that gradually falls toward voltage Vi ₄ exceeding the discharge start voltage. During this time, a second weak initializing discharge is generated between the scan electrodes SC _{1 to} SC _n and the sustain electrodes SU _{1 to} SU _n , the data electrodes D _{1 to} D _m , and the priming electrodes PR _{1 to} PR _n−1. Occur. Then, negative wall voltage and sustain electrodes _SU 1 to SU _n positive wall voltage on scan electrodes _SC 1 to SC _n upper are weakened, positive wall voltage on data electrodes _D 1 to D _m upper address operation The positive wall voltage above the priming electrodes PR _{1 to} PR _n−1 is also adjusted to a value suitable for the priming operation. This completes the initialization operation.

書込み期間では、走査電極ＳＣ_１〜ＳＣ_ｎを一旦電圧Ｖｃに保持する。そして、プライミング電極ＰＲ_１〜ＰＲ_ｎ−１に電圧Ｖｑを印加する。 In the address period, scan electrodes SC _{1 to} SC _n are temporarily held at voltage Vc. Then, the voltage Vq is applied to the priming electrodes PR _{1 to} PR _n−1 .

まず、奇数行目の放電セルＣ_ｐ，１〜Ｃ_ｐ，ｍ（ｐ＝奇数）の書込み動作では、走査電極ＳＣ_ｐに走査パルス電圧Ｖａを印加するとともに、表示すべき画像信号に対応するデータ電極Ｄ_ｋ（ｋは１〜ｍの整数）に正の書込みパルスＶｄを印加する。奇数行目の走査電極ＳＣ_ｐは自己の走査に伴ってプライミング放電を発生させるとともに書込みを行う走査電極である。したがって、この走査パルス電圧Ｖａの印加によりプライミング電極ＰＲ_ｐと走査電極ＳＣ_ｐとの間でプライミング放電が発生し、放電セルＣ_ｐ，１〜Ｃ_ｐ，ｍと放電セルＣ_{ｐ＋１，１}〜Ｃ_{ｐ＋１，ｍ}との内部にプライミングが供給される。このときの放電は、プライミングセルが放電しやすい構造であるため、放電遅れが小さく速い安定したプライミング放電となる。 First, in the address operation of the discharge cells C _{p, 1 to} C _{p, m} (p = odd number) in the odd-numbered rows, the scan pulse voltage Va is applied to the scan electrode SC _p and the data corresponding to the image signal to be displayed. A positive address pulse Vd is applied to the electrode D _k (k is an integer of 1 to m). The scan electrodes SC _p of odd rows are scanning electrodes for writing with generating the priming discharge in accordance with the self-scanning. Therefore, the application of the scan pulse voltage Va generates a priming discharge between the priming electrode PR _p and the scan electrode SC _p, and the discharge cells C _{p, 1 to} C _{p, m} and the discharge cells C _{p + 1,1 to} C _{p + 1. ,} M are supplied with priming. Since the discharge at this time has a structure in which the priming cell is easily discharged, it becomes a fast and stable priming discharge with a small discharge delay.

その後引き続いて書込みパルス電圧を印加したデータ電極Ｄ_ｋに対応する放電セルＣ_ｐ，ｋで書込み放電が発生する。このとき、放電セルＣ_ｐ，ｋの放電は走査電極ＳＣ_ｐとプライミング電極ＰＲ_ｐとの間で発生したプライミング放電からプライミングが供給されつつ発生するので放電遅れが小さく安定した放電となる。この書込み放電により放電セルＣ_ｐ，ｋの走査電極ＳＣ_ｐ上部に正電圧が蓄積され、維持電極ＳＵ_ｐ上部に負電圧が蓄積されて、奇数行目の書込み動作が終了する。 Subsequently, an address discharge is generated in the discharge cells _{Cp, k} corresponding to the data electrodes _Dk to which the address pulse voltage is applied. At this time, the discharge in the discharge cells C _{p, k} is generated while the priming is supplied from the priming discharge generated between the scan electrode SC _p and the priming electrode PR _p , so that the discharge delay is small and the discharge becomes stable. By this address discharge, a positive voltage is accumulated on the scan electrode SC _p of the discharge cells C _{p, k} and a negative voltage is accumulated on the sustain electrode SU _p, and the address operation in the odd-numbered rows is completed.

次に、偶数行目の放電セルＣ_{ｐ＋１，１}〜Ｃ_{ｐ＋１，ｍ}の書込み動作では、ｐ＋１行目の走査電極ＳＣ_ｐ＋１に走査パルス電圧Ｖａを印加すると同時に、データ電極Ｄ_１〜Ｄ_ｍのうちｐ＋１行目に表示すべき画像信号に対応するデータ電極Ｄ_ｋに正の書込みパルス電圧Ｖｄを印加する。これにより、データ電極Ｄ_ｋと走査電極ＳＣ_ｐ＋１との交差部で放電が発生する。このとき、放電セルＣ_{ｐ＋１，ｋ}では走査電極ＳＣ_ｐとプライミング電極ＰＲ_ｐとの間で発生したプライミング放電から十分なプライミングがすでに供給された状態で放電が発生するので、書込み放電の放電遅れは非常に小さく安定した放電となる。この書込み放電により放電セルＣ_{ｐ＋１，ｋ}の走査電極ＳＣ_ｐ上部に正電圧が蓄積され、維持電極ＳＵ_ｐ上部に負電圧が蓄積されて、偶数行目の書込み動作が終了する。 Next, in the address operation of the discharge cells C _{p + 1,1 to} C _{p + 1, m in} the even-numbered row, the scan pulse voltage Va is applied to the scan electrode SC _{p + 1} in the p + 1 row, and at the same time, among the data electrodes D _{1 to} D _m A positive address pulse voltage Vd is applied to the data electrode _Dk corresponding to the image signal to be displayed in the (p + 1) th row. As a result, a discharge occurs at the intersection of the data electrode _Dk and the scan electrode SC _{p + 1} . At this time, in the discharge cell C _{p + 1, k} , discharge occurs in a state where sufficient priming has already been supplied from the priming discharge generated between the scan electrode SC _p and the priming electrode PR _p. Very small and stable discharge. By this address discharge, a positive voltage is accumulated on the scan electrode SC _p of the discharge cell C _{p + 1, k} , and a negative voltage is accumulated on the sustain electrode SU _p, and the address operation in the even-numbered row is completed.

以下、同様の書込み動作をｎ行目の放電セルＣ_ｎ，ｋに至るまで行い、書込み動作が終了する。 Thereafter, the same address operation is performed until the discharge cell C _{n, k} in the _n- th row _, and the address operation is completed.

維持期間では、走査電極ＳＣ_１〜ＳＣ_ｎおよび維持電極ＳＵ_１〜ＳＵ_ｎを０（Ｖ）に一旦戻した後、走査電極ＳＣ_１〜ＳＣ_ｎに正の維持パルス電圧Ｖｓを印加する。このとき、書込み放電を起こした放電セルＣ_ｉ，ｋにおける走査電極ＳＣ_ｉ上部と維持電極ＳＵ_ｉ上部との間の電圧は、正の維持パルス電圧Ｖｓに加えて、書込み期間において走査電極ＳＣ_ｉ上部および維持電極ＳＵ_ｉ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、放電セルＣ_ｉ，ｋにおいて維持放電が発生する。以降同様に、走査電極ＳＣ_１〜ＳＣ_ｎと維持電極ＳＵ_１〜ＳＵ_ｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣ_ｉ，ｋに対して維持パルスの回数だけ維持放電が継続して行われる。 In the sustain period, after returning once to the scan electrodes _SC 1 to SC _n and sustain electrodes _SU 1 to SU _n to 0 (V), applies a positive sustain pulse voltage Vs to scan electrodes _SC 1 to SC _n. At this time, the voltage between the upper portion of scan electrode SC _{i and} upper portion of sustain electrode SU _i in discharge cell C _{i, k} in which the address discharge has occurred is in addition to positive sustain pulse voltage Vs, and scan electrode SC _i in the address period. The wall voltages accumulated on the upper part and the upper part of the sustain electrode SU _i are added to become higher than the discharge start voltage. As a result, a sustain discharge is generated in the discharge cells C _{i, k} . Thereafter, in the same manner, by applying sustain pulses alternately to scan electrodes SC _{1 to} SC _n and sustain electrodes SU _{1 to} SUn, the _number of sustain pulses is _equal to the number of sustain pulses for discharge cells C _{i, k} that have caused address discharge. The sustain discharge is continuously performed.

このように、本発明の実施の形態では、奇数行目の放電セルＣ_ｐ，１〜Ｃ_ｐ，ｍ（ｐ＝奇数）の書込み動作において、背面基板（図１の背面基板３１）側に設けたプライミング電極ＰＲ_ｐと前面基板（図１の前面基板２１）側に設けた走査電極ＳＣ_ｐとの間でプライミング放電を発生させ、放電セルＣ_ｐ，１〜Ｃ_ｐ，ｍと放電セルＣ_{ｐ＋１，１}〜Ｃ_{ｐ＋１，ｍ}との内部にプライミングを供給することで、放電遅れが小さく、高速かつ安定した書込み放電を実現することができる。 As described above, according to the embodiment of the present invention, in the address operation of the discharge cells C _{p, 1 to} C _{p, m} (p = odd number) in the odd-numbered rows, they are provided on the rear substrate (the rear substrate 31 in FIG. 1) side. A priming discharge is generated between the priming electrode PR _p and the scan electrode SC _p provided on the front substrate (front substrate 21 in FIG. 1) side, and the discharge cells C _{p, 1 to} C _{p, m} and the discharge cell C _{p + 1} are generated. _{, 1 to} C _{p + 1, m} by supplying priming, discharge delay is small, and high-speed and stable address discharge can be realized.

図５は本発明の実施の形態における各電極の構成を模式的に示す斜視図である。なお、図５では位置関係および形状をわかりやすく示すために、電極以外の構成要素を省略している。 FIG. 5 is a perspective view schematically showing the configuration of each electrode in the embodiment of the present invention. In FIG. 5, components other than the electrodes are omitted for easy understanding of the positional relationship and shape.

図５（ａ）に示すように、フローティング電極３７はデータ電極３２上に位置し、データ電極３２とは誘電体層３３ａ（図示せず）を隔てて電気的に絶縁されている。そして、放電空間を介して走査電極側の透明電極２２ａおよび維持電極側の透明電極２３ａと対向するように形成されている。プライミング電極３６は、データ電極３２との間に誘電体層３３ａを挟み、データ電極３２と直交する方向に形成されている。誘電体層３３ａは所定の厚みＷｔを有しており、データ電極３２とプライミング電極３６との間を絶縁している。このとき、誘電体層３３ａの厚みＷｔはプライミング電極３６とデータ電極３２との間を十分に絶縁するだけの厚みでなければならない。本発明の実施の形態においては、絶縁に必要な誘電体層３３ａの厚みＷｔを３０μｍとしている。したがって、データ電極３２の上に形成される誘電体層３３ａもほぼ同等の厚みＷｔを有しており、データ電極３２は少なくとも走査電極側の透明電極２２ａから放電空間を介してさらにＷｔ離れた位置に形成されることになる。 As shown in FIG. 5A, the floating electrode 37 is located on the data electrode 32 and is electrically insulated from the data electrode 32 with a dielectric layer 33a (not shown) therebetween. Then, the transparent electrode 22a on the scanning electrode side and the transparent electrode 23a on the sustain electrode side are formed to face each other through the discharge space. The priming electrode 36 is formed in a direction perpendicular to the data electrode 32 with the dielectric layer 33 a sandwiched between the data electrode 32. The dielectric layer 33a has a predetermined thickness Wt and insulates the data electrode 32 and the priming electrode 36 from each other. At this time, the thickness Wt of the dielectric layer 33a must be sufficient to sufficiently insulate between the priming electrode 36 and the data electrode 32. In the embodiment of the present invention, the thickness Wt of the dielectric layer 33a necessary for insulation is 30 μm. Therefore, the dielectric layer 33a formed on the data electrode 32 also has substantially the same thickness Wt, and the data electrode 32 is at a position further away from the transparent electrode 22a on the scanning electrode side by Wt via the discharge space. Will be formed.

一方、放電開始電圧は電極間の間隔に依存して変化し、電極が離れるほど放電開始電圧は高くなる。すなわち、データ電極３２と走査電極側の透明電極２２ａとの間隔が離れると、書込み放電の放電開始電圧が高くなり、データ電極３２に印加する書込みパルス電圧を高くしなければならなくなる。書込みパルス電圧を高くすると、その分消費電力が増え、データ電極駆動回路の放熱の問題、あるいは最大定格が上がり集積化が困難になる等の問題が発生する。このような問題を避けるためにも、書込み電圧の上昇を抑える必要がある。 On the other hand, the discharge start voltage changes depending on the distance between the electrodes, and the discharge start voltage increases as the electrodes move away. That is, when the distance between the data electrode 32 and the transparent electrode 22a on the scan electrode side is increased, the discharge start voltage of the address discharge is increased, and the address pulse voltage applied to the data electrode 32 must be increased. When the write pulse voltage is increased, the power consumption increases correspondingly, causing problems such as heat dissipation of the data electrode drive circuit, or a problem that the maximum rating increases and integration becomes difficult. In order to avoid such a problem, it is necessary to suppress an increase in the write voltage.

フローティング電極３７は書込み電圧の上昇を抑える目的で設けられたものであり、誘電体層３３ａ上に配置することにより、誘電体層３３ａ厚みＷｔによる書込み電圧の上昇を抑制しようとするものである。 The floating electrode 37 is provided for the purpose of suppressing an increase in the write voltage, and is arranged on the dielectric layer 33a to suppress an increase in the write voltage due to the thickness Wt of the dielectric layer 33a.

ここで、フローティング電極３７を形成する位置は誘電体層３３上に限定されるものではないが、図１に示すようにフローティング電極３７を誘電体層３３ａ上に形成する場合には、プライミング電極３６と同じプロセスで同時に形成できるため、製造工程を増やすことなくフローティング電極３７を設けることができる。 Here, the position where the floating electrode 37 is formed is not limited to the dielectric layer 33. However, when the floating electrode 37 is formed on the dielectric layer 33a as shown in FIG. Therefore, the floating electrode 37 can be provided without increasing the number of manufacturing steps.

なお、フローティング電極３７は誘電体層３３ａを挟んでデータ電極３２の上部に配置することにより書込み電圧の上昇を抑制する効果が得られるが、図５（ｂ）に示すように、フローティング電極３７の電極幅をデータ電極３２の電極幅よりも広くすることにより、書込み電圧抑制効果を大きくすることができる。 Although the floating electrode 37 is arranged on the data electrode 32 with the dielectric layer 33a interposed therebetween, an effect of suppressing an increase in the write voltage can be obtained. As shown in FIG. By making the electrode width wider than the electrode width of the data electrode 32, the write voltage suppression effect can be increased.

また、図５（ｃ）に示すように、放電空間を挟んでデータ電極３２と走査電極２２とが対向する側のデータ電極３２上の誘電体層３３ａ上にフローティング電極３７を設けてもよい。 As shown in FIG. 5C, a floating electrode 37 may be provided on the dielectric layer 33a on the data electrode 32 on the side where the data electrode 32 and the scanning electrode 22 face each other with the discharge space interposed therebetween.

以上説明したように、本発明のパネルにおける書込み放電は、従来のパネルにおける初期化放電のプライミングのみに依存した書込み放電とは異なり、各放電セルの書込み動作の直前に発生させたプライミング放電から十分なプライミングが供給された状態で行うものである。したがって、放電遅れが小さく、高速かつ安定した書込み放電を実現でき、品質の高い画像を表示することができる。加えて、フローティング電極を設けることにより、書込み電圧の上昇を抑制する効果が得られる。 As described above, the address discharge in the panel of the present invention is sufficiently different from the priming discharge generated immediately before the address operation of each discharge cell, unlike the address discharge that depends only on the priming of the initialization discharge in the conventional panel. This is performed in a state where proper priming is supplied. Therefore, discharge delay is small, high-speed and stable address discharge can be realized, and a high-quality image can be displayed. In addition, by providing the floating electrode, an effect of suppressing an increase in the write voltage can be obtained.

本発明に係るプラズマディスプレイパネルは、書込み電圧の上昇を抑制しながら書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することができるので、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネル等に有用である。 The plasma display panel according to the present invention can provide a plasma display panel capable of performing a writing operation stably and at high speed while suppressing an increase in writing voltage, and capable of high definition. This is useful for plasma display panels used for monitors and the like.

本発明の実施の形態におけるプラズマディスプレイパネルを示す断面図Sectional drawing which shows the plasma display panel in embodiment of this invention 同パネルの構造を示す分解斜視図Exploded perspective view showing the structure of the panel 同パネルの電極配列図Electrode arrangement of the panel 同パネルの駆動波形図Drive waveform diagram of the panel 同パネルの各電極の構成を模式的に示す斜視図The perspective view which shows the structure of each electrode of the panel typically

符号の説明Explanation of symbols

２１前面基板
２２走査電極
２２ａ，２３ａ透明電極
２２ｂ，２３ｂ金属母線
２２ｂ’ 突出部分
２３維持電極
２４誘電体層
２５保護層
２８光吸収層
３１背面基板
３２データ電極
３３ａ，３３ｂ誘電体層
３４隔壁
３４ａ縦壁部
３４ｂ横壁部
３５蛍光体層
３６プライミング電極
３７フローティング電極
４０放電セル
４１隙間部
４１ａプライミングセル DESCRIPTION OF SYMBOLS 21 Front substrate 22 Scan electrode 22a, 23a Transparent electrode 22b, 23b Metal bus line 22b 'Protruding part 23 Sustain electrode 24 Dielectric layer 25 Protection layer 28 Light absorption layer 31 Back substrate 32 Data electrode 33a, 33b Dielectric layer 34 Partition 34a Vertical Wall part 34b Horizontal wall part 35 Phosphor layer 36 Priming electrode 37 Floating electrode 40 Discharge cell 41 Gap part 41a Priming cell

Claims

第１の基板と、
前記第１の基板上にあって、互いに平行に配置した走査電極および維持電極と、
放電空間を挟んで前記第１の基板に対向配置される第２の基板と、
前記第２の基板上にあって、前記走査電極と交差する方向に配置したデータ電極と、
前記第２の基板上にあって、前記走査電極と平行に配置し、かつ前記データ電極と電気的に絶縁されたプライミング電極と、
前記第２の基板上にあって、前記データ電極上に配置し、前記データ電極と電気的に絶縁されたフローティング電極と
を備えたプラズマディスプレイパネル。 A first substrate;
A scan electrode and a sustain electrode on the first substrate and arranged parallel to each other;
A second substrate disposed opposite to the first substrate across a discharge space;
A data electrode on the second substrate and disposed in a direction intersecting the scan electrode;
A priming electrode on the second substrate, disposed in parallel with the scan electrode and electrically insulated from the data electrode;
A plasma display panel comprising a floating electrode disposed on the data electrode and electrically insulated from the data electrode on the second substrate.

前記走査電極および前記維持電極と前記データ電極とが対向する各々の放電空間に対応する各々のフローティング電極は互いに電気的に分離されて形成されていることを特徴とする請求項１に記載のプラズマディスプレイパネル。 2. The plasma according to claim 1, wherein the floating electrodes corresponding to the discharge spaces in which the scan electrode, the sustain electrode, and the data electrode face each other are formed to be electrically separated from each other. Display panel.

前記第２の基板上にあって、前記データ電極を覆うように形成した誘電体層を備え、
前記プライミング電極および前記フローティング電極は前記誘電体層上に配置された
ことを特徴とする請求項１または請求項２に記載のプラズマディスプレイパネル。 A dielectric layer formed on the second substrate so as to cover the data electrode;
3. The plasma display panel according to claim 1, wherein the priming electrode and the floating electrode are disposed on the dielectric layer.

前記フローティング電極の電極幅は前記データ電極の電極幅よりも広いことを特徴とする請求項１から請求項３のいずれかに記載のプラズマディスプレイパネル。 4. The plasma display panel according to claim 1, wherein an electrode width of the floating electrode is wider than an electrode width of the data electrode. 5.

前記フローティング電極は、放電空間を挟んで前記データ電極と前記走査電極とが対向する側のデータ電極上に設けられたことを特徴とする請求項１から請求項４のいずれかに記載のプラズマディスプレイパネル。 5. The plasma display according to claim 1, wherein the floating electrode is provided on a data electrode on a side where the data electrode and the scanning electrode face each other with a discharge space interposed therebetween. panel.