JP2005099317A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2005099317A JP2005099317A JP2003331802A JP2003331802A JP2005099317A JP 2005099317 A JP2005099317 A JP 2005099317A JP 2003331802 A JP2003331802 A JP 2003331802A JP 2003331802 A JP2003331802 A JP 2003331802A JP 2005099317 A JP2005099317 A JP 2005099317A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- organic
- electrode
- display device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 97
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 claims description 16
- 238000005401 electroluminescence Methods 0.000 description 129
- 239000010408 film Substances 0.000 description 92
- 239000002184 metal Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、表示装置に関し、特に、有機EL(Electro Luminescence)表示装置などの自発光型の表示装置に関する。 The present invention relates to a display device, and more particularly to a self-luminous display device such as an organic EL (Electro Luminescence) display device.
近年、有機EL表示装置やFED(Field Emission Display)などの自発光型表示装置の研究開発が活発に行われている。特に有機EL表示装置は、低電圧・低消費電力で駆動可能であるので、携帯電話やPDA(Personal Digital Assistants)などの携帯電子機器用の表示装置として注目されている。 In recent years, research and development of self-luminous display devices such as organic EL display devices and FED (Field Emission Display) have been actively conducted. In particular, since organic EL display devices can be driven with low voltage and low power consumption, they attract attention as display devices for portable electronic devices such as mobile phones and PDAs (Personal Digital Assistants).
有機EL表示装置用の回路構成としては、種々の構成が提案されている。図15および図16に、特許文献1に開示されているアクティブマトリクス型の回路構成を示す。図15は1画素に対応した領域の等価回路を示し、図16は1画素に対応した領域を模式的に示す平面図である。
Various configurations have been proposed as circuit configurations for organic EL display devices. 15 and 16 show an active matrix circuit configuration disclosed in
この回路構成では、図15および図16に示すように、1画素に4つのトランジスタ(アクティブ素子)Q1〜Q4と2つのキャパシタC1、C2とが設けられ、これらにデータ配線xn、xn’、走査配線yn、電源配線BH、BLが接続されている。トランジスタQ1、Q2は、有機EL素子の陽極(画素電極)Aに接続されている。 In this circuit configuration, as shown in FIGS. 15 and 16, four transistors (active elements) Q 1 to Q 4 and two capacitors C 1 and C 2 are provided in one pixel, and data wiring x n is provided to these transistors. , X n ′, scan wiring y n , and power supply wirings B H and B L are connected. The transistors Q 1 and Q 2 are connected to the anode (pixel electrode) A of the organic EL element.
図16からわかるように、各種の配線およびトランジスタと、有機EL素子とは、トランジスタQ1、Q2のドレイン電極と画素電極Aとを接続する領域を除き、相互に重なり合わないよう構成されている。これは、配線と画素電極Aとが絶縁膜(無機材料からなる薄膜)を介して交差すると、配線の電位変化が画素電極Aに悪影響を与える(「クロストーク」と呼ばれる)からである。また、有機EL素子から出射される光がトランジスタに入射すると、トランジスタの素子特性が劣化するからでもある。
図15および図16に例示するように、有機EL素子を駆動するには、多くのトランジスタやキャパシタ、各種の配線が必要である。 As illustrated in FIGS. 15 and 16, many transistors, capacitors, and various wirings are required to drive the organic EL element.
しかしながら、図16に示すように、有機EL素子を配線(データ配線xn、xn’や走査配線ynあるいは電源配線BH、BL)やトランジスタQ1〜Q4と重ならないように配置すると、有機EL素子の基板面内方向のサイズ(画素電極Aのサイズ)を小さくせざるを得ず、画素領域内で有機EL素子が占める面積比率(以下、発光面積比率S0と呼ぶ)が低下してしまう。 However, as shown in FIG. 16, so as not to overlap the organic EL element wiring (data wiring x n, x n 'and the scanning lines y n or power wiring B H, B L) and and transistors Q 1 to Q 4 Then, the size of the organic EL element in the substrate plane direction (the size of the pixel electrode A) must be reduced, and the area ratio occupied by the organic EL element in the pixel region (hereinafter referred to as the light emission area ratio S0) decreases. Resulting in.
有機EL表示装置のパネル輝度は、発光面積比率S0と、有機EL素子の単位面積あたりの発光輝度L0との積に比例するので、発光面積比率S0が低下すると、所望するパネル輝度を実現するためには、発光輝度L0を高くする必要がある。 The panel luminance of the organic EL display device is proportional to the product of the light emission area ratio S0 and the light emission luminance L0 per unit area of the organic EL element, so that when the light emission area ratio S0 decreases, the desired panel luminance is realized. Therefore, it is necessary to increase the light emission luminance L0.
一方、有機EL素子の輝度半減寿命T50は、有機EL素子の単位面積あたりの発光輝度L0が高いほど短くなる。具体的には、輝度半減寿命T50と発光輝度L0とは、反比例する関係(概ねT50×L0=一定)にある。そのため、所望のパネル輝度を得るために発光輝度L0を高くすると、輝度半減寿命T50が短くなってしまう。 On the other hand, the luminance half life T50 of the organic EL element becomes shorter as the emission luminance L0 per unit area of the organic EL element is higher. Specifically, the luminance half life T50 and the light emission luminance L0 are in an inversely proportional relationship (approximately T50 × L0 = constant). Therefore, if the light emission luminance L0 is increased to obtain a desired panel luminance, the luminance half life T50 is shortened.
有機EL表示装置は、低電圧・低消費電力で駆動可能なディスプレイとして注目されているものの、未だその市場規模は小さい。これは、有機EL素子の輝度半減寿命が短いためである。したがって、発光面積比率が低くなるような回路構成を採用すると、輝度半減寿命をさらに縮めてしまい、有機EL表示装置の用途を制限してしまう。 Although organic EL display devices are attracting attention as displays that can be driven with low voltage and low power consumption, the market scale is still small. This is because the luminance half life of the organic EL element is short. Therefore, if a circuit configuration in which the light emitting area ratio is reduced is adopted, the luminance half-life is further shortened, and the use of the organic EL display device is limited.
本発明は、上記問題に鑑みてなされたものであり、その目的は、発光素子の寿命が長い自発光型の表示装置を提供することにある。 The present invention has been made in view of the above problems, and an object thereof is to provide a self-luminous display device having a long light-emitting element life.
本発明による表示装置は、主面と前記主面に対向する裏面とを有する基板と、前記基板の前記主面上に設けられた配線群と、前記基板の前記主面上に設けられ、少なくともゲート電極を有するアクティブ素子と、前記配線群および前記アクティブ素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に設けられた発光素子とを備え、前記発光素子から前記基板の前記主面に入射し、前記基板を透過して前記基板の前記裏面から出射する光を用いて表示を行う表示装置であって、前記発光素子は、前記アクティブ素子の前記ゲート電極および/または前記配線群に部分的に重なっており、そのことによって上記目的が達成される。 The display device according to the present invention includes a substrate having a main surface and a back surface facing the main surface, a wiring group provided on the main surface of the substrate, and provided on the main surface of the substrate, An active element having a gate electrode, a first interlayer insulating film covering the wiring group and the active element, and a light emitting element provided on the first interlayer insulating film, the light emitting element to the main substrate of the substrate A display device that performs display using light incident on a surface, transmitted through the substrate, and emitted from the back surface of the substrate, wherein the light emitting element includes the gate electrode and / or the wiring group of the active element The above object is achieved by this.
ある好適な実施形態において、前記第1層間絶縁膜は樹脂材料から形成されている。 In a preferred embodiment, the first interlayer insulating film is made of a resin material.
ある好適な実施形態において、本発明による表示装置は、前記アクティブ素子と前記第1層間絶縁膜との間に設けられた遮光膜を備える。 In a preferred embodiment, the display device according to the present invention includes a light shielding film provided between the active element and the first interlayer insulating film.
ある好適な実施形態において、前記発光素子は、前記基板側から第1電極、発光層および第2電極をこの順に有し、前記アクティブ素子に部分的に重なっており、前記発光素子は、さらに、前記第1電極の、前記アクティブ素子に重なる部分上に設けられた第2層間絶縁膜を有している。 In a preferred embodiment, the light emitting element has a first electrode, a light emitting layer, and a second electrode in this order from the substrate side, and partially overlaps the active element. The light emitting element further includes: A second interlayer insulating film provided on a portion of the first electrode overlapping the active element;
ある好適な実施形態において、空気の屈折率をn0、前記第1層間絶縁膜の屈折率をn1、前記第1層間絶縁膜の厚さをdとしたとき、前記アクティブ素子および/または前記配線群に重なっている前記発光素子の領域の幅wは、−d・tan(sin-1(n0/n1))≦w≦d・tan(sin-1(n0/n1))の関係を満足する。 In a preferred embodiment, when the refractive index of air is n 0 , the refractive index of the first interlayer insulating film is n 1 , and the thickness of the first interlayer insulating film is d, the active element and / or the The width w of the region of the light emitting element overlapping the wiring group is −d · tan (sin −1 (n 0 / n 1 )) ≦ w ≦ d · tan (sin −1 (n 0 / n 1 )) Satisfy the relationship.
ある好適な実施形態において、前記配線群は、第1配線と、前記第1配線に交差する第2配線とを含む。 In a preferred embodiment, the wiring group includes a first wiring and a second wiring that intersects the first wiring.
ある好適な実施形態において、前記配線群は、前記第1配線または前記第2配線に交差する第3配線をさらに含み、前記発光素子は、前記基板側から第1電極、発光層および第2電極をこの順に有し、前記表示装置は、前記第1層間絶縁膜上に設けられ、前記第3配線に電気的に接続された第3電極をさらに備え、前記第3電極と前記第2電極とが電気的に接続され、そのことによって前記第3配線と前記第2電極とが電気的に接続されている。 In a preferred embodiment, the wiring group further includes a third wiring intersecting the first wiring or the second wiring, and the light emitting element includes a first electrode, a light emitting layer, and a second electrode from the substrate side. The display device further includes a third electrode provided on the first interlayer insulating film and electrically connected to the third wiring, wherein the third electrode, the second electrode, Are electrically connected, whereby the third wiring and the second electrode are electrically connected.
ある好適な実施形態において、前記発光素子は有機EL素子である。 In a preferred embodiment, the light emitting element is an organic EL element.
以下、本発明の作用について説明する。 The operation of the present invention will be described below.
本発明による表示装置では、発光素子が、アクティブ素子のゲート電極および/または配線群に第1層間絶縁膜を介して部分的に重なっている。従って、アクティブ素子のゲート電極や配線群に発光素子が重ならない従来の構成に比べ、実効的な発光面積比率を高くすることができ、その分発光素子の単位面積あたりの発光輝度を低くすることができる。そのため、発光素子の寿命(輝度半減寿命)を長くすることができる。 In the display device according to the present invention, the light emitting element partially overlaps the gate electrode and / or the wiring group of the active element via the first interlayer insulating film. Therefore, the effective light emitting area ratio can be increased and the light emission luminance per unit area of the light emitting element can be reduced by that amount compared to the conventional configuration in which the light emitting element does not overlap the gate electrode or the wiring group of the active element. Can do. Therefore, the lifetime (luminance half-life) of the light emitting element can be extended.
第1層間絶縁膜が樹脂材料から形成されていると、透明度が高い厚膜を容易に形成することができ、アクティブ素子のゲート電極・配線群と発光素子とが重なることによる悪影響(例えばクロストーク)の発生を効果的に抑制することができる。 When the first interlayer insulating film is made of a resin material, a thick film with high transparency can be easily formed, and adverse effects caused by overlapping of the gate electrode / wiring group of the active element and the light emitting element (for example, crosstalk) ) Can be effectively suppressed.
アクティブ素子と第1層間絶縁膜との間に遮光膜を設けると、発光素子からアクティブ素子に入射する光の量を低減し、アクティブ素子への光入射によるアクティブ素子の特性変化を抑制することができる。 Providing a light shielding film between the active element and the first interlayer insulating film reduces the amount of light incident on the active element from the light emitting element, and suppresses changes in the characteristics of the active element due to light incident on the active element. it can.
発光素子が、基板側から第1電極、発光層および第2電極をこの順に有し、アクティブ素子に部分的に重なっている場合には、第1電極のアクティブ素子に重なる部分上に第2層間絶縁膜を設けると、第2層間絶縁膜上の発光層には電流がほとんど流れず、発光素子のアクティブ素子に重なる部分は発光しないので、アクティブ素子への光入射によるアクティブ素子の特性変化を抑制することができる。 When the light-emitting element has the first electrode, the light-emitting layer, and the second electrode in this order from the substrate side and partially overlaps the active element, the second interlayer is formed on the portion of the first electrode that overlaps the active element. When an insulating film is provided, almost no current flows in the light emitting layer on the second interlayer insulating film, and the portion of the light emitting element that overlaps the active element does not emit light, thereby suppressing changes in the characteristics of the active element due to light incidence on the active element can do.
空気の屈折率をn0、第1層間絶縁膜の屈折率をn1、第1層間絶縁膜の厚さをdとしたとき、アクティブ素子および/または配線群に重なっている発光素子の領域の幅wが、−d・tan(sin-1(n0/n1))≦w≦d・tan(sin-1(n0/n1))の関係を満足すると、発光素子の発光効率を十分に高くするとともに発光素子の寿命を十分に長くすることができ、発光素子の発光効率と寿命とのバランスに優れた表示装置が得られる。 When the refractive index of air is n 0 , the refractive index of the first interlayer insulating film is n 1 , and the thickness of the first interlayer insulating film is d, the area of the light emitting element overlapping the active element and / or the wiring group When the width w satisfies the relationship of −d · tan (sin −1 (n 0 / n 1 )) ≦ w ≦ d tan (sin −1 (n 0 / n 1 )), the light emission efficiency of the light emitting element is increased. The lifetime of the light emitting element can be sufficiently increased while being sufficiently high, and a display device having an excellent balance between the light emitting efficiency and the lifetime of the light emitting element can be obtained.
配線群は、典型的には、第1配線と、第1配線に交差する第2配線とを含んでいる。第1配線は、例えば、アクティブ素子のゲート電極に電気的に接続されるゲート配線であり、第2配線は、例えば、アクティブ素子のソース電極に電気的に接続されるソース配線である。 The wiring group typically includes a first wiring and a second wiring that intersects the first wiring. The first wiring is, for example, a gate wiring that is electrically connected to the gate electrode of the active element, and the second wiring is, for example, a source wiring that is electrically connected to the source electrode of the active element.
発光素子が、基板側から第1電極、発光層および第2電極をこの順に有している場合、第2電極の抵抗に起因した第2電極の電位低下が発生し、発光素子の発光輝度の低下が発生することがあるが、第1配線や第2配線とは異なる第3配線(第1配線または第2配線に交差する)を設け、この第3配線と第2電極とを電気的に接続すると、第2電極の電位低下の発生を抑制し、発光素子の発光輝度の低下を抑制することができる。そのため、表示面内の輝度のバラツキを抑制し、均一な表示を実現することができる。また、第2電極に発生する電位低下を抑制することによって、第2電極での発熱を抑制することができるので、そのことによって発光素子の寿命を延ばすことができるという利点も得られる。第3配線は、例えば、第1配線または第2配線と同一の導電膜から形成され同一のレベルに位置している(すなわち第1層間絶縁膜と基板との間に位置している)ので、具体的には、第1層間絶縁膜上に第3配線に電気的に接続された第3電極を設け、この第3電極と第2電極とを電気的に接続することによって、第3配線と第2電極とを電気的に接続することができる。 When the light emitting element has the first electrode, the light emitting layer, and the second electrode in this order from the substrate side, the potential drop of the second electrode due to the resistance of the second electrode occurs, and the light emission luminance of the light emitting element is reduced. Although a reduction may occur, a third wiring (crossing the first wiring or the second wiring) different from the first wiring or the second wiring is provided, and the third wiring and the second electrode are electrically connected to each other. When connected, it is possible to suppress a decrease in potential of the second electrode and to suppress a decrease in light emission luminance of the light emitting element. Therefore, variation in luminance within the display surface can be suppressed and uniform display can be realized. Moreover, since the heat generation at the second electrode can be suppressed by suppressing the potential drop generated in the second electrode, the advantage that the lifetime of the light emitting element can be extended is also obtained. For example, the third wiring is formed from the same conductive film as the first wiring or the second wiring and is located at the same level (that is, located between the first interlayer insulating film and the substrate). Specifically, a third electrode electrically connected to the third wiring is provided on the first interlayer insulating film, and the third wiring is electrically connected to the third electrode by electrically connecting the third electrode and the second electrode. The second electrode can be electrically connected.
本発明は、発光素子として有機EL素子を備えた表示装置に特に好適に用いることができる。 The present invention can be particularly suitably used for a display device including an organic EL element as a light emitting element.
本発明による表示装置では、発光素子が、アクティブ素子のゲート電極および/または配線群に層間絶縁膜を介して部分的に重なっているので、画素領域内の実効的な発光面積比率を高くすることができ、その分発光素子の単位面積あたりの発光輝度を低くすることができる。そのため、発光素子の寿命(輝度半減寿命)を長くすることができる。 In the display device according to the present invention, since the light emitting element partially overlaps the gate electrode and / or the wiring group of the active element through the interlayer insulating film, the effective light emitting area ratio in the pixel region is increased. Accordingly, the light emission luminance per unit area of the light emitting element can be reduced accordingly. Therefore, the lifetime (luminance half-life) of the light emitting element can be extended.
以下、図面を参照しながら本発明の実施形態を説明する。なお、以下では、アクティブ素子としてTFT(薄膜トランジスタ)、発光素子として有機EL(エレクトロルミネッセンス)素子を備えた有機EL表示装置を例として本発明の実施形態を説明するが、本発明はこれに限定されず、FED(Field Emission Display)等にも好適に用いられる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following, embodiments of the present invention will be described by taking an organic EL display device including a TFT (thin film transistor) as an active element and an organic EL (electroluminescence) element as a light emitting element, but the present invention is not limited thereto. In addition, it is also suitably used for FED (Field Emission Display) and the like.
(実施形態1)
図1および図2に、本実施形態における有機EL表示装置100を模式的に示す。図1は、表示装置100を模式的に示すブロック図であり、図2は、表示装置100の1つの画素領域を示す等価回路図である。
(Embodiment 1)
1 and 2 schematically show an organic
表示装置100は、図1に示すように、ゲート配線Gi(i=1、2、3、・・・)と、ゲート配線Giに交差するソース配線Sj(j=1、2、3、・・・)と、ソース配線Sjに略平行に延びる電源配線Vsとを有する。ゲート配線Giおよびソース配線Sjは、ゲートドライバ回路2およびソースドライバ回路3にそれぞれ接続されており、電源配線Vsは、電源に接続されている。ゲート配線Giとソース配線Siとによって囲まれた領域のそれぞれに画素Aijが規定される。表示装置100が有する複数の画素のそれぞれごとに、図2に示すように、スイッチング用TFT4、駆動用TFT5、コンデンサ(キャパシタ)6および有機EL素子7が設けられている。
As shown in FIG. 1, the
駆動用TFT5および有機EL素子7は、電源配線Vsと対向電極(共通電位Vcomを与えられ、有機EL素子7の陰極として機能する)との間に、直列に接続されている。つまり、駆動用TFT5のソース電極が電源配線Vsに接続され、駆動用TFT5のドレイン電極が有機EL素子7の陽極に接続されており、この駆動用TFT5によって、電源配線Vsから有機EL素子7への電流の流れが制御される。有機EL素子7は、電源配線Vsから電流を供給されることによって発光する。
The driving
スイッチング用TFT4は、そのゲート電極がゲート配線Giと接続され、ソース電極がソース配線Sjに接続され、ドレイン電極が駆動用TFT5のゲート電極と接続されている。このスイッチング用TFT4によって、駆動用TFT5のオン状態とオフ状態とが切り替えられる。
The switching
コンデンサ6を構成する一対の電極のうちの一方は、スイッチング用TFT4のドレイン電極と駆動用TFT5のゲート電極とに接続されており、他方の電極は、電源配線Vsに接続されている。コンデンサ6は、スイッチング用TFT4がオン状態のときに電荷を蓄積しておき、スイッチング用TFT4がオフ状態となった後に駆動用TFT5にオン電圧を所定時間供給する。コンデンサ6がこのように機能することによって、有機EL素子7はスイッチング用TFT4がオフ状態となった後も所定時間発光し続ける。
One of the pair of electrodes constituting the
次に、図3および図4を参照しながら、表示装置100の構造をより詳しく説明する。図3は、表示装置100の2つの画素領域の構造を模式的に示す上面図であり、図4は、図3中の4A−4A’線に沿った断面図である。
Next, the structure of the
表示装置100は、主面および裏面を有する透明基板(例えばガラス基板)1を有し、この基板1の主面上に配線群とアクティブ素子とが設けられている。
The
具体的には、基板1の主面上に半導体層(例えばSi薄膜)8が形成され、この半導体層8上にゲート絶縁膜が形成されている。ゲート絶縁膜上に、ゲート配線Gi、ゲート電極4Gおよび5Gが形成され、これらを覆うようにさらに絶縁膜9が形成されている。絶縁膜9上に、ソース配線Sj、ソース電極4S、5S、ドレイン電極4D、5Dおよび電源配線Vsが形成されている。ソース電極4S、5S、ドレイン電極4Dおよび5Dは、ゲート絶縁膜および絶縁膜9に形成されたスルーホール10を介して半導体層8に電気的に接続されている。上記のように構成された積層構造によって、スイッチング用TFT4および駆動用TFT5が形成されている。本実施形態におけるスイッチング用TFT4および駆動用TFT5は、CG(Continuous Grain)シリコンTFTである。
Specifically, a semiconductor layer (for example, Si thin film) 8 is formed on the main surface of the
表示装置100では、スイッチング用TFT4、駆動用TFT5、ゲート配線Gi、ソース配線Sjおよび電源配線Vsを覆うように、層間絶縁膜(後述するさらなる層間絶縁膜と区別するために「第1層間絶縁膜」とも呼ぶ)12が設けられており、この層間絶縁膜12上に、発光素子としての有機EL素子7が設けられている。層間絶縁膜12は、典型的には、樹脂材料から形成されている。有機EL素子7は、透明基板1側から画素電極13、有機EL層19および対向電極20をこの順で有している。
In the
画素電極(例えばITO層)13は、層間絶縁膜12上に形成されており、層間絶縁膜12に形成されたスルーホール18を介して駆動用TFT5のドレイン電極5Dに電気的に接続されている。画素電極13は、有機EL素子7の陽極として機能する。
The pixel electrode (for example, ITO layer) 13 is formed on the
有機EL層19は、発光層を含み、画素電極13上に形成されている。なお、本実施形態では、図4に示すように、隣接する画素電極13間と画素電極13のエッジ部とを覆うように絶縁膜(例えばSiO2層)14が形成されており、有機EL層19は実際にはこの絶縁膜14上にも形成されているが、絶縁膜14上の有機EL層19にはほとんど電流が流れず、絶縁膜14上の有機EL層19は発光しないので、図3や図4では絶縁膜14上の有機EL層19を省略している。絶縁膜14上には、インクジェットプロセスを用いて有機EL層19を形成する際にその材料(インク)が隣接する画素領域に流入しないようにするためのバンク(例えば層間絶縁膜と同様の樹脂膜からなる)15が形成されている。
The
対向電極(例えばAl層やAg層などの金属層)20は、画素電極13およびバンク15を覆うように形成されており、有機EL素子7の陰極として機能する。対向電極20は、典型的には複数の画素にわたって連続しており、共通の電位(電圧)を与えられる。
The counter electrode (for example, a metal layer such as an Al layer or an Ag layer) 20 is formed so as to cover the
上記の構成を有する表示装置100は、有機EL素子7から基板1の主面に入射し、基板1を透過して裏面から出射する光を用いて表示を行う。つまり、表示装置100は、いわゆるボトム・エミッション型の有機EL表示装置である。
The
本発明による表示装置100では、図3および図4に示すように、発光素子としての有機EL素子7が、配線群(ゲート配線Gi、ソース配線Sjおよび電源配線Vs)およびアクティブ素子(スイッチング用TFT4および駆動用TFT5)に部分的に重なっている。従って、画素領域のうち、遮光材料からなる層(ゲート配線Giなどの配線やゲート電極Giなどの電極;以下「遮光層」とも称する)が形成されていない領域を有効に利用することができる。例えば、アクティブ素子であるTFT4および5が形成されている領域には、遮光層が形成されていない領域(ゲート電極とソース電極との間やゲート電極とドレイン電極との間など)が存在しているので、有機EL素子7がTFT4および5と重なっていると、このような領域からも光を出射することができる。そのため、画素領域内での発光面積を大きくして発光面積比率を高くすることができる。
In the
また、有機EL素子7から出射され、遮光層に到達した光は、その一部が吸収されるものの、他の一部は有機EL素子7側に反射される。有機EL素子7側に反射された光は、典型的には金属層である対向電極(陰極)20によって再び基板1側に反射され、その一部は、遮光層をそれて基板1に到達し、裏面から出射する。従って、有機EL素子7の遮光層に重なっている部分は、遮光層に重なっていない部分に比べれば程度は低いものの、表示に寄与する。そのため、有機EL素子7が配線およびアクティブ素子に部分的に重なっている表示装置100では、画素領域のうちの遮光層が形成されていない領域を有効に利用できるだけでなく、遮光層が形成されている領域上の有機EL素子7をも表示に寄与させることができるので、その分実効的な発光面積の比率をさらに高くすることができる。
Further, the light emitted from the
このように、本発明による表示装置100では、画素領域内の実効的な発光面積比率を高くすることができるので、その分有機EL素子7の単位面積あたりの発光輝度を低くすることができる。そのため、有機EL素子7の寿命(輝度半減寿命)を長くすることができる。
As described above, in the
ここで、有機EL素子7の遮光層に重なっている部分がどの程度表示に寄与するのかを検証する。
Here, it is verified how much the portion of the
有機EL素子7のある場所から発せられた光に着目すると、この光が発せられた場所と、遮光層で反射されて有機EL素子7に戻ってきた場所との間隔は、図5に示すように、有機EL素子7からの出射角(基板法線方向となす角)θと、層間絶縁膜12の厚さdに依存して変化する。
Focusing on the light emitted from a certain place of the
例えば、層間絶縁膜12の厚さdが3μm、ゲート配線Giの幅が4μm、ソース配線Sjの幅が4μm〜6μmの場合において、配線(ゲート配線Giやソース配線Sj)の端辺から2μm内側の位置(図5中のx=2μm)Pから出射された光を考える。
For example, when the thickness d of the
この光が、配線によって反射された後に有機EL素子7の配線に重ならない部分に戻ってくるためには、出射角θは、下式(1)を満足する必要がある。有機EL素子7の配線に重ならない部分に戻ってきた光は、図5に示すように、対向電極20で反射された後は、配線に遮られない。なお、陽極13や有機EL層19の厚さは、合計しても0.5μm以下であり、典型的には層間絶縁膜12の厚さdに比べて十分に小さいので、ここでは無視できる。
In order for this light to return to the portion that does not overlap the wiring of the
θ>tan-1(x/2d)=tan-1(2/6)≒18.4°・・・(1) θ> tan −1 (x / 2d) = tan −1 (2/6) ≈18.4 ° (1)
また、一般に、屈折率の異なる2つの層間に光が入射する場合、入射角θi、屈折角(出射角)θr、入射側の層の屈折率niおよび出射側の層の屈折率nrの間には、下式(2)で表されるスネルの法則が成立する。 In general, when light is incident between two layers having different refractive indexes, the incident angle θ i , the refractive angle (outgoing angle) θ r , the refractive index n i of the incident side layer, and the refractive index n of the outgoing side layer Between r , Snell's law expressed by the following equation (2) holds.
ni・sinθi=nr・sinθr・・・(2) n i · sin θ i = n r · sin θ r (2)
層間絶縁膜12を通過した光が基板1の裏面から空気中に出射するには、この光が基板1の裏面と空気層との界面で全反射しない(空気層への出射角が90°未満)ことが必要であるから、空気の屈折率をn0(≒1)、層間絶縁膜12の屈折率をn1とすると、式(2)より、光の出射角θは、下式(3)を満足する必要がある。
In order for the light that has passed through the
n1・sinθ<n0・sin(90°)=1・sin(90°)=1・・・(3) n 1 · sin θ <n 0 · sin (90 °) = 1 · sin (90 °) = 1 (3)
ここで、層間絶縁膜12の屈折率n1を例えば1.8とすると、式(3)から下式(4)が導かれる。
Here, when the refractive index n 1 of the
θ<sin-1(1/n1)=sin-1(1/1.8)≒33.7°・・・(4) θ <sin −1 (1 / n 1 ) = sin −1 (1 / 1.8) ≈33.7 ° (4)
従って、式(1)および(4)を満足する角度θで有機EL素子7から出射した光は、一旦遮光層で反射された後には遮光層で遮られず、基板1の裏面から出射されて表示に寄与する。
Therefore, the light emitted from the
なお、式(1)は、光が有機EL素子7に戻ったときに配線に重ならない部分に到達する場合を見積もっているので、式(1)で規定される角度範囲よりも小さな角度で出射された光であっても、対向電極20で反射された後に遮光層で遮られないことがある。また、実際には、ゲート配線Giやソース配線Si上の層間絶縁膜12の表面は、ゲート配線Giやソース配線Sjの厚さを反映した凸形状を有しているので、対向電極20の基板1側の表面は基板1の主面に対して若干傾斜している。そのため、実際には上記見積もりより多くの光が基板1の裏面から出射して表示に寄与する。
Since the formula (1) estimates the case where the light reaches the portion that does not overlap the wiring when returning to the
上記の検証からもわかるように、樹脂材料等を用いて厚い層間絶縁膜を形成することで、有機EL素子7の遮光層に重なっている部分だけでなく、遮光層に重なっている部分も表示に寄与している。
As can be seen from the above verification, by forming a thick interlayer insulating film using a resin material or the like, not only the portion overlapping the light shielding layer of the
なお、本実施形態の表示装置100は、図3に示すように、スイッチング用TFT4のゲート電極4G付近(図3中に示す領域E)の半導体層8を覆うように遮光膜17が形成されている。従って、有機EL素子7からスイッチング用TFT4に入射する光の量を低減し、TFT4への光の入射によるオフリーク電流(ゲート電極4Gへオフ電位を印加している状態でソース−ドレイン間に流れる電流)の発生が抑制される。そのため、コンデンサ6に蓄積された電荷量の変動を抑制して駆動用TFT5のゲート電位を安定化することができ、その結果、駆動用TFT5を介して有機EL素子7に流れる電流量を厳密に制御することができる。このように、アクティブ素子と発光素子との間に遮光膜を設けることによって、アクティブ素子に発光素子からの光が入射することによる悪影響の発生を抑制することができる。なお、TFT4と層間絶縁膜12との間に遮光膜17が形成されていても、遮光膜17上の有機EL層19は、表示に寄与し、実効的な発光面積の増加に寄与する。このとき、遮光膜17の光反射率が、半導体層8の光反射率よりも高ければ、表示に寄与する光の量が増加するという効果も得られる。
In the
なお、本実施形態における表示装置100では、図3に示すように、駆動用TFT5上には遮光膜が設けられていないが、これは、駆動用TFT5に光が入射してオフリーク電流が多少発生しても、そのことによる有機EL素子7の発光光量の変化は無視できる程少さいからである。
In the
遮光膜17は、例えば、ソース配線Sjやソース電極4Sと同じ金属層から形成することができる。ただし、遮光膜17をソース電極4S等と同じ金属層から形成する場合、図3に示すように、遮光膜17とソース電極4Sとを所定の距離だけ離して形成する必要があるため、TFT4の半導体層8の全ての部分を覆うように遮光膜を形成することはできない。この場合、半導体層8の遮光膜17に覆われていない部分に光が入射することによってオフリーク電流が発生する可能性がある。
The
図6に示すように、画素電極13のTFT4、5に重なる部分上に層間絶縁膜14’(第1層間絶縁膜12と区別するために「第2層間絶縁膜」ともよぶ)を設けると、層間絶縁膜14’上の有機EL層19には電流がほとんど流れず、有機EL素子7のTFT4、5に重なる部分は発光しないので、TFT4、5への光入射によるオフリーク電流の発生(TFT特性の変化)をより確実に抑制することができる。層間絶縁膜14’は、例えば、画素電極13間に設けられる絶縁膜14と同じ誘電体層(例えばSiO2層)から形成することができる。
As shown in FIG. 6, when an
なお、有機EL素子7は、必ずしも画素領域内のすべての配線・アクティブ素子と重なっている必要はない。有機EL素子7の配線・アクティブ素子に重なる部分は、重ならない部分に比べて表示への寄与が低いので、有機EL素子7を配線・アクティブ素子に重なるように設けると、発光効率は低下する。そのため、必要に応じて、図7に示すように、有機EL素子7(有機EL層19)をある配線(ここではソース配線Sj)またはあるアクティブ素子とは重ね、他のある配線(ここでは電源配線Vs)または他のあるアクティブ素子とは離間させることによって、有機EL素子7の発光効率を十分に高くし、且つ、有機EL素子7の寿命を十分に長くすることが可能となる。また、有機EL素子7は、アクティブ素子のすべての部分に重なっている必要はなく、少なくともゲート電極に重なることによって本発明の効果が得られる。
The
以下、有機EL素子7と配線および/またはアクティブ素子との重ね幅および離間幅の好ましい範囲を説明する。
Hereinafter, preferred ranges of the overlapping width and the separation width between the
まず、発光効率を向上させるための好ましい離間幅を説明する。図7に示すように、有機EL素子7(有機EL層19)からは、垂直方向(基板1の法線方向)だけでなく、斜め方向にも光(図7中の光線a1、a2)が出射する。そのため、直下に遮光層が配置されていない部分であっても、そこから斜めに出射する光は、遮光層によって遮られることがあり、そのことによって有機EL素子7の発光効率が低下してしまう。
First, a preferable separation width for improving luminous efficiency will be described. As shown in FIG. 7, light (light rays a1 and a2 in FIG. 7) is emitted from the organic EL element 7 (organic EL layer 19) not only in the vertical direction (normal direction of the substrate 1) but also in an oblique direction. Exit. Therefore, even in a portion where the light shielding layer is not disposed directly below, the light emitted obliquely from there may be blocked by the light shielding layer, thereby reducing the light emission efficiency of the
まず、有機EL層19から斜めに出射する光が基板1の裏面から裏面と空気層との界面で全反射せずに出射するには、有機EL素子7からの出射角θが式(3)と同じ関係を満足する必要があり、層間絶縁膜12の屈折率n1を1.8とすれば、下式(5)の関係を満足する必要がある。
First, in order for light emitted obliquely from the
θ<sin-1(1/n1)=sin-1(1/1.8)≒33.7°・・・(5) θ <sin −1 (1 / n 1 ) = sin −1 (1 / 1.8) ≈33.7 ° (5)
一方、有機EL層19から出射角θで斜めに出射する光が、遮光層によって遮られないためには、発光した場所と遮光層の端辺との距離(基板法線方向からみたときのずれ)w1が下式(6)の関係を満足する必要がある。
On the other hand, in order to prevent the light emitted obliquely from the
w1>d・tanθ・・・(6) w1> d · tan θ (6)
ここで、層間絶縁膜12の厚さdを3μmとすると、式(5)および(6)から、距離w1は、下式(7)の関係を満足する必要がある。
Here, if the thickness d of the
w1>d・tanθ=3・tan(sin-1(1/1.8))
≒3・tan(33.7°)≒2μm ・・・(7)
w1> d · tan θ = 3 · tan (sin −1 (1 / 1.8))
≒ 3 ・ tan (33.7 °) ≒ 2μm (7)
図8に、好ましい離間幅で有機EL素子7が配置された構成を示す。図8に示す構成では、有機EL層19の端部と遮光層の端辺(ソース配線Sj、電源配線Vsのエッジ)との距離w1(すなわち有機EL素子19と遮光層との離間幅)が式(7)を満足するように有機EL素子7が配置されている。従って、有機EL層19から発せられる光のうち、表示に寄与し得る光が遮光層に遮られず、発光効率の低下を抑制することができる。
FIG. 8 shows a configuration in which the
次に、再び図7を参照しながら、有機EL素子7の長寿命化を図るための好ましい重ね幅を説明する。有機EL素子7(有機EL層19)からは、垂直方向だけでなく、斜め方向にも光が出射する。そのため、直下に遮光層が配置されている部分であっても、そこから斜めに出射する光の一部(図7中の光線b1、b2)は、遮光層によって遮られず、基板1の裏面から出射して表示に寄与する。
Next, referring to FIG. 7 again, a preferable overlapping width for extending the life of the
まず、有機EL層19から斜めに出射する光が基板1の裏面から裏面と空気層との界面で全反射せずに出射するには、有機EL素子7からの出射角θが式(5)と同じ関係を満足する必要がある。
First, in order for light emitted obliquely from the
一方、有機EL層19から出射角θで斜めに出射する光が、遮光層によって遮られないためには、発光した場所と遮光層の端辺との距離(基板法線方向からみたときのずれ)w2が下式(8)の関係を満足する必要がある。
On the other hand, in order to prevent the light emitted obliquely from the
w2<d・tanθ・・・(8) w2 <d · tan θ (8)
従って、層間絶縁膜12の厚さdを3μmとすると、式(5)および(8)から、距離w2は、下式(9)の関係を満足する必要がある。言い換えると、遮光層の端辺からの距離w2が式(9)で規定される上限値以上の場所に形成される有機EL層19は、表示に寄与しないので、このような場所に有機EL層19を形成しても長寿命化には寄与しない。
Therefore, when the thickness d of the
w2<d・tanθ=3・tan(sin-1(1/1.8))
≒3・tan(33.7°)≒2μm ・・・(9)
w2 <d · tan θ = 3 · tan (sin −1 (1 / 1.8))
≒ 3 ・ tan (33.7 °) ≒ 2μm (9)
図9に、好ましい重ね幅で有機EL素子7が配置された構成を示す。図9に示す構成では、有機EL層19の端部と遮光層の端辺との距離w2(すなわち有機EL素子19と遮光層との重ね幅)が式(9)を満足するように有機EL素子7が配置されている。例えば、電源配線Vs上の有機EL層19に着目すると、有機EL層19と電源配線Vsとの重ね幅w2が約2μm未満となっている。また、ソース配線Sj上の有機EL層19に着目すると、ソース配線Sjの幅が4μmであり、ソース配線Sj上の有機EL層19の任意の場所からソース配線Sjの端辺までの距離w2が約2μmとなっている。従って、有機EL層19の、直下に遮光層が配置されている部分から出射する光も表示に寄与させることができる。そのため、実効的な発光面積比率を高くすることができ、有機EL素子7の単位面積あたりの発光輝度を低くして有機EL素子7の寿命を長くすることができる。
FIG. 9 shows a configuration in which the
従って、配線群および/またはアクティブ素子に重なっている有機EL素子7の領域の幅wは、発光効率の向上を図る観点からは下式(10)を満足することが好ましく、有機EL素子7の長寿命化を図る観点からは下式(11)を満足することが好ましい。
Therefore, the width w of the region of the
w≧−d・tan(sin-1(1/n1))≒―2μm・・・(10)
w≦d・tan(sin-1(1/n1))≒2μm・・・(11)
w ≧ −d · tan (sin −1 (1 / n1)) ≈−2 μm (10)
w ≦ d · tan (sin −1 (1 / n1)) ≈2 μm (11)
そのため、有機EL素子7の発光効率と寿命(輝度半減寿命)とのバランスがとれた表示装置を実現するには、幅wを下式(12)を満足する範囲とすることが好ましく、例示した構成においては、下式(13)を満足する範囲とすることが好ましい。
Therefore, in order to realize a display device in which the light emission efficiency and the lifetime (luminance half-life) of the
−d・tan(sin-1(1/n1))≦w≦d・tan(sin-1(1/n1))
・・・(12)
−2μm≦w≦2μm ・・・(13)
−d · tan (sin −1 (1 / n1)) ≦ w ≦ d · tan (sin −1 (1 / n1))
(12)
-2 μm ≦ w ≦ 2 μm (13)
なお、式(10)〜(14)において、幅wは、正の値をとるときが重ね幅に相当し、負の値をとるときが離間幅に相当する。 In Expressions (10) to (14), the width w corresponds to the overlap width when taking a positive value, and corresponds to the separation width when taking a negative value.
次に、本実施形態における表示装置100の製造方法を説明する。表示装置100は、例えば、以下に記載する文献に開示されているような公知の材料および公知の手法を用いて製造することができる。
Next, a method for manufacturing the
アクティブ素子としては、例えば、低温ポリシリコンTFTやCGシリコンTFTを用いることができる。図2に示す回路構成は、例えば、「4.0-in. TFT-OLED Displays and a Novel Digital Driving Method」,SID'00 Digest,pp.924-927等に開示されている。また、CGシリコンTFTの製造プロセスは、例えば、「Continuous Grain Silicon Technology and Its Applications for Active Matrix Display」,AM-LCD 2000,pp.25-28等に開示されている。 As the active element, for example, a low-temperature polysilicon TFT or a CG silicon TFT can be used. The circuit configuration shown in FIG. 2 is disclosed in, for example, “4.0-in. TFT-OLED Displays and a Novel Digital Driving Method”, SID'00 Digest, pp. 924-927. The manufacturing process of the CG silicon TFT is disclosed in, for example, “Continuous Grain Silicon Technology and Its Applications for Active Matrix Display”, AM-LCD 2000, pp. 25-28.
発光素子である有機EL素子7としては、公知の構造の有機EL素子を広く用いることができる。有機EL素子の構造は、例えば、「Polymer Light-Emitting Diodes for use in Flat panel Display」,AM-LCD '01,pp.211-214等に開示されている。
As the
層間絶縁膜12は、樹脂材料から形成されていることが好ましい。樹脂材料を用いると、透明度が高い厚膜を容易に形成することができ、画素電極13と配線とが重なることによるクロストークの発生を効果的に抑制することができる。樹脂材料としては、フッ素系ポリマー樹脂(フッ素樹脂)を好適に用いることができる。フッ素系ポリマー樹脂を用いると、透明度が高い厚膜をより容易に形成することができ、クロストークの発生をより効果的に抑制することができる。フッ素系ポリマー樹脂としては、具体的には、JSR株式会社製のJASなどを用いることができる。また、クロストークの発生をより確実に抑制する観点からは、層間絶縁膜12の厚さは、1μm以上であることが好ましく、3μm以上であることがさらに好ましい。
The
(実施形態2)
図10、図11および図12を参照しながら、本実施形態における有機EL表示装置200を説明する。図10は表示装置200の1つの画素領域を示す等価回路図であり、図11は表示装置200の2つの画素領域の構造を示す上面図であり、図12は図11中の12A−12A’線に沿った断面図である。
(Embodiment 2)
The organic
表示装置200は、図10などに示すように、有機EL素子7の対向電極(陰極)20に電気的に接続されたさらなる電源配線Vcomを有している点において、図1などに示した表示装置100と異なっている。以下では、電源配線Vsを第1電源配線ともよび、電源配線Vcomを第2電源配線ともよぶ。
As shown in FIG. 10 and the like, the
本実施形態における第2電源配線Vcomは、図10および図11に示すように、第1電源配線Vsに略平行に延びるように設けられている。第2電源配線Vcomは、図12に示すように、ソース配線Vsなどと同じ金属層から形成されており、層間絶縁膜12に形成されたスルーホール41を介してコンタクト電極42に接続されている。
As shown in FIGS. 10 and 11, the second power supply wiring Vcom in the present embodiment is provided so as to extend substantially parallel to the first power supply wiring Vs. As shown in FIG. 12, the second power supply wiring Vcom is formed of the same metal layer as the source wiring Vs and the like, and is connected to the
層間絶縁膜12上に設けられたコンタクト電極42は、画素電極13と同じ金属層(例えばITO層)から形成されている。コンタクト電極42は、対向電極20と接触して電気的に接続されている。このように、第2電源配線Vcomは、コンタクト電極42を介して有機EL素子7の対向電極(陰極)20に電気的に接続されている。なお、コンタクト電極42の周辺に形成されているバンク15は、製造プロセスにおいて有機EL層19の材料がコンタクト電極42上に流れ込むのを防ぐ役割を果たす。
The
本実施形態における表示装置200では、画素ごとに対向電極20が第2電源配線Vcomに電気的に接続されているので、対向電極20の抵抗に起因した対向電極20の電位低下の発生を抑制し、有機EL素子7の発光輝度の低下を抑制することができる。そのため、表示面内の輝度のバラツキを抑制し、均一な表示を実現することができる。また、対向電極20に発生する電位低下を抑制することによって、対向電極20での発熱を抑制することができるので、そのことによって有機EL素子7の輝度半減寿命を延ばすことができるという利点も得られる。
In the
本実施形態のように、第2電源配線Vcomを設け、第2電源配線Vcomと対向電極20とをコンタクト電極42を介して接続する構成は、対向電極20として光透過性の金属薄膜や金属酸化膜を用いる場合に特に効果が高い。対向電極20として光透過性の金属薄膜や金属酸化膜を用いると、対向電極20の抵抗値を低くできないからである。
As in the present embodiment, the configuration in which the second power supply wiring Vcom is provided and the second power supply wiring Vcom and the
なお、表示装置200は、図11に示すように、配線群やアクティブ素子が配置されていない領域に、ソース配線Sjと同じ金属層から形成された複数の島状の金属膜16を有している。このような金属膜16を設けることで、その上に形成される層間絶縁膜12および画素電極13に微細な凹凸形状を付与することができ、そのことによって外光を乱反射して周囲光の写り込みを防止することができる。
As shown in FIG. 11, the
また、表示装置200では、図11および図12に示すように、第2電源配線Vcom上には画素電極13が形成されていないので、第2電源配線Vcomの浮遊容量は第1電源配線Vsやソース配線Sjよりも小さくなる。このように、画素電極13に重ならない配線は、その浮遊容量を小さくすることができる。
In the
従って、画素領域内に、同じ方向に沿って延びる3つ以上の配線が配置される場合には、浮遊容量を小さくしたい配線上に画素電極が配置されない構成を採用することが好ましい。 Therefore, when three or more wirings extending in the same direction are arranged in the pixel region, it is preferable to adopt a configuration in which the pixel electrode is not arranged on the wiring for which the stray capacitance is to be reduced.
図13および図14に、このような構成を採用した有機EL表示装置300を示す。
13 and 14 show an organic
表示装置300では、図13に示すように、駆動用TFT5のドレイン電極にさらなるスイッチング用TFT45、46のソース電極が接続され、スイッチング用TFT45のドレイン電極に有機EL素子7の陽極(画素電極)13に接続され、スイッチング用TFT46のドレイン電極にソース配線Sjが接続されている。
In the
そして、スイッチング用TFT45、46のゲート電極に接続された制御配線Wiにより、駆動用TFT5の電流出力が有機EL素子7へ向かうか、ソース配線Sjへ向かうかが切り替えられる。また、画素領域外にコンデンサ47やスイッチング用TFT48〜51が配置されており、これらによってデータ配線Tjとソース配線Sjとの間の電位が制御されている。
Then, the control wiring Wi connected to the gate electrodes of the switching
上記構成を有する表示装置300では、データ配線Tjの電位がコンデンサ47の電位によって制御されるので、データ配線Tjの浮遊容量が大きいと、その制御が難しく、データTjの浮遊容量が、表示特性やデータ書き込み時間に大きな影響を与える。
In the
表示装置300では、図14に示すように、データ配線Tjが電源配線Vsとソース配線Sjとの間に配置され、データ配線Tjが隣接する画素電極の間隙に位置しているので、データ配線Tjの浮遊容量を小さくすることができ、良好な表示を実現することができる。
In the
本発明によると、発光素子の寿命が長い自発光型の表示装置が提供される。 According to the present invention, a self-luminous display device with a long lifetime of a light emitting element is provided.
本発明は、発光素子を備えた表示装置に用いられ、特に、発光素子として有機EL素子を備えた有機EL表示装置に好適に用いられる。 The present invention is used in a display device including a light emitting element, and particularly preferably used in an organic EL display device including an organic EL element as a light emitting element.
1 基板(透明基板)
2 ゲートドライバ回路
3 ソースドライバ回路
4 スイッチング用TFT(アクティブ素子)
5 駆動用TFT(アクティブ素子)
6 コンデンサ(キャパシタ)
7 有機EL素子(発光素子)
8 半導体層
9 絶縁膜
10 スルーホール
12 層間絶縁膜(第1層間絶縁膜)
13 画素電極(陽極)
14 絶縁膜
14’ 層間絶縁膜(第2層間絶縁膜)
15 バンク
16 金属層
17 遮光膜
18 スルーホール
19 有機EL層
20 対向電極(陰極)
1 Substrate (transparent substrate)
2
5 Driving TFT (active element)
6 Capacitor
7 Organic EL device (light emitting device)
13 Pixel electrode (anode)
14 Insulating film 14 'Interlayer insulating film (second interlayer insulating film)
15
Claims (8)
前記基板の前記主面上に設けられた配線群と、
前記基板の前記主面上に設けられ、少なくともゲート電極を有するアクティブ素子と、
前記配線群および前記アクティブ素子を覆う第1層間絶縁膜と、
前記第1層間絶縁膜上に設けられた発光素子とを備え、
前記発光素子から前記基板の前記主面に入射し、前記基板を透過して前記基板の前記裏面から出射する光を用いて表示を行う表示装置であって、
前記発光素子は、前記アクティブ素子の前記ゲート電極および/または前記配線群に部分的に重なっている表示装置。 A substrate having a main surface and a back surface facing the main surface;
A wiring group provided on the main surface of the substrate;
An active element provided on the main surface of the substrate and having at least a gate electrode;
A first interlayer insulating film covering the wiring group and the active element;
A light emitting device provided on the first interlayer insulating film,
A display device that performs display using light that enters the main surface of the substrate from the light emitting element, passes through the substrate, and exits from the back surface of the substrate,
The display device, wherein the light emitting element partially overlaps the gate electrode and / or the wiring group of the active element.
前記発光素子は、さらに、前記第1電極の、前記アクティブ素子に重なる部分上に設けられた第2層間絶縁膜を有している請求項1から3のいずれかに記載の表示装置。 The light emitting element has a first electrode, a light emitting layer, and a second electrode in this order from the substrate side, and partially overlaps the active element,
4. The display device according to claim 1, wherein the light emitting element further includes a second interlayer insulating film provided on a portion of the first electrode overlapping the active element. 5.
−d・tan(sin-1(n0/n1))≦w≦d・tan(sin-1(n0/n1))
の関係を満足する、請求項1から4のいずれかに記載の表示装置。 When the refractive index of air is n 0 , the refractive index of the first interlayer insulating film is n 1 , and the thickness of the first interlayer insulating film is d, the active element and / or the wiring group are overlapped with each other. The width w of the light emitting element region is
−d · tan (sin −1 (n 0 / n 1 )) ≦ w ≦ d tan (sin −1 (n 0 / n 1 ))
The display device according to claim 1, wherein the relationship is satisfied.
前記発光素子は、前記基板側から第1電極、発光層および第2電極をこの順に有し、
前記表示装置は、前記第1層間絶縁膜上に設けられ、前記第3配線に電気的に接続された第3電極をさらに備え、
前記第3電極と前記第2電極とが電気的に接続され、そのことによって前記第3配線と前記第2電極とが電気的に接続されている、請求項1から6のいずれかに記載の表示装置。 The wiring group further includes a third wiring that intersects the first wiring or the second wiring,
The light emitting element has a first electrode, a light emitting layer and a second electrode in this order from the substrate side,
The display device further includes a third electrode provided on the first interlayer insulating film and electrically connected to the third wiring,
The said 3rd electrode and the said 2nd electrode are electrically connected, Therefore The said 3rd wiring and the said 2nd electrode are electrically connected by any one of Claim 1 to 6 Display device.
The display device according to claim 1, wherein the light emitting element is an organic EL element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331802A JP2005099317A (en) | 2003-09-24 | 2003-09-24 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331802A JP2005099317A (en) | 2003-09-24 | 2003-09-24 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005099317A true JP2005099317A (en) | 2005-04-14 |
Family
ID=34460356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331802A Pending JP2005099317A (en) | 2003-09-24 | 2003-09-24 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005099317A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009244370A (en) * | 2008-03-28 | 2009-10-22 | Casio Comput Co Ltd | Display device and method for manufacturing display device |
JP2010161084A (en) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | Display and method for manufacturing display |
JP2010192450A (en) * | 2010-04-02 | 2010-09-02 | Casio Computer Co Ltd | Display device and method for manufacturing display device |
US7982386B2 (en) | 2006-11-10 | 2011-07-19 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device with opaque electrodes |
-
2003
- 2003-09-24 JP JP2003331802A patent/JP2005099317A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982386B2 (en) | 2006-11-10 | 2011-07-19 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device with opaque electrodes |
JP2009244370A (en) * | 2008-03-28 | 2009-10-22 | Casio Comput Co Ltd | Display device and method for manufacturing display device |
JP2010161084A (en) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | Display and method for manufacturing display |
JP2010192450A (en) * | 2010-04-02 | 2010-09-02 | Casio Computer Co Ltd | Display device and method for manufacturing display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10680050B2 (en) | Display device | |
KR102039685B1 (en) | Organic light emitting diode display | |
JP4702136B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
US10593731B2 (en) | Display device having back support structure | |
EP3823050A1 (en) | Light-emitting device and display device comprising same | |
KR101730609B1 (en) | Organic electro luminescent device | |
US20190067644A1 (en) | Electroluminescent display device | |
JP2006004907A (en) | Electroluminescent device and electronic device | |
KR101107172B1 (en) | Organic light emitting diode display | |
KR100563131B1 (en) | Organic Electroluminescent Device | |
CN1934708A (en) | Electroluminescent display devices | |
US10032837B2 (en) | Organic electroluminescent display device with enhanced extraction efficiency | |
KR20210069289A (en) | Display device | |
US10665820B2 (en) | Display device | |
US11502147B2 (en) | Display device | |
WO2021111783A1 (en) | Display device | |
KR102543973B1 (en) | Organic light emitting diode display device | |
JP6930565B2 (en) | Electro-optics | |
US10810924B2 (en) | Electro-optical device and electronic apparatus | |
JP2008226483A (en) | Organic el display device | |
JP4791827B2 (en) | Organic EL display device | |
JP2005099317A (en) | Display device | |
US20220199725A1 (en) | Display device and manufacturing method thereof | |
CN115136316A (en) | Reducing aperture bezel area in a display | |
WO2023151127A1 (en) | Oled display panel and manufacturing method therefor, and oled display module |