JP2005094514A - 表面実装型パッケージ及びこれを用いた圧電デバイス - Google Patents
表面実装型パッケージ及びこれを用いた圧電デバイス Download PDFInfo
- Publication number
- JP2005094514A JP2005094514A JP2003326922A JP2003326922A JP2005094514A JP 2005094514 A JP2005094514 A JP 2005094514A JP 2003326922 A JP2003326922 A JP 2003326922A JP 2003326922 A JP2003326922 A JP 2003326922A JP 2005094514 A JP2005094514 A JP 2005094514A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- package
- terminal electrode
- mount
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】 小型化に対応したパッケージ、特に調整用端子電極及び外部端子電極がそれぞれに求められる機能を満足することができる構造を備えることと、該パッケージを用いた圧電デバイスを提供する。
【解決手段】 複数の端子電極を備える表面実装型パッケージにおいて、実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えている。
【選択図】 図1
【解決手段】 複数の端子電極を備える表面実装型パッケージにおいて、実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えている。
【選択図】 図1
Description
本発明は、表面実装型パッケージ及びこれを用いた圧電デバイスに関し、特に温度補償水晶発振器の小型化に対応した場合に発生する種々の不具合を解決した表面実装型パッケージに関するものである。
携帯電話機等の移動体通信機器の普及に伴う低価格化および小型化の急激な進展により、これらの通信機器に使用される水晶振動子やワンチップICタイプ温度補償水晶発振器に対しても低価格化、小型化の要求が高まっている。
従来の従来のワンチップICタイプ温度補償水晶発振器(以下「発振器」と示す。)には、例えば特開2001−94378号公報で開示されたようなものがあり、図8(a)は発振器の構成を説明するための縦断面図、図8(b)は表面実装容器の底面斜視図である。
従来の発振器は、水晶振動素子101と、発振回路及び記憶回路を集積化したICチップ102と、上面に前記水晶振動素子101を収容するための(上方に開口する)上側凹部を備えると共に下面に前記ICチップ102を収容するための(下方に開口する)下側凹部103aを備える表面実装容器103と、前記上側凹部の開口を閉止するためのカバー104と、を備えている。表面実装容器103は、セラミックからなる略矩形状の底壁111と略矩形枠状の上枠112及び下枠113とを積層一体化することで上下に凹部を有する、即ちH型の断面形状を有するパッケージ本体と、上側凹部の開口面(上枠112の上面)にろう付けされた略矩形枠状の溶接リング114と、から構成されている。
前記上側凹部の内底面に形成したパッド電極(不図示)に導電性接着剤106を介して前記水晶振動素子101の一方の端部で片持ち支持すると共に電気的な接続をした上でカバー104により上側凹部を気密封止すると共に、下側凹部103aの内底面(天井面)にICチップ102をフェースダウンボンディング実装し樹脂105を充填することで発振器となる。
従来の発振器は、水晶振動素子101と、発振回路及び記憶回路を集積化したICチップ102と、上面に前記水晶振動素子101を収容するための(上方に開口する)上側凹部を備えると共に下面に前記ICチップ102を収容するための(下方に開口する)下側凹部103aを備える表面実装容器103と、前記上側凹部の開口を閉止するためのカバー104と、を備えている。表面実装容器103は、セラミックからなる略矩形状の底壁111と略矩形枠状の上枠112及び下枠113とを積層一体化することで上下に凹部を有する、即ちH型の断面形状を有するパッケージ本体と、上側凹部の開口面(上枠112の上面)にろう付けされた略矩形枠状の溶接リング114と、から構成されている。
前記上側凹部の内底面に形成したパッド電極(不図示)に導電性接着剤106を介して前記水晶振動素子101の一方の端部で片持ち支持すると共に電気的な接続をした上でカバー104により上側凹部を気密封止すると共に、下側凹部103aの内底面(天井面)にICチップ102をフェースダウンボンディング実装し樹脂105を充填することで発振器となる。
前記表面実装容器103の底面(前記下側凹部103aの開口面)の四隅には略矩形状の窪み121が形成され該窪み121の内壁面(及び開口周縁)に前記ICチップ102と電気的に接続する電源、出力、アース及びAFC(自動周波数制御)用の実装端子122a乃至122dが配設する。また、対向する一対の長辺側の側面、特に前記底壁111の端面部分に前記ICチップと電気的に接続した計6個の書込端子123を配設する。該書込端子123からは温度補償データがICチップ102の記憶回路に書込まれる。
この表面実装容器103、特に窪み121を備える実装端子112の構造は、小型化の要求を満足するために、外部基板との接合強度を維持しつつ実装端子122の面積を小さくするための手段である。
特開2001−94378号公報
この表面実装容器103、特に窪み121を備える実装端子112の構造は、小型化の要求を満足するために、外部基板との接合強度を維持しつつ実装端子122の面積を小さくするための手段である。
近年の更なる発振器の小型化の要求が高まっているにもかかわらず、前記ICチップ102の小型化が進んでいない。そのため前記下側凹部103aの開口面積が(相対的に)大きくなり前記表面実装容器103の底面(面積)がより狭くなってしまう。この狭小な表面実装容器103の底面に前記窪み121を形成することのみならず、前記実装端子122を形成すること自体、困難になるという問題が生じる。
このことから、前記実装端子122も前記表面実装容器103の側面、前記窪み121を形成することなく必要な接合強度を得ると共に実装端子122同士の電気的短絡を回避するために実装端子122同士間に間隙を隔てて且つ実装後の表面実装容器103に加わる熱歪みが均等に配分するための手段として、表面実装容器103の各外側角部近傍、特に前記下枠113の各外側角部近傍に形成することが考えられる。しかし、この場合には、長辺側の側面に形成する実装端子122の一部と前記書込端子123とが電気的短絡する虞があるという問題が生じる。
前述する従来例では6個の書込端子123を備える発振器、換言すれば温度補償調整に6種類の入出力信号が必要な前記ICチップ102であったが、現状の発振器の(温度補償調整)方式は3線式のシリアルインターフェースによるICアクセス方式が一般的であって、IC回路内部の電圧や電流を監視するためのモニタ機能端子も含む4個の調整用パッド、即ち4種類の入出力信号を用いて温度補償データの書き込み及び読み込みを行なっている。現状の高機能化したICチップを用いることは書込端子数を削減することが可能となり表面実装容器の小型化に有利である。しかし、書込端子は(外部の温度補償調整装置に接続する)プローブとの接触を確実にするための最低限の面積が必要であり、更なる表面実装容器の小型化を進めた場合には書込端子同士が電気的短絡する虞があるという問題が生じる。
つまり、解決しようとする問題点は、小型化に対応した表面実装容器(パッケージ)、特に書込端子(調整用端子電極)及び実装端子(外部端子電極)がそれぞれに求められる機能を満足することができないことと、該表面実装容器(パッケージ)を用いた圧電デバイスを提供することができない点である。
上記課題を解決するために本発明に係わる請求項1記載の発明は、複数の実装用端子電極を備える表面実装型パッケージにおいて、前記表面実装型パッケージの両主面を除く面に前記実装用端子電極を形成したことを特徴とする。
本発明に係わる請求項2記載の発明は、複数の実装用端子電極と複数の調整用端子電極とを備えた表面実装型パッケージであって、その上面及び下面を除く面にのみ各端子電極を形成した表面実装型パッケージにおいて、前記実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えていることを特徴とする。
本発明に係わる請求項3記載の発明は、請求項2において、前記表面実装型パッケージがセラミック多層構造を備えており、前記絶縁材が多層構造を構成する少なくとも一層のセラミック材であることを特徴とする。
本発明に係わる請求項4記載の発明は、請求項2において、前記絶縁材が低融点ガラス材であることを特徴とする。
本発明に係わる請求項5記載の発明は、請求項1乃至4のいずれかにおいて、前記実装用端子電極は前記表面実装型パッケージの外側角部に形成したことを特徴とする。
本発明に係わる請求項6記載の発明は、請求項1乃至5のいずれかにおいて、前記実装用端子電極は前記表面実装型パッケージの両主面を除く面に形成された複数の切り込み部分の内壁面に導電膜を被着することで形成されていることを特徴とする。
本発明に係わる請求項7記載の発明は、請求項2乃至6のいずれかにおいて、前記調整用端子電極が2個であることを特徴とする。
本発明に係わる請求項8記載の発明は、請求項7に記載の表面実装型パッケージに少なくとも圧電振動素子と発振回路及び温度補償回路を構成する回路素子とを収容すると共に、外部からの信号により前記調整用端子電極の端子機能を切り換える機能を有する圧電デバイスであって、前記調整用端子電極のいずれか一方は前記回路素子の温度補償データの入力機能と該回路素子の内部回路が発生するアナログ信号の出力機能とを備えることを特徴とする。
本発明は、パッケージの外表面に配設する端子電極の配置を可変、多機能化することで小型化に対応する表面実装型パッケージ及びこれを用いた圧電デバイスを提供できるという利点がある。
以下、図示した本発明の実施の形態に基づいて、本発明を詳細に説明する。
図1(a)は本発明の第1の実施形態の圧電デバイスとしてのワンチップICタイプ温度補償水晶発振器(以下「TCXO」と示す。)のICチップを省略した状態の底面斜視図、図1(b)はその縦断面図である。図2は第1の実施形態に係わる表面実装型パッケージの任意の底面角部の拡大図である。
図1に示す第1の実施形態としてのTCXOは、略矩形状の圧電振動素子、例えばATカット水晶基板と該水晶基板の両主面に配設する励振電極と該励振電極夫々から互いに絶縁して長手方向の一方端部に延在するリード電極とを備える水晶振動素子1と、発振回路および温度補償回路を構成する回路素子、例えばICチップ2と、上面に前記水晶振動素子1を収容するための上方に開口する上部凹部を備えると共に下面に前記ICチップ2を収容するための下方に開口する下部凹部3bを備えるセラミックパッケージ(プリント配線基板)3aと前記上部凹部の開口を閉止するための金属蓋4とを備える表面実装型パッケージ3と、からなる。前記上部凹部の内底面に形成したパッド電極5に導電性接着剤6を介して前記水晶振動素子1の一方の端部で片持ち支持すると共に電気的な接続をすると共に、前記下部凹部3aの内底面(天井面)に形成した接続電極7に金属バンプ8(Auやはんだ等)を介して前記ICチップ2をフリップチップ実装する。そして、表面実装型パッケージ3が備える内部配線パターン(不図示)を介して前記パッド電極5と前記接続電極7とを、即ち前記水晶振動素子1と前記ICチップ2とを電気的に接続した上で、金属蓋4により該上部凹部を気密封止すると共に、アンダーフィル(樹脂)9を充填する構造を有する。
図1に示す第1の実施形態としてのTCXOは、略矩形状の圧電振動素子、例えばATカット水晶基板と該水晶基板の両主面に配設する励振電極と該励振電極夫々から互いに絶縁して長手方向の一方端部に延在するリード電極とを備える水晶振動素子1と、発振回路および温度補償回路を構成する回路素子、例えばICチップ2と、上面に前記水晶振動素子1を収容するための上方に開口する上部凹部を備えると共に下面に前記ICチップ2を収容するための下方に開口する下部凹部3bを備えるセラミックパッケージ(プリント配線基板)3aと前記上部凹部の開口を閉止するための金属蓋4とを備える表面実装型パッケージ3と、からなる。前記上部凹部の内底面に形成したパッド電極5に導電性接着剤6を介して前記水晶振動素子1の一方の端部で片持ち支持すると共に電気的な接続をすると共に、前記下部凹部3aの内底面(天井面)に形成した接続電極7に金属バンプ8(Auやはんだ等)を介して前記ICチップ2をフリップチップ実装する。そして、表面実装型パッケージ3が備える内部配線パターン(不図示)を介して前記パッド電極5と前記接続電極7とを、即ち前記水晶振動素子1と前記ICチップ2とを電気的に接続した上で、金属蓋4により該上部凹部を気密封止すると共に、アンダーフィル(樹脂)9を充填する構造を有する。
前記セラミックパッケージ3aは、2枚の略矩形状のセラミック絶縁層11a及び11bと2枚の略矩形枠状のセラミック絶縁層11c及び11dとが積層されたパッケージ本体11と、コバール合金から成る略矩形状の枠状体10と、からなる。パッケージ本体11はセラミック絶縁層11a及び11bによって多層基板を構成しセラミック絶縁層11c及び11dによって枠状脚部を構成し、該多層基板の下面の周縁に沿って枠状脚部が固着されている。つまり、多層基板の下面と枠状脚部の内壁とによって前記下部凹部3aが構成されることになる。また、多層基板の上面の周縁に沿って前記枠状体10を銀ろう付けすることで前記上部凹部が構成されることになる。
前記パッケージ本体11の外側面(両主面以外の面であって外側に露出する面)には4個の実装用の外部端子電極21と調整用端子電極22乃至25が形成されている。前記外部端子電極21は前記セラミック絶縁層11dの外側角部近傍、例えば図2に示すように、前記セラミック絶縁層11dの外側角部(二点鎖線の交点)を挟んで該外側角部近傍の長辺側及び短辺側の側面に形成された略半楕円形状、即ち略L字状の切り込み部分の内壁面に導電膜を被着することで外部端子電極21が形成されている。なお前記導電膜の被着作業上、前記導電膜が前記略L字状の切り込み部分のパッケージ本体の底面、即ち図2に現れる主面側周縁に被着する場合もあるが、機能上問題をおこすものでない。また、パッケージ本体11の一対の長辺側の側面、例えば図1(a)に現れる長辺側の側面、特に前記セラミック絶縁層11bの長辺側の端面に形成された2個の略半楕円形状の切り込み部分の内壁面に導電膜を被着することで調整用端子電極22及び23が形成されている。図1(a)に現れない長辺側の側面には、同様の構造を備える調整用端子電極24及び25(不図示)が形成されている。
長辺側の側面に形成する外部端子電極と前記調整用端子電極とはそれぞれの機能を満足するために必要な大きさを有することから、例えば図1(a)に現れる長辺側の側面に形成する(右側の)外部端子電極21と前記調整用端子電極23とは長手方向にオーバーラップする部分(L)が発生するが、前記セラミック絶縁層11cが介在することによって互いに絶縁している。
長辺側の側面に形成する外部端子電極と前記調整用端子電極とはそれぞれの機能を満足するために必要な大きさを有することから、例えば図1(a)に現れる長辺側の側面に形成する(右側の)外部端子電極21と前記調整用端子電極23とは長手方向にオーバーラップする部分(L)が発生するが、前記セラミック絶縁層11cが介在することによって互いに絶縁している。
前記調整用端子電極22乃至25はそれぞれに対応する前記パッケージ本体11の内部配線パターン(不図示)、前記接続電極7及び前記金属バンプ8を介して前記ICチップ2が有するクロック入力(SCLK)端子、データ入出力(DIO)端子、チップセレクト入力(CS)端子及び各種アナログ信号入出力(UTIL)端子に電気的に接続する。
また、前記外部端子電極21はそれぞれに対応する前記パッケージ本体11の内部配線パターン(不図示)、接続電極7及び金属バンプ8を介してICチップ2が有する電源電圧が供給されるVCC端子、グランド電位となるGND端子、発振出力を行うOUT端子、外部から周波数の調整を可能とするVCON端子に電気的に接続する。
また、前記外部端子電極21はそれぞれに対応する前記パッケージ本体11の内部配線パターン(不図示)、接続電極7及び金属バンプ8を介してICチップ2が有する電源電圧が供給されるVCC端子、グランド電位となるGND端子、発振出力を行うOUT端子、外部から周波数の調整を可能とするVCON端子に電気的に接続する。
図3は第1の実施形態としてのTCXOをはんだ実装した状態を説明するための図であって、同図(a)は側面図、同図(b)は上面図である。
図3に示すように、第1の実施形態のTCXOを外部配線基板31にはんだ実装すると、各外側角部に備える前記外部端子電極21は互いに均等な大きさを有することで均一なフィレット32が形成され、該フィレット32がはんだ実装後のTCXOに加わる熱歪みが均等に配分し且つ十分な接合強度を確保することを可能にする。
図3に示すように、第1の実施形態のTCXOを外部配線基板31にはんだ実装すると、各外側角部に備える前記外部端子電極21は互いに均等な大きさを有することで均一なフィレット32が形成され、該フィレット32がはんだ実装後のTCXOに加わる熱歪みが均等に配分し且つ十分な接合強度を確保することを可能にする。
第1の実施形態では、前記セラミック絶縁層11dの各外側角部近傍の長辺側及び短辺側の側面に前記外部端子電極21を形成しているが、前述するように熱歪みが均等に配分し且つ十分な接合強度を確保することが可能であれば、いずれか一方の側面、例えば長辺側のみに外部端子電極を形成しても構わない。
また、前記調整用端子電極22乃至25を前記パッケージ本体の一対の長辺側の側面に形成しているが、(外部の温度補償調整装置に接続する)プローブとの接触を確実にするために必要な面積を確保することが可能であれば、前記パッケージ本体11の一対の短辺側の側面に形成しても構わない。逆に、同一面に2個の調整用端子電極を配設することでプローブとの接触を確実にするために必要な面積を確保することが不可能であれば、各側面に1個ずつの調整用端子電極を形成しても構わない。なお、特に前記調整用端子電極の高さ寸法が必要な場合には、前記セラミック絶縁層11a及び11bの同一の端面に連設された2個の略半楕円形状の切り込み部分の内壁面に導電膜を被着することで調整用端子電極を形成しても構わない。この場合、セラミック絶縁層11aの上面、即ち前記多層基板の上面にも前記導電膜がはみ出し該導電膜と多層基板の上面にろう付けされた前記枠状体10とが電気的短絡する虞があるので、枠状体10の外側周縁に絶縁材、例えばアルミナコーティングをするのが望ましい。
また、前記調整用端子電極22乃至25を前記パッケージ本体の一対の長辺側の側面に形成しているが、(外部の温度補償調整装置に接続する)プローブとの接触を確実にするために必要な面積を確保することが可能であれば、前記パッケージ本体11の一対の短辺側の側面に形成しても構わない。逆に、同一面に2個の調整用端子電極を配設することでプローブとの接触を確実にするために必要な面積を確保することが不可能であれば、各側面に1個ずつの調整用端子電極を形成しても構わない。なお、特に前記調整用端子電極の高さ寸法が必要な場合には、前記セラミック絶縁層11a及び11bの同一の端面に連設された2個の略半楕円形状の切り込み部分の内壁面に導電膜を被着することで調整用端子電極を形成しても構わない。この場合、セラミック絶縁層11aの上面、即ち前記多層基板の上面にも前記導電膜がはみ出し該導電膜と多層基板の上面にろう付けされた前記枠状体10とが電気的短絡する虞があるので、枠状体10の外側周縁に絶縁材、例えばアルミナコーティングをするのが望ましい。
図4(a)は本発明の第2の実施形態の圧電デバイスとしてのTCXOの上面斜視図、図4(b)はその縦断面図である。
第2の実施形態のTCXOが第1の実施形態と異なる点は、水晶振動素子をセラミック蓋でガラス封止した点にある。
図4に示す第2の実施形態としてのTCXOは、前記水晶振動素子1と、前記ICチップ2と、上面が平坦状であって下面に前記ICチップ2を収容するための下部凹部43bを備えるセラミックパッケージ(プリント配線基板)43aとセラミック蓋44とを備える表面実装型パッケージ43と、からなる。前記セラミックパッケージ43aの上面に形成したパッド電極45に導電性接着剤6を介して前記水晶振動素子1の一方の端部で片持ち支持すると共に電気的な接続をしている。前記セラミック蓋44はその下面に備える下方に開口する凹部44aで前記水晶振動素子1を包囲した上で凹部44aの開口面に配設する低融点ガラス50により凹部44aの開口面と前記セラミックパッケージ43aの上面の周縁との間隙を気密封止する。さらに、前記下部凹部43bの内底面(天井面)に形成した接続電極47に前記金属バンプ8を介して前記ICチップ2をフリップチップ実装した上で前記アンダーフィル9を充填する構造を有する。
第2の実施形態のTCXOが第1の実施形態と異なる点は、水晶振動素子をセラミック蓋でガラス封止した点にある。
図4に示す第2の実施形態としてのTCXOは、前記水晶振動素子1と、前記ICチップ2と、上面が平坦状であって下面に前記ICチップ2を収容するための下部凹部43bを備えるセラミックパッケージ(プリント配線基板)43aとセラミック蓋44とを備える表面実装型パッケージ43と、からなる。前記セラミックパッケージ43aの上面に形成したパッド電極45に導電性接着剤6を介して前記水晶振動素子1の一方の端部で片持ち支持すると共に電気的な接続をしている。前記セラミック蓋44はその下面に備える下方に開口する凹部44aで前記水晶振動素子1を包囲した上で凹部44aの開口面に配設する低融点ガラス50により凹部44aの開口面と前記セラミックパッケージ43aの上面の周縁との間隙を気密封止する。さらに、前記下部凹部43bの内底面(天井面)に形成した接続電極47に前記金属バンプ8を介して前記ICチップ2をフリップチップ実装した上で前記アンダーフィル9を充填する構造を有する。
前記セラミックパッケージ43aは、少なくとも略矩形状のセラミック絶縁層51aと略矩形状の枠状セラミック絶縁層51cとからなり、セラミック絶縁層51aの下面の周縁に沿って枠状セラミック絶縁層51cが固着されている。つまり、セラミック絶縁層51aの下面と枠状セラミック絶縁層51cの内壁とによって前記下部凹部43bが構成されることになる。またセラミックパッケージ43a、特に枠状セラミック絶縁層51cの各外側角部に(前記外部端子電極21と同様な構造を備える)外部端子電極61が形成されている。
前記セラミック蓋44は少なくとも略矩形状のセラミック絶縁層52aと略矩形状の枠状セラミック絶縁層52cとからなり、セラミック絶縁層52aの下面の周縁に沿って枠状セラミック絶縁層52cが固着されている。つまり、セラミック絶縁層52aの下面と枠状セラミック絶縁層52cの内壁とによって前記凹部44aが構成されることになる。またセラミック蓋44の対向する一対の側面、例えば図4(a)に現れる長辺側の側面、特に枠状セラミック絶縁層52cの長辺側の端面には(前記調整用端子電極22乃至25と同様な構造で、略半楕円形状の切り込み部分の内壁面に導電膜を被着することで)調整用端子電極62及び63が形成されている。図4(a)に現れない長辺側の側面には、同様の構造を備える前記調整用端子電極64及び65(不図示)が形成されている。該調整用端子電極62乃至65は、切り込み部分の内壁面に隣接する前記セラミック蓋44の(前記セラミックパッケージ43aとの)接続面、即ち前記凹部44aの開口面まで前記導体膜(調整用端子電極)が延在し該導体膜に対応する前記セラミックパッケージ43aの上面に形成した内部接続端子66とを前記低融点ガラス50層を貫設するスタッドバンプ67を介して電気的に接続している。前記内部接続端子66はそれぞれに対応する前記セラミックパッケージ43aの内部配線パターン(不図示)、前記接続電極47及び前記金属バンプ8を介して前記ICチップ2が有するSCLK端子、DIO端子、CS端子及びUTIL端子に電気的に接続する。また、前記外部端子電極61はそれぞれに対応するセラミックパッケージ43aの内部配線パターン(不図示)、接続電極47及び金属バンプ8を介してICチップ2が有するVCC端子、GND端子、OUT端子、VCON端子に電気的に接続する。
前記セラミックパッケージ43aの長辺側の側面に形成する外部端子電極と前記セラミック蓋44の長辺側の側面に形成する前記調整用端子電極とはそれぞれの機能を満足するために必要な大きさを有することから、例えば図4(a)に現れる長辺側の側面に形成する外部端子電極61と前記調整用端子電極63とは長手方向にオーバーラップする部分(L)が発生するが、前記低融点ガラス50が介在することによって互いに絶縁している。
前記スタッドバンプ67が前記低融点ガラス50を貫設し前記内部接続端子66と前記導体膜(調整用端子電極)とを電気的に接続する工法の一例は、前記セラミック蓋44の下面(前記凹部44aの開口面)に配設する低融点ガラス50全体が固体状から流動性を示す状態、即ちゾル状になるまでセラミック蓋44を加熱し、前記パッド電極45に前記水晶振動素子1を前記内部接続端子66に前記スタッドバンプ67を実装した前記セラミックパッケージ43aも予備加熱する。該セラミックパッケージ43aが所望の表面温度に到達したところで、外部装置のハンドリング機構によってセラミック蓋44をセラミックパッケージ43aの所定位置に載置すると共に超音波を併用した熱圧着により前記スタッドバンプ67がゾル状の前記低融点ガラス50を押し退けてスタッドバンプ67と前記導体膜(調整用端子電極)とが金属接合されることで内部接続端子66と導体膜(調整用端子電極)とが電気的に接続されることになる。その後、除冷することによりスタッドバンプ67を包囲する低融点ガラス50が凝固することで気密封止がなされる。
なお、前記調整用端子電極及び前記外部端子電極の配置に関する変形実施例については第1の実施形態と同様である。
図5は本発明の第3の実施形態の圧電デバイスとしてのTCXOに係わる回路ブロック図である。
第3の実施形態のTCXOが第1及び第2の実施形態と異なる点は、(外表面に配設する)端子電極を多機能化することで端子電極数、特に前記調整用端子電極数を削減した表面実装型パッケージを用いた点にある。
そこで、まず前記調整用端子電極及び前記外部端子電極の機能について説明する。前記調整用端子電極22乃至25、62乃至65は前記ICチップ2が備える前記SCLK端子、前記DIO端子、前記CS端子及び前記UTIL端子に対応するように電気的に接続する。このICチップ2はSCLK端子、DIO端子及びCS端子による3線式の同期式シリアルインターフェースにより該ICチップ2が具有するEEPROMへのデータ(水晶振動素子の固有温度周波数特性による周波数変動を、常温を含む広い温度範囲で平坦化するための温度補償データ)の書き込み及び読み出しを行なう。シリアルインターフェースのタイミングはCS(端子に外部から入力される)信号の「High」を検出し(イネーブル)、SCLK信号の立ち下がりに同期してDIO信号よりデータの書き込み及び読み出しを行なう。またUTIL(端子から外部に出力される)信号はICチップ2が具有する温度検出回路及び制御電圧発生回路に接続し該温度検出回路及び該制御電圧発生回路が前記EEPROMに書き込まれたデータによって所望の電圧を発生できるようになっているかどうかを確認するために用いる。
前記外部端子電極21のそれぞれはICチップ2が備える前記VCC端子、前記GND端子、前記OUT端子及び前記VCON端子に対応するように電気的に接続する。前記VCON端子はICチップ2が具有するAFC回路に接続しており該VCON端子に印加される制御電圧の変化に対応して前記OUT端子から出力される周波数を可変または変調できる。
第3の実施形態のTCXOが第1及び第2の実施形態と異なる点は、(外表面に配設する)端子電極を多機能化することで端子電極数、特に前記調整用端子電極数を削減した表面実装型パッケージを用いた点にある。
そこで、まず前記調整用端子電極及び前記外部端子電極の機能について説明する。前記調整用端子電極22乃至25、62乃至65は前記ICチップ2が備える前記SCLK端子、前記DIO端子、前記CS端子及び前記UTIL端子に対応するように電気的に接続する。このICチップ2はSCLK端子、DIO端子及びCS端子による3線式の同期式シリアルインターフェースにより該ICチップ2が具有するEEPROMへのデータ(水晶振動素子の固有温度周波数特性による周波数変動を、常温を含む広い温度範囲で平坦化するための温度補償データ)の書き込み及び読み出しを行なう。シリアルインターフェースのタイミングはCS(端子に外部から入力される)信号の「High」を検出し(イネーブル)、SCLK信号の立ち下がりに同期してDIO信号よりデータの書き込み及び読み出しを行なう。またUTIL(端子から外部に出力される)信号はICチップ2が具有する温度検出回路及び制御電圧発生回路に接続し該温度検出回路及び該制御電圧発生回路が前記EEPROMに書き込まれたデータによって所望の電圧を発生できるようになっているかどうかを確認するために用いる。
前記外部端子電極21のそれぞれはICチップ2が備える前記VCC端子、前記GND端子、前記OUT端子及び前記VCON端子に対応するように電気的に接続する。前記VCON端子はICチップ2が具有するAFC回路に接続しており該VCON端子に印加される制御電圧の変化に対応して前記OUT端子から出力される周波数を可変または変調できる。
つまり、前記SCLK信号及び前記DIO信号は前記EEPROMへのデータの書き込み及び読み出し時に使用し、前記UTIL信号、前記VCON端子及び前記OUT端子はEEPROMへのデータの書き込み及び読み出し時以外に使用している。この条件を鑑みて、本発明に係わる前記端子電極数、特に前記調整用端子電極数を削減する手段について説明する。図5に示すように、第1の外部端子パッド71に接続する第1の切換回路81の(入力端子に常時導通の)一方の出力端子をUTIL端子78(を介してICチップが有する温度検出回路及び制御電圧発生回路の入力)に接続し第1の切換回路81の(入力端子に常時不通の)他方の出力端子を(ICチップが有するEEPROM74の)DIO端子75に接続している。第3の外部端子パッド73に接続する第2の切換回路82の(入力端子に常時導通の)一方の出力端子をVCON端子79(を介してICチップが有するAFC回路の入力)に接続し第2の切換回路82の(入力端子に常時不通の)他方の出力端子を(ICチップが有するEEPROM74の)SCLK端子77に接続している。第2の外部端子パッド72は前記第1、第2の切換回路81、82の切換機能を作動させるための制御信号を出力する切換制御回路80(正論理回路)を介して(ICチップが有するEEPROM74の)CS端子76に接続している。なお、第2の切換回路82の一方の出力端子をVCON端子79ではなく前記OUT端子に接続しても構わない。
次に、第3の実施形態に係わるTCXOの動作(調整方法)について説明する。
外部からの制御電圧で出力周波数を可変または変調させる場合は、前記第2の外部端子パッド72に入力されるCS信号の「Low」を検出し前記切換制回路80が無効になり、前記第2の切換回路82の切換機能が作動することなく前記第3の外部端子パッド73は前記VCON端子79に電気的導通することから、第3の外部端子パッド73はVCON端子に割り付けられる前記外部端子電極と同義になる。また、前記第1の切換回路81の切換機能も(第2の切換回路82と同期して)作動することなく前記第1の外部端子パッド71は前記UTIL端子78に電気的導通することから、第1の外部端子パッド71はUTIL端子に割り付けられる調整用端子電極と同義になる。
EEPROMへのデータの書き込み及び読み出しを行なう場合は、前記第2の外部端子パッド72に入力されるCS信号の「High」を検出し前記切換制御回路80が有効になり、前記第2の切換回路82の切換機能を作動し前記第3の外部端子パッド73は前記SCLK端子77に電気的導通することから、第3の外部端子パッド73はSCLK端子に割り付けられる前記調整用端子電極と同義になる。また、前記第1の切換回路81の切換機能も(第2の切換回路82と同期して)作動し前記第1の外部端子パッド71は前記DIO端子75に電気的導通することから、第1の外部端子パッド71はDIO端子に割り付けられる前記調整用端子電極と同義になる。
以上のことから、前記第3の外部端子パッド73は調整用端子電極(SCLK)及び外部端子電極(VCON)として機能し、前記第1の外部端子パッド71は2個の調整用端子電極(DIO及びUTIL)として機能し、前記第2の外部端子パッド72は常時調整用端子電極(CS)として機能する。
外部からの制御電圧で出力周波数を可変または変調させる場合は、前記第2の外部端子パッド72に入力されるCS信号の「Low」を検出し前記切換制回路80が無効になり、前記第2の切換回路82の切換機能が作動することなく前記第3の外部端子パッド73は前記VCON端子79に電気的導通することから、第3の外部端子パッド73はVCON端子に割り付けられる前記外部端子電極と同義になる。また、前記第1の切換回路81の切換機能も(第2の切換回路82と同期して)作動することなく前記第1の外部端子パッド71は前記UTIL端子78に電気的導通することから、第1の外部端子パッド71はUTIL端子に割り付けられる調整用端子電極と同義になる。
EEPROMへのデータの書き込み及び読み出しを行なう場合は、前記第2の外部端子パッド72に入力されるCS信号の「High」を検出し前記切換制御回路80が有効になり、前記第2の切換回路82の切換機能を作動し前記第3の外部端子パッド73は前記SCLK端子77に電気的導通することから、第3の外部端子パッド73はSCLK端子に割り付けられる前記調整用端子電極と同義になる。また、前記第1の切換回路81の切換機能も(第2の切換回路82と同期して)作動し前記第1の外部端子パッド71は前記DIO端子75に電気的導通することから、第1の外部端子パッド71はDIO端子に割り付けられる前記調整用端子電極と同義になる。
以上のことから、前記第3の外部端子パッド73は調整用端子電極(SCLK)及び外部端子電極(VCON)として機能し、前記第1の外部端子パッド71は2個の調整用端子電極(DIO及びUTIL)として機能し、前記第2の外部端子パッド72は常時調整用端子電極(CS)として機能する。
図6は第3の実施形態の表面実装型パッケージの構成を示す下面斜視図であって、特に第1の実施形態の表面実装型パッケージと異なる点について説明する。
第3の実施形態の表面実装型パッケージ88の特徴は、前記パッケージ本体11の外側面に前記外部端子電極21(a〜d)及び前記調整用端子電極22、24が形成する。
前記外部端子電極は、特に前記セラミック絶縁層11dの外側角部を挟んで該外側角部近傍の長辺側及び短辺側の側面に形成された略半楕円形状、即ち略L字状の切り込み部分の内壁面に導電膜を被着することで外部端子電極21a乃至21c(21dは不図示)が形成されている。
前記調整用端子電極は、例えば図6に現れる長辺側の側面、特に前記セラミック絶縁層11bの長辺側の端面略中央には、(前述するように略半楕円形状の切り込み部分の内壁面に導電膜を被着することで)調整用端子電極22が形成されている。図6に現れない長辺側の側面には、同様の構造を備える調整用端子電極24(不図示)が形成されている。前述するように、調整用端子電極はDIO及びUTILの兼用とCS専用との2個に任意の外部端子電極はVCON及びSCLKの兼用にすることで端子電極数を削減することが可能になり、前記第3の外部端子パッド73はVCON及びSCLKとして機能することから、例えば前記外部端子電極21aに割り付けられている。前記第1の外部端子パッド71はDIO及びUTILとして機能することから、例えば前記調整用端子電極22に割り付けられている。前記第2の外部端子パッド72はCSとして機能することから、例えば前記調整用端子電極24に割り付けられている。
第3の実施形態の表面実装型パッケージ88の特徴は、前記パッケージ本体11の外側面に前記外部端子電極21(a〜d)及び前記調整用端子電極22、24が形成する。
前記外部端子電極は、特に前記セラミック絶縁層11dの外側角部を挟んで該外側角部近傍の長辺側及び短辺側の側面に形成された略半楕円形状、即ち略L字状の切り込み部分の内壁面に導電膜を被着することで外部端子電極21a乃至21c(21dは不図示)が形成されている。
前記調整用端子電極は、例えば図6に現れる長辺側の側面、特に前記セラミック絶縁層11bの長辺側の端面略中央には、(前述するように略半楕円形状の切り込み部分の内壁面に導電膜を被着することで)調整用端子電極22が形成されている。図6に現れない長辺側の側面には、同様の構造を備える調整用端子電極24(不図示)が形成されている。前述するように、調整用端子電極はDIO及びUTILの兼用とCS専用との2個に任意の外部端子電極はVCON及びSCLKの兼用にすることで端子電極数を削減することが可能になり、前記第3の外部端子パッド73はVCON及びSCLKとして機能することから、例えば前記外部端子電極21aに割り付けられている。前記第1の外部端子パッド71はDIO及びUTILとして機能することから、例えば前記調整用端子電極22に割り付けられている。前記第2の外部端子パッド72はCSとして機能することから、例えば前記調整用端子電極24に割り付けられている。
なお、前記切換制御回路80、前記第1の切換回路81及び前記第2の切換回路82は
発振回路及び温度補償回路を備えるICチップ、例えば前記ICチップ2に内蔵するものであっても構わない。または、前記切換制御回路80、前記第1の切換回路81及び前記第2の切換回路82のみで構成するその他の回路素子であっても構わない。
発振回路及び温度補償回路を備えるICチップ、例えば前記ICチップ2に内蔵するものであっても構わない。または、前記切換制御回路80、前記第1の切換回路81及び前記第2の切換回路82のみで構成するその他の回路素子であっても構わない。
図7(a)は第1乃至第3の実施形態としての表面実装型パッケージの構造を示した縦断面概略図、図7(b)及び(c)はその変形実施例である。
本発明の第1乃至第3の実施形態としての表面実装型パッケージ90は、例えば図7(a)に示すように、隔壁91の上面に密閉空間92を備えると共に、下面に(下方に開口する)凹部93を備えている。表面実装型パッケージ90の外側面に、特に前記凹部93の開口面に隣接する外側面に外部端子電極94を配設し該外部端子電極94から所望の間隙95を隔てて(表面実装型パッケージ90の厚み方向の)外部端子電極94の上方に調整用端子電極96を配設する。本発明の主旨は、前記外部端子電極94を前記表面実装型パッケージ90の外側面に配設し該外部端子電極94と前記調整用端子電極96とは所望の間隙(絶縁材)を隔てて上下関係に配置することなので、例えば図7(b)に示すように、前記凹部93を第2の密閉空間97に置換、即ち前記隔壁91の上面に前記密閉空間92を備えると共に、下面に前記第2の密閉空間97を備える表面実装型パッケージであっても構わない。また例えば図7(c)に示すように、前記隔壁を削除し前記密閉空間92と前記第2の密閉空間97とを一体化、即ち1個の第3の密閉空間98を備える表面実装型パッケージであっても構わない。
本発明の第1乃至第3の実施形態としての表面実装型パッケージ90は、例えば図7(a)に示すように、隔壁91の上面に密閉空間92を備えると共に、下面に(下方に開口する)凹部93を備えている。表面実装型パッケージ90の外側面に、特に前記凹部93の開口面に隣接する外側面に外部端子電極94を配設し該外部端子電極94から所望の間隙95を隔てて(表面実装型パッケージ90の厚み方向の)外部端子電極94の上方に調整用端子電極96を配設する。本発明の主旨は、前記外部端子電極94を前記表面実装型パッケージ90の外側面に配設し該外部端子電極94と前記調整用端子電極96とは所望の間隙(絶縁材)を隔てて上下関係に配置することなので、例えば図7(b)に示すように、前記凹部93を第2の密閉空間97に置換、即ち前記隔壁91の上面に前記密閉空間92を備えると共に、下面に前記第2の密閉空間97を備える表面実装型パッケージであっても構わない。また例えば図7(c)に示すように、前記隔壁を削除し前記密閉空間92と前記第2の密閉空間97とを一体化、即ち1個の第3の密閉空間98を備える表面実装型パッケージであっても構わない。
なお、前記調整用端子電極96及び前記外部端子電極94の(表面実装型パッケージの平面方向の)配置に関する変形実施例については第1乃至第3の実施形態と同様である。
TCXOを用いて本発明を説明したが、前記回路素子に供給される電源電圧に重畳される高周波ノイズを除去するためのコンデンサ等を備えるTCXO、VCXO、SPXO、OCXO、SAW発振器等の圧電デバイスに適用できることは云うまでもない。
また、水晶振動子、水晶基板に部分電極を配設する多重モード水晶フィルタや弾性表面波フィルタ等の圧電デバイス(圧電振動子)にも本発明を適用することも可能である。これらの場合はデータ書き込み及び読み出しを必要としないので、前記調整用端子電極を削除し前記外部端子電極のみを備える表面実装型パッケージを用いても構わない。
ATカットの水晶振動素子を用いて本発明を説明したが、本発明はATカットに限定するものではなくBTカット、CTカット、DTカット、SCカット、GTカット等のカットアングルの水晶基板に適用できることは云うまでもない。
また本発明は、水晶基板(水晶振動素子)のみに限定するものではなくランガサイト、四方酸リチウム、タンタル酸リチウム、ニオブ酸リチウム等のその他の圧電基板(圧電振動素子)に適用できることは云うまでもない。
1・・水晶振動素子 2・・ICチップ 3・・表面実装型パッケージ
3a・・セラミックパッケージ 3b・・下部凹部 4・・金属蓋
5・・パッド電極 6・・導電性接着剤 7・・接続電極 8・・金属バンプ
9・・アンダーフィル 10・・枠状体 11・・パッケージ本体
11a〜11d・・セラミック絶縁層 21・・外部端子電極
22〜25・・調整用端子電極 31・・外部配線基板 32・・フィレット
43・・表面実装型パッケージ 43a・・セラミックパッケージ
43b・・下部凹部 44・・セラミック蓋 44a・・凹部
45・・パッド電極 47・・接続電極 50・・低融点ガラス
51a、52a・・セラミック絶縁層 51c、52c・・枠状セラミック絶縁層
61・・外部端子電極 62〜65・・調整用端子電極 66・・内部接続端子
67・・スタッドバンプ 71・・第1の外部端子パッド
72・・第2の外部端子パッド 73・・第3の外部端子パッド
74・・EEPROM 75・・DIO端子 76・・CS端子
77・・SCLK端子 78・・UTIL端子 79・・VCON端子
80・・切換制御回路 81・・第1の切換回路 82・・第2の切換回路
88・・表面実装型パッケージ 90・・表面実装型パッケージ
91・・隔壁 92・・密閉空間 93・・凹部 94・・外部端子電極
95・・間隙 96・・調整用端子電極 97・・第2の密閉空間
98・・第3の密閉空間
101・・水晶振動素子 102・・ICチップ 103・・表面実装容器
103a・・下側凹部 104・・カバー 105・・樹脂
106・・導電性接着剤 111・・底壁 112・・上枠 113・・下枠
114・・溶接リング 121・・窪み 122・・実装端子
123・・書込端子
3a・・セラミックパッケージ 3b・・下部凹部 4・・金属蓋
5・・パッド電極 6・・導電性接着剤 7・・接続電極 8・・金属バンプ
9・・アンダーフィル 10・・枠状体 11・・パッケージ本体
11a〜11d・・セラミック絶縁層 21・・外部端子電極
22〜25・・調整用端子電極 31・・外部配線基板 32・・フィレット
43・・表面実装型パッケージ 43a・・セラミックパッケージ
43b・・下部凹部 44・・セラミック蓋 44a・・凹部
45・・パッド電極 47・・接続電極 50・・低融点ガラス
51a、52a・・セラミック絶縁層 51c、52c・・枠状セラミック絶縁層
61・・外部端子電極 62〜65・・調整用端子電極 66・・内部接続端子
67・・スタッドバンプ 71・・第1の外部端子パッド
72・・第2の外部端子パッド 73・・第3の外部端子パッド
74・・EEPROM 75・・DIO端子 76・・CS端子
77・・SCLK端子 78・・UTIL端子 79・・VCON端子
80・・切換制御回路 81・・第1の切換回路 82・・第2の切換回路
88・・表面実装型パッケージ 90・・表面実装型パッケージ
91・・隔壁 92・・密閉空間 93・・凹部 94・・外部端子電極
95・・間隙 96・・調整用端子電極 97・・第2の密閉空間
98・・第3の密閉空間
101・・水晶振動素子 102・・ICチップ 103・・表面実装容器
103a・・下側凹部 104・・カバー 105・・樹脂
106・・導電性接着剤 111・・底壁 112・・上枠 113・・下枠
114・・溶接リング 121・・窪み 122・・実装端子
123・・書込端子
Claims (8)
- 複数の実装用端子電極を備える表面実装型パッケージにおいて、前記表面実装型パッケージの両主面を除く面に前記実装用端子電極を形成したことを特徴とする表面実装型パッケージ。
- 複数の実装用端子電極と複数の調整用端子電極とを備えた表面実装型パッケージであって、その上面及び下面を除く面にのみ各端子電極を形成した表面実装型パッケージにおいて、前記実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えていることを特徴とする表面実装型パッケージ。
- 前記表面実装型パッケージがセラミック多層構造を備えており、前記絶縁材が多層構造を構成する少なくとも一層のセラミック材であることを特徴とする請求項2に記載の表面実装型パッケージ。
- 前記絶縁材が低融点ガラス材であることを特徴とする請求項2に記載の表面実装型パッケージ。
- 前記実装用端子電極は前記表面実装型パッケージの外側角部に形成したことを特徴とする請求項1乃至4のいずれかに記載の表面実装型パッケージ。
- 前記実装用端子電極は前記表面実装型パッケージの両主面を除く面に形成された複数の切り込み部分の内壁面に導電膜を被着することで形成されていることを特徴とする請求項1乃至5のいずれかに記載の表面実装型パッケージ。
- 前記調整用端子電極が2個であることを特徴とする請求項2乃至6のいずれかに記載の表面実装型パッケージ。
- 請求項7に記載の表面実装型パッケージに少なくとも圧電振動素子と発振回路及び温度補償回路を構成する回路素子とを収容すると共に、外部からの信号により前記調整用端子電極の端子機能を切り換える機能を有する圧電デバイスであって、前記調整用端子電極のいずれか一方は前記回路素子の温度補償データの入力機能と該回路素子の内部回路が発生するアナログ信号の出力機能とを備えることを特徴とする圧電デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003326922A JP2005094514A (ja) | 2003-09-18 | 2003-09-18 | 表面実装型パッケージ及びこれを用いた圧電デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003326922A JP2005094514A (ja) | 2003-09-18 | 2003-09-18 | 表面実装型パッケージ及びこれを用いた圧電デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005094514A true JP2005094514A (ja) | 2005-04-07 |
Family
ID=34456930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003326922A Pending JP2005094514A (ja) | 2003-09-18 | 2003-09-18 | 表面実装型パッケージ及びこれを用いた圧電デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005094514A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104075A (ja) * | 2005-09-30 | 2007-04-19 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
JP2007189378A (ja) * | 2006-01-12 | 2007-07-26 | Epson Toyocom Corp | 圧電デバイスおよび圧電デバイスの製造方法 |
JP2009077079A (ja) * | 2007-09-19 | 2009-04-09 | Epson Toyocom Corp | 圧電デバイスおよび電子機器 |
JP2009246696A (ja) * | 2008-03-31 | 2009-10-22 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
JP2010087713A (ja) * | 2008-09-30 | 2010-04-15 | Kyocera Kinseki Corp | 圧電発振器 |
JP2011114838A (ja) * | 2009-11-30 | 2011-06-09 | Kyocera Kinseki Corp | 圧電振動子及び圧電発振器 |
WO2011108051A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 半導体装置 |
JP2013059136A (ja) * | 2012-12-28 | 2013-03-28 | Seiko Epson Corp | 圧電デバイス、電子機器および圧電デバイスのデータの入出力方法 |
-
2003
- 2003-09-18 JP JP2003326922A patent/JP2005094514A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104075A (ja) * | 2005-09-30 | 2007-04-19 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
JP2007189378A (ja) * | 2006-01-12 | 2007-07-26 | Epson Toyocom Corp | 圧電デバイスおよび圧電デバイスの製造方法 |
JP2009077079A (ja) * | 2007-09-19 | 2009-04-09 | Epson Toyocom Corp | 圧電デバイスおよび電子機器 |
JP2009246696A (ja) * | 2008-03-31 | 2009-10-22 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
JP2010087713A (ja) * | 2008-09-30 | 2010-04-15 | Kyocera Kinseki Corp | 圧電発振器 |
JP2011114838A (ja) * | 2009-11-30 | 2011-06-09 | Kyocera Kinseki Corp | 圧電振動子及び圧電発振器 |
WO2011108051A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 半導体装置 |
JP2013059136A (ja) * | 2012-12-28 | 2013-03-28 | Seiko Epson Corp | 圧電デバイス、電子機器および圧電デバイスのデータの入出力方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010050778A (ja) | 圧電デバイス | |
JP5101201B2 (ja) | 圧電発振器 | |
JP2005094514A (ja) | 表面実装型パッケージ及びこれを用いた圧電デバイス | |
JP4724519B2 (ja) | 圧電発振器 | |
JP2005159575A (ja) | 表面実装型圧電発振器 | |
JP4724518B2 (ja) | 圧電発振器 | |
JP5097929B2 (ja) | 電子部品の製造方法 | |
JP5171148B2 (ja) | 圧電発振器 | |
JP4587726B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP5101369B2 (ja) | 圧電デバイス | |
JP2007300173A (ja) | 電子デバイス用パッケージ、及び電子デバイス | |
JP2007180700A (ja) | 圧電デバイス | |
JP4587727B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP4587728B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP4587730B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP2007124514A (ja) | 圧電発振器及びその製造方法 | |
JP3620451B2 (ja) | 圧電デバイスのパッケージ構造 | |
JP2007103995A (ja) | 圧電デバイス | |
JP4587729B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP2006101276A (ja) | 圧電発振器 | |
JP4336213B2 (ja) | 圧電発振器 | |
JP2009089437A (ja) | 表面実装型圧電発振器 | |
JP5075504B2 (ja) | 圧電発振器 | |
JP2008042603A (ja) | 圧電デバイス | |
JP2008141417A (ja) | 圧電発振器 |