JP2005093872A - Lead pin and wiring board with lead pin - Google Patents

Lead pin and wiring board with lead pin Download PDF

Info

Publication number
JP2005093872A
JP2005093872A JP2003327746A JP2003327746A JP2005093872A JP 2005093872 A JP2005093872 A JP 2005093872A JP 2003327746 A JP2003327746 A JP 2003327746A JP 2003327746 A JP2003327746 A JP 2003327746A JP 2005093872 A JP2005093872 A JP 2005093872A
Authority
JP
Japan
Prior art keywords
wiring board
lead pin
lead
pin
joint surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003327746A
Other languages
Japanese (ja)
Inventor
Kazuhiko Ide
和彦 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003327746A priority Critical patent/JP2005093872A/en
Publication of JP2005093872A publication Critical patent/JP2005093872A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a lead pin which is connected with high positional precision and sufficient connection strength when it is connected to a wiring board with a wax material. <P>SOLUTION: The lead pin 1 has a shaft 10 and a connection head 12 provided on the tip side of the shaft 10 and having a larger diameter than that of the shaft 10. The connection head 12 is formed with a connection surface 12a on a side opposite to the side of the shaft 10. The connection surface 12a comprises a first connection surface 12x whose center is rounded projecting with a radius R1 and a second connection surface 12y whose periphery is rounded projecting with a radius R2 smaller than the radius R1. The connection head 12 of the lead pin 1 is connected and fixed to the wiring board with the wax material. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明はリードピン及びリードピン付き配線基板に係り、さらに詳しくは、ＰＧＡ（Pin Grid Array）型の配線基板に適用できるリードピン及びリードピン付き配線基板に関する。   The present invention relates to a lead pin and a wiring board with a lead pin, and more particularly to a lead pin and a wiring board with a lead pin that can be applied to a PGA (Pin Grid Array) type wiring board.

従来、電子部品を実装する配線基板として、ＰＧＡ（Pin Grid Array）型の配線基板がある。ＰＧＡ型の配線基板では、一方の面に電子部品が接続される複数の電極パッドを備え、他方の面にはマザーボードのソケットに挿入される複数のリードピンが格子配列して立設している。   Conventionally, there is a PGA (Pin Grid Array) type wiring board as a wiring board on which electronic components are mounted. In the PGA type wiring board, a plurality of electrode pads to which electronic components are connected are provided on one surface, and a plurality of lead pins to be inserted into sockets on the motherboard are erected in a lattice arrangement on the other surface.

図１に示すように、従来のリードピン１００は、軸部１０２とそれより径が大きい接続ヘッド部１０４とにより構成されている。接続ヘッド部１０４は全体にわたってフラットな接合面１０４ａを備えており、この接合面１０４ａが配線基板のピン接続部に接合される。   As shown in FIG. 1, the conventional lead pin 100 is comprised by the axial part 102 and the connection head part 104 with a larger diameter than it. The connection head portion 104 has a flat joint surface 104a throughout, and the joint surface 104a is joined to the pin connection portion of the wiring board.

すなわち、図２に示すように、配線基板１１０の最外面に設けられたソルダレジスト膜１１４の開口部１１４ｘ内に露出するピン接続部１１２上にはんだペーストが塗布された後に、リードピン１００の接続ヘッド部１０４がはんだペースト上に配置される。続いて、はんだペーストを熱処理してリフローはんだ付けを行うことによりはんだ層１１６を形成する。これにより、リードピン１００は、はんだ層１１６を介して配線基板１１０のピン接続部１１２に接合されて固定される。   That is, as shown in FIG. 2, after solder paste is applied on the pin connection portion 112 exposed in the opening 114x of the solder resist film 114 provided on the outermost surface of the wiring substrate 110, the connection head of the lead pin 100 is applied. The portion 104 is disposed on the solder paste. Subsequently, the solder layer 116 is formed by heat-treating the solder paste and performing reflow soldering. As a result, the lead pin 100 is bonded and fixed to the pin connection portion 112 of the wiring board 110 via the solder layer 116.

上記したような従来のＰＧＡ型の配線基板においては、リードピンの接合強度が低かったり、電気的接続の信頼性を得られなかったりする場合がある。この対策として、特許文献１には、リードピンの接合強度を高めるために、リードピンの接続ヘッド部の頭頂側の周縁部にＣ面又はＲ面を設けることが記載されている。また、特許文献２には、同様な目的で、リードピンの接続ヘッド部の接合面に部分的に凸状部を形成することが記載されている。さらには、特許文献３には、接合強度が低下することなく電気的接合の信頼性を高めるために、リードピンの接続ヘッド部の接合面全体を凸状球面にすることが記載されている。
特開２００１−１７７０３８号公報 実開昭６０−１０６３７５号公報 特開２００１−２１７３４１号公報 In the conventional PGA type wiring board as described above, the lead pin bonding strength may be low, or reliability of electrical connection may not be obtained. As a countermeasure, Patent Document 1 describes that a C-plane or an R-plane is provided on the peripheral portion on the top side of the connection head portion of the lead pin in order to increase the bonding strength of the lead pin. Japanese Patent Application Laid-Open No. H10-228561 describes that a convex portion is partially formed on the joint surface of the connection head portion of the lead pin for the same purpose. Furthermore, Patent Document 3 describes that the entire joint surface of the connection head portion of the lead pin is formed into a convex spherical surface in order to increase the reliability of the electrical joint without reducing the joint strength.
JP 2001-177038 A Japanese Utility Model Publication No. 60-106375 JP 2001-217341 A

ところで、図３に示すように、リードピン１００の接続ヘッド部１０４の接合面１０４ａが全体にわたってフラットな場合、はんだペーストを加熱してリフロー・硬化する際に、はんだペーストに含まれる溶剤が気化した揮発成分が十分に抜けずに滞留することに起因して、接続ヘッド部１０４の接合面１０４ａの近傍にボイド１１８が発生しやすい。   Incidentally, as shown in FIG. 3, when the joint surface 104a of the connection head portion 104 of the lead pin 100 is flat throughout, the solvent contained in the solder paste is vaporized when the solder paste is heated and reflowed and cured. Due to the fact that the components stay without being sufficiently removed, voids 118 are likely to occur in the vicinity of the joint surface 104a of the connection head portion 104.

接続ヘッド部１０４の接合面１０４ａの近傍にボイド１１８が発生すると、リードピン１００が横方向に傾いたり、リードピン１００の高さがばらついたりするので、リードピン１００を配線基板に高い位置精度で接合することが困難になるという問題がある。   When the void 118 is generated in the vicinity of the joint surface 104a of the connection head portion 104, the lead pin 100 is inclined in the lateral direction or the height of the lead pin 100 is varied. Therefore, the lead pin 100 is joined to the wiring board with high positional accuracy. There is a problem that becomes difficult.

特許文献１及び２では、リードピンの接合強度を高くする効果はあるものの、リードピンの接合面にフラットな部分が存在するので、接合面にボイドが発生しやすい問題が残る。また、特許文献３では、リードピンの電気的接合の信頼性を高くすることができるものの、接合面全体が比較的大きな丸みをもった半球状となっているので、十分な接合強度が得られない場合がある。   In Patent Documents 1 and 2, although there is an effect of increasing the bonding strength of the lead pin, there is a problem that voids are likely to occur on the bonding surface because a flat portion exists on the bonding surface of the lead pin. Further, in Patent Document 3, although the reliability of the electrical connection of the lead pins can be increased, the entire bonding surface is a hemispherical shape having a relatively large roundness, so that sufficient bonding strength cannot be obtained. There is a case.

本発明は以上の課題を鑑みて創作されたものであり、ろう材で配線基板に接合される際に、高い位置精度で接合されると共に、十分な接合強度が得られるリードピン及びリードピン付き配線基板を提供することを目的とする。   The present invention has been created in view of the above problems, and when being joined to a wiring board with a brazing material, the lead pin and the wiring board with lead pins are joined with high positional accuracy and sufficient joining strength is obtained. The purpose is to provide.

上記課題を解決するため、本発明はリードピンに係り、軸部と、前記軸部の先端側に設けられ、該軸部の径より大きな径をもつ接続ヘッド部とを有するリードピンであって、前記接続ヘッド部は、前記軸部側と反対側に接合面を備え、前記接合面は、中央部に半径Ｒ１で凸状に丸みをつけた第１接合面と、周縁部に前記半径Ｒ１より小さな半径Ｒ２で凸状に丸みをつけた第２接合面とにより構成されることを特徴とする。   In order to solve the above-mentioned problems, the present invention relates to a lead pin, which is a lead pin having a shaft portion and a connection head portion provided on a tip end side of the shaft portion and having a diameter larger than the diameter of the shaft portion. The connection head portion includes a joint surface on the side opposite to the shaft portion side, and the joint surface has a first joint surface that is convexly rounded with a radius R1 at the center portion, and a peripheral portion that is smaller than the radius R1. And a second joint surface that is rounded in a convex shape with a radius R2.

本発明のリードピンでは、その接合面にはフラットな面は存在せず、中央部（第１接合面）は比較的緩やかな丸みをおびており、周縁部（第２接合面）は中央部よりも大きな丸みをもって形成されている。   In the lead pin of the present invention, there is no flat surface in the joint surface, the central portion (first joint surface) is relatively gently rounded, and the peripheral portion (second joint surface) is more than the central portion. It is formed with a large roundness.

従って、本発明のリードピンの接続ヘッド部を下側にした状態では、接続ヘッド部の接合面は、中央部から周縁部側にかけて緩やかな角度で上昇し、周縁部では中央部よりも大きな角度で上昇する。   Therefore, in the state where the connection head portion of the lead pin of the present invention is on the lower side, the joint surface of the connection head portion rises at a gentle angle from the central portion to the peripheral portion side, and the peripheral portion has a larger angle than the central portion. Rise.

このため、リードピンの接続ヘッド部を配線基板のピン接続部にフラックス含有はんだペーストをリフローはんだ付けして接合する場合、はんだペーストの溶剤が気化した揮発成分が接続ヘッド部の接合面近傍に滞留することなく、接合面に沿ってスムーズに上側に抜けて外部に放出される。これにより、接合面近傍にボイドが発生することが防止されるので、リードピンが傾いたり、高さがばらついたりすることが改善され、リードピンが位置精度よく配線基板に接合される。   For this reason, when the lead pin connection head part is joined to the pin connection part of the wiring board by reflow soldering the flux-containing solder paste, the volatile components evaporated by the solvent of the solder paste stay in the vicinity of the joint surface of the connection head part. Without any problem, it smoothly exits upward along the joint surface and is discharged to the outside. As a result, voids are prevented from being generated in the vicinity of the joint surface, so that the lead pins can be prevented from being tilted or the height thereof varies, and the lead pins are joined to the wiring board with high positional accuracy.

しかも、接続ヘッド部の接合面の中央部は、従来例のような半球状の大きな丸みではなく、緩やかな丸みをもって形成されているので、リードピンの傾きを防止する土台としての機能を併せもつようになり、リードピンは十分な接合強度をもって接合されて固定される。   In addition, the central part of the joint surface of the connection head part is not a large hemispherical round shape as in the conventional example, but is formed with a gentle roundness, so that it also has a function as a base for preventing the inclination of the lead pin. Thus, the lead pins are bonded and fixed with sufficient bonding strength.

以上説明したように、本発明のリードピンは、位置精度よく、かつ十分な接合強度で配線基板に接合されて固定される。これにより、リードピンが取り付けられた配線基板の信頼性を向上させることができる。   As described above, the lead pin of the present invention is bonded and fixed to the wiring board with high positional accuracy and sufficient bonding strength. Thereby, the reliability of the wiring board to which the lead pins are attached can be improved.

本発明の実施の形態について、図を参照しながら説明する。   Embodiments of the present invention will be described with reference to the drawings.

図４は本発明の実施形態のリードピンを示す側面図、図５は図４のリードピンをＡ方向からみた図、図６（ａ）〜（ｃ）は本発明の実施形態のリードピンを配線基板に接合する方法を示す断面図、図７は本発明の実施形態のリードピンがろう材を介して配線基板に接合される様子を示す断面図である。   4 is a side view showing the lead pin of the embodiment of the present invention, FIG. 5 is a view of the lead pin of FIG. 4 as viewed from the A direction, and FIGS. 6A to 6C are the lead pins of the embodiment of the present invention on the wiring board. FIG. 7 is a cross-sectional view showing how a lead pin according to an embodiment of the present invention is joined to a wiring board via a brazing material.

図４に示すように、本発明の実施形態のリードピン１は、軸部１０とその径より大きい径を有して軸部１０の先端側に設けられた接続ヘッド部１２とにより構成された、いわゆるネイル（くぎ）形状を有している。リードピン１は、銅（Ｃｕ）、Ｃｕ合金，又はニッケル（Ｎｉ）−鉄（Ｆｅ）−コバルト（Ｃｏ）合金（コバール）などよりなる。接続ヘッド部１２は配線基板のピン接続部に接続される接合面１２ａを備えている。接合面１２ａを平面からみた図５を併せて参照すると、接合面１２ａは、その中央部に半径Ｒ１で凸状の丸みをつけた第１接合面１２ｘと、その周縁部に半径Ｒ２で凸状の丸みをつけた第２接合面１２ｙとにより構成されている。第１接合面１２ｘを形成する半径Ｒ１は、第２接合面１２ｙを形成する半径Ｒ２より大きな値に設定される。つまり、本実施形態のリードピン１の接合面１２ａにはフラットな面は存在せず、中央部の第１接合面１２ｘは比較的緩やかな丸みをおびており、周縁部の第２接合面１２ｙは第１接合面１２ｘよりも大きな丸みをもって形成されている。   As shown in FIG. 4, the lead pin 1 of the embodiment of the present invention is configured by a shaft portion 10 and a connection head portion 12 having a diameter larger than the diameter and provided on the distal end side of the shaft portion 10. It has a so-called nail shape. The lead pin 1 is made of copper (Cu), Cu alloy, nickel (Ni) -iron (Fe) -cobalt (Co) alloy (Kovar), or the like. The connection head portion 12 includes a joint surface 12a connected to the pin connection portion of the wiring board. Referring also to FIG. 5 in which the joining surface 12a is viewed from the plane, the joining surface 12a has a first joining surface 12x having a rounded shape with a radius R1 at the center thereof and a convex shape with a radius R2 at the peripheral portion thereof. It is comprised by the 2nd joining surface 12y which rounded. The radius R1 that forms the first joint surface 12x is set to a larger value than the radius R2 that forms the second joint surface 12y. That is, there is no flat surface on the joint surface 12a of the lead pin 1 of the present embodiment, the first joint surface 12x at the center is relatively gently rounded, and the second joint surface 12y at the peripheral portion is the second joint surface 12y. It is formed with a roundness larger than one joining surface 12x.

好ましい一例では、第１接合面１２ｘを形成する半径Ｒ１は１．０〜２．０ｍｍの範囲（好適には２．０ｍｍ）、第２接合面１２ｙを形成する半径Ｒ２は０．８〜１．２ｍｍの範囲（好適には０．８８ｍｍ）にそれぞれ設定される。この場合における他の部分の寸法の一例は、接続ヘッド部１２の径が０．６ｍｍ±０．０５ｍｍ、接続ヘッド部１２の厚みが第１接合面１２ｘの部分で０．０９ｍｍ±０．０２ｍｍ、軸部１０の径は０．３ｍｍ±０．０１５ｍｍ、接続ヘッド部１２の厚みと軸部１０の長さとの合計は２ｍｍ程度である。   In a preferred example, the radius R1 for forming the first bonding surface 12x is in the range of 1.0 to 2.0 mm (preferably 2.0 mm), and the radius R2 for forming the second bonding surface 12y is 0.8 to 1.mm. Each is set to a range of 2 mm (preferably 0.88 mm). An example of the dimensions of the other parts in this case is as follows. The diameter of the connection head portion 12 is 0.6 mm ± 0.05 mm, and the thickness of the connection head portion 12 is 0.09 mm ± 0.02 mm at the first joint surface 12x. The diameter of the shaft portion 10 is 0.3 mm ± 0.015 mm, and the total of the thickness of the connection head portion 12 and the length of the shaft portion 10 is about 2 mm.

次に、このような構成のリードピン１を配線基板に接合する方法について説明する。   Next, a method of joining the lead pin 1 having such a configuration to the wiring board will be described.

図６（ａ）に示すように、まず、所要の配線パターン（不図示）を備えた配線基板２０を用意する。この配線基板２０では、その片面側にリードピン１が接合されるピン接続部２２が設けられており、ピン接続部２２上にはＮｉ／Ａｕめっきが施されている。さらにピン接続部２２上に開口部２４ｘが設けられたソルダレジスト膜２４が形成されている。   As shown in FIG. 6A, first, a wiring board 20 having a required wiring pattern (not shown) is prepared. In this wiring board 20, a pin connection portion 22 to which the lead pin 1 is bonded is provided on one side, and Ni / Au plating is applied on the pin connection portion 22. Further, a solder resist film 24 having an opening 24x is formed on the pin connection portion 22.

その後、図６（ｂ）に示すように、このような配線基板２０のピン接続部２２上にスクリーン印刷などにより、フラックスを含有するはんだペースト２６ａ（ろう材）を選択的に塗布する。   Thereafter, as shown in FIG. 6B, a solder paste 26a (brazing material) containing flux is selectively applied onto the pin connection portions 22 of the wiring board 20 by screen printing or the like.

次いで、図６（ｃ）に示すように、ピン接続部２２上に塗布されたはんだペースト２６ａ上に前述した本実施形態のリードピン１の接続ヘッド部１２ａを対向させて配置する。続いて、温度が２００〜２５０℃の雰囲気でリフローはんだ付けを行うことにより、はんだペースト２６ａをリフロー・硬化させてはんだ層２６を形成する。これにより、リードピン１は、はんだ層２６を介して配線基板２０のピン接続部２２に接合されて固定される。   Next, as shown in FIG. 6C, the connection head portion 12 a of the lead pin 1 of the present embodiment described above is disposed on the solder paste 26 a applied on the pin connection portion 22 so as to face each other. Subsequently, by performing reflow soldering in an atmosphere at a temperature of 200 to 250 ° C., the solder paste 26 a is reflowed and cured to form the solder layer 26. Accordingly, the lead pin 1 is bonded and fixed to the pin connection portion 22 of the wiring board 20 via the solder layer 26.

はんだペースト２６ａは、はんだ粉末と溶剤を含むフラックスとを練り合わせてクリーム状にしたものであり、はんだペースト２６ａをリフロー・硬化させる際にはその中に含まれる溶剤を揮発させて除去する必要がある。   The solder paste 26a is obtained by kneading solder powder and a flux containing a solvent to form a cream. When the solder paste 26a is reflowed and cured, it is necessary to volatilize and remove the solvent contained therein. .

前述したように、本実施形態のリードピン１は、図７に示すように、接続ヘッド部１２を下側にした状態では、接続ヘッド部１２の接合面１２ａは、中央部から周縁部側にかけて緩やかに上昇する面（第１接合面１２ｘ）となっており、周縁部では中央部よりも大きく上昇する面（第２接合面１２ｙ）となっている。このため、同じく図７に示すように、リフローはんだ付け工程においてはんだペースト２６ａに含まれる溶剤が揮発する際に、接続ヘッド部１２の接合面１２ａ近傍に揮発成分が滞留することなく、揮発成分が接合面１２ａに沿ってスムーズに上側に抜けて外部に放出される。   As described above, in the lead pin 1 of the present embodiment, as shown in FIG. 7, in the state where the connection head portion 12 is on the lower side, the joint surface 12a of the connection head portion 12 is gently from the central portion to the peripheral portion side. It is a surface (first joint surface 12x) that rises to the center, and a peripheral surface (second joint surface 12y) that rises larger than the center portion. For this reason, as shown in FIG. 7 also, when the solvent contained in the solder paste 26a volatilizes in the reflow soldering process, the volatile component does not stay in the vicinity of the joint surface 12a of the connection head portion 12, and the volatile component is not retained. It smoothly escapes upward along the joint surface 12a and is discharged to the outside.

しかも、接続ヘッド部１２の接合面１２ａの中央部は、従来例のような半球状の大きな丸みではなく、フラット面に近い緩やかな丸みをもって形成されている。このため、接合面１２ａの中央部は、はんだペースト２６からの揮発成分の滞留を防止するだけではなく、リードピン１の傾きを防止する土台としての機能を併せもつようになり、リードピン１は十分な接合強度をもって接合されて固定される。   Moreover, the central portion of the joint surface 12a of the connection head portion 12 is formed with a moderate roundness close to a flat surface, not a large hemispherical roundness as in the conventional example. For this reason, the central portion of the joining surface 12a not only prevents the volatile components from staying from the solder paste 26, but also has a function as a base for preventing the inclination of the lead pin 1, so that the lead pin 1 is sufficient. Bonded and fixed with bonding strength.

このとき、図６（ｃ）及び図７に示すように、リードピン１の接合面１２ａが下側になるようにして、配線基板２０のピン接続部２２上にリードピン１を配置することが肝要である。なぜならば、はんだペースト２６ａの溶剤が揮発するとき、揮発成分はその特性上、上方に向って揮発するので、リードピン１の接合面１２ａを上側にして配置する場合よりも揮発成分が外部に抜けやすくなるからである。   At this time, as shown in FIGS. 6C and 7, it is important to arrange the lead pin 1 on the pin connection portion 22 of the wiring board 20 so that the joint surface 12 a of the lead pin 1 is on the lower side. is there. This is because, when the solvent of the solder paste 26a volatilizes, the volatile component volatilizes upward due to its characteristics, so that the volatile component is more easily released to the outside than when the bonding surface 12a of the lead pin 1 is arranged upward. Because it becomes.

このように、本実施形態のリードピン１を使用することにより、はんだペースト２６ａをリフロー・硬化させるときにリードピン１の接合面１２ａの近傍にボイドが発生することが防止される。これにより、リードピン１が傾いたり高さがばらついたりして接合されることが改善され、リードピン１が位置精度よく配線基板２０に接合されて固定される。   Thus, by using the lead pin 1 of the present embodiment, it is possible to prevent voids from being generated in the vicinity of the joint surface 12a of the lead pin 1 when the solder paste 26a is reflowed and cured. As a result, it is improved that the lead pins 1 are joined by being inclined or having different heights, and the lead pins 1 are joined and fixed to the wiring board 20 with high positional accuracy.

また、リードピン１の接合面１２ａの中央部を緩やかな丸みをもった第１接合面１２ｘとすることにより、第１接合面１２ｘがリードピン１の土台としても機能するようにしたので、リードピン１は十分な接合強度で配線基板２０に接合されて固定される。これにより、リードピン１を備えた配線基板の信頼性を向上させることができる。   In addition, since the first joint surface 12x functions as a base of the lead pin 1 by making the central portion of the joint surface 12a of the lead pin 1 the first joint surface 12x having a moderate roundness, the lead pin 1 It is bonded and fixed to the wiring board 20 with sufficient bonding strength. Thereby, the reliability of the wiring board provided with the lead pin 1 can be improved.

本願発明者は、従来のリードピン１００（図１に示す接合面１０４ａがフラットなもの）と、本実施形態のリードピン１とを前述した方法により配線基板のピン接続部に接合し、各リードピンの引張り強度、高さのばらつき及び位置精度を比較調査した。なお、リードピンの材料としてＣｕアロイ１９４を使用し、はんだペーストのはんだ材料としてはＳｎ／Ｓｂはんだを使用した。また、配線基板としては前述した配線基板２０と同様にソルダレジスト膜の開口部にＮｉ／Ａｕめっきが施されたピン接続部が露出するものを使用した。ピン接続部の径は０．８ｍｍとした。   The inventor of the present application joins the conventional lead pin 100 (having the flat joining surface 104a shown in FIG. 1) and the lead pin 1 of the present embodiment to the pin connection portion of the wiring board by the method described above, and pulls each lead pin. Comparison of strength, height variation, and position accuracy was conducted. Cu alloy 194 was used as the lead pin material, and Sn / Sb solder was used as the solder material of the solder paste. Also, as the wiring board, the one in which the pin connection part where Ni / Au plating was applied to the opening part of the solder resist film was used like the wiring board 20 described above. The diameter of the pin connection part was 0.8 mm.

（１）リードピンの引張り強度
従来のリードピンと本実施形態のリードピンとを接合した配線基板（Ｎｏ１〜Ｎｏ４）をそれぞれ製造し、引張り試験機を使用して各配線基板の８箇所の各リードピンの引張り強度を測定した。そして、引張り強度の平均値（Ave.）、最大値（Max.）、最小値（Min.）及び標準偏差(Std.)をそれぞれ求めた。 (1) Tensile strength of lead pins A wiring board (No. 1 to No. 4) in which conventional lead pins and the lead pins of the present embodiment are joined to each other is manufactured, and a tensile tester is used to pull each of the eight lead pins of each wiring board. The strength was measured. Then, the average value (Ave.), maximum value (Max.), Minimum value (Min.), And standard deviation (Std.) Of the tensile strength were determined.

表１に示すように、引張り強度の平均値（Ave.）は、従来のリードピンが２９．８２Ｎ、本実施形態のリードピンが３０．７２Ｎであり、また標準偏差(Std.)も許容範囲であることから、本実施形態のリードピンは従来のリードピンと同程度の引張り強度をもつことが確認された。   As shown in Table 1, the average value (Ave.) of the tensile strength is 29.82 N for the conventional lead pin, 30.72 N for the lead pin of the present embodiment, and the standard deviation (Std.) Is also an allowable range. Therefore, it was confirmed that the lead pin of this embodiment has a tensile strength comparable to that of the conventional lead pin.

Figure 2005093872
（２）リードピンの高さのばらつき
従来のリードピンと本実施形態のリードピンとを接合した配線基板をそれぞれ製造し、３次元測定器を用いて配線基板のソルダレジスト膜上から各リードピンの先端部までの高さを測定した。それぞれ９６個のリードピンの高さを測定して比較した。そして、高さの平均値（Ave.）、最大値（Max.）、最小値（Min.）及び標準偏差(Std.)をそれぞれ求めた。表２に示すように、リードピンの高さの標準偏差(Std.)は、従来のリードピンが０．０１６ｍｍであるのに対し、本実施形態のリードピンでは０．００７ｍｍと小さくなっていることから、本実施形態のリードピンを使用することにより高さのばらつきが改善されることが確認された。
Figure 2005093872
 (2) Lead pin height variation Each of the wiring boards in which the conventional lead pins and the lead pins of the present embodiment are joined is manufactured, and from the solder resist film of the wiring board to the tip of each lead pin using a three-dimensional measuring instrument. The height of was measured. The height of each 96 lead pins was measured and compared. Then, the average value (Ave.), maximum value (Max.), Minimum value (Min.), And standard deviation (Std.) Of the height were determined. As shown in Table 2, since the standard deviation (Std.) Of the lead pin height is 0.016 mm for the conventional lead pin, it is as small as 0.007 mm for the lead pin of this embodiment. It was confirmed that variation in height was improved by using the lead pin of this embodiment.

Figure 2005093872
（３）リードピンの位置精度
従来のリードピンと本実施形態のリードピンとを接合した配線基板をそれぞれ製造し、３次元測定器を用いて各リードピンの先端中心部の相対位置（各基準位置からのずれ）を測定した。それぞれ９６個のリードピンを測定して比較した。そして、相対位置の平均値（Ave.）、最大値（Max.）、最小値（Min.）及び標準偏差(Std.)をそれぞれ求めた。
Figure 2005093872
 (3) Lead pin position accuracy Each of the wiring boards in which the conventional lead pin and the lead pin of the present embodiment are joined is manufactured, and the relative position (displacement from each reference position) of the center of each lead pin using a three-dimensional measuring instrument. ) Was measured. Each of 96 lead pins was measured and compared. Then, an average value (Ave.), a maximum value (Max.), A minimum value (Min.), And a standard deviation (Std.) Of the relative position were obtained.

表３に示すように、相対位置(ずれ)の平均値（Ave.）は、従来のリードピンが０．０５９ｍｍ（標準偏差(Std.)：０．０２１ｍｍ）であるのに対し、本実施形態のリードピンでは０．０４３ｍｍ（標準偏差(Std.)：０．０１７ｍｍ）であった。平均値（Ave.）及び標準偏差(Std.)のいずれも本実施形態のリードピンのほうが小さくなっていることから、本実施形態のリードピンを使用することにより位置精度を向上させることができることが確認された。   As shown in Table 3, the average value (Ave.) of the relative position (deviation) is 0.059 mm (standard deviation (Std.): 0.021 mm) for the conventional lead pin, whereas that of the present embodiment. In the lead pin, it was 0.043 mm (standard deviation (Std.): 0.017 mm). Since both the average value (Ave.) and standard deviation (Std.) Are smaller in the lead pin of this embodiment, it is confirmed that the position accuracy can be improved by using the lead pin of this embodiment. It was done.

Figure 2005093872
次に、本実施形態のリードピン付き配線基板について説明する。図８は本発明の実施形態のリードピン付き配線基板に半導体チップが実装されたものを示す断面図である。
Figure 2005093872
 Next, the wiring board with lead pins of this embodiment will be described. FIG. 8 is a cross-sectional view showing a semiconductor chip mounted on a wiring board with lead pins according to an embodiment of the present invention.

図８に示すように、本実施形態のリードピン１が接合される配線基板２０は、貫通孔３０ｘに導電体３２が充填された構造のコア基板３０の両面に配線パターン３４と絶縁膜３６とが交互に積層され、絶縁膜３６に設けられたビアホール３６ａを介して配線パターン３４が相互接続されたものである。図８の例では、コア基板３０の両面に３層の配線パターン３４がそれぞれ積層されたビルドアップ配線基板が示されている。   As shown in FIG. 8, the wiring substrate 20 to which the lead pins 1 of the present embodiment are bonded has the wiring pattern 34 and the insulating film 36 on both surfaces of the core substrate 30 having a structure in which the through hole 30x is filled with the conductor 32. The wiring patterns 34 are interconnected through via holes 36 a provided alternately in the insulating film 36. In the example of FIG. 8, a build-up wiring board in which three layers of wiring patterns 34 are laminated on both surfaces of the core board 30 is shown.

配線基板２０の最上及び最下には、配線パターン３４上に開口部３８ｘ，３８ｙが設けられたソルダレジスト膜３８ａ，３８ｂがそれぞれ形成されている。最上のソルダレジスト膜３８ａの開口部３８ｘ内の配線パターン３４上にはＮｉ／Ａｕめっきが施されて電極パッド３４ａが形成されている。また、最下のソルダレジスト膜３８ｂの開口部３８ｙ内の配線パターン３４にＮｉ／Ａｕめっきが施されてピン接続部３４ｂが形成されている。   Solder resist films 38a and 38b having openings 38x and 38y provided on the wiring pattern 34 are formed on the uppermost and lowermost portions of the wiring board 20, respectively. An electrode pad 34a is formed on the wiring pattern 34 in the opening 38x of the uppermost solder resist film 38a by performing Ni / Au plating. Further, Ni / Au plating is applied to the wiring pattern 34 in the opening 38y of the lowermost solder resist film 38b to form a pin connection portion 34b.

そして、本実施形態のリードピン１の接続ヘッド部１２が前述した方法によりはんだ層２６を介して配線基板２０の下側のピン接続部３４ｂに接合されて固定されて、本実施形態のリードピン付き配線基板が構成されている。さらに、半導体チップ３（電子部品）のバンプ４０が配線基板２０の上側の電極パッド３４ａに接続されている。このようにして、半導体チップ３が配線基板２０の配線パターン３４などを介してリードピン１に電気的に接続されて半導体装置が構成されている。   Then, the connection head portion 12 of the lead pin 1 of the present embodiment is bonded and fixed to the lower pin connection portion 34b of the wiring board 20 via the solder layer 26 by the method described above, and the wiring with the lead pin of the present embodiment. A substrate is configured. Further, the bumps 40 of the semiconductor chip 3 (electronic component) are connected to the upper electrode pads 34 a of the wiring board 20. In this manner, the semiconductor chip 3 is electrically connected to the lead pin 1 via the wiring pattern 34 of the wiring board 20 or the like, thereby forming a semiconductor device.

本実施形態に係る半導体装置では、本実施形態のリードピン１が十分な接合強度をもった状態で位置精度よく取り付けられるので、高歩留りで製造されると共に、マザーホードのソケットに信頼性よく挿入されて実装される。   In the semiconductor device according to the present embodiment, since the lead pin 1 of the present embodiment is attached with high positional accuracy in a state having sufficient bonding strength, the lead pin 1 is manufactured with a high yield and is reliably inserted into the socket of the motherboard. Implemented.

図１は従来技術に係るリードピンを示す側面図である。FIG. 1 is a side view showing a lead pin according to the prior art. 図２は従来技術に係るリードピンが配線基板に接合される様子を示す断面図である。FIG. 2 is a cross-sectional view showing a state in which lead pins according to the prior art are joined to a wiring board. 図３は従来技術に係るリードピンが配線基板に接合される際の問題点を示す断面図である。FIG. 3 is a cross-sectional view showing a problem when a lead pin according to the prior art is bonded to a wiring board. 図４は本発明の実施形態のリードピンを示す側面図である。FIG. 4 is a side view showing the lead pin according to the embodiment of the present invention. 図５は図４のリードピンの接合面をＡ方向からみた図である。FIG. 5 is a view of the joint surface of the lead pin of FIG. 4 as viewed from the A direction. 図６（ａ）〜（ｃ）は本発明の実施形態のリードピンを配線基板に接合する方法を示す断面図である。6A to 6C are cross-sectional views illustrating a method of joining the lead pins of the embodiment of the present invention to a wiring board. 図７は本発明の実施形態のリードピンがろう材を介して配線基板に接合される様子を示す断面図である。FIG. 7 is a cross-sectional view showing a state in which the lead pins of the embodiment of the present invention are joined to the wiring board via the brazing material. 図８は本発明の実施形態のリードピン付き配線基板に半導体チップが実装されたものを示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor chip mounted on a wiring board with lead pins according to an embodiment of the present invention.

符号の説明Explanation of symbols

１…リードピン、３…半導体チップ、１０…軸部、１２…接続ヘッド部、１２ａ…接合面、１２ｘ…第１接合面、１２ｙ…第２接合面、２０…配線基板、２２，３４ｂ…ピン接続部、２４，３８ａ，３８ｂ…ソルダレジスト膜、２６ａ…はんだペースト、２６…はんだ層、３０…コア基板、３０ｘ…貫通孔、３２…導電体、３４…配線パターン、３４ａ…電極パッド、３６…絶縁膜、３６ａ…ビアホール、２４ｘ，３８ｘ，３８ｙ…開口部、４０…バンプ。 DESCRIPTION OF SYMBOLS 1 ... Lead pin, 3 ... Semiconductor chip, 10 ... Shaft part, 12 ... Connection head part, 12a ... Joining surface, 12x ... 1st joining surface, 12y ... 2nd joining surface, 20 ... Wiring board, 22, 34b ... Pin connection Part, 24, 38a, 38b ... solder resist film, 26a ... solder paste, 26 ... solder layer, 30 ... core substrate, 30x ... through hole, 32 ... conductor, 34 ... wiring pattern, 34a ... electrode pad, 36 ... insulation Film, 36a ... via hole, 24x, 38x, 38y ... opening, 40 ... bump.

Claims (7)

軸部と、前記軸部の先端側に設けられ、該軸部の径より大きな径をもつ接続ヘッド部とを有するリードピンであって、
前記接続ヘッド部は、前記軸部側と反対側に接合面を備え、
前記接合面は、中央部に半径Ｒ１で凸状に丸みをつけた第１接合面と、周縁部に前記半径Ｒ１より小さな半径Ｒ２で凸状に丸みをつけた第２接合面とにより構成されることを特徴とするリードピン。 A lead pin having a shaft portion and a connection head portion provided on the tip end side of the shaft portion and having a diameter larger than the diameter of the shaft portion,
The connection head portion includes a joint surface on the opposite side to the shaft portion side,
The joint surface is composed of a first joint surface that is rounded in a convex shape with a radius R1 at the center and a second joint surface that is rounded in a convex shape with a radius R2 smaller than the radius R1 at the peripheral edge. A lead pin characterized by that. 前記第１接合面を形成する半径Ｒ１は１乃至２ｍｍであり、前記第２接合面を形成する半径Ｒ２は０．８乃至１．２ｍｍであるであることを特徴とする請求項１に記載のリードピン。 The radius R1 forming the first joint surface is 1 to 2 mm, and the radius R2 forming the second joint surface is 0.8 to 1.2 mm. Lead pin. 前記リードピンは、銅、銅合金、又ニッケルと鉄とコバルトとの合金よりなることを特徴とする請求項１乃至３のいずれか一項に記載のリードピン。 The lead pin according to any one of claims 1 to 3, wherein the lead pin is made of copper, a copper alloy, or an alloy of nickel, iron, and cobalt. 配線基板のピン接続部に、ろう材を介して、請求項１乃至３のいずれか一項に記載の前記リードピンの接続ヘッド部が接合された構造を有することを特徴とするリードピン付き配線基板。 A wiring board with lead pins, characterized in that the connection head part of the lead pins according to any one of claims 1 to 3 is joined to a pin connection part of the wiring board via a brazing material. 前記ろう材は、フラックスを含むはんだペーストが加熱されてリフロー・硬化したものであることを特徴とする請求項４に記載のリードピン付き配線基板。 5. The wiring board with lead pins according to claim 4, wherein the brazing material is obtained by heating and reflowing and curing a solder paste containing a flux. 前記リードピンが前記配線基板に接合された構造は、前記リードピンが、前記接続ヘッド部の接合面が下側になった状態で前記はんだペースト上に配置され、前記はんだペーストがリフロー・硬化して得られたものであることを特徴とする請求項５に記載のリードピン付き配線基板。 The structure in which the lead pin is bonded to the wiring board is obtained by placing the lead pin on the solder paste with the bonding surface of the connection head portion facing down, and reflowing and hardening the solder paste. The wiring board with lead pins according to claim 5, wherein the wiring board has lead pins. 前記配線基板は、コア基板の両面側に多層配線構造をそれぞれ備えた多層配線基板であって、前記ピン接続部が設けられた面と反対面に電極パッドを備えており、前記電極パッドに電子部品が電気的に接続されることを特徴とする請求項４乃至６のいずれか一項に記載のリードピン付き配線基板。 The wiring board is a multilayer wiring board provided with a multilayer wiring structure on both sides of the core board, and has an electrode pad on a surface opposite to the surface on which the pin connection portion is provided. The wiring board with lead pins according to any one of claims 4 to 6, wherein the components are electrically connected.
JP2003327746A 2003-09-19 2003-09-19 Lead pin and wiring board with lead pin Pending JP2005093872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003327746A JP2005093872A (en) 2003-09-19 2003-09-19 Lead pin and wiring board with lead pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327746A JP2005093872A (en) 2003-09-19 2003-09-19 Lead pin and wiring board with lead pin

Publications (1)

Publication Number Publication Date
JP2005093872A true JP2005093872A (en) 2005-04-07

Family

ID=34457523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327746A Pending JP2005093872A (en) 2003-09-19 2003-09-19 Lead pin and wiring board with lead pin

Country Status (1)

Country Link
JP (1) JP2005093872A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966337B1 (en) * 2008-05-16 2010-06-28 삼성전기주식회사 method for joining lead pin used as a package board to the package board
KR101141386B1 (en) 2010-02-16 2012-05-03 삼성전기주식회사 Lead pin for semiconductor package and semiconductor package
WO2020261969A1 (en) * 2019-06-24 2020-12-30 株式会社村田製作所 Electronic module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966337B1 (en) * 2008-05-16 2010-06-28 삼성전기주식회사 method for joining lead pin used as a package board to the package board
KR101141386B1 (en) 2010-02-16 2012-05-03 삼성전기주식회사 Lead pin for semiconductor package and semiconductor package
WO2020261969A1 (en) * 2019-06-24 2020-12-30 株式会社村田製作所 Electronic module
JPWO2020261969A1 (en) * 2019-06-24 2020-12-30
CN113748510A (en) * 2019-06-24 2021-12-03 株式会社村田制作所 Electronic module
JP7103519B2 (en) 2019-06-24 2022-07-20 株式会社村田製作所 Electronic module
CN113748510B (en) * 2019-06-24 2024-03-08 株式会社村田制作所 Electronic module

Similar Documents

Publication Publication Date Title
JP2595909B2 (en) Semiconductor device
JPH09134934A (en) Semiconductor package and semiconductor device
JP5320165B2 (en) Semiconductor device
JP5157455B2 (en) Semiconductor device
US8218333B2 (en) Printed circuit board and mounting structure for surface mounted device
JP2009054969A (en) Wiring board and manufacturing method thereof
EP1049162A2 (en) Interconnection structure of a multilayer circuit board for electrical connection to a semiconductor package and manufacturing method thereof
JP2011151180A (en) Wiring board with lead pin
TW200947644A (en) Electronic carrier board
JP2010232616A (en) Semiconductor device, and wiring board
JP2005093872A (en) Lead pin and wiring board with lead pin
JP2012164934A (en) Circuit module, electronic component mounting board and circuit module manufacturing method
JP3575324B2 (en) Semiconductor device, method of manufacturing semiconductor device, and method of mounting semiconductor device
JP2007027701A (en) Wiring board
JP2004079891A (en) Wiring board, and manufacturing method thereof
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP3585806B2 (en) Wiring board with pins
JP4299087B2 (en) Printed wiring board
JP3180041B2 (en) Connection terminal and method of forming the same
JP2011238662A (en) Electronic device, wiring board and electronic device manufacturing method
JP2003258416A (en) Wiring board and its manufacturing method
JP2007027700A (en) Wiring board and manufacturing method thereof
JP4290838B2 (en) Wiring board with lead pins and electronic components with lead pins
JP2009043844A (en) Wiring board with lead pin and the lead pin
JP3742732B2 (en) Mounting board and mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Effective date: 20090414

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20091117

Free format text: JAPANESE INTERMEDIATE CODE: A02