JP2005093872A - Lead pin and wiring board with lead pin - Google Patents
Lead pin and wiring board with lead pin Download PDFInfo
- Publication number
- JP2005093872A JP2005093872A JP2003327746A JP2003327746A JP2005093872A JP 2005093872 A JP2005093872 A JP 2005093872A JP 2003327746 A JP2003327746 A JP 2003327746A JP 2003327746 A JP2003327746 A JP 2003327746A JP 2005093872 A JP2005093872 A JP 2005093872A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- lead pin
- lead
- pin
- joint surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明はリードピン及びリードピン付き配線基板に係り、さらに詳しくは、PGA(Pin Grid Array)型の配線基板に適用できるリードピン及びリードピン付き配線基板に関する。 The present invention relates to a lead pin and a wiring board with a lead pin, and more particularly to a lead pin and a wiring board with a lead pin that can be applied to a PGA (Pin Grid Array) type wiring board.
従来、電子部品を実装する配線基板として、PGA(Pin Grid Array)型の配線基板がある。PGA型の配線基板では、一方の面に電子部品が接続される複数の電極パッドを備え、他方の面にはマザーボードのソケットに挿入される複数のリードピンが格子配列して立設している。 Conventionally, there is a PGA (Pin Grid Array) type wiring board as a wiring board on which electronic components are mounted. In the PGA type wiring board, a plurality of electrode pads to which electronic components are connected are provided on one surface, and a plurality of lead pins to be inserted into sockets on the motherboard are erected in a lattice arrangement on the other surface.
図1に示すように、従来のリードピン100は、軸部102とそれより径が大きい接続ヘッド部104とにより構成されている。接続ヘッド部104は全体にわたってフラットな接合面104aを備えており、この接合面104aが配線基板のピン接続部に接合される。
As shown in FIG. 1, the
すなわち、図2に示すように、配線基板110の最外面に設けられたソルダレジスト膜114の開口部114x内に露出するピン接続部112上にはんだペーストが塗布された後に、リードピン100の接続ヘッド部104がはんだペースト上に配置される。続いて、はんだペーストを熱処理してリフローはんだ付けを行うことによりはんだ層116を形成する。これにより、リードピン100は、はんだ層116を介して配線基板110のピン接続部112に接合されて固定される。
That is, as shown in FIG. 2, after solder paste is applied on the
上記したような従来のPGA型の配線基板においては、リードピンの接合強度が低かったり、電気的接続の信頼性を得られなかったりする場合がある。この対策として、特許文献1には、リードピンの接合強度を高めるために、リードピンの接続ヘッド部の頭頂側の周縁部にC面又はR面を設けることが記載されている。また、特許文献2には、同様な目的で、リードピンの接続ヘッド部の接合面に部分的に凸状部を形成することが記載されている。さらには、特許文献3には、接合強度が低下することなく電気的接合の信頼性を高めるために、リードピンの接続ヘッド部の接合面全体を凸状球面にすることが記載されている。
ところで、図3に示すように、リードピン100の接続ヘッド部104の接合面104aが全体にわたってフラットな場合、はんだペーストを加熱してリフロー・硬化する際に、はんだペーストに含まれる溶剤が気化した揮発成分が十分に抜けずに滞留することに起因して、接続ヘッド部104の接合面104aの近傍にボイド118が発生しやすい。
Incidentally, as shown in FIG. 3, when the
接続ヘッド部104の接合面104aの近傍にボイド118が発生すると、リードピン100が横方向に傾いたり、リードピン100の高さがばらついたりするので、リードピン100を配線基板に高い位置精度で接合することが困難になるという問題がある。
When the
特許文献1及び2では、リードピンの接合強度を高くする効果はあるものの、リードピンの接合面にフラットな部分が存在するので、接合面にボイドが発生しやすい問題が残る。また、特許文献3では、リードピンの電気的接合の信頼性を高くすることができるものの、接合面全体が比較的大きな丸みをもった半球状となっているので、十分な接合強度が得られない場合がある。
In
本発明は以上の課題を鑑みて創作されたものであり、ろう材で配線基板に接合される際に、高い位置精度で接合されると共に、十分な接合強度が得られるリードピン及びリードピン付き配線基板を提供することを目的とする。 The present invention has been created in view of the above problems, and when being joined to a wiring board with a brazing material, the lead pin and the wiring board with lead pins are joined with high positional accuracy and sufficient joining strength is obtained. The purpose is to provide.
上記課題を解決するため、本発明はリードピンに係り、軸部と、前記軸部の先端側に設けられ、該軸部の径より大きな径をもつ接続ヘッド部とを有するリードピンであって、前記接続ヘッド部は、前記軸部側と反対側に接合面を備え、前記接合面は、中央部に半径R1で凸状に丸みをつけた第1接合面と、周縁部に前記半径R1より小さな半径R2で凸状に丸みをつけた第2接合面とにより構成されることを特徴とする。 In order to solve the above-mentioned problems, the present invention relates to a lead pin, which is a lead pin having a shaft portion and a connection head portion provided on a tip end side of the shaft portion and having a diameter larger than the diameter of the shaft portion. The connection head portion includes a joint surface on the side opposite to the shaft portion side, and the joint surface has a first joint surface that is convexly rounded with a radius R1 at the center portion, and a peripheral portion that is smaller than the radius R1. And a second joint surface that is rounded in a convex shape with a radius R2.
本発明のリードピンでは、その接合面にはフラットな面は存在せず、中央部(第1接合面)は比較的緩やかな丸みをおびており、周縁部(第2接合面)は中央部よりも大きな丸みをもって形成されている。 In the lead pin of the present invention, there is no flat surface in the joint surface, the central portion (first joint surface) is relatively gently rounded, and the peripheral portion (second joint surface) is more than the central portion. It is formed with a large roundness.
従って、本発明のリードピンの接続ヘッド部を下側にした状態では、接続ヘッド部の接合面は、中央部から周縁部側にかけて緩やかな角度で上昇し、周縁部では中央部よりも大きな角度で上昇する。 Therefore, in the state where the connection head portion of the lead pin of the present invention is on the lower side, the joint surface of the connection head portion rises at a gentle angle from the central portion to the peripheral portion side, and the peripheral portion has a larger angle than the central portion. Rise.
このため、リードピンの接続ヘッド部を配線基板のピン接続部にフラックス含有はんだペーストをリフローはんだ付けして接合する場合、はんだペーストの溶剤が気化した揮発成分が接続ヘッド部の接合面近傍に滞留することなく、接合面に沿ってスムーズに上側に抜けて外部に放出される。これにより、接合面近傍にボイドが発生することが防止されるので、リードピンが傾いたり、高さがばらついたりすることが改善され、リードピンが位置精度よく配線基板に接合される。 For this reason, when the lead pin connection head part is joined to the pin connection part of the wiring board by reflow soldering the flux-containing solder paste, the volatile components evaporated by the solvent of the solder paste stay in the vicinity of the joint surface of the connection head part. Without any problem, it smoothly exits upward along the joint surface and is discharged to the outside. As a result, voids are prevented from being generated in the vicinity of the joint surface, so that the lead pins can be prevented from being tilted or the height thereof varies, and the lead pins are joined to the wiring board with high positional accuracy.
しかも、接続ヘッド部の接合面の中央部は、従来例のような半球状の大きな丸みではなく、緩やかな丸みをもって形成されているので、リードピンの傾きを防止する土台としての機能を併せもつようになり、リードピンは十分な接合強度をもって接合されて固定される。 In addition, the central part of the joint surface of the connection head part is not a large hemispherical round shape as in the conventional example, but is formed with a gentle roundness, so that it also has a function as a base for preventing the inclination of the lead pin. Thus, the lead pins are bonded and fixed with sufficient bonding strength.
以上説明したように、本発明のリードピンは、位置精度よく、かつ十分な接合強度で配線基板に接合されて固定される。これにより、リードピンが取り付けられた配線基板の信頼性を向上させることができる。 As described above, the lead pin of the present invention is bonded and fixed to the wiring board with high positional accuracy and sufficient bonding strength. Thereby, the reliability of the wiring board to which the lead pins are attached can be improved.
本発明の実施の形態について、図を参照しながら説明する。 Embodiments of the present invention will be described with reference to the drawings.
図4は本発明の実施形態のリードピンを示す側面図、図5は図4のリードピンをA方向からみた図、図6(a)〜(c)は本発明の実施形態のリードピンを配線基板に接合する方法を示す断面図、図7は本発明の実施形態のリードピンがろう材を介して配線基板に接合される様子を示す断面図である。 4 is a side view showing the lead pin of the embodiment of the present invention, FIG. 5 is a view of the lead pin of FIG. 4 as viewed from the A direction, and FIGS. 6A to 6C are the lead pins of the embodiment of the present invention on the wiring board. FIG. 7 is a cross-sectional view showing how a lead pin according to an embodiment of the present invention is joined to a wiring board via a brazing material.
図4に示すように、本発明の実施形態のリードピン1は、軸部10とその径より大きい径を有して軸部10の先端側に設けられた接続ヘッド部12とにより構成された、いわゆるネイル(くぎ)形状を有している。リードピン1は、銅(Cu)、Cu合金,又はニッケル(Ni)−鉄(Fe)−コバルト(Co)合金(コバール)などよりなる。接続ヘッド部12は配線基板のピン接続部に接続される接合面12aを備えている。接合面12aを平面からみた図5を併せて参照すると、接合面12aは、その中央部に半径R1で凸状の丸みをつけた第1接合面12xと、その周縁部に半径R2で凸状の丸みをつけた第2接合面12yとにより構成されている。第1接合面12xを形成する半径R1は、第2接合面12yを形成する半径R2より大きな値に設定される。つまり、本実施形態のリードピン1の接合面12aにはフラットな面は存在せず、中央部の第1接合面12xは比較的緩やかな丸みをおびており、周縁部の第2接合面12yは第1接合面12xよりも大きな丸みをもって形成されている。
As shown in FIG. 4, the
好ましい一例では、第1接合面12xを形成する半径R1は1.0〜2.0mmの範囲(好適には2.0mm)、第2接合面12yを形成する半径R2は0.8〜1.2mmの範囲(好適には0.88mm)にそれぞれ設定される。この場合における他の部分の寸法の一例は、接続ヘッド部12の径が0.6mm±0.05mm、接続ヘッド部12の厚みが第1接合面12xの部分で0.09mm±0.02mm、軸部10の径は0.3mm±0.015mm、接続ヘッド部12の厚みと軸部10の長さとの合計は2mm程度である。
In a preferred example, the radius R1 for forming the
次に、このような構成のリードピン1を配線基板に接合する方法について説明する。
Next, a method of joining the
図6(a)に示すように、まず、所要の配線パターン(不図示)を備えた配線基板20を用意する。この配線基板20では、その片面側にリードピン1が接合されるピン接続部22が設けられており、ピン接続部22上にはNi/Auめっきが施されている。さらにピン接続部22上に開口部24xが設けられたソルダレジスト膜24が形成されている。
As shown in FIG. 6A, first, a
その後、図6(b)に示すように、このような配線基板20のピン接続部22上にスクリーン印刷などにより、フラックスを含有するはんだペースト26a(ろう材)を選択的に塗布する。
Thereafter, as shown in FIG. 6B, a
次いで、図6(c)に示すように、ピン接続部22上に塗布されたはんだペースト26a上に前述した本実施形態のリードピン1の接続ヘッド部12aを対向させて配置する。続いて、温度が200〜250℃の雰囲気でリフローはんだ付けを行うことにより、はんだペースト26aをリフロー・硬化させてはんだ層26を形成する。これにより、リードピン1は、はんだ層26を介して配線基板20のピン接続部22に接合されて固定される。
Next, as shown in FIG. 6C, the
はんだペースト26aは、はんだ粉末と溶剤を含むフラックスとを練り合わせてクリーム状にしたものであり、はんだペースト26aをリフロー・硬化させる際にはその中に含まれる溶剤を揮発させて除去する必要がある。
The
前述したように、本実施形態のリードピン1は、図7に示すように、接続ヘッド部12を下側にした状態では、接続ヘッド部12の接合面12aは、中央部から周縁部側にかけて緩やかに上昇する面(第1接合面12x)となっており、周縁部では中央部よりも大きく上昇する面(第2接合面12y)となっている。このため、同じく図7に示すように、リフローはんだ付け工程においてはんだペースト26aに含まれる溶剤が揮発する際に、接続ヘッド部12の接合面12a近傍に揮発成分が滞留することなく、揮発成分が接合面12aに沿ってスムーズに上側に抜けて外部に放出される。
As described above, in the
しかも、接続ヘッド部12の接合面12aの中央部は、従来例のような半球状の大きな丸みではなく、フラット面に近い緩やかな丸みをもって形成されている。このため、接合面12aの中央部は、はんだペースト26からの揮発成分の滞留を防止するだけではなく、リードピン1の傾きを防止する土台としての機能を併せもつようになり、リードピン1は十分な接合強度をもって接合されて固定される。
Moreover, the central portion of the
このとき、図6(c)及び図7に示すように、リードピン1の接合面12aが下側になるようにして、配線基板20のピン接続部22上にリードピン1を配置することが肝要である。なぜならば、はんだペースト26aの溶剤が揮発するとき、揮発成分はその特性上、上方に向って揮発するので、リードピン1の接合面12aを上側にして配置する場合よりも揮発成分が外部に抜けやすくなるからである。
At this time, as shown in FIGS. 6C and 7, it is important to arrange the
このように、本実施形態のリードピン1を使用することにより、はんだペースト26aをリフロー・硬化させるときにリードピン1の接合面12aの近傍にボイドが発生することが防止される。これにより、リードピン1が傾いたり高さがばらついたりして接合されることが改善され、リードピン1が位置精度よく配線基板20に接合されて固定される。
Thus, by using the
また、リードピン1の接合面12aの中央部を緩やかな丸みをもった第1接合面12xとすることにより、第1接合面12xがリードピン1の土台としても機能するようにしたので、リードピン1は十分な接合強度で配線基板20に接合されて固定される。これにより、リードピン1を備えた配線基板の信頼性を向上させることができる。
In addition, since the first
本願発明者は、従来のリードピン100(図1に示す接合面104aがフラットなもの)と、本実施形態のリードピン1とを前述した方法により配線基板のピン接続部に接合し、各リードピンの引張り強度、高さのばらつき及び位置精度を比較調査した。なお、リードピンの材料としてCuアロイ194を使用し、はんだペーストのはんだ材料としてはSn/Sbはんだを使用した。また、配線基板としては前述した配線基板20と同様にソルダレジスト膜の開口部にNi/Auめっきが施されたピン接続部が露出するものを使用した。ピン接続部の径は0.8mmとした。
The inventor of the present application joins the conventional lead pin 100 (having the flat joining
(1)リードピンの引張り強度
従来のリードピンと本実施形態のリードピンとを接合した配線基板(No1〜No4)をそれぞれ製造し、引張り試験機を使用して各配線基板の8箇所の各リードピンの引張り強度を測定した。そして、引張り強度の平均値(Ave.)、最大値(Max.)、最小値(Min.)及び標準偏差(Std.)をそれぞれ求めた。
(1) Tensile strength of lead pins A wiring board (No. 1 to No. 4) in which conventional lead pins and the lead pins of the present embodiment are joined to each other is manufactured, and a tensile tester is used to pull each of the eight lead pins of each wiring board. The strength was measured. Then, the average value (Ave.), maximum value (Max.), Minimum value (Min.), And standard deviation (Std.) Of the tensile strength were determined.
表1に示すように、引張り強度の平均値(Ave.)は、従来のリードピンが29.82N、本実施形態のリードピンが30.72Nであり、また標準偏差(Std.)も許容範囲であることから、本実施形態のリードピンは従来のリードピンと同程度の引張り強度をもつことが確認された。 As shown in Table 1, the average value (Ave.) of the tensile strength is 29.82 N for the conventional lead pin, 30.72 N for the lead pin of the present embodiment, and the standard deviation (Std.) Is also an allowable range. Therefore, it was confirmed that the lead pin of this embodiment has a tensile strength comparable to that of the conventional lead pin.
従来のリードピンと本実施形態のリードピンとを接合した配線基板をそれぞれ製造し、3次元測定器を用いて配線基板のソルダレジスト膜上から各リードピンの先端部までの高さを測定した。それぞれ96個のリードピンの高さを測定して比較した。そして、高さの平均値(Ave.)、最大値(Max.)、最小値(Min.)及び標準偏差(Std.)をそれぞれ求めた。表2に示すように、リードピンの高さの標準偏差(Std.)は、従来のリードピンが0.016mmであるのに対し、本実施形態のリードピンでは0.007mmと小さくなっていることから、本実施形態のリードピンを使用することにより高さのばらつきが改善されることが確認された。
従来のリードピンと本実施形態のリードピンとを接合した配線基板をそれぞれ製造し、3次元測定器を用いて各リードピンの先端中心部の相対位置(各基準位置からのずれ)を測定した。それぞれ96個のリードピンを測定して比較した。そして、相対位置の平均値(Ave.)、最大値(Max.)、最小値(Min.)及び標準偏差(Std.)をそれぞれ求めた。
表3に示すように、相対位置(ずれ)の平均値(Ave.)は、従来のリードピンが0.059mm(標準偏差(Std.):0.021mm)であるのに対し、本実施形態のリードピンでは0.043mm(標準偏差(Std.):0.017mm)であった。平均値(Ave.)及び標準偏差(Std.)のいずれも本実施形態のリードピンのほうが小さくなっていることから、本実施形態のリードピンを使用することにより位置精度を向上させることができることが確認された。 As shown in Table 3, the average value (Ave.) of the relative position (deviation) is 0.059 mm (standard deviation (Std.): 0.021 mm) for the conventional lead pin, whereas that of the present embodiment. In the lead pin, it was 0.043 mm (standard deviation (Std.): 0.017 mm). Since both the average value (Ave.) and standard deviation (Std.) Are smaller in the lead pin of this embodiment, it is confirmed that the position accuracy can be improved by using the lead pin of this embodiment. It was done.
図8に示すように、本実施形態のリードピン1が接合される配線基板20は、貫通孔30xに導電体32が充填された構造のコア基板30の両面に配線パターン34と絶縁膜36とが交互に積層され、絶縁膜36に設けられたビアホール36aを介して配線パターン34が相互接続されたものである。図8の例では、コア基板30の両面に3層の配線パターン34がそれぞれ積層されたビルドアップ配線基板が示されている。
As shown in FIG. 8, the
配線基板20の最上及び最下には、配線パターン34上に開口部38x,38yが設けられたソルダレジスト膜38a,38bがそれぞれ形成されている。最上のソルダレジスト膜38aの開口部38x内の配線パターン34上にはNi/Auめっきが施されて電極パッド34aが形成されている。また、最下のソルダレジスト膜38bの開口部38y内の配線パターン34にNi/Auめっきが施されてピン接続部34bが形成されている。
Solder resist
そして、本実施形態のリードピン1の接続ヘッド部12が前述した方法によりはんだ層26を介して配線基板20の下側のピン接続部34bに接合されて固定されて、本実施形態のリードピン付き配線基板が構成されている。さらに、半導体チップ3(電子部品)のバンプ40が配線基板20の上側の電極パッド34aに接続されている。このようにして、半導体チップ3が配線基板20の配線パターン34などを介してリードピン1に電気的に接続されて半導体装置が構成されている。
Then, the
本実施形態に係る半導体装置では、本実施形態のリードピン1が十分な接合強度をもった状態で位置精度よく取り付けられるので、高歩留りで製造されると共に、マザーホードのソケットに信頼性よく挿入されて実装される。
In the semiconductor device according to the present embodiment, since the
1…リードピン、3…半導体チップ、10…軸部、12…接続ヘッド部、12a…接合面、12x…第1接合面、12y…第2接合面、20…配線基板、22,34b…ピン接続部、24,38a,38b…ソルダレジスト膜、26a…はんだペースト、26…はんだ層、30…コア基板、30x…貫通孔、32…導電体、34…配線パターン、34a…電極パッド、36…絶縁膜、36a…ビアホール、24x,38x,38y…開口部、40…バンプ。
DESCRIPTION OF
Claims (7)
前記接続ヘッド部は、前記軸部側と反対側に接合面を備え、
前記接合面は、中央部に半径R1で凸状に丸みをつけた第1接合面と、周縁部に前記半径R1より小さな半径R2で凸状に丸みをつけた第2接合面とにより構成されることを特徴とするリードピン。 A lead pin having a shaft portion and a connection head portion provided on the tip end side of the shaft portion and having a diameter larger than the diameter of the shaft portion,
The connection head portion includes a joint surface on the opposite side to the shaft portion side,
The joint surface is composed of a first joint surface that is rounded in a convex shape with a radius R1 at the center and a second joint surface that is rounded in a convex shape with a radius R2 smaller than the radius R1 at the peripheral edge. A lead pin characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003327746A JP2005093872A (en) | 2003-09-19 | 2003-09-19 | Lead pin and wiring board with lead pin |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003327746A JP2005093872A (en) | 2003-09-19 | 2003-09-19 | Lead pin and wiring board with lead pin |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005093872A true JP2005093872A (en) | 2005-04-07 |
Family
ID=34457523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003327746A Pending JP2005093872A (en) | 2003-09-19 | 2003-09-19 | Lead pin and wiring board with lead pin |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005093872A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100966337B1 (en) * | 2008-05-16 | 2010-06-28 | 삼성전기주식회사 | method for joining lead pin used as a package board to the package board |
KR101141386B1 (en) | 2010-02-16 | 2012-05-03 | 삼성전기주식회사 | Lead pin for semiconductor package and semiconductor package |
WO2020261969A1 (en) * | 2019-06-24 | 2020-12-30 | 株式会社村田製作所 | Electronic module |
-
2003
- 2003-09-19 JP JP2003327746A patent/JP2005093872A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100966337B1 (en) * | 2008-05-16 | 2010-06-28 | 삼성전기주식회사 | method for joining lead pin used as a package board to the package board |
KR101141386B1 (en) | 2010-02-16 | 2012-05-03 | 삼성전기주식회사 | Lead pin for semiconductor package and semiconductor package |
WO2020261969A1 (en) * | 2019-06-24 | 2020-12-30 | 株式会社村田製作所 | Electronic module |
JPWO2020261969A1 (en) * | 2019-06-24 | 2020-12-30 | ||
CN113748510A (en) * | 2019-06-24 | 2021-12-03 | 株式会社村田制作所 | Electronic module |
JP7103519B2 (en) | 2019-06-24 | 2022-07-20 | 株式会社村田製作所 | Electronic module |
CN113748510B (en) * | 2019-06-24 | 2024-03-08 | 株式会社村田制作所 | Electronic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2595909B2 (en) | Semiconductor device | |
JPH09134934A (en) | Semiconductor package and semiconductor device | |
JP5320165B2 (en) | Semiconductor device | |
JP5157455B2 (en) | Semiconductor device | |
US8218333B2 (en) | Printed circuit board and mounting structure for surface mounted device | |
JP2009054969A (en) | Wiring board and manufacturing method thereof | |
EP1049162A2 (en) | Interconnection structure of a multilayer circuit board for electrical connection to a semiconductor package and manufacturing method thereof | |
JP2011151180A (en) | Wiring board with lead pin | |
TW200947644A (en) | Electronic carrier board | |
JP2010232616A (en) | Semiconductor device, and wiring board | |
JP2005093872A (en) | Lead pin and wiring board with lead pin | |
JP2012164934A (en) | Circuit module, electronic component mounting board and circuit module manufacturing method | |
JP3575324B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and method of mounting semiconductor device | |
JP2007027701A (en) | Wiring board | |
JP2004079891A (en) | Wiring board, and manufacturing method thereof | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
JP3585806B2 (en) | Wiring board with pins | |
JP4299087B2 (en) | Printed wiring board | |
JP3180041B2 (en) | Connection terminal and method of forming the same | |
JP2011238662A (en) | Electronic device, wiring board and electronic device manufacturing method | |
JP2003258416A (en) | Wiring board and its manufacturing method | |
JP2007027700A (en) | Wiring board and manufacturing method thereof | |
JP4290838B2 (en) | Wiring board with lead pins and electronic components with lead pins | |
JP2009043844A (en) | Wiring board with lead pin and the lead pin | |
JP3742732B2 (en) | Mounting board and mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090414 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A02 |