JP2005086042A - 電子部品実装モジュール - Google Patents

電子部品実装モジュール Download PDF

Info

Publication number
JP2005086042A
JP2005086042A JP2003317460A JP2003317460A JP2005086042A JP 2005086042 A JP2005086042 A JP 2005086042A JP 2003317460 A JP2003317460 A JP 2003317460A JP 2003317460 A JP2003317460 A JP 2003317460A JP 2005086042 A JP2005086042 A JP 2005086042A
Authority
JP
Japan
Prior art keywords
electronic component
solder resist
mounting module
conductive film
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003317460A
Other languages
English (en)
Inventor
Misao Konishi
美佐夫 小西
Junji Shinozaki
潤二 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2003317460A priority Critical patent/JP2005086042A/ja
Priority to PCT/JP2004/006668 priority patent/WO2005027603A1/ja
Priority to CNA2004800259805A priority patent/CN1849855A/zh
Priority to TW093114561A priority patent/TW200511916A/zh
Publication of JP2005086042A publication Critical patent/JP2005086042A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 実装を煩雑にすることなく信頼性の向上を図ることができる。
【解決手段】 プリント基板、例えばフレキシブル基板１上に電子部品３が実装された電子部品実装モジュールである。電子部品３の端子４に対応して、フレキシブル基板１上に複数設けられた配線パターン２と、電子部品３が実装される領域に対応して開口部を有し、電子部品３との接続部分が露出するように配線パターン２を被覆するソルダーレジスト６と、電子部品３が実装される領域のフレキシブル基板１上に貼り付けられたときに、ソルダーレジスト６の内周縁部と重なるような外形寸法とされ、上記電子部品３が圧着されることにより電子部品３と配線パターン２との電気的接続をとる接着シート（例えば異方性導電膜５）とを有し、ソルダーレジスト６の開口部の少なくとも一部６ａは、ソルダーレジスト６と異方性導電膜５とが重ならない領域まで延在されている。
【選択図】 図１

Description

本発明は、フレキシブル基板等のプリント基板上に電子部品が実装された電子部品実装モジュールに関する。
一般的なＣＯＦ(Chip on film)実装方式は、図３（ａ）に示すように、電子部品の端子に対応する配線パターン１１と電子部品の実装領域を囲んで配線パターン１１を被覆するように形成されたソルダーレジスト１２とが形成されたフレキシブル基板１３上に、異方性導電膜１４を貼り付けるとともに、図３（ｂ）に示すように異方性導電膜１４上に、バンプ１５を有する電子部品１６を位置決めして配置し、熱圧着することによって行われる。これにより、図３（ｃ）に示すような電子部品実装モジュールが得られる。
ところで、このようなＣＯＦ実装においては、図３（ｂ）に示すように、配線パターン１１やソルダーレジスト１２等の凹凸に起因して、異方性導電膜１４とフレキシブル基板１３との間に空気が残留することがある。この状態で電子部品１６が実装されると、実装時に加わる熱及び圧力によって、異方性導電膜１４とフレキシブル基板１３との間に閉じこめられた空気が膨張してボイド１７を発生させたり、最悪の場合、ボイドが破裂することによって異方性導電膜１４を破壊して配線パターンの露出１８が生じる等の不都合を生じることがある。このようなボイド１７や配線パターンの露出１８は、電子部品実装モジュールの信頼性を低下させる原因となる。
そこで、このような不都合を防止するために、フレキシブル基板の厚み方向に孔を設けることによって、閉じこめられた空気を外部へ放散させる技術が提案されている（例えば、特許文献１参照。）。特許文献１によれば、非可撓性回路基板と可撓性回路基板とを異方性導電膜を介し、接着・一体化するに当たり、可撓性回路基板の被接続部領域に厚さ方向への通気可能な孔を穿設する。これによって、特許文献１の接続方法では、例えば加熱によって非可撓性回路基板と可撓性回路基板との対接面に残存していた気泡（空気）が膨張等した場合であっても、その領域に気泡が残存せずに、可撓性回路基板の被接続部領域の通気可能な孔を介して、気泡が容易に放散・離脱されるとしている。
特開平５−３４３８４４号公報
しかしながら、上述した特許文献１の方法では、フレキシブル基板に予め孔を穿設又は加工するという余分な工程が必要となり、実装作業が煩雑となるという問題がある。このため、特許文献１記載の方法とは別の手段にて、上述の問題を解決する技術の開発が望まれている。
そこで、本発明はこのような従来の実情に鑑みて提案されたものであり、実装作業を煩雑にすることなく信頼性の向上を図ることができる電子部品実装モジュールを提供することを目的とする。
上述の目的を達成するために、本発明に係る電子部品実装モジュールは、プリント基板上に電子部品が実装された電子部品実装モジュールであって、上記電子部品の端子に対応して、上記プリント基板上に複数設けられた配線パターンと、上記電子部品が実装される領域に対応して開口部を有し、上記電子部品との接続部分が露出するように上記配線パターンを被覆するソルダーレジストと、上記電子部品が実装される領域の上記プリント基板上に貼り付けられたときに、上記ソルダーレジストの内周縁部と重なるような外形寸法とされ、上記電子部品が圧着されることにより上記電子部品と上記配線パターンとを電気的に接続する接着シートとを有し、上記ソルダーレジストの開口部の少なくとも一部は、上記ソルダーレジストと上記接着シートとが重ならない領域まで延在されていることを特徴とする。
以上のような電子部品実装モジュールにおいては、ソルダーレジストの開口部の一部が、ソルダーレジスト上に重ねられた接着シートより外側へ延びる構成とされているので、例えば接着シートの貼り付け工程で接着シートとプリント基板との間に閉じこめられた空気は、この部分を介して外部へ効率的に排除される。このため、閉じこめられた空気が例えば電子部品の圧着時に加熱されて膨張し、ボイドを発生させたり配線パターンを露出させたりするような不都合を回避できる。
以上詳細に説明したように、本発明によれば、接着シートとプリント基板との間に閉じこめられた空気を容易に除去することができるので、ボイドの発生や配線パターンの露出等が回避され、高い信頼性を示す電子部品実装モジュールを提供することができる。
以下、本発明に係る電子部品実装モジュールについて、図面を参照しながら説明する。
本発明を適用した電子部品実装モジュールは、図１に示すように、プリント基板である例えばフレキシブル基板１上の複数の配線パターン２と電子部品３のバンプ４とが、異方性導電膜５を介して圧接接合されることにより、フレキシブル基板１上に電子部品３が実装される、いわゆるＣＯＦ(Chip on film)実装方式により構成される。
フレキシブル基板１上には、配線パターン２の相互の絶縁性を保つとともに配線パターン２を保護するためのソルダーレジスト６が、電子部品３との接続部分の配線パターン２を露出させるように、配線パターン２を被覆する。また、ソルダーレジスト６は、電子部品３が実装される領域を囲むような開口部を有する。
異方性導電膜５は、導電性粒子が分散された接着剤がフィルム状に形成された例えば異方性導電フィルムであり、電子部品３とフレキシブル基板１とを圧接することによりこれらの電気的接続を確保する。異方性導電膜５は、ソルダーレジスト６の内周縁部と重なるような外形寸法とされ、電子部品３の実装領域を被覆するようにソルダーレジスト６上に貼り付けられる。なお、接着シートは、前記異方性導電膜５に限られず、導電性粒子が含まれない単なる接着剤のシート等であってもよい。
本発明においては、図１（ａ）に示すように、電子部品３の実装領域を囲むソルダーレジスト６の開口部の一部６ａが、異方性導電膜５と重ならない領域まで延在され、ソルダーレジスト６を幅方向に分断する形状とされている。このとき、ソルダーレジスト６の開口部の一部６ａは、配線パターン２が形成されていない領域に設けられることが好ましい。
このような構成の電子部品実装モジュールにおいては、フレキシブル基板１上に異方性導電膜５を貼り付けたときにこれらの間に空気が閉じこめられた場合、このソルダーレジスト６の開口部の一部６ａは、閉じこめられた空気を外部へ放散させる経路として働く。このため、異方性導電膜５を介して電子部品３を実装する工程において、フレキシブル基板１と異方性導電膜５とソルダーレジスト６とで囲まれる空間に閉じこめられた空気は、ソルダーレジスト６の開口部の一部６ａを通って外部へ容易に除去される。したがって、このような構成の電子部品実装モジュールは、閉じこめられた空気が膨張することに起因するボイドの発生が抑制されて、配線パターン２が露出する等の不都合がなくなり、品質信頼性の向上を図ることができる。また、ソルダーレジスト６を所定の形状とするだけで、閉じこめられた空気を除去することができるので、フレキシブル基板１に通気用の孔を穿設する等の余分な工程が不要であり、極めて容易に信頼性を高めることができる。
なお、ソルダーレジスト６の形状は、図１に示すように、開口部の一部６ａがソルダーレジスト６を幅方向に分断するような形状とする必要はなく、例えば、図２に示すように、ソルダーレジスト６の開口部の一部６ａが、ソルダーレジスト６と異方性導電膜５とが重ならない領域よりも外側まで延びていればよい。この場合、図２に示すように、開口部の一部６ａは、ソルダーレジスト６の中途位置まで形成されていてもよいし、ソルダーレジスト６を貫通するように形成されていてもよい。また、ソルダーレジスト６の開口部が延在される部分は、図１及び図２に示すように２箇所に限らず、１箇所又は３箇所以上設けられてもよい。
以上のような電子部品実装モジュールを構成する部品としては、この種の電子部品実装モジュールに用いられるものをいずれも用いることができる。
フレキシブル基板１としては、例えばポリイミド等の可撓性を有する絶縁基板等を用いることができる。フレキシブル基板１上の配線パターン２は、例えば銅等の導体からなり、電子部品３のバンプ４に対応して複数形成されている。なお、プリント基板としては、前記フレキシブル基板１に限られず、いわゆるリジッド基板等、配線基板全般に適用可能である。
電子部品３は、例えば半導体ベアチップ等のＩＣチップであり、表面に端子としての金等からなるバンプ４を有する。
異方性導電膜５を構成する接着剤としては、各種の熱硬化性樹脂、熱可塑性の樹脂、ゴム等を用いることができる。中でも、接続後の信頼性の点から熱硬化性の樹脂を用いることが好ましい。熱硬化性樹脂としては、エポキシ樹脂、メラミン樹脂、フェノール樹脂、ジアリルフタレート樹脂、ビスマレイミドトリアジン樹脂、ポリエステル樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアミド樹脂又はポリイミド樹脂等の合成樹脂；ヒドロキシル基、カルボキシル基、ビニル基、アミノ基又はエポキシ基等の官能基を含むゴムやエラストマ等を用いることができる。これらの中でも特に、エポキシ樹脂を各種特性の点で好ましく使用できる。エポキシ樹脂としては、ビスフェノール型エポキシ樹脂、エポキシノボラック樹脂又は分子内に２個以上のオキシラン基を有するエポキシ化合物等を使用できる。これらのエポキシ樹脂は、不純物イオン、特に塩素イオンが５０ｐｐｍ以下の高純度品を用いることが好ましい。
また、異方性導電膜５に用いられる導電性粒子としては、例えば、Ｎｉ、Ａｇ、Ｃｕ又はこれらの合金等からなる金属粉、球状樹脂粒子の表面を導電材で被覆した導電被覆粒子に金属メッキを施したもの、これら電気的良導体からなる粒子の表面に絶縁性樹脂被膜を設けたもの等、従来より異方性導電性接着剤に用いられている種々の導電性粒子を使用することができる。導電性粒子の粒径は、０．２μｍ〜２０μｍとすることが好ましい。
また、ソルダーレジスト６としては、絶縁性のレジスト材料等、この種の電子部品実装モジュールに用いられる通常のソルダーレジストであればいずれも使用可能である。
以下、本発明の電子部品実装モジュールを製造するための電子部品の実装方法について説明する。
先ず、例えば全面に銅箔が貼り付けられたフレキシブル基板をエッチングすることにより、搭載される電子部品３のバンプ４に対応した複数の配線パターン２を有するフレキシブル基板１を用意する。
次に、電子部品３のバンプ４と電気的に接続する配線パターン２の一端が露出するような開口部を有するように、電子部品３の実装領域を囲んでソルダーレジスト６を形成する。このとき、ソルダーレジスト６の開口部の一部６ａが、後の工程で貼り付けられる異方性導電膜５と重ならない領域まで延びるように、ソルダーレジスト６の形状を決定する。
次に、電子部品３のバンプ４が形成された面が異方性導電膜５側となるように、所定の位置に電子部品３を配置するとともに、配置された電子部品３を加熱しながら圧着する。これにより、異方性導電膜５中の導電性粒子を介して電子部品３のバンプ４と配線パターン２とが電気的に接続され、電子部品実装モジュールが完成する。
このときに、異方性導電膜５より外側へ延びるソルダーレジスト６の開口部の一部６ａを介して、フレキシブル基板１と異方性導電膜５との間に閉じこめられた空気が外部へ効率よく除去される。したがって、製造される電子部品実装モジュールは、閉じこめられた空気に起因するボイドの発生や配線露出等の不都合を回避し、高い信頼性を示す。
次に、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
＜実施例＞
実施例では、異方性導電膜として相対的に高粘度のもの（ＡＣＦ−１）、又は低粘度のもの（ＡＣＦ−２）を用いるとともに、ソルダーレジストを図１に示すような開口部の一部が延びた形状として、電子部品実装モジュールを作製した。
先ず、配線パターンが設けられたフレキシブル基板を用意し、ＩＣチップの実装領域を囲む開口部を有するように、ソルダーレジストを形成した。ソルダーレジストは、図１に示すように、対角２角において分断された形状とした。次に、ソルダーレジストの開口部を被覆するように異方性導電膜を貼り付けた。ここで用いた異方性導電膜は、ハーケ社製のレオメータＲＳ１５０で測定した溶融粘度（１００℃）が１．０×１０７ｍＰａ・ｓであるＡＣＦ−１を用いた。次に、異方性導電膜上の所定の位置にＩＣチップをアラインメントし、加熱及び加圧することによって、ＩＣチップをフレキシブル基板上に実装し、電子部品実装モジュールを得た。
また、異方性導電膜として、ハーケ社製のレオメータＲＳ１５０で測定した溶融粘度（１００℃）が、４．０×１０６ｍＰａ・ｓであるＡＣＦ−２を用いたこと以外は、上述と同様にして電子部品実装モジュールを作製した。
＜比較例＞
比較例では、異方性導電膜として相対的に高粘度のもの（ＡＣＦ−１）、又は低粘度のもの（ＡＣＦ−２）を用いるとともに、ソルダーレジストを、図３に示すようなＩＣチップの実装領域を完全に取り囲む形状としたこと以外は、上述の実施例と同様にして電子部品実装モジュールを作製した。
以上のように作製した電子部品実装モジュールについて、異方性導電膜が破裂して内部の配線パターンが露出した箇所を、顕微鏡を用いてカウントした。結果を表１に示す。
Figure 2005086042
表１のように、高粘度の異方性導電膜を用いた場合には、ソルダーレジストの開口部の一部を異方性導電膜と重ならない領域まで延在させることによって、配線パターンの露出を完全に防止することができた。また、低粘度の異方性導電膜を用いた場合も、配線パターンの露出を、比較例の２０箇所から、２箇所へと大幅に抑制することができた。以上の結果から、異方性導電膜の粘度にかかわらず、ソルダーレジストの形状を調整することによって、異方性導電膜とフレキシブル基板との間に閉じこめられた空気を効率よく除去できることが明らかとなった。
（ａ）は、本発明の電子部品実装モジュールの一例を示す概略平面図であり、（ｂ）は、図１（ａ）中のＡ−Ａ'線に沿った概略断面図である。 本発明の電子部品実装モジュールの他の例を示す概略平面図である。 従来の電子部品実装方法を示すものであり、（ａ）は異方性導電膜の貼り付け工程を示す断面図、（ｂ）は電子部品の実装工程を示す断面図、（ｃ）は電子部品実装モジュールの概略平面図である。
符号の説明
１ フレキシブル基板、２ 配線パターン、３ 電子部品、４ バンプ、５ 異方性導電膜、６ ソルダーレジスト

Claims (4)

  1. プリント基板上に電子部品が実装された電子部品実装モジュールであって、
    上記電子部品の端子に対応して、上記プリント基板上に複数設けられた配線パターンと、
    上記電子部品が実装される領域に対応して開口部を有し、上記配線パターンの電子部品との接続部分が露出するように上記配線パターンを被覆するソルダーレジストと、
    上記電子部品が実装される領域の上記プリント基板上に貼り付けられ、上記ソルダーレジストの内周縁部と重なるような外形寸法を有するとともに、上記電子部品が圧着されることにより上記電子部品と上記配線パターンとを電気的に接続する接着シートとを有し、
    上記ソルダーレジストの開口部は、上記ソルダーレジストと上記接着シートとが重ならない領域まで延在される延在部を有することを特徴とする電子部品実装モジュール。
  2. 上記ソルダーレジストの開口部の延在部は、上記プリント基板の配線パターンが形成されていない領域に形成されていることを特徴とする請求項１記載の電子部品実装モジュール。
  3. 上記接着シートが異方性導電膜であることを特徴とする請求項１または２記載の電子部品実装モジュール。
  4. 上記プリント基板がフレキシブル基板であることを特徴とする請求項１または２記載の電子部品実装モジュール。
JP2003317460A 2003-09-09 2003-09-09 電子部品実装モジュール Pending JP2005086042A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003317460A JP2005086042A (ja) 2003-09-09 2003-09-09 電子部品実装モジュール
PCT/JP2004/006668 WO2005027603A1 (ja) 2003-09-09 2004-05-12 電子部品実装モジュール
CNA2004800259805A CN1849855A (zh) 2003-09-09 2004-05-12 电子部件安装模块
TW093114561A TW200511916A (en) 2003-09-09 2004-05-21 Electronic component assembling module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003317460A JP2005086042A (ja) 2003-09-09 2003-09-09 電子部品実装モジュール

Publications (1)

Publication Number Publication Date
JP2005086042A true JP2005086042A (ja) 2005-03-31

Family

ID=34308486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003317460A Pending JP2005086042A (ja) 2003-09-09 2003-09-09 電子部品実装モジュール

Country Status (4)

Country Link
JP (1) JP2005086042A (ja)
CN (1) CN1849855A (ja)
TW (1) TW200511916A (ja)
WO (1) WO2005027603A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936570B2 (en) 2007-03-19 2011-05-03 Hitachi Displays, Ltd. Liquid crystal display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4036965A4 (en) * 2019-09-25 2023-11-01 Kyocera Corporation MOUNTING BASE FOR ELECTRONIC COMPONENTS AND ELECTRONIC DEVICE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335384A (ja) * 1997-05-29 1998-12-18 Sony Corp 半導体装置又は電子部品の実装方法及び実装構成体
JPH10336776A (ja) * 1997-05-30 1998-12-18 Sony Corp スピーカ装置
JPH10341068A (ja) * 1997-06-06 1998-12-22 Sony Corp プリント配線基板及び電子部品の実装方法
JP2001237265A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 電気装置の接続に用いる基板
JP2002076059A (ja) * 2000-09-01 2002-03-15 Misuzu Kogyo:Kk 回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936570B2 (en) 2007-03-19 2011-05-03 Hitachi Displays, Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN1849855A (zh) 2006-10-18
WO2005027603A1 (ja) 2005-03-24
TWI333815B (ja) 2010-11-21
TW200511916A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
US7420282B2 (en) Connection structure for connecting semiconductor element and wiring board, and semiconductor device
US5949142A (en) Chip size package and method of manufacturing the same
US7180012B2 (en) Module part
US8018731B2 (en) Interconnect substrate and electronic circuit mounted structure
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US8089777B2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US20100127364A1 (en) Semiconductor device and heat radiation member
TWI664881B (zh) 零件模組
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
JP4196377B2 (ja) 電子部品の実装方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
US6441486B1 (en) BGA substrate via structure
JP5169800B2 (ja) 電子装置
US9929116B2 (en) Electronic device module and method of manufacturing the same
JPH1116949A (ja) Ａｃｆ接合構造
CN111034374A (zh) 柔性电路板及其制造方法
JP2005086042A (ja) 電子部品実装モジュール
KR20070021981A (ko) 전자 부품 실장 모듈
JP2009182212A (ja) Ｉｃカード用外部接続端子基板、デュアルインターフェイス型ｉｃカード及びその製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2007300038A (ja) 電子部品実装体とその製造方法
JP2009123781A (ja) 回路モジュール
KR101118878B1 (ko) 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법
JP2008021916A (ja) 電子部品装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081107

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081209

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624