JP2005079699A - 映像・音声信号処理装置及び映像表示・音声出力装置 - Google Patents
映像・音声信号処理装置及び映像表示・音声出力装置 Download PDFInfo
- Publication number
- JP2005079699A JP2005079699A JP2003305165A JP2003305165A JP2005079699A JP 2005079699 A JP2005079699 A JP 2005079699A JP 2003305165 A JP2003305165 A JP 2003305165A JP 2003305165 A JP2003305165 A JP 2003305165A JP 2005079699 A JP2005079699 A JP 2005079699A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- video
- image quality
- audio
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】 固定画素の表示デバイスを有するテレビジョン受像機等の映像表示・音声出力装置において、表示される映像が、映像信号の画素配列をデジタル信号処理によってこの表示デバイスの画素配列に合わせる画素数変換回路(スケーラー)や、デジタル信号処理によって映像を高画質化する高画質化信号処理回路の存在によって音声に対して遅れる現象を解消する。
【解決手段】 固定画素の表示デバイス7と、入力した映像信号及び音声信号のうちの映像信号の画素配列を、デジタル信号処理によって表示デバイス7の画素配列に合わせるスケーラー5と、デジタル信号処理によって映像を高画質化する高画質化信号処理回路4とを有する映像表示・音声出力装置に、スケーラー5及び高画質化信号処理回路4での処理に要する時間を記憶した記憶手段15と、音声信号を、記憶手段15に記憶された時間分だけ遅延させる遅延手段10とを備える。
【選択図】 図2
【解決手段】 固定画素の表示デバイス7と、入力した映像信号及び音声信号のうちの映像信号の画素配列を、デジタル信号処理によって表示デバイス7の画素配列に合わせるスケーラー5と、デジタル信号処理によって映像を高画質化する高画質化信号処理回路4とを有する映像表示・音声出力装置に、スケーラー5及び高画質化信号処理回路4での処理に要する時間を記憶した記憶手段15と、音声信号を、記憶手段15に記憶された時間分だけ遅延させる遅延手段10とを備える。
【選択図】 図2
Description
本発明は、例えば固定画素の表示デバイスを有するテレビジョン受像機に適用して好適な映像・音声信号処理装置及び映像表示・音声出力装置に関する。
プラズマディスプレイや液晶ディスプレイのような固定画素の表示デバイスに映像を表示する映像表示装置には、入力映像信号の画素配列をデジタル信号処理によって表示デバイスの画素配列に合わせる画素数変換回路(スケーラー)が設けられている(例えば、特許文献1参照。)。
また、近年、プラズマテレビや液晶テレビのような、固定画素の表示デバイスを有するテレビジョン受像機が普及している。そうしたテレビジョン受像機としては、スケーラーに加えて、デジタル信号処理によって映像を高画質化する回路を設けたものも登場している。
図1は、固定画素の表示デバイスを有する従来のテレビジョン受像機の映像・音声信号処理系の構成例を示す。アナログテレビジョン放送の電波を受信するアンテナ1から、このテレビジョン受像機のチューナー2にテレビジョン信号が送られる。チューナー2によって選択されたチャンネルのテレビジョン信号は復調回路3に送られ、復調回路3はこのテレビジョン信号を復調してアナログ映像信号(有効走査線数483本のNTSC信号)及びアナログ音声信号を得る。
この復調されたアナログ映像信号は、高画質化信号処理回路4に送られる。高画質化信号処理回路4は、図示は省略するが、アナログ映像信号をITUによる4:2:2方式でデジタル変換する(輝度信号の1走査線あたりの有効画素数を720画素にする)A/D変換器を含むとともに、その後段に、デジタル信号処理によって映像を高画質化するための回路(例えばインターレース信号のプログレッシブ変換を行う回路等)を含んでいる。
高画質化信号処理回路4でデジタル信号処理を施されたデジタル映像信号は、スケーラー(画素数変換回路)5に送られる。スケーラー5では、入力したデジタル映像信号の画素配列を、テレビジョン受像機が有している固定画素パネル(プラズマディスプレイパネルや液晶ディスプレイパネル)7の画素配列に合わせるデジタル信号処理が行われる。
具体的には、例えば固定画素パネル7の画素配列が水平方向1024画素×垂直方向768画素であれば、スケーラー5では、輝度信号の1走査線あたりの有効画素数720画素・有効走査線数483本の入力デジタル映像信号が、輝度信号の1走査線あたりの有効画素数1024画素・有効走査線数768本のデジタル映像信号に変換される。
スケーラー5で画素数変換されたデジタル映像信号は、固定画素パネル7を駆動する表示ドライバー6に送られる。表示ドライバー6は、入力したデジタル映像信号に応じた電圧を固定画素パネル7に印加する。
他方、復調回路3で復調されたアナログ音声信号は、音声増幅回路8で増幅された後、スピーカー9から出力される。
特開2001−242820号公報(段落番号0003〜0010、図4)
しかし、この従来のテレビジョン受像機では、高画質化信号処理回路4やスケーラー5でのデジタル信号処理に時間を要する(処理内容にもよるが百ミリ秒程度の時間を要することものもある)ので、スピーカー9から出力される音声に対して、固定画素パネル7に表示される映像が遅れる(音声のほうが早く聴こえる)という現象が生じてしまう。
自然界では、映像(人間が見ている物)に対して音声(見ている物から発生される音)が遅れることはあっても、音声のほうが早く聴こえることはない。したがって、こうした現象は、番組を見る人に不快感を与えてしまう。
本発明は、上述の点に鑑み、固定画素の表示デバイスを有するテレビジョン受像機等の映像表示・音声出力装置において、表示される映像がスケーラーや高画質化信号処理回路の存在によって音声に対して遅れる現象を解消することを課題としてなされたものである。
この課題を解決するために、本出願人は、入力した映像信号及び音声信号のうちの映像信号の画素配列をデジタル信号処理によって固定画素の表示デバイスの画素配列に合わせる画素数変換回路(スケーラー)を有する映像・音声信号処理装置において、このスケーラーでの処理に要する時間を記憶した記憶手段と、音声信号をこの記憶手段に記憶された時間分だけ遅延させる遅延手段とを備えた映像・音声信号処理装置を提案する。
この映像・音声信号処理装置では、入力した映像信号及び音声信号のうちの映像信号に対するスケーラーでのデジタル信号処理に要する時間が、記憶手段に予め記憶されている。そして、音声信号のほうが、この記憶手段に記憶された時間分だけ遅延手段によって遅延されることにより、映像信号の出力タイミングと音声信号の出力タイミングとが一致させられる。
したがって、固定画素の表示デバイスを有するテレビジョン受像機等の映像表示・音声出力装置にこの映像・音声信号処理装置を搭載すれば、その表示デバイスに表示される映像がスケーラーの存在によって音声に対して遅れる現象を解消することができる。
なお、この映像・音声信号処理装置が、デジタル信号処理によって映像を高画質化する高画質化信号処理回路をさらに有している場合には、記憶手段には、スケーラー及び高画質化信号処理回路での処理に要する時間を記憶することが好適である。
それにより、固定画素の表示デバイスを有するテレビジョン受像機等の映像表示・音声出力装置において、映像がスケーラーだけでなく高画質化信号処理回路の存在によって音声に対して遅れる現象をも解消することができるようになる。
また、このような高画質化信号処理回路を有する映像・音声信号処理装置が、高画質化信号処理回路で映像信号に処理を施すか否か、及び/または高画質化信号処理回路での処理内容に応じて、2以上のモードを切り替え可能である場合には、記憶手段に、各モードについてのスケーラー及び高画質化信号処理回路での処理に要する時間をそれぞれ記憶するとともに、音声信号を、現在のモードについて記憶手段に記憶されている時間分だけ遅延させるように遅延手段を制御する制御手段をさらに備えることが好適である。
それにより、固定画素の表示デバイスを有するテレビジョン受像機等の映像表示・音声出力装置において、表示する映像の画質を切り替えても、映像がスケーラー及び高画質化信号処理回路の存在によって音声に対して現象を解消することができるようになる。
次に、本出願人は、固定画素の表示デバイスと、入力した映像信号及び音声信号のうちの映像信号の画素配列を、デジタル信号処理によってこの表示デバイスの画素配列に合わせる画素数変換回路(スケーラー)とを有する映像表示・音声出力装置において、このスケーラーでの処理に要する時間を記憶した記憶手段と、音声信号を、この記憶手段に記憶された時間分だけ遅延させる遅延手段とを備えた映像表示・音声出力装置を提案する。
この映像表示・音声出力装置では、入力した映像信号及び音声信号のうちの映像信号に対するスケーラーでのデジタル信号処理に要する時間が、記憶手段に予め記憶されている。そして、音声信号のほうが、この記憶手段に記憶された時間分だけ遅延手段によって遅延されることにより、映像信号の出力タイミングと音声信号の出力タイミングとが一致させられる。
これにより、固定画素の表示デバイスに表示される映像がスケーラーの存在によって音声に対して遅れる現象が解消される。
なお、この映像表示・音声出力装置が、デジタル信号処理によって映像を高画質化する高画質化信号処理回路をさらに有している場合には、記憶手段には、スケーラー及び高画質化信号処理回路での処理に要する時間を記憶することが好適である。
それにより、固定画素の表示デバイスに表示される映像が、スケーラーだけでなく高画質化信号処理回路の存在によって音声に対して遅れる現象をも解消することができるようになる。
また、このような高画質化信号処理回路を有する映像表示・音声出力装置が、高画質化信号処理回路で映像信号に処理を施すか否か、及び/または高画質化信号処理回路での処理内容に応じて、2以上のモードを切り替え可能である場合には、記憶手段に、各モードについてのスケーラー及び高画質化信号処理回路での処理に要する時間をそれぞれ記憶するとともに、音声信号を、現在のモードについて記憶手段に記憶されている時間分だけ遅延させるように遅延手段を制御する制御手段をさらに備えることが好適である。
それにより、表示する映像の画質を切り替えても、固定画素の表示デバイスに表示される映像がスケーラー及び高画質化信号処理回路の存在によって音声に対して現象を解消することができるようになる。
本発明によれば、固定画素の表示デバイスを有するテレビジョン受像機等の映像表示・音声出力装置において、表示される映像が、映像信号の画素配列をデジタル信号処理によってこの表示デバイスの画素配列に合わせる画素数変換回路(スケーラー)の存在によって音声に対して遅れる現象を解消することができるという効果が得られる。
また、こうした映像表示・音声出力装置において、表示される映像が、スケーラーだけでなくデジタル信号処理によって映像を高画質化する高画質化信号処理回路の存在によって音声に対して遅れる現象をも解消することができるという効果が得られる。
また、こうした映像表示・音声出力装置において、表示する映像の画質を切り替えても、表示される映像がスケーラー及び高画質化信号処理回路の存在によって音声に対して遅れる現象を解消することができるという効果が得られる。
以下、プラズマテレビや液晶テレビのような、固定画素の表示デバイスを有するテレビジョン受像機に本発明を適用した例について、図面を用いて具体的に説明する。
図2は、本発明を適用したテレビジョン受像機の映像・音声信号処理系の構成例を示しており、図1と共通する部分には同一符号を付している。アナログテレビジョン放送の電波を受信するアンテナ1から、このテレビジョン受像機のチューナー2にテレビジョン信号が送られる。チューナー2によって選択されたチャンネルのテレビジョン信号は復調回路3に送られ、復調回路3はこのテレビジョン信号を復調してアナログ映像信号(有効走査線数483本のNTSC信号)及びアナログ音声信号を得る。
この復調されたアナログ映像信号は、高画質化信号処理回路4に送られる。高画質化信号処理回路4は、図示は省略するが、アナログ映像信号をITUによる4:2:2方式でデジタル変換する(輝度信号の1走査線あたりの有効画素数を720画素にする)A/D変換器を含むとともに、その後段に、デジタル信号処理によって映像を高画質化するための回路(例えばインターレース信号のプログレッシブ変換を行う回路等)を含んでいる。
なお、このテレビジョン受像機では、高画質化信号処理回路4内においてこのA/D変換器から出力されたデジタル映像信号に後段の回路で処理を施すことによって高画質映像を表示する高画質モードと、高画質化信号処理回路4内においてこのA/D変換器から出力されたデジタル映像信号をそのまま(後段の回路で処理を施すことなく)出力することによって通常の画質の映像を表示するノーマルモードとを、図示しないリモートコントローラの操作によって切り替え可能になっている。
高画質化信号処理回路4から出力されたデジタル映像信号は、スケーラー(画素数変換回路)5に送られる。スケーラー5では、入力したデジタル映像信号の画素配列を、テレビジョン受像機が有している固定画素パネル(プラズマディスプレイパネルや液晶ディスプレイパネル)7の画素配列に合わせるデジタル信号処理が行われる。
具体的には、例えば固定画素パネル7の画素配列が水平方向1024画素×垂直方向768画素であれば、スケーラー5では、輝度信号の1走査線あたりの有効画素数720画素・有効走査線数483本の入力デジタル映像信号が、輝度信号の1走査線あたりの有効画素数1024画素・有効走査線数768本のデジタル映像信号に変換される。
スケーラー5で画素数変換されたデジタル映像信号は、固定画素パネル7を駆動する表示ドライバー6に送られる。表示ドライバー6は、入力したデジタル映像信号に応じた電圧を固定画素パネル7に印加する。
他方、復調回路3で復調されたアナログ音声信号は、音声遅延回路10に送られる。音声遅延回路10は、入力アナログ音声信号を所定のサンプリング周波数(例えば44.1kHzまたは48kHz)でデジタル変換するA/D変換器11と、A/D変換器11から出力されたデジタル音声信号を一時記憶するためのRAM12と、RAM12から読み出されたデジタル音声信号をアナログ変換するD/A変換器13と、タイミング回路14とから成っている。
タイミング回路14は、A/D変換器11,D/A変換器13に動作クロックを供給するとともに、デジタル音声信号の書込み・読出しクロックをRAM12に供給する。タイミング回路14によるRAM12からのデジタル音声信号の読出しタイミングの設定(読出しクロックの出力タイミングの設定)は、マイクロプロセッサ15の制御のもとで行われる。
D/A変換器13から出力されたアナログ音声信号は、音声遅延回路10から音声増幅回路8に送られて増幅された後、スピーカー9から出力される。
このテレビジョン受像機の設計時には、スケーラー5での処理に要する時間と高画質化信号処理回路4での処理に要する時間とを合計した時間(「高画質表示時の処理時間」と呼ぶことにする)と、スケーラー5での処理に要する時間(「ノーマル表示時の処理時間」と呼ぶことにする)とが、機種に固有の処理時間としてそれぞれ求められている。
そして、マイクロプロセッサ15内のROMには、この高画質表示時の処理時間のデータとノーマル表示時の処理時間のデータとが、それぞれ予め記憶されている。また、マイクロプロセッサ15には、リモートコントローラの操作に基づき、現在の表示モード(高画質モードであるかノーマルモードであるか)を知らせる表示モード情報が供給される。
図3は、この表示モード情報が供給される毎にマイクロプロセッサ15が実行する処理を示すフローチャートである。この処理では、最初に、現在の表示モードが高画質モードであるか否かを判断する(ステップS1)。
イエスであれば、マイクロプロセッサ15内のROMから、高画質表示時の処理時間のデータを読み出す。そして、音声遅延回路10内のRAM12からのデジタル音声信号の読出しタイミングとして、RAM12へのデジタル音声信号の書込みタイミングからこの高画質表示時の処理時間分だけ遅れたタイミングをタイミング回路14に設定する(ステップS2)。そして処理を終了する。
他方ノーであれば(現在の表示モードがノーマルモードであれば)、マイクロプロセッサ15内のROMから、ノーマル表示時の処理時間のデータを読み出す。そして、音声遅延回路10内のRAM12からのデジタル音声信号の読出しタイミングとして、RAM12へのデジタル音声信号の書込みタイミングからこのノーマル表示時の処理時間分だけ遅れたタイミングをタイミング回路14に設定する(ステップS3)。そして処理を終了する。
このテレビジョン受像機では、リモートコントローラで高画質モードに切り替えられると、マイクロプロセッサ15の図3のステップS1,S2の処理により、音声遅延回路10内のRAM12に書き込まれたデジタル映像信号が高画質表示時の処理時間(スケーラー5での処理に要する時間と高画質化信号処理回路4での処理に要する時間とを合計した時間)分だけ遅れたタイミングでRAM12から読み出されるので、音声遅延回路10においてこの高画質表示時の処理時間分だけアナログ音声信号が遅延されることにより、スケーラー5からのデジタル映像信号の出力タイミングと音声遅延回路10からのアナログ音声信号の出力タイミングとが一致させられる。
また、リモートコントローラでノーマルモードに切り替えられた場合にも、マイクロプロセッサ15の図3のステップS1,S3の処理により、音声遅延回路10内のRAM12に書き込まれたデジタル映像信号がノーマル表示時の処理時間(スケーラー5での処理に要する時間)分だけ遅れたタイミングでRAM12から読み出されるので、音声遅延回路10においてこのノーマル表示時の処理時間分だけアナログ音声信号が遅延されることにより、やはりスケーラー5からのデジタル映像信号の出力タイミングと音声遅延回路10からのアナログ音声信号の出力タイミングとが一致させられる。
このように、高画質モード,ノーマルモードのいずれにおいても、スケーラー5からのデジタル映像信号の出力タイミングと音声遅延回路10からのアナログ音声信号の出力タイミングとが一致させられるので、固定画素パネル7に表示される映像が高画質化信号処理回路4及びスケーラー5の存在によって音声に対して遅れる現象を解消することができる。
なお、以上の例では、チューナー2で選択されて復調回路3で復調されたアナログ映像信号,アナログ音声信号がそれぞれ高画質化信号処理回路4,音声遅延回路10に送られる例を示した。しかし、これに限らず、例えばVTRやDVDプレーヤーからこのテレビジョン受像機に入力されるアナログ映像信号,アナログ音声信号がそれぞれ高画質化信号処理回路4,音声遅延回路10に送られる場合にも、やはり全く同様にして、固定画素パネル7に表示される映像が高画質化信号処理回路4及びスケーラー5の存在によって音声に対して遅れる現象を解消することができる。
また、以上の例では、ノーマルモード時に、高画質化信号処理回路4内においてA/D変換器から出力されたデジタル映像信号をそのまま(後段の回路で処理を施すことなく)出力するようにしたテレビジョン受像機に本発明を適用している。しかし、別の例として、ノーマルモード時にも高画質化信号処理回路内において映像信号にデジタル映像信号処理を施すが高画高画質モード時とノーマルモード時とで処理内容が異なるようにしたテレビジョン受像機にも本発明を適用してよい。
その場合には、「高画質表示時の処理時間」として、スケーラー5での処理に要する時間と高画質モードにおける高画質化信号処理回路での処理に要する時間とを合計した時間を求めるとともに、「ノーマル表示時の処理時間」として、スケーラー5での処理に要する時間とノーマルモードにおける高画質化信号処理回路での処理に要する時間とを合計した時間を求め、それらの時間のデータをそれぞれマイクロプロセッサ15内のROMに予め記憶させるようにすればよい。
また、以上の例では、高画質モードとノーマルモードとを切り替え可能なテレビジョン受像機に本発明を適用している。しかし、別の例として、高画質モードのみが存在するテレビジョン受像機にも本発明を適用してよい。
その場合には、「高画質表示時の処理時間」のみを求めてその時間のデータをマイクロプロセッサ15内のROMに予め記憶させ、音声遅延回路10内のRAM12からのデジタル音声信号の読出しタイミングとしては、常に、RAM12へのデジタル音声信号の書込みタイミングからこの高画質表示時の処理時間分だけ遅れたタイミングをタイミング回路14に設定するようにすればよい。
また、以上の例では、スケーラー5及び高画質化信号処理回路4を設けたテレビジョン受像機に本発明を適用している。しかし、別の例として、スケーラー5を設けているが高画質化信号処理回路を設けていないテレビジョン受像機にも本発明を適用してよい。
その場合には、スケーラー5での処理に要する時間のみを求めてその時間のデータをマイクロプロセッサ15内のROMに予め記憶させ、音声遅延回路10内のRAM12からのデジタル音声信号の読出しタイミングとしては、常に、RAM12へのデジタル音声信号の書込みタイミングからこの時間分だけ遅れたタイミングをタイミング回路14に設定するようにすればよい。
また、以上の例ではテレビジョン受像機に本発明を適用しているが、テレビジョン受像機以外の映像表示・音声出力装置であって固定画素の表示デバイスを有する映像表示・音声出力装置にも本発明を適用してよい。
1 アンテナ
2 チューナー
3 復調回路
4 高画質化信号処理回路
5 スケーラー(画素数変換回路)
6 表示ドライバー
7 固定画素パネル
8 音声増幅回路
9 スピーカー
10 音声遅延回路
11 A/D変換器
12 RAM
13 D/A変換器
14 タイミング回路
15 マイクロプロセッサ
2 チューナー
3 復調回路
4 高画質化信号処理回路
5 スケーラー(画素数変換回路)
6 表示ドライバー
7 固定画素パネル
8 音声増幅回路
9 スピーカー
10 音声遅延回路
11 A/D変換器
12 RAM
13 D/A変換器
14 タイミング回路
15 マイクロプロセッサ
Claims (6)
- 入力した映像信号及び音声信号のうちの映像信号の画素配列を、デジタル信号処理によって固定画素の表示デバイスの画素配列に合わせる画素数変換回路
を有する映像・音声信号処理装置において、
前記画素数変換回路での処理に要する時間を記憶した記憶手段と、
前記音声信号を、前記記憶手段に記憶された時間分だけ遅延させる遅延手段と
を備えたことを特徴とする映像・音声信号処理装置。 - 請求項1に記載の映像・音声信号処理装置において、
デジタル信号処理によって映像を高画質化する高画質化信号処理回路
をさらに有しており、
前記記憶手段に、前記画素数変換回路及び前記高画質化信号処理回路での処理に要する時間が記憶されていることを特徴とする映像・音声信号処理装置。 - 請求項2に記載の映像・音声信号処理装置において、
前記高画質化信号処理回路で映像信号に処理を施すか否か、及び/または前記高画質化信号処理回路での処理内容に応じて、2以上のモードを切り替え可能であり、
前記記憶手段に、各々の前記モードについての前記画素数変換回路及び前記高画質化信号処理回路での処理に要する時間がそれぞれ記憶されており、
前記音声信号を、現在の前記モードについて前記記憶手段に記憶されている時間分だけ遅延させるように前記遅延手段を制御する制御手段
をさらに備えたことを特徴とする映像・音声信号処理装置。 - 固定画素の表示デバイスと、
入力した映像信号及び音声信号のうちの映像信号の画素配列を、デジタル信号処理によって前記表示デバイスの画素配列に合わせる画素数変換回路と
を有する映像表示・音声出力装置において、
前記画素数変換回路での処理に要する時間を記憶した記憶手段と、
前記音声信号を、前記記憶手段に記憶された時間分だけ遅延させる遅延手段と
を備えたことを特徴とする映像表示・音声出力装置。 - 請求項4に記載の映像表示・音声出力装置において、
デジタル信号処理によって映像を高画質化する高画質化信号処理回路
をさらに有しており、
前記記憶手段に、前記画素数変換回路及び前記高画質化信号処理回路での処理に要する時間が記憶されていることを特徴とする映像表示・音声出力装置。 - 請求項5に記載の映像表示・音声出力装置において、
前記高画質化信号処理回路で映像信号に処理を施すか否か、及び/または前記高画質化信号処理回路での処理内容に応じて、2以上のモードを切り替え可能であり、
前記記憶手段に、各々の前記モードについての前記画素数変換回路及び前記高画質化信号処理回路での処理に要する時間がそれぞれ記憶されており、
前記音声信号を、現在の前記モードについて前記記憶手段に記憶されている時間分だけ遅延させるように前記遅延手段を制御する制御手段
をさらに備えたことを特徴とする映像表示・音声出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305165A JP2005079699A (ja) | 2003-08-28 | 2003-08-28 | 映像・音声信号処理装置及び映像表示・音声出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305165A JP2005079699A (ja) | 2003-08-28 | 2003-08-28 | 映像・音声信号処理装置及び映像表示・音声出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079699A true JP2005079699A (ja) | 2005-03-24 |
Family
ID=34408658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003305165A Pending JP2005079699A (ja) | 2003-08-28 | 2003-08-28 | 映像・音声信号処理装置及び映像表示・音声出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079699A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311006A (ja) * | 2005-04-27 | 2006-11-09 | Victor Co Of Japan Ltd | 映像・音声処理装置 |
JP2009027371A (ja) * | 2007-07-18 | 2009-02-05 | Sharp Corp | 映像表示処理装置 |
US7714750B2 (en) | 2006-06-23 | 2010-05-11 | Mstar Semiconductor, Inc. | Audio processing circuit and method |
-
2003
- 2003-08-28 JP JP2003305165A patent/JP2005079699A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311006A (ja) * | 2005-04-27 | 2006-11-09 | Victor Co Of Japan Ltd | 映像・音声処理装置 |
JP4595653B2 (ja) * | 2005-04-27 | 2010-12-08 | 日本ビクター株式会社 | 映像・音声処理装置 |
US7714750B2 (en) | 2006-06-23 | 2010-05-11 | Mstar Semiconductor, Inc. | Audio processing circuit and method |
JP2009027371A (ja) * | 2007-07-18 | 2009-02-05 | Sharp Corp | 映像表示処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2388167C2 (ru) | Устройство отображения и способ управления им | |
JP2008252701A (ja) | 映像信号処理装置、映像表示装置および映像信号処理方法 | |
JPH1042204A (ja) | 映像信号処理装置 | |
JP3115176U (ja) | プラズマテレビジョンおよび画像表示装置 | |
JP2012182673A (ja) | 映像表示装置及び映像処理方法 | |
JP2005079699A (ja) | 映像・音声信号処理装置及び映像表示・音声出力装置 | |
JP3800505B2 (ja) | 映像信号処理装置および方法、記録媒体、並びにプログラム | |
JP2002232798A (ja) | 放送受信装置とその制御方法 | |
KR101414854B1 (ko) | 디지털 텔레비전 및 디지털 텔레비전 시스템 | |
JP2011048040A (ja) | 映像信号処理装置、映像信号処理方法およびプログラム | |
US7391477B2 (en) | Apparatus and method for processing video signal | |
JP2008187247A (ja) | ガンマ補正回路、ガンマ補正方法及び画像処理装置 | |
JP2005303394A (ja) | 液晶表示装置 | |
JP5259867B2 (ja) | 映像表示装置及び映像処理方法 | |
JP4475019B2 (ja) | 画像処理装置及び画像表示装置 | |
JP3968776B2 (ja) | 映像信号処理装置および方法、記録媒体、並びにプログラム | |
JP4055011B2 (ja) | 受信装置 | |
JP2007150401A (ja) | テレビ | |
JP4209867B2 (ja) | テレビジョン受信機 | |
JP2004355013A (ja) | 映像表示装置 | |
JP4551876B2 (ja) | アナログ/デジタルテレビジョン受像機 | |
JP2005217958A (ja) | 放送受信装置 | |
JPH09205592A (ja) | カラーテレビジョン受像機 | |
JP2009300738A (ja) | 画像表示装置 | |
JP4375389B2 (ja) | デジタル放送信号受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |