JP2005079394A - ダミーウェーハ - Google Patents

ダミーウェーハ Download PDF

Info

Publication number
JP2005079394A
JP2005079394A JP2003309161A JP2003309161A JP2005079394A JP 2005079394 A JP2005079394 A JP 2005079394A JP 2003309161 A JP2003309161 A JP 2003309161A JP 2003309161 A JP2003309161 A JP 2003309161A JP 2005079394 A JP2005079394 A JP 2005079394A
Authority
JP
Japan
Prior art keywords
wafer
dummy wafer
dummy
silicon
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003309161A
Other languages
English (en)
Inventor
Hideki Nishihata
秀樹 西畑
Nobuyuki Morimoto
信之 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003309161A priority Critical patent/JP2005079394A/ja
Publication of JP2005079394A publication Critical patent/JP2005079394A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】スマートカット法によるSOIウェーハ製造におけるダミーウェーハからの発塵を抑制でき且つ使用可能回数を多くできるダミーウェーハを提供することを目的とする。
【解決手段】スマートカット法によるSOIウェーハ製造におけるダミーウェーハからの発塵を抑制でき且つ使用可能回数を多くできる様にダミーウェーハ10に、シリコン表面まで注入するイオンが到達しないよう様、その厚さがイオン注入時の注入ピーク深さよりも厚い薄膜層2をウェーハ1表面に形成する。
【選択図】図1

Description

本発明は、イオン注入したウェーハを結合後に剥離してSOI( Silicon on insulator )ウェーハを製造する、いわゆるスマートカット法において使用するダミーウェーハに関するものである。
従来、SOI構造のウェーハの作製方法としては、酸素イオンをシリコン単結晶に高濃度で打ち込んだ後に、高温で熱処理を行い酸化膜を形成するSIMOX( Separation by implanted oxygen )法によるものと、2枚のシリコンウェーハを酸化膜を介し接着剤を用いることなく結合し、片方のウェーハを薄膜化する貼り合わせ法がある。
一方、最近、SOIウェーハの製造方法として、イオン注入したウェーハをベースウェーハに結合した後に剥離してSOIウェーハを製造する方法、いわゆるスマートカット法が新たに注目されている。この方法は、2枚のシリコンウェーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハの上面から水素イオンまたは希ガスイオンのうち少なくとも一つを注入し、該ウェーハ内部に微小気泡層(封入層)を形成させた後、該イオンを注入した方の面を酸化膜を介して他のシリコンウェーハと密着させ、その後熱処理(剥離熱処理)を施して微小気泡層を劈開面としてイオンを注入したウェーハを薄膜状に剥離し、さらに熱処理(結合熱処理)を加えて強固に結合してSOIウェーハとする技術である。この方法だと劈開面は良好な鏡面であり、SOI層膜厚の均一性も高いSOIウェーハが容易に得られる。(例えば、特許文献1)。
特開平05−211128号公報
このようなスマートカット法にてSOIウェーハを作製する場合、イオン注入装置においては、1バッチあたりのチャージ枚数が決まっており、それ以外の枚数での処理は、高速回転時のバランス問題から不可能である。このことから端数のウェーハ処理が必要になった場合、及び装置のコンディショニング、条件出しを行う際には、ダミーウェーハの使用が必要となる。しかしながら、ダミーウェーハは繰り返し使用して特定のドーズ量に達すると発塵が多くなったり、時には自己剥離を起こす。通常、同一のダミーウェーハではその最大注入量から使用回数を制限し、発塵を抑制したり、自己剥離を防止しているが、この方法では、ダミーウェーハの使用可能回数が少なくなり、コストが高くなる。また、もしもダミーウェーハが注入中に自己剥離を起こしてしまうと、真空チャンバ内にパーティクルが飛散し、真空チャンバ内が汚染されてしまい、この汚染された真空チャンバ内のパーティクルレベルを元の状態に戻すには、かなりの手間と時間を要するという問題があった。
そこで、本発明はこのような問題点に鑑みなされたもので、スマートカット法によるSOIウェーハ製造におけるダミーウェーハからの発塵を抑制でき且つ使用可能回数を多くできるダミーウェーハを提供することを目的とする。
上記課題を解決するため本発明の請求項1に記載した発明は、スマートカット法によってSOIウェーハを製造する際に使用するダミーウェーハにおいて、シリコン表面まで注入するイオンが到達しないよう様、その厚さがイオン注入時の注入ピーク深さよりも厚い薄膜層をウェーハ表面に形成したことを特徴とし、イオン注入時に、イオンがシリコンウェーハ表面まで到達しないように表面処理を行ったダミーウェーハである。
また、本発明の請求項2に記載した発明は、請求項1に記載の薄膜層が、酸化膜、ポリシリコン膜または非晶質シリコン膜であるダミーウェーハである。
以下の表1は、ダミーウェーハの使用回数とパーティクル数の関係である。(単位:個)
Figure 2005079394
表1より、比較例がダミーウェーハの使用可能回数が2回であるが、実施例では実施例1、実施例2、実施例3共に8回まで使用可能となった。
ここで、図2はイオン注入剥離法でSOIウェーハを製造する方法の製造工程の一例を示すフロー図である。
まず、図2のイオン剥離法において、工程(a)では、2枚の鏡面シリコンウェーハを準備するものであり、基台となるベースウェーハ3とSOI層となるボンドウェーハ4を準備する。このとき、2枚の鏡面シリコンウェーハはデバイスの仕様に合ったものを準備する。
次に工程(b)では、そのうちの少なくとも一方のウェーハ、ここではボンドウェーハ4を熱酸化し、その表面に約0.1μm〜2.0μm厚の熱酸化膜を形成する。
工程(c)では、表面では、表面に酸化膜を形成したボンドウェーハ4の片面に対して水素イオンまたは希ガスイオンのうち少なくとも一つを、ここでは水素イオンを注入し、イオン平均進入深さにおいて表面に平行な微小気泡層(封入層)6を形成させる。この温度は、25〜450℃が望ましい。
工程(d)は、水素イオン注入したボンドウェーハ4の水素イオン注入面に、ベースウェーハ3を酸化膜を介して重ね合わせて密着させる工程であり、常温の清浄な雰囲気下で2枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士を接着させる。
次に、工程(e)は、封入層6を境界として剥離することにより、剥離ウェーハ7とSOIウェーハ8(SOI層9+埋め込み酸化膜5+ベースウェーハ3)に分離する剥離熱処理工程で、例えば不活性ガス雰囲気下約500℃以上の温度で熱処理すれば、結晶の再配列と気泡の凝集とによって剥離ウェーハ7とSOIウェーハ8に分離する。
工程(f)では、前記工程(d)、(e)の密着工程および剥離熱処理で密着させたウェーハ同士の結合力では、そのままデバイス工程で使用するには弱いので、結合熱処理としてSOIウェーハ8に高温の熱処理を施し結合強度を十分なものとする。この熱処理は、例えば不活性ガス雰囲気下、1050℃〜1200℃で30分から2時間の範囲で行うことが望ましい。
以上の工程を経て結晶品質が高く、膜厚均一性の高いSOI層9を有する高品質のSOIウェーハ8を製造することができる(工程(h))。
以下、発明を実施するための最良の形態について具体的に説明する。一般に、スマートカット法によるイオン注入で使用されるダミーウェーハは、真空チャンバ内に載置される被処理シリコンウェーハと同等のものを使用する。また、真空チャンバ内に載置される本発明に係わるダミーウェーハの枚数及び載置位置は、各処理条件に応じて適宜選択される。 実施例では、実施例すべてに対し、薄膜層を形成する前のシリコンウェーハに、CZ法によりシリコン単結晶棒を成長し、この単結晶棒をスライス、エッチング、研磨等を行って加工した、結晶方位<100>、伝導型がP型で、抵抗率が10Ω・cm、直径200mmのシリコンウェーハを使用した。また、このシリコンウェーハを比較例の通常ダミーウェーハ及びモニタウェーハとして、使用した。
前記シリコンウェーハ1に薄膜層2(ここでは、厚さ7000Åの酸化膜)を形成し、ダミーウェーハ10を作製した。この酸化膜付ダミーウェーハ10(16枚)とモニタウェーハ(1枚)を真空チャンバ内に載置し、注入エネルギー50keV、ドーズ量5.0E16atoms/cmの水素イオン注入を繰り返し実施した。そして、モニタウェーハのパーティクルをパーティクルカウンターにて数えた。
前記シリコンウェーハ1に薄膜層2(ここでは、厚さ7000Åのポリシリコン膜)を形成し、ダミーウェーハ10を作製した。このポリシリコン膜付ダミーウェーハ10(16枚)とモニタウェーハ(1枚)を真空チャンバ内に載置し、注入エネルギー50keV、ドーズ量5.0E16atoms/cmの水素イオン注入を繰り返し実施した。そして、実施例1と同じくモニタウェーハのパーティクルをパーティクルカウンターにて数えた。
前記シリコンウェーハ1に薄膜層2(ここでは、厚さ7000Åのアモルファスシリコン膜)を形成し、ダミーウェーハ10を作製した。このアモルファスシリコン膜付ダミーウェーハ10(16枚)とモニタウェーハ(1枚)を真空チャンバ内に載置し、注入エネルギー50keV、ドーズ量5.0E16atoms/cmの水素イオン注入を繰り返し実施した。そして、実施例1と同じくモニタウェーハのパーティクルをパーティクルカウンターにて数えた。
本発明の一実施形態を示す断面図である。 スマートカット法によるSOIウェーハの製造工程の一例である。
符号の説明
1 シリコンウェーハ
2 薄膜層
3 ベースウェーハ
4 ボンドウェーハ
5 酸化膜
6 イオン注入微小気泡層(封入層)
7 剥離ウェーハ
8 SOIウェーハ
9 SOI層
10 ダミーウェーハ

Claims (2)

  1. シリコンウェーハに水素イオン又は不活性ガスの少なくとも一つをイオン注入する際に使用するダミーウェーハにおいて、シリコン表面まで注入するイオンが到達しないよう様、その厚さがイオン注入時の注入ピーク深さよりも厚い薄膜層をウェーハ表面に形成したことを特徴とするダミーウェーハ。
  2. 前記薄膜層が、酸化膜、ポリシリコン膜または非晶質シリコン膜であることを特徴とする請求項1に記載のダミーウェーハ。
JP2003309161A 2003-09-01 2003-09-01 ダミーウェーハ Pending JP2005079394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003309161A JP2005079394A (ja) 2003-09-01 2003-09-01 ダミーウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003309161A JP2005079394A (ja) 2003-09-01 2003-09-01 ダミーウェーハ

Publications (1)

Publication Number Publication Date
JP2005079394A true JP2005079394A (ja) 2005-03-24

Family

ID=34411410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003309161A Pending JP2005079394A (ja) 2003-09-01 2003-09-01 ダミーウェーハ

Country Status (1)

Country Link
JP (1) JP2005079394A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194376A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体基板製造装置
JP2009235432A (ja) * 2008-03-26 2009-10-15 Jfe Steel Corp 亜鉛系めっき鋼板およびその製造方法
JP2013062499A (ja) * 2011-08-23 2013-04-04 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194376A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体基板製造装置
JP2009235432A (ja) * 2008-03-26 2009-10-15 Jfe Steel Corp 亜鉛系めっき鋼板およびその製造方法
JP2013062499A (ja) * 2011-08-23 2013-04-04 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Similar Documents

Publication Publication Date Title
Tong et al. A “smarter-cut” approach to low temperature silicon layer transfer
US6150239A (en) Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP5706391B2 (ja) Soiウエーハの製造方法
EP2343729A1 (en) Method for manufacturing silicon thin film transfer insulating wafer
WO2001048825A1 (fr) Procédé de production de tranche collée
JP5284576B2 (ja) 半導体基板の製造方法
TW201241994A (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
JP2007149723A (ja) 貼り合わせウェーハの製造方法
JP2007059704A (ja) 貼合せ基板の製造方法及び貼合せ基板
JP5183958B2 (ja) Soiウエーハの製造方法
US7615456B2 (en) Method for manufacturing SOI substrate
JP3456521B2 (ja) Soi基板の製造方法
JP5194508B2 (ja) Soiウエーハの製造方法
JP2008258304A (ja) 半導体基板の製造方法
JP4285244B2 (ja) Soiウェーハの作製方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP2006165061A (ja) Soiウェーハの製造方法
TW200300575A (en) Manufacturing method of bonding wafer
JP2005079394A (ja) ダミーウェーハ
JP4730645B2 (ja) Soiウェーハの製造方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP2008263010A (ja) Soi基板の製造方法
JP3864886B2 (ja) Soiウエーハ
JP2008177530A (ja) 半導体基板およびその製造方法