JP2005073363A

JP2005073363A - Self-exited flyback system of dc-dc converter, camera, and electronic flash device

Info

Publication number: JP2005073363A
Application number: JP2003298923A
Authority: JP
Inventors: Shingi Hagyuda; 進義萩生田; Teruyoshi Chin; 照祥陳
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2003-08-22
Filing date: 2003-08-22
Publication date: 2005-03-17

Abstract

<P>PROBLEM TO BE SOLVED: To keep a primary current at a specified value, regardless of the ripple of power voltage, without performing complicated control, in a self-excited flyback system of DC-DC converter for an electronic flash device. <P>SOLUTION: This DC-DC converter is equipped with a transformer, a primary switching element, a secondary rectifying circuit, a first switching circuit, and a second switching circuit. The secondary rectifying circuit prevents a current from flowing to secondary, winding thereby accumulating energy in the transformer; while the primary current is flowing through the primary winding, and discharges this energy as a secondary current, while the primary current is not flowing. The second switching circuit switches on the primary switching element, in synchronization with the finish of the outflow of the secondary current, and the first switching circuit switches off the primary switching element, when the absolute value of the primary current reaches its upper limit value. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ＤＣ−ＤＣコンバータに関する。特に本発明は、閃光装置の発光エネルギーを蓄えるコンデンサを高電圧に充電するための、自励フライバック方式のＤＣ−ＤＣコンバータに関する。 The present invention relates to a DC-DC converter. In particular, the present invention relates to a self-excited flyback type DC-DC converter for charging a capacitor for storing light emission energy of a flash device to a high voltage.

カメラに内蔵される閃光装置は、発光エネルギーを蓄電するメインコンデンサと、カメラに装填される電池から給電されてメインコンデンサを高電圧に充電するＤＣ−ＤＣコンバータとを有している。このＤＣ−ＤＣコンバータは、充電に際して大きな電流を必要とする一方で、電池電圧を大きく低下させないように動作する必要がある。なぜなら、電池電圧が大きく低下すると、カメラ内の他の回路が正常に給電されなくなるからである。従って、カメラに内蔵される閃光装置には、消費電流が比較的小さいという特徴を有するフライバック方式のＤＣ−ＤＣコンバータが用いられている。 The flash device built in the camera includes a main capacitor that stores light emission energy, and a DC-DC converter that is supplied with power from a battery loaded in the camera and charges the main capacitor to a high voltage. While this DC-DC converter requires a large current for charging, it needs to operate so as not to greatly reduce the battery voltage. This is because when the battery voltage is greatly reduced, other circuits in the camera are not normally supplied with power. Therefore, a flyback type DC-DC converter having a feature that current consumption is relatively small is used in a flash device incorporated in a camera.

図７は、従来の自励フライバック方式のＤＣ−ＤＣコンバータ１０（以下、コンバータ１０と略記）の回路図である。図に示すように、コンバータ１０は、交換可能な電池Ｂａｔｔと、抵抗Ｒａ、Ｒｂ、Ｒｃと、トランジスタＱａと、コンデンサＣａと、ダイオードＤａとを１次側に有している。また、コンバータ１０は、ダイオードＤｂ及びメインコンデンサＣｍを２次側に有すると共に、１次側及び２次側を磁気的に結合するトランスＴａを有している。トランスＴａは、１次巻線ｎ１と、２次巻線ｎ２と、フィードバック巻線ＦＢとで構成されている。１次巻線ｎ１と２次巻線ｎ２との磁気的結合は逆極性であり、１次巻線ｎ１とフィードバック巻線ＦＢとの磁気的結合は同極性である。 FIG. 7 is a circuit diagram of a conventional self-excited flyback DC-DC converter 10 (hereinafter abbreviated as converter 10). As shown in the figure, the converter 10 has a replaceable battery Batt, resistors Ra, Rb, and Rc, a transistor Qa, a capacitor Ca, and a diode Da on the primary side. Further, the converter 10 includes a diode Ta and a main capacitor Cm on the secondary side, and a transformer Ta that magnetically couples the primary side and the secondary side. The transformer Ta is composed of a primary winding n1, a secondary winding n2, and a feedback winding FB. The magnetic coupling between the primary winding n1 and the secondary winding n2 has a reverse polarity, and the magnetic coupling between the primary winding n1 and the feedback winding FB has the same polarity.

図８は、コンバータ１０の各部の電圧波形を示すタイミング図である。以下、図７、８を用いて、コンバータ１０の動作を説明する。
まず、電池Ｂａｔｔから抵抗Ｒａを介してトランジスタＱａにベース電流が注入されて、トランジスタＱａは導通状態に切り替わる。これに同期して、１次巻線ｎ１には、図１に示す方向に１次側電流Ｉａが流れ出し、フィードバック巻線ＦＢには、図７の丸印（・）側に正の電圧が励起され、図示の方向に電流Ｉｆｂが流れる。電流Ｉｆｂは、抵抗Ｒｂ及びコンデンサＣａを介してトランジスタＱａへのベース電流を増加させ、これによりトランジスタＱａは、完全に導通状態となる。そして、フィードバック巻線ＦＢには、図８に示すように、１次側電流Ｉａの微分値に比例した一定電圧が丸印側を正として生じる。 FIG. 8 is a timing diagram showing voltage waveforms at various parts of converter 10. Hereinafter, the operation of the converter 10 will be described with reference to FIGS.
First, a base current is injected from the battery Batt to the transistor Qa via the resistor Ra, and the transistor Qa is switched to a conductive state. In synchronization with this, the primary current Ia flows out to the primary winding n1 in the direction shown in FIG. 1, and a positive voltage is excited to the circle (•) side of FIG. 7 in the feedback winding FB. The current Ifb flows in the direction shown in the figure. The current Ifb increases the base current to the transistor Qa via the resistor Rb and the capacitor Ca, so that the transistor Qa becomes completely conductive. Then, in the feedback winding FB, as shown in FIG. 8, a constant voltage proportional to the differential value of the primary current Ia is generated with the circle side being positive.

ここで、電池Ｂａｔｔの電圧をＥ（ボルト）、１次巻線ｎ１のインダクタンスをＬａ（ヘンリー）、トランジスタＱａが導通に切り替わってから経過した時間をｔ（秒）とすると、１次側電流Ｉａは、次式で表される。
Ｉａ＝Ｅ×ｔ÷Ｌａ・・・（１）
トランジスタＱａの導通期間Ｔｏｎ中において、２次巻線ｎ２には、丸印側に正の電圧が励起されるが、ダイオードＤｂがあるため、２次巻線ｎ２に電流は流れない。トランジスタＱａの導通期間ＴｏｎにトランスＴａのコアに蓄積される磁気エネルギーＥｇは、１次側電流の最大値をＩａｍａｘとすると、次式で表される。
Ｅｇ＝（１／２）×Ｌ×（Ｉａｍａｘの２乗）・・・（２）
なお、上式の導出に際して、フィードバック巻線ＦＢに流れる電流Ｉｆｂは、１次側電流Ｉａに対して十分小さいので、無視されている。 Here, assuming that the voltage of the battery Batt is E (volts), the inductance of the primary winding n1 is La (Henry), and the time elapsed after the transistor Qa is switched to conduction is t (seconds), the primary side current Ia Is expressed by the following equation.
Ia = E × t ÷ La (1)
During the conduction period Ton of the transistor Qa, a positive voltage is excited on the secondary winding n2 on the circle side, but no current flows through the secondary winding n2 because of the diode Db. The magnetic energy Eg stored in the core of the transformer Ta during the conduction period Ton of the transistor Qa is expressed by the following equation, where Iamax is the maximum value of the primary side current.
Eg = (1/2) × L × (Iamax squared) (2)
In deriving the above equation, the current Ifb flowing in the feedback winding FB is sufficiently small with respect to the primary side current Ia, and is ignored.

また、電流ＩｆｂがトランジスタＱａのベース電流として図示の方向に流れる時間、即ち、トランジスタＱａの導通期間Ｔｏｎは、抵抗Ｒｂの抵抗値及びコンデンサＣａの容量で決まる時定数に依存する。この導通時間Ｔｏｎを過ぎて、トランジスタＱａのベース電流が少しでも減り始めたら、それまでは増加していた１次側電流Ｉａは減少し始める。これに同期して、フィードバック巻線ＦＢには、丸印側に負の電圧が励起されるので、図示と逆方向に電流Ｉｆｂが流れる。従って、抵抗Ｒａを介して流れる電流はトランジスタＱａのベースに流れないので、トランジスタＱａは非導通状態に切り替わる。 Further, the time during which the current Ifb flows in the direction shown in the drawing as the base current of the transistor Qa, that is, the conduction period Ton of the transistor Qa depends on the time constant determined by the resistance value of the resistor Rb and the capacitance of the capacitor Ca. If the base current of the transistor Qa starts to decrease even a little after the conduction time Ton, the primary side current Ia that has been increased until then starts to decrease. In synchronization with this, a negative voltage is excited on the circle side of the feedback winding FB, so that a current Ifb flows in the direction opposite to that shown in the figure. Accordingly, since the current flowing through the resistor Ra does not flow to the base of the transistor Qa, the transistor Qa is switched to a non-conductive state.

トランジスタＱａの非導通期間Ｔｏｆｆ中において、２次巻線ｎ２には、丸印側に負の電圧が励起される。このため、トランジスタＱａの導通期間Ｔｏｎに蓄積された磁気エネルギーＥｇは、図示の方向に２次側電流Ｉｂとして流れて、メインコンデンサＣｍを充電することで放出される。この後、磁気エネルギーＥｇの放出終了により２次側電流Ｉｂがゼロになると、フィードバック巻線ＦＢには、負電圧が励起されなくなる。従って、トランジスタＱａには、電池Ｂａｔｔから抵抗Ｒａを介してベース電流が流れ込み、トランジスタＱａは再度導通状態に切り替わる。このようにトランジスタＱａが導通状態または非導通状態への切り替えを繰り返すことで、メインコンデンサＣｍは充電される。 During the non-conduction period Toff of the transistor Qa, a negative voltage is excited on the secondary winding n2 on the circle side. For this reason, the magnetic energy Eg accumulated during the conduction period Ton of the transistor Qa flows as the secondary current Ib in the direction shown in the figure, and is released by charging the main capacitor Cm. Thereafter, when the secondary current Ib becomes zero due to the end of the release of the magnetic energy Eg, the negative voltage is not excited in the feedback winding FB. Accordingly, the base current flows into the transistor Qa from the battery Batt via the resistor Ra, and the transistor Qa is switched to the conductive state again. Thus, the main capacitor Cm is charged by repeatedly switching the transistor Qa to the conductive state or the non-conductive state.

ところで、１次側電流の最大値Ｉａｍａｘは、（１）式に示したように、電池電圧Ｅ及びトランジスタＱａの導通時間Ｔｏｎに比例し、インダクタンスＬａに反比例して増加する。導通時間Ｔｏｎは、抵抗Ｒｂの抵抗値、コンデンサＣａの容量、及びフィードバック巻線ＦＢに励起される電圧Ｖｆｂに依存する。抵抗Ｒｂの抵抗値及びコンデンサＣａの容量は定数であり変化しないが、電池電圧Ｅが変化して１次側電流Ｉａが変化すると、Ｖｆｂも変化する。 By the way, the maximum value Iamax of the primary side current increases in proportion to the battery voltage E and the conduction time Ton of the transistor Qa and in inverse proportion to the inductance La, as shown in the equation (1). The conduction time Ton depends on the resistance value of the resistor Rb, the capacitance of the capacitor Ca, and the voltage Vfb excited in the feedback winding FB. The resistance value of the resistor Rb and the capacitance of the capacitor Ca are constants and do not change. However, when the battery voltage E changes and the primary current Ia changes, Vfb also changes.

具体的には、電池電圧Ｅが大きいと、フィードバック巻線ＦＢの電圧Ｖｆｂが大きくなり、導通期間Ｔｏｎが長くなるので、１次側電流の最大値Ｉａｍａｘは大きくなる。この場合、メインコンデンサＣｍの充電時間は短くなるが、１次側電流Ｉａが大きくなりすぎて回路温度が上昇したり、回路素子が破損するおそれがある。反対に、電池Ｂａｔｔが消耗して電池電圧Ｅが下がると、１次側電流の最大値Ｉａｍａｘは小さくなる。この場合、メインコンデンサＣｍの充電に要する時間が極端に長くなり、閃光を伴う撮影が終わってから次の撮影までの間、長時間待たなければならないという不具合が生じる。 Specifically, when the battery voltage E is large, the voltage Vfb of the feedback winding FB becomes large and the conduction period Ton becomes long, so the maximum value Iamax of the primary side current becomes large. In this case, the charging time of the main capacitor Cm is shortened, but the primary side current Ia becomes too large, and the circuit temperature may rise or the circuit element may be damaged. On the contrary, when the battery Batt is consumed and the battery voltage E decreases, the maximum value Iamax of the primary side current decreases. In this case, the time required for charging the main capacitor Cm becomes extremely long, and there arises a problem that it is necessary to wait for a long time from the end of shooting with flashing to the next shooting.

このような電源電圧の変動またはバラツキによる不具合を解消するため、特許文献１は、電池電圧或いはメインコンデンサの充電電圧に応じて、ＰＷＭのパルス幅及びデューティ比を変化させる他励フライバック方式のＤＣ−ＤＣコンバータを提案している。また、特許文献２は、予めデジタルメモリに記録されたデータに基づいて、充電の進行に応じて１次側電流を変化させながらメインコンデンサの充電を行う他励フライバック方式のＤＣ−ＤＣコンバータを提案している。
特開平７−８５９８８号公報（第３−４項、図６）特開２００３−５２１７３号公報（第３−７項、図１−図５） In order to eliminate such a problem due to fluctuations or variations in the power supply voltage, Patent Document 1 discloses a separately excited flyback DC that changes the PWM pulse width and duty ratio according to the battery voltage or the charging voltage of the main capacitor. -A DC converter is proposed. Patent Document 2 discloses a separately-excited flyback DC-DC converter that charges a main capacitor while changing a primary side current according to the progress of charging based on data recorded in advance in a digital memory. is suggesting.
Japanese Patent Laid-Open No. 7-85888 (Section 3-4, FIG. 6) Japanese Patent Laid-Open No. 2003-52173 (Section 3-7, FIGS. 1 to 5)

特許文献１、２の方法では、いずれもマイクロコンピュータなどを使って１次側電流或いは２次側電流の通電時間に複雑な制御を行う必要がある。このようなＤＣ−ＤＣコンバータは、回路構成が複雑になる上、製造コストも高くなってしまう。
本発明の目的は、電子閃光装置用のＤＣ−ＤＣコンバータにおいて、マイクロコンピュータ等を用いた複雑な制御をすることなく、電源電圧の変動に拘わらずに１次側電流（の最大値）を所定値に維持することである。 In the methods of Patent Documents 1 and 2, it is necessary to perform complicated control on the energization time of the primary side current or the secondary side current using a microcomputer or the like. Such a DC-DC converter has a complicated circuit configuration and a high manufacturing cost.
An object of the present invention is to provide a predetermined primary current (maximum value) in a DC-DC converter for an electronic flash device regardless of fluctuations in power supply voltage without complicated control using a microcomputer or the like. Is to keep the value.

本発明の別の目的は、上記のＤＣ−ＤＣコンバータにおいて、１次側電流を所望の値に設定可能にすることである。 Another object of the present invention is to enable the primary side current to be set to a desired value in the above-described DC-DC converter.

請求項１の自励フライバック方式のＤＣ−ＤＣコンバータは、閃光装置の発光エネルギーを蓄えるメインコンデンサを２次側電流により充電するものであり、トランスと、１次側スイッチング素子と、２次側整流回路と、第１スイッチング回路と、第２スイッチング回路とを備えていることを特徴とする。トランスは、１次巻線及び２次巻線を有し、１次巻線には１次側電流が供給される。１次側スイッチング素子は、導通状態及び非導通状態を有し、１次側電流を周期的にスイッチングする。２次側整流回路は、１次巻線に１次側電流が流れている期間、２次巻線に２次側電流が流れることを防止してトランスにエネルギーを蓄積させ、１次巻線に１次側電流が流れていない期間、トランスの蓄積エネルギーを、２次巻線及びメインコンデンサに流れる２次側電流として流出させる。第１スイッチング回路は、１次側電流を検出して、１次側電流の絶対値が予め定められた上限値に達したときに同期して、１次側スイッチング素子を非導通状態に切り替える。第２スイッチング回路は、２次側電流を検出して、２次側電流の流出終了に同期して、１次側スイッチング素子を導通状態に切り替える。 The DC-DC converter of the self-excited flyback system according to claim 1 charges a main capacitor that stores light emission energy of the flash device by a secondary side current, and includes a transformer, a primary side switching element, and a secondary side. A rectifier circuit, a first switching circuit, and a second switching circuit are provided. The transformer has a primary winding and a secondary winding, and a primary current is supplied to the primary winding. The primary side switching element has a conducting state and a non-conducting state, and periodically switches the primary side current. The secondary-side rectifier circuit prevents the secondary-side current from flowing through the secondary winding while the primary-side current is flowing through the primary winding and accumulates energy in the transformer. During the period when the primary side current is not flowing, the stored energy of the transformer is discharged as a secondary side current flowing through the secondary winding and the main capacitor. The first switching circuit detects the primary side current and switches the primary side switching element to the non-conduction state in synchronization with the absolute value of the primary side current reaching a predetermined upper limit value. The second switching circuit detects the secondary side current and switches the primary side switching element to the conductive state in synchronization with the end of the outflow of the secondary side current.

請求項２の自励フライバック方式のＤＣ−ＤＣコンバータは、請求項１記載の発明において、強制オフ回路を備えていることを特徴とする。この強制オフ回路は、メインコンデンサの電圧が目標値に達したときに同期して、第１スイッチング回路及び第２スイッチング回路によるスイッチング動作を停止させて、メインコンデンサの充電を停止させる。
請求項３の自励フライバック方式のＤＣ−ＤＣコンバータは、請求項１または請求項２記載の発明において、『第２スイッチング回路が、導通状態において２次側電流を通過させるトランジスタを有し、トランジスタのベースーエミッタ間電圧として２次側電流を検出し、２次側電流の流出終了に同期して、トランジスタを非導通状態に切り替える』ことを特徴とする。 The self-excited flyback type DC-DC converter according to claim 2 is characterized in that, in the invention according to claim 1, a forced-off circuit is provided. This forced-off circuit stops the switching operation by the first switching circuit and the second switching circuit in synchronization with the voltage of the main capacitor reaching the target value, and stops the charging of the main capacitor.
The DC-DC converter of the self-excited flyback system according to claim 3 is the invention according to claim 1 or 2, wherein the second switching circuit includes a transistor that allows a secondary current to pass in a conductive state. The secondary current is detected as the base-emitter voltage of the transistor, and the transistor is switched to a non-conductive state in synchronization with the end of the secondary current flow.

請求項４の自励フライバック方式のＤＣ−ＤＣコンバータは、請求項１または請求項２記載の発明において、『第２スイッチング回路は、２次側電流の経路に挿入されたダイオードを有し、ダイオードの順方向電圧として２次側電流を検出する』ことを特徴とする。
請求項５の自励フライバック方式のＤＣ−ＤＣコンバータは、請求項１〜請求項４のいずれか１項記載の発明において、『第１スイッチング回路が、電流検出用抵抗と、分圧用抵抗と、トランジスタとを備えている』ことを特徴とする。電流検出用抵抗は、１次側電流の経路に直列に挿入されている。分圧用抵抗は、１次側電流の経路外において電流検出用抵抗に接続されている。また、１次巻線に１次側電流が流れている期間、分圧用抵抗には、電流が供給される。トランジスタは、電流検出用抵抗の電圧及び分圧用抵抗の電圧の和を受けるオンオフ制御端子を有すると共に、オンオフ制御端子の電圧が所定の電圧値に達したときに同期して、導通状態に切り替わることにより、１次側スイッチング素子を非導通状態に切り替える。 The self-excited flyback type DC-DC converter according to claim 4 is the invention according to claim 1 or 2, wherein the second switching circuit has a diode inserted in a path of a secondary current, The secondary current is detected as the forward voltage of the diode.
The self-excited flyback type DC-DC converter according to claim 5 is the invention according to any one of claims 1 to 4, wherein the first switching circuit includes a current detecting resistor, a voltage dividing resistor, And a transistor ”. The current detection resistor is inserted in series in the primary current path. The voltage dividing resistor is connected to the current detecting resistor outside the path of the primary side current. Further, current is supplied to the voltage dividing resistor during the period when the primary side current flows through the primary winding. The transistor has an on / off control terminal that receives the sum of the voltage of the current detection resistor and the voltage of the voltage dividing resistor, and is switched to a conductive state in synchronization with the voltage of the on / off control terminal reaching a predetermined voltage value. Thus, the primary side switching element is switched to the non-conductive state.

請求項６のカメラは、発光して被写体に光を照射する発光部と、発光部の発光に必要なエネルギーを蓄えるメインコンデンサと、２次側電流によりメインコンデンサを充電する請求項１〜請求項５のいずれか１項記載の自励フライバック方式のＤＣ−ＤＣコンバータと、被写体を撮像する撮像部とを備えていることを特徴とする。
請求項７の電子閃光装置は、発光して被写体に光を照射する発光部と、発光部の発光に必要なエネルギーを蓄えるメインコンデンサと、２次側電流によりメインコンデンサを充電する請求項１〜請求項５のいずれか１項記載の自励フライバック方式のＤＣ−ＤＣコンバータとを備えていることを特徴とする。 The camera according to claim 6 emits light to irradiate the subject with light, a main capacitor for storing energy necessary for light emission of the light emitting unit, and a main capacitor charged by a secondary current. 5. The self-excited flyback DC-DC converter according to any one of 5 and an imaging unit that images a subject.
The electronic flash device according to claim 7 emits light to irradiate the subject with light, a main capacitor for storing energy required for light emission of the light emitting unit, and a main capacitor charged by a secondary current. A self-excited flyback type DC-DC converter according to claim 5 is provided.

本発明では、第１スイッチング回路は、１次側電流を検出して、１次側電流の絶対値が予め定められた上限値に達したときに同期して、１次側スイッチング素子を非導通状態に切り替える。このため、１次側電流の最大値を所定値に維持できるので、電池電圧が変化してもＤＣ−ＤＣコンバータの消費電流はあまり変わらない。従って、閃光装置の発光エネルギーを蓄積するメインコンデンサを充電する時間も、大きく変化しない。この結果、電池が新しいときには消費電流が大きく、消耗により電池電圧が低下しているときには充電時間が極端に長くなるという従来課題を解消できる。 In the present invention, the first switching circuit detects the primary-side current, and synchronizes the primary-side switching element when the absolute value of the primary-side current reaches a predetermined upper limit value. Switch to state. For this reason, since the maximum value of the primary side current can be maintained at a predetermined value, even if the battery voltage changes, the consumption current of the DC-DC converter does not change much. Accordingly, the time for charging the main capacitor for accumulating the light emission energy of the flash device does not change greatly. As a result, it is possible to solve the conventional problem that when the battery is new, the current consumption is large, and when the battery voltage is reduced due to consumption, the charging time becomes extremely long.

以下、図面を用いて本発明の実施例を説明する。なお、各図において、同一要素には同一符号を付し、重複する説明を省略する。
＜第１の実施形態の構成＞
図１は、本発明の第１の実施形態における、電子閃光装置用の自励フライバック方式のＤＣ−ＤＣコンバータ（以下、コンバータ３０と略記）の回路図である。本実施形態は、請求項１、請求項２、及び請求項４に対応する。 Embodiments of the present invention will be described below with reference to the drawings. In addition, in each figure, the same code | symbol is attached | subjected to the same element and the overlapping description is abbreviate | omitted.
<Configuration of First Embodiment>
FIG. 1 is a circuit diagram of a self-excited flyback DC-DC converter (hereinafter abbreviated as a converter 30) for an electronic flash device according to a first embodiment of the present invention. This embodiment corresponds to claims 1, 2, and 4.

図に示すように、コンバータ３０は、交換可能な電池Ｂａｔｔと、スタート信号入力端子ＳＴと、抵抗Ｒｆ、Ｒｇ、Ｒｈ、Ｒｉ、Ｒｊ、Ｒｋ、Ｒｌと、フリップフロップＦＦと、ＮＰＮトランジスタＱｆ、Ｑｇと、コンデンサＣｆと、ＭＯＳトランジスタＱｈとを１次側に有している。また、コンバータ３０は、ダイオードＤｆ、Ｄｇ、Ｄｈと、ツェナダイオードＺと、ＮＰＮトランジスタＱｉと、抵抗Ｒｍ、Ｒｎと、メインコンデンサＣｍとを２次側に有している。さらに、コンバータ３０は、互いに磁気的に結合された１次巻線ｗ１及び２次巻線ｗ２からなるトランスＴｆを有している。 As shown, the converter 30 includes a replaceable battery Batt, a start signal input terminal ST, resistors Rf, Rg, Rh, Ri, Rj, Rk, Rl, a flip-flop FF, and NPN transistors Qf, Qg. And a capacitor Cf and a MOS transistor Qh on the primary side. Converter 30 has diodes Df, Dg, Dh, Zener diode Z, NPN transistor Qi, resistors Rm, Rn, and main capacitor Cm on the secondary side. Further, converter 30 includes a transformer Tf including a primary winding w1 and a secondary winding w2 that are magnetically coupled to each other.

なお、１次巻線ｗ１と２次巻線ｗ２との磁気的結合は逆極性であり、図中のＧＮＤは接地線（電圧ゼロＶ）を示している。また、メインコンデンサＣｍは、電子閃光装置（図示せず）の発光エネルギーを蓄電するためのものである。さらに、フリップフロップＦＦは、クロック端子ＣＫ、データ入力端子Ｄ、リセット端子Ｒ、及び出力端子ＯＵＴを有している。フリップフロップＦＦは、クロック端子ＣＫへの入力電圧の立ち上がりに同期して、この立ち上がり時におけるデータ入力端子Ｄの入力電圧を、出力端子ＯＵＴから出力する。 Note that the magnetic coupling between the primary winding w1 and the secondary winding w2 has a reverse polarity, and GND in the figure indicates a ground line (voltage zero V). The main capacitor Cm is for storing the light emission energy of an electronic flash device (not shown). Further, the flip-flop FF has a clock terminal CK, a data input terminal D, a reset terminal R, and an output terminal OUT. The flip-flop FF outputs the input voltage of the data input terminal D at the rising edge from the output terminal OUT in synchronization with the rising of the input voltage to the clock terminal CK.

＜第１の実施形態の動作説明＞
図２は、コンバータ３０の各部の電圧波形を示すタイミング図である。以下、図２に示された時刻ｔ０〜ｔ５のタイミングに従って、コンバータ３０の動作を説明する。なお、説明の簡単化のため、図１に示すように、抵抗Ｒｈ、Ｒｊ、クロック端子ＣＫの接続ノードをノードｊとする。また、抵抗Ｒｊ、２次巻線ｗ２、ダイオードＤｈの接続ノードをノードｋとし、ダイオードＤｆ、Ｄｇ、ツェナダイオードＺの接続ノードをノードｍとする。 <Description of Operation of First Embodiment>
FIG. 2 is a timing diagram showing voltage waveforms at various parts of converter 30. Hereinafter, the operation of converter 30 will be described in accordance with the timings of times t0 to t5 shown in FIG. For simplification of description, as shown in FIG. 1, a connection node of resistors Rh and Rj and a clock terminal CK is a node j. A connection node of the resistor Rj, the secondary winding w2, and the diode Dh is a node k, and a connection node of the diodes Df and Dg and the Zener diode Z is a node m.

コンバータ３０が発振動作を停止している状態において（時刻ｔ０より前）、フリップフロップＦＦの出力電圧は低レベルとなっているため、ＭＯＳトランジスタＱｈは非導通状態である。このため、１次巻線ｗ１にも２次巻線ｗ２にも電流は流れておらず、ＮＰＮトランジスタＱｇ、Ｑｉは非導通状態である。従って、リセット端子Ｒ、及びデータ入力端子Ｄの入力電圧は、どちらも電池電圧Ｅに等しく、高レベルである。また、ＮＰＮトランジスタＱｆも非導通状態であり、クロック端子ＣＫの入力電圧は高レベルである。そして、スタート信号入力端子ＳＴへの入力電圧は低レベルであり、メインコンデンサＣｍは未充電の状態である。 In a state where converter 30 stops the oscillation operation (before time t0), the output voltage of flip-flop FF is at a low level, and therefore MOS transistor Qh is in a non-conducting state. For this reason, no current flows through the primary winding w1 and the secondary winding w2, and the NPN transistors Qg and Qi are in a non-conductive state. Accordingly, the input voltages of the reset terminal R and the data input terminal D are both equal to the battery voltage E and are at a high level. The NPN transistor Qf is also non-conductive, and the input voltage at the clock terminal CK is at a high level. The input voltage to the start signal input terminal ST is at a low level, and the main capacitor Cm is not charged.

次に、時刻ｔ０から時刻ｔ１の期間に、スタート信号入力端子ＳＴにスタート信号が入力される。具体的には、時刻ｔ０において、スタート信号入力端子ＳＴへの入力電圧は、高レベルに切り替わる。これに同期して、ＮＰＮトランジスタＱｆが導通して、クロック端子ＣＫの入力電圧は低レベルに切り替わる。
この後、時刻ｔ１において、スタート信号入力端子ＳＴへの入力電圧は、低レベルに切り替わる。これに同期して、ＮＰＮトランジスタＱｆが非導通状態となり、クロック端子ＣＫの入力電圧は高レベルに切り替わる。このとき、データ入力端子Ｄの入力電圧（高レベル）がラッチされ、フリップフロップＦＦの出力電圧は高レベルに切り替わる。このため、ＭＯＳトランジスタＱｈは、コンデンサＣｆを介してゲートに高レベルの電圧を受けて、導通状態に切り替わる。従って、１次巻線ｗ１に１次側電流Ｉｆが図１に示す方向に流れ始める。 Next, a start signal is input to the start signal input terminal ST during a period from time t0 to time t1. Specifically, at time t0, the input voltage to the start signal input terminal ST is switched to a high level. In synchronization with this, the NPN transistor Qf becomes conductive, and the input voltage of the clock terminal CK is switched to a low level.
Thereafter, at time t1, the input voltage to the start signal input terminal ST switches to a low level. In synchronization with this, the NPN transistor Qf is turned off, and the input voltage of the clock terminal CK is switched to a high level. At this time, the input voltage (high level) of the data input terminal D is latched, and the output voltage of the flip-flop FF is switched to a high level. For this reason, the MOS transistor Qh receives a high level voltage at the gate via the capacitor Cf, and switches to the conductive state. Therefore, the primary current If starts to flow in the primary winding w1 in the direction shown in FIG.

１次巻線ｗ１のインダクタンスをＬｗ（ヘンリー）、ＭＯＳトランジスタＱｈが導通に切り替わってからの経過時間をＴ（秒）とすると、１次側電流Ｉｆは、次式で表される。
Ｉｆ＝Ｅ×Ｔ÷Ｌｗ・・・（３）
図２に示すように、ＭＯＳトランジスタＱｈが非導通に切り替わるまで（後述する時刻ｔ２）、１次側電流Ｉｆは経過時間Ｔに比例して増加する。従って、抵抗Ｒｌの抵抗値と、１次側電流Ｉｆとの積で与えられるＮＰＮトランジスタＱｇのベース電圧Ｖｂｅも、１次側電流Ｉｆに比例して増加する。 When the inductance of the primary winding w1 is Lw (Henry) and the elapsed time after the MOS transistor Qh is switched to conduction is T (seconds), the primary current If is expressed by the following equation.
If = E × T ÷ Lw (3)
As shown in FIG. 2, the primary current If increases in proportion to the elapsed time T until the MOS transistor Qh is switched off (time t <b> 2 described later). Therefore, the base voltage Vbe of the NPN transistor Qg given by the product of the resistance value of the resistor Rl and the primary side current If also increases in proportion to the primary side current If.

また、ＭＯＳトランジスタＱｈの導通期間ＴＯＮにおいて、２次巻線ｗ２には、図１の丸印側に正の電圧が励起される。しかし、ダイオードＤｆがあるため、導通期間ＴＯＮ中には、２次巻線ｗ２に電流は流れず、次式で表される磁気的エネルギーＥｍがトランスＴｆのコアに蓄積される。
Ｅｍ＝（１／２）×Ｌｗ×（Ｉｆｍａｘの二乗）・・・（４）
なお、上式において、Ｉｆｍａｘは、１次側電流Ｉｆの最大値である。また、コンデンサＣｆの容量と、抵抗Ｒｋの抵抗値との積で与えられる時定数は、ＭＯＳトランジスタＱｈの導通期間ＴＯＮよりも、十分長い。即ち、回路動作としては、コンデンサＣｆがショートしていると考えてよい。従って、コンバータ３０の回路動作においては、フリップフロップＦＦの出力電圧が高レベルの間、ＭＯＳトランジスタＱｈは導通状態になると考えてよい。 Further, in the conduction period TON of the MOS transistor Qh, a positive voltage is excited in the secondary winding w2 on the circled side in FIG. However, because of the diode Df, no current flows through the secondary winding w2 during the conduction period TON, and magnetic energy Em expressed by the following equation is accumulated in the core of the transformer Tf.
Em = (1/2) × Lw × (Ifmax squared) (4)
In the above equation, Ifmax is the maximum value of the primary current If. The time constant given by the product of the capacitance of the capacitor Cf and the resistance value of the resistor Rk is sufficiently longer than the conduction period TON of the MOS transistor Qh. That is, as a circuit operation, it may be considered that the capacitor Cf is short-circuited. Therefore, in the circuit operation of the converter 30, it may be considered that the MOS transistor Qh is in a conductive state while the output voltage of the flip-flop FF is at a high level.

次に、時刻ｔ２において、ＮＰＮトランジスタＱｇは、そのベース電圧Ｖｂｅが約０．６Ｖに達するため、導通状態に切り替わる。これに同期して、リセット端子Ｒの入力電圧が低レベルに切り替わるため、フリップフロップＦＦの出力電圧は低レベルに切り替わり、ＭＯＳトランジスタＱｈは非導通状態に切り替わる。従って、ＮＰＮトランジスタＱｇが導通になるのに必要なベース電圧をＶｂｅｏｎとすれば、１次側電流の最大値Ｉｆｍａｘ（請求項で言及している１次側電流の上限値に対応）は、次式で表される。
Ｉｆｍａｘ＝Ｖｂｅｏｎ÷（Ｒｌの抵抗値）・・・（５）
ＭＯＳトランジスタＱｈの非導通期間ＴＯＦＦにおいて、２次巻線ｗ２には、丸印側に負の電圧が励起される。このため、接地線ＧＮＤ、ダイオードＤｈ、２次巻線ｗ２、ダイオードＤｆ、ダイオードＤｇ、メインコンデンサＣｍの経路で図１に示す方向に２次側電流Ｉｓが流れる。即ち、２次側電流ＩｓがメインコンデンサＣｍを充電することで、ＭＯＳトランジスタＱｈの導通期間ＴＯＮ中に蓄積された磁気的エネルギーＥｍは放出される。 Next, at time t2, the NPN transistor Qg switches to the conductive state because its base voltage Vbe reaches approximately 0.6V. In synchronization with this, since the input voltage of the reset terminal R is switched to a low level, the output voltage of the flip-flop FF is switched to a low level, and the MOS transistor Qh is switched to a non-conductive state. Therefore, if the base voltage necessary for the NPN transistor Qg to become conductive is Vbeon, the maximum value Ifmax of the primary side current (corresponding to the upper limit value of the primary side current mentioned in the claims) is It is expressed by an expression.
Ifmax = Vbeon / (Rl resistance value) (5)
In the non-conduction period TOFF of the MOS transistor Qh, a negative voltage is excited on the secondary winding w2 on the circle mark side. Therefore, the secondary current Is flows in the direction shown in FIG. 1 through the path of the ground line GND, the diode Dh, the secondary winding w2, the diode Df, the diode Dg, and the main capacitor Cm. That is, when the secondary current Is charges the main capacitor Cm, the magnetic energy Em accumulated during the conduction period TON of the MOS transistor Qh is released.

非導通期間ＴＯＦＦ、即ち、２次側電流Ｉｓが流れている期間において、メインコンデンサＣｍの充電電圧Ｖｃが不十分であれば、ノードｍの電圧は、ツェナダイオードＺに逆方向に電流を流すのに十分な電圧Ｖｒｅｆに達しない。このため、ツェナダイオードＺは非導通状態を維持して、ＮＰＮトランジスタＱｉも非導通状態を維持する。従って、データ入力端子Ｄの入力電圧は、抵抗Ｒｇを介して電池電圧Ｅを受けて、高レベルを維持する。また、ノードｋの電圧は、ダイオードＤｈの順方向電圧降下分（約０．６Ｖ）だけ、接地線ＧＮＤよりも低い電圧となる。この−０．６Ｖと、電池電圧Ｅとの差の電圧は、抵抗Ｒｈ、Ｒｊにより分圧される。そして、抵抗Ｒｈ、Ｒｊの抵抗値の比は、このときのノードｊの電圧がゼロＶになるように選択されている。このため、非導通期間ＴＯＦＦにおいて、クロック端子ＣＫの入力電圧は低レベルとなる。 If the charging voltage Vc of the main capacitor Cm is insufficient during the non-conduction period TOFF, that is, the period during which the secondary current Is flows, the voltage at the node m causes a current to flow through the Zener diode Z in the reverse direction. The voltage Vref which is sufficient for For this reason, Zener diode Z maintains a non-conductive state, and NPN transistor Qi also maintains a non-conductive state. Therefore, the input voltage of the data input terminal D receives the battery voltage E via the resistor Rg and maintains a high level. The voltage at the node k is lower than the ground line GND by the forward voltage drop (about 0.6 V) of the diode Dh. The difference voltage between -0.6V and the battery voltage E is divided by resistors Rh and Rj. The ratio of the resistance values of the resistors Rh and Rj is selected so that the voltage at the node j at this time is zero V. For this reason, in the non-conduction period TOFF, the input voltage of the clock terminal CK is at a low level.

次に、時刻ｔ３において、トランスＴｆの磁気的エネルギーＥｍの放出終了に伴い、２次側電流Ｉｓがゼロになる。これにより、ノードｋ及びノードｊの電圧は、電池電圧Ｅになる。このため、クロック端子ＣＫの入力電圧は、高レベルに切り替わる。このとき、メインコンデンサＣｍの充電電圧Ｖｃが前記したＶｒｅｆに達していないため、ツェナダイオードＺは非導通状態であり、ＮＰＮトランジスタＱｉも非導通状態であり、データ入力端子Ｄの入力電圧は高レベルでのままである。従って、時刻ｔ３において、フリップフロップＦＦが再度高レベルをラッチするため、コンバータ３０の各部は、メインコンデンサＣｍの充電電圧Ｖｃを除いて、時刻ｔ１と同じ状態に切り替わる。このように、ＭＯＳトランジスタＱｈが導通状態または非導通状態への切り替えを繰り返すことで、メインコンデンサＣｍは充電される。 Next, at time t3, the secondary current Is becomes zero with the end of the release of the magnetic energy Em of the transformer Tf. Thereby, the voltage of the node k and the node j becomes the battery voltage E. For this reason, the input voltage of the clock terminal CK is switched to a high level. At this time, since the charging voltage Vc of the main capacitor Cm does not reach the above-described Vref, the Zener diode Z is non-conductive, the NPN transistor Qi is also non-conductive, and the input voltage at the data input terminal D is at a high level. Remains. Therefore, since the flip-flop FF latches the high level again at time t3, each part of the converter 30 is switched to the same state as at time t1 except for the charging voltage Vc of the main capacitor Cm. As described above, the main capacitor Cm is charged by repeatedly switching the MOS transistor Qh to the conductive state or the non-conductive state.

次に、時刻ｔ４において、メインコンデンサＣｍの充電電圧Ｖｃは、前記したＶｒｅｆに達する。これに同期して、これまでメインコンデンサＣｍを充電していた２次側電流Ｉｓは、ツェナダイオードＺに対する逆方向電流として流れる。即ち、Ｖｒｅｆは、メインコンデンサＣｍの充電電圧Ｖｃの目標値でもある（例えば３３０ボルト）。また、ツェナダイオードＺに逆方向電流が流れるため、ＮＰＮトランジスタＱｉは導通状態に切り替わり、データ入力端子Ｄの入力電圧は低レベルに切り替わる。 Next, at time t4, the charging voltage Vc of the main capacitor Cm reaches Vref described above. Synchronously with this, the secondary current Is that has been charging the main capacitor Cm so far flows as a reverse current to the Zener diode Z. That is, Vref is also a target value of the charging voltage Vc of the main capacitor Cm (for example, 330 volts). Further, since a reverse current flows through the Zener diode Z, the NPN transistor Qi is switched to a conductive state, and the input voltage at the data input terminal D is switched to a low level.

次に、時刻ｔ５において、磁気的エネルギーＥｍの放出終了に伴い、２次側電流Ｉｓがゼロになると、前述と同様にクロック端子ＣＫの入力電圧は、高レベルに切り替わる。従って、時刻ｔ５において、フリップフロップＦＦは、時刻ｔ４で低レベルに切り替わったデータ入力端子Ｄの入力レベルをラッチするため、ＭＯＳトランジスタＱｈのゲート電圧は、低レベルを維持する。即ち、ＭＯＳトランジスタＱｈは導通状態に切り替わらないので、コンバータ３０の発振動作は停止する。 Next, when the secondary current Is becomes zero at the time t5 with the end of the release of the magnetic energy Em, the input voltage of the clock terminal CK switches to a high level as described above. Therefore, at time t5, the flip-flop FF latches the input level of the data input terminal D that has been switched to low level at time t4, so that the gate voltage of the MOS transistor Qh is maintained at low level. That is, since the MOS transistor Qh is not switched to the conductive state, the oscillation operation of the converter 30 is stopped.

＜第１の実施形態の効果＞
本実施形態では、抵抗Ｒｌにより、１次側電流Ｉｆが最大値Ｉｆｍａｘに達したとき、ＮＰＮトランジスタＱｇは導通し、リセット端子Ｒの入力電圧は低レベルに切り替わり、ＭＯＳトランジスタＱｈは非導通状態に切り替わる。これにより、１次側電流Ｉｆが流れる期間は終了し、２次側電流Ｉｓが流れ始める。 <Effect of the first embodiment>
In the present embodiment, when the primary side current If reaches the maximum value Ifmax by the resistor Rl, the NPN transistor Qg is turned on, the input voltage at the reset terminal R is switched to a low level, and the MOS transistor Qh is turned off. Switch. As a result, the period in which the primary current If flows ends, and the secondary current Is begins to flow.

そして、Ｉｆｍａｘは、（５）式に示したように、ＮＰＮトランジスタＱｇがオンするベース電圧Ｖｂｅｏｎと、抵抗Ｒｌの抵抗値により決まる。従って、電池電圧Ｅのバラツキ及び変動、トランスＴｆの巻線のインダクタンスのバラツキに拘わらず、消費電流、即ち、１次側電流の最大値Ｉｆｍａｘをほぼ一定に維持できる。即ち、電池電圧Ｅが変動しても、メインコンデンサＣｍの充電に要する時間は殆ど変わらない。この結果、電池が新しいときは消費電流が大きく、消耗により電池電圧が低下すると消費電流が小さくなって充電時間が長くなるという従来課題を解消できる。 Ifmax is determined by the base voltage Vbeon at which the NPN transistor Qg is turned on and the resistance value of the resistor Rl as shown in the equation (5). Therefore, regardless of variations and fluctuations in the battery voltage E and variations in the inductance of the windings of the transformer Tf, the consumption current, that is, the maximum value Ifmax of the primary current can be maintained substantially constant. That is, even if the battery voltage E fluctuates, the time required for charging the main capacitor Cm hardly changes. As a result, when the battery is new, the current consumption is large, and when the battery voltage decreases due to consumption, the conventional problem that the current consumption decreases and the charging time becomes longer can be solved.

また、例えば可変抵抗を用いることで抵抗Ｒｌの抵抗値を変えることにより、１次側電流の最大値Ｉｆｍａｘを所望の値に設定できる。これにより、２次側電流Ｉｓの電流値、及びメインコンデンサＣｍの充電に要する時間も、所望の値に設定できる。
さらに、フリップフロップＦＦの出力端子ＯＵＴと、ＭＯＳトランジスタＱｈのゲートとの間に、コンデンサＣｆを挿入した。このため、フリップフロップＦＦが誤動作して高レベルの電圧Ｈを出力し続けたとしても、時刻ｔ秒後にＭＯＳトランジスタＱｈのゲートに供給される電圧Ｖｇａｔｅは、コンデンサＣｆの容量をＣｃｆ、抵抗Ｒｋの抵抗値をＲｒｋとすれば、
Ｖｇａｔｅ＝Ｈ×｛１−ｅ^{-t/(Ccf×Rrk)}｝となる。即ち、この場合もＭＯＳトランジスタＱｈは、所定時間で低レベルに切り替わる。 For example, the maximum value Ifmax of the primary current can be set to a desired value by changing the resistance value of the resistor Rl by using a variable resistor. Thereby, the current value of the secondary side current Is and the time required for charging the main capacitor Cm can also be set to desired values.
Further, a capacitor Cf is inserted between the output terminal OUT of the flip-flop FF and the gate of the MOS transistor Qh. For this reason, even if the flip-flop FF malfunctions and continues to output the high level voltage H, the voltage Vgate supplied to the gate of the MOS transistor Qh after time t seconds is equal to the capacitance of the capacitor Cf and the resistance Rk. If the resistance value is Rrk,
Vgate = H * {1-e- ^{t / (Ccf * Rrk)} }. That is, also in this case, the MOS transistor Qh is switched to a low level in a predetermined time.

従って、ＭＯＳトランジスタＱｈが導通し続けて、過大な１次側電流Ｉｆが流れて回路素子が破損することはない。また、図１から明らかなように、マイクロコンピュータを用いた複雑な制御を必要とせず、簡単な回路構成で、以上の効果を実現できる。さらに、トランスＴｆは２巻線でよいため、図７に示したような従来の３巻線の自励フライバック方式のＤＣ−ＤＣコンバータよりも、製造コストを削減できる。 Therefore, the MOS transistor Qh continues to conduct, and an excessive primary current If does not flow and the circuit element is not damaged. Further, as apparent from FIG. 1, the above effects can be realized with a simple circuit configuration without requiring complicated control using a microcomputer. Further, since the transformer Tf may be two windings, the manufacturing cost can be reduced as compared with the conventional three-winding self-excited flyback type DC-DC converter as shown in FIG.

＜第１の実施形態の補足事項＞
［１］なお、第１の実施形態では、フリップフロップＦＦの出力端子ＯＵＴと、ＭＯＳトランジスタＱｈのゲートとの間に、コンデンサＣｆを接続する例を述べた。本発明は、かかる実施形態に限定されるものではない。コンデンサＣｆを用いずに、ＭＯＳトランジスタＱｈのゲートをフリップフロップＦＦの出力端子ＯＵＴに直接接続してもよい。この場合も、コンバータは同様に動作する。 <Supplementary items of the first embodiment>
[1] In the first embodiment, the example in which the capacitor Cf is connected between the output terminal OUT of the flip-flop FF and the gate of the MOS transistor Qh has been described. The present invention is not limited to such an embodiment. The gate of the MOS transistor Qh may be directly connected to the output terminal OUT of the flip-flop FF without using the capacitor Cf. Again, the converter operates in the same way.

［２］図３に示す自励フライバック方式のＤＣ−ＤＣコンバータ４０のように、コンバータ３０のダイオードＤｈをＮＰＮトランジスタＱｊに置き換えてもよい。ＤＣ−ＤＣコンバータ４０の動作は、図１のコンバータ３０と同様である。即ち、ＭＯＳトランジスタＱｈの導通期間中にトランスＴｆに磁気的エネルギーが蓄積される。そして、ＭＯＳトランジスタＱｈが非導通に切り替わると、接地線ＧＮＤ、ＮＰＮトランジスタＱｊのベースーエミッタ、２次巻線ｗ２、ダイオードＤｆ、Ｄｇ、メインコンデンサＣｍの経路で２次側電流が流れる。クロック入力端子の入力電圧は、２次側電流が流れている期間において低レベルであり、２次側電流がゼロになると高レベルに切り替わる。 [2] As in the self-excited flyback DC-DC converter 40 shown in FIG. 3, the diode Dh of the converter 30 may be replaced with an NPN transistor Qj. The operation of the DC-DC converter 40 is the same as that of the converter 30 of FIG. That is, magnetic energy is accumulated in the transformer Tf during the conduction period of the MOS transistor Qh. When the MOS transistor Qh is switched off, a secondary current flows through the path of the ground line GND, the base emitter of the NPN transistor Qj, the secondary winding w2, the diodes Df and Dg, and the main capacitor Cm. The input voltage of the clock input terminal is at a low level during the period when the secondary side current flows, and switches to a high level when the secondary side current becomes zero.

なお、図３のＤＣ−ＤＣコンバータ４０は請求項１〜３に対応し、図３のＮＰＮトランジスタＱｊは、請求項３記載のトランジスタに対応する。また、メインコンデンサＣｍの充電電圧の目標値を例えば約３３０Ｖとすれば、２次側電流が流れている期間の各部の電圧は次のようになる。ＮＰＮトランジスタＱｊのベースがゼロＶ、ＮＰＮトランジスタＱｊのエミッタ及び２次巻線ｗ２の一端が−０．６Ｖ、２次巻線ｗ２の他端及びダイオードＤｆのアノードが約３３０Ｖである。従って、ＮＰＮトランジスタＱｊのベースーエミッタ間に過大な電圧が加わることはない。 3 corresponds to the first to third aspects, and the NPN transistor Qj in FIG. 3 corresponds to the transistor according to the third aspect. Further, if the target value of the charging voltage of the main capacitor Cm is set to about 330 V, for example, the voltage of each part during the period in which the secondary current flows is as follows. The base of the NPN transistor Qj is zero V, the emitter of the NPN transistor Qj and one end of the secondary winding w2 are -0.6V, the other end of the secondary winding w2 and the anode of the diode Df are about 330V. Therefore, an excessive voltage is not applied between the base and emitter of the NPN transistor Qj.

図１のコンバータ３０では、動作を停止している間、電池Ｂａｔｔの正極、抵抗Ｒｈ、Ｒｊ、２次巻線ｗ２、ダイオードＤｆ、Ｄｈ、負荷（図示せず）、接地線ＧＮＤ、電池Ｂａｔｔの負極のルートで極く僅かに電流が消費される。ここでの負荷は、メインコンデンサＣｍから見た場合の電子閃光装置の回路の静的な負荷抵抗である。一方、図３のＤＣ−ＤＣコンバータ４０では、動作を停止している間、ＮＰＮトランジスタＱｊは、そのベース電圧がゼロＶであるため、非導通状態である。従って、前述したような動作停止時におけるリーク電流は発生しない。 In the converter 30 of FIG. 1, while the operation is stopped, the positive electrode of the battery Batt, the resistors Rh, Rj, the secondary winding w2, the diodes Df, Dh, the load (not shown), the ground line GND, the battery Batt Very little current is consumed in the negative electrode route. The load here is a static load resistance of the circuit of the electronic flash device when viewed from the main capacitor Cm. On the other hand, in the DC-DC converter 40 of FIG. 3, while the operation is stopped, the NPN transistor Qj is in a non-conductive state because its base voltage is zero V. Therefore, no leakage current occurs when the operation is stopped as described above.

［３］コンバータ３０を、電子閃光装置の発光エネルギーを蓄電するコンデンサの充電に用いる例を述べた。本発明は、かかる実施形態に限定されるものではない。本発明の自励フライバック方式のＤＣ−ＤＣコンバータは、電源等の、他の用途のＤＣ−ＤＣコンバータとしても用いることができる。これは、後述する第２の実施形態に関しても同様である。 [3] The example in which the converter 30 is used for charging a capacitor that stores light emission energy of the electronic flash device has been described. The present invention is not limited to such an embodiment. The self-excited flyback type DC-DC converter of the present invention can also be used as a DC-DC converter for other applications such as a power supply. The same applies to the second embodiment described later.

［４］最後に、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のために示した一解釈であり、本発明を限定するものではない。
請求項記載の１次側スイッチング素子は、ＭＯＳトランジスタＱｈに対応する。請求項記載の２次側整流回路は、ダイオードＤｆ、Ｄｇに対応する。請求項記載の第１スイッチング回路は、抵抗Ｒｌ、ＮＰＮトランジスタＱｇ、抵抗Ｒｉ、フリップフロップＦＦ（による低レベルを出力する機能）、コンデンサＣｆ、抵抗Ｒｋに対応する。請求項記載の第２スイッチング回路は、ダイオードＤｈ、抵抗Ｒｈ、Ｒｊ、フリップフロップＦＦ（による高レベルを出力する機能）に対応する。請求項で言及している第２スイッチング回路が有するダイオードは、ダイオードＤｈに対応する。請求項記載の強制オフ回路は、ツェナダイオードＺ、抵抗Ｒｍ、Ｒｎ、ＮＰＮトランジスタＱｉに対応する。 [4] Finally, the correspondence between the claims and the present embodiment will be described. In addition, the correspondence shown below is one interpretation shown for reference, and does not limit the present invention.
The primary side switching element described in the claims corresponds to the MOS transistor Qh. The secondary side rectifier circuit according to the claims corresponds to the diodes Df and Dg. The first switching circuit according to the claims corresponds to the resistor Rl, the NPN transistor Qg, the resistor Ri, the flip-flop FF (function to output a low level), the capacitor Cf, and the resistor Rk. The second switching circuit according to the claims corresponds to the diode Dh, the resistors Rh and Rj, and the flip-flop FF (function to output a high level). The diode included in the second switching circuit referred to in the claims corresponds to the diode Dh. The forced-off circuit described in claims corresponds to the Zener diode Z, the resistors Rm, Rn, and the NPN transistor Qi.

＜第２の実施形態の構成及び動作＞
図４は、本発明の第２の実施形態における、電子閃光装置用の自励フライバック方式のＤＣ−ＤＣコンバータ（以下、コンバータ５０と略記）の回路図である。本実施形態は、請求項１、請求項２、請求項４、及び請求項５に対応する。図に示すように、コンバータ５０は、第１の実施形態のコンバータ３０におけるコンデンサＣｆをショートし、さらに、ダイオードＤｉ、Ｄｊ、抵抗Ｒｐ、Ｒｑ、ＰＮＰトランジスタＱｋ、スイッチＳＷを有している。コンバータ５０の他の構成は、コンバータ３０と同様である。 <Configuration and Operation of Second Embodiment>
FIG. 4 is a circuit diagram of a self-excited flyback DC-DC converter (hereinafter abbreviated as converter 50) for an electronic flash device according to the second embodiment of the present invention. This embodiment corresponds to claims 1, 2, 4, and 5. As shown in the figure, the converter 50 short-circuits the capacitor Cf in the converter 30 of the first embodiment, and further includes diodes Di and Dj, resistors Rp and Rq, a PNP transistor Qk, and a switch SW. Other configurations of the converter 50 are the same as those of the converter 30.

以下、コンバータ５０の動作を、スイッチＳＷが開いている場合と、閉じている場合とに分けて説明する。
スイッチＳＷが開いている（非導通）状態では、ＰＮＰトランジスタＱｋは動作しないので、コンバータ５０は、コンバータ３０と同様に動作する。従って、１次側電流の最大値Ｉｆｍａｘは、前記した（５）式で表される。例えば、ＮＰＮトランジスタＱｇが導通になるのに必要なベース電圧Ｖｂｅｏｎが約０．６Ｖの場合、Ｒｌの抵抗値を０．６オームにすれば、Ｉｆｍａｘは約１アンペアとなる。 Hereinafter, the operation of the converter 50 will be described separately when the switch SW is open and when it is closed.
When the switch SW is open (non-conducting), the PNP transistor Qk does not operate, and the converter 50 operates in the same manner as the converter 30. Therefore, the maximum value Ifmax of the primary side current is expressed by the above-described equation (5). For example, if the base voltage Vbeon required for the NPN transistor Qg to become conductive is about 0.6 V, Ifmax is set to 0.6 ohm, Ifmax is about 1 ampere.

次に、スイッチＳＷが閉じている（導通）状態について説明する。なお、ダイオードＤｉ、Ｄｊの順方向電圧降下をどちらもＶｄ（例えば０．６Ｖ）、ＰＮＰトランジスタＱｋの導通状態におけるベースーエミッタ間電圧をＶｂｅｑｋ（例えば０．６Ｖ）とする。また、ＶｂｅｏｎはＶｄに等しいとし、抵抗Ｒｌの抵抗値をＲｒｌとする。
フリップフロップＦＦの出力電圧が高レベルになると、ＰＮＰトランジスタＱｋが導通して、抵抗Ｒｋ、ＰＮＰトランジスタＱｋのエミッターコレクタ、抵抗Ｒｑ、抵抗Ｒｌの経路で電流が流れる。このとき、抵抗Ｒｋでの電圧降下Ｖｒｋは、ダイオード２つ分（Ｄｉ、Ｄｊ）の順方向電圧降下から前述のＶｂｅｑｋを差し引いた値となり、一定となる。このため、抵抗Ｒｋを流れる電流値Ｉｒｋは、次式に示されるように一定となる。
Ｉｒｋ＝（２×Ｖｄ−Ｖｂｅｑｋ）÷Ｒｒｋ
＝Ｖｄ÷Ｒｒｋ・・・（６）
この電流値Ｉｒｋは抵抗Ｒｑを流れる電流値と殆ど等しくなるため、抵抗Ｒｑでの電圧降下Ｖｒｑも一定となる。従って、抵抗Ｒｋでの電圧降下Ｖｒｋと、抵抗Ｒｑでの電圧降下Ｖｒｑとの比は、抵抗Ｒｋの抵抗値Ｒｒｋと、抵抗Ｒｑの抵抗値Ｒｒｑとの比に等しくなる。 Next, a state where the switch SW is closed (conducting) will be described. It is assumed that the forward voltage drop of the diodes Di and Dj is Vd (for example, 0.6 V), and the base-emitter voltage in the conductive state of the PNP transistor Qk is Vbeqk (for example, 0.6 V). Further, Vbeon is equal to Vd, and the resistance value of the resistor Rl is Rrl.
When the output voltage of the flip-flop FF becomes high level, the PNP transistor Qk becomes conductive, and current flows through the path of the resistor Rk, the emitter collector of the PNP transistor Qk, the resistor Rq, and the resistor Rl. At this time, the voltage drop Vrk at the resistor Rk is a value obtained by subtracting the aforementioned Vbeqk from the forward voltage drop of two diodes (Di, Dj), and is constant. For this reason, the current value Irk flowing through the resistor Rk is constant as shown in the following equation.
Irk = (2 × Vd−Vbeqk) ÷ Rrk
= Vd ÷ Rrk (6)
Since the current value Irk is almost equal to the current value flowing through the resistor Rq, the voltage drop Vrq at the resistor Rq is also constant. Accordingly, the ratio between the voltage drop Vrk at the resistor Rk and the voltage drop Vrq at the resistor Rq is equal to the ratio between the resistance value Rrk of the resistor Rk and the resistance value Rrq of the resistor Rq.

また、ＮＰＮトランジスタＱｇは、そのベースーエミッタ間電圧がＶｂｅｏｎに達したとき、導通状態に切り替わってフリップフロップＦＦをリセットし、１次側電流を遮断する。即ち、ＮＰＮトランジスタＱｇが導通に切り替わるときの１次側電流が、その最大値Ｉｆｍａｘである。従って、Ｖｂｅｏｎは、次式で表される。
Ｖｂｅｏｎ＝Ｖｒｑ＋（Ｖｒｌの最大値）
＝（Ｉｒｋ×Ｒｒｑ）＋（Ｉｆｍａｘ×Ｒｒｌ）
＝（Ｖｄ÷Ｒｒｋ×Ｒｒｑ）＋（Ｉｆｍａｘ×Ｒｒｌ）・・・（７）
上式を変形して、さらにＶｂｅｏｎがＶｄに等しいとすれば、１次側電流の最大値Ｉｆｍａｘは、次式で表される。
Ｉｆｍａｘ＝｛（１−Ｒｒｑ÷Ｒｒｋ）×Ｖｄ｝÷Ｒｒｌ・・・（８）
例えば、Ｖｄ＝０．６Ｖ、Ｒｒｑ＝０．５×Ｒｒｋ、Ｒｒｌ＝０．６オームとすれば、１次側電流の最大値Ｉｆｍａｘは０．５アンペアとなる。 Further, when the base-emitter voltage reaches Vbeon, the NPN transistor Qg switches to the conductive state, resets the flip-flop FF, and cuts off the primary side current. That is, the primary side current when the NPN transistor Qg switches to conduction is its maximum value Ifmax. Therefore, Vbeon is expressed by the following equation.
Vbeon = Vrq + (maximum value of Vrl)
= (Irk × Rrq) + (Ifmax × Rrl)
= (Vd ÷ Rrk × Rrq) + (Ifmax × Rrl) (7)
If the above equation is modified and Vbeon is equal to Vd, the maximum value Ifmax of the primary current is expressed by the following equation.
Ifmax = {(1−Rrq ÷ Rrk) × Vd} ÷ Rrl (8)
For example, if Vd = 0.6 V, Rrq = 0.5 × Rrk, and Rrl = 0.6 ohm, the maximum value Ifmax of the primary side current is 0.5 amperes.

図５（ａ）は、電池電圧Ｅに対する１次側電流の変化について、本発明のコンバータ３０、５０と、従来のコンバータ１０とを比較したグラフである。図５（ｂ）は、電池電圧Ｅに対する、メインコンデンサＣｍの充電に要する時間の変化について、本発明のコンバータ３０、５０と、従来のコンバータ１０とを比較したグラフである。図５（ａ）、（ｂ）から分かるように、従来のコンバータ１０では、電池電圧Ｅにほぼ比例して１次側電流が増加しているため、電池電圧Ｅの下降に伴い充電時間はかなり長くなっている。一方、本実施形態のコンバータ５０及び第１の実施形態のコンバータ３０では、電池電圧Ｅの変動に拘わらず、１次側電流は殆ど変化していない。このため、充電時間も、電池電圧Ｅの変動に拘わらずにほぼ一定となっている。 FIG. 5A is a graph comparing the converters 30 and 50 of the present invention and the conventional converter 10 with respect to changes in the primary current with respect to the battery voltage E. FIG. FIG. 5B is a graph comparing the converters 30 and 50 of the present invention and the conventional converter 10 with respect to the change in time required for charging the main capacitor Cm with respect to the battery voltage E. As can be seen from FIGS. 5A and 5B, in the conventional converter 10, the primary side current increases almost in proportion to the battery voltage E, so that the charging time increases considerably as the battery voltage E decreases. It is getting longer. On the other hand, in the converter 50 of the present embodiment and the converter 30 of the first embodiment, the primary side current hardly changes regardless of the fluctuation of the battery voltage E. For this reason, the charging time is also substantially constant regardless of the fluctuation of the battery voltage E.

＜第２の実施形態の効果＞
以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態では、抵抗Ｒｋと、抵抗Ｒｑとの抵抗値の比により、スイッチＳＷを閉じた状態における１次側電流の最大値Ｉｆｍａｘを所望の値に設定できる。また、スイッチＳＷを開いた状態では、本実施形態のコンバータ５０は、第１の実施形態と同様に動作する。 <Effects of Second Embodiment>
As mentioned above, also in 2nd Embodiment, the effect similar to 1st Embodiment can be acquired. Furthermore, in the present embodiment, the maximum value Ifmax of the primary side current when the switch SW is closed can be set to a desired value by the ratio of the resistance values of the resistance Rk and the resistance Rq. In the state where the switch SW is opened, the converter 50 of this embodiment operates in the same manner as in the first embodiment.

即ち、スイッチＳＷを開閉するだけで、１次側電流の最大値Ｉｆｍａｘを切り替え可能である。従って、本実施形態のコンバータ５０を、カメラに内蔵される閃光装置に用いる場合、必要に応じてスイッチＳＷを閉じて１次側電流を小さくすることで、閃光装置への給電量を削減できる。これは、カメラの他の機能に電源電力を多く配分しなければならないときに、非常に有効な手段である。 That is, the maximum value Ifmax of the primary side current can be switched simply by opening and closing the switch SW. Therefore, when the converter 50 of this embodiment is used in a flash device built in a camera, the amount of power supplied to the flash device can be reduced by closing the switch SW and reducing the primary current as necessary. This is a very effective means when a large amount of power must be distributed to other functions of the camera.

また、導通時にフリップフロップＦＦをリセットして１次側電流を遮断するＮＰＮトランジスタＱｇのベースーエミッタ間電圧を、抵抗Ｒｑ及び抵抗Ｒｌの電圧降下の和にした。このため、抵抗Ｒｑがない場合よりも、ＮＰＮトランジスタＱｇが導通に切り替わるときの抵抗Ｒｌの電圧降下を小さくできる。従って、１次側電流の経路に直列に挿入された抵抗Ｒｌでの電力損失量を小さくできる。この結果、コンバータ５０における１次側から２次側への変換効率も向上することになる。なお、（８）式に示される通り、１次側電流Ｉｆは、ダイオードの温度特性を有する。 In addition, the base-emitter voltage of the NPN transistor Qg that resets the flip-flop FF and cuts off the primary side current when conducting is made the sum of the voltage drops of the resistor Rq and the resistor Rl. For this reason, the voltage drop of the resistor Rl when the NPN transistor Qg switches to conduction can be made smaller than when the resistor Rq is not provided. Therefore, the amount of power loss at the resistor Rl inserted in series in the path of the primary current can be reduced. As a result, the conversion efficiency from the primary side to the secondary side in the converter 50 is also improved. Note that, as shown in the equation (8), the primary side current If has a temperature characteristic of the diode.

＜第２の実施形態の補足事項＞
［１］図６に示すように、本発明の電子閃光装置用のＤＣ−ＤＣコンバータを電子カメラに搭載してもよい（請求項６に対応）。図において、電子カメラ６０は、電子閃光装置６２（請求項７に対応）と、撮影レンズ６８と、タイミングジェネレータ７０と、撮像素子７２と、システムバス７４と、アナログ信号処理部７６と、ＭＰＵ（Micro Processor Unit）８０と、画像処理部８２と、画像メモリ（ＲＡＭ）８４と、カードインターフェース８６と、交換可能なメモリカード８８と、操作部９０とを有している。そして、電子閃光装置６２は、本発明の自励フライバック方式のＤＣ−ＤＣコンバータ（３０、４０、５０のいずれか。以下符号を省略）と、発光部９４と、発光制御部９６とを有している。 <Supplementary items of the second embodiment>
[1] As shown in FIG. 6, a DC-DC converter for an electronic flash device of the present invention may be mounted on an electronic camera (corresponding to claim 6). In the figure, an electronic camera 60 includes an electronic flash device 62 (corresponding to claim 7), a photographing lens 68, a timing generator 70, an image sensor 72, a system bus 74, an analog signal processing unit 76, an MPU ( Micro Processor Unit) 80, image processing unit 82, image memory (RAM) 84, card interface 86, replaceable memory card 88, and operation unit 90. The electronic flash device 62 includes the self-excited flyback type DC-DC converter (any one of 30, 40, 50, hereinafter omitted), a light emitting unit 94, and a light emission control unit 96 of the present invention. doing.

なお、請求項記載の撮像部は、撮影レンズ６８、タイミングジェネレータ７０、撮像素子７２、システムバス７４、アナログ信号処理部７６、ＭＰＵ８０、画像処理部８２に対応する。
コンバータの１次側に接続された電池Ｂａｔｔの電力は、不図示の配線により、電子カメラ６０の各部に供給される。ＭＰＵ８０は、システムバス７４を用いて、電子カメラ６０のシステム制御を行う。操作部９０は、電源釦、レリーズ釦などの設定用の釦群を有している（図示せず）。発光制御部９６は、ＭＰＵ８０の指令に従って、コンバータの２次側に接続されたメインコンデンサＣｍの蓄積電荷を、撮影時に放電電流として発光部９４に供給する。これに同期して、発光部９４は、閃光発光を行って被写体に光を照射する。 The imaging unit described in the claims corresponds to the photographing lens 68, the timing generator 70, the imaging device 72, the system bus 74, the analog signal processing unit 76, the MPU 80, and the image processing unit 82.
The power of the battery Batt connected to the primary side of the converter is supplied to each part of the electronic camera 60 through a wiring (not shown). The MPU 80 performs system control of the electronic camera 60 using the system bus 74. The operation unit 90 includes a group of buttons for setting such as a power button and a release button (not shown). The light emission control unit 96 supplies the accumulated charge of the main capacitor Cm connected to the secondary side of the converter to the light emitting unit 94 as a discharge current at the time of photographing in accordance with a command from the MPU 80. In synchronization with this, the light emitting unit 94 emits flash light to irradiate the subject with light.

撮像素子７２は、例えば発光部９４の発光に同期して露光され、アナログの画素信号を出力する。アナログ信号処理部７６は、この画素信号を受けて、デジタルの画像データを生成する。この画像データは、画像処理部８２により画像処理を施された後、メモリカード８８に記録される。電子カメラ６０は、本発明のコンバータ（３０、４０、５０のいずれか）を搭載していることを主な特徴とし、その詳細な撮像動作は、電子閃光装置６２の発光動作も含めて公知なので説明を省略する。 The image sensor 72 is exposed in synchronization with the light emission of the light emitting unit 94, for example, and outputs an analog pixel signal. The analog signal processing unit 76 receives this pixel signal and generates digital image data. The image data is recorded on the memory card 88 after being subjected to image processing by the image processing unit 82. The electronic camera 60 is mainly characterized in that the converter of the present invention (any one of 30, 40, 50) is mounted, and its detailed imaging operation is known including the light emission operation of the electronic flash device 62. Description is omitted.

［２］第１の実施形態の補足事項［２］と同様に、本実施形態のコンバータ５０のダイオードＤｈを、ＮＰＮトランジスタＱｊに置き換えてもよい（図示せず、請求項１〜５に対応）。この場合、ＭＯＳトランジスタＱｈが非導通に切り替わると、接地線ＧＮＤ、ＮＰＮトランジスタＱｊのベースーエミッタ、２次巻線ｗ２、ダイオードＤｆ、Ｄｇ、メインコンデンサＣｍの経路で２次側電流が流れる。また、２次側電流がゼロになると、ＮＰＮトランジスタＱｊがオフして、クロック入力端子の入力電圧は、抵抗Ｒｈを介して電池電圧Ｅを受け、高レベルに切り替わる。この場合も、前述と同様に、動作停止時におけるリーク電流が発生しないという効果を有する。 [2] Similarly to the supplementary matter [2] of the first embodiment, the diode Dh of the converter 50 of the present embodiment may be replaced with an NPN transistor Qj (not shown, corresponding to claims 1 to 5). . In this case, when the MOS transistor Qh is switched off, a secondary current flows through the path of the ground line GND, the base emitter of the NPN transistor Qj, the secondary winding w2, the diodes Df and Dg, and the main capacitor Cm. When the secondary current becomes zero, the NPN transistor Qj is turned off, and the input voltage at the clock input terminal receives the battery voltage E via the resistor Rh and switches to a high level. Also in this case, as described above, there is an effect that no leakage current occurs when the operation is stopped.

［３］最後に、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のために示した一解釈であり、本発明を限定するものではない。
請求項で言及している第１スイッチング回路の電流検出用抵抗は、抵抗Ｒｌに対応する。請求項で言及している第１スイッチング回路の分圧用抵抗は、抵抗Ｒｑに対応する。請求項で言及している第１スイッチング回路のトランジスタ、及びそのオンオフ制御端子は、ＮＰＮトランジスタＱｇ及びそのベースに対応する。他の要素の対応関係は、第１の実施形態と同様であるので、説明を省略する。 [3] Finally, the correspondence between the claims and the present embodiment will be described. In addition, the correspondence shown below is one interpretation shown for reference, and does not limit the present invention.
The current detection resistor of the first switching circuit referred to in the claims corresponds to the resistor Rl. The voltage dividing resistor of the first switching circuit referred to in the claims corresponds to the resistor Rq. The transistor of the first switching circuit referred to in the claims and its on / off control terminal correspond to the NPN transistor Qg and its base. Since the correspondence of other elements is the same as that of the first embodiment, description thereof is omitted.

以上詳述したように本発明は、電子閃光装置用の自励フライバック方式のＤＣ−ＤＣコンバータの分野において、多いに利用可能である。 As described above in detail, the present invention can be widely used in the field of a self-excited flyback type DC-DC converter for an electronic flash device.

本発明の第１の実施形態におけるＤＣ-ＤＣコンバータの回路図である。1 is a circuit diagram of a DC-DC converter in a first embodiment of the present invention. 第１の実施形態のＤＣ-ＤＣコンバータの動作波形図である。It is an operation | movement waveform diagram of the DC-DC converter of 1st Embodiment. 第１の実施形態のＤＣ-ＤＣコンバータの変形例の回路図である。It is a circuit diagram of the modification of the DC-DC converter of 1st Embodiment. 第２の実施形態のＤＣ-ＤＣコンバータの回路図である。It is a circuit diagram of the DC-DC converter of 2nd Embodiment. 電池電圧に対する１次側電流及び充電時間の変化について、本発明と従来方式を比較した説明図である。It is explanatory drawing which compared this invention and the conventional system about the change of the primary side electric current and charging time with respect to battery voltage. 本発明のＤＣ−ＤＣコンバータを有する電子閃光装置を搭載したカメラのブロック図である。It is a block diagram of the camera carrying the electronic flash apparatus which has a DC-DC converter of this invention. 従来のフライバック方式のＤＣ-ＤＣコンバータの回路図である。It is a circuit diagram of a conventional flyback DC-DC converter. 従来のフライバック方式のＤＣ-ＤＣコンバータの各部の電圧波形を示すタイミング図である。It is a timing diagram which shows the voltage waveform of each part of the conventional flyback type DC-DC converter.

符号の説明Explanation of symbols

１０従来のＤＣ−ＤＣコンバータ
３０第１の実施形態のＤＣ−ＤＣコンバータ
４０第１の実施形態ＤＣ−ＤＣコンバータ（の変形例）
５０第２の実施形態のＤＣ−ＤＣコンバータ
６０電子カメラ
６２電子閃光装置
６８撮影レンズ
７０タイミングジェネレータ
７２撮像素子
７４システムバス
７６アナログ信号処理部
８０ＭＰＵ
８２画像処理部
８４画像メモリ
８６カードインターフェース
８８メモリカード
９０操作部
９４発光部
９６発光制御部
Ｂａｔｔ電池
Ｃａ、Ｃｆコンデンサ
Ｃｍメインコンデンサ
ＣＫフリップフロップのクロック端子
Ｄフリップフロップのデータ入力端子
Ｄａ、Ｄｂ、Ｄｆ、Ｄｇ、Ｄｈ、Ｄｉ、Ｄｊダイオード
ＦＢフィードバック巻線
ＦＦフリップフロップ
ｎ１１次巻線
ｎ２２次巻線
ＯＵＴフリップフロップの出力端子
Ｑａトランジスタ
Ｑｆ、Ｑｇ、Ｑｉ、ＱｊＮＰＮトランジスタ
ＱｈＭＯＳトランジスタ
ＱｋＰＮＰトランジスタ
Ｒフリップフロップのリセット端子
Ｒａ、Ｒｂ、Ｒｃ抵抗
Ｒｆ、Ｒｇ、Ｒｈ、Ｒｉ、Ｒｊ、Ｒｋ、Ｒｌ、Ｒｍ、Ｒｎ、Ｒｐ、Ｒｑ抵抗
ＳＴスタート信号入力端子
ＳＷスイッチ
Ｔａ、Ｔｆトランス
ｗ１１次巻線
ｗ２２次巻線
Ｚツェナダイオード DESCRIPTION OF SYMBOLS 10 Conventional DC-DC converter 30 DC-DC converter 40 of 1st Embodiment 1st Embodiment DC-DC converter (modified example)
50 DC-DC Converter 60 of Second Embodiment Electronic Camera 62 Electronic Flash Device 68 Shooting Lens 70 Timing Generator 72 Image Sensor 74 System Bus 76 Analog Signal Processing Unit 80 MPU
82 Image processing unit 84 Image memory 86 Card interface 88 Memory card 90 Operation unit 94 Light emission unit 96 Light emission control unit Batt Battery Ca, Cf Capacitor Cm Main capacitor CK Flip-flop clock terminal D Flip-flop data input terminal Da, Db, Df , Dg, Dh, Di, Dj Diode FB Feedback winding FF Flip flop n1 Primary winding n2 Secondary winding OUT Flip flop output terminal Qa Transistor Qf, Qg, Qi, Qj NPN transistor Qh MOS transistor Qk PNP transistor R Flip-flop reset terminals Ra, Rb, Rc Resistors Rf, Rg, Rh, Ri, Rj, Rk, Rl, Rm, Rn, Rp, Rq Resistor ST Start signal input terminal SW Switch Ta, Tf Transformer w 1 Primary winding w2 Secondary winding Z Zener diode

Claims

閃光装置の発光エネルギーを蓄えるメインコンデンサを２次側電流により充電する自励フライバック方式のＤＣ−ＤＣコンバータであって、
１次巻線及び２次巻線を有し、前記１次巻線に１次側電流が供給されるトランスと、
導通状態及び非導通状態を有し、前記１次側電流を周期的にスイッチングする１次側スイッチング素子と、
前記１次巻線に前記１次側電流が流れている期間、前記２次巻線に前記２次側電流が流れることを防止して前記トランスにエネルギーを蓄積させ、前記１次巻線に前記１次側電流が流れていない期間、前記トランスの蓄積エネルギーを、前記２次巻線及び前記メインコンデンサに流れる前記２次側電流として流出させる２次側整流回路と、
前記１次側電流を検出して、前記１次側電流の絶対値が予め定められた上限値に達したときに同期して、前記１次側スイッチング素子を前記非導通状態に切り替える第１スイッチング回路と、
前記２次側電流を検出して、前記２次側電流の流出終了に同期して、前記１次側スイッチング素子を前記導通状態に切り替える第２スイッチング回路と
を備えていることを特徴とする自励フライバック方式のＤＣ−ＤＣコンバータ。 A self-excited flyback type DC-DC converter for charging a main capacitor for storing light emission energy of a flash device by a secondary current,
A transformer having a primary winding and a secondary winding, wherein a primary current is supplied to the primary winding;
A primary-side switching element having a conductive state and a non-conductive state and periodically switching the primary-side current;
During the period in which the primary current is flowing in the primary winding, the secondary current is prevented from flowing in the secondary winding to store energy in the transformer, and the primary winding A secondary rectifier circuit that causes the stored energy of the transformer to flow out as the secondary current flowing in the secondary winding and the main capacitor during a period when the primary current is not flowing;
First switching for detecting the primary side current and switching the primary side switching element to the non-conducting state in synchronization with an absolute value of the primary side current reaching a predetermined upper limit value. Circuit,
A second switching circuit that detects the secondary side current and switches the primary side switching element to the conductive state in synchronization with the end of the outflow of the secondary side current. Excited flyback DC-DC converter.

請求項１記載の自励フライバック方式のＤＣ−ＤＣコンバータにおいて、
前記メインコンデンサの電圧が目標値に達したときに同期して、前記第１スイッチング回路及び前記第２スイッチング回路によるスイッチング動作を停止させて、前記メインコンデンサの充電を停止させる強制オフ回路を備えている
ことを特徴とする自励フライバック方式のＤＣ−ＤＣコンバータ。 The self-excited flyback type DC-DC converter according to claim 1,
A forced off circuit for stopping the charging of the main capacitor by stopping the switching operation by the first switching circuit and the second switching circuit in synchronization with the voltage of the main capacitor reaching a target value; A self-excited flyback type DC-DC converter characterized by the above.

請求項１または請求項２記載の自励フライバック方式のＤＣ−ＤＣコンバータにおいて、
前記第２スイッチング回路は、導通状態において前記２次側電流を通過させるトランジスタを有し、前記トランジスタのベースーエミッタ間電圧として前記２次側電流を検出し、前記２次側電流の流出終了に同期して、前記トランジスタを非導通状態に切り替える
ことを特徴とする自励フライバック方式のＤＣ−ＤＣコンバータ。 In the self-excited flyback type DC-DC converter according to claim 1 or 2,
The second switching circuit includes a transistor that allows the secondary current to pass in a conductive state, detects the secondary current as a base-emitter voltage of the transistor, and terminates the flow of the secondary current. A self-excited flyback DC-DC converter, wherein the transistor is switched to a non-conductive state in synchronization.

請求項１または請求項２記載の自励フライバック方式のＤＣ−ＤＣコンバータにおいて、
前記第２スイッチング回路は、前記２次側電流の経路に挿入されたダイオードを有し、前記ダイオードの順方向電圧として前記２次側電流を検出する
ことを特徴とする自励フライバック方式のＤＣ−ＤＣコンバータ。 In the self-excited flyback type DC-DC converter according to claim 1 or 2,
The second switching circuit includes a diode inserted in the path of the secondary current, and detects the secondary current as a forward voltage of the diode. DC converter.

請求項１〜請求項４のいずれか１項記載の自励フライバック方式のＤＣ−ＤＣコンバータにおいて、
前記第１スイッチング回路は、
前記１次側電流の経路に直列に挿入された電流検出用抵抗と、
前記１次側電流の経路外において前記電流検出用抵抗に接続され、前記１次巻線に前記１次側電流が流れている期間、電流が供給される分圧用抵抗と、
前記電流検出用抵抗の電圧及び前記分圧用抵抗の電圧の和を受けるオンオフ制御端子を有すると共に、前記オンオフ制御端子の電圧が所定の電圧値に達したときに同期して、導通状態に切り替わることにより、前記１次側スイッチング素子を前記非導通状態に切り替えるトランジスタと
を備えていることを特徴とする自励フライバック方式のＤＣ−ＤＣコンバータ。 The self-excited flyback type DC-DC converter according to any one of claims 1 to 4,
The first switching circuit includes:
A current detection resistor inserted in series in the path of the primary current;
A voltage dividing resistor that is connected to the current detection resistor outside the path of the primary current and is supplied with current during a period in which the primary current flows through the primary winding;
It has an on / off control terminal that receives the sum of the voltage of the current detection resistor and the voltage of the voltage dividing resistor, and switches to a conductive state in synchronization with the voltage of the on / off control terminal reaching a predetermined voltage value. A self-excited flyback type DC-DC converter comprising: a transistor that switches the primary-side switching element to the non-conducting state.

発光して被写体に光を照射する発光部と、
前記発光部の発光に必要なエネルギーを蓄えるメインコンデンサと、
２次側電流により前記メインコンデンサを充電する請求項１〜請求項５のいずれか１項記載の自励フライバック方式のＤＣ−ＤＣコンバータと、
前記被写体を撮像する撮像部と
を備えていることを特徴とするカメラ。 A light emitting unit that emits light to illuminate the subject;
A main capacitor for storing energy necessary for light emission of the light emitting unit;
The self-excited flyback DC-DC converter according to any one of claims 1 to 5, wherein the main capacitor is charged with a secondary current.
A camera comprising: an imaging unit that images the subject.

発光して被写体に光を照射する発光部と、
前記発光部の発光に必要なエネルギーを蓄えるメインコンデンサと、
２次側電流により前記メインコンデンサを充電する請求項１〜請求項５のいずれか１項記載の自励フライバック方式のＤＣ−ＤＣコンバータと
を備えていることを特徴とする電子閃光装置。 A light emitting unit that emits light to illuminate the subject;
A main capacitor for storing energy necessary for light emission of the light emitting unit;
An electronic flash device comprising: the self-excited flyback DC-DC converter according to any one of claims 1 to 5, wherein the main capacitor is charged by a secondary current.