JP2005072954A - 高周波回路装置 - Google Patents
高周波回路装置 Download PDFInfo
- Publication number
- JP2005072954A JP2005072954A JP2003299922A JP2003299922A JP2005072954A JP 2005072954 A JP2005072954 A JP 2005072954A JP 2003299922 A JP2003299922 A JP 2003299922A JP 2003299922 A JP2003299922 A JP 2003299922A JP 2005072954 A JP2005072954 A JP 2005072954A
- Authority
- JP
- Japan
- Prior art keywords
- ground electrode
- substrate
- frequency circuit
- circuit device
- forming portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Amplifiers (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 基板の所定箇所に断熱構造を備えながらも基板強度の低下を防止し、製造を容易にした高周波回路装置を提供する。
【解決手段】 基板1の上面には低雑音増幅素子等の消費電力が小さく且つ温度変化に対する特性変化の大きな第2の素子6とともに、この第2の素子に比べて消費電力の大きな第1の素子(電力増幅素子)を実装している。基板1の下面には第2の素子6の実装位置を取り囲むように、接地電極非形成部3を設けるとともに、この接地電極非形成部3で取り囲まれた内側を内側接地電極2i、外側を外側接地電極2hとして形成する。この接地電極非形成部3によって第1の素子から第2の素子6への熱伝導を抑制する。
【選択図】 図1
【解決手段】 基板1の上面には低雑音増幅素子等の消費電力が小さく且つ温度変化に対する特性変化の大きな第2の素子6とともに、この第2の素子に比べて消費電力の大きな第1の素子(電力増幅素子)を実装している。基板1の下面には第2の素子6の実装位置を取り囲むように、接地電極非形成部3を設けるとともに、この接地電極非形成部3で取り囲まれた内側を内側接地電極2i、外側を外側接地電極2hとして形成する。この接地電極非形成部3によって第1の素子から第2の素子6への熱伝導を抑制する。
【選択図】 図1
Description
この発明は、消費電力の大きな発熱する素子を含む増幅回路等の高周波回路装置に関するものである。
従来、消費電力が大きくて発熱する第1の素子と、この第1の素子に比べて消費電力が小さく且つ温度変化に対する特性変化の大きな第2の素子とを備えた装置において、第1の素子と第2の素子とを熱的に分離する断熱構造を備えたものとして特許文献1,特許文献2が開示されている。
ここで特許文献1,2の装置の構造を図10・図11を参照して説明する。
図10は特許文献1の半導体装置の構造を示している。(A)は平面図、(B)は(A)におけるA−A部分の断面図である。半導体基板21の主面に発熱部としてのパワー部22と回路部23とが分離形成されていて、回路部23内に高精度回路24が形成されている。高精度回路24の外周には熱分離溝27が形成されている。熱分離溝27の深さはパワー部22および高精度回路24のいずれよりも深く形成されている。
図10は特許文献1の半導体装置の構造を示している。(A)は平面図、(B)は(A)におけるA−A部分の断面図である。半導体基板21の主面に発熱部としてのパワー部22と回路部23とが分離形成されていて、回路部23内に高精度回路24が形成されている。高精度回路24の外周には熱分離溝27が形成されている。熱分離溝27の深さはパワー部22および高精度回路24のいずれよりも深く形成されている。
この構造によってパワー部22から高精度回路24への横方向の熱流が遮られて高精度回路24の温度変化による特性変動を抑えることができる。
図11は特許文献2の制御機器の構成を示す図である。ここでプリント基板31には、感熱部32とリード線33からなる温度センサを取付け部パターン34部分で取り付けている。この温度センサの周囲にはスリット36を設けている。このスリット36を設けたことにより、プリント基板31上の制御回路35から温度センサ側への熱伝導を小さく抑えた区画部37を形成している。
特開平8−222700号公報
特開2001−221486号公報
携帯電話の基地局用の受信回路では、低雑音特性と高出力特性が共に要求される増幅器として、低雑音増幅器と高出力増幅器を組み合わせた回路が用いられている。このような構成の回路では、高出力増幅器の発熱が大きいため、その影響で低雑音増幅器の温度が上昇し、低雑音増幅器の低雑音特性を劣化させてしまうという問題があった。
そこで特許文献1,2に開示されているような断熱構造を備えることが考えられる。しかし特許文献1に示されているような熱抵抗の大きな材料を埋め込んだ熱分離溝27を設けるような構造では、加工が難しく高コストになる問題があった。また、特許文献2に示されているようなスリットを設ける構造では、その部分で基板の強度が低下する問題があった。
この発明の目的は、基板強度の低下を防止し製造を容易にするとともに断熱構造を備えるようにした高周波回路装置を提供することにある。
この発明は、一方の面の略全面に接地電極が形成された基板に、第2の素子に比べて消費電力の大きな第1の素子と、第1の素子に比べて消費電力が小さく、且つ温度変化に対する特性変化の大きな第2の素子とを実装してなる高周波回路装置において、第2の素子の実装位置を取り囲むように、前記一方の面にスリット状の接地電極非形成部を設けたことを特徴としている。
また、この発明は前記接地電極非形成部を取り囲む内側の接地電極とそれより外側の接地電極とを接地電極非形成部で分離し、内側の接地電極と外側の接地電極との間にコンデンサ素子を実装したことを特徴としている。
また、この発明は前記外側の接地電極にヒートシンクを設けたことを特徴としている。
また、この発明は、第1の素子を終段の電力増幅素子、第2の素子を初段の低雑音増幅素子とする複数段の増幅素子からなる増幅回路を構成したことを特徴としている。
後に詳述するように、第1の素子が発生する熱の大部分は基板の素体部分に比べて熱抵抗の低い接地電極部分を介して伝導される。そのため、接地電極の途切れている部分で熱抵抗が高くなる。この発明によれば、第1の素子の実装位置をスリット状の接地電極非形成部が取り囲んでいるため、基板の強度を低下することなく接地電極非形成部の熱抵抗が高くなり、第2の素子が第1の素子から断熱されて、第2の素子の温度上昇が抑制できる。
また、この発明によれば、内側の接地電極と外側の接地電極との間にコンデンサ素子を実装することによって、内側の接地電極と外側の接地電極とが直流的に分離されていても、両者はコンデンサ素子によって高周波的に導通する。そのため第2の素子は熱的に断熱状態にありながら高周波的には確実に接地される。
また、この発明によれば、外側の接地電極にヒートシンクを設けたことにより、第1の素子による熱を効果的に放熱するとともに第2の素子への熱伝導をより抑えることができる。
また、この発明によれば、第1の素子を終段の電力増幅素子、第2の素子を初段の低雑音増幅素子として増幅回路を構成することによって、低雑音増幅素子の熱雑音を抑え、且つ第2の素子を第1の素子に対して距離的に近い位置に配置できるので、全体に小型化が図れる。
第1の実施形態に係る高周波回路装置の構成を図1に示す。図1の(A)は高周波回路装置の主要部の上面図、(B)はその正面図、(C)はその下面図である。基板1の上面にはゲート接続電極4g、ドレイン接続電極4d、ソース接続電極4sをそれぞれ形成している。基板1の下面にはほぼ全面に接地電極2を形成している。基板1の下面には、それぞれコ字型の2つの接地電極非形成部3,3を設けている。したがって、この接地電極非形成部3,3には基板1の素体が露出している。以降、この接地電極非形成部3によって囲まれた内側の接地電極の領域を「内側接地電極」2i、外側の接地電極の領域を「外側接地電極」2hと言う。2つの接地電極非形成部3,3の間には隣接接地電極2cを形成していて、この隣接接地電極2cを介して内側接地電極2iと外側接地電極2hとを電気的に導通させている。
基板1の上面のソース接続電極4sと下面の内側接地電極2iとの間は、内面に電極を形成したスルーホール5によって電気的に接続している。また、ドレイン接続電極4dとゲート接続電極4gをそれぞれ連続したマイクロストリップラインの線路導体として作用させるために、ドレイン接続電極4dとゲート接続電極4gの対向する位置に上記隣接接地電極2cをそれぞれ配置している。この構造により、線路導体と接地電極との間に電界が発生して高周波信号を伝搬するマイクロストリップラインとして作用する。
基板1の上面にはゲート接続電極4gにゲート端子、ドレイン接続電極4dにドレイン端子、ソース接続電極4sにソース端子をそれぞれ半田付けすることによって低雑音増幅素子6を実装している。この低雑音増幅素子6がこの発明の「第2の素子」に相当する。
図1では現れていないが、基板1の上面には、低雑音増幅素子6に比べて消費電力が大きくて発熱する第1の素子を実装している。この第1の素子による熱は基板1およびその下面の接地電極2へ伝わるが、特に接地電極2は基板1の素体より熱抵抗の低い銅箔であるので、この接地電極2を介して基板1の面方向に熱伝導する。しかし接地電極非形成部3部分で接地電極が途切れているので、接地電極非形成部3で囲まれた領域への熱伝導量は少なく、接地電極非形成部3で囲まれた領域の温度上昇も低く抑えられる。その結果、熱雑音による雑音特性の劣化を招くことがない。
上記接地電極非形成部3は、基板1の素体に銅箔を貼り付け、他の電極パターンの形成と同時にエッチング法により部分的に接地電極を取り除くことによって形成する。そのため、この接地電極非形成部3を形成するためだけの特別な工程は不要である。
図2は第2の実施形態に係る高周波回路装置の構成を示している。ここで(A)は高周波回路装置の主要部の上面図、(B)はその正面図、(C)はその下面図である。基板1の上面にはゲート接続電極4g、ドレイン接続電極4d、ソース接続電極4sをそれぞれ形成している。基板1の下面にはほぼ全面に接地電極2を形成している。基板1の下面には、矩形リング状の接地電極非形成部3を設けている。したがって、この接地電極非形成部3には基板1の素体が露出している。そして、この接地電極非形成部3により囲まれた内側の内側接地電極2iと外側の接地電極2hとの間に2つのチップ状コンデンサ素子7,7を実装している。すなわち内側接地電極2iと外側の接地電極2hとの間をコンデンサを介して高周波的に接続している。その他の構成は、第1の実施形態の場合と同様である。
図1に示した構造では接地電極非形成部3がループ状を成さずに2箇所で途切れているので、その途切れている部分で比較的熱抵抗が低くなっている。それに対し、この図2に示す例では接地電極非形成部3が内側接地電極2iを外側の接地電極2から完全に分離していて、且つコンデンサ素子7の熱抵抗が接地電極2の熱抵抗より高いので、接地電極非形成部3による断熱効果を更に効果的に高めることができる。
なお、ドレイン接続電極4dとゲート接続電極4gをそれぞれ連続したマイクロストリップラインの線路導体として作用させるために、ドレイン接続電極4dとゲート接続電極4gの対向する位置にコンデンサ素子7をそれぞれ配置している。この構造により、コンデンサ素子7が等価的な接地電極として作用し、線路導体と接地電極との間に電界が発生して高周波信号を伝搬するマイクロストリップラインとしての機能を維持することができる。
図3の(A)〜(C)は第3の実施形態に係る高周波回路素子の構成を示す図である。(D)はそれとは別の高周波回路装置の下面図である。
(A)〜(C)に示した高周波回路装置は、図1に示した高周波回路装置にヒートシンクを取り付けたものである。基板1の下面には、接地電極非形成部3で取り囲んだ領域を開口させたヒートシンク9を取り付けている。このヒートシンク9は接地電極2に接着して熱的に結合させている。また(D)に示す例では、第2の実施形態の場合と同様に基板1の下面に矩形ループ状を成す接地電極非形成部3を設け、内側接地電極2iと外側の接地電極2hとの間にコンデンサ素子7,7を実装している。
このように外側接地電極2hにヒートシンク9を設けたことにより、接地電極非形成部3が取り囲む領域より外側に実装した第1の素子による発熱を効率良く放熱し、第2の素子である低雑音増幅素子6をより低温に保つことができる。
次に、接地電極非形成部による断熱効果をシミュレーションした結果を図4〜図7を基に説明する。
図4はこのシミュレーションで用いる装置の正面図である。基板1の上面には第1の素子である電力増幅素子10と第2の素子である低雑音増幅素子6を実装している。基板1の下面にはヒートシンク9を設けている。
図4はこのシミュレーションで用いる装置の正面図である。基板1の上面には第1の素子である電力増幅素子10と第2の素子である低雑音増幅素子6を実装している。基板1の下面にはヒートシンク9を設けている。
図5はこの装置の斜視図である。ここではシミュレーションであるので、基板1の上面に低雑音増幅素子6と電力増幅素子10の実装用電極と、その両電極間を通り抜ける線路のみを形成するとともに、それらの実装用電極に低雑音増幅素子6と電力増幅素子10を実装している。
図6の(A)は基板1の下面側を見た斜視図である。この例では、図1に示した構造と同様に接地電極非形成部3によって囲まれる領域に内側接地電極2i、外側に外側接地電極2hを構成している。外側接地電極2hにはヒートシンク9を設けている。
また図6の(B)は比較例であり、接地電極非形成部3を設けることなく基板の下面に全面の接地電極を形成し、全面のヒートシンク9を設けている。
図7は熱分布が定常状態となった時の装置の温度分布を示している。これは基板の上方から赤外線サーモグラフィー装置で撮像した画像に相当する。(A)は図6の(A)に示した構造の高周波回路装置の結果、(B)は図6の(B)に示したように断熱構造をもたない高周波回路装置の結果である。
低雑音増幅素子6と電力増幅素子10の温度は次の〔表1〕のとおりとなった。
〔表1〕
低雑音増幅素子6の温度 電力増幅素子10の温度
(A)実施形態 (P02 点)37.8℃ (P01 点)42.2℃
(B)比較例 (P12 点)41.2℃ (P11 点)42.0℃
低雑音増幅素子6の温度 電力増幅素子10の温度
(A)実施形態 (P02 点)37.8℃ (P01 点)42.2℃
(B)比較例 (P12 点)41.2℃ (P11 点)42.0℃
ここでシミュレーションの条件は次の通りである。
〔表2〕
厚み[mm] 熱伝導率[W/m/deg]
基板の素体 0.8 0.2
電極 0.05 402
ヒートシンク 3.0 402
〔その他の条件〕
基板の外形 100×50[mm]
低雑音増幅素子6の発熱量 0.05[W]
電力増幅素子10の発熱量 1.5[W]
境界条件 25℃の空気への放熱・熱伝 10.0[W/m/deg]
表1および図7に示した結果から明らかなように、図6の(A)のように断熱構造にすることによって温度上昇を抑制でき、低雑音増幅素子6を低温に保つことができる。その結果、低雑音増幅素子の熱雑音に起因する雑音を抑え、所期の低雑音特性を保つことができる。
厚み[mm] 熱伝導率[W/m/deg]
基板の素体 0.8 0.2
電極 0.05 402
ヒートシンク 3.0 402
〔その他の条件〕
基板の外形 100×50[mm]
低雑音増幅素子6の発熱量 0.05[W]
電力増幅素子10の発熱量 1.5[W]
境界条件 25℃の空気への放熱・熱伝 10.0[W/m/deg]
表1および図7に示した結果から明らかなように、図6の(A)のように断熱構造にすることによって温度上昇を抑制でき、低雑音増幅素子6を低温に保つことができる。その結果、低雑音増幅素子の熱雑音に起因する雑音を抑え、所期の低雑音特性を保つことができる。
次に、第4の実施形態に係る高周波増幅回路の構成を図8,図9を基に説明する。
図8の(A)は高周波増幅器の上面図、(B)はその下面図である。また、図9はこの高周波増幅器の回路図である。基板1の上面には平衡型増幅回路を構成するために2つの低雑音増幅素子6a,6bおよび2つの電力増幅素子10a,10bを実装している。基板1の下面には接地電極非形成部3を設けて、これらの接地電極非形成部3で囲まれる領域を内側接地電極2iとして構成し、外側を外側接地電極2hとして構成している。図中の丸く現れている部分がそれぞれ、基板1の上面側の電極と下面側の接地電極とを電気的に導通させるスルーホールである。低雑音増幅素子6a,6bは内側接地電極2iに対向する位置に実装している。低雑音増幅素子6a,6bのソース接続電極はスルーホールを介して内側接地電極2iに電気的に導通させている。
図8の(A)は高周波増幅器の上面図、(B)はその下面図である。また、図9はこの高周波増幅器の回路図である。基板1の上面には平衡型増幅回路を構成するために2つの低雑音増幅素子6a,6bおよび2つの電力増幅素子10a,10bを実装している。基板1の下面には接地電極非形成部3を設けて、これらの接地電極非形成部3で囲まれる領域を内側接地電極2iとして構成し、外側を外側接地電極2hとして構成している。図中の丸く現れている部分がそれぞれ、基板1の上面側の電極と下面側の接地電極とを電気的に導通させるスルーホールである。低雑音増幅素子6a,6bは内側接地電極2iに対向する位置に実装している。低雑音増幅素子6a,6bのソース接続電極はスルーホールを介して内側接地電極2iに電気的に導通させている。
90°ハイブリッド回路11aは不平衡型の入力信号を平衡型信号に変換し、2つの低雑音増幅素子6a,6bはそれを平衡増幅する。インダクタL1〜L4、キャパシタC1〜C4は低雑音増幅素子6a,6bに対するバイアス電圧供給回路である。キャパシタC9〜C12は直流カット用コンデンサとして作用する。90°ハイブリッド回路11bは平衡型信号を再び不平衡型信号に変換し、90°ハイブリッド回路11cはそれを再び平衡型信号に変換する。二つの電力増幅素子10a,10bはこの平衡型信号を平衡増幅する。インダクタL5〜L8、キャパシタC5〜C8は電力増幅素子10a,10bに対するバイアス電圧供給回路である。90°ハイブリッド回路11dは平衡増幅された信号を不平衡信号として出力する。
1−基板
2−接地電極
3−接地電極非形成部
2i−内側接地電極
2h−外側接地電極
2c−隣接接地電極
4g−ゲート接続電極
4d−ドレイン接続電極
4s−ソース接続電極
5−スルーホール
6−低雑音増幅素子(第2の素子)
7−コンデンサ素子
9−ヒートシンク
10−電力増幅素子(第1の素子)
11−90°ハイブリッド回路
2−接地電極
3−接地電極非形成部
2i−内側接地電極
2h−外側接地電極
2c−隣接接地電極
4g−ゲート接続電極
4d−ドレイン接続電極
4s−ソース接続電極
5−スルーホール
6−低雑音増幅素子(第2の素子)
7−コンデンサ素子
9−ヒートシンク
10−電力増幅素子(第1の素子)
11−90°ハイブリッド回路
Claims (4)
- 一方の面の略全面に接地電極が形成された基板に、第2の素子に比べて消費電力の大きな第1の素子と、第1の素子に比べて消費電力が小さく、且つ温度変化に対する特性変化の大きな第2の素子とを実装してなる高周波回路装置において、
第2の素子の実装位置を取り囲むように、前記一方の面にスリット状の接地電極非形成部を設けたことを特徴とする高周波回路装置。 - 前記接地電極非形成部が取り囲む内側の接地電極とそれより外側の接地電極とを前記接地電極非形成部で分離し、前記内側の接地電極と前記外側の接地電極との間にコンデンサ素子を実装した請求項1に記載の高周波回路装置。
- 前記外側の接地電極にヒートシンクを設けた請求項1または2に記載の高周波回路装置。
- 第1の素子を終段の電力増幅素子、第2の素子を初段の低雑音増幅素子とする、複数段の増幅素子からなる増幅回路を構成した請求項1、2または3に記載の高周波回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299922A JP2005072954A (ja) | 2003-08-25 | 2003-08-25 | 高周波回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299922A JP2005072954A (ja) | 2003-08-25 | 2003-08-25 | 高周波回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072954A true JP2005072954A (ja) | 2005-03-17 |
Family
ID=34405007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299922A Pending JP2005072954A (ja) | 2003-08-25 | 2003-08-25 | 高周波回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072954A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130612A (ja) * | 2006-11-16 | 2008-06-05 | Denso Corp | 電子部品内蔵型多層基板 |
JP2009130150A (ja) * | 2007-11-26 | 2009-06-11 | Nippon Seiki Co Ltd | 多層配線板 |
JP2019090762A (ja) * | 2017-11-16 | 2019-06-13 | アズビル株式会社 | 温度センサ |
-
2003
- 2003-08-25 JP JP2003299922A patent/JP2005072954A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130612A (ja) * | 2006-11-16 | 2008-06-05 | Denso Corp | 電子部品内蔵型多層基板 |
US8184447B2 (en) | 2006-11-16 | 2012-05-22 | Denso Corporation | Multi-layer electronic part built-in board |
JP2009130150A (ja) * | 2007-11-26 | 2009-06-11 | Nippon Seiki Co Ltd | 多層配線板 |
JP2019090762A (ja) * | 2017-11-16 | 2019-06-13 | アズビル株式会社 | 温度センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6879488B2 (en) | Radio frequency module | |
US10950569B2 (en) | High frequency module and communication device | |
KR20010071766A (ko) | 반도체 소자용 캡슐 | |
JP2006303006A (ja) | パワーモジュール | |
JP2006190712A (ja) | 半導体装置 | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
US5889319A (en) | RF power package with a dual ground | |
JP2005026263A (ja) | 混成集積回路 | |
JP2006237967A (ja) | 多層高周波回路 | |
JP2008112810A (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP2005072954A (ja) | 高周波回路装置 | |
JP2007243102A (ja) | ダイオードチップ | |
JP4381592B2 (ja) | 半導体装置 | |
KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
US8188565B2 (en) | Semiconductor chip and shielding structure thereof | |
JP2009259626A (ja) | 大気圧プラズマ発生装置 | |
JP2006332186A (ja) | 高周波回路装置の実装構造 | |
JP2008289131A (ja) | 送信装置と、これを用いた電子機器 | |
JP2000216307A (ja) | 増幅装置 | |
JP3760877B2 (ja) | 高周波複合部品 | |
JP2008311527A (ja) | 高周波半導体回路 | |
JP2000151306A (ja) | 半導体装置 | |
US20070132069A1 (en) | Semiconductor chip and shielding structure thereof | |
JP5663999B2 (ja) | 半導体装置及びその製造方法 | |
JP2004533124A (ja) | マルチ半導体チップを備えた半導体モジュール |