JP2005072505A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板 Download PDF

Info

Publication number
JP2005072505A
JP2005072505A JP2003303722A JP2003303722A JP2005072505A JP 2005072505 A JP2005072505 A JP 2005072505A JP 2003303722 A JP2003303722 A JP 2003303722A JP 2003303722 A JP2003303722 A JP 2003303722A JP 2005072505 A JP2005072505 A JP 2005072505A
Authority
JP
Japan
Prior art keywords
substrate
insulating substrate
electronic component
external
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003303722A
Other languages
English (en)
Inventor
Koichi Hirayama
浩一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003303722A priority Critical patent/JP2005072505A/ja
Publication of JP2005072505A publication Critical patent/JP2005072505A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 外部電気回路基板に対する実装面積が小さく、かつ接続の信頼性に優れた電子部品搭載用基板を提供すること。
【解決手段】 電子部品搭載用基板6は、上面に電子部品5が搭載される搭載部1aを有する絶縁基板1と、絶縁基板1の搭載部1aの周辺から絶縁基板1の下面にかけて導出された配線層2と、配線層2に電気的に接続されて絶縁基板1の下面に形成された複数の外部接続用のパッド3と、パッド3に一端部がパッド3の表面に沿って接合されているとともに他端部が外部電気回路に電気的に接続される外部リード端子4とを具備し、外部リード端子4は、一端部と他端部との間の中央部が斜め下方の外側に向かって延びるとともに他端部が絶縁基板1の下面に平行とされており、他端部が絶縁基板1の側面よりも内側に位置している。
【選択図】 図1

Description

本発明は、半導体素子や水晶発振子等の電子部品を搭載するための電子部品搭載用基板に関するものである。
従来、半導体素子や水晶発振子等の電子部品を搭載するための電子部品搭載用基板としての一般的なフラットリードタイプのもの(QFP:Quad Flat Package)は、通常、上面の中央部に電子部品の搭載部を有する四角形状の絶縁基板と、搭載部の周辺から絶縁基板の下面にかけて導出された配線層と、配線層と電気的に接続するようにして絶縁基板の下面の外周部に形成された外部接続用のパッドと、パッドに一端部が接合された外部リード端子とを具備した構造である。
外部リード端子は、一般に、帯状の金属材料(鉄−ニッケル合金や鉄−ニッケル−コバルト合金等)から成り、一端部はパッドの表面に沿って、銀ろう等のろう材を介して接合されている。このリード端子は、パッドに接合された一端部から他端部にかけて、絶縁基板の下面の延長面とほぼ平行に、絶縁基板の側面よりも外側に突き出るようにして延びており、他端部が外部電気回路の所定位置に絶縁基板の側面と平行に、半田等の低融点ロウ材を介して電気的に接続される。
この電子部品搭載用基板の搭載部に電子部品を搭載するとともに必要に応じて蓋体や封止樹脂等で気密封止することにより電子装置となる。そして、外部リード端子の他端部を外部電気回路基板に半田等の導電性の接続材を介して接続することにより電子装置が外部電気回路基板に実装され、搭載した電子部品が外部電気回路に電気的に接続される。
特開平6−37234号公報
しかしながら、このような従来の電子部品搭載用基板は、外部リード端子が絶縁基板の側面よりも外側に延びているため、外部電気回路基板に実装したときの平面視における占有面積が大きくなってしまうという問題点があった。電子装置の占有面積が大きくなると、外部電気回路基板や、外部電気回路基板を組み込む電子機器(コンピュータや携帯電話等)の小型化が困難になってしまう。
また、外部リード端子が絶縁基板の下面の延長面とほぼ平行であるため、外部電気回路基板に実装したときに、外部リード端子や絶縁基板の下面と外部電気回路基板の表面とが非常に近接したものであることから、また、外部リード端子を外部電気回路に接続する半田として錫−銀系等のいわゆる鉛フリー半田が多用されるようになってきており、このような鉛フリー半田の半田付け温度が高く、半田付け時に流れやすいことから、外部リード端子を外部電気回路に接続するときに半田が外部リード端子と外部電気回路の基板との間に広がってしまい、隣接するリード端子間で電気的な短絡を生じやすくなってしまうという問題点があった。
本発明は上記従来の問題に鑑みて完成されたものであり、その目的は、外部電気回路基板に対する実装面積が小さく、かつ接続の信頼性に優れた電子部品搭載用基板を提供することである。
本発明の電子部品搭載用基板は、上面に電子部品が搭載される搭載部を有する絶縁基板と、該絶縁基板の前記搭載部の周辺から前記絶縁基板の下面にかけて導出された配線層と、該配線層に電気的に接続されて前記絶縁基板の下面に形成された複数の外部接続用のパッドと、該パッドに一端部が前記パッドの表面に沿って接合されているとともに他端部が外部電気回路に電気的に接続される外部リード端子とを具備しており、該外部リード端子は、前記一端部と前記他端部との間の中央部が斜め下方の外側に向かって延びるとともに前記他端部が前記絶縁基板の下面に平行とされており、前記他端部が前記絶縁基板の側面よりも内側に位置していることを特徴とするものである。
本発明の電子部品搭載用基板によれば、外部リード端子は、一端部と他端部との間の中央部が斜め下方の外側に向かって延びるとともに他端部が絶縁基板の下面に平行とされており、他端部が絶縁基板の側面よりも内側に位置していることから、他端部を外部電気回路に接続し、実装したときの実装面積を、絶縁基板の上面または下面の面積とほぼ同じ程度にまで小さくすることができる。
また、外部リード端子は、一端部と他端部との間の中央部が斜め下方の外側に向かって延びるとともに他端部が絶縁基板の下面に平行とされていることから、外部リード端子(特に他端部およびその近辺)と外部電気回路基板との間に十分なスペースを確保することができ、他端部を外部電気回路に接続する際に、半田が上下方向のみならず横方向に広がることを効果的に防止して外部リード端子間の電気的短絡を防止することができる。
本発明の電子部品搭載用基板を添付図面に基づき詳細に説明する。図1は本発明の電子部品搭載用基板の実施の形態の一例を示す断面図である。図1において、1は絶縁基板、2は配線層、3はパッド、4は外部リード端子である。これらの絶縁基板1、配線層2、パッド3および外部リード端子4とで、半導体素子や水晶発振子等の電子部品5を収容する電子部品搭載用基板6が主に構成される。
本発明における絶縁基板1は、上面のほぼ中央部に電子部品を搭載するための搭載部1aを有している。この絶縁基板1は、酸化アルミニウム質焼結体、ガラスセラミック焼結体、窒化アルミニウム質焼結体、ムライト質焼結体等のセラミック材料や、エポキシ樹脂、ポリイミド樹脂等の有機樹脂、または、セラミックフィラー粉末を有機樹脂で結合してなる複合材料等の絶縁材料により形成される。
絶縁基板1は、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化ケイ素等の原料粉末を有機バインダー等とともにシート状に成形して得た複数のセラミックグリーンシートを積層し焼成することにより形成される。
この絶縁基板1の搭載部1aの周辺から絶縁基板1の下面にかけて配線層2が導出されている。この配線層2は、搭載部1aの周辺に露出した部位に電子部品5の電極が半田やボンディングワイヤを介して電気的に接続され、電子部品5の電極を絶縁基板1の下面まで導出する機能をなす。
また、絶縁基板1の下面には、外部接続用のパッド3が複数形成されており、パッド3は配線層2と電気的に接続されている。この接続パッド3は、外部リード端子4をロウ付けすることにより絶縁基板1に取着するためのロウ付け用金属層として機能する。
これらの配線導体2および接続パッド3は、タングステン、モリブデン、マンガン、銅、銀、金、パラジウム等の金属材料により形成されている。これらの金属材料は、メタライズ層、めっき層、金属箔等の形態で絶縁基板1に被着形成され、例えば、タングステンのメタライズ層から成る場合であれば、タングステンの粉末に有機溶剤、バインダーを添加し混練して得た金属ペーストを、絶縁基板1となるセラミックグリーンシートに塗布しておくこと等により形成される。
外部リード端子4は、鉄−ニッケル合金、鉄−ニッケル−コバルト合金等の鉄を主成分とする合金や、銅、または銅を主成分とする合金等の金属材料により形成されている。このリード端子4の一端部が、パッド3に銀ろう等のろう材を介して接合されている。
リード端子4の一端部は、パッド3の表面に沿って接合されており、これにより、この一端部とパッド3との接合面積を十分に確保し、リード端子4をパッド3に強固に接合するようにしている。
このリード端子4の他端部を外部電気回路基板に半田等の導電性の接続材を介して接続することにより、電子部品搭載用基板に搭載した電子部品5が、配線層2と外部リード端子4とを介して外部電気回路に電気的に接続される。
また、本発明の電子部品搭載用基板においては、外部リード端子4は、一端部と他端部との間の中央部が斜め下方の外側に向かって延びるとともに他端部が絶縁基板1の下面に平行とされている。
この構成により、外部リード端子4と外部電気回路基板との間に十分なスペースを確保することができ、半田が広がることを効果的に防止して外部リード端子4間の電気的短絡を防止することができる。外部リード端子4と外部電気回路基板との間に十分なスペースを確保するためには、外部リード端子4の一端部と他端部との間の上下方向の間隔は0.5mm以上であるのがよい。また、低背化の点では、外部リード端子4の一端部と他端部との間の上下方向の間隔は2mm以下がよい。
また本発明の電子部品搭載用基板においては、外部リード端子4の他端部が絶縁基板1の側面よりも内側に位置している。外部リード端子4の他端部を絶縁基板1の側面よりも内側に位置させることにより、他端部を外部電気回路に接続し実装したときの電子部品搭載用基板(電子装置)の実装面積を、絶縁基板の上面または下面の面積とほぼ同じ程度にまで小さくすることができる。
このように外部リード端子4の他端部を絶縁基板1の側面よりも内側に位置させる場合、他端部の先端位置は、平面視で絶縁基板1の側面から3mm以内とすることが好ましい。外部リード端子4の他端部の先端位置が絶縁基板1の側面から3mmよりも内側に入ってしまうと、外部リード端子4を外部電気回路に接続するときの位置合わせが難しくなり、外部リード端子4を対応する外部電気回路の所定部位に接続することが難しくなる傾向がある。
また、外部リード端子4のうち一端部と他端部との間の中央部が斜め下方に外側に向かって延びるようにするには、外部リード端子4をパッド3に接続する前に、あらかじめ一端部と他端部との間の中央部となる部位を下方に向けて折り曲げておく方法や、外部リード端子4をパッド3に接続した後に、外部リード端子4の他端部が絶縁基体1の側面よりも内側に位置するように、外部リード端子4の中央部に曲げ加工を施す方法等を用いることができる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、外部リード端子4の露出表面にニッケル,金等のめっき層を被着させて、外部リード端子4の耐食性を向上させたり、半田等の接続強度をより強くするようにしたりしてもよい。
本発明の電子部品搭載用基板の実施の形態の一例を示す断面図である。
符号の説明
1・・・絶縁基板
2・・・配線層
3・・・パッド
4・・・外部リード端子
5・・・電子部品
6・・・電子部品搭載用基板

Claims (1)

  1. 上面に電子部品が搭載される搭載部を有する絶縁基板と、該絶縁基板の前記搭載部の周辺から前記絶縁基板の下面にかけて導出された配線層と、該配線層に電気的に接続されて前記絶縁基板の下面に形成された複数の外部接続用のパッドと、該パッドに一端部が前記パッドの表面に沿って接合されているとともに他端部が外部電気回路に電気的に接続される外部リード端子とを具備しており、該外部リード端子は、前記一端部と前記他端部との間の中央部が斜め下方の外側に向かって延びるとともに前記他端部が前記絶縁基板の下面に平行とされており、前記他端部が前記絶縁基板の側面よりも内側に位置していることを特徴とする電子部品搭載用基板。
JP2003303722A 2003-08-27 2003-08-27 電子部品搭載用基板 Withdrawn JP2005072505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003303722A JP2005072505A (ja) 2003-08-27 2003-08-27 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303722A JP2005072505A (ja) 2003-08-27 2003-08-27 電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JP2005072505A true JP2005072505A (ja) 2005-03-17

Family

ID=34407607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003303722A Withdrawn JP2005072505A (ja) 2003-08-27 2003-08-27 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP2005072505A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506534A (ja) * 2005-08-25 2009-02-12 マイクロン テクノロジー, インク. ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506534A (ja) * 2005-08-25 2009-02-12 マイクロン テクノロジー, インク. ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
JP4919103B2 (ja) * 2005-08-25 2012-04-18 マイクロン テクノロジー, インク. ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
US8796836B2 (en) 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
US9355992B2 (en) 2005-08-25 2016-05-31 Micron Technology, Inc. Land grid array semiconductor device packages

Similar Documents

Publication Publication Date Title
US7808104B2 (en) Substrate for mounting electronic component and electronic apparatus including the substrate
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2003007892A (ja) 配線基板
JP2005072505A (ja) 電子部品搭載用基板
JP4614594B2 (ja) 電子部品収納用パッケージ
JP4172790B2 (ja) 配線基板
JP3866128B2 (ja) 配線基板
JP3935054B2 (ja) 配線基板
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2004140111A (ja) 配線基板
JP3847216B2 (ja) 配線基板
JP3881542B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JP3872399B2 (ja) 配線基板
JP2000277872A (ja) 配線基板
JP2003303910A (ja) 配線基板
JP3780503B2 (ja) 配線基板
JP3872400B2 (ja) 電子部品収納用パッケージ
JP2005019731A (ja) 電子部品収納用パッケージ
JP2004200416A (ja) 配線基板
JP3722737B2 (ja) 配線基板
JP3850338B2 (ja) 配線基板
JP2007201289A (ja) 電子部品収納用パッケージ及び電子部品装置
JP2003318301A (ja) 配線基板
JP2003037208A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060811

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070206