JP2005070488A

JP2005070488A - Ac type plasma display device and its driving method

Info

Publication number: JP2005070488A
Application number: JP2003300874A
Authority: JP
Inventors: Tomoyoshi Nakakita; 朋喜中北; Toru Kawase; 透川瀬
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-08-26
Filing date: 2003-08-26
Publication date: 2005-03-17

Abstract

PROBLEM TO BE SOLVED: To provide an AC type plasma display device which realizes lower power consumption, by reducing unnecessary radiation of an electromagnetic waves due to scanning operation of a scan driver, and to provide its driving method. SOLUTION: The AC type display device of M×L matrix structure has a plurality of sustaining blocks 1H-1 to 1H-3, including as one unit connection groups where a plurality of sustaining electrodes are connected in common, and a plurality of scan drivers 1F-1 to 1F-6 having multistage output for applying a discharge voltage to the plurality of scanning electrodes. The sustaining blocks 1H-1 to 1H-3 have control circuits 1D, which operate independently and stop the scanning operation pulses outputted from the scan drivers 1F-1 to 1F-6 to each of the sustaining blocks 1H-1 to 1H-3. COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電極結線（マトリクス）構造によるＡＣ駆動型プラズマディスプレイの駆動方法に関する。 The present invention relates to a driving method of an AC driving type plasma display having an electrode connection (matrix) structure.

大画面化・薄型化が可能なプラズマディスプレイパネル（以下、ＰＤＰと称する）は、ガス放電に伴う発光及び紫外線による蛍光体の励起発光を利用した表示パネルであり、１セル当り３本の電極が設けられた３電極放電構造を持つ形が主に用いられる。 A plasma display panel (hereinafter referred to as PDP) that can be made large and thin is a display panel that utilizes light emission associated with gas discharge and excitation light emission of a phosphor by ultraviolet rays, and has three electrodes per cell. A form having a provided three-electrode discharge structure is mainly used.

図５に、放電セルにおける３電極放電構造の模式断面図を示す。放電セル１００では、前面ガラス基板１０１上に、対になるスキャン電極１１とサステイン電極１２が平行して形成され、スキャン電極１１及びサステイン電極１２は透明誘電体層１０２及び保護層１０３で覆われている。前面ガラス基板１０１に対向配置される背面ガラス基板１０４上にはアドレス電極１３がスキャン電極１１及びサステイン電極１２に対し直交して形成され、その上には透明誘電体層１０５が設けられている。さらに透明誘電体層１０５の上には蛍光体１０６が塗布されている。 FIG. 5 shows a schematic cross-sectional view of a three-electrode discharge structure in the discharge cell. In the discharge cell 100, a pair of scan electrode 11 and sustain electrode 12 are formed in parallel on a front glass substrate 101, and the scan electrode 11 and sustain electrode 12 are covered with a transparent dielectric layer 102 and a protective layer 103. Yes. An address electrode 13 is formed on the rear glass substrate 104 facing the front glass substrate 101 so as to be orthogonal to the scan electrode 11 and the sustain electrode 12, and a transparent dielectric layer 105 is provided thereon. Further, a phosphor 106 is applied on the transparent dielectric layer 105.

この放電セル１００においてスキャン電極１１とアドレス電極１３の間に放電開始電圧Ｖｆよりも高いパルス電圧（書き込みパルス）を印加すると放電が発生する。その時、正電圧を印加しているアドレス電極１３上の蛍光体１０６の壁面には負電荷が蓄積され、負電圧を印加しているスキャン電極１１側の保護層１０３付近の壁面には正電荷が蓄積される。また、同時に正電圧を印加しているサステイン電極１２側の保護層１０３付近の壁面には、アドレス電極１３と同じく負電荷が蓄積する。 When a pulse voltage (writing pulse) higher than the discharge start voltage Vf is applied between the scan electrode 11 and the address electrode 13 in the discharge cell 100, discharge occurs. At that time, a negative charge is accumulated on the wall surface of the phosphor 106 on the address electrode 13 to which a positive voltage is applied, and a positive charge is applied to the wall surface near the protective layer 103 on the scan electrode 11 side to which the negative voltage is applied. Accumulated. At the same time, negative charges are accumulated on the wall surface in the vicinity of the protective layer 103 on the side of the sustain electrode 12 to which a positive voltage is applied, as with the address electrode 13.

この保護層１０３、蛍光体１０６の壁面に蓄積された電荷を壁電荷といい、この壁電荷によって誘起された電圧を壁電圧Ｖｗという。書き込みパルスを印加することで放電を発生させ壁電荷を生成させることをアドレス放電といい、ある単位ライン分のアドレス放電する期間を書き込み期間という。 The charges accumulated on the wall surfaces of the protective layer 103 and the phosphor 106 are referred to as wall charges, and the voltage induced by the wall charges is referred to as the wall voltage Vw. Generating wall charges by generating a discharge by applying a write pulse is called address discharge, and a period of address discharge for a certain unit line is called a write period.

スキャン電極１１側に正電荷、サステイン電極１２及びアドレス電極１３側に負電荷を蓄積させた状態で、スキャン電極１１とサステイン電極１２間にパルス状の高電圧Ｖｉを印加すると、壁電圧Ｖｗと印加電圧Ｖｉとの和（＝セル電圧Ｖｃ）が放電開始電圧Ｖｆを超えた場合、放電が発生する。一旦、放電が開始されると、常に前放電時の電極とは正負逆極性の壁電荷が再蓄積されるので、スキャン電極１１及びサステイン電極１２に交互に反転する周期的パルス電圧が印加し続ける間放電は維持される。この放電を維持放電といい、維持放電している期間を維持期間と呼ぶ。 When a pulsed high voltage Vi is applied between the scan electrode 11 and the sustain electrode 12 in a state where positive charges are accumulated on the scan electrode 11 side and negative charges are accumulated on the sustain electrode 12 and address electrode 13 sides, the wall voltage Vw is applied. When the sum of the voltage Vi (= cell voltage Vc) exceeds the discharge start voltage Vf, discharge occurs. Once discharge is started, wall charges having positive, negative, and reverse polarities are always re-accumulated from the electrode at the time of previous discharge, so that a periodic pulse voltage that is alternately inverted continues to be applied to the scan electrode 11 and the sustain electrode 12. The inter-discharge is maintained. This discharge is called a sustain discharge, and the period during which the sustain discharge is performed is called a sustain period.

印加電圧Ｖｉは放電開始電圧Ｖｆよりも低く設定し、壁電圧（壁電荷）が無い場合は、セル電圧Ｖｃ＝Ｖｗ＋Ｖｉ＝Ｖｉ＜Ｖｆとなり、維持放電が発生しないようにする。このように、アドレス放電によって発生する壁電圧Ｖｗの有無により、次に続く維持放電の有無を決定されることで選択的放電が実現できる。 The applied voltage Vi is set lower than the discharge start voltage Vf, and when there is no wall voltage (wall charge), the cell voltage Vc = Vw + Vi = Vi <Vf, so that no sustain discharge occurs. As described above, the selective discharge can be realized by determining the presence or absence of the subsequent sustain discharge based on the presence or absence of the wall voltage Vw generated by the address discharge.

図６は、従来のプラズマディスプレイ装置の概略構成を示すブロック図である。ＰＤＰ１は複数のスキャン電極１１、複数のサステイン電極１２及び複数のアドレス電極１３を有する。複数のアドレス電極１３は画面垂直方向に配列され、複数のスキャン電極１１及び複数のサステイン電極１２は画面水平方向に対になって配列されている。複数のサステイン電極１２はすべて同電位になるよう共通化されている。スキャン電極１１、サステイン電極１２及びアドレス電極１３の各交点に放電セル１００が形成され、表示画面上の画素として機能する。 FIG. 6 is a block diagram showing a schematic configuration of a conventional plasma display device. The PDP 1 includes a plurality of scan electrodes 11, a plurality of sustain electrodes 12, and a plurality of address electrodes 13. The plurality of address electrodes 13 are arranged in the vertical direction of the screen, and the plurality of scan electrodes 11 and the plurality of sustain electrodes 12 are arranged in pairs in the horizontal direction of the screen. The plurality of sustain electrodes 12 are all made common to have the same potential. A discharge cell 100 is formed at each intersection of the scan electrode 11, the sustain electrode 12, and the address electrode 13, and functions as a pixel on the display screen.

スキャン回路１１１は複数のスキャン電極１１を順に駆動し、サステイン回路１１２は複数のサステイン電極１２を共通に駆動する。アドレス回路１１３は映像データに応じて複数のアドレス電極１３を１ライン分同時に駆動する。 The scan circuit 111 sequentially drives the plurality of scan electrodes 11, and the sustain circuit 112 drives the plurality of sustain electrodes 12 in common. The address circuit 113 simultaneously drives the plurality of address electrodes 13 for one line according to the video data.

図７にＡＣ型プラズマディスプレイ装置を駆動する際の駆動方法である、アドレス・発光分離（ＡｄｄｒｅｓｓＤｉｓｐｌａｙ−ｐｅｒｉｏｄＳｅｐａｒａｔｅｄ）駆動方式を示す。以下、ＡＤＳ駆動方式と略する。ＴＶ信号は、一般に１秒間に６０枚の画像を重ね合わせて映像を表示している。約１６．６ｍｓｅｃに１回の割合で画像を形成することになる。その１６．６ｍｓｅｃに相当する時間を１ＴＶフィールドとする。 FIG. 7 shows an Address Display-Period Separated driving method, which is a driving method for driving an AC type plasma display device. Hereinafter, it is abbreviated as ADS driving method. The TV signal generally displays video by superimposing 60 images per second. An image is formed at a rate of about once every 16.6 msec. The time corresponding to 16.6 msec is defined as 1 TV field.

図７に示すように、その１ＴＶフィールドは、複数のサブフィールドＳＦ１、ＳＦ２〜ＳＦＮに分割されており、各サブフィールドは書き込み期間Ｔａｄｒと維持期間Ｔｓｕｓ１、Ｔｓｕｓ２〜ＴｓｕｓＮから構成される。書き込み期間Ｔａｄｒでは、表示させるライン数分に相当する個数のスキャンパルスを順にスキャンする。 As shown in FIG. 7, the 1TV field is divided into a plurality of subfields SF1, SF2 to SFN, and each subfield includes a writing period Tadr and sustain periods Tsus1, Tsus2 to TsusN. In the writing period Tadr, the scan pulses corresponding to the number of lines to be displayed are sequentially scanned.

図８はＡＤＳ駆動方式におけるスキャン電極１１、サステイン電極１２及びアドレス電極１３の動作波形の一例を示す。図８に示すように、アドレス電極１３は、書き込み期間Ｔａｄｒにおいて、各ラインに表示するデータを各ラインのスキャンパルス幅Ｔｓｃ内でＨレベルもしくはＬレベルを設定する。Ｈ／Ｌレベルに対応するアドレス電圧は、それぞれ約６０／０Ｖである。アドレス電極１３によりＨレベルの電圧を印加された各ライン上の各画素空間には、壁電荷が蓄積されている。Ｌレベルの場合には壁電荷は蓄積されていない。壁電荷が蓄積されている画素は、各維持期間Ｔｓｕｓｉ（Ｎ＝１〜Ｎ）では放電が開始、維持されることとなる。 FIG. 8 shows an example of operation waveforms of the scan electrode 11, the sustain electrode 12, and the address electrode 13 in the ADS drive method. As shown in FIG. 8, the address electrode 13 sets the data to be displayed on each line to the H level or the L level within the scan pulse width Tsc of each line in the writing period Tadr. The address voltages corresponding to the H / L level are about 60 / 0V, respectively. Wall charges are accumulated in each pixel space on each line to which an H level voltage is applied by the address electrode 13. In the case of the L level, wall charges are not accumulated. The pixels in which the wall charges are accumulated start and maintain discharge in each sustain period Tsusi (N = 1 to N).

各サブフィールドの維持期間Ｔｓｕｓ１、Ｔｓｕｓ２〜ＴｓｕｓＮは、それぞれの重み付け比率が２の累乗（１（＝２⁰）：２（＝２¹）：４（＝２²）：〜：２^(N-1)）になるよう設定されている。各サブフィールドの発光時間を選択的に組み合わせることで、１〜２^N段階の多階調表示をしている。例えば、Ｎ＝８の場合、１ＴＶフィールドは８個のサブフィールドで構成され、２⁸＝２５６階調表示が可能となる。 The sustain periods Tsus1, Tsus2 to TsusN of the subfields are powers of 2 (1 (= 2 ⁰ ): 2 (= 2 ¹ ): 4 (= 2 ² ): ˜: 2 ^{(N−1) )} ) Is set. By selectively combining the light emission times of the subfields, a multi-gradation display of 1 to 2 ^N stages is performed. For example, when N = 8, one TV field is composed of eight subfields, and 2 ⁸ = 256 gradation display is possible.

しかしＡＤＳ駆動方式では、一定期間の書き込み期間Ｔａｄｒを各サブフィールドにて確保する必要があり、少なくとも（サブフィールド数×Ｔａｄｒ）期間は非発光となる。階調数を多くするためにサブフィールドが増やす程またＨＤなどの高解像度表示にする程、非発光期間は多くなり、１ＴＶフィールドに対する発光時間は減り輝度を確保できないという課題がある。例えば、ＮＴＳＣ信号で画面上下２分割する駆動する場合、走査パルスＴｓｃ＝８μｓｅｃ程度に設定され、書き込み期間Ｔａｄｒ＝８×４８０／２＝１．９２（ｍｓｅｃ）となる。６ｂｉｔで多階調表示する際には、全書き込み期間は１．９２×６＝１１．５２（ｍｓｅｃ）となり、１ＴＶフィールド１６．６（ｍｓｅｃ）に対する発光時間の比率は（１６．６−１１．５２）／１６．６＝３０．６％と低い。 However, in the ADS driving method, it is necessary to secure a writing period Tadr of a certain period in each subfield, and at least (the number of subfields × Tadr) period does not emit light. As the number of sub-fields is increased in order to increase the number of gradations and the high resolution display such as HD is performed, the non-light emission period increases, and there is a problem that the light emission time for one TV field decreases and the luminance cannot be secured. For example, in the case of driving to divide the screen up and down by the NTSC signal, the scanning pulse Tsc is set to about 8 μsec, and the writing period Tadr = 8 × 480/2 = 1.92 (msec). When 6-bit multi-gradation display is performed, the total writing period is 1.92 × 6 = 11.52 (msec), and the ratio of the emission time to 1TV field 16.6 (msec) is (16.6-11. 52) /16.6=30.6%.

そこで、図６に示すようなプラズマディスプレイ装置において高輝度を確保するための手段の一つとして、特許文献１のような維持ブロック駆動方式が提案されている。これは、全ラインをスキャン・維持する維持ブロック毎に分割し、維持ブロック毎にアドレスおよび維持発光させるタイミングをシフトさせる方式である。以下、維持ブロック分割したＡＤＳ駆動方式の一例について図９を用いて説明する。 Therefore, as one of means for ensuring high brightness in the plasma display device as shown in FIG. 6, a sustain block driving method as in Patent Document 1 has been proposed. In this method, all lines are divided for each sustain block to be scanned / maintained, and the address and the timing of sustain light emission are shifted for each sustain block. Hereinafter, an example of the ADS drive method in which the maintenance block is divided will be described with reference to FIG.

図９に示すプラズマディスプレイ装置におけるＰＤＰ１は、複数のスキャン電極１１、サステイン電極１２及びアドレス電極１３を含み、アドレス電極１３が画面の垂直方向に配列され、スキャン電極１１及びサステイン電極１２は画面の水平方向に配列されている。スキャン電極１１、サステイン電極１２及びアドレス電極１３の各交点に放電セル１００が形成され、各放電セル１００が表示画面上の画素を構成する。そして、維持ブロック駆動をするために、例えば、全Ｍラインを４つの維持ブロック毎のスキャン回路、サステイン回路に分ける。 The PDP 1 in the plasma display apparatus shown in FIG. 9 includes a plurality of scan electrodes 11, a sustain electrode 12, and an address electrode 13. The address electrodes 13 are arranged in the vertical direction of the screen, and the scan electrode 11 and the sustain electrode 12 are horizontal on the screen. Arranged in the direction. A discharge cell 100 is formed at each intersection of the scan electrode 11, the sustain electrode 12, and the address electrode 13, and each discharge cell 100 constitutes a pixel on the display screen. In order to drive the sustain block, for example, all M lines are divided into scan circuits and sustain circuits for each of the four sustain blocks.

図１０は、図９のＰＤＰ１におけるスキャン電極１１、サステイン電極１２及びアドレス電極１３に対して駆動電圧を印加するタイミングの一例を示すものである。 FIG. 10 shows an example of the timing at which the drive voltage is applied to the scan electrode 11, the sustain electrode 12, and the address electrode 13 in the PDP 1 of FIG.

まず、第１サブフィールドＳＦ１では、第１〜第４の維持ブロックに対して初期化Ｉｎｉｔが行われた後、第１維持ブロックの書き込み期間Ｔａｄｒが開始され、維持期間Ｔｓｕｓへと続く。次に、第１維持ブロックの維持期間Ｔｓｕｓの約半分が終了した時点で第２維持ブロックの維持期間Ｔｓｕｓが開始されるように、第１維持ブロックの維持期間Ｔｓｕｓの開始から所定時間経過後に第２維持ブロックの書き込み期間Ｔａｄｒが開始され、第２維持ブロックの書き込み期間Ｔａｄｒが終了した後、第２維持ブロックの維持期間Ｔｓｕｓが開始される。以降第２維持ブロックと同様に第３及び第４維持ブロックの書き込み期間Ｔａｄｒ及び維持期間Ｔｓｕｓが開始される。第２サブフィールドＳＦ２以降も同様に、維持ブロック毎にタイミングがシフトされた形で初期化Ｉｎｉｔ、書き込み期間Ｔａｄｒ、維持期間Ｔｓｕｓが逐次実行される。 First, in the first subfield SF1, after the initialization Init is performed on the first to fourth sustain blocks, the first sustain block write period Tadr is started and continues to the sustain period Tsus. Next, after the lapse of a predetermined time from the start of the sustain period Tsus of the first sustain block, the sustain period Tsus of the second sustain block is started when about half of the sustain period Tsus of the first sustain block ends. After the second sustain block write period Tadr is started and the second sustain block write period Tadr ends, the second sustain block sustain period Tsus starts. Thereafter, similarly to the second sustain block, the write period Tadr and the sustain period Tsus of the third and fourth sustain blocks are started. Similarly, after the second subfield SF2, the initialization Init, the write period Tadr, and the sustain period Tsus are sequentially executed in a form in which the timing is shifted for each sustain block.

ここで、上述の維持ブロック駆動においては、維持ブロック毎の書き込み期間Ｔａｄｒは、全ラインの書き込みに要する時間を、分割する維持ブロック数で割った値となり、例えば図１０の例では、書き込み期間Ｔａｄｒは全ライン分の時間の１／４となる。そして、維持ブロック毎におけるＡＤＳ動作でアドレス時間を短縮し、維持期間を前倒しにしてサブフィールド数を多くし、あるいは維持期間を延長することで高輝度化を図ることが可能となる。
特開２００１−２６５２８１号公報 Here, in the above-described sustain block drive, the write period Tadr for each sustain block is a value obtained by dividing the time required for writing all lines by the number of sustain blocks to be divided. For example, in the example of FIG. 10, the write period Tadr Is 1/4 of the time for all lines. The address time can be shortened by the ADS operation for each sustain block, the sustain period can be advanced, the number of subfields can be increased, or the sustain period can be extended to increase the luminance.
JP 2001-265281 A

上述した構成においては、一般的に、スキャンドライバの内部構成と出力されるスキャンパルスとの関係は以下のとおりとなる。図１１は、６４段の出力をもつスキャンドライバを例として示したものであり、スキャンドライバーは大きく分けて、ロジック部と出力部から構成される。 In the configuration described above, generally, the relationship between the internal configuration of the scan driver and the output scan pulse is as follows. FIG. 11 shows an example of a scan driver having 64 outputs, and the scan driver is roughly divided into a logic part and an output part.

ロジック部は、６４ｂｉｔシフトレジスタとラッチ回路から構成される。電源Ｖｄｄは通常３．３〜５Ｖ位の電圧を用いる。６４ｂｉｔシフトレジスタは、シフト入力パルスＤＩをスキャンクロックＳＣＬＫ単位で１クロックずつ位相シフトさせ、Ｐ０〜Ｐ６３の６４個のシフトパルスを逐一出力し、ラッチ回路は、６４ｂｉｔシフトレジスタから出力された６４個のシフトパルスをＬＥ（ラッチイネーブル）信号で一度にラッチする機能を有するが、スキャン動作に用いる場合はラッチせずに、仕様によってＨレベルまたはＬレベルに固定し、６４ｂｉｔシフトレジスタからの出力をスルーする。このドライバをアドレスドライバとして用いる場合は、スキャンするライン単位時間毎に一度にデータを出力するために上記ラッチ機能を用いる。また、６４番目まで位相をシフトされたパルスは、例えば、次のスキャンドライバに渡すためのシフト出力パルスＤＯとして出力される。スキャンドライバをカスケード接続する場合には、このシフト出力パルスＤＯは、次段スキャンドライバのシフト入力パルスＤＩとなる。 The logic part is composed of a 64-bit shift register and a latch circuit. The power supply Vdd usually uses a voltage of about 3.3 to 5V. The 64-bit shift register shifts the phase of the shift input pulse DI one clock at a time in units of the scan clock SCLK and outputs 64 shift pulses P0 to P63 one by one. The latch circuit outputs the 64 shift pulses output from the 64-bit shift register. The shift pulse is latched at a time by an LE (latch enable) signal, but when used for a scan operation, it is not latched, but is fixed at the H level or the L level according to the specification, and the output from the 64-bit shift register is passed through. . When this driver is used as an address driver, the above-mentioned latch function is used to output data at a time every scanning line unit time. Further, the pulse whose phase is shifted up to the 64th is output as, for example, a shift output pulse DO for passing to the next scan driver. When the scan drivers are cascade-connected, the shift output pulse DO becomes the shift input pulse DI of the next-stage scan driver.

次に、振幅Ｖｄｄの６４個のシフトパルスは出力部へ渡される。出力部は、セレクタ回路とアンプ回路から構成され、６４個のシフトパルスは、ＯＥ（アウトプットイネーブル）信号で出力選択され、そしてアンプ回路で振幅Ｖｈ＝約１００〜１３０Ｖのスキャンパルスに増幅される。また、出力保護のため、出力段がＶｈとＶｓｓレベルの両方にダイオードを介して接続されている。 Next, 64 shift pulses of amplitude Vdd are passed to the output unit. The output unit is composed of a selector circuit and an amplifier circuit. The 64 shift pulses are output-selected by an OE (output enable) signal, and amplified by the amplifier circuit to a scan pulse having an amplitude Vh = about 100 to 130V. . For output protection, the output stage is connected to both the Vh and Vss levels via a diode.

ここで、ＶｓｓはＧＮＤレベルではなく、スキャン回路の出力電圧レベルに設定される。ここで述べる出力電圧レベルとは、回路的にスキャンドライバに入力する以前の電圧値を指す。スキャンドライバの耐圧は約１３０Ｖが上限であるが、実際にスキャン電極に印加する出力電圧は振幅２００Ｖ以上の電圧であるため、動作基準レベルであるＶｓｓをＧＮＤレベルに設定すると、そのまま出力電圧レベルを入力すると耐圧を超えてしまいドライバを破壊することになる。Ｖｓｓに出力電圧レベルを設定すれば、そのＶｓｓ電圧レベルに対しスキャンドライバが動作することになる。スキャンドライバに印加されるのはスキャンドライバ動作電圧Ｖｈのみになり、耐圧を超えることなくスキャンドライバを動作させ、スキャンパルスをスキャン電極に印加することができる。 Here, Vss is set not at the GND level but at the output voltage level of the scan circuit. The output voltage level described here refers to a voltage value before being input to the scan driver in a circuit form. The upper limit of the breakdown voltage of the scan driver is about 130V, but the output voltage actually applied to the scan electrode is a voltage having an amplitude of 200V or more. Therefore, if the operation reference level Vss is set to the GND level, the output voltage level is set as it is. If it is input, the breakdown voltage will be exceeded and the driver will be destroyed. If the output voltage level is set to Vss, the scan driver operates with respect to the Vss voltage level. Only the scan driver operating voltage Vh is applied to the scan driver, and the scan driver can be operated without exceeding the breakdown voltage, and the scan pulse can be applied to the scan electrode.

このスキャンクロックを必要とするのは書き込み期間のみで、それ以外の期間は停止させている。スキャンパルスがスキャンドライバ内部のシフトレジスタ内をシフトし終えた後もシフトクロックを動作させると、無駄な電力を消費し、かつ電磁波の不要輻射ノイズも多くなってしまうためである。すなわち、従来のＡＤＳ駆動方式においては、各サブフィールド内の書き込み期間は、全ラインが同じタイミングで始まり同じタイミングで終了する。書き込み特性の均一化を図るために画面上下で書き込み期間を多少変化させているが、ほぼ同じ時間位置で、ラインをスキャンしデータを書き込んでいる。このとき、各サブフィールドの書き込み期間内に、スキャンクロック周波数をもって全スキャンドライバが一斉に動作することになり、スキャンドライバを駆動するだけの電流が流れる。不要輻射は、一般に輻射源を流れる電流値の２乗に比例し大きくなり、この場合スキャンクロックの周波数帯付近における電磁波の不要輻射のピークが、スキャンドライバ１個を駆動する場合に比べ大きくなる。また、スキャンし終えたスキャンドライバがシフトするスキャンパルスのないまま書き込み期間内でスキャンクロック周波数をもって動作することになり、余分の電力を消費する。書き込み期間に一斉にスキャンドライバがスキャンクロックにて動作することで、例えばクロック動作開始時に流れるピーク電流が増大し、電源の一時的負荷が大きくなってしまう。 This scan clock is required only during the writing period, and is stopped during other periods. This is because if the shift clock is operated even after the scan pulse has been shifted in the shift register inside the scan driver, useless power is consumed and unnecessary radiation noise of electromagnetic waves increases. That is, in the conventional ADS driving method, the writing period in each subfield starts at the same timing and ends at the same timing. In order to make the writing characteristics uniform, the writing period is slightly changed at the top and bottom of the screen, but the line is scanned and data is written at substantially the same time position. At this time, all the scan drivers operate simultaneously with the scan clock frequency within the writing period of each subfield, and a current sufficient to drive the scan drivers flows. Unnecessary radiation generally increases in proportion to the square of the current value flowing through the radiation source, and in this case, the peak of unnecessary radiation of electromagnetic waves near the frequency band of the scan clock becomes larger than when one scan driver is driven. In addition, the scan driver that has finished scanning operates at the scan clock frequency within the writing period without a scan pulse to shift, and consumes extra power. When the scan driver simultaneously operates with the scan clock during the writing period, for example, the peak current flowing at the start of the clock operation increases, and the temporary load of the power supply increases.

本発明は上記課題に鑑みてなされたものであり、電磁波の不要輻射を低減することで消費電力を削減し、また、不要輻射のピークを抑えることで不要な電磁波の不要輻射を防止するための部品点数を削減し、低コスト化することができるＡＣ型プラズマディスプレイ装置およびその駆動方法を実現することを目的とする。 The present invention has been made in view of the above problems, and reduces power consumption by reducing unnecessary radiation of electromagnetic waves, and prevents unnecessary radiation of unnecessary electromagnetic waves by suppressing the peak of unnecessary radiation. It is an object of the present invention to realize an AC type plasma display apparatus and a driving method thereof that can reduce the number of parts and reduce the cost.

上記目的を実現するために本発明のＡＣ型プラズマディスプレイ装置は、放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板の内面に設けられたスキャン電極とサステイン電極で構成されるＭ個の行電極対と、前記行電極対を覆う誘電体を含む保護層と、前記背面基板の内面に設けられ前記行電極対に交差して配列されたＬ個のアドレス電極と、前記列電極を覆う誘電体層と、前記誘電体層を覆う蛍光体層と、前記背面基板に形成された隔壁間に塗布されている蛍光体と前記放電空間に充填された紫外光発生用の放電気体によって形成された三原色の放電発光セル群とを具備し、複数の前記サステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、複数の前記スキャン電極に放電電圧を印加するための多段出力を持つ複数のスキャンドライバを有するＭ×Ｌマトリクス構造のＡＣ型プラズマディスプレイ装置において、前記維持ブロックの各々に対し、前記スキャンドライバから前記維持ブロックの各々へ出力されるスキャン動作パルスを独立に動作及び停止させる制御回路を有することを特徴とするものである。 In order to achieve the above object, an AC type plasma display apparatus according to the present invention includes a front substrate and a rear substrate that are disposed to face each other with a discharge space therebetween, and a scan electrode and a sustain electrode provided on the inner surface of the front substrate. M row electrode pairs, a protective layer including a dielectric covering the row electrode pairs, L address electrodes provided on the inner surface of the back substrate and arranged to intersect the row electrode pairs, A dielectric layer covering the column electrode, a phosphor layer covering the dielectric layer, a phosphor applied between the barrier ribs formed on the back substrate, and a discharge for generating ultraviolet light filled in the discharge space A discharge light emitting cell group of three primary colors formed by gas, for applying a discharge voltage to a plurality of sustain blocks each having a connection group in which a plurality of the sustain electrodes are connected in common and a plurality of the scan electrodes; In an AC plasma display device having an M × L matrix structure having a plurality of scan drivers having multi-stage outputs, scan operation pulses output from the scan driver to the sustain blocks are independently applied to the sustain blocks. It has a control circuit for operating and stopping.

また、上記目的を実現するために本発明のＡＣ型プラズマディスプレイ装置の駆動方法は、本発明のＡＣ型プラズマディスプレイ装置の駆動方法であって、映像信号の各フィールドを複数個に分割したサブフィールド駆動を用い、各サブフィールドでは、（１）放電セルを初期化する初期期間、（２）各維持ブロック内の複数の前記スキャン電極にはそれぞれ位相のシフトしたスキャンパルスを含むスキャン電圧波形を順に印加し、前記アドレス電極には前記スキャンパルスの印加されるタイミングで映像信号に対応した書き込みパルスを印加する書き込み期間、（３）交互に反転した周期的電圧パルスを前記スキャン電極及び前記サステイン電極に印加する維持期間、の順に設定し、前記スキャン電極、前記サステイン電極及び前記アドレス電極へ印加する駆動電圧パルスのタイミングを、前記維持ブロックごとに一定の時間間隔をおいて順にシフトさせ、前記維持ブロックの各々の所定期間にスキャン動作パルスを動作及び停止させることを特徴とするものである。 In order to achieve the above object, a driving method for an AC plasma display apparatus according to the present invention is a driving method for an AC plasma display apparatus according to the present invention, in which each field of a video signal is divided into a plurality of subfields. In each subfield, (1) an initial period for initializing a discharge cell, and (2) a scan voltage waveform including a scan pulse whose phase is shifted to each of the plurality of scan electrodes in each sustain block. A write period in which a write pulse corresponding to a video signal is applied to the address electrode at the timing when the scan pulse is applied; (3) periodic voltage pulses that are alternately inverted are applied to the scan electrode and the sustain electrode. The sustain period to be applied is set in order of the scan electrode, the sustain electrode, and the address. The timing of the drive voltage pulse applied to the electrodes is sequentially shifted at a certain time interval for each sustain block, and the scan operation pulse is activated and stopped during each predetermined period of the sustain block. It is.

本発明のＡＣ型プラズマディスプレイ装置及び駆動方法によれば、複数のサステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、各維持ブロック別のスキャン電極に放電電圧を印加するスキャンドライバを有するマトリクス構造のＡＣ型プラズマディスプレイ装置において、維持ブロック毎にスキャンクロックを動作または停止させることで、電磁波の不要輻射を低減し、かつ消費電力を削減することができる。また、各維持ブロックのスキャンクロックの周波数を可変させることで不要輻射のピークを抑えることができ、もって、不要な電磁波の不要輻射を防止する種々の対策のための部品点数が削減でき、より低コスト化することができる。 According to the AC type plasma display apparatus and the driving method of the present invention, a plurality of sustain blocks each including a connection group in which a plurality of sustain electrodes are connected in common and a scan voltage for applying a discharge voltage to the scan electrodes of each sustain block In an AC plasma display device having a matrix structure having a driver, unnecessary radiation of electromagnetic waves can be reduced and power consumption can be reduced by operating or stopping the scan clock for each sustain block. In addition, by changing the frequency of the scan clock of each maintenance block, the peak of unnecessary radiation can be suppressed, and the number of parts for various measures to prevent unnecessary radiation of unnecessary electromagnetic waves can be reduced. Cost can be increased.

また、現在技術革新が著しいプラズマディスプレイ装置をはじめとする映像表示装置に関して、不要輻射及び消費電力を低減する本発明を用いれば、地球環境にも優しいこととなる。 In addition, with respect to video display devices such as plasma display devices that are currently undergoing significant technological innovation, the present invention that reduces unnecessary radiation and power consumption is friendly to the global environment.

すなわち、本発明の請求項１に記載の発明は、放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板の内面に設けられたスキャン電極とサステイン電極で構成されるＭ個の行電極対と、前記行電極対を覆う誘電体を含む保護層と、前記背面基板の内面に設けられ前記行電極対に交差して配列されたＬ個のアドレス電極と、前記列電極を覆う誘電体層と、前記誘電体層を覆う蛍光体層と、前記背面基板に形成された隔壁間に塗布されている蛍光体と前記放電空間に充填された紫外光発生用の放電気体によって形成された三原色の放電発光セル群とを具備し、複数の前記サステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、複数の前記スキャン電極に放電電圧を印加するための多段出力を持つ複数のスキャンドライバを有するＭ×Ｌマトリクス構造のＡＣ型プラズマディスプレイ装置において、前記維持ブロックの各々に対し、前記スキャンドライバから前記維持ブロックの各々へ出力されるスキャン動作パルスを独立に動作及び停止させる制御回路を有することを特徴とするＡＣ型プラズマディスプレイ装置である。 That is, the invention described in claim 1 of the present invention is M pieces of front and rear substrates arranged opposite to each other with a discharge space therebetween, and scan electrodes and sustain electrodes provided on the inner surface of the front substrate. A row electrode pair, a protective layer including a dielectric covering the row electrode pair, L address electrodes arranged on the inner surface of the back substrate and intersecting the row electrode pair, and the column electrode. Formed by a dielectric layer covering, a phosphor layer covering the dielectric layer, a phosphor applied between the barrier ribs formed on the back substrate, and a discharge gas for generating ultraviolet light filled in the discharge space A plurality of sustain blocks each having a connection group in which a plurality of sustain electrodes are commonly connected, and a multistage output for applying a discharge voltage to the plurality of scan electrodes. Multiple scans with In an AC plasma display device having an M × L matrix structure having a can driver, a control circuit for independently operating and stopping a scan operation pulse output from the scan driver to each of the sustain blocks for each of the sustain blocks. It is an AC type plasma display device characterized by having.

また、請求項２に記載の発明は、請求項１記載の発明において、前記維持ブロックの個数が２の累乗であることを特徴とするものである。 According to a second aspect of the present invention, in the first aspect of the present invention, the number of the maintenance blocks is a power of two.

また、請求項３に記載の発明は、請求項１記載の発明において、前記スキャン動作パルスは、前記スキャンドライバを動作させるクロック及びシフトされるスキャンパルスであることを特徴とするものである。 The invention according to claim 3 is the invention according to claim 1, wherein the scan operation pulse is a clock for operating the scan driver and a shifted scan pulse.

また、請求項４に記載の発明は、請求項１記載の発明において、前記スキャンクロックの周波数は、前記維持ブロックの各々において可変させることを特徴とするものである。 According to a fourth aspect of the present invention, in the first aspect of the present invention, the frequency of the scan clock is varied in each of the sustain blocks.

また、請求項５に記載の発明は、請求項１記載の発明において、前記スキャン動作パルスを独立に動作及び停止させる単位は、少なくとも１つ以上の前記維持ブロックであることを特徴とするものである。 According to a fifth aspect of the present invention, in the first aspect of the invention, the unit for independently operating and stopping the scan operation pulse is at least one of the sustain blocks. is there.

また、請求項６に記載の発明は、請求項１記載の発明において、前記維持ブロックに含まれる個々の前記サステイン電極が互いに隣り合わないように、別の前記維持ブロックに含まれるサステイン電極と交互に配列したことを特徴とするものである。 According to a sixth aspect of the present invention, in the first aspect of the invention, the sustain electrodes included in another sustain block are alternately arranged so that the individual sustain electrodes included in the sustain block are not adjacent to each other. It is characterized by being arranged in.

請求項７に記載の発明は、請求項１から６のいずれかに記載のＡＣ型プラズマディスプレイ装置の駆動方法であって、映像信号の各フィールドを複数個に分割したサブフィールド駆動を用い、各サブフィールドでは、（１）放電セルを初期化する初期期間、（２）各維持ブロック内の複数の前記スキャン電極にはそれぞれ位相のシフトしたスキャンパルスを含むスキャン電圧波形を順に印加し、前記アドレス電極には前記スキャンパルスの印加されるタイミングで映像信号に対応した書き込みパルスを印加する書き込み期間、（３）交互に反転した周期的電圧パルスを前記スキャン電極及び前記サステイン電極に印加する維持期間、の順に設定し、前記スキャン電極、前記サステイン電極及び前記アドレス電極へ印加する駆動電圧パルスのタイミングを、前記維持ブロックごとに一定の時間間隔をおいて順にシフトさせ、前記維持ブロックの各々の所定期間にスキャン動作パルスを動作及び停止させることを特徴とするＡＣ型プラズマディスプレイ駆動方法である。 The invention according to claim 7 is the driving method of the AC type plasma display device according to any one of claims 1 to 6, wherein each field of the video signal is divided into a plurality of fields and subfield driving is used. In the subfield, (1) an initial period for initializing the discharge cell, (2) a scan voltage waveform including a scan pulse whose phase is shifted is sequentially applied to the plurality of scan electrodes in each sustain block, and the address A write period in which a write pulse corresponding to a video signal is applied to the electrode at the timing of application of the scan pulse; (3) a sustain period in which alternately inverted periodic voltage pulses are applied to the scan electrode and the sustain electrode; The order of drive voltage pulses applied to the scan electrode, the sustain electrode, and the address electrode is set in this order. The timing, the each maintenance block is sequentially shifted at regular time intervals, an AC type plasma display driving method characterized by operating and stopping the scanning operation pulse during a predetermined period of each of the maintenance block.

また、請求項８に記載の発明は、請求項７記載の発明において、前記維持ブロック毎に、前記スキャンクロックの周波数を変化させることを特徴とするものである。 The invention according to claim 8 is the invention according to claim 7, wherein the frequency of the scan clock is changed for each of the sustain blocks.

また、請求項９に記載の発明は、請求項８記載の発明において、前記維持ブロックの各々をスキャンする順に、前記スキャンクロックの周波数を低くすることを特徴とするものである。 According to a ninth aspect of the present invention, in the eighth aspect of the invention, the frequency of the scan clock is lowered in the order of scanning each of the sustain blocks.

また、請求項１０に記載の発明は、請求項７記載の発明において、前記維持ブロックの各々において、前記スキャンクロックの周波数をサブフィールド順に、かつ、スキャンする前記維持ブロックの順に変化させ、前記サブフィールド順に変化させるスキャンクロックの周波数が、前記維持ブロックをスキャンする順に変化させるスキャンクロックの周波数と一致しないことを特徴とするものである。 Further, in the invention described in claim 10, in the invention described in claim 7, in each of the sustain blocks, the frequency of the scan clock is changed in the order of subfields and the order of the sustain blocks to be scanned. The frequency of the scan clock to be changed in the field order does not coincide with the frequency of the scan clock to be changed in the order in which the sustain blocks are scanned.

以下、本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置について図面を用いて説明する。図１は、本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置の概略構成を示すブロック図である。 Hereinafter, an AC plasma display apparatus according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of an AC type plasma display apparatus according to an embodiment of the present invention.

本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置は、スキャン電極１１とサステイン電極１２からなる行電極対１４（以下、ラインと称する）と、横画素分のアドレス電極１３を含むマトリクス構造をもつ。アドレス電極１３は画面の垂直方向に配列され、スキャン電極１１及びサステイン電極１２は画面の水平方向に配列されている。スキャン電極１１、サステイン電極１２及びアドレス電極１３の各交点に放電セル１００が形成され、各放電セル１００が表示画面上の単位画素を構成する。スキャン回路１Ｆは、主に、スキャンドライバ１Ｆ−１〜１Ｆ−６のスキャンドライバ群と、スキャン動作パルスとしてのスキャンクロック１Ａやスタートパルス１Ｂをスキャンブロック制御信号１Ｃによって時間方向に分配するブロック別切換回路１Ｄから構成されている。サステイン回路１Ｇは複数のサステイン電極１２の単位本数分を維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３毎に共通化し駆動する。アドレス回路（図示せず）は、複数のアドレス電極１３を駆動するドライバ回路であり、スキャン電極１１に印加されるスキャンパルスのタイミングに同期して、サブフィールド方向に変換された映像データを書き込みパルスとして１ライン毎に横画素分を同時に出力する。 An AC plasma display apparatus according to an embodiment of the present invention has a matrix structure including a row electrode pair 14 (hereinafter referred to as a line) composed of a scan electrode 11 and a sustain electrode 12 and an address electrode 13 for a horizontal pixel. . The address electrodes 13 are arranged in the vertical direction of the screen, and the scan electrodes 11 and the sustain electrodes 12 are arranged in the horizontal direction of the screen. A discharge cell 100 is formed at each intersection of the scan electrode 11, the sustain electrode 12, and the address electrode 13, and each discharge cell 100 constitutes a unit pixel on the display screen. The scan circuit 1F mainly switches by block to distribute the scan drivers 1F-1 to 1F-6 and the scan clock 1A and the start pulse 1B as scan operation pulses in the time direction by the scan block control signal 1C. The circuit 1D is configured. The sustain circuit 1G drives the common number of units of the plurality of sustain electrodes 12 for each of the sustain blocks 1H-1, 1H-2, and 1H-3. An address circuit (not shown) is a driver circuit that drives a plurality of address electrodes 13, and writes video data converted in the subfield direction in synchronization with the timing of scan pulses applied to the scan electrodes 11. As a result, the horizontal pixels are simultaneously output for each line.

図１では、スキャンドライバ１Ｆ−１と１Ｆ−２、１Ｆ−３と１Ｆ−４、１Ｆ−５と１Ｆ−６がそれぞれカスケード接続されており、各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３をスキャンするドライバ回路として機能する。また、各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３が保有するサステイン電極１２は、それぞれサステイン回路１Ｇ内のサステインドライバ１Ｇ−１、１Ｇ−２、１Ｇ−３に接続されており、サステインドライバ内でそれぞれ共通に結線されている。即ち、サステインドライバの数だけ維持ブロック駆動単位が形成されていることになる。サステインドライバ１Ｇ−１を含む駆動単位が第１維持ブロック１Ｈ−１、サステインドライバ１Ｇ−２を含む駆動単位が第２維持ブロック１Ｈ−２、サステインドライバ１Ｇ−３を含む駆動単位が第３維持ブロック１Ｈ−３となる。アドレス回路は、サブフィールド単位に変換されたシリアルデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極１３を駆動する。 In FIG. 1, scan drivers 1F-1 and 1F-2, 1F-3 and 1F-4, 1F-5 and 1F-6 are cascade-connected, and each sustain block 1H-1, 1H-2, 1H- 3 functions as a driver circuit for scanning. Further, the sustain electrodes 12 possessed by the sustain blocks 1H-1, 1H-2, 1H-3 are connected to the sustain drivers 1G-1, 1G-2, 1G-3 in the sustain circuit 1G, respectively. They are connected in common within the driver. That is, as many sustain block drive units as the number of sustain drivers are formed. The drive unit including the sustain driver 1G-1 is the first sustain block 1H-1, the drive unit including the sustain driver 1G-2 is the second sustain block 1H-2, and the drive unit including the sustain driver 1G-3 is the third sustain block. 1H-3. The address circuit converts the serial data converted into subfield units into parallel data, and drives the plurality of address electrodes 13 based on the parallel data.

スキャン回路１Ｆは、ブロック別切換回路１Ｄから出力されるスキャンクロック１Ａ及びスタートパルス１Ｂに応じて、第１維持ブロック１Ｈ−１、第２維持ブロック１Ｈ−２、第３維持ブロック１Ｈ−３のスキャン電極１１を順にスキャンする。サステインドライバ１Ｇ−１、１Ｇ−２、１Ｇ−３は、それぞれ第１維持ブロック１Ｈ−１、第２維持ブロック１Ｈ−２、第３維持ブロック１Ｈ−３のサステイン電極１２をそれぞれ一括に駆動する。 The scan circuit 1F scans the first sustain block 1H-1, the second sustain block 1H-2, and the third sustain block 1H-3 according to the scan clock 1A and the start pulse 1B output from the block switching circuit 1D. The electrodes 11 are scanned in order. The sustain drivers 1G-1, 1G-2, and 1G-3 respectively drive the sustain electrodes 12 of the first sustain block 1H-1, the second sustain block 1H-2, and the third sustain block 1H-3 in a lump.

ブロック別切換回路１Ｄは、スキャンクロック１Ａを受け取り、スキャンブロック制御信号１Ｃに基づいて、各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３をスキャンするためのスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３を出力する。同時に、ブロック別切換回路１Ｄは、受け取ったスタートパルス１Ｂをスキャンブロック制御信号１Ｃに基づいて各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３をスキャンするためのスタートパルス１Ｅ−４、１Ｅ−５、１Ｅ−６を出力する。図１では、スタートパルス１Ｂをブロック別切換回路１Ｄから受け取る形にしているが、各維持ブロックの書き込み期間が時間方向に連続して行われる場合は、スキャンし終えた維持ブロックが最後の出力段から出力されるスキャンパルスをスタートパルス１Ｂとして次段の維持ブロックへ出力した後、前段の維持ブロックのスキャンクロック１Ｅ−１、１Ｅ−２または１Ｅ−３を停止する構成でもよい。 The block switching circuit 1D receives the scan clock 1A, and scan clocks 1E-1, 1E-2 for scanning the sustain blocks 1H-1, 1H-2, 1H-3 based on the scan block control signal 1C. 1E-3 is output. At the same time, the block-by-block switching circuit 1D uses the received start pulse 1B to scan the sustain blocks 1H-1, 1H-2, 1H-3 based on the scan block control signal 1C. 5, 1E-6 is output. In FIG. 1, the start pulse 1B is received from the block switching circuit 1D. However, when the writing period of each sustain block is continuously performed in the time direction, the sustain block that has been scanned is the last output stage. Alternatively, the scan pulse 1E-1, 1E-2 or 1E-3 of the previous-stage sustain block may be stopped after the scan pulse output from is output to the next-stage sustain block as the start pulse 1B.

各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３へ供給されているスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３は個々に周波数を変化させることも可能である。スキャンクロック１Ａとスキャンブロック制御信号１Ｃとを時間方向で同期させて、該当するスキャンする維持ブロックの選択期間に、所定の周波数をもつスキャンクロック１Ａを入力し、スキャンブロック制御信号１Ｃによりブロック別切換回路１Ｄを該当する維持ブロックへ切り替えればよい。各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３へ最初から異なる周波数のスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３を入力し続けてもよいが、比較的周波数の高いスキャンクロック（５００ｋ〜１ＭＨｚ程度）を常時入力するのは、ノイズ、消費電力、回路規模等を考慮すると望ましくない。 The scan clocks 1E-1, 1E-2, 1E-3 supplied to the sustain blocks 1H-1, 1H-2, 1H-3 can be individually changed in frequency. The scan clock 1A and the scan block control signal 1C are synchronized in the time direction, the scan clock 1A having a predetermined frequency is input during the selection period of the corresponding maintenance block to be scanned, and the block is switched by the scan block control signal 1C. The circuit 1D may be switched to the corresponding maintenance block. Although the scan clocks 1E-1, 1E-2, 1E-3 having different frequencies may be continuously input to the sustain blocks 1H-1, 1H-2, 1H-3 from the beginning, the scan clocks having relatively high frequencies ( It is not desirable to constantly input (about 500 k to 1 MHz) in consideration of noise, power consumption, circuit scale, and the like.

図１に示すＡＣ型プラズマディスプレイ装置は、従来のスキャン動作パルス出力１系統を、維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３毎に各１系統ずつブロック別切換回路１Ｄでスイッチ分割するような構成となっている。図１では、１つの維持ブロックに対するスキャンドライバの割り当ては２個としている。スキャンするタイミングを決定するスキャンクロック１Ａ及びスキャン動作を開始させるスタートパルス１Ｂをブロック別切換回路１Ｄへ入力し、スキャンブロック制御信号１Ｃによって各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３への割り当て及びタイミングを決定し、個々に出力する。従来の構成では維持ブロックは勿論１系統で、時間方向においてスキャンしないときのスキャンドライバ１Ｇ−１、１Ｇ−２または１Ｇ−３へもスキャンクロック１Ａは入力されていることになる。本発明の構成によれば、例えば、スキャンクロック１Ａをスキャンしている維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３のいずれかのみに供給し、それ以外の維持ブロックへは供給しないことで、スキャンクロック１Ａの周波数でピークをもつ電磁波の不要輻射を低減することができる。また、スキャンしている各維持ブロックに対応するスキャンクロック周波数の値を変え、スキャンクロック１Ａでの不要輻射のピークを周波数方向に分散させることで、全体的な不要輻射を低減する。 In the AC type plasma display device shown in FIG. 1, one conventional scan operation pulse output system is switch-divided by a block-specific switching circuit 1D for each maintenance block 1H-1, 1H-2, 1H-3. It has become a structure. In FIG. 1, two scan drivers are assigned to one sustain block. A scan clock 1A for determining the scan timing and a start pulse 1B for starting the scan operation are input to the block-by-block switching circuit 1D, and each of the sustain blocks 1H-1, 1H-2, 1H-3 is input by the scan block control signal 1C. Determine allocation and timing and output individually. In the conventional configuration, there are of course one maintenance block, and the scan clock 1A is also input to the scan drivers 1G-1, 1G-2, or 1G-3 when scanning is not performed in the time direction. According to the configuration of the present invention, for example, the scan clock 1A is supplied only to one of the maintenance blocks 1H-1, 1H-2, and 1H-3 that is scanning, and is not supplied to the other maintenance blocks. The unnecessary radiation of electromagnetic waves having a peak at the frequency of the scan clock 1A can be reduced. Further, the unnecessary radiation peak in the scan clock 1A is dispersed in the frequency direction by changing the value of the scan clock frequency corresponding to each sustain block being scanned, thereby reducing the overall unwanted radiation.

同時に、時間方向においてスキャンしないスキャンドライバ１Ｆ−１と１Ｆ−２、１Ｆ−３と１Ｆ−４、１Ｆ−５と１Ｆ−６において、スキャンクロック１Ｅ−１、１Ｅ−２または１Ｅ−３を入力しないことで、スキャンドライバ１Ｇ−１、１Ｇ−２または１Ｇ−３内部のシフトレジスタのロジック動作電力を削減することも可能である。また、書き込み期間内にスキャンドライバ１Ｆ−１と１Ｆ−２、１Ｆ−３と１Ｆ−４、１Ｆ−５と１Ｆ−６に流れるピーク電流を抑制することで、電源の負荷を軽減できる。 At the same time, scan clocks 1E-1, 1E-2, or 1E-3 are not input to scan drivers 1F-1, 1F-2, 1F-3, 1F-4, 1F-5, and 1F-6 that do not scan in the time direction. Thus, it is possible to reduce the logic operating power of the shift register in the scan driver 1G-1, 1G-2, or 1G-3. Further, the load on the power source can be reduced by suppressing the peak currents flowing through the scan drivers 1F-1, 1F-2, 1F-3, 1F-4, 1F-5, and 1F-6 within the writing period.

以上より、ブロック別切換回路１Ｄは、維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３の各々に対し、スキャンドライバ１Ｆ−１と１Ｆ−２、１Ｆ−３と１Ｆ−４、１Ｆ−５と１Ｆ−６から維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３の各々へ出力されるスキャン動作パルスを独立に動作及び停止させる制御回路として機能するものである。 From the above, the block-by-block switching circuit 1D has the scan drivers 1F-1, 1F-2, 1F-3, 1F-4, 1F-5 for each of the maintenance blocks 1H-1, 1H-2, 1H-3. It functions as a control circuit for independently operating and stopping scan operation pulses output from 1F-6 to each of the sustain blocks 1H-1, 1H-2, and 1H-3.

本説明では維持ブロックは３つに設定したが、維持ブロックの個数はこの例に特に限定されず、２分割、６分割、８分割等の他の分割数であってもよい。また、維持ブロックの個数は２の累乗個であると制御回路の簡素化が図れる。仮に維持ブロックの個数が６個だとすると、維持ブロック制御する信号は３ｂｉｔ（３本）必要であり、維持ブロックの個数が８個の場合と制御信号の規模は変わらない。また制御回路内のレジスタ規模を例にとってみても同様のことがいえる。維持ブロックの個数が４個もしくは６個の選択肢がある場合は、制御の簡素化の観点からみれば４個を選択する方が望ましい。また、維持ブロックを構成するスキャンドライバの個数は、２の累乗個に限らない。書き込み特性の均一化を図るため、各々の維持ブロック毎にスキャンドライバ数を可変させてもよい。 In this description, the number of maintenance blocks is set to three. However, the number of maintenance blocks is not particularly limited to this example, and may be other division numbers such as two divisions, six divisions, and eight divisions. Further, if the number of sustain blocks is a power of 2, the control circuit can be simplified. If the number of sustain blocks is six, 3 bits (three) of signals to control the sustain blocks are necessary, and the scale of the control signal is the same as when the number of sustain blocks is eight. The same can be said for the register scale in the control circuit. When there are 4 or 6 options for the number of maintenance blocks, it is preferable to select 4 from the viewpoint of simplification of control. Further, the number of scan drivers constituting the maintenance block is not limited to a power of 2. In order to make the writing characteristics uniform, the number of scan drivers may be varied for each sustain block.

さらに、各維持ブロックの維持期間が互いに重複しないように維持ブロック毎に維持期間をずらしてスキャン電極１１およびサステイン電極１２を維持放電させることで、同時に維持放電を行うスキャン電極１１およびサステイン電極１２の数は１／維持ブロック数＝１／３になり、不要な電磁波の不要輻射のピークを低減すると共に、維持期間のピーク電流を１／３に低減することで消費電力を削減することができる。 Further, the sustain period is shifted for each sustain block so that the sustain periods of the sustain blocks do not overlap with each other, so that the scan electrode 11 and the sustain electrode 12 are sustain-discharged. The number becomes 1 / number of maintenance blocks = 1/3, and the peak of unnecessary radiation of unnecessary electromagnetic waves is reduced, and the power consumption can be reduced by reducing the peak current during the maintenance period to 1/3.

次に、本発明の一実施の形態によるＡＣ型プラズマディスプレイ駆動方法の一例を図２に示す。図２は、図１に示す本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置における、スキャン電極１１、サステイン電極１２及びアドレス電極１３の駆動方法の一例を示すタイミングチャートである。 Next, an example of an AC type plasma display driving method according to an embodiment of the present invention is shown in FIG. FIG. 2 is a timing chart showing an example of a method for driving the scan electrode 11, the sustain electrode 12 and the address electrode 13 in the AC type plasma display apparatus according to the embodiment of the present invention shown in FIG.

図２に示すように、各フィールドは複数のサブフィールドに分割される。各サブフィールドでは、壁電荷を調整するセットアップ動作を行う初期化期間２１、アドレス放電を行う書き込み期間２２及び維持放電を行う維持期間２３により構成される。各サブフィールドは維持期間２３の長さが異なり、各サブフィールドの点灯期間を変えることにより、例えば２５６階調の階調表示が行われる。 As shown in FIG. 2, each field is divided into a plurality of subfields. Each subfield includes an initialization period 21 in which a setup operation for adjusting wall charges is performed, an address period 22 in which address discharge is performed, and a sustain period 23 in which sustain discharge is performed. Each subfield has a different length of the sustain period 23. By changing the lighting period of each subfield, for example, gradation display of 256 gradations is performed.

初期化期間２１では、微弱な初期化放電が起こり、放電セル１００の各壁面には微弱な壁電圧が蓄積される。書き込み期間２２では、映像信号に応じてオンまたはオフする書き込みパルスがアドレス回路により各アドレス電極１３に印加され、この書き込みパルスと同期して、図１に示すスキャンドライバ１Ｆ−１〜１Ｆ−６によりスキャン電極１１にスキャンパルスが順に印加される。このとき、表示すべき放電セル１００に対応するアドレス電極１３とスキャン電極１１との間の電圧は、書き込みパルス電圧とスキャンパルス電圧とを加算した電圧に、初期化期間２１にスキャン電極１１とアドレス電極１３のそれぞれに蓄積された壁電圧がさらに加算されたものとなる。従って、アドレス電極１３とスキャン電極１１との間にアドレス放電が起こり、各電極には選択的に壁電圧が蓄積される。 In the initializing period 21, a weak initializing discharge occurs, and a weak wall voltage is accumulated on each wall surface of the discharge cell 100. In the write period 22, a write pulse that is turned on or off according to the video signal is applied to each address electrode 13 by the address circuit, and in synchronization with this write pulse, the scan drivers 1F-1 to 1F-6 shown in FIG. A scan pulse is sequentially applied to the scan electrode 11. At this time, the voltage between the address electrode 13 and the scan electrode 11 corresponding to the discharge cell 100 to be displayed is a voltage obtained by adding the write pulse voltage and the scan pulse voltage, and the scan electrode 11 and the address in the initialization period 21. The wall voltage accumulated in each of the electrodes 13 is further added. Therefore, an address discharge occurs between the address electrode 13 and the scan electrode 11, and a wall voltage is selectively accumulated in each electrode.

次に、維持期間２３において、スキャンドライバ１Ｆ−１〜１Ｆ−６により維持パルスがスキャン電極１１に印加される。このとき、アドレス放電を起こした放電セル１００におけるスキャン電極１１とサステイン電極１２との間の電圧は、維持パルス電圧に、書き込み期間２２において蓄積されたスキャン電極１１とサステイン電極１２間の壁電圧が加算されたものとなる。このため、アドレス放電を起こした放電セル１００では、スキャン電極１１とサステイン電極１２との間に維持放電が起こり、この維持放電を起こした放電セル１００では、前放電前とは正負逆極性の壁電圧が蓄積される。この後、スキャン電極１１とサステイン電極１２には交互に反転した維持パルスが周期的に印加されている間、維持放電が行われる。第２サブフィールドＳＦ２以降も同様に選択的にアドレス放電が行われ維持放電する。 Next, in the sustain period 23, a sustain pulse is applied to the scan electrode 11 by the scan drivers 1 F- 1 to 1 F- 6. At this time, the voltage between the scan electrode 11 and the sustain electrode 12 in the discharge cell 100 in which the address discharge has occurred is the sustain pulse voltage, and the wall voltage between the scan electrode 11 and the sustain electrode 12 accumulated in the write period 22 is It will be added. For this reason, in the discharge cell 100 in which the address discharge has occurred, a sustain discharge occurs between the scan electrode 11 and the sustain electrode 12, and in the discharge cell 100 in which this sustain discharge has occurred, a wall having positive, negative, and reverse polarity from that before the previous discharge. Voltage is accumulated. Thereafter, the sustain discharge is performed while the sustain pulse alternately inverted is periodically applied to the scan electrode 11 and the sustain electrode 12. Similarly in the second subfield SF2 and thereafter, address discharge is selectively performed and sustain discharge is performed.

サステインドライバ１Ｇ−１、１Ｇ−２、１Ｇ−３をそれぞれ含むサステイン回路１Ｇ及びアドレス回路により、維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３毎に放電タイミングが以下のように制御される。 The discharge timing is controlled as follows for each of the sustain blocks 1H-1, 1H-2, and 1H-3 by the sustain circuit 1G and the address circuit including the sustain drivers 1G-1, 1G-2, and 1G-3, respectively.

まず、第１サブフィールドＳＦ１では、維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３各々に対して初期化期間２１が開始される。その後、第１維持ブロック１Ｈ−１の書き込み期間２２が開始され、その後、維持期間２３が開始される。第１維持ブロック１Ｈ−１から一定時間間隔をおいて、第２維持ブロック１Ｈ−２の初期化期間２１が開始される。第３維持ブロック１Ｈ−３の場合も同様に、それぞれ一定時間間隔をおいて初期化期間２１が開始される。次に、第１維持ブロック１Ｈ−１の維持期間２３の半分以上が終了した時点で第２維持ブロック１Ｈ−２の維持期間２３が開始されるように、第１維持ブロック１Ｈ−１の維持期間２３の開始から所定時間経過後に第２維持ブロック１Ｈ−２の書き込み期間２２が開始され、第２維持ブロック１Ｈ−２の書き込み期間２２が終了した後、第２維持ブロック１Ｈ−２の維持期間２３が開始される。以降、第２維持ブロック１Ｈ−２と同様に第３維持ブロック１Ｈ−３の初期化期間２１、書き込み期間２２及び維持期間２３が順に開始される。 First, in the first subfield SF1, the initialization period 21 is started for each of the maintenance blocks 1H-1, 1H-2, and 1H-3. Thereafter, the writing period 22 of the first sustain block 1H-1 is started, and then the sustain period 23 is started. The initialization period 21 of the second sustain block 1H-2 is started at a certain time interval from the first sustain block 1H-1. Similarly, in the case of the third sustain block 1H-3, the initialization period 21 is started at regular time intervals. Next, the sustain period of the first sustain block 1H-1 is started so that the sustain period 23 of the second sustain block 1H-2 is started when more than half of the sustain period 23 of the first sustain block 1H-1 is completed. After a predetermined time elapses from the start of the second sustain block 1H-2, the write period 22 of the second sustain block 1H-2 starts, and after the write period 22 of the second sustain block 1H-2 ends, the sustain period 23 of the second sustain block 1H-2 Is started. Thereafter, similarly to the second sustain block 1H-2, the initialization period 21, the write period 22, and the sustain period 23 of the third sustain block 1H-3 are started in order.

第２サブフィールドＳＦ２では、第２維持ブロック１Ｈ−２の第１サブフィールドＳＦ１の維持期間２３が終了した後、第１維持ブロック１Ｈ−１の初期化期間２１が開始される。その後、第１維持ブロック１Ｈ−１の書き込み期間２２が開始され、第１維持ブロック１Ｈ−１の書き込み２２期間が終了した後、第１維持ブロック１Ｈ−１の維持期間２３が開始される。第１維持ブロック１Ｈ−１の書き込み期間２２が終了した時点で第２維持ブロック１Ｈ−２の初期化期間２１が開始される。第２維持ブロック１Ｈ−２の初期化期間２１の終了後、第２維持ブロック１Ｈ−２の書き込み期間２２が開始され、第２維持ブロック１Ｈ−２の書き込み期間２２が終了した後、第２維持ブロック１Ｈ−２の維持期間２４が開始される。以降第２維持ブロックと同様に第３維持ブロックの初期化期間２２、書き込み期間２２及び維持期間２３が開始される。 In the second subfield SF2, the initialization period 21 of the first sustain block 1H-1 starts after the sustain period 23 of the first subfield SF1 of the second sustain block 1H-2 ends. Thereafter, the writing period 22 of the first sustain block 1H-1 is started, and after the writing 22 period of the first sustain block 1H-1 is finished, the sustain period 23 of the first sustain block 1H-1 is started. When the writing period 22 of the first sustain block 1H-1 ends, the initialization period 21 of the second sustain block 1H-2 starts. After the end of the initialization period 21 of the second sustain block 1H-2, the writing period 22 of the second sustain block 1H-2 is started, and after the writing period 22 of the second sustain block 1H-2 is ended, the second sustain block The maintenance period 24 of block 1H-2 is started. Thereafter, similarly to the second sustain block, the initialization period 22, the write period 22 and the sustain period 23 of the third sustain block are started.

次に、ある維持ブロックの維持期間中に他の維持ブロックがアドレス放電を行う場合において、アドレス電極１３、スキャン電極１１及びサステイン電極１２の駆動電圧の印加するタイミングについて述べる。例えば、第１サブフィールドＳＦ１では、第１維持ブロック１Ｈ−１の維持期間２３に第２維持ブロック１Ｈ−２の書き込み期間２２が設定されており、第１維持ブロック１Ｈ−１の維持期間２３では、スキャン電極１１及びサステイン電極１２にはそれぞれ維持パルスが印加されている。一方、第１維持ブロック１Ｈ−１の維持期間２３中のスキャン電極１１が０Ｖで、サステイン電極１２に維持パルスが印加されている期間に、個々のスキャン電極１１に印加されるスキャンパルスに対応して、第２維持ブロック１Ｈ−２のアドレス電極１３には書き込みパルスが印加される。これにより、各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３に対してアドレス電極１３が共通に使用されるような現構成でも、印加するスキャンパルス、書き込みパルス及び維持パルスを印加するタイミングを工夫することで、各電極に印加される駆動パルスの維持ブロック間干渉を無くし、維持放電及びアドレス放電を平行して安定に行うことができる。第２サブフィールド以降も同様な駆動パルスの加え方の工夫により時間を有効に活用することができる。 Next, the timing at which the drive voltages of the address electrode 13, the scan electrode 11, and the sustain electrode 12 are applied when another sustain block performs address discharge during the sustain period of a certain sustain block will be described. For example, in the first subfield SF1, the write period 22 of the second sustain block 1H-2 is set in the sustain period 23 of the first sustain block 1H-1, and the sustain period 23 of the first sustain block 1H-1 The sustain pulse is applied to each of the scan electrode 11 and the sustain electrode 12. On the other hand, the scan electrode 11 in the sustain period 23 of the first sustain block 1H-1 is 0 V, and corresponds to the scan pulse applied to each scan electrode 11 during the period in which the sustain pulse is applied to the sustain electrode 12. Thus, a write pulse is applied to the address electrode 13 of the second sustain block 1H-2. Thereby, even in the current configuration in which the address electrode 13 is used in common for each of the sustain blocks 1H-1, 1H-2, and 1H-3, the timing of applying the scan pulse, the write pulse, and the sustain pulse to be applied is set. By devising, it is possible to eliminate the inter-sustain block interference of the drive pulse applied to each electrode, and to stably perform the sustain discharge and the address discharge in parallel. In the second and subsequent subfields, the time can be effectively utilized by applying the same method of adding drive pulses.

サステイン電極１２をすべて一括に駆動する従来のＡＤＳ駆動方法に対し、本発明に示す維持ブロック分割型の駆動方法を用いると、各維持ブロックにおいて、書き込み期間が短縮されることで、例えばサブフィールド数を多くして階調数を増やし動画擬似輪郭を低減し、また各サブフィールドにおける維持期間を延長して輝度向上を図ることもできる。 When the sustain block division type driving method shown in the present invention is used for the conventional ADS driving method for driving all the sustain electrodes 12 at once, the writing period is shortened in each sustain block, for example, the number of subfields. The number of gradations can be increased to reduce the moving image pseudo contour, and the luminance can be improved by extending the sustain period in each subfield.

本発明のＡＣ型プラズマディスプレイ駆動方法を用いると、スキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３を個々に独立に印加あるいは停止することによる、電磁波の不要輻射の低減について図３を用いて説明する。 Using the AC type plasma display driving method of the present invention, FIG. 3 is used to reduce unnecessary radiation of electromagnetic waves by individually applying or stopping the scan clocks 1E-1, 1E-2, 1E-3 individually. explain.

図３は、従来のＡＤＳ駆動と、サステイン電極をブロック分割駆動した場合の不要輻射のピークの変化を比較して示したものである。図３（ａ）は、同時に駆動するサステインドライバを減らした場合、つまり維持ブロック分割駆動をした場合の不要輻射のピークの変化を表し、図３（ｂ）は、各維持ブロックのスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３の周波数を変化させた場合の不要輻射のピークの変化を示す。 FIG. 3 shows a comparison of the change in the peak of unnecessary radiation when the conventional ADS drive and the sustain electrode are divided into blocks. FIG. 3A shows a change in the peak of unnecessary radiation when the number of sustain drivers that are driven simultaneously is reduced, that is, when sustain block division driving is performed, and FIG. 3B shows a scan clock 1E− of each sustain block. The change of the peak of unnecessary radiation at the time of changing the frequency of 1, 1E-2, 1E-3 is shown.

図３（ａ）では、従来のＡＤＳ駆動における輻射のピーク３１Ａに対し、維持ブロック分割駆動のピーク３１Ｂは小さい値となる。同時に駆動するスキャンドライバの少ない維持ブロック分割駆動のほうが、電源から見れば流す電流量はスキャンドライバの個数分だけ少なくなる。そのため、流れる電流量の２乗に比例する不要輻射は低減される。一方、図３（ｂ）は、従来のＡＤＳ駆動における不要輻射のピーク３１Ａに対し、各維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３毎に、それぞれのスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３の周波数を変化させた場合を示す。各維持ブロックのスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３の周波数を変えることで、周波数軸上の不要輻射のピークは分散し、それぞれスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３の周波数帯で、ピーク３１Ｃ−１、３１Ｃ−２、３１Ｃ−３を持つ。このように、周波数帯を分散させることでも不要輻射は低減される。 In FIG. 3A, the peak 31B of the sustain block division driving is smaller than the radiation peak 31A of the conventional ADS driving. In the sustain block division drive with fewer scan drivers that are driven simultaneously, the amount of current that flows is reduced by the number of scan drivers as viewed from the power source. Therefore, unnecessary radiation proportional to the square of the amount of flowing current is reduced. On the other hand, FIG. 3B shows the scan clocks 1E-1, 1E-2 for each sustain block 1H-1, 1H-2, 1H-3 with respect to the unnecessary radiation peak 31A in the conventional ADS drive. The case where the frequency of 1E-3 is changed is shown. By changing the frequency of the scan clocks 1E-1, 1E-2, 1E-3 of each sustain block, the peaks of unnecessary radiation on the frequency axis are dispersed, and the scan clocks 1E-1, 1E-2, 1E-3 are respectively distributed. And has peaks 31C-1, 31C-2 and 31C-3. In this way, unnecessary radiation is also reduced by dispersing the frequency band.

次に、本発明の他の実施の形態によるＡＣ型プラズマディスプレイ駆動方法について述べる。サブフィールド方向に維持発光が進行すると、放電セル１００内の空間電荷が徐々に蓄積されていくことで、データパルス印加時に発生するアドレス放電の起こり易さ、すなわち書き込み特性は良化する。すると、スキャンパルスの時間幅は小さくてもアドレス放電が発生することになる。また、維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３が画面方向にスキャンする順番が遅くなるほど、まだ書き込まれていない放電セル１００において、初期化期間２１において発生した空間電荷が徐々に減り、前述のアドレス放電が発生し難くなる。すなわち、スキャンする順番が遅い維持ブロックほど、スキャンパルスの時間幅が大きくないとアドレス放電できなくなり、書き込み特性が悪化する。そこで、現在のＡＣ型プラズマディスプレイ装置では、維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３におけるスキャンクロック１Ｅ−１、１Ｅ−２、１Ｅ−３の周波数をサブフィールド方向へ徐々に高くし、同時に、スキャンする維持ブロック１Ｈ−１、１Ｈ−２、１Ｈ−３の順に小さくさせることで、書き込み特性の均一化が図れる。 Next, an AC type plasma display driving method according to another embodiment of the present invention will be described. As the sustain light emission proceeds in the subfield direction, space charges in the discharge cell 100 are gradually accumulated, so that the address discharge easily generated when the data pulse is applied, that is, the writing characteristic is improved. Then, address discharge occurs even if the time width of the scan pulse is small. In addition, as the order in which the sustain blocks 1H-1, 1H-2, and 1H-3 scan in the screen direction is delayed, the space charge generated in the initialization period 21 gradually decreases in the discharge cells 100 that are not yet written. The aforementioned address discharge is unlikely to occur. That is, in the sustain block with the slower scanning order, the address discharge cannot be performed unless the time width of the scan pulse is large, and the write characteristics are deteriorated. Therefore, in the current AC type plasma display device, the frequency of the scan clocks 1E-1, 1E-2, 1E-3 in the sustain blocks 1H-1, 1H-2, 1H-3 is gradually increased in the subfield direction, At the same time, by making the sustain blocks 1H-1, 1H-2, and 1H-3 to be scanned smaller in order, the writing characteristics can be made uniform.

しかし、サブフィールド方向へはスキャンクロックの周波数を徐々に高くし、スキャン方向へはスキャンクロックの周波数を徐々に低くすると、同じ周波数で動作するスキャンクロックが時間方向もしくは画面方向に混在する可能性が生じる。もし同周波数が混在した場合、前に述べたように、不要輻射のピークが大きくなる。そこで、サブフィールド方向へ変化させるスキャンクロックの周波数と、スキャン方向へ変化させるスキャンクロック周波数を一致させることなく駆動することで、不要輻射のピークの増大を抑制することができる。図４は、サブフィールド方向及びスキャン方向へのスキャンクロック周波数の割り当て構成の概略を示したものである。維持ブロック１Ｈ−１のサブフィールドＳＦ１では周波数ａのスキャンクロックをもち、サブフィールドＳＦ２以降へは徐々に異なる周波数ｂからｅを割り当てていく。同時に、画面方向すなわち維持ブロックのスキャン方向へも同様に、異なる周波数ｂ'からｃ'を割り当てていく。そこで、ａ〜ｅもしくはａ〜ｃ'の周波数のうち、一致する組み合わせが生じるような維持ブロック分割駆動をした場合、その周波数でピークをもつ不要輻射が増大する。そのため、前述のａ〜ｅもしくはａ〜ｃ'の周波数のうち、一致する組み合わせのない駆動を行えば、不要輻射の増大を抑制することが可能である。 However, if the scan clock frequency is gradually increased in the subfield direction and the scan clock frequency is gradually decreased in the scan direction, scan clocks operating at the same frequency may be mixed in the time direction or screen direction. Arise. If the same frequency is mixed, the peak of unnecessary radiation increases as described above. Therefore, by driving the scan clock frequency changed in the subfield direction and the scan clock frequency changed in the scan direction without matching, it is possible to suppress an increase in the peak of unnecessary radiation. FIG. 4 shows an outline of a configuration for assigning scan clock frequencies in the subfield direction and the scan direction. The subfield SF1 of the maintenance block 1H-1 has a scan clock with the frequency a, and gradually assigns different frequencies b to e to the subfield SF2 and subsequent ones. At the same time, different frequencies b ′ to c ′ are similarly assigned to the screen direction, that is, the scan direction of the maintenance block. Therefore, when the sustain block division driving is performed such that a matching combination is generated among the frequencies a to e or a to c ′, unnecessary radiation having a peak at the frequency increases. For this reason, it is possible to suppress an increase in unnecessary radiation by performing driving without a matching combination among the above-described frequencies a to e or a to c ′.

なお、ここで述べる"一致しない周波数"とは、互いに干渉することのないスキャンクロックの周波数であり、完全には一致しておらず、「ほぼ」一致しているという場合も含む。周波数の値は若干異なっていても、非常に値の近い周波数をもつスキャンクロックは、互いに干渉し、新たな不要輻射ノイズの発生を引き起こす可能性があるためである。 Note that the “frequency that does not match” described here is the frequency of the scan clocks that do not interfere with each other, and includes the case where the frequencies do not match completely and “match” substantially. This is because even though the frequency values are slightly different, scan clocks having very close frequencies may interfere with each other and cause generation of new unnecessary radiation noise.

なお上述した本発明の実施の形態における説明は、それらのサブフィールドに対し限定されるものではなく、第３サブフィールド以降にも同様に適用することができる。また、本発明の実施の形態に示す種々の駆動方法を組み合わせて用いてもよい。また、その他、例示はしないが、実施の形態に示す本発明はその主旨を逸脱しない範囲で種々変更を加え得るものとする。 The description in the embodiment of the present invention described above is not limited to those subfields, and can be similarly applied to the third and subsequent subfields. Further, various driving methods shown in the embodiments of the present invention may be used in combination. In addition, although not illustrated, the present invention shown in the embodiments can be variously modified without departing from the gist thereof.

また、以上述べた本発明の実施の形態については、プラズマディスプレイのみならず、画像表示を行う際に電流を多く必要とするマトリックス構造をもつ表示装置に対しても適用できるものである。 Further, the embodiment of the present invention described above can be applied not only to a plasma display but also to a display device having a matrix structure that requires a large amount of current when performing image display.

以上のように本発明によれば、複数のサステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、各維持ブロック別のスキャン電極に放電電圧を印加するスキャンドライバを有するマトリクス構造のＡＣ型プラズマディスプレイ装置において、維持ブロック毎にスキャンクロックを動作または停止させることで、電磁波の不要輻射を低減し、かつ消費電力を削減させることができる。また、各維持ブロックのスキャンクロックの周波数を可変させることで不要輻射のピークを抑えることができ、もって、不要な電磁波の不要輻射を防止する種々の対策のための部品点数が削減でき、より低コスト化させることができる。 As described above, according to the present invention, a matrix structure having a plurality of sustain blocks each having a connection group in which a plurality of sustain electrodes are commonly connected, and a scan driver that applies a discharge voltage to the scan electrodes of each sustain block. In the AC type plasma display device, unnecessary radiation of electromagnetic waves can be reduced and power consumption can be reduced by operating or stopping the scan clock for each maintenance block. In addition, by changing the frequency of the scan clock of each maintenance block, the peak of unnecessary radiation can be suppressed, and the number of parts for various measures to prevent unnecessary radiation of unnecessary electromagnetic waves can be reduced. Cost can be increased.

また、現在技術革新が著しいプラズマディスプレイ装置をはじめとする映像表示装置に関して、不要輻射及び消費電力を低減する本発明を用いれば、地球環境にも優しい映像表示装置を提供できる。 In addition, with respect to video display devices such as plasma display devices that are currently undergoing significant technological innovation, if the present invention that reduces unnecessary radiation and power consumption is used, a video display device that is friendly to the global environment can be provided.

本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置の概略構成を示すブロック図The block diagram which shows schematic structure of the AC type plasma display apparatus by one embodiment of this invention 本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置の駆動方法の一例を示すタイミングチャート1 is a timing chart showing an example of a method for driving an AC plasma display device according to an embodiment of the present invention. 従来のＡＤＳ駆動と、維持ブロック分割駆動との不要輻射の変化を比較した図Diagram comparing changes in unnecessary radiation between conventional ADS drive and sustain block division drive サブフィールド方向及びスキャン方向へのスキャンクロック周波数の割り当て構成を示す図The figure which shows the allocation structure of the scan clock frequency to a subfield direction and a scanning direction 放電セルにおける３電極放電構造の概略構成を示す断面図Sectional drawing which shows schematic structure of 3 electrode discharge structure in discharge cell 従来のプラズマディスプレイ装置の概略構成を示すブロック図Block diagram showing a schematic configuration of a conventional plasma display device ＡＤＳ駆動方式を説明するための図Diagram for explaining the ADS drive system ＡＤＳ駆動方式におけるスキャン電極、サステイン電極及びアドレス電極の動作波形の一例を示す図The figure which shows an example of the operation | movement waveform of the scan electrode in a ADS drive system, a sustain electrode, and an address electrode 維持ブロック分割したＡＤＳ駆動方式におけるＡＣ型プラズマディスプレイ装置の概略構成を示す図The figure which shows schematic structure of the AC type plasma display apparatus in the ADS drive system divided | segmented into the maintenance block 維持ブロック分割したＡＤＳ駆動方式のタイミングチャートの一例を示す図The figure which shows an example of the timing chart of the ADS drive system divided | segmented into the maintenance block 一般的なスキャンドライバの概略構成を示すブロック図Block diagram showing the general configuration of a general scan driver

符号の説明Explanation of symbols

１ＰＤＰ
１１スキャン電極
１２サステイン電極
１３アドレス電極
１４行電極対
２１初期化期間
２２書き込み期間
２３維持期間
１００放電セル
１０１前面ガラス基板
１０２透明誘電体層
１０３保護層
１０４背面ガラス基板
１０５透明誘電体層
１０６蛍光体
１１１スキャン回路
１１２サステイン回路
１１３アドレス回路
１Ａスキャンクロック
１Ｂスタートパルス
１Ｃスキャンブロック制御信号
１Ｄブロック別切換回路（制御回路）
１Ｅ−１〜１Ｅ−３スキャンクロック
１Ｅ−４〜１Ｅ−６スタートパルス
１Ｆスキャン回路
１Ｆ−１〜１Ｆ−６スキャンドライバ
１Ｇサステイン回路
１Ｇ−１〜１Ｇ−３サステインドライバ
１Ｈ−１〜１Ｈ−３維持ブロック
３１Ａ従来のＡＤＳ駆動時の不要輻射のピーク
３１Ｂ維持ブロック分割駆動時の不要輻射のピーク
３１Ｃ−１〜３１Ｃ−３維持ブロック分割駆動時の不要輻射のピーク 1 PDP
DESCRIPTION OF SYMBOLS 11 Scan electrode 12 Sustain electrode 13 Address electrode 14 Row electrode pair 21 Initialization period 22 Write period 23 Maintenance period 100 Discharge cell 101 Front glass substrate 102 Transparent dielectric layer 103 Protective layer 104 Back glass substrate 105 Transparent dielectric layer 106 Phosphor 111 Scan Circuit 112 Sustain Circuit 113 Address Circuit 1A Scan Clock 1B Start Pulse 1C Scan Block Control Signal 1D Switching Circuit for Each Block (Control Circuit)
1E-1 to 1E-3 Scan clock 1E-4 to 1E-6 Start pulse 1F Scan circuit 1F-1 to 1F-6 Scan driver 1G Sustain circuit 1G-1 to 1G-3 Sustain driver 1H-1 to 1H-3 Maintenance Block 31A Peak of unnecessary radiation at the time of conventional ADS driving 31B Peak of unnecessary radiation at the time of maintenance block division driving 31C-1 to 31C-3 Peak of unnecessary radiation at the time of maintenance block division driving

Claims

放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板の内面に設けられたスキャン電極とサステイン電極で構成されるＭ個の行電極対と、前記行電極対を覆う誘電体を含む保護層と、前記背面基板の内面に設けられ前記行電極対に交差して配列されたＬ個のアドレス電極と、前記列電極を覆う誘電体層と、前記誘電体層を覆う蛍光体層と、前記背面基板に形成された隔壁間に塗布されている蛍光体と前記放電空間に充填された紫外光発生用の放電気体によって形成された三原色の放電発光セル群とを具備し、複数の前記サステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、複数の前記スキャン電極に放電電圧を印加するための多段出力を持つ複数のスキャンドライバを有するＭ×Ｌマトリクス構造のＡＣ型プラズマディスプレイ装置において、前記維持ブロックの各々に対し、前記スキャンドライバから前記維持ブロックの各々へ出力されるスキャン動作パルスを独立に動作及び停止させる制御回路を有することを特徴とするＡＣ型プラズマディスプレイ装置。 A front substrate and a rear substrate disposed opposite to each other with a discharge space interposed therebetween, M row electrode pairs including scan electrodes and sustain electrodes provided on an inner surface of the front substrate, and a dielectric covering the row electrode pairs A protective layer including: L address electrodes provided on the inner surface of the back substrate and arranged to intersect the row electrode pairs; a dielectric layer covering the column electrodes; and a phosphor covering the dielectric layer A plurality of primary emission discharge light emitting cell groups formed by a layer, a phosphor applied between the barrier ribs formed on the back substrate, and a discharge gas for generating ultraviolet light filled in the discharge space. M × L matrix structure having a plurality of sustain blocks each having a connection group in which the sustain electrodes are commonly connected as a unit, and a plurality of scan drivers having a multi-stage output for applying a discharge voltage to the plurality of scan electrodes In the AC type plasma display apparatus, an AC type plasma having a control circuit for independently operating and stopping a scan operation pulse output from the scan driver to each of the sustain blocks for each of the sustain blocks. Display device.

前記維持ブロックの個数が２の累乗であることを特徴とする請求項１記載のＡＣ型プラズマディスプレイ装置。 2. The AC type plasma display apparatus according to claim 1, wherein the number of the sustain blocks is a power of two.

前記スキャン動作パルスは、前記スキャンドライバを動作させるクロック及びシフトされるスキャンパルスであることを特徴とする請求項１記載のＡＣ型プラズマディスプレイ装置。 2. The AC type plasma display apparatus according to claim 1, wherein the scan operation pulse is a clock for operating the scan driver and a shifted scan pulse.

前記スキャンクロックの周波数は、前記維持ブロックの各々において可変させることを特徴とする請求項１記載のＡＣ型プラズマディスプレイ装置。 2. The AC type plasma display apparatus according to claim 1, wherein the frequency of the scan clock is varied in each of the sustain blocks.

前記スキャン動作パルスを独立に動作及び停止させる単位は、少なくとも１つ以上の前記維持ブロックであることを特徴とする請求項１記載のＡＣ型プラズマディスプレイ装置。 2. The AC type plasma display apparatus according to claim 1, wherein a unit for independently operating and stopping the scan operation pulse is at least one of the sustain blocks.

前記維持ブロックに含まれる個々の前記サステイン電極が互いに隣り合わないように、別の前記維持ブロックに含まれるサステイン電極と交互に配列したことを特徴とする請求項１記載のＡＣ型プラズマディスプレイ装置。 2. The AC type plasma display apparatus according to claim 1, wherein the sustain electrodes included in the sustain block are alternately arranged with sustain electrodes included in another sustain block so that the sustain electrodes are not adjacent to each other.

請求項１から６のいずれかに記載のＡＣ型プラズマディスプレイ装置の駆動方法であって、映像信号の各フィールドを複数個に分割したサブフィールド駆動を用い、各サブフィールドでは、（１）放電セルを初期化する初期期間、（２）各維持ブロック内の複数の前記スキャン電極にはそれぞれ位相のシフトしたスキャンパルスを含むスキャン電圧波形を順に印加し、前記アドレス電極には前記スキャンパルスの印加されるタイミングで映像信号に対応した書き込みパルスを印加する書き込み期間、（３）交互に反転した周期的電圧パルスを前記スキャン電極及び前記サステイン電極に印加する維持期間、の順に設定し、前記スキャン電極、前記サステイン電極及び前記アドレス電極へ印加する駆動電圧パルスのタイミングを、前記維持ブロックごとに一定の時間間隔をおいて順にシフトさせ、前記維持ブロックの各々の所定期間にスキャン動作パルスを動作及び停止させることを特徴とするＡＣ型プラズマディスプレイ駆動方法。 7. The driving method for an AC type plasma display device according to claim 1, wherein subfield driving is performed by dividing each field of a video signal into a plurality of fields, and (1) a discharge cell in each subfield. (2) A scan voltage waveform including a scan pulse whose phase is shifted is sequentially applied to the plurality of scan electrodes in each sustain block, and the scan pulse is applied to the address electrodes. A write period in which a write pulse corresponding to a video signal is applied at a timing, and (3) a sustain period in which periodic voltage pulses that are alternately inverted are applied to the scan electrode and the sustain electrode. The timing of the drive voltage pulse applied to the sustain electrode and the address electrode is set to the sustain block. Sequentially shifted at regular time intervals for each click, AC-type plasma display driving method characterized by operating and stopping the scanning operation pulse during a predetermined period of each of the maintenance block.

前記維持ブロック毎に、前記スキャンクロックの周波数を変化させることを特徴とする請求項７記載のＡＣ型プラズマディスプレイ駆動方法。 8. The AC plasma display driving method according to claim 7, wherein the frequency of the scan clock is changed for each sustain block.

前記維持ブロックの各々をスキャンする順に、前記スキャンクロックの周波数を低くすることを特徴とする請求項８記載のＡＣ型プラズマディスプレイ駆動方法。 9. The AC plasma display driving method according to claim 8, wherein the frequency of the scan clock is lowered in order of scanning each of the sustain blocks.

前記維持ブロックの各々において、前記スキャンクロックの周波数をサブフィールド順に、かつ、スキャンする前記維持ブロックの順に変化させ、前記サブフィールド順に変化させるスキャンクロックの周波数が、前記維持ブロックをスキャンする順に変化させるスキャンクロックの周波数と一致しないことを特徴とする請求項７記載のＡＣ型プラズマディスプレイ駆動方法。 In each of the sustain blocks, the frequency of the scan clock is changed in the order of the subfield and the order of the sustain block to be scanned, and the frequency of the scan clock to be changed in the order of the subfield is changed in the order of scanning the sustain block. 8. The AC plasma display driving method according to claim 7, wherein the driving frequency does not coincide with the frequency of the scan clock.