JP2005064344A - Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus - Google Patents

Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP2005064344A
JP2005064344A JP2003294687A JP2003294687A JP2005064344A JP 2005064344 A JP2005064344 A JP 2005064344A JP 2003294687 A JP2003294687 A JP 2003294687A JP 2003294687 A JP2003294687 A JP 2003294687A JP 2005064344 A JP2005064344 A JP 2005064344A
Authority
JP
Japan
Prior art keywords
gate electrode
insulating film
thin film
semiconductor device
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003294687A
Other languages
Japanese (ja)
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003294687A priority Critical patent/JP2005064344A/en
Publication of JP2005064344A publication Critical patent/JP2005064344A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily form a thin film semiconductor device having desired characteristics at respective positions. <P>SOLUTION: A method for manufacturing the thin film semiconductor device includes steps of: disposing a positive type photoresist 116 on a semiconductor layer 114; exposing the photoresist 116 from a rear surface 111b side of a transparent substrate 111 with a first gate electrode 112 as a mask to pattern the photoresist mask 116 in a predetermined shape; and forming source/drain regions 114a, 114b by ion implanting in the semiconductor layer 114 with the patterned photoresist 115 as a mask. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器に関するものである。   The present invention relates to a method for manufacturing a thin film semiconductor device, a thin film semiconductor device, an electro-optical device, and an electronic apparatus.

液晶装置、エレクトロルミネッセンス（ＥＬ）装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ（薄膜半導体装置）を設けたアクティブマトリクス型の表示装置が知られている。
近年、このような薄膜トランジスタ（ＴＦＴ）において、チャンネル領域の上方及び下方に一対のゲート電極を各々チャネル領域に対して対向配置することによって、ゲート電極とソース電極、及びゲート電極とドレイン電極間の寄生容量を低減させる技術が提案されている（特開昭６３−２４６８７４号公報）。 As a display device such as a liquid crystal device and an electroluminescence (EL) device, a thin film transistor (thin film semiconductor device) which is a thin film semiconductor device is provided for each pixel in order to drive a large number of pixels arranged in a matrix for each pixel. An active matrix type display device is known.
In recent years, in such a thin film transistor (TFT), a pair of gate electrodes are respectively disposed above and below the channel region so as to be opposed to the channel region, thereby providing parasitic between the gate electrode and the source electrode and between the gate electrode and the drain electrode. A technique for reducing the capacity has been proposed (Japanese Patent Laid-Open No. 63-246874).

このような一対のゲート電極を有するＴＦＴを製造する場合には、まず、透光性基板上に所定の形状にパターニングされた下ゲート電極を形成し、この下ゲート電極を備える透光性基板上に第１絶縁膜を配置する。そして、この第１絶縁膜上に半導体層を配置し、この半導体層上に第２絶縁膜を配置し、さらにこの第２絶縁膜上にネガ型のフォトレジストを配置する。続いて、このようにして配置されたフォトレジストを下ゲートをマスクとして露光した後に洗浄することによって、下ゲート電極に対応する凹部をレジストに形成する。そして、この凹部に対応する上ゲート電極を形成し、上部ゲート電極をマスクとして半導体層に不純物を注入することによって、チャネル領域の上方及び下方に一対のゲート電極が配置されるＴＦＴを製造する。
このような製造工程によって製造されたＴＦＴによれば、上ゲートと下ゲートが同一の大きさに形成されるため、ゲート電極とソース電極、及びゲート電極とドレイン電極間の寄生容量を低減させることができる。
特開昭６３−２４６８７４号公報 When manufacturing a TFT having such a pair of gate electrodes, first, a lower gate electrode patterned in a predetermined shape is formed on a light-transmitting substrate, and the light-transmitting substrate including the lower gate electrode is formed. A first insulating film is disposed on the substrate. A semiconductor layer is disposed on the first insulating film, a second insulating film is disposed on the semiconductor layer, and a negative photoresist is disposed on the second insulating film. Subsequently, the photoresist arranged in this manner is exposed to light using the lower gate as a mask and then washed to form a recess corresponding to the lower gate electrode in the resist. Then, an upper gate electrode corresponding to the recess is formed, and an impurity is implanted into the semiconductor layer using the upper gate electrode as a mask, thereby manufacturing a TFT in which a pair of gate electrodes are disposed above and below the channel region.
According to the TFT manufactured by such a manufacturing process, since the upper gate and the lower gate are formed in the same size, the parasitic capacitance between the gate electrode and the source electrode and between the gate electrode and the drain electrode can be reduced. Can do.
JP-A-63-246874

ところで、このようなＴＦＴは、各画素毎に設けられるものの他に、これらの各画素に設けられたＴＦＴを駆動するための駆動回路内においても用いられている。そして、一般的に、このような駆動回路は、画素毎に設けられるＴＦＴと共に透光性基板上に配置されている。このため、製造過程の削減や製造時間の短縮等の観点から、各画素毎に配置されるＴＦＴと駆動回路に用いられるＴＦＴとは、同時に形成されることが好ましい。   Incidentally, such a TFT is used in a drive circuit for driving the TFT provided in each pixel in addition to the one provided for each pixel. In general, such a driving circuit is disposed on a light-transmitting substrate together with a TFT provided for each pixel. For this reason, from the viewpoint of reducing the manufacturing process and manufacturing time, it is preferable that the TFTs arranged for each pixel and the TFTs used for the drive circuit are formed simultaneously.

しかしながら、各画素毎に配置されるＴＦＴと駆動回路に用いられるＴＦＴとは、画素と駆動回路との性質の違いから異なる特性を有していることが望まれる。具体的には、各画素毎に配置されるＴＦＴには、このＴＦＴに電圧が印加されていない状態における電流の逆流（オフリーク電流）が少ないことが望まれ、駆動回路に用いられるＴＦＴには、このＴＦＴに電圧が印加された際に流れる電流（オン電流）が大きいことが望まれる。このオフリーク電流少なくすることとオン電流大きくすることとを同時に実現することは非常に困難であり、オフリーク電流が少なくなるとオン電流も小さくなり、オン電流が大きくなるとオフリーク電流も多くなる。したがって、例えば、各画素毎と駆動回路とに異なる構造を有するＴＦＴを配置する必要があるが、上述の技術では、各箇所に対応して異なる構造を有するＴＦＴを形成することは、非常に困難である。   However, it is desirable that the TFTs arranged for each pixel and the TFTs used in the drive circuit have different characteristics due to the difference in properties between the pixels and the drive circuit. Specifically, it is desired that the TFT arranged for each pixel has a small current backflow (off-leakage current) when no voltage is applied to the TFT. It is desired that a current (on-current) flowing when a voltage is applied to the TFT is large. It is very difficult to simultaneously reduce the off-leakage current and increase the on-current. When the off-leakage current decreases, the on-current decreases. When the on-current increases, the off-leakage current increases. Therefore, for example, it is necessary to dispose TFTs having different structures for each pixel and the drive circuit, but it is very difficult to form TFTs having different structures corresponding to each location with the above-described technique. It is.

本発明は、上述する問題点に鑑みてなされたもので、各箇所に望まれる特性を有する薄膜半導体装置を容易に形成することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to easily form a thin film semiconductor device having desired characteristics at each location.

薄膜半導体装置のオフリーク電流を少なくするには、ゲート電極の幅をチャネル領域の幅よりも小さくすることによって実現でき、また、薄膜半導体装置のオン電流を大きくするためには、ゲート電極の幅をチャネル領域の幅よりも広くすることによって実現できることが知られている。
そこで、上記目的を達成するために、本発明に係る薄膜半導体装置の製造方法では、第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層とが透光性基板の表面側に順次積層され、上記第１絶縁膜を介して上記チャネル領域と対向配置される第１ゲート電極を備える薄膜半導体装置の製造方法であって、透光性基板上に遮光性を有する上記第１ゲート電極を形成する工程と、この第１ゲート電極を含む上記透光性基板上に上記第１絶縁膜を配置する工程と、この第１絶縁膜上に上記半導体層を配置する工程と、この半導体層上にポジ型のフォトレジストを配置する工程と、上記フォトレジストを上記第１ゲート電極をマスクとして上記透光性基板の裏面側から露光して所定形状にパターニングする工程と、このパターニングされたフォトレジストをマスクとして上記半導体層に対してイオン注入を行うことによって上記ソース・ドレイン領域を形成する工程とを有することを特徴とする。 To reduce the off-leakage current of the thin film semiconductor device, it can be realized by making the width of the gate electrode smaller than the width of the channel region, and to increase the on current of the thin film semiconductor device, the width of the gate electrode is reduced. It is known that this can be realized by making the channel region wider than the width of the channel region.
Therefore, in order to achieve the above object, in the method for manufacturing a thin film semiconductor device according to the present invention, the first insulating film and the semiconductor layer having the channel region and the source / drain regions are sequentially formed on the surface side of the translucent substrate. A method of manufacturing a thin film semiconductor device comprising a first gate electrode stacked and disposed opposite to the channel region via the first insulating film, wherein the first gate electrode has a light shielding property on a light-transmitting substrate Forming the first insulating film on the translucent substrate including the first gate electrode, arranging the semiconductor layer on the first insulating film, and the semiconductor layer A step of disposing a positive photoresist thereon, a step of exposing the photoresist from the back side of the translucent substrate using the first gate electrode as a mask and patterning the photoresist into a predetermined shape; Characterized by a step of forming the source and drain regions by ion implantation to said semiconductor layer photoresist as a mask.

このような特徴を有する本発明に係る薄膜半導体装置の製造方法によれば、ポジ型のフォトレジストをマスクとして半導体層に対してイオン注入が行われるため、パターニングされたフォトレジストの幅の大きさによって、チャネル領域の幅を規定することができる。ここで、パターニングされたフォトレジストの幅は、第１ゲート電極をマスクとして透光性基板の裏面側からフォトレジストを露光する際に、その露光量を調整することによって容易に調整することができる。具体的には、第１ゲート電極の幅とフォトレジストの幅とが同一となる露光量に対して、不足気味の露光量でフォトレジストを露光することによって、第１ゲート電極の幅よりも広い幅を有するようにフォトレジストをパターニングすることができる。   According to the method of manufacturing a thin film semiconductor device according to the present invention having such a feature, ion implantation is performed on a semiconductor layer using a positive photoresist as a mask. Therefore, the width of the patterned photoresist is large. Can define the width of the channel region. Here, the width of the patterned photoresist can be easily adjusted by adjusting the exposure amount when exposing the photoresist from the back side of the translucent substrate using the first gate electrode as a mask. . Specifically, the photoresist is exposed with an insufficient exposure amount with respect to the exposure amount in which the width of the first gate electrode and the width of the photoresist are the same, thereby making it wider than the width of the first gate electrode. The photoresist can be patterned to have a width.

したがって、容易にチャネル領域の幅に対して同一あるいは狭い幅を有する第１ゲート電極を備える薄膜半導体装置を製造することが可能となる。すなわち、透光性基板の各箇所における露光量を調整するのみで、各箇所に望まれる特性を有する薄膜半導体装置を容易に形成することができる。
なお、フォトレジストを露光した後に洗浄に用いられる洗浄液の成分や洗浄時間を変化させることによっても容易にパターニングされたフォトレジストの幅を規定することができる。 Therefore, it is possible to easily manufacture a thin film semiconductor device including the first gate electrode having the same or narrow width as the channel region. That is, it is possible to easily form a thin film semiconductor device having desired characteristics at each location only by adjusting the exposure amount at each location on the translucent substrate.
Note that the width of the patterned photoresist can be easily defined by changing the components of the cleaning liquid used for cleaning and the cleaning time after exposing the photoresist.

次に、本発明に係る薄膜半導体装置の製造方法では、第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層と、第２絶縁膜とが透光性基板の表面側に順次積層され、上記第１絶縁膜を介して上記チャネル領域と対向配置される第１ゲート電極と、上記第２絶縁膜を介して上記チャネル領域と対向配置される第２ゲート電極とを備える薄膜半導体装置の製造方法であって、上記透光性基板上に遮光性を有する上記第１ゲート電極を形成する工程と、この第１ゲート電極を含む上記透光性基板上に上記第１絶縁膜を配置する工程と、この第１絶縁膜上に上記半導体層を配置する工程と、この半導体層上に第２絶縁膜を配置する工程と、この第２絶縁膜上にポジ型のフォトレジストを配置する工程と、上記フォトレジストを上記第１ゲート電極をマスクとして上記透光性基板の裏面側から露光して所定形状にパターニングする工程と、このパターニングされたフォトレジストをマスクとして上記半導体層に対して高濃度イオン注入を行うことによって上記ソース・ドレイン領域を形成する工程と、上記半導体層上に上記第２ゲート電極を形成する工程とを有することを特徴とする。   Next, in the method for manufacturing a thin film semiconductor device according to the present invention, a first insulating film, a semiconductor layer having a channel region and a source / drain region, and a second insulating film are sequentially stacked on the surface side of the translucent substrate. A thin film semiconductor device comprising: a first gate electrode disposed opposite to the channel region via the first insulating film; and a second gate electrode disposed opposite to the channel region via the second insulating film. A method of forming the first gate electrode having a light shielding property on the translucent substrate, and disposing the first insulating film on the translucent substrate including the first gate electrode. A step of disposing the semiconductor layer on the first insulating film, a step of disposing the second insulating film on the semiconductor layer, and disposing a positive photoresist on the second insulating film. Process and the photoresist as above 1 gate electrode as a mask, exposing from the back side of the translucent substrate and patterning into a predetermined shape, and performing high concentration ion implantation on the semiconductor layer using the patterned photoresist as a mask The method includes a step of forming a source / drain region and a step of forming the second gate electrode on the semiconductor layer.

このような特徴を有する本発明に係る薄膜半導体装置の製造方法によれば、ポジ型のフォトレジストをマスクとして半導体層に対してイオン注入が行われるため、パターニングされたフォトレジストの幅の大きさによって、チャネル領域の幅を規定することができ、したがって、容易にチャネル領域の幅に対して同一あるいは狭い幅を有する第１ゲート電極を有する薄膜半導体装置を製造することが可能となる。すなわち、透光性基板の各箇所における露光量を調整するのみで、各箇所に望まれる特性を有する薄膜半導体装置を容易に形成することができる。また、第２ゲート電極が形成される際には、すでに、半導体層にイオン注入がされているため、第２ゲート電極の幅を自由に調整することができる。具体的には、第２ゲート電極は、第２絶縁膜上に第２電極材料を配置し、さらにこの第２絶縁膜上にフォトレジストを配置する。そして、このフォトレジストを所定の開口を有するマスクを介して露光して洗浄することによってパターニングし、さらに第２電極材料をエッチングすることによって形成される。したがって、マスクの開口を調整することによって、容易に第２ゲート電極の幅を調整することができる。
すなわち、チャネル領域の幅に対して同一あるいは狭い幅を有する第１ゲート電極を備えかつチャネル領域に対して広い、同一あるいは狭い幅を有する第２ゲート電極備える薄膜半導体装置を容易に製造することができる。 According to the method of manufacturing a thin film semiconductor device according to the present invention having such a feature, ion implantation is performed on a semiconductor layer using a positive photoresist as a mask. Therefore, the width of the patterned photoresist is large. Thus, the width of the channel region can be defined. Therefore, it is possible to easily manufacture a thin film semiconductor device having a first gate electrode having the same or narrower width than the channel region. That is, it is possible to easily form a thin film semiconductor device having desired characteristics at each location only by adjusting the exposure amount at each location on the translucent substrate. Further, when the second gate electrode is formed, since the ion implantation has already been performed on the semiconductor layer, the width of the second gate electrode can be freely adjusted. Specifically, for the second gate electrode, a second electrode material is disposed on the second insulating film, and a photoresist is disposed on the second insulating film. Then, the photoresist is patterned by exposing and cleaning through a mask having a predetermined opening, and further etching the second electrode material. Therefore, the width of the second gate electrode can be easily adjusted by adjusting the opening of the mask.
That is, it is possible to easily manufacture a thin film semiconductor device including a first gate electrode having the same or narrow width with respect to the width of the channel region and a second gate electrode having the same or narrow width with respect to the channel region. it can.

なお、半導体層は、上部と下部とでその結晶性が異なる。通常、半導体層の上部は、半導体層の下部に対して結晶性が良い。このため、本発明に係る薄膜半導体装置によれば、第２ゲート電極の幅が薄膜半導体装置の特性に比較的に大きな影響を及ぼす。したがって、本発明に係る薄膜半導体装置は、第２ゲート電極の幅がチャネル領域より広く、第１ゲート電極の幅がチャネル領域の幅より狭い場合には、第１ゲート電極の幅がチャネル領域より広く、第２ゲート電極の幅がチャネル領域の幅より狭い場合と比較して若干オン電流が大きくなる。このため、第１ゲート電極の幅及び第２ゲート電極の幅を好適に組合わせることによって、所望の特性を有する薄膜半導体装置を製造することが可能となる。   The semiconductor layer has different crystallinity between the upper part and the lower part. Usually, the upper part of the semiconductor layer has better crystallinity than the lower part of the semiconductor layer. For this reason, according to the thin film semiconductor device of the present invention, the width of the second gate electrode has a relatively large effect on the characteristics of the thin film semiconductor device. Therefore, in the thin film semiconductor device according to the present invention, when the second gate electrode is wider than the channel region and the first gate electrode is narrower than the channel region, the first gate electrode is wider than the channel region. The on-current is slightly larger than when the width of the second gate electrode is narrower than the width of the channel region. For this reason, a thin film semiconductor device having desired characteristics can be manufactured by suitably combining the widths of the first gate electrode and the second gate electrode.

また、本発明に係る薄膜半導体装置の製造方法は、第２ゲート電極の幅がチャネル領域の幅よりも狭い場合に、上記第２ゲート電極をマスクとして上記半導体層にイオンを注入することによって、上記チャネル領域と上記ソース・ドレイン領域との間に、上記チャネル領域より不純物濃度の低いＬＤＤ領域を形成する工程を有することができる。これによって、チャネル領域とソース・ドレイン領域との間にこのソース・ドレイン領域より低濃度の不純物濃度で形成されるＬＤＤ領域を配することができる。具体的には、第２ゲート電極をマスクとして、透光性基板の表面側から低濃度のイオンを注入することによって、第２ゲート電極の幅より広い部分に対応するチャネル領域に低濃度のイオンが注入され、ＬＤＤ領域が形成される。このように、上記半導体層が上記チャネル領域と上記ソース・ドレイン領域との間に、低濃度の不純物濃度で形成されるＬＤＤ領域を備えることによって、薄膜半導体装置におけるオフリーク電流を低減させることができる。   Further, in the method for manufacturing a thin film semiconductor device according to the present invention, when the width of the second gate electrode is narrower than the width of the channel region, ions are implanted into the semiconductor layer using the second gate electrode as a mask, A step of forming an LDD region having an impurity concentration lower than that of the channel region may be formed between the channel region and the source / drain region. Accordingly, an LDD region formed with an impurity concentration lower than that of the source / drain region can be disposed between the channel region and the source / drain region. Specifically, low concentration ions are implanted into a channel region corresponding to a portion wider than the width of the second gate electrode by implanting low concentration ions from the surface side of the translucent substrate using the second gate electrode as a mask. Is implanted to form an LDD region. As described above, the semiconductor layer includes an LDD region formed with a low impurity concentration between the channel region and the source / drain regions, whereby off-leakage current in the thin film semiconductor device can be reduced. .

また、本発明に係る薄膜半導体装置の製造方法は、上記第２ゲート電極を形成する工程において、上記半導体層上に透光性を有する第２ゲート電極材料を配置する工程と、この第２ゲート電極材料上に第２ゲート用フォトレジストを配置する工程と、上記第１ゲート電極をマスクとして上記透光性基板の裏面側から上記第２ゲート用フォトレジストを露光した後に洗浄することによって上記第２ゲート用フォトレジストをパターニングする工程と、パターニングされた上記第２ゲート用フォトレジストに基づいて上記第２ゲート電極材料をエッチングする工程と、上記第２ゲート用フォトレジストを除去する工程とを有するという構成を採用することができる。   In addition, in the method of manufacturing a thin film semiconductor device according to the present invention, in the step of forming the second gate electrode, a step of disposing a light-transmitting second gate electrode material on the semiconductor layer, and the second gate A step of disposing a second gate photoresist on the electrode material; and exposing the second gate photoresist from the back side of the translucent substrate using the first gate electrode as a mask and then cleaning the second gate photoresist. Patterning the two-gate photoresist, etching the second gate electrode material based on the patterned second gate photoresist, and removing the second gate photoresist. The configuration can be adopted.

このように、第２ゲート電極材料が透光性を有する場合には、第２ゲート電極材料上に配置された第２ゲート用フォトレジストを第１ゲート電極をマスクとして露光することによって、所望の幅に第２ゲート電極を容易にパターニングすることができる。   As described above, when the second gate electrode material has translucency, the second gate photoresist disposed on the second gate electrode material is exposed using the first gate electrode as a mask. The second gate electrode can be easily patterned to a width.

次に、本発明に係る薄膜半導体の製造方法では、第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層と、第２絶縁膜とが透光性基板の表面側に順次積層され、上記第１絶縁膜を介して上記チャネル領域と対向配置される第１ゲート電極と、上記第２絶縁膜を介して上記チャネル領域と対向配置される第２ゲート電極とを備える薄膜半導体装置の製造方法であって、上記透光性基板上に遮光性を有する上記第１ゲート電極を形成する工程と、この第１ゲート電極を含む上記透光性基板上に上記第１絶縁膜を配置する工程と、この第１絶縁膜上に上記半導体層を配置する工程と、この半導体層上に第２絶縁膜を配置する工程と、この第２絶縁膜上にポジ型のフォトレジストを配置する工程と、上記フォトレジストを上記第１ゲート電極をマスクとして上記透光性基板の裏面側から露光して所定形状にパターニングする工程と、このパターニングされたフォトレジストをマスクとして上記半導体層にイオン注入を行うイオン注入工程と、この第２絶縁膜上にパターニングされた上記フォトレジストより広い幅を有する第２ゲート電極を形成する工程と、上記第２ゲート電極をマスクとして前記イオン注入工程よりも高濃度のイオン注入を行うことによって上記ソース・ドレイン領域を形成する工程とを有することを特徴とする。   Next, in the method for manufacturing a thin film semiconductor according to the present invention, a first insulating film, a semiconductor layer having a channel region and a source / drain region, and a second insulating film are sequentially stacked on the surface side of the translucent substrate. A thin film semiconductor device comprising: a first gate electrode disposed opposite to the channel region via the first insulating film; and a second gate electrode disposed opposite to the channel region via the second insulating film. In the manufacturing method, the step of forming the light-shielding first gate electrode on the light-transmitting substrate, and the first insulating film is disposed on the light-transmitting substrate including the first gate electrode. A step, a step of disposing the semiconductor layer on the first insulating film, a step of disposing a second insulating film on the semiconductor layer, and a step of disposing a positive photoresist on the second insulating film. And the photoresist as the first. Exposure from the back side of the translucent substrate using the gate electrode as a mask and patterning into a predetermined shape; ion implantation for implanting ions into the semiconductor layer using the patterned photoresist as a mask; (2) forming a second gate electrode having a wider width than the photoresist patterned on the insulating film; and performing ion implantation at a higher concentration than the ion implantation step using the second gate electrode as a mask. And a step of forming source / drain regions.

このような特徴を有する本発明に係る薄膜半導体装置の製造方法によれば、まずパターニングされたフォトレジストをマスクとして低濃度イオンが半導体層に注入され、続いてパターニングされたフォトレジストの幅より広い幅を有する上記第２ゲート電極をマスクとして高濃度イオン注入を行うことによって上記ソース・ドレイン領域が形成される。このため、第２ゲート電極の幅とパターニングされたフォトレジストの幅との差分に対応する半導体層における領域にＬＤＤ領域を形成することができる。   According to the method of manufacturing a thin film semiconductor device according to the present invention having such characteristics, first, low-concentration ions are implanted into the semiconductor layer using the patterned photoresist as a mask, and then wider than the width of the patterned photoresist. The source / drain regions are formed by performing high-concentration ion implantation using the second gate electrode having a width as a mask. Therefore, an LDD region can be formed in a region in the semiconductor layer corresponding to the difference between the width of the second gate electrode and the width of the patterned photoresist.

次に、本発明に係る電気光学装置は、本発明に係る薄膜半導体装置の製造方法によって製造された薄膜半導体装置あるいは本発明に係る薄膜半導体装置を備えることを特徴とする。
このような特徴を有する本発明に係る電気光学装置は、各所に所望の特性を有する薄膜半導体装置を備えることができるので、性能に優れた電気光学装置となる。例えば、表示装置（電気光学装置）においては、優れた発光特性を有することができる。
次に、本発明に係る電子機器は、本発明に係る電気光学装置を備えるため、性能に優れた電子機器となる。 Next, an electro-optical device according to the present invention includes the thin film semiconductor device manufactured by the method for manufacturing a thin film semiconductor device according to the present invention or the thin film semiconductor device according to the present invention.
Since the electro-optical device according to the present invention having such characteristics can be provided with a thin film semiconductor device having desired characteristics at various places, the electro-optical device is excellent in performance. For example, a display device (electro-optical device) can have excellent light emission characteristics.
Next, since the electronic apparatus according to the present invention includes the electro-optical device according to the present invention, the electronic apparatus has excellent performance.

以下、図面を参照して、本発明に係る薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器の一実施形態について説明する。図１は、本発明の一実施形態に係る電気光学装置の全体構成の一例を示す斜視図である。図１に示した電気光学装置は、薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）をスイッチング手段として用いたアクティブマトリクス方式の透過型液晶装置の例であり、図１（ａ）は液晶装置の全体構成を示す斜視図であって、図１（ｂ）は図１（ａ）における一画素の拡大図である。なお、図１においては、理解を容易にするため、画素及び画素に設けられたＴＦＴを拡大して図示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of a method for manufacturing a thin film semiconductor device, a thin film semiconductor device, an electro-optical device, and an electronic apparatus according to the invention will be described with reference to the drawings. FIG. 1 is a perspective view illustrating an example of the overall configuration of an electro-optical device according to an embodiment of the invention. The electro-optical device shown in FIG. 1 is an example of an active matrix type transmissive liquid crystal device using a thin film transistor (hereinafter abbreviated as TFT) as a switching means, and FIG. FIG. 1B is an enlarged view of one pixel in FIG. 1A. In FIG. 1, for easy understanding, the pixel and the TFT provided in the pixel are illustrated in an enlarged manner.

本実施形態による電子デバイスとしての液晶装置１は、図１（ａ）に示すように、ＴＦＴが形成された側の素子基板２と対向基板３とが対向配置され、これらの素子基板２と対向基板３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。素子基板２の内面側には、多数のソース線４及び多数のゲート線５が互いに交差するように格子状に設けられている。各ソース線４と各ゲート線５の交差点の近傍にはＴＦＴ６が形成されており、各ＴＦＴ６を介して画素電極７がそれぞれ接続されている。すなわち、マトリクス状に配置された各画素毎に１つのＴＦＴ６と１つの画素電極７とが設けられている。一方、対向基板３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示領域の全体にわたって一つの共通電極８が形成されている。   In the liquid crystal device 1 as an electronic device according to the present embodiment, as shown in FIG. 1A, the element substrate 2 on the side on which the TFT is formed and the counter substrate 3 are arranged so as to face each other. A liquid crystal layer (not shown) made of liquid crystal having positive dielectric anisotropy is sealed between the substrate 3 and the substrate 3. On the inner surface side of the element substrate 2, a large number of source lines 4 and a large number of gate lines 5 are provided in a lattice shape so as to cross each other. A TFT 6 is formed in the vicinity of the intersection of each source line 4 and each gate line 5, and a pixel electrode 7 is connected to each other through each TFT 6. That is, one TFT 6 and one pixel electrode 7 are provided for each pixel arranged in a matrix. On the other hand, a common electrode 8 is formed on the entire inner surface of the counter substrate 3 over the entire display region in which a large number of pixels are arranged in a matrix.

図１（ｂ）に示すように、ＴＦＴ６は、ゲート線５から延びるゲート電極１０と、ゲート電極１０を覆う絶縁膜（図示略）と、この絶縁膜上に形成された多結晶シリコンからなる半導体層１１と、半導体層１１中のソース領域に電気的に接続されたソース線４から延びるソース電極１２と、半導体層１１中のドレイン領域に電気的に接続されたドレイン電極１３とを有している。そして、ＴＦＴ６のドレイン電極１３が画素電極７に電気的に接続されている。本実施形態においては、画素電極７がＩＴＯ等の透明導電膜で形成され、対向基板３側の共通電極８もＩＴＯ等の透明導電膜で形成されている。   As shown in FIG. 1B, the TFT 6 includes a gate electrode 10 extending from the gate line 5, an insulating film (not shown) covering the gate electrode 10, and a semiconductor made of polycrystalline silicon formed on the insulating film. A layer 11, a source electrode 12 extending from the source line 4 electrically connected to the source region in the semiconductor layer 11, and a drain electrode 13 electrically connected to the drain region in the semiconductor layer 11. Yes. The drain electrode 13 of the TFT 6 is electrically connected to the pixel electrode 7. In the present embodiment, the pixel electrode 7 is formed of a transparent conductive film such as ITO, and the common electrode 8 on the counter substrate 3 side is also formed of a transparent conductive film such as ITO.

また、図１において、２０，２１はＴＦＴ６を駆動するための駆動回路（ソースドライバ）を示している。この駆動回路２０，２１は、ＴＦＴ６と同様に素子基板２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路２０，２１には、図示せぬ制御回路から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ６を駆動するための駆動信号（走査信号）を生成する。また、図１中の２２，２３は、ＴＦＴ６を駆動するためのもう一つの駆動回路（ゲートドライバ）を示している。この駆動回路２２，２３も多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ６を駆動するための駆動信号（データ信号）を生成する。   In FIG. 1, reference numerals 20 and 21 denote drive circuits (source drivers) for driving the TFT 6. The drive circuits 20 and 21 are formed on the inner surface side of the element substrate 2 similarly to the TFT 6, and include a large number of TFTs (not shown). A control signal is supplied to the drive circuits 20 and 21 from a control circuit (not shown), and a drive signal (scanning signal) for driving each TFT 6 is generated based on the control signal. Further, reference numerals 22 and 23 in FIG. 1 denote another drive circuit (gate driver) for driving the TFT 6. The drive circuits 22 and 23 are also configured to include a large number of TFTs, and generate drive signals (data signals) for driving the TFTs 6 from the supplied control signals.

以上、本発明の一実施形態による電子デバイスの一例としての液晶装置について説明したが、次に、図２、図３を参照して本発明の実施形態による薄膜半導体装置としてのＴＦＴ６及び駆動回路２０〜２３内に設けられる図示しないＴＦＴの製造方法及びその構成の詳細について説明する。なお、図２、図３は、薄膜半導体装置の断面を示した図である。   The liquid crystal device as an example of the electronic device according to the embodiment of the present invention has been described above. Next, the TFT 6 and the driving circuit 20 as the thin film semiconductor device according to the embodiment of the present invention are described with reference to FIGS. The manufacturing method of the TFT (not shown) provided in -23 and the details of the configuration will be described. 2 and 3 are cross-sectional views of the thin film semiconductor device.

本実施形態の薄膜半導体装置は、図２（ａ）に示すように、まず、基板としてガラス基板１１１（透光性基板）を用い、このガラス基板１１１の表面１１１ａ上にゲート電極１１２（第１ゲート電極）を所定の幅に形成し、さらにゲート電極１１２を含むガラス基板１１１上にゲート絶縁膜１１３を配置する。
具体的には、ガラス基板１１１上の全面に、スパッタリング法等により、導電性を有するアルミニウム、タンタル、モリブデン、チタン、クロム等の金属、又はこれらの金属のいずれかを主成分とする合金、若しくは多結晶シリコン等の導電膜を成膜した後、この導電膜をフォトリソグラフィー法により所定形状にパターニングする。すなわち、成膜した導電膜上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電膜のエッチング、フォトレジストの除去を行うことにより、導電膜をパターニングして所定の幅のゲート電極１１２を形成する。
続いて、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜１１３（第１絶縁膜）をプラズマＣＶＤ法等により、例えば５０〜１５０ｎｍの厚さに成膜する。なお、この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。 In the thin film semiconductor device of this embodiment, as shown in FIG. 2A, first, a glass substrate 111 (translucent substrate) is used as a substrate, and a gate electrode 112 (first electrode) is formed on a surface 111a of the glass substrate 111. A gate insulating film 113 is disposed on the glass substrate 111 including the gate electrode 112.
Specifically, a conductive metal such as aluminum, tantalum, molybdenum, titanium, or chromium, or an alloy containing any of these metals as a main component is formed on the entire surface of the glass substrate 111 by a sputtering method or the like. After forming a conductive film such as polycrystalline silicon, the conductive film is patterned into a predetermined shape by a photolithography method. That is, after a photoresist is applied on the formed conductive film, the conductive film is patterned by exposing the photoresist, developing, etching the conductive film, and removing the photoresist to form a gate electrode 112 having a predetermined width. Form.
Subsequently, a gate insulating film 113 (first insulating film) made of a silicon oxide film, a silicon nitride film, or the like is formed to a thickness of, for example, 50 to 150 nm by a plasma CVD method or the like. Note that as the source gas used in this step, a mixed gas of TEOS and oxygen gas or the like is preferable.

次に、図２（ｂ）に示すように、ゲート絶縁膜１１３上に半導体層１１４をフォトリソグラフィー法によって形成する。
具体的には、ゲート絶縁膜１１３上に非晶質シリコン膜を配置し、さらにこの非晶質シリコン膜の上にフォトレジストを配置する。その後、フォトレジストの露光、現像、非晶質シリコン膜２１のエッチング、フォトレジストの除去を行うことによって、非晶質シリコン膜のパターニングを行うで半導体層１１４を形成する。 Next, as shown in FIG. 2B, a semiconductor layer 114 is formed on the gate insulating film 113 by photolithography.
Specifically, an amorphous silicon film is disposed on the gate insulating film 113, and a photoresist is disposed on the amorphous silicon film. Then, the semiconductor layer 114 is formed by patterning the amorphous silicon film by exposing the photoresist, developing, etching the amorphous silicon film 21, and removing the photoresist.

そして、図２（ｃ）に示すように、半導体層１１４上に絶縁膜１１５を配置し、さらにこの絶縁膜１１５を介して半導体層１１４上にポジ型のフォトレジスト１１６を配置した後、ガラス基板１１１の裏面１１１ｂ側から露光する。そして、洗浄液によってガラス基板１１１の表面を洗浄することによって、図２（ｄ）示すように、所定形状にフォトレジスト１１６をパターニングする。
具体的には、シリコン酸化膜、シリコン窒化膜等からなる絶縁膜１１５をプラズマＣＶＤ法等により、例えば５０〜１５０ｎｍの厚さに成膜する。なお、この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
続いて、絶縁膜１１５上にポジ型のフォトレジストを配置し、このフォトレジストをゲート電極１１２をマスクとしてガラス基板１１１の裏面１１１ｂ側から露光する。この際、露光量をゲート電極１１２の幅とパターニングされた際のフォトレジスト１１６の幅とが同一となる露光量に対して、不足気味の露光量でフォトレジスト１１６を露光することによって、洗浄後のフォトレジスト１１６の幅がゲート電極１１２の幅よりも広くすることができる。すなわち、露光量を調整することによって、容易にパターニング後のフォトレジスト１１６の幅を調整することができる。 Then, as shown in FIG. 2C, an insulating film 115 is disposed on the semiconductor layer 114, and a positive photoresist 116 is disposed on the semiconductor layer 114 via the insulating film 115, and then a glass substrate. The light is exposed from the rear surface 111b side of the light source 111. Then, by cleaning the surface of the glass substrate 111 with a cleaning liquid, the photoresist 116 is patterned into a predetermined shape as shown in FIG.
Specifically, the insulating film 115 made of a silicon oxide film, a silicon nitride film, or the like is formed to a thickness of, for example, 50 to 150 nm by a plasma CVD method or the like. Note that as the source gas used in this step, a mixed gas of TEOS and oxygen gas or the like is preferable.
Subsequently, a positive photoresist is disposed on the insulating film 115, and this photoresist is exposed from the back surface 111b side of the glass substrate 111 using the gate electrode 112 as a mask. At this time, the photoresist 116 is exposed with an insufficient exposure amount with respect to the exposure amount in which the width of the gate electrode 112 and the width of the photoresist 116 when patterned are the same. The width of the photoresist 116 can be made wider than the width of the gate electrode 112. That is, by adjusting the exposure amount, the width of the patterned photoresist 116 can be easily adjusted.

次に、図３（ｅ）に示すように、パターニングされたフォトレジスト１１６をマスクとして半導体層１１４に対してイオン注入を行うことによってソース・ドレイン領域１１４ａ，１１４ｂを形成する。
具体的には、高濃度の不純物イオン（リンイオンまたはボロンイオン）を約０．１×１０15〜約１０×１０15／ｃｍ2のドーズ量で打ち込み、高濃度ソース領域１１４ａ（ソース領域）、及び高濃度ドレイン領域１１４ｂ（ドレイン領域）を形成する。そして、半導体層１１４において不純物イオンが注入されなかった部位がチャネル領域１１４ｃとして形成される。この際、上述のように、パターニングされたフォトレジスト１１６の幅がゲート電極１１２の幅よりも広いため、チャネル領域１１４ｃの幅もゲート電極１１２の幅よりも広くなる。
なお、以下、チャネル領域の幅よりも狭い幅を有するゲート電極をオフセット型のゲート電極と称する。また、これに対し、チャネル領域の幅よりも広い幅を有するゲート電極を非オフセット型のゲート電極と称する。 Next, as shown in FIG. 3E, source / drain regions 114a and 114b are formed by performing ion implantation on the semiconductor layer 114 using the patterned photoresist 116 as a mask.
Specifically, high-concentration impurity ions (phosphorus ions or boron ions) are implanted at a dose of about 0.1 × 10 15 to about 10 × 10 15 / cm 2 , a high-concentration source region 114a (source region), and A high concentration drain region 114b (drain region) is formed. A portion of the semiconductor layer 114 where no impurity ions are implanted is formed as a channel region 114c. At this time, since the width of the patterned photoresist 116 is wider than the width of the gate electrode 112 as described above, the width of the channel region 114 c is also wider than the width of the gate electrode 112.
Hereinafter, a gate electrode having a width smaller than that of the channel region is referred to as an offset type gate electrode. On the other hand, a gate electrode having a width wider than that of the channel region is referred to as a non-offset type gate electrode.

このようにして製造された本実施形態に係る薄膜半導体装置の製造方法によれば、容易にフォトレジスト１１６をパターニングすることができるため、容易にオフセット型のゲート電極あるいは非オフセット型のゲート電極を作り分けることが可能となる。なお、フォトレジスト１１６を露光した後に洗浄に用いられる洗浄液の成分や洗浄時間を変化させることによっても容易にパターニングされたフォトレジスト１１６の幅を規定することができる。   According to the method of manufacturing the thin film semiconductor device according to the present embodiment manufactured as described above, the photoresist 116 can be easily patterned. Therefore, an offset type gate electrode or a non-offset type gate electrode can be easily formed. It becomes possible to make them separately. Note that the width of the patterned photoresist 116 can be easily defined by changing the components of the cleaning liquid used for cleaning and the cleaning time after exposing the photoresist 116.

そして、図３（ｆ）に示すように、パターニングされたフォトレジスト１１６を除去し、その後、ソース電極１１８、ドレイン電極１１９を各々高濃度ソース領域１１４ａ、高濃度ドレイン領域１１４ｂに接続することによって、本実施形態に係る薄膜半導体装置と外部との接続が可能となる。
具体的には、所定形状にパターンニングしたフォトレジストを形成した後、このフォトレジストを介して絶縁膜１１５のドライエッチングを行い、絶縁膜１１５において高濃度ソース領域１１４ａ及び高濃度ドレイン領域１１４ｂに対応する部分にコンタクトホール１２０、１２１をそれぞれ形成する。
さらに、絶縁膜１１５の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、クロム又はこれらの金属のいずれかを主成分とする合金、若しくは多結晶シリコンを主成分とする材料等の導電膜を、スパッタリング法等によりベタ状に成膜する。その後、導電膜をフォトリソグラフィー法によってパターニングし、４００〜８００ｎｍの厚さのソース電極１１８、ドレイン電極１１９を形成する。 Then, as shown in FIG. 3F, the patterned photoresist 116 is removed, and then the source electrode 118 and the drain electrode 119 are connected to the high-concentration source region 114a and the high-concentration drain region 114b, respectively. The thin film semiconductor device according to the present embodiment can be connected to the outside.
Specifically, after a photoresist patterned in a predetermined shape is formed, the insulating film 115 is dry-etched through the photoresist, and the insulating film 115 corresponds to the high concentration source region 114a and the high concentration drain region 114b. Contact holes 120 and 121 are formed in the portions to be formed.
Further, a conductive film made of aluminum, titanium, titanium nitride, tantalum, molybdenum, chromium, an alloy mainly containing any of these metals, or a material mainly containing polycrystalline silicon is formed on the entire surface of the insulating film 115. Then, a solid film is formed by sputtering or the like. Thereafter, the conductive film is patterned by a photolithography method to form a source electrode 118 and a drain electrode 119 having a thickness of 400 to 800 nm.

図４は、上述の製造方法によって製造された薄膜半導体装置の断面図であり、（ａ）がオフセット型のゲート電極１１２ａを有する薄膜半導体装置の断面図であり、（ｂ）が非オフセット型のゲート電極１１２ｂを有する薄膜半導体装置の断面図である。
このように異なる構造を有する薄膜半導体装置は、各々異なる特性を有しており、図４（ａ）に示したオフセット型のゲート電極１１２ａを有する薄膜半導体装置によれば、オフリーク電流を少なくすることができ、図４（ｂ）に示した非オフセット型のゲート電極１１２ｂを有する薄膜半導体装置によれば、オン電流を大きくすることができる。 4A and 4B are cross-sectional views of the thin film semiconductor device manufactured by the above-described manufacturing method. FIG. 4A is a cross sectional view of the thin film semiconductor device having the offset type gate electrode 112a, and FIG. It is sectional drawing of the thin film semiconductor device which has the gate electrode 112b.
The thin film semiconductor devices having different structures as described above have different characteristics, and according to the thin film semiconductor device having the offset type gate electrode 112a shown in FIG. According to the thin film semiconductor device having the non-offset type gate electrode 112b shown in FIG. 4B, the on-current can be increased.

次に、図５を参照して、チャネル領域１１４ｃを挟んで一対のゲート電極を有する薄膜半導体装置の製造方法について説明する。この一対のゲート電極を有する薄膜半導体装置の製造方法は、上述の単一のゲート電極１１２を有する薄膜半導体装置の製造方法と、図３（ｆ）に示す工程まで、同一であるため、ここでは、図３（ｆ）以降の工程について説明する。なお、説明の便宜上、図２及び図３において説明した、ゲート電極１１２を下ゲート電極を称し、ゲート絶縁膜１１３を下ゲート絶縁膜と称し、絶縁膜１１５を上ゲート絶縁膜と称する。   Next, a method for manufacturing a thin film semiconductor device having a pair of gate electrodes with the channel region 114c interposed therebetween will be described with reference to FIG. The manufacturing method of the thin film semiconductor device having the pair of gate electrodes is the same as the manufacturing method of the thin film semiconductor device having the single gate electrode 112 described above up to the step shown in FIG. A process after FIG. 3F will be described. For convenience of explanation, the gate electrode 112 described in FIGS. 2 and 3 is referred to as a lower gate electrode, the gate insulating film 113 is referred to as a lower gate insulating film, and the insulating film 115 is referred to as an upper gate insulating film.

一対のゲート電極を有する薄膜半導体装置の製造方法は、図５（ａ）に示すように、図３（ｆ）において示した上ゲート絶縁膜１１５（第２絶縁膜）上に上ゲート電極１２２（第２ゲート電極）をフォトグラフィー法によって形成する。
具体的には、上ゲート絶縁膜１１５上の全面に、スパッタリング法等により、導電性を有するアルミニウム、タンタル、モリブデン、チタン、クロム等の金属、又はこれらの金属のいずれかを主成分とする合金等、若しくはリンあるいはボロンが添加された低抵抗の多結晶シリコン等の導電膜を成膜した後、前記導電膜をフォトリソグラフィー法により所定形状にパターニングする。すなわち、成膜した導電膜上にフォトレジストを塗布した後、所定の開口を有するマスクを介してのフォトレジストの露光、現像、導電膜のエッチング、フォトレジストの除去を行うことにより、導電膜をパターニングして所定の幅のゲート電極１２２を形成する。
このように、上ゲート電極１２２は、所定の開口を有するマスクを介して露光されるため、その幅を任意に規定することができる。このため、任意の幅を有する上ゲート電極１１２を容易に形成することができる。 As shown in FIG. 5A, a method for manufacturing a thin film semiconductor device having a pair of gate electrodes includes an upper gate electrode 122 (second insulating film) on the upper gate insulating film 115 (second insulating film) shown in FIG. The second gate electrode) is formed by a photolithography method.
Specifically, a conductive metal such as aluminum, tantalum, molybdenum, titanium, or chromium, or an alloy containing any of these metals as a main component is formed on the entire surface of the upper gate insulating film 115 by a sputtering method or the like. , Or a conductive film such as low-resistance polycrystalline silicon to which phosphorus or boron is added, and then the conductive film is patterned into a predetermined shape by a photolithography method. That is, after applying a photoresist on the formed conductive film, exposure of the photoresist through a mask having a predetermined opening, development, etching of the conductive film, and removal of the photoresist are performed. The gate electrode 122 having a predetermined width is formed by patterning.
Thus, since the upper gate electrode 122 is exposed through the mask having a predetermined opening, its width can be arbitrarily defined. Therefore, the upper gate electrode 112 having an arbitrary width can be easily formed.

なお、上ゲート電極１２２を透光性を有する導電性材料によって形成する場合には、上ゲート電極１２２上に配置されるフォトレジストを下ゲート電極１１２をマスクとして露光し、さらに現像、導電性材料のエッチング、フォトレジストの除去を行うことによって上ゲート電極１２２を形成することができる。なお、この際であっても、フォトレジストの露光量を調整することによって、下ゲート電極１１２の幅よりも広い幅を有する上ゲート電極１２２を形成することができる。なお、透光性を有する導電性材料としては、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛を用いることができる。   Note that in the case where the upper gate electrode 122 is formed using a light-transmitting conductive material, a photoresist disposed on the upper gate electrode 122 is exposed using the lower gate electrode 112 as a mask, and further developed and a conductive material. The upper gate electrode 122 can be formed by performing etching and removing the photoresist. Even in this case, the upper gate electrode 122 having a width wider than that of the lower gate electrode 112 can be formed by adjusting the exposure amount of the photoresist. Note that indium tin oxide (ITO) or indium zinc oxide can be used as the light-transmitting conductive material.

このようにして製造される薄膜半導体装置によれば、下ゲート電極１１２を容易にオフセット型あるいは非オフセット型のゲート電極に作り分けることができると共に、上ゲート電極１２２を容易にオフセット型あるいは非オフセット型のゲート電極に作り分けることができる。   According to the thin film semiconductor device manufactured as described above, the lower gate electrode 112 can be easily formed as an offset type or non-offset type gate electrode, and the upper gate electrode 122 can be easily formed as an offset type or non-offset type. Different types of gate electrodes can be formed.

そして、図５（ｂ）に示すように、シリコン酸化膜、シリコン窒化膜等からなる絶縁膜１２３をプラズマＣＶＤ法等によって成膜する。なお、この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
その後、図５（ｃ）に示すように、ソース電極１１８、ドレイン電極１１９を各々高濃度ソース領域１１４ａ、高濃度ドレイン領域１１４ｂに接続することによって、本実施形態に係る薄膜半導体装置と外部との接続が可能となる。 Then, as shown in FIG. 5B, an insulating film 123 made of a silicon oxide film, a silicon nitride film or the like is formed by a plasma CVD method or the like. Note that as the source gas used in this step, a mixed gas of TEOS and oxygen gas or the like is preferable.
Thereafter, as shown in FIG. 5C, the source electrode 118 and the drain electrode 119 are connected to the high-concentration source region 114a and the high-concentration drain region 114b, respectively, so that the thin film semiconductor device according to the present embodiment and the outside are connected. Connection is possible.

図６は、この製造方法によって製造された薄膜半導体装置の断面図であり、（ａ）がオフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置の断面図であり、（ｂ）がオフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置の断面図であり、（ｃ）が非オフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置の断面図であり、（ｄ）が非オフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置の断面図である。   FIG. 6 is a cross-sectional view of a thin film semiconductor device manufactured by this manufacturing method. FIG. 6A is a cross-sectional view of a thin film semiconductor device having an offset type lower gate electrode 112 and a non-offset type upper gate electrode 122. 2B is a cross-sectional view of a thin film semiconductor device having an offset type lower gate electrode 112 and an offset type upper gate electrode 122, and FIG. 2C is a non-offset type lower gate electrode 112 and a non-offset type. 2 is a cross-sectional view of a thin film semiconductor device having an upper gate electrode 122, and FIG. 4D is a cross-sectional view of a thin film semiconductor device having a non-offset type lower gate electrode 112 and an offset type upper gate electrode 122.

ここで、薄膜半導体装置のオフリーク電流を少なくするには、ゲート電極の幅をチャネル領域の幅よりも小さくすることによって実現でき、また、薄膜半導体装置のオン電流を大きくするためには、ゲート電極の幅をチャネル領域の幅よりも広くすることによって実現できる。
したがって、図６（ｃ）に示す、非オフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置が図６（ａ）〜（ｄ）に示した薄膜半導体装置の中で最もオン電流が大きくなる。また、図６（ｂ）に示す、オフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置が図６（ａ）〜（ｄ）に示した薄膜半導体装置の中で最もオフリーク電流が少なくなる。 Here, it is possible to reduce the off-leakage current of the thin film semiconductor device by making the width of the gate electrode smaller than the width of the channel region, and to increase the on current of the thin film semiconductor device, This can be realized by making the width of the channel wider than the channel region.
Therefore, the thin film semiconductor device having the non-offset type lower gate electrode 112 and the non-offset type upper gate electrode 122 shown in FIG. 6C is the same as the thin film semiconductor device shown in FIGS. Among them, the on-current becomes the largest. In addition, the thin film semiconductor device having the offset type lower gate electrode 112 and the offset type upper gate electrode 122 shown in FIG. 6B is the thin film semiconductor device shown in FIGS. The off-leakage current is the smallest.

また、半導体層１１４は、上部と下部とでその結晶性が異なる。通常、半導体層の上部は、半導体層１１４の下部に対して結晶性が良い。このため、上ゲート電極１２２の幅が薄膜半導体装置の特性に比較的に大きな影響を及ぼす。したがって、図６（ａ）に示す、オフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置が、図６（ｄ）に示す、非オフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置よりも若干オン電流が大きくなる。なお、図６（ａ）に示す、オフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置と、図６（ｄ）に示す、非オフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置とは、両者共、図６（ｃ）に示す、非オフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置よりもオン電流が小さく、図６（ｂ）に示す、オフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置よりもオフリーク電流が多い。   The crystallinity of the semiconductor layer 114 is different between the upper part and the lower part. In general, the upper part of the semiconductor layer has better crystallinity than the lower part of the semiconductor layer 114. For this reason, the width of the upper gate electrode 122 has a relatively large influence on the characteristics of the thin film semiconductor device. Therefore, the thin film semiconductor device having the offset-type lower gate electrode 112 and the non-offset-type upper gate electrode 122 shown in FIG. 6A has the non-offset-type lower gate electrode 112 shown in FIG. 6D. And the on-state current are slightly larger than those of the thin film semiconductor device having the offset type upper gate electrode 122. 6A, the thin film semiconductor device having the offset type lower gate electrode 112 and the non-offset type upper gate electrode 122, and the non-offset type lower gate electrode 112 shown in FIG. And the offset type upper gate electrode 122 are both thin film semiconductor devices having the non-offset type lower gate electrode 112 and the non-offset type upper gate electrode 122 shown in FIG. The on-current is smaller than that of the device, and the off-leakage current is larger than that of the thin film semiconductor device having the offset type lower gate electrode 112 and the offset type upper gate electrode 122 shown in FIG.

次に、図７を参照してＬＤＤ（Lightly Doped Drain）構造を有する半導体薄膜装置の製造方法の一例について説明する。
図７は、図６（ｂ）に示す、オフセット型の下ゲート電極１１２とオフセット型の上ゲート電極１２２とを有する薄膜半導体装置にＬＤＤ構造を採用する場合について説明するための図である。 Next, an example of a method for manufacturing a semiconductor thin film device having an LDD (Lightly Doped Drain) structure will be described with reference to FIG.
FIG. 7 is a diagram for explaining a case where the LDD structure is adopted in the thin film semiconductor device having the offset type lower gate electrode 112 and the offset type upper gate electrode 122 shown in FIG.

図７（ａ）に示すように、まず、図３（ｆ）に続いて、上ゲート絶縁膜１１５上にオフセット型の上ゲート電極１２２を形成する。その後、図７（ｂ）に示すように、上ゲート電極１２２をマスクとして低濃度イオンを半導体層１１４に注入する。具体的には、約０．１×１０13〜約１０×１０13／ｃｍ2のドーズ量で低濃度の不純物イオン（リンイオンまたはボロンイオン）を打ち込む。これによって、チャネル領域１１４ｃの幅と上ゲート電極１２２との幅の差分に対応した半導体層１１４の部位に低濃度の不純物イオンが注入された低濃度ソース領域１１４ｄ（ＬＤＤ領域）と低濃度ドレイン領域１１４ｅ（ＬＤＤ領域）とが形成される。このようなＬＤＤ構造を有する薄膜半導体装置によれば、オフリーク電流を低減させることができる。なお、この図に示すように、低濃度ソース領域１１４ｄと低濃度ドレイン領域１１４ｅとが形成されることによって、下ゲート電極１１２及び上ゲート電極１２２は、非オフセット型のゲート電極となる。 As shown in FIG. 7A, first, following FIG. 3F, an offset type upper gate electrode 122 is formed on the upper gate insulating film 115. Thereafter, as shown in FIG. 7B, low concentration ions are implanted into the semiconductor layer 114 using the upper gate electrode 122 as a mask. Specifically, low-concentration impurity ions (phosphorus ions or boron ions) are implanted at a dose of about 0.1 × 10 13 to about 10 × 10 13 / cm 2 . As a result, the low concentration source region 114d (LDD region) and the low concentration drain region in which the low concentration impurity ions are implanted into the portion of the semiconductor layer 114 corresponding to the difference between the width of the channel region 114c and the width of the upper gate electrode 122. 114e (LDD region). According to the thin film semiconductor device having such an LDD structure, off-leakage current can be reduced. As shown in this figure, the low concentration source region 114d and the low concentration drain region 114e are formed, so that the lower gate electrode 112 and the upper gate electrode 122 become non-offset type gate electrodes.

図８は、図７に示した、薄膜半導体装置と異なる構造を有するＬＤＤ構造を備えた薄膜半導体装置の断面図であり、（ａ）が図６（ｃ）に示した非オフセット型の下ゲート電極１１２と非オフセット型の上ゲート電極１２２とを有する薄膜半導体装置にＬＤＤ構造を採用した薄膜半導体装置の断面図であり、（ｂ）が低濃度ソース領域１１４ｄと低濃度ドレイン領域１１４ｅが形成された状態においても、上ゲート電極１２２がオフセット型となる薄膜半導体装置の断面図である。   8 is a cross-sectional view of the thin film semiconductor device having an LDD structure having a structure different from that of the thin film semiconductor device shown in FIG. 7, and FIG. 8A is a non-offset type lower gate shown in FIG. FIG. 11 is a cross-sectional view of a thin film semiconductor device adopting an LDD structure in a thin film semiconductor device having an electrode 112 and a non-offset type upper gate electrode 122, in which (b) shows a low concentration source region 114d and a low concentration drain region 114e formed. FIG. 6 is a cross-sectional view of a thin film semiconductor device in which the upper gate electrode 122 is an offset type even in the state where

図８（ａ）に示した薄膜半導体装置は、いわゆるゲートオーバーラップＬＤＤ構造を有するものであり、上ゲート電極１２２が低濃度ソース領域１１４ｄと低濃度ドレイン領域１１４ｅ上に重なるように形成されている。このような構造を有する薄膜半導体装置によれば、他のＬＤＤ構造を有する薄膜半導体装置と比較して大きなオン電流を得ることができる。なお、上ゲート電極１２２は、低濃度ソース領域１１４ｄあるいは低濃度ドレイン領域１１４ｅのどちらか一方だけと重なる構造であっても良い。
また、図８（ｂ）に示した半導体装置は、いわゆるオフセットＬＤＤ構造を有するものであり、上ゲート電極１２２が非オフセット型のゲート電極として構成されている。このような構造を有する薄膜半導体装置によれば、他のＬＤＤ構造を有する薄膜半導体装置と比較してオフリーク電流を少なくすることができる。 The thin film semiconductor device shown in FIG. 8A has a so-called gate overlap LDD structure, and is formed so that the upper gate electrode 122 overlaps the low concentration source region 114d and the low concentration drain region 114e. . According to the thin film semiconductor device having such a structure, a large on-current can be obtained as compared with a thin film semiconductor device having another LDD structure. Note that the upper gate electrode 122 may overlap with only one of the low concentration source region 114d and the low concentration drain region 114e.
The semiconductor device shown in FIG. 8B has a so-called offset LDD structure, and the upper gate electrode 122 is configured as a non-offset type gate electrode. According to the thin film semiconductor device having such a structure, the off-leakage current can be reduced as compared with the thin film semiconductor device having another LDD structure.

なお、図８（ａ）に示すゲートオーバーラップＬＤＤ構造を有する薄膜半導体装置を製造する場合には、図３（ｅ）に示す工程において、高濃度イオンではなく低濃度イオンを半導体層１１４に注入する（イオン注入工程）。その後、上ゲート電極１２２を形成し、この上ゲート電極１２２をマスクとして高濃度イオンを半導体層１１４に注入することによって製造される。
また、図８（ｂ）に示すオフセットＬＤＤ構造を有する薄膜半導体装置を製造する場合には、図３（ｆ）に示す工程後に、図８（ｂ）に示すチャネル領域１１４ｃに対応した幅を有するようにパターニングされたフォトレジストを上ゲート絶縁膜１１５上に形成し、このパターニングされたフォトレジストをマスクとして低濃度イオンを注入し、その後上ゲート電極１２２を形成することによって製造される。 When manufacturing the thin film semiconductor device having the gate overlap LDD structure shown in FIG. 8A, low concentration ions are implanted into the semiconductor layer 114 instead of high concentration ions in the step shown in FIG. (Ion implantation step). Thereafter, the upper gate electrode 122 is formed, and high concentration ions are implanted into the semiconductor layer 114 using the upper gate electrode 122 as a mask.
8B, the thin film semiconductor device having the offset LDD structure has a width corresponding to the channel region 114c shown in FIG. 8B after the process shown in FIG. 3F. The photoresist thus patterned is formed on the upper gate insulating film 115, low concentration ions are implanted using the patterned photoresist as a mask, and then the upper gate electrode 122 is formed.

なお、これらの上ゲート電極１２２と下ゲート電極１１２とを有する薄膜半導体装置において、上ゲート電極１２２と下ゲート電極１１２とは、電気的に絶縁されていても、また電気的に導通されていても良い。
例えば、上ゲート電極１２２と下ゲート電極１１２とが電気的に絶縁されている場合において、半導体層１１４の下側表面をチャネル領域とする下側ＴＦＴと半導体層１１４の上側表面をチャネル領域とする上側ＴＦＴとの閾値電圧（Ｖｔｈ）が異なる場合に、上ゲート電極１２２と下ゲート電極１１２とに異なる電圧を印加することによって、オフリーク電流を最小限に制御することが可能となる。しかしながら、このように、上ゲート電極１２２と下ゲート電極１１２とを絶縁する場合には、４端子のＴＦＴとなり、回路設計が煩雑となるものと考えられる。そこで、このような煩雑な回路設計が困難である場合には、上ゲート電極１２２と下ゲート電極１１２とを電気的に導通させることによって、３端子のＴＦＴとし、回路設計の煩雑化を避けることができる。 Note that in the thin film semiconductor device having the upper gate electrode 122 and the lower gate electrode 112, the upper gate electrode 122 and the lower gate electrode 112 are electrically insulated or electrically conductive. Also good.
For example, when the upper gate electrode 122 and the lower gate electrode 112 are electrically insulated, the lower TFT having the lower surface of the semiconductor layer 114 as a channel region and the upper surface of the semiconductor layer 114 as a channel region When the threshold voltage (Vth) is different from that of the upper TFT, by applying different voltages to the upper gate electrode 122 and the lower gate electrode 112, the off-leak current can be controlled to the minimum. However, when the upper gate electrode 122 and the lower gate electrode 112 are insulated from each other as described above, it becomes a four-terminal TFT and the circuit design is considered to be complicated. Therefore, when such complicated circuit design is difficult, the upper gate electrode 122 and the lower gate electrode 112 are electrically connected to form a three-terminal TFT, thereby avoiding complicated circuit design. Can do.

以上のように、本実施形態に係る薄膜半導体装置の製造方法によれば、容易に様々な特性を有する薄膜半導体装置を製造することができるので、図１に示した液晶装置１のＴＦＴ６及び駆動回路２０〜２３内に設けられる図示しないＴＦＴを各箇所に応じて好適にかつ容易に作り分けることができる。したがって、このような薄膜半導体装置を備える液晶装置１（電気光学装置）は、優れた発光特性を有することができる。   As described above, according to the method of manufacturing the thin film semiconductor device according to the present embodiment, the thin film semiconductor device having various characteristics can be easily manufactured. Therefore, the TFT 6 of the liquid crystal device 1 shown in FIG. TFTs (not shown) provided in the circuits 20 to 23 can be suitably and easily made according to each part. Accordingly, the liquid crystal device 1 (electro-optical device) including such a thin film semiconductor device can have excellent light emission characteristics.

図９は、本発明に係る液晶装置を直視型表示部として備えた電子機器の一例である携帯電話の斜視構成図であり、この携帯電話１３００は、本発明の表示装置（例えば上記実施形態の液晶装置）を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
なお、本発明に係る液晶装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、高精細表示が可能な小型の表示部を安価に提供することができる。 FIG. 9 is a perspective configuration diagram of a mobile phone which is an example of an electronic apparatus provided with the liquid crystal device according to the present invention as a direct-view display unit. The mobile phone 1300 is a display device according to the present invention (for example, the above-described embodiment). A liquid crystal device) as a small-sized display portion 1301, and includes a plurality of operation buttons 1302, an earpiece 1303, and a mouthpiece 1304.
The liquid crystal device according to the present invention is not limited to the above mobile phone, but is an electronic book, personal computer, digital still camera, liquid crystal television, viewfinder type or monitor direct view type video tape recorder, car navigation device, pager, electronic notebook. It can be suitably used as image display means for calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, etc., and a small display unit capable of high-definition display can be provided at low cost. .

以上、添付図面を参照しながら本発明に係る薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   The preferred embodiments of the method for manufacturing a thin film semiconductor device, the thin film semiconductor device, the electro-optical device, and the electronic apparatus according to the present invention have been described above with reference to the accompanying drawings. However, the present invention is not limited to the above embodiments. Needless to say. Various shapes, combinations, and the like of the constituent members shown in the above-described embodiments are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

電気光学装置の全体構成の一例を示す斜視図である。1 is a perspective view illustrating an example of an overall configuration of an electro-optical device. 薄膜半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a thin film semiconductor device. 薄膜半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a thin film semiconductor device. 図２及び図３に示す製造方法によって製造された薄膜半導体装置の断面図である。It is sectional drawing of the thin film semiconductor device manufactured by the manufacturing method shown in FIG.2 and FIG.3. 一対のゲート電極を有する薄膜半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of the thin film semiconductor device which has a pair of gate electrode. 図５に示す製造方法によって製造された薄膜半導体装置の断面図である。It is sectional drawing of the thin film semiconductor device manufactured by the manufacturing method shown in FIG. ＬＤＤ構造を有する半導体薄膜装置の製造方法の一例について説明するための図である。It is a figure for demonstrating an example of the manufacturing method of the semiconductor thin film device which has a LDD structure. 図７に示した薄膜半導体装置と異なる構造を有するＬＤＤ構造を備えた薄膜半導体装置の断面図である。It is sectional drawing of the thin film semiconductor device provided with the LDD structure which has a structure different from the thin film semiconductor device shown in FIG. 電子機器の一形態である携帯電話機の斜視構成図である。1 is a perspective configuration diagram of a mobile phone that is one form of an electronic device.

符号の説明Explanation of symbols

１１１……ガラス基板（透光性基板）、１１２……ゲート電極，下ゲート電極（第１電極）、１１３……ゲート絶縁膜，下ゲート絶縁膜（第１絶縁膜）、１１４……半導体層、１１４ａ，１１４ｂ……ソース・ドレイン領域、１１４ｃ……チャネル領域、１１５……絶縁膜，上ゲート絶縁膜（第２絶縁膜）、１１６……フォトレジスト、１２２……上ゲート電極（第２電極）


111... Glass substrate (translucent substrate), 112... Gate electrode, lower gate electrode (first electrode), 113... Gate insulating film, lower gate insulating film (first insulating film), 114. 114a, 114b ... source / drain regions, 114c ... channel regions, 115 ... insulating film, upper gate insulating film (second insulating film), 116 ... photoresist, 122 ... upper gate electrode (second electrode) )


Claims (13)

第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層とが透光性基板の表面側に順次積層され、
前記第１絶縁膜を介して前記チャネル領域と対向配置される第１ゲート電極を備える薄膜半導体装置の製造方法であって、
前記透光性基板上に遮光性を有する前記第１ゲート電極を形成する工程と、
該第１ゲート電極を含む前記透光性基板上に前記第１絶縁膜を配置する工程と、
該第１絶縁膜上に前記半導体層を配置する工程と、
該半導体層上にポジ型のフォトレジストを配置する工程と、
前記フォトレジストを前記第１ゲート電極をマスクとして前記透光性基板の裏面側から露光して所定形状にパターニングする工程と、
このパターニングされたフォトレジストをマスクとして前記半導体層に対してイオン注入を行うことによって前記ソース・ドレイン領域を形成する工程と
を有することを特徴とする薄膜半導体装置の製造方法。 A first insulating film and a semiconductor layer having a channel region and source / drain regions are sequentially stacked on the surface side of the translucent substrate,
A method of manufacturing a thin film semiconductor device comprising a first gate electrode disposed opposite to the channel region via the first insulating film,
Forming the light-shielding first gate electrode on the light-transmitting substrate;
Disposing the first insulating film on the translucent substrate including the first gate electrode;
Disposing the semiconductor layer on the first insulating film;
Disposing a positive photoresist on the semiconductor layer;
Exposing the photoresist from the back side of the translucent substrate using the first gate electrode as a mask and patterning it into a predetermined shape;
Forming the source / drain regions by ion-implanting the semiconductor layer using the patterned photoresist as a mask. A method for manufacturing a thin film semiconductor device, comprising: パターニングされた前記フォトレジストの幅は、前記第１ゲート電極の幅より広いことを特徴とする請求項１記載の薄半導体装置の製造方法。 2. The method of manufacturing a thin semiconductor device according to claim 1, wherein the width of the patterned photoresist is wider than the width of the first gate electrode. 第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層と、第２絶縁膜とが透光性基板の表面側に順次積層され、
前記第１絶縁膜を介して前記チャネル領域と対向配置される第１ゲート電極と、前記第２絶縁膜を介して前記チャネル領域と対向配置される第２ゲート電極とを備える薄膜半導体装置の製造方法であって、
前記透光性基板上に遮光性を有する前記第１ゲート電極を形成する工程と、
該第１ゲート電極を含む前記透光性基板上に前記第１絶縁膜を配置する工程と、
該第１絶縁膜上に前記半導体層を配置する工程と、
該半導体層上に第２絶縁膜を配置する工程と、
該第２絶縁膜上にポジ型のフォトレジストを配置する工程と、
前記フォトレジストを前記第１ゲート電極をマスクとして前記透光性基板の裏面側から露光して所定形状にパターニングする工程と、
このパターニングされたフォトレジストをマスクとして前記半導体層に対してイオン注入を行うことによって前記ソース・ドレイン領域を形成する工程と、
前記半導体層上に前記第２ゲート電極を形成する工程と
を有することを特徴とする薄膜半導体装置の製造方法。 A first insulating film, a semiconductor layer having a channel region and source / drain regions, and a second insulating film are sequentially stacked on the surface side of the light-transmitting substrate;
A thin film semiconductor device comprising: a first gate electrode disposed opposite to the channel region via the first insulating film; and a second gate electrode disposed opposite to the channel region via the second insulating film. A method,
Forming the light-shielding first gate electrode on the light-transmitting substrate;
Disposing the first insulating film on the translucent substrate including the first gate electrode;
Disposing the semiconductor layer on the first insulating film;
Disposing a second insulating film on the semiconductor layer;
Disposing a positive photoresist on the second insulating film;
Exposing the photoresist from the back side of the translucent substrate using the first gate electrode as a mask and patterning it into a predetermined shape;
Forming the source / drain regions by ion-implanting the semiconductor layer using the patterned photoresist as a mask;
Forming the second gate electrode on the semiconductor layer. A method of manufacturing a thin film semiconductor device, comprising: パターニングされた前記フォトレジストの幅は、前記第１ゲート電極の幅より広いことを特徴とする請求項３記載の薄膜半導体装置の製造方法。 4. The method of manufacturing a thin film semiconductor device according to claim 3, wherein the width of the patterned photoresist is wider than the width of the first gate electrode. 前記第２ゲート電極は、その幅が前記第１ゲート電極の幅よりも狭く形成されることを特徴とする請求項３または４記載の薄膜半導体装置の製造方法。 5. The method of manufacturing a thin film semiconductor device according to claim 3, wherein the second gate electrode has a width narrower than that of the first gate electrode. 前記第２ゲート電極をマスクとして前記半導体層にイオンを注入することによって、前記チャネル領域と前記ソース・ドレイン領域との間に、前記チャネル領域より不純物濃度の低いＬＤＤ領域を形成する工程を有することを特徴とする請求項４または５記載の薄膜半導体装置の製造方法。 Forming a LDD region having an impurity concentration lower than that of the channel region between the channel region and the source / drain regions by implanting ions into the semiconductor layer using the second gate electrode as a mask; 6. A method of manufacturing a thin film semiconductor device according to claim 4 or 5. 前記第２ゲート電極は、その幅が前記第１ゲート電極の幅よりも広く形成されることを特徴とする請求項３または４いずれかに記載の薄膜半導体装置の製造方法。 5. The method of manufacturing a thin film semiconductor device according to claim 3, wherein the second gate electrode has a width wider than that of the first gate electrode. 前記第２ゲート電極を形成する工程において、
前記半導体層上に透光性を有する第２ゲート電極材料を配置する工程と、
該第２ゲート電極材料上に第２ゲート用フォトレジストを配置する工程と、
前記第１ゲート電極をマスクとして前記透光性基板の裏面側から前記第２ゲート用フォトレジストを露光した後に洗浄することによって前記第２ゲート用フォトレジストをパターニングする工程と、
パターニングされた前記第２ゲート用フォトレジストに基づいて前記第２ゲート電極材料をエッチングする工程と、
前記第２ゲート用フォトレジストを除去する工程と
を有することを特徴とする請求項３〜７いずれかに記載の薄膜半導体装置の製造方法。 In the step of forming the second gate electrode,
Disposing a light-transmitting second gate electrode material on the semiconductor layer;
Disposing a second gate photoresist on the second gate electrode material;
Patterning the second gate photoresist by washing after exposing the second gate photoresist from the back side of the translucent substrate using the first gate electrode as a mask;
Etching the second gate electrode material based on the patterned second gate photoresist;
The method for manufacturing a thin film semiconductor device according to claim 3, further comprising: removing the second gate photoresist. 第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層と、第２絶縁膜とが透光性基板の表面側に順次積層され、
前記第１絶縁膜を介して前記チャネル領域と対向配置される第１ゲート電極と、前記第２絶縁膜を介して前記チャネル領域と対向配置される第２ゲート電極とを備える薄膜半導体装置の製造方法であって、
前記透光性基板上に遮光性を有する前記第１ゲート電極を形成する工程と、
該第１ゲート電極を含む前記透光性基板上に前記第１絶縁膜を配置する工程と、
該第１絶縁膜上に前記半導体層を配置する工程と、
該半導体層上に第２絶縁膜を配置する工程と、
該第２絶縁膜上にポジ型のフォトレジストを配置する工程と、
前記フォトレジストを前記第１ゲート電極をマスクとして前記透光性基板の裏面側から露光して所定形状にパターニングする工程と、
このパターニングされたフォトレジストをマスクとして前記半導体層にイオン注入を行うイオン注入工程と、
該第２絶縁膜上にパターニングされた前記フォトレジストの幅より広い幅を有する第２ゲート電極を形成する工程と、
前記第２ゲート電極をマスクとして前記イオン注入工程よりも高濃度のイオン注入を行うことによって前記ソース・ドレイン領域を形成する工程と
を有することを特徴とする薄膜半導体装置の製造方法。 A first insulating film, a semiconductor layer having a channel region and source / drain regions, and a second insulating film are sequentially stacked on the surface side of the light-transmitting substrate;
A thin film semiconductor device comprising: a first gate electrode disposed opposite to the channel region via the first insulating film; and a second gate electrode disposed opposite to the channel region via the second insulating film. A method,
Forming the light-shielding first gate electrode on the light-transmitting substrate;
Disposing the first insulating film on the translucent substrate including the first gate electrode;
Disposing the semiconductor layer on the first insulating film;
Disposing a second insulating film on the semiconductor layer;
Disposing a positive photoresist on the second insulating film;
Exposing the photoresist from the back side of the translucent substrate using the first gate electrode as a mask and patterning it into a predetermined shape;
An ion implantation step of implanting ions into the semiconductor layer using the patterned photoresist as a mask;
Forming a second gate electrode having a width wider than the width of the patterned photoresist on the second insulating film;
Forming the source / drain region by performing ion implantation at a concentration higher than that of the ion implantation step using the second gate electrode as a mask. 第１絶縁膜と、チャネル領域及びソース・ドレイン領域を有する半導体層と、第２絶縁膜とが透光性基板の表面側に順次積層され、
前記第１絶縁膜を介して前記チャネル領域に対して対向配置される第１ゲート電極と、前記第２絶縁膜を介して前記チャネル領域に対して対向配置される第２ゲート電極とを備える薄膜半導体装置であって、
前記第１ゲート電極及び前記第２ゲート電極のうち、少なくともいずれか一方の幅が前記チャネル領域の幅よりも狭いことを特徴とする薄膜半導体装置。 A first insulating film, a semiconductor layer having a channel region and source / drain regions, and a second insulating film are sequentially stacked on the surface side of the light-transmitting substrate;
A thin film comprising: a first gate electrode disposed opposite to the channel region via the first insulating film; and a second gate electrode disposed opposite to the channel region via the second insulating film. A semiconductor device,
A thin film semiconductor device, wherein a width of at least one of the first gate electrode and the second gate electrode is narrower than a width of the channel region. 前記半導体層は、前記チャネル領域と前記ソース・ドレイン領域との間に、前記ソース・ドレイン領域より低濃度の不純物濃度で形成されるＬＤＤ領域を備えることを特徴とする請求項１０記載の薄膜半導体装置。 11. The thin film semiconductor according to claim 10, wherein the semiconductor layer includes an LDD region formed with an impurity concentration lower than that of the source / drain region between the channel region and the source / drain region. apparatus. 請求項１〜９いずれかに記載の薄膜半導体装置の製造方法によって製造された薄膜半導体装置、請求項１０または１１記載の薄膜半導体装置を備えることを特徴とする電気光学装置。 An electro-optical device comprising the thin film semiconductor device manufactured by the method for manufacturing a thin film semiconductor device according to claim 1, and the thin film semiconductor device according to claim 10 or 11. 請求項１２記載の電気光学装置を備えることを特徴とする電子機器。

An electronic apparatus comprising the electro-optical device according to claim 12.

JP2003294687A 2003-08-18 2003-08-18 Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus Withdrawn JP2005064344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003294687A JP2005064344A (en) 2003-08-18 2003-08-18 Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003294687A JP2005064344A (en) 2003-08-18 2003-08-18 Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2005064344A true JP2005064344A (en) 2005-03-10

Family

ID=34371179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003294687A Withdrawn JP2005064344A (en) 2003-08-18 2003-08-18 Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2005064344A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1701204A1 (en) 2005-03-08 2006-09-13 Sony Corporation Backlight device and liquid crystal display apparatus
WO2006096904A1 (en) * 2005-03-16 2006-09-21 Newsouth Innovations Pty Limited Photolithography method for contacting thin-film semiconductor structures
JP2007121788A (en) * 2005-10-31 2007-05-17 Hitachi Displays Ltd Active matrix substrate and liquid crystal display apparatus using the same
JP2007157986A (en) * 2005-12-05 2007-06-21 Sharp Corp Device with transistor
JP2011119714A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2013247270A (en) * 2012-05-28 2013-12-09 Sony Corp Imaging device and imaging display system
JP2014232880A (en) * 2008-11-13 2014-12-11 株式会社半導体エネルギー研究所 Semiconductor device
JP2015084430A (en) * 2009-07-23 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
KR101846835B1 (en) * 2009-12-15 2018-04-09 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 Photoresists and methods for use thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1701204A1 (en) 2005-03-08 2006-09-13 Sony Corporation Backlight device and liquid crystal display apparatus
WO2006096904A1 (en) * 2005-03-16 2006-09-21 Newsouth Innovations Pty Limited Photolithography method for contacting thin-film semiconductor structures
JP2007121788A (en) * 2005-10-31 2007-05-17 Hitachi Displays Ltd Active matrix substrate and liquid crystal display apparatus using the same
JP2007157986A (en) * 2005-12-05 2007-06-21 Sharp Corp Device with transistor
JP2014232880A (en) * 2008-11-13 2014-12-11 株式会社半導体エネルギー研究所 Semiconductor device
JP2015084430A (en) * 2009-07-23 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2011119714A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
US9093328B2 (en) 2009-11-06 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor with a crystalline region and manufacturing method thereof
US9853066B2 (en) 2009-11-06 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10079251B2 (en) 2009-11-06 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11315954B2 (en) 2009-11-06 2022-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11710745B2 (en) 2009-11-06 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11961842B2 (en) 2009-11-06 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101846835B1 (en) * 2009-12-15 2018-04-09 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 Photoresists and methods for use thereof
CN103456753A (en) * 2012-05-28 2013-12-18 索尼公司 Image pickup unit and image pickup display system
JP2013247270A (en) * 2012-05-28 2013-12-09 Sony Corp Imaging device and imaging display system

Similar Documents

Publication Publication Date Title
JP5380037B2 (en) Method for manufacturing semiconductor device
JP5600762B2 (en) Semiconductor device
US6900464B2 (en) Thin film transistor device and method of manufacturing the same, and liquid crystal display device
JP4294622B2 (en) Method for manufacturing semiconductor device
JP4076648B2 (en) Semiconductor device
JP4485078B2 (en) Method for manufacturing semiconductor device
US7238963B2 (en) Self-aligned LDD thin-film transistor and method of fabricating the same
US7667287B2 (en) Thin film transistor and method of fabricating thin film transistor substrate
US7319236B2 (en) Semiconductor device and electronic device
JP2003273361A (en) Semiconductor device and manufacturing method thereof
US20110263053A1 (en) Method for manufacturing pixel structure
CN109952532B (en) Array substrate, display device and method for manufacturing array substrate
JP2005079283A (en) Thin film semiconductor device and its manufacturing method, electro-optical device, and electronic apparatus
US7122830B2 (en) Semiconductor device and method of manufacturing the same
JP4063266B2 (en) Thin film semiconductor device manufacturing method, thin film semiconductor device, electro-optical device, and electronic apparatus
JP2005064344A (en) Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus
JP2008177457A (en) Method of manufacturing semiconductor device, method of manufacturing electro-optic device, and half-tone mask
JP2000243975A5 (en)
US6847414B2 (en) Manufacturing method for liquid crystal display
JP4298768B2 (en) Semiconductor device
JP4485481B2 (en) Method for manufacturing semiconductor device
JP2008083731A (en) Semiconductor device
JP4704363B2 (en) Method for manufacturing semiconductor device
JP4447584B2 (en) Display device and electronic device
JP4481363B2 (en) Display device and electronic device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107