JP2005062382A - ディスプレイ駆動回路及び表示装置 - Google Patents

Abstract

【課題】ディスプレイパネルの全体輝度を低下させることなく、データ線の配線抵抗による電圧降下に起因するディスプレイパネルの輝度むらを効果的に低減するディスプレイ駆動回路及び表示装置を提供する。
【解決手段】 マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御するデータ駆動回路を備える。
【選択図】 図９

Description

本発明は、有機ＥＬ（ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）素子等の発光素子を用いたディスプレイ駆動回路及び表示装置に関する。

従来のパッシブマトリクス型ディスプレイ表示装置の構成を図１に示す。

図１のディスプレイ表示装置は、データ駆動回路２と、スキャン回路４と、パッシブマトリクス型有機ＥＬディスプレイ６とを含む。ディスプレイ６においては、複数の有機ＥＬ素子が発光素子としてマトリクス状に配設されており、各発光素子（画素）はデータ駆動回路２からのデータ線とスキャン回路４からのスキャン線の各交点に接続されている。各交点において、有機ＥＬ素子の発光層がデータ線（アノード）とスキャン線（カソード）間に挟持されている。

図２は、図１のディスプレイ表示装置に適用される、従来のパッシブマトリクス駆動方式を説明するための波形図である。

図２に示したように、従来のパッシブマトリクス駆動方式では、１フレーム期間をスキャン線数で等間隔に時分割して表示素子を駆動する。ここで、データ駆動回路に接続されるデータ線（アノード）には、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）等の透明電極が用いられる。スキャン回路に接続されるスキャン線（カソード）には、アルミニウム電極等が用いられる。

有機ＥＬ素子の発光輝度は電流に比例し、その温度依存性が低いため、電流での制御が容易である。このため、一般的に有機ＥＬディスプレイでは電流パルス駆動が用いられることが多い。

同一の素子構成・同一の開口率でスキャン線数を変えたときに、同一の輝度を実現するには、輝度は電流パルスの面積、すなわち（電流波高値）×（印加時間（パルス幅））に比例するので、例えばスキャン線数を２倍（デューティ比を１／２）にした場合には印加時間を１／２となるように構成すればよい。この場合に、１フレーム期間が一定（例えば６０Ｈｚ）であれば、その期間内のスキャン線数と上記パルスのデューティ比は反比例する。

図３は、有機ＥＬ素子の電圧・電流特性の電流パルス・デューティ比依存性を説明するための図である。

図３に示したように、有機ＥＬ素子の端子間電圧Ｖは電流パルス・デューティ比に大きく依存しており、電流パルス・デューティ比が小さくなるほど、端子間電圧Ｖは増加する傾向にある。

以上のことから、パッシブマトリクス駆動方式においては、スキャン線数により有機ＥＬ素子の所要電流波高値・駆動電圧が大きく異なり、スキャン線数の増加は、電流波高値並びに駆動電圧の増加を招く。しかしながら、駆動回路の耐圧には制限があり、この値を超えて電圧を印加することはできない。

一方で、ディスプレイ・パネルの高精細化や大型化は、ＩＴＯ等の透明電極の配線抵抗を増加する要因となる。図４は、データ駆動回路２に接続されるデータ線でのＩＴＯ等の透明電極の配線抵抗に起因する電圧降下を説明するための図である。

図４に示したように、データ駆動回路２の出力端子から遠くに配置された発光素子（有機ＥＬ素子）ほどアノード（データ線）での電圧降下が大きくなる。最遠端で電圧降下が最大、すなわち最も遠い位置に配置された発光素子に印加することのできる端子間電圧は最小となる。上述のディスプレイ表示装置において、データ駆動回路の電源電圧には上限があるため、流すことのできる電流波高値も最遠端の発光素子において最小となる。

図５は、有機ＥＬ素子の電圧・電流特性とデータ線での電圧降下による電流制限を説明するための図である。

図５に示したように、データ駆動回路の電圧をＶ_Ｈに設定すると、データ駆動回路の端子電圧Ｖ_０はＶ_Ｈより０〜数百ｍＶ低い値になる（図５中の破線で示す）。有機ＥＬ素子等の発光素子の電圧・電流（Ｖ−Ｉ）特性曲線が図５の右上がりのカーブで示されるとき、ＩＴＯ等の透明電極の抵抗Ｒ_０〜Ｒ_Ｎが小さく電圧降下が無視できる場合には、データ駆動回路（電流源）が指定した電流を流すことができる。一方、抵抗Ｒ_０〜Ｒ_Ｎが大きく電圧降下が無視できない場合には、図５中の（Ｖ_０，０）を通る右下がりの負荷曲線で電流が制限され、発光素子を流れる電流Ｉとそのときの端子間電圧Ｖは、負荷曲線と電圧・電流特性曲線の交点として決定される。

また、図１７は、従来のパッシブマトリクス型ディスプレイ表示装置の構成を示す。 図１７のディスプレイ表示装置は、データ駆動回路２と、スキャン回路４と、パッシブマトリクス型有機ＥＬディスプレイ６と、データ側シフトレジスタ７と、スキャン側シフトレジスタ８と、変調回路９とを含む。図１の構成と同様、データ駆動回路２に接続されるデータ線にはＩＴＯ等の透明電極が用いられ、スキャン回路４に接続されるスキャン線にはアルミニウム電極等が用いられる。

図１７のパッシブマトリクス駆動方式では、図２の波形図と同様、１フレーム期間をスキャン線（走査線）数Ｎで時分割して、そのＮ分割された期間ごとに、表示するスキャン線（走査線）の電位を順次接地電圧に設定することで選択し、同時にそれ以外の（Ｎ−１）本の非選択の走査線上の発光素子が発光しないように、発光素子の端子間電圧が動作閾値以下となるようなバイアス電圧を与えておく。走査線の選択動作に同期してデータ線に電流パルスを与えることにより、各発光素子を駆動する。

図１８は、有機ＥＬ素子の電圧・電流密度特性を示す。図１８に示したように、有機ＥＬ素子の端子間電圧はパルス・デューティ比に大きく依存している。同一の電流パルス波高値で有機ＥＬ素子を駆動するとき、パルス・デューティ比が小さくなるほど、有機ＥＬ素子の端子間電圧が増加する。一般的な素子構成（正孔輸送層：α−ＮＰＤ、電子輸送層：Ａｌｑ３）を有する発光素子において、デューティ比１／１２０（＝０．８３％）のときは、ＤＣ（直流）駆動時と比較して、発光素子の端子間電圧が約５Ｖ程度高くなることが知られている。

なお、本発明の従来技術として、特開２００１−０１３９２３号公報には、定電流駆動を用いずに、定電圧駆動を用いて有機ＥＬ素子を安定に駆動するためのディスプレイ駆動方式が開示されている。
特開２００１−０１３９２３号公報

従来のディスプレイ駆動方式で設定される電流値が所定値である場合に、データ駆動回路出力端子から遠い発光素子ほど流すことのできる電流は小さくなるので、輝度もデータ駆動回路出力端子から遠い発光素子ほど低くなる。このような輝度むらが画質低下の原因となってしまうという問題があった。

従来のディスプレイ駆動方式では、このときの設定電流値を最も低い電流値に揃えることでこの輝度むらを抑えることができる。しかし、この方法によると、ディスプレイパネルの全体輝度を犠牲にしてしまうという問題があった。

また、パッシブマトリクス駆動方式においては、スキャン線数により有機ＥＬ素子の所要電流波高値・駆動電圧が大きく異なる。特に、ディスプレイパネルの高精細化に伴うスキャン線数の増加は、電流パルス波高値ならびに駆動電圧の増加を招くため、低精細のパネルと同一輝度を達成しようとするとき、エネルギー変換効率（発光効率）の低下が問題となっていた。

さらに、有機ＥＬ素子に電流パルスを印加することによる発光素子のダメージは、電流パルス波高値と印加時間の積、すなわち輝度が一定の条件においては、電流パルス波高値が高いときの方が大きい。これは、瞬間的に高密度な電流が発光素子に印加されるためである。スキャン線数の増加によってデューティ比が小さくなるほど、発光素子に与えるダメージが大きく、ダークスポットの拡大や、電流・輝度特性劣化等の進行が促進されるため、低精細のディスプレイパネルに比べ、高精細のディスプレイパネルは寿命が短くなることが問題となっていた。

本発明は、上記の問題点に鑑みてなされたものであり、ディスプレイパネルの全体輝度を低下させることなく、データ線の配線抵抗による電圧降下に起因するディスプレイパネルの輝度むらを効果的に低減するディスプレイ駆動回路及び表示装置を提供することを目的とする。

本発明は、パッシブマトリクス型ディスプレイの消費電力を低減してエネルギー変換効率（発光効率）を高めるとともに、高精細なディスプレイパネルの長寿命化に効果的なディスプレイ駆動回路及び表示装置を提供することを他の目的とする。

上記課題を解決するため、本発明のディスプレイ駆動回路は、マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御するデータ駆動回路を備えることを特徴とする。

また、上記課題を解決するため、本発明の表示装置は、マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、スキャン線数、各スキャン線のデューティ比及び最大電流波高値のテーブルを格納するＲＯＭと、各スキャン線に接続したスキャン回路であって、前記ＲＯＭのテーブルを参照し、スキャン線数情報と各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生するパルス幅及び発生タイミングを制御するスキャン回路と、各データ線に接続したデータ駆動回路であって、前記ＲＯＭのテーブルを参照し、各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生させるパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御するデータ駆動回路とを備え、前記データ駆動回路が、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御することを特徴とする。

また、上記課題を解決するため、本発明のディスプレイ駆動回路は、マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各データ線に接続したデータ駆動回路と、各スキャン線に接続し、隣接する複数のスキャン線を同時に選択するスキャン回路と、前記複数のスキャン線が選択されたとき、前記データ駆動回路が該スキャン線とデータ線との交点に位置する複数の発光素子に各々表示すべき複数のデータを平均化処理して前記データ駆動回路へ出力して、同時に複数の発光素子を駆動するよう制御するライン平均化処理回路を備えることを特徴とする。各発光素子に印加される駆動電流パルス波高値を選択本数分の１にすることで、発光素子の電流密度を低下させることを特徴とする。

さらに、上記課題を解決するため、本発明の表示装置は、マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、各データ線に接続したデータ駆動回路と、各スキャン線に接続したスキャン回路と、ＲＧＢデータ信号を（Ｍ−１）ライン分メモリし、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の発光素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路と、前記平均化データ、データシフトクロック及びデータラッチ信号を入力するデータ側シフトレジスタと、前記シフトレジスタからラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路と、走査パルス及び走査クロックを入力するスキャン側シフトレジスタとを備え、前記スキャン回路と前記データ駆動回路がＭ本の隣接するスキャン線上のＭ個の発光素子を同時に選択駆動することを特徴とする。

本発明のディスプレイ駆動回路及び表示装置によれば、ディスプレイパネルのデータ線の配線抵抗に起因する電圧降下により生じる輝度むらを、ディスプレイパネルの全体輝度を低下させることなく、低コストで低減することが可能である。また、本発明のディスプレイ駆動回路及び表示装置によれば、パッシブマトリクス型ディスプレイの高精細化による消費電力の増加や発光効率の低下を抑圧することが可能であり、高精細のディスプレイパネルの長寿命化に効果的である。したがって、パッシブマトリクス型ディスプレイ表示装置を搭載する機器に寄与するところが大きい。

図６は、本発明の一実施例におけるディスプレイ駆動回路を備える表示装置を示す。

図６の表示装置は、パッシブマトリクス型有機ＥＬディスプレイ１６と、ディスプレイ１６からの複数のデータ線に接続するデータ駆動回路１２と、ディスプレイ１６からの複数のスキャン線に接続するスキャン回路１４と、スキャン線数、各スキャン線のデューティ比（パルス幅）、及び最大電流波高値のテーブルを格納するＲＯＭ（ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）１３とを含む。

スキャン回路１４は、ＲＯＭ１３に格納された上記テーブルを参照し、スキャン線数情報と各スキャン線のパルス幅情報に基づいて、各スキャン線が選択されたときに発生するパルス幅（電流印加時間）及び発生タイミングを制御する。データ駆動回路１２はＲＯＭ１３に格納された上記テーブルを参照し、各スキャン線のパルス幅情報に基づいて、各スキャン線が選択されたときに発生するパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御する。

ＲＯＭ１３に格納された、各スキャン線に流す最大電流波高値は次のようにして求める。すなわち、有機ＥＬ素子の電圧・電流（Ｖ−Ｉ）特性は、デューティ比が小さいほど高電圧化する傾向を示すが、図３に示したようにデューティ比がある程度小さくなると、高電圧化傾向は収束することがわかっている。

例えば、パッシブマトリクス型ディスプレイにおいてスキャン線数が１２０の場合、スキャン時間が均等であれば、デューティ比が１／１２０（＝０．８３％）となる。この程度にデューティ比が小さい領域では、電圧・電流特性のデューティ比依存性はほとんどなく、一定と考えてよい。

一方、ディスプレイの各発光素子の輝度は（電流波高値）×（パルス幅（電流印加時間））の面積に依存するため、図７に示したように、同じ電流波高値において、輝度はデューティ比に比例すると考えてよい。

ここで、有機ＥＬ素子の電圧・電流特性は、高次多項式または指数近似を行うことで算出できるので、図５に示したように、データ線側の負荷曲線（右下がりの直線）との交点はスキャン線毎に計算できる。これらの交点の座標から、各スキャン線の最大電流波高値Ｉ_ｉ（ｉ＝１〜Ｎ）が決定できる。よって、ｉ番目のスキャン線のデューティ比Ｄ_ｉを求めるには、次式のように計算すればよい。

図５に示した有機ＥＬ素子の電圧・電流特性曲線と１２０本分のスキャン線に対する負荷曲線との交点を求めると、その間隔がほぼ一定になるように近似できるので、簡略化のため次のように計算することができる。

まず、電圧降下の最も小さい１番目のスキャン線と、電圧降下の最も大きいＮ番目のスキャン線での最大電流をそれぞれ求め、さらにそれらの比を計算する。次に、２〜（Ｎ−１）番目の各スキャン線の最大電流は、上で求めた１番目とＮ番目の最大電流の差を均等割りすることで近似的に計算することができる。

スキャン線数をＮ、駆動電流が最大となるスキャン線での電流値Ｉｍａｘと駆動電流が最小となるスキャン線での電流値Ｉｍｉｎとの比（Ｉｍａｘ／Ｉｍｉｎ）をＭ、Ｎ番目のスキャン線での電流波高値をＩ_Ｎとおくと、１番目のスキャン線での電流波高値Ｉ_１は、次式で表される。

ｉ番目のスキャン線での電流波高値Ｉ_ｉは、次式で表される。

ここで、Ｉ_ｉの総和は、次式のようになる。

図８は、本実施例で用いられる、１番目〜Ｎ番目の各スキャン線に割当てられる電流波高値の配分を説明するための図である。

１フレーム期間内でのｉ番目のスキャン線のデューティ比は、各スキャン線での電流波高値に反比例して設定されるが、各スキャン線での電流波高値Ｉ_ｉがスキャン線数Ｎに対して反比例の関係にあるため、各スキャン線のデューティ比Ｄ_ｉはスキャン線数（Ｎ−ｉ＋１）に対して比例すると考えればよい。したがって、ｉ番目のスキャン線のデューティ比Ｄ_ｉは、次式で表される。

上式にしたがい、例えば、Ｍ＝２、Ｎ＝１２０のとき、１番目のスキャン線のデューティ比は１／１８０、１２０番目のスキャン線のデューティ比は１／９０と計算できる。Ｍ＝３、Ｎ＝１２０のとき、１番目のスキャン線のデューティ比は１／２４０、１２０番目のスキャン線のデューティ比は１／８０と計算できる。

本実施例のディスプレイ駆動回路によるパッシブマトリクス駆動方式では、このようにして求めたデューティ比にしたがってスキャンを行い、デューティ比と電流波高値の積が一定となるように駆動を行う。図９は、本実施例のディスプレイ駆動回路で用いられる駆動波形を示す。

図１２は、本発明のディスプレイ駆動回路に係るスキャン回路の一例を示す。図１１は、図１２のスキャン回路に係るＲＯＭ内に保持されるテーブルを説明するための図である。図１３は、図１２のスキャン回路の動作を説明するための波形図である。

図１２のスキャン回路１４０は、ＲＯＭ１４１と、カウンタ１４２と、スキャン線駆動部とを含む。ＲＯＭ１４１は、図６の構成におけるＲＯＭ１３と同一のメモリであってもよく、スキャン回路１４０の内部、又はスキャン回路１４０の外部に設けることができる。

図１１に示したように、ＲＯＭ１４１内に保持されるテーブルには、前述のようにして算出された、各スキャン線のデューティ比（パルス幅）と、最大電流波高値と、対応するデューティ比に応じて算出されたカウント開始値及び終了値とが含まれる。１番目のスキャン線のカウント開始値及び終了値は１及びＣ_１であり、データ駆動回路１２の出力端子から最も遠いｎ番目のスキャン線のカウント開始値及び終了値はＣ_ｎ−１及びＣ_ｎである。

図１２のスキャン回路１４０におけるスキャン線駆動部は、複数対のコンパレータ１４３−１Ｓ、１４３−１E、…、１４３−ｎＳ、１４３−ｎＥと、各コンパレータ対ごとに接続されるＮＡＮＤ回路１４４−１、…、１４４−ｎと、各ＮＡＮＤ回路の出力に接続される電圧ドライバ１４５−１、…、１４５−ｎとを含む。各電圧ドライバには電源電圧が供給されており、対応するＮＡＮＤ回路の出力に応じて、ディスプレイ１６へ接続される各スキャン線の電位を電源電圧（非選択）、又は接地電圧（選択）に設定する。

図１２のスキャン回路１４０において、カウンタ１４２の入力には、クロック信号と、１フレーム期間の開始と終了を規定するフレーム信号とが供給される。フレーム信号の立下りエッジに同期してカウンタ１４２は、カウント動作を開始し、クロック信号を計数した結果を示すカウント信号（Ｑ）を出力する。カウンタ１４２からのカウント信号（Ｑ）は、各コンパレータ１４３の一方の入力端子（ａ）へ出力される。カウンタ１４２は、フレーム信号の次の立下りエッジに同期してリセットされ、カウント動作を終了する。

また、図１２のスキャン回路１４０において、ＲＯＭ１４１からのカウント開始値及び終了値は、対応するスキャン線のコンパレータ対の他方の入力端子（ｂ）へ出力される。 例えば、コンパレータ１４３−１Ｓの入力端子（ｂ）には、ＲＯＭ１４１からのカウント開始値が、コンパレータ１４３−１Eの入力端子（ｂ）には、ＲＯＭ１４１からのカウント終了値がそれぞれ供給される。コンパレータ１４３−１Ｓの出力は、入力端子の信号がａ≧ｂの場合のみＨＩＧＨレベルに遷移し、それ以外の場合はＬＯＷレベルを保つ。一方、コンパレータ１４３−１Ｅの出力は、入力端子の信号がａ≦ｂの場合のみＨＩＧＨレベルに遷移し、それ以外の場合はＬＯＷレベルを保つ。

したがって、図１３に示したように、図１２のスキャン回路１４０は、カウント信号（Ｑ）に応じて各コンパレータ１４３の出力が変化することにより、各スキャン線の電位を、１フレーム期間内で当該スキャン線に割当てた電流印加時間だけ、順次接地電圧（選択）に設定する。

図１５は、本発明のディスプレイ駆動回路に係るデータ駆動回路の一例を示す。図１４は、図１５のデータ駆動回路に係るＲＯＭ内に保持されるテーブルを説明するための図である。図１６は、図１４のデータ駆動回路の駆動動作を説明するための波形図である。

図１５のデータ駆動回路１２０は、ＲＯＭ１２１と、カウンタ１２２と、データ線駆動部とを含む。ＲＯＭ１２１は、図６の構成におけるＲＯＭ１３と同一のメモリであってもよく、データ駆動回路１２０の内部、又はデータ駆動回路１２０の外部に設けることができる。

図１４に示したように、ＲＯＭ１２１内に保持されるテーブルには、前述のようにして算出された、各スキャン線のデューティ比（パルス幅）と、最大電流波高値と、対応するデューティ比に応じて算出されたカウント開始値及び終了値と、対応する最大電流波高値に応じて算出されたＤＡ値が含まれる。１番目のスキャン線のカウント開始値及び終了値は１及びＣ_１であり、データ駆動回路１２の出力端子から最も遠いｎ番目のスキャン線のカウント開始値及び終了値はＣ_ｎ−１及びＣ_ｎである。また、１番目のスキャン線のＤＡ値はＤＡ_１であり、最も遠いｎ番目のスキャン線のＤＡ値はＤＡ_ｎである。

図１５のデータ駆動回路１２０におけるデータ線駆動部は、複数対のコンパレータ１２３−１Ｓ、１２３−１E、…、１２３−ｎＳ、１２３−ｎＥと、各コンパレータ対ごとに接続されるＮＡＮＤ回路１２４−１、…、１２４−ｎと、各ＮＡＮＤ回路の出力に接続されるＤＡコンバータ（ＤＡＣ）１２５−１、…、１２５−ｎと、各ＤＡコンバータの出力に接続される電流ドライバ１２６−１、…、１２６−ｎとを含む。

各ＤＡコンバータ１２５の入力には、ＲＯＭ１２１からのスキャン線ごとのＤＡ値が出力されており、対応するＮＡＮＤ回路の出力に応じて、各電流ドライバ１２６へ発光素子駆動電流のＤＡ変換後の信号を出力する。各電流ドライバ１２６は、対応するＮＡＮＤ回路の出力に応じて、ＤＡコンバータの出力信号を増幅し、ディスプレイ１６へ接続される各データ線の駆動電流パルスを設定する。

図１５のデータ駆動回路１２０において、カウンタ１２２の入力には、クロック信号と、１フレーム期間の開始と終了を規定するフレーム信号とが供給される。フレーム信号の立下りエッジに同期してカウンタ１２２は、カウント動作を開始し、クロック信号を計数した結果を示すカウント信号（Ｑ）を出力する。カウンタ１２２からのカウント信号（Ｑ）は、各コンパレータ１２３の一方の入力端子（ａ）へ出力される。カウンタ１２２は、フレーム信号の次の立下りエッジに同期してリセットされ、カウント動作を終了する。

また、図１５のデータ駆動回路１２０において、ＲＯＭ１２１からのカウント開始値及び終了値は、対応するスキャン線のコンパレータ対の他方の入力端子（ｂ）へ出力される。 例えば、コンパレータ１２３−１Ｓの入力端子（ｂ）には、ＲＯＭ１２１からのカウント開始値が、コンパレータ１２３−１Eの入力端子（ｂ）には、ＲＯＭ１２１からのカウント終了値がそれぞれ供給される。コンパレータ１２３−１Ｓの出力は、入力端子の信号がａ≧ｂの場合のみＨＩＧＨレベル（Ｈ）に遷移し、それ以外の場合はＬＯＷレベル（Ｌ）を保つ。一方、コンパレータ１２３−１Ｅの出力は、入力端子の信号がａ≦ｂの場合のみＨＩＧＨレベル（Ｈ）に遷移し、それ以外の場合はＬＯＷレベル（Ｌ）を保つ。

したがって、図１６に示したように、図１５のデータ駆動回路１２０は、カウント信号（Ｑ）に応じて各コンパレータ１２３の出力が変化することにより、各データ線の駆動電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御する。

図１０は、本発明の他の実施例に係るディスプレイ駆動回路を備える表示装置を示す。

図１０の表示装置は、パッシブマトリクス型有機ＥＬディスプレイ１６と、ディスプレイ１６からの複数のデータ線に接続するデータ駆動回路１２と、ディスプレイ１６からの複数のスキャン線に接続するスキャン回路１４と、スキャン線数、各スキャン線のデューティ比（パルス幅）及び最大電流波高値のテーブルを、データ駆動回路１２の電源電圧ごとに最適なデューティ比（パルス幅）及び最大電流波高値を有するテーブルをそれぞれ格納する複数のＲＯＭ１３（ＲＯＭ＃１、ＲＯＭ＃２、…、ＲＯＭ＃ｎ）と、電源電圧モニタ回路１５とを含む。

スキャン回路１４は、電源電圧モニタ回路１５の出力値に最も近い電源電圧のＲＯＭ１３に格納されたテーブルを参照し、スキャン線数情報と各スキャン線のパルス幅情報に基づいて、各スキャン線が選択されたときに発生するパルス幅（電流印加時間）及び発生タイミングを制御する。

データ駆動回路１２は、同様に、電源電圧モニタ回路１５の出力値に最も近い電源電圧のＲＯＭ１３に格納されたテーブルを参照し、各スキャン線のパルス幅情報に基づいて、各スキャン線が選択されたときに発生するパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御する。

図１０の実施例のディスプレイ駆動回路によれば、データ駆動回路１２の電源電圧が変化した場合にも、最適なデューティ比（パルス幅）及び最大電流波高値を有するテーブルを格納するＲＯＭ１３を選択することにより、ディスプレイ１６の輝度むらを効果的に低減することが可能である。

また、図１９は、本発明の別の実施例に係るディスプレイ駆動回路を備える表示装置を示す。

図１９の実施例は、マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各データ線に接続したデータ駆動回路と、各スキャン線に接続し、隣接する複数のスキャン線を同時に選択するスキャン回路と、前記複数のスキャン線が選択されたとき、前記データ駆動回路が該スキャン線とデータ線との交点に位置する複数の発光素子に各々表示すべき複数のデータを平均化処理して前記データ駆動回路へ出力して、同時に複数の発光素子を駆動するよう制御するライン平均化処理回路を備える。ライン平均化処理回路により、複数のスキャン線が選択されたとき、データ駆動回路が同時に複数の発光素子を駆動し、各発光素子に印加される駆動電流パルスの電流波高値を選択本数分の１にすることで、発光素子の電流密度を低下させることを特徴とする。

図１９に示した表示装置は、パッシブマトリクス型発光素子ディスプレイ１６Aと、データ線に接続するデータ駆動回路１２と、スキャン線に接続するスキャン回路１４と、ＲＧＢデータ信号を（Ｍ−１）ライン分保持し、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の発光素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路２０と、上記平均化データとデータシフトクロックとデータラッチ信号を入力するデータ側シフトレジスタ１７と、上記シフトレジスタからラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路１９と、走査パルス及び走査クロックを入力するスキャン側シフトレジスタ１８とを含む。

本実施例のライン平均化処理回路２０は、ＲＧＢデータ信号を（Ｍ−１）ライン分保持するためのラインメモリ２１−１、…、２１−（Ｍ−１）と、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の発光素子に各々表示させるデータを足し合わせて平均化処理を行う平均化処理部２２とを含む。

図１９の表示装置は、Ｍ本の隣接するスキャン線を同時に選択駆動することを特徴とする。本実施例によれば、パッシブマトリクス型ディスプレイの高精細化による消費電力の増加や発光効率の低下を抑圧することが可能であり、高精細のディスプレイパネルの長寿命化に有効である。

図２０は、本発明のさらに別の実施例に係るディスプレイ駆動回路を備える表示装置を示す。

図２０の表示装置は、パッシブマトリクス型有機ＥＬディスプレイ１６と、データ線に接続するデータ駆動回路１２と、スキャン線に接続するスキャン回路１４と、ＲＧＢデータ信号を（Ｍ−１）ライン分保持し、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の有機ＥＬ素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路２０と、上記平均化データとデータシフトクロックとデータラッチ信号を入力するデータ側シフトレジスタ１７と、シフトレジスタ１７からラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路１９と、走査パルス及び走査クロックを入力するスキャン側シフトレジスタ１８とを含む。

本実施例のライン平均化処理回路２０は、ＲＧＢデータ信号を（Ｍ−１）ライン分保持するためのラインメモリ２１−１、…、２１−（Ｍ−１）と、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の発光素子に各々表示させるデータを足し合わせて平均化処理を行う平均化処理部２２とを含む。

図２０の表示装置は、Ｍ本の隣接するスキャン線を同時に選択駆動することを特徴とする。本実施例によれば、パッシブマトリクス型有機ＥＬディスプレイの高精細化による消費電力の増加や発光効率の低下を抑圧することが可能であり、高精細のディスプレイパネルの長寿命化に有効である。

図２１は、本発明のさらに別の実施例に係るディスプレイ駆動回路を備える表示装置を示す。

図２１の表示装置は、パッシブマトリクス型有機ＥＬディスプレイ１６と、データ線に接続するデータ駆動回路１２と、スキャン線に接続するスキャン回路１４と、ＲＧＢデータ信号を１ライン分保持し、隣接する２本のスキャン線とデータ線との交点にある２つの有機ＥＬ素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路２０Ａと、上記平均化データとデータシフトクロックとデータラッチ信号を入力するデータ側シフトレジスタ１７と、シフトレジスタ１７からラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路１９と、走査パルス及び走査クロックを入力するスキャン側シフトレジスタ１８とを含む。

本実施例のライン平均化処理回路２０Ａは、ＲＧＢデータ信号を１ライン分保持するラインメモリ２３（ＲＡＭなど）と、Ｎ番目と（Ｎ＋１）番目の２点の同一カラム上のデータを加算する加算器２４と、加算器２４の出力値の平均化処理を行う半値化処理部２５とを含む。

図２１の表示装置は、２本の隣接するスキャン線を同時に選択駆動することを特徴とする。本実施例によれば、パッシブマトリクス型有機ＥＬディスプレイの高精細化による消費電力の増加や発光効率の低下を抑圧することが可能であり、高精細のディスプレイパネルの長寿命化に有効である。

図２２は、図２１のディスプレイ駆動回路の動作を説明するための波形図である。

図２２は走査線数（スキャン線数）がＮの場合の駆動波形を模式的に示している。入力する走査パルスは２ライン分の期間だけＬＯＷとなるパルスであり、走査クロックは１ライン期間を周期とするクロックである。これらの信号によりシフトレジスタ出力は、図２２のスキャン回路出力のような波形となる。これにより、隣接する２つの走査線が常に選択される（すなわちＬＯＷレベルになる）ことになる。

例えば、走査線＃１及び走査線＃２が同時に選択されているときには、データ駆動回路１２からは、走査線＃１に表示されるデータと、走査線＃２に表示されるデータとを平均化したデータが出力され、このデータが同時に走査線＃１及び走査線＃２の画素上に表示される。

次に、走査線＃２及び走査線＃３が同時に選択されているときには、データ駆動回路からは、走査線＃２に表示されるデータと、走査線＃３に表示されるデータとを平均化したデータが出力され、このデータが同時に走査線＃２及び走査線＃３の画素上に表示される。

一方、走査線＃１に表示するデータ及び最後の走査線＃Ｎは平均化処理を行わず、そのまま出力する。

パッシブマトリクス型有機ＥＬディスプレイ１６において、走査線数Ｎが２４０の場合、デューティ比は１／２４０（＝０．４１％）となる。

ディスプレイ１６の各発光素子の輝度は（電流波高値）×（パルス幅（電流印加時間））の面積に依存する。本実施例のように２つの走査線を同時に選択した場合、駆動電流パルスは選択された２つの画素に等分されるので、実効的に発光素子にかかる電流密度は半減し、発光素子の端子間電圧が低下することになる。したがって、消費電力が低下し、エネルギー変換効率（発光効率）が向上する。さらに、発光素子の電流・輝度特性の劣化速度が弱まり、従来に比べて長寿命化が期待できる。

図２３は、本発明のさらに別の実施例に係るディスプレイ駆動回路を備える表示装置を示す。

図２３の表示装置は、パッシブマトリクス型有機ＥＬディスプレイ１６と、データ線に接続するデータ駆動回路１２と、スキャン線に接続するスキャン回路１４と、ＲＧＢデータ信号を２ライン分保持し、Ｎ番目と、（Ｎ＋１）番目と、（Ｎ＋２）番目の同一カラム上のデータを足し合わせて平均化処理を行うライン平均化処理回路２０Ｂと、上記平均化データとデータシフトクロックとデータラッチ信号を入力するシフトレジスタ１７と、シフトレジスタ１７からラッチされた信号を入力し、アナログ信号に変調するデータ変調回路１９と、走査パルスおよび走査クロックを入力するシフトレジスタ１８とを含む。

本実施例のライン平均化処理回路２０Ｂは、ＲＧＢデータ信号を２ライン分保持するラインメモリ２６−１及び２６−２（ＲＡＭなど）と、Ｎ番目、（Ｎ＋１）番目、（Ｎ＋２）番目の同一カラム上のデータを足し合わせて平均化処理を行う平均化処理部２７とを含む。

図２３の表示装置は、３本の隣接するスキャン線を同時に選択駆動することを特徴とする。本実施例によれば、パッシブマトリクス型有機ＥＬディスプレイの高精細化による消費電力の増加や発光効率の低下を抑圧することが可能であり、高精細のディスプレイパネルの長寿命化に有効である。

図２４は、図２３のディスプレイ駆動回路の動作を説明するための波形図である。

図２４は、走査線数がＮの場合の駆動波形を模式的に示している。入力する走査パルスは３ライン分の期間だけＬＯＷとなるパルスであり、走査クロックは１ライン期間を周期とするクロックとする。これらの信号によりシフトレジスタ出力は、第２４図のスキャン回路出力のような波形となる。これにより、隣接する3つの走査線が常に選択される（すなわちＬＯＷレベルになる）。

例えば、走査線＃１、走査線＃２及び走査線＃３が同時に選択されているときには、データ駆動回路からは、走査線＃１に表示されるデータと、走査線＃２に表示されるデータと、走査線＃３に表示されるデータとを平均化したデータが出力し、このデータが同時に走査線＃１、走査線＃２、及び走査線＃３の画素上に表示される。

次に、走査線＃２、走査線＃３及び走査線＃４が同時に選択され、同様に、走査線＃２に表示されるデータと、走査線＃３に表示されるデータと、走査線＃４に表示されるデータとを平均化したデータが出力し、このデータが同時に走査線＃２、走査線＃３及び走査線＃４の画素上に表示される。

パッシブマトリクス型有機ＥＬディスプレイにおいて、ディスプレイの各発光素子の輝度は（電流波高値）×（パルス幅（電流印加時間））の面積に依存する。本実施例のように３つの走査線を同時に選択した場合、駆動電流パルスは選択された３つの画素に等分されるので、実効的に発光素子にかかる電流密度は１／３となり、発光素子の端子間電圧が低下することになる。したがって、消費電力が低下し、エネルギー変換効率（発光効率）が向上する。さらに、発光素子の電流・輝度特性の劣化速度が弱まり、従来に比べて長寿命化が期待できる。

（付記１）マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御するデータ駆動回路を備えることを特徴とするディスプレイ駆動回路。

（付記２）前記データ駆動回路は、出力端子から各スキャン線の発光素子までのデータ線の配線抵抗と、電源電圧と、発光素子の電圧・電流特性とで決定される最大電流値との積が一定となるように、各スキャン線の前記電流印加時間を設定することを特徴とする付記１記載のディスプレイ駆動回路。

（付記３）前記データ駆動回路の出力端子から１番目及びＮ番目の各スキャン線の発光素子までのデータ線の配線抵抗と、電源電圧と、発光素子の電圧・電流特性とに基づいて、１番目及びＮ番目の各スキャン線の最大電流値Ｉｍａｘ及びＩｍｉｎが算出され、２〜（Ｎ−１）番目の各スキャン線の最大電流値が、前記最大電流値Ｉｍａｘ及びＩｍｉｎの差を均等割りすることにより算出され、かつ、前記電流値との積が一定になるように、前記データ駆動回路は各スキャン線の前記電流印加時間を設定することを特徴とする付記１記載のディスプレイ駆動回路。

（付記４）前記データ駆動回路の出力端子から１番目及びＮ番目の各スキャン線の発光素子までのデータ線の配線抵抗と、電源電圧と、発光素子の電圧・電流特性とに基づいて、１番目及びＮ番目の各スキャン線の最大電流値Ｉｍａｘ及びＩｍｉｎが算出され、２〜（Ｎ−１）番目の各スキャン線の最大電流値が、前記最大電流値Ｉｍａｘ及びＩｍｉｎの差を均等割りすることにより算出され、かつ、前記データ駆動回路はｉ番目（ｉ＝１〜Ｎ）のスキャン線に割当てられる電流印加時間を、（Ｎ−ｉ＋１）番目のスキャン線の最大電流値に比例して設定することを特徴とする付記１記載のディスプレイ駆動回路。

（付記５）マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、スキャン線数、各スキャン線のデューティ比及び最大電流波高値のテーブルを格納するＲＯＭと、各スキャン線に接続したスキャン回路であって、前記ＲＯＭのテーブルを参照し、スキャン線数情報と各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生するパルス幅及び発生タイミングを制御するスキャン回路と、各データ線に接続したデータ駆動回路であって、前記ＲＯＭのテーブルを参照し、各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生させるパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御するデータ駆動回路とを備え、前記データ駆動回路が、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御することを特徴とする表示装置。

（付記６）マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、スキャン線数、各スキャン線のデューティ比及び最大電流波高値のテーブルを異なる電源電圧ごとに格納する複数のＲＯＭと、電源電圧モニタ回路と、各スキャン線に接続したスキャン回路であって、前記電源電圧モニタ回路の出力値に最も近い電源電圧のＲＯＭのテーブルを参照し、スキャン線数情報と各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生するパルス幅及び発生タイミングを制御するスキャン回路と、各データ線に接続したデータ駆動回路であって、前記電源電圧モニタ回路の出力値に最も近い電源電圧のＲＯＭのテーブルを参照し、各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生させるパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御するデータ駆動回路とを備え、前記データ駆動回路が、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御することを特徴とする表示装置。

（付記７）マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各データ線に接続したデータ駆動回路と、各スキャン線に接続し、隣接する複数のスキャン線を同時に選択するスキャン回路と、前記複数のスキャン線が選択されたとき、前記データ駆動回路が該スキャン線とデータ線との交点に位置する複数の発光素子に各々表示すべき複数のデータを平均化処理して前記データ駆動回路へ出力して、同時に複数の発光素子を駆動するよう制御するライン平均化処理回路を備えることを特徴とするディスプレイ駆動回路。

（付記８）マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、各データ線に接続したデータ駆動回路と、
各スキャン線に接続したスキャン回路と、ＲＧＢデータ信号を（Ｍ−１）ライン分メモリし、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の発光素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路と、前記平均化データ、データシフトクロック及びデータラッチ信号を入力するデータ側シフトレジスタと、前記シフトレジスタからラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路と、走査パルス及び走査クロックを入力するスキャン側シフトレジスタとを備え、前記スキャン回路と前記データ駆動回路がＭ本の隣接するスキャン線上のＭ個の発光素子を同時に選択駆動することを特徴とする表示装置。

（付記９）前記ディスプレイは複数の有機ＥＬ素子から構成されるパッシブマトリクス型有機ＥＬディスプレイであることを特徴とする付記８記載の表示装置。

（付記１０）マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、各データ線に接続したデータ駆動回路と、
各スキャン線に接続したスキャン回路と、ＲＧＢデータ信号を１ライン分メモリし、隣接する２本のスキャン線とデータ線との交点にある２つの発光素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路と、前記平均化データ、データシフトクロック及びデータラッチ信号を入力するデータ側シフトレジスタと、前記シフトレジスタからラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路と、
走査パルス及び走査クロックを入力するスキャン側シフトレジスタとを備え、前記スキャン回路と前記データ駆動回路が２本の隣接するスキャン線上の複数の発光素子を同時に選択駆動することを特徴とする表示装置。

従来のパッシブマトリクス型ディスプレイ表示装置の構成を示す図である。 従来のパッシブマトリクス駆動方式を説明するための波形図である。 有機ＥＬ素子の電圧・電流特性の電流パルス・デューティ比依存性を説明するための図である。 データ駆動回路に接続されるデータ線での電圧降下を説明するための図である。 有機ＥＬ素子の電圧・電流特性とデータ線での電圧降下による電流制限を説明するための図である。 本発明の一実施例におけるディスプレイ駆動回路の構成を示す図である。 有機ＥＬ素子の電流・輝度特性の電流パルス・デューティ比依存性を説明するための図である。 本発明のディスプレイ駆動回路による電流配分を説明するための図である。 本発明のディスプレイ駆動回路によるパッシブマトリクス駆動方式を説明するための波形図である。 本発明の他の実施例におけるディスプレイ駆動回路の構成を示す図である。 スキャン回路のＲＯＭ内に保持されるテーブルを説明するための図である。 本発明のディスプレイ駆動回路に係るスキャン回路の一例を示すブロック図である。 図１２のスキャン回路の動作を説明するための波形図である。 データ駆動回路のＲＯＭ内に保持されるテーブルを説明するための図である。 本発明のディスプレイ駆動回路に係るデータ駆動回路の一例を示すブロック図である。 図１４のデータ駆動回路の駆動動作を説明するための波形図である。 従来のパッシブマトリクス型ディスプレイ表示装置の構成を示す図である。 有機ＥＬ素子の電圧・電流特性の電流パルス・デューティ比依存性を説明するための図である。 本発明の他の実施例におけるディスプレイ駆動回路の構成を示す図である。 本発明の他の実施例におけるディスプレイ駆動回路の構成を示す図である。 本発明の他の実施例におけるディスプレイ駆動回路の構成を示す図である。 図２１のデータ駆動回路の動作を説明するための波形図である。 本発明の他の実施例におけるディスプレイ駆動回路の構成を示す図である。 図２３のデータ駆動回路の動作を説明するための波形図である。

符号の説明

２ データ駆動回路
４ スキャン回路
６ ディスプレイ
７ データ側シフトレジスタ
８ スキャン側シフトレジスタ
９ 変調回路
１２ データ駆動回路
１３ ＲＯＭ
１４ スキャン回路
１５ 電源電圧モニタ回路
１６ ディスプレイ
１７ データ側シフトレジスタ
１８ スキャン側シフトレジスタ
１９ 変調回路
２０ ライン平均化処理回路

Claims (6)

1. マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御するデータ駆動回路を備えることを特徴とするディスプレイ駆動回路。
2. マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、
   スキャン線数、各スキャン線のデューティ比及び最大電流波高値のテーブルを格納するＲＯＭと、
   各スキャン線に接続したスキャン回路であって、前記ＲＯＭのテーブルを参照し、スキャン線数情報と各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生するパルス幅及び発生タイミングを制御するスキャン回路と、
   各データ線に接続したデータ駆動回路であって、前記ＲＯＭのテーブルを参照し、各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生させるパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御するデータ駆動回路と
   を備え、前記データ駆動回路が、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御することを特徴とする表示装置。
3. マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、
   スキャン線数、各スキャン線のデューティ比及び最大電流波高値のテーブルを異なる電源電圧ごとに格納する複数のＲＯＭと、
   電源電圧モニタ回路と、
   各スキャン線に接続したスキャン回路であって、前記電源電圧モニタ回路の出力値に最も近い電源電圧のＲＯＭのテーブルを参照し、スキャン線数情報と各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生するパルス幅及び発生タイミングを制御するスキャン回路と、
   各データ線に接続したデータ駆動回路であって、前記電源電圧モニタ回路の出力値に最も近い電源電圧のＲＯＭのテーブルを参照し、各スキャン線のデューティ比情報より、各スキャン線が選択されたときに発生させるパルス幅変調用クロックのクロック周波数及び発生タイミング、データ出力タイミングを制御するデータ駆動回路と
   を備え、前記データ駆動回路が、各発光素子を駆動する電流パルスのパルス幅と電流波高値の積が一定となり、かつ、１フレーム期間内で各スキャン線に割当てられる電流印加時間を、データ線の配線抵抗と関連付けて順次変化するように制御することを特徴とする表示装置。
4. マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を電流駆動するディスプレイ駆動回路であって、各データ線に接続したデータ駆動回路と、各スキャン線に接続し、隣接する複数のスキャン線を同時に選択するスキャン回路と、前記複数のスキャン線が選択されたとき、前記データ駆動回路が該スキャン線とデータ線との交点に位置する複数の発光素子に各々表示すべき複数のデータを平均化処理して前記データ駆動回路へ出力して、同時に複数の発光素子を駆動するよう制御するライン平均化処理回路を備えることを特徴とするディスプレイ駆動回路。
5. マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、
   各データ線に接続したデータ駆動回路と、
   各スキャン線に接続したスキャン回路と、
   ＲＧＢデータ信号を（Ｍ−１）ライン分メモリし、Ｎ番目から（Ｎ＋Ｍ−１）番目の合計Ｍ本のスキャン線とデータ線との交点にあるＭ個の発光素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路と、
   前記平均化データ、データシフトクロック及びデータラッチ信号を入力するデータ側シフトレジスタと、
   前記シフトレジスタからラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路と、
   走査パルス及び走査クロックを入力するスキャン側シフトレジスタと
   を備え、前記スキャン回路と前記データ駆動回路がＭ本の隣接するスキャン線上のＭ個の発光素子を同時に選択駆動することを特徴とする表示装置。
6. マトリクス状に配置されたデータ線とスキャン線の各交点に接続した複数の発光素子を有するディスプレイと、
   各データ線に接続したデータ駆動回路と、
   各スキャン線に接続したスキャン回路と、
   ＲＧＢデータ信号を１ライン分メモリし、隣接する２本のスキャン線とデータ線との交点にある２つの発光素子に各々表示させるデータを足し合わせて平均化処理を行うライン平均化処理回路と、
   前記平均化データ、データシフトクロック及びデータラッチ信号を入力するデータ側シフトレジスタと、
   前記シフトレジスタからラッチされた信号を入力し、電流パルス信号に変調するデータ変調回路と、
   走査パルス及び走査クロックを入力するスキャン側シフトレジスタと
   を備え、前記スキャン回路と前記データ駆動回路が２本の隣接するスキャン線上の複数の発光素子を同時に選択駆動することを特徴とする表示装置。

Images