JP2005051499A - Power distribution circuit and frequency multiplier - Google Patents

Power distribution circuit and frequency multiplier Download PDF

Info

Publication number
JP2005051499A
JP2005051499A JP2003281308A JP2003281308A JP2005051499A JP 2005051499 A JP2005051499 A JP 2005051499A JP 2003281308 A JP2003281308 A JP 2003281308A JP 2003281308 A JP2003281308 A JP 2003281308A JP 2005051499 A JP2005051499 A JP 2005051499A
Authority
JP
Japan
Prior art keywords
power distribution
harmonic
frequency
output terminal
distribution circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003281308A
Other languages
Japanese (ja)
Other versions
JP4179091B2 (en
Inventor
Kenichi Hosoya
健一 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003281308A priority Critical patent/JP4179091B2/en
Publication of JP2005051499A publication Critical patent/JP2005051499A/en
Application granted granted Critical
Publication of JP4179091B2 publication Critical patent/JP4179091B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power distribution circuit or the like separating a fundamental wave from a secondary harmonic wave with a simple configuration, and also to provide a power distribution circuit or the like successively separating the fundamental wave from the 2<SP>k</SP>harmonic waves (k=1-n) with a simple configuration. <P>SOLUTION: The power distribution circuit is provided with: a fundamental wave output means outputting the fundamental wave included in an input wave inputted from an input terminal to a fundamental wave output terminal; and a secondary harmonic wave output means outputting the secondary harmonic wave included in the input wave inputted from the input terminal to a secondary harmonic wave output terminal. The fundamental wave output means is provided with an inter-digital capacitor having an electrical length in a range of ±10% before and after a 1/4 wavelength in the frequency of the fundamental wave. The secondary harmonic wave output means is provided with: a first transmission line having the electrical length in a range of ±10% before and after the 1/4 wavelength in the frequency of the fundamental wave; and a tip-open stub having the electrical length in a range of ±10% before and after the 1/4 wavelength in the frequency of the fundamental wave. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、例えばマイクロ波・ミリ波帯で用いられる電力分配回路等の技術分野に関する。   The present invention relates to a technical field such as a power distribution circuit used in a microwave / millimeter wave band, for example.

従来、マイクロ波・ミリ波帯における同一周波数の電力を等分、あるいは任意の比に分配する回路として、ウィルキンソン電力分配回路及びその改良形が多く提案されてきた。これに対し、基本波と高調波が混合した電力から、基本波成分と高調波成分を分離して取り出す電力分配回路については、多くは提案されていない。以下図面を参照して、従来の基本波と高調波を分離する電力分配回路について説明する。   Conventionally, many Wilkinson power distribution circuits and their improvements have been proposed as circuits for distributing power of the same frequency in the microwave and millimeter wave bands equally or in any ratio. On the other hand, many power distribution circuits that separate and extract the fundamental wave component and the harmonic component from the power in which the fundamental wave and the harmonic wave are mixed have not been proposed. A conventional power distribution circuit that separates fundamental waves and harmonics will be described below with reference to the drawings.

図１７は、基本波(周波数ｆ0)と２次高調波(周波数２ｆ0)を分離する従来の電力分配回路の構成例を示す図である。図１７に示すように、この従来の電力分配回路は基本波出力回路５４と２次高調波出力回路５５を備えて構成され、基本波出力回路５４は誘導素子５４ａと容量素子５４ｂで構成された低域通過フィルタから構成され、２次高調波出力回路５５は誘導素子５５ｂと容量素子５５ａで構成された高域通過フィルタから構成されている。   FIG. 17 is a diagram showing a configuration example of a conventional power distribution circuit that separates a fundamental wave (frequency f0) and a second harmonic (frequency 2f0). As shown in FIG. 17, this conventional power distribution circuit includes a fundamental wave output circuit 54 and a second harmonic output circuit 55, and the fundamental wave output circuit 54 includes an inductive element 54a and a capacitive element 54b. The second harmonic output circuit 55 is composed of a low-pass filter, and is composed of a high-pass filter composed of an inductive element 55b and a capacitive element 55a.

低域通過フィルタでは、基本波電力を低損失で通過させ、２次以上の高調波成分を十分な抑圧比で阻止するように各誘導素子５４ａ、及び容量素子５４ｂの値が設定される。   In the low-pass filter, the values of the inductive elements 54a and the capacitive elements 54b are set so as to pass the fundamental wave power with a low loss and block the second and higher harmonic components with a sufficient suppression ratio.

一方、高域通過フィルタでは、２次以上の高調波成分を低損失で通過させ、基本波成分を十分な抑圧比で阻止するように各誘導素子５５ｂ及び容量素子５５ａの値が設定される。   On the other hand, in the high-pass filter, the values of the inductive elements 55b and the capacitive elements 55a are set so that the second and higher harmonic components pass with a low loss and the fundamental wave components are blocked with a sufficient suppression ratio.

そして、入力端子５１から少なくとも基本波成分と２次高調波成分を含む電力が入力されると、基本波出力端子５２から基本波電力が、２次高調波出力端子５３から２次高調波電力が出力されるようになっている。   When power including at least a fundamental wave component and a second harmonic component is input from the input terminal 51, the fundamental wave power is transmitted from the fundamental wave output terminal 52, and the second harmonic power is transmitted from the second harmonic output terminal 53. It is output.

図１８は、基本波(ｆ0)と２次高調波(２ｆ0)を分離する従来の電力分配回路の他の構成例を示す図である。図１８に示すように、この従来の電力分配回路においても、基本波出力回路５４と２次高調波出力回路５５を備えて構成され、基本波出力回路５４は誘導素子５４ｃ，５４ｆと容量素子５４ｄ，５４ｅで構成された帯域通過フィルタから構成され、２次高調波出力回路５５は誘導素子５５ｃ，５５ｆと容量素子５５ｄ，５５ｅで構成された帯域通過フィルタから構成されている。   FIG. 18 is a diagram showing another configuration example of a conventional power distribution circuit that separates the fundamental wave (f0) and the second harmonic (2f0). As shown in FIG. 18, this conventional power distribution circuit is also configured to include a fundamental wave output circuit 54 and a second harmonic output circuit 55. The fundamental wave output circuit 54 includes inductive elements 54c and 54f and a capacitive element 54d. , 54e, and the second harmonic output circuit 55 is composed of inductive elements 55c and 55f and capacitive elements 55d and 55e.

基本波出力回路５４の帯域通過フィルタは、基本波電力を低損失で通過させ、基本波帯域外の周波数成分を十分な抑圧比で阻止するように各誘導素子５４ｃ，５４ｆと容量素子５４ｄ，５４ｅの値が設定される。   The band-pass filter of the fundamental wave output circuit 54 passes the fundamental wave power with a low loss and blocks the inductive elements 54c and 54f and the capacitive elements 54d and 54e so as to block frequency components outside the fundamental wave band with a sufficient suppression ratio. The value of is set.

一方、２次高調波出力回路５５の帯域通過フィルタは、２次高調波成分を低損失で通過させ、２次高調波帯域外の周波数成分を十分な抑圧比で阻止するように各誘導素子５５ｃ，５５ｆと容量素子５５ｄ，５５ｅの値が設定される。   On the other hand, the bandpass filter of the second harmonic output circuit 55 passes each second harmonic component with a low loss and blocks each inductive element 55c so as to block the frequency component outside the second harmonic band with a sufficient suppression ratio. 55f and capacitance elements 55d and 55e are set.

そして、入力端子５１から少なくとも基本波成分と２次高調波成分を含む電力が入力されると、基本波出力端子５２から基本波電力が、２次高調波出力端子５３から２次高調波電力が出力されるようになっている。   When power including at least a fundamental wave component and a second harmonic component is input from the input terminal 51, the fundamental wave power is transmitted from the fundamental wave output terminal 52, and the second harmonic power is transmitted from the second harmonic output terminal 53. It is output.

図１９は、基本波（ｆ0）とn次高調波（ｎｆ0：nは２以上のいずれかの整数）を分離する従来の電力分配回路の構成例を示す図である。図１９に示すような回路例は、特許文献１に開示されている。この電力分配回路は、基本波出力回路５４とn次高調波出力回路５７を備えて構成され、基本波出力回路５４は基本波出力用線路５４ｇから構成され、ｎ次高調波出力回路５７は高周波出力用線路５７ｈと増幅器５７ｇとから構成されている。また、増幅器５７ｇは、n次高調波のみを増幅するような周波数特性を有するよう設計される。   FIG. 19 is a diagram showing a configuration example of a conventional power distribution circuit that separates the fundamental wave (f0) and the nth harmonic (nf0: n is any integer of 2 or more). A circuit example as shown in FIG. 19 is disclosed in Patent Document 1. This power distribution circuit includes a fundamental wave output circuit 54 and an nth harmonic output circuit 57. The fundamental wave output circuit 54 includes a fundamental wave output line 54g, and the nth harmonic output circuit 57 has a high frequency. An output line 57h and an amplifier 57g are included. The amplifier 57g is designed to have a frequency characteristic that amplifies only the nth harmonic.

図２０は、基本波とn次高調波を分離する従来の電力分配回路の他の構成例を示す図である。図２０に示すような回路例も、特許文献１に開示されている。この電力分配回路においても、基本波出力回路５４とn次高調波出力回路５７を備えて構成され、基本波出力回路５４は、n次高調波周波数（ｎｆ0）における１／４波長の電気長を有する伝送線路６１、当該伝送線路６１に並列に接続されたn次高調波周波数（ｎｆ0）における１／４波長の電気長を有する先端開放スタブ６２、及び伝送線路６１に直列に接続された伝送線路６３から構成される。一方、ｎ次高調波出力回路５７は、基本波周波数（ｆ0）における１／４波長の電気長を有する伝送線路６４と、n次高調波周波数を中心周波数とし且つその入力端に基本波周波数における短絡点を有する帯域通過フィルタ６５から構成される。
実開昭６２−１１４５２２号公報 FIG. 20 is a diagram illustrating another configuration example of the conventional power distribution circuit that separates the fundamental wave and the nth harmonic. A circuit example as shown in FIG. 20 is also disclosed in Patent Document 1. This power distribution circuit is also configured to include a fundamental wave output circuit 54 and an nth harmonic output circuit 57, and the fundamental wave output circuit 54 has an electrical length of ¼ wavelength at the nth harmonic frequency (nf0). A transmission line 61 having an electrical length of ¼ wavelength at an nth harmonic frequency (nf 0) connected in parallel to the transmission line 61, and a transmission line connected in series to the transmission line 61. 63. On the other hand, the nth-order harmonic output circuit 57 includes a transmission line 64 having an electrical length of ¼ wavelength at the fundamental frequency (f0), a center frequency at the nth-order harmonic frequency, and an input terminal at the fundamental frequency. It is comprised from the band pass filter 65 which has a short circuit point.
Japanese Utility Model Publication No. 62-114522

しかしながら、図１７又は図１８に示すような従来の電力分配回路では、多数の誘導素子及び容量素子から構成される低域通過フィルタ、高域通過フィルタ、及び帯域通過フィルタを使用しているおり、このようなフィルタは複雑な構成を有し、特に高周波帯では設計精度の確保が困難であるという問題があった。   However, the conventional power distribution circuit as shown in FIG. 17 or 18 uses a low-pass filter, a high-pass filter, and a band-pass filter composed of a large number of inductive elements and capacitive elements. Such a filter has a complicated configuration, and there is a problem that it is difficult to ensure design accuracy particularly in a high frequency band.

また、図１９に示すような従来の電力分配回路では、周波数選択性を有する増幅器５７ｇが使用されているため、特許文献１において指摘されている通り、小型化が困難、消費電力増加、製造コスト増大、といった問題があった。   Further, in the conventional power distribution circuit as shown in FIG. 19, since an amplifier 57g having frequency selectivity is used, as pointed out in Patent Document 1, miniaturization is difficult, power consumption is increased, and manufacturing cost is increased. There was a problem of increase.

また、図２０に示すような従来の電力分配回路では、基本波出力回路５４に設けられた先端開放スタブ６２が、基本波における基本波出力回路５４の入力インピーダンスＺ1aに影響を与える。この影響により基本波電力の一部が反射され、電力分配回路としての特性が劣化するという問題があった。また、n次高調波出力回路５７側に帯域通過フィルタ６５を用いている為、回路構成が複雑になり設計精度の確保が困難であるという問題があった。   In the conventional power distribution circuit as shown in FIG. 20, the open-ended stub 62 provided in the fundamental wave output circuit 54 affects the input impedance Z1a of the fundamental wave output circuit 54 in the fundamental wave. Due to this influence, there is a problem that a part of the fundamental wave power is reflected and the characteristics as a power distribution circuit deteriorate. Further, since the band pass filter 65 is used on the nth harmonic output circuit 57 side, there is a problem that the circuit configuration is complicated and it is difficult to ensure the design accuracy.

本発明は以上の点に鑑み為されたもので、簡易な構成で、基本波と２次高調波を分離する電力分配回路等、更には基本波と２k次高調波(k=1,2,・・・n)を順次分離する電力分配回路等を提供することを課題とする。 The present invention has been made in view of the above points, and has a simple configuration, a power distribution circuit that separates the fundamental wave and the second harmonic, and the fundamental wave and the 2 k harmonic (k = 1, 2). ,..., N) are sequentially provided to provide a power distribution circuit or the like.

上記課題を解決するために、第１の発明に係る電力分配回路は、入力端子から入力された入力波に含まれる基本波を基本波出力端子に出力する基本波出力手段と、前記入力端子から入力された入力波に含まれる２次高調波を２次高調波出力端子に出力する２次高調波出力手段と、を備えた電力分配回路であって、前記基本波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有するインターディジタルキャパシタを備え、前記２次高調波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第１伝送線路と、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと、を備えることを特徴とする。   In order to solve the above-described problem, a power distribution circuit according to a first aspect of the present invention includes a fundamental wave output unit that outputs a fundamental wave included in an input wave input from an input terminal to a fundamental wave output terminal, and the input terminal. A second harmonic output means for outputting the second harmonic contained in the input wave to the second harmonic output terminal, wherein the fundamental wave output means comprises the fundamental wave An interdigital capacitor having an electrical length in a range of ± 10% before and after a quarter wavelength at a frequency of λ, and the second harmonic output means is ± 10% before and after a quarter wavelength at the frequency of the fundamental wave A first transmission line having an electric length in a range and an open-ended stub having an electric length in a range of ± 10% before and after a quarter wavelength at the frequency of the fundamental wave.

また、第１の発明に係る電力分配回路は、前記基本波の周波数は、中心周波数を基準とする所定の幅を有しており、前記インターディジタルキャパシタ、前記第１伝送線路、及び前記先端開放スタブは、それぞれ、前記基本波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする。   In the power distribution circuit according to the first invention, the frequency of the fundamental wave has a predetermined width with a center frequency as a reference, and the interdigital capacitor, the first transmission line, and the open end Each of the stubs has an electrical length in a range of ± 10% before and after a quarter wavelength at the center frequency of the fundamental wave.

また、第１の発明に係る電力分配回路は、前記第１伝送線路は、前記入力端子から前記２次高調波出力端子との間に介挿されており、前記先端開放スタブは、前記第１伝送線路から前記２次高調波出力端子との間で分岐して設けられていることを特徴とする。   In the power distribution circuit according to the first aspect of the present invention, the first transmission line is interposed between the input terminal and the second harmonic output terminal, and the open end stub is the first opening stub. It is provided to branch from a transmission line to the second harmonic output terminal.

また、第１の発明に係る電力分配回路は、前記第１伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。   In the power distribution circuit according to the first aspect of the present invention, the characteristic impedance of the first transmission line may be before and after the load impedance connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. It is characterized by being in the range of 10%.

また、第１の発明に係る電力分配回路は、前記先端開放スタブの分岐点から前記２次高調波出力端子との間に前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２伝送線路が介挿されていることを特徴とする。   Further, the power distribution circuit according to the first aspect of the present invention has a range of ± 10% before and after a quarter wavelength of the fundamental wave frequency between the branch point of the open-ended stub and the second harmonic output terminal. A second transmission line having an electrical length is interposed.

また、第１の発明に係る電力分配回路は、前記第１伝送線路及び前記第２伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。   In the power distribution circuit according to the first invention, characteristic impedances of the first transmission line and the second transmission line are connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. The load impedance is in the range of ± 10% before and after the load impedance.

第２の発明に係る電力分配回路は、第ｋ（ｋは自然数）入力端子から入力された入力波に含まれる２(k-1)次高調波を２(k-1)次高調波出力端子に出力する２(k-1)次高調波出力手段と、前記第ｋ入力端子から入力された入力波に含まれる２(k-1)次高調波を除く高調波を第ｋ出力端子に出力する第ｋ出力手段と、を備えた第ｋ電力分配回路と、前記第ｋ出力端子から出力され第（ｋ＋１）入力端子から入力された高調波に含まれる２k次高調波を２k次高調波出力端子に出力する２k次高調波出力手段と、前記第（ｋ＋１）入力端子から入力された入力波に含まれる２k次高調波を除く高調波を第（ｋ＋１）出力端子に出力する第（ｋ＋１）出力手段と、を備えた第（ｋ＋１）電力分配回路と、を具備する電力分配回路であって、前記２(k-1)次高調波出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋインターディジタルキャパシタを備え、前記第ｋ出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ伝送線路と、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ先端開放スタブと、を備え、前記２k次高調波出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）インターディジタルキャパシタを備え、前記第（ｋ＋１）出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）伝送線路と、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）先端開放スタブと、を備えることを特徴とする。 The power distribution circuit according to the second aspect of the present invention is the second (k-1) -order harmonic output terminal for the 2 (k-1) -order harmonic included in the input wave input from the k-th (k is a natural number) input terminal. 2 (k-1) -order harmonic output means for outputting to the k-th output terminal and harmonics other than the 2 (k-1) -order harmonic included in the input wave input from the k-th input terminal are output to the k-th output terminal the k output means, and the k power distribution circuit wherein the first k output from the output terminal the (k + 1) 2 k harmonic of 2 k th harmonic contained in harmonics input from the input terminal to 2k order harmonic output means for outputting to the wave output terminal and harmonics excluding the 2 k order harmonic contained in the input wave input from the (k + 1) th input terminal are output to the (k + 1) output terminal. (k + 1) th a power distribution circuit comprising output means, and the (k + 1) power distribution circuits with the said 2 (k-1) th harmonic components Force means comprises the 2 (k-1) k-th interdigital capacitor having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the next harmonic, the first k output means, said 2 (k-1) k- th transmission line having an electrical length in the range of ± 10% before and after 1/4 wavelength at the frequency of the second harmonic, and 1/4 wavelength at the frequency of the second (k-1) harmonic A k-th open-ended stub having an electrical length in the range of ± 10% before and after, wherein the 2 k- order harmonic output means is ± 10% before and after a quarter wavelength at the frequency of the 2 k- order harmonic. The (k + 1) th interdigital capacitor having an electrical length in the range of (2) is provided, and the (k + 1) th output means has an electrical length in the range of ± 10% before and after a quarter wavelength at the frequency of the 2 k- order harmonic. The (k + 1) th transmission line and the frequency of the 2 k order harmonic And (k + 1) th open end stub having an electrical length in the range of ± 10% before and after the quarter wavelength.

また、第２の発明に係る電力分配回路は、前記２(k-1)次高調波の周波数は、中心周波数を基準とする所定の幅を有しており、前記第ｋインターディジタルキャパシタ、前記第ｋ伝送線路、及び前記第ｋ先端開放スタブは、それぞれ、前記２(k-1)次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有し、前記第（ｋ＋１）インターディジタルキャパシタ、前記第（ｋ＋１）伝送線路、及び前記第（ｋ＋１）先端開放スタブは、それぞれ、前記２k次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする。 In the power distribution circuit according to the second invention, the frequency of the 2 (k−1) -order harmonic has a predetermined width with a center frequency as a reference, and the k-th interdigital capacitor, Each of the k-th transmission line and the k-th open end stub has an electrical length in the range of ± 10% before and after a quarter wavelength at the center frequency of the 2 (k-1) -order harmonic. The (k + 1) interdigital capacitor, the (k + 1) -th transmission line, and the (k + 1) -th open-ended stub are each within a range of ± 10% around a quarter wavelength at the center frequency of the 2 k- order harmonic. It has an electrical length.

また、第２の発明に係る電力分配回路は、前記第ｋ伝送線路は、前記第ｋ入力端子から前記第ｋ出力端子との間に介挿されており、前記第ｋ先端開放スタブは、前記第ｋ伝送線路から前記第ｋ出力端子との間で分岐して設けられ、前記第（ｋ＋１）伝送線路は、前記第（ｋ＋１）入力端子から前記第（ｋ＋１）出力端子との間に介挿されており、前記第（ｋ＋１）先端開放スタブは、前記第（ｋ＋１）伝送線路から前記第（ｋ＋１）出力端子との間で分岐して設けられていることを特徴とする。   In the power distribution circuit according to a second aspect of the invention, the kth transmission line is interposed between the kth input terminal and the kth output terminal, and the kth tip open stub is A branch is provided between the k-th transmission line and the k-th output terminal, and the (k + 1) -th transmission line is interposed between the (k + 1) -th input terminal and the (k + 1) -th output terminal. The (k + 1) -th open-ended stub is provided to branch from the (k + 1) -th transmission line to the (k + 1) -th output terminal.

また、第２の発明に係る電力分配回路は、前記第ｋ伝送線路及び前記第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。 The power distribution circuit according to the second invention is characterized in that the characteristic impedances of the k-th transmission line and the (k + 1) -th transmission line are the k-th input terminal, the 2 (k-1) -order harmonic output terminal, It is a range of ± 10% before and after the load impedance connected to the 2 k order harmonic output terminal and the (k + 1) th output terminal.

また、第２の発明に係る電力分配回路は、前記第ｋ先端開放スタブの分岐点から前記第ｋ出力端子との間に前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第ｋ伝送線路が介挿され、前記第（ｋ＋１）先端開放スタブの分岐点から前記第（ｋ＋１）出力端子との間に前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第（ｋ＋１）伝送線路が介挿されていることを特徴とする。 A power distribution circuit according to a second aspect of the present invention provides a ¼ wavelength at a frequency of the 2 (k−1) -order harmonic between the branch point of the k-th open end stub and the k-th output terminal. A second k-th transmission line having an electrical length in the range of ± 10% before and after is inserted, and the 2 k-th order is placed between the branch point of the (k + 1) -end open stub and the (k + 1) -th output terminal. A second (k + 1) th transmission line having an electrical length in a range of ± 10% before and after a quarter wavelength at a harmonic frequency is interposed.

また、第２の発明に係る電力分配回路は、前記第ｋ伝送線路、前記第２の第ｋ伝送線路、前記第（ｋ＋１）伝送線路、及び前記第２の第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。 According to a second aspect of the present invention, there is provided a power distribution circuit including characteristic impedances of the kth transmission line, the second kth transmission line, the (k + 1) th transmission line, and the second (k + 1) th transmission line. Is a range of ± 10% before and after the load impedance connected to the k-th input terminal, the 2 (k-1) -order harmonic output terminal, the 2 k- order harmonic output terminal, and the (k + 1) -th output terminal It is characterized by being.

また、第２の発明に係る電力分配回路は、前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、少なくとも３以上の前記電力分配回路が順次直列に接続されていることを特徴とする。   According to a second aspect of the present invention, there is provided a power distribution circuit in which the (k + 1) th input terminal of the (k + 1) th power distribution circuit and the kth output terminal of the kth power distribution circuit are connected, and at least 3 The above power distribution circuits are sequentially connected in series.

また、第２の発明に係る電力分配回路は、前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、第１電力分配回路から第ｎ（ｎは自然数）電力分配回路までの少なくとも３以上の前記電力分配回路が順次直列に接続されており、前記第１伝送線路から第ｎ伝送線路、及び前記第２の第１伝送線路から前記第２の第ｎ伝送線路の特性インピーダンスが、第１入力端子、及び１次高調波出力端子から２(ｎ-1)次高調波出力端子、並びに第ｎ出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。 According to a second aspect of the present invention, there is provided a power distribution circuit in which a (k + 1) th input terminal of the (k + 1) th power distribution circuit is connected to a kth output terminal of the kth power distribution circuit. At least three or more power distribution circuits from a power distribution circuit to an nth (n is a natural number) power distribution circuit are sequentially connected in series, the first transmission line to the nth transmission line, and the second second power distribution circuit. The characteristic impedance from the first transmission line to the second nth transmission line is connected from the first input terminal and the first harmonic output terminal to the second (n-1) th harmonic output terminal and the nth output terminal. The load impedance is in the range of ± 10% before and after the load impedance.

第３の発明に係る周波数逓倍器は、基本波電力が入力され、少なくとも基本波電力と２次高調波電力を含む混合波を出力する逓倍回路と、上記第１の発明に係る電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする。   A frequency multiplier according to a third aspect of the invention is a frequency multiplier that receives fundamental wave power and outputs a mixed wave including at least fundamental wave power and second harmonic power, and a power distribution circuit according to the first aspect of the invention. The output terminal of the multiplication circuit and the input terminal of the power distribution circuit are connected.

第４の発明に係る周波数逓倍器は、基本波電力が入力され、少なくとも基本波電力と２k次高調波電力（ｋは１からｎまでの自然数）を含む混合波を出力する逓倍回路と、上記第２の発明に係る電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする。 A frequency multiplier according to a fourth aspect of the present invention is a frequency multiplier that receives fundamental wave power and outputs a mixed wave including at least fundamental wave power and 2 k- order harmonic power (k is a natural number from 1 to n); The power distribution circuit according to the second aspect of the present invention is provided, wherein an output terminal of the multiplication circuit and an input terminal of the power distribution circuit are connected.

第３又は第４の発明に係る周波数逓倍器は、前記逓倍回路は、能動素子と、当該能動素子の入力側に設けられた入力整合回路及びバイアス供給回路と、前記能動素子の出力側に設けられた出力整合回路及びバイアス供給回路並びに基本波終端回路と、を備えることを特徴とする。   In the frequency multiplier according to the third or fourth aspect of the invention, the multiplier circuit is provided on an active element, an input matching circuit and a bias supply circuit provided on an input side of the active element, and an output side of the active element. And an output matching circuit, a bias supply circuit, and a fundamental wave termination circuit.

第３又は第４の発明に係る周波数逓倍器は、前記基本波終端回路は、基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと抵抗を備えて構成されていることを特徴とする。   In the frequency multiplier according to the third or fourth aspect of the present invention, the fundamental wave termination circuit includes an open-ended stub and a resistor having an electrical length in a range of ± 10% before and after a quarter wavelength at the fundamental frequency. It is configured.

第３又は第４の発明に係る周波数逓倍器は、前記抵抗は、可変抵抗であることを特徴とする。   In the frequency multiplier according to the third or fourth invention, the resistor is a variable resistor.

上記発明によれば、単純な回路構成で基本波と２次高調波の分離出力を可能にすることができる。また、単純な回路構成で、基本波と２ｉ(i=1,2,・・・,n)次高調波とを含む入力波から、基本波及び２ｉ(i=1,2,・・・,n)次高調波を順次分離出力することができる。 According to the above invention, the fundamental wave and the second harmonic can be separated and output with a simple circuit configuration. Further, with a simple circuit configuration, from an input wave including a fundamental wave and 2 i (i = 1, 2,..., N) order harmonics, the fundamental wave and 2 i (i = 1, 2,...・, N) The second harmonics can be separated and output sequentially.

以下、図面を参照して本発明の最良の実施形態について詳細に説明する。   Hereinafter, the best embodiment of the present invention will be described in detail with reference to the drawings.

［第一の実施形態］
先ず、本発明の第一の実施形態における電力分配回路（電力分配器）の構成について説明する。 [First embodiment]
First, the configuration of the power distribution circuit (power distributor) in the first embodiment of the present invention will be described.

図１は、第一の実施形態における電力分配回路の構成例を示す図である。図１に示すように、電力分配回路Ｄ１は、入力端子１と、基本波出力端子２と、２次高調波出力端子３と、入力端子１から入力された入力波に含まれる基本波（基本波成分）を基本波出力端子２から出力する基本波出力手段としての基本波出力回路４と、入力端子１から入力された入力波に含まれる２次高調波（２次高調波成分）を２次高調波出力端子３から出力する２次高調波出力手段としての２次高調波出力回路５と、を備えて構成されている。   FIG. 1 is a diagram illustrating a configuration example of a power distribution circuit according to the first embodiment. As shown in FIG. 1, the power distribution circuit D <b> 1 includes an input terminal 1, a fundamental wave output terminal 2, a second harmonic output terminal 3, and a fundamental wave (basic wave included in an input wave input from the input terminal 1. Wave component) from the fundamental wave output terminal 2 as a fundamental wave output means 4 and 2nd harmonics (second harmonic components) included in the input wave input from the input terminal 1 And a second harmonic output circuit 5 as a second harmonic output means for outputting from the second harmonic output terminal 3.

基本波出力回路４は、上記基本波の周波数（ｆ0）（以下、「基本波周波数」という）における１／４波長（λ）の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、基本波周波数における１／４波長の電気長とする）を有するインターディジタルキャパシタ６を備えて構成されている。   The fundamental wave output circuit 4 has an electrical length (preferably fundamental wave frequency) in the range of ± 10% before and after a quarter wavelength (λ) at the fundamental wave frequency (f0) (hereinafter referred to as “fundamental wave frequency”). In the following description, the electrical length is within a range of ± 5% of the quarter wavelength in FIG. 1, but in the following description, the electrical length is a quarter wavelength at the fundamental frequency). Yes.

また、２次高調波出力回路５は、基本波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、基本波周波数における１／４波長の電気長とする）を有する第１伝送線路としての伝送線路７と、基本波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、基本波周波数における１／４波長の電気長とする）を有する先端開放スタブ８と、を備えて構成されており、伝送線路７は、入力端子１から２次高調波出力端子３との間に介挿されており、先端開放スタブ８は、伝送線路７から２次高調波出力端子３との間で分岐して（伝送線路７の２次高調波出力端子３側に並列に接続されて）設けられている。伝送線路７の特性インピーダンスは、システムインピーダンス（入力端子１、基本波出力端子２、及び２次高調波出力端子３に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定されている（以下の説明では、伝送線路７の特性インピーダンスがシステムインピーダンスに等しいとする）。図１の例では、インターディジタルキャパシタ６を２本のフィンガーで構成しているが、より多数のフィンガーで構成することも可能である。   The second harmonic output circuit 5 has an electrical length in the range of ± 10% before and after the quarter wavelength at the fundamental frequency (preferably an electrical length in the range of ± 5% before and after the quarter wavelength at the fundamental frequency. In the following description, the transmission line 7 is a first transmission line having an electrical length of ¼ wavelength at the fundamental frequency, and ± 10% before and after the ¼ wavelength at the fundamental frequency. (Desirably, the electrical length is in the range of ± 5% before and after the quarter wavelength at the fundamental frequency, but in the following description, the electrical length is at the quarter wavelength at the fundamental frequency) The transmission line 7 is inserted between the input terminal 1 and the second harmonic output terminal 3, and the terminal opening stub 8 is a transmission line. Branch from 7 to the second harmonic output terminal 3 ( The second harmonic output terminal 3 side of the feed line 7 are connected in parallel) are provided. The characteristic impedance of the transmission line 7 is set to be in a range of ± 10% before and after the system impedance (load impedance connected to the input terminal 1, the fundamental wave output terminal 2, and the second harmonic output terminal 3). (In the following description, it is assumed that the characteristic impedance of the transmission line 7 is equal to the system impedance). In the example of FIG. 1, the interdigital capacitor 6 is configured with two fingers, but may be configured with a larger number of fingers.

次に、第一の実施形態における電力分配回路の動作について説明する。   Next, the operation of the power distribution circuit in the first embodiment will be described.

上述の通り、基本波出力回路4を構成するインターディジタルキャパシタ6は、基本波周波数における１／４波長の電気長を有するように設計されているため、基本波電力を低損失で通過させ、且つ２次高調波（周波数：２ｆ0）成分を十分な抑圧比で阻止する。入力端子1から基本波出力回路４を見込んだ入力インピーダンスＺ１aは、基本波周波数においてシステムインピーダンスＺ0（入力端子１、基本波出力端子２、及び２次高調波出力端子３に接続される負荷インピーダンス）に等しく、２次高調波の周波数（２ｆ0）（以下、「２次高調波周波数」という）において開放である。   As described above, the interdigital capacitor 6 constituting the fundamental wave output circuit 4 is designed to have an electrical length of ¼ wavelength at the fundamental frequency, and thus allows fundamental wave power to pass through with low loss, and Second harmonic (frequency: 2f0) component is blocked with a sufficient suppression ratio. The input impedance Z1a in which the fundamental wave output circuit 4 is expected from the input terminal 1 is the system impedance Z0 (load impedance connected to the input terminal 1, the fundamental wave output terminal 2, and the second harmonic output terminal 3) at the fundamental frequency. And is open at the second harmonic frequency (2f0) (hereinafter referred to as "second harmonic frequency").

一方、２次高調波出力回路５は、基本波周波数における１／４波長の電気長を有する伝送線路７と、基本波周波数における１／４波長の電気長を有する先端開放スタブ８とから構成されているため、入力端子1から２次高調波出力回路５を見込んだ入力インピーダンスＺ１bは基本波周波数において開放となる。従って、基本波成分は２次高調波出力回路５により阻止される。一方、２次高調波周波数においては、先端開放スタブ８の入力インピーダンスＺosは開放となる。即ち、２次高調波成分に先端開放スタブ８は影響を与えない。伝送線路７の特性インピーダンスは、システムインピーダンスＺ0に等しいので、Ｚ１bは２次高調波周波数においてＺ0に等しい。従って、２倍波（２次高調波）成分は、反射すること無く２次高調波出力回路５を通過することになる。   On the other hand, the second harmonic output circuit 5 includes a transmission line 7 having an electrical length of ¼ wavelength at the fundamental frequency and an open-ended stub 8 having an electrical length of ¼ wavelength at the fundamental frequency. Therefore, the input impedance Z1b allowing the second harmonic output circuit 5 from the input terminal 1 is opened at the fundamental frequency. Therefore, the fundamental wave component is blocked by the second harmonic output circuit 5. On the other hand, at the second harmonic frequency, the input impedance Zos of the open end stub 8 is open. That is, the open end stub 8 does not affect the second harmonic component. Since the characteristic impedance of the transmission line 7 is equal to the system impedance Z0, Z1b is equal to Z0 at the second harmonic frequency. Accordingly, the second harmonic (second harmonic) component passes through the second harmonic output circuit 5 without being reflected.

以上により、入力端子１より少なくとも基本波と２次高調波を含む入力波としての混合波電力が入力された場合、基本波電力は、基本波出力端子２に出力され、２次高調波出力端子３には出力されず、逆に２次高調波電力は、２次高調波出力端子３に出力され、基本波出力端子２には出力されないようになっている。   As described above, when mixed wave power as an input wave including at least a fundamental wave and a second harmonic is input from the input terminal 1, the fundamental wave power is output to the fundamental wave output terminal 2, and the second harmonic output terminal. However, the second harmonic power is not output to the fundamental wave output terminal 2 and is not output to the fundamental wave output terminal 2.

次に、第一の実施形態における電力分配回路Ｄ１のアイソレーション特性について説明する。上述したものと同様の原理により、基本波出力端子２の入力インピーダンスＺ２は、２次高調波周波数において開放であり、２次高調波出力端子３における入力インピーダンスＺ３は基本波周波数において短絡である。従って、基本波出力端子２と２次高調波出力端子３の間では、基本波周波数と２次高調波周波数の両方で良好なアイソレーション特性が実現される。   Next, the isolation characteristic of the power distribution circuit D1 in the first embodiment will be described. Based on the same principle as described above, the input impedance Z2 of the fundamental wave output terminal 2 is open at the second harmonic frequency, and the input impedance Z3 at the second harmonic output terminal 3 is short-circuited at the fundamental frequency. Therefore, a good isolation characteristic is realized between the fundamental wave output terminal 2 and the second harmonic output terminal 3 at both the fundamental wave frequency and the second harmonic frequency.

次に、第一の実施形態における電力分配回路Ｄ１を電力合成回路として使用した場合の動作について説明する。基本波出力端子２の入力インピーダンスＺ２は、Ｚ１bが基本波周波数で開放であることから、基本波周波数においてシステムインピーダンスＺ0に等しい。従って、基本波出力端子２から入力された基本波は、無反射で基本波出力回路４に入力される。Ｚ１bが基本波周波数で開放であるから、基本波出力回路４を通過した基本波電力はすべて入力端子１に出力される。同様に、２次高調波出力端子３の入力インピーダンスＺ３は、Ｚ１aが２次高調波周波数で開放であること、Ｚosが２次高調波周波数において開放であること、及び伝送線路７の特性インピーダンスがシステムインピーダンスＺ0に等しいことから、２次高調波周波数においてシステムインピーダンスＺ0に等しい。従って、２次高調波出力端子３から入力された２次高調波は、無反射で２次高調波出力回路５に入力される。Ｚ１aが２次高調波周波数で開放であるから、２次高調波出力回路５を通過した２次高調波電力はすべて入力端子１に出力される。以上から、第一の実施形態における電力分配回路Ｄ１は、基本波電力と２倍波電力を合成して基本波・２倍波合成電力を得る為の電力合成回路としても使用可能である。   Next, the operation when the power distribution circuit D1 in the first embodiment is used as a power combining circuit will be described. The input impedance Z2 of the fundamental wave output terminal 2 is equal to the system impedance Z0 at the fundamental frequency because Z1b is open at the fundamental frequency. Therefore, the fundamental wave input from the fundamental wave output terminal 2 is input to the fundamental wave output circuit 4 without reflection. Since Z1b is open at the fundamental frequency, all fundamental wave power that has passed through the fundamental wave output circuit 4 is output to the input terminal 1. Similarly, the input impedance Z3 of the second harmonic output terminal 3 is such that Z1a is open at the second harmonic frequency, Zos is open at the second harmonic frequency, and the characteristic impedance of the transmission line 7 is Since it is equal to the system impedance Z0, it is equal to the system impedance Z0 at the second harmonic frequency. Therefore, the second harmonic input from the second harmonic output terminal 3 is input to the second harmonic output circuit 5 without reflection. Since Z1a is open at the second harmonic frequency, all the second harmonic power that has passed through the second harmonic output circuit 5 is output to the input terminal 1. From the above, the power distribution circuit D1 in the first embodiment can also be used as a power combining circuit for combining the fundamental wave power and the second harmonic power to obtain the fundamental wave / double wave combined power.

次に、第一の実施形態における電力分配回路Ｄ１の動作についてシミュレーション結果を用いて説明する。このシミュレーションでは、基本波周波数（ｆ0）は２０ＧＨｚ、２次高調波周波数（２ｆ0）は４０ＧＨｚとし、システムインピーダンスＺ0を５０Ωとした。インターディジタルキャパシタ６、伝送線路７、先端開放スタブ８は全て、８０μｍ厚の砒化ガリウム上に２μｍ厚の金配線で形成することを想定した。またＳパラメータの表記にあたっては、入力端子１を端子１（ポート１）、基本波出力端子２を端子２（ポート２）、２次高調波出力端子３を端子３（ポート３）とそれぞれ定義した。   Next, the operation of the power distribution circuit D1 in the first embodiment will be described using simulation results. In this simulation, the fundamental frequency (f0) was 20 GHz, the second harmonic frequency (2f0) was 40 GHz, and the system impedance Z0 was 50Ω. It was assumed that the interdigital capacitor 6, the transmission line 7, and the open-ended stub 8 were all formed of 2 μm thick gold wiring on 80 μm gallium arsenide. In the notation of the S parameter, the input terminal 1 is defined as terminal 1 (port 1), the fundamental output terminal 2 is defined as terminal 2 (port 2), and the second harmonic output terminal 3 is defined as terminal 3 (port 3). .

図２は、入力端子１と基本波出力端子２の間の挿入損失の周波数依存性を示す図である。図２に示すように、基本波周波数（20GHz）における挿入損失は０．１ｄＢ以下であり、基本波が低損失に透過されることが分かる。逆に、２次高調波周波数（40GHz）における挿入損失は約１８ｄＢであり、２次高調波は十分な抑圧比で阻止されることが分かる。   FIG. 2 is a diagram showing the frequency dependence of the insertion loss between the input terminal 1 and the fundamental wave output terminal 2. As shown in FIG. 2, the insertion loss at the fundamental frequency (20 GHz) is 0.1 dB or less, and it can be seen that the fundamental wave is transmitted with low loss. Conversely, the insertion loss at the second harmonic frequency (40 GHz) is about 18 dB, and it can be seen that the second harmonic is blocked with a sufficient suppression ratio.

図３は、入力端子１と２次高調波出力端子３の間の挿入損失の周波数依存性を示す図である。図３に示すように、２次高調波周波数（40GHz）における挿入損失は０．１ｄＢ以下であり、２次高調波が低損失に透過されることが分かる。逆に、基本波周波数（20GHz）における挿入損失は４０ｄＢ以上であり、基本波は十分な抑圧比で阻止されることが分かる。   FIG. 3 is a diagram showing the frequency dependence of the insertion loss between the input terminal 1 and the second harmonic output terminal 3. As shown in FIG. 3, the insertion loss at the second harmonic frequency (40 GHz) is 0.1 dB or less, and it can be seen that the second harmonic is transmitted with low loss. Conversely, the insertion loss at the fundamental frequency (20 GHz) is 40 dB or more, and it can be seen that the fundamental wave is blocked with a sufficient suppression ratio.

図４は、入力端子１の反射損失の周波数依存性を示す図である。図４に示すように、基本波周波数（20GHz）における反射損失は約２８ｄＢ、２次高調波周波数（４０ＧＨｚ）における反射損失は約３９ｄＢと良好な反射特性が実現されていることが分かる。   FIG. 4 is a diagram showing the frequency dependence of the reflection loss of the input terminal 1. As shown in FIG. 4, it can be seen that the reflection loss at the fundamental frequency (20 GHz) is about 28 dB, and the reflection loss at the second harmonic frequency (40 GHz) is about 39 dB, which realizes a good reflection characteristic.

図５は、基本波出力端子２の反射損失の周波数依存性を示す図である。図５に示すように、基本波周波数（20GHz）における反射損失は約２８ｄＢで、良好な反射特性が実現されていることが分かる。   FIG. 5 is a diagram showing the frequency dependence of the reflection loss of the fundamental wave output terminal 2. As shown in FIG. 5, the reflection loss at the fundamental frequency (20 GHz) is about 28 dB, and it can be seen that good reflection characteristics are realized.

図６は、２次高調波出力端子３の反射損失の周波数依存性を示す図である。図６に示すように、２次高調波周波数（40GHz）における反射損失は約２８ｄＢで、良好な反射特性が実現されていることが分かる。   FIG. 6 is a diagram showing the frequency dependence of the reflection loss of the second harmonic output terminal 3. As shown in FIG. 6, the reflection loss at the second harmonic frequency (40 GHz) is about 28 dB, and it can be seen that good reflection characteristics are realized.

図７は、基本波出力端子２と２次高調波出力端子３の間の挿入損失の周波数依存性を示す（アイソレーション特性）図である。図７に示すように、基本波周波数（20GHz）における挿入損失は４０ｄＢ以上、２次高調波周波数における挿入損失は約１８ｄＢと、基本波周波数と２次高調波周波数の両方で良好なアイソレーション特性が実現されていることが分かる。   FIG. 7 is a diagram (isolation characteristic) showing the frequency dependence of the insertion loss between the fundamental wave output terminal 2 and the second harmonic output terminal 3. As shown in FIG. 7, the insertion loss at the fundamental frequency (20 GHz) is 40 dB or more, and the insertion loss at the second harmonic frequency is about 18 dB, which is a good isolation characteristic at both the fundamental frequency and the second harmonic frequency. It can be seen that is realized.

以上説明したように、上記実施形態における電力分配回路によれば、単純な回路構成で、基本波とその２倍波（２次高調波）とを含む入力波から、基本波と２倍波を分離して電力出力とすることができる。そして、その際の挿入損失や反射／アイソレーション特性は、所定の基本波周波数（上記実施形態では２０ＧＨｚ）とその２倍波周波数（上記実施形態では４０ＧＨｚ）の場合に最適化されている。   As described above, according to the power distribution circuit in the above embodiment, the fundamental wave and the second harmonic are generated from the input wave including the fundamental wave and the second harmonic (second harmonic) with a simple circuit configuration. It can be separated into power output. The insertion loss and reflection / isolation characteristics at that time are optimized for a predetermined fundamental frequency (20 GHz in the above embodiment) and its double frequency (40 GHz in the above embodiment).

なお、本発明に係る電力分配回路は、使用周波数が若干ずれた場合にも、十分に電力分配回路として機能することができる（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。例えば、図２に示す入力端子１と基本波出力端子２の間の挿入損失をみると、基本波周波数が設計値の２０ＧＨｚに対して上下１０％の範囲（即ち、１８〜２２ＧＨｚの範囲）内であれば、基本波に対する損失はほとんどなく（０．３ｄＢ以下）、また２倍波（３６〜４４ＧＨｚ）に対しては十分大きな損失（約１３ｄＢ以上）を維持しており、十分な抑圧比をもって基本波のみを基本波出力端子２に出力することができる。   Note that the power distribution circuit according to the present invention can sufficiently function as a power distribution circuit even when the operating frequency is slightly shifted (also in the power distribution circuits in the second to ninth embodiments). The same). For example, when looking at the insertion loss between the input terminal 1 and the fundamental output terminal 2 shown in FIG. 2, the fundamental frequency is within a range of 10% above and below the design value of 20 GHz (ie, in the range of 18 to 22 GHz). If so, there is almost no loss to the fundamental wave (0.3 dB or less), and a sufficiently large loss (about 13 dB or more) is maintained for the second harmonic (36 to 44 GHz), with a sufficient suppression ratio. Only the fundamental wave can be output to the fundamental wave output terminal 2.

また、同様の周波数範囲に対して図３に示す入力端子１と２次高調波出力端子３の間の挿入損失は、２倍波（２次高調波）に対する損失は小さく（０．６ｄＢ以下）、また、基本波に対しては十分大きな損失（約１５ｄＢ以上）を維持しており、十分な抑圧比をもって２倍波のみを２次高調波出力端子３に出力することができる。   Further, with respect to the same frequency range, the insertion loss between the input terminal 1 and the second harmonic output terminal 3 shown in FIG. 3 is small with respect to the second harmonic (second harmonic) (0.6 dB or less). In addition, a sufficiently large loss (about 15 dB or more) is maintained for the fundamental wave, and only the second harmonic can be output to the second harmonic output terminal 3 with a sufficient suppression ratio.

その他、図４〜図６に示す反射損失、図７で示すアイソレーションに関しても同様であり、基本波の周波数が所定値から上下１０％程度ずれた場合でも十分な反射／アイソレーション特性を維持することができる。   The same applies to the reflection loss shown in FIGS. 4 to 6 and the isolation shown in FIG. 7, and sufficient reflection / isolation characteristics are maintained even when the frequency of the fundamental wave deviates by about 10% from the predetermined value. be able to.

このような回路設計上の基本波周波数と、通過させる信号周波数とのずれの程度は、そのずれに起因する挿入損失／反射損失／アイソレーション特性等の劣化の程度とシステムの要求とのトレードオフによって許容範囲が定められる。その最大範囲は上述のように±１０％程度であるが、望ましくは±５％以内となるようにする（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。   The degree of deviation between the fundamental frequency in circuit design and the signal frequency to be passed is a trade-off between the degree of deterioration of insertion loss / reflection loss / isolation characteristics and the system requirements caused by the deviation. The allowable range is determined by. The maximum range is about ± 10% as described above, but preferably within ± 5% (the same applies to the power distribution circuits in the second to ninth embodiments).

また、本発明に係る電力分配回路は、ある程度の幅を持った周波数に対して、電力分配回路として機能することができる（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。つまり、本発明に係る電力分配回路は、単一の基本波周波数に固定された場合だけではなく、基本波周波数が中心周波数を基準とする所定の幅を持って変動するような場合、つまり、基本波が複数の周波数を持ち得る場合や周波数バンドをなす場合においても電力分配回路として使用可能である。この場合、インターディジタルキャパシタ６、伝送線路７、及び先端開放スタブ８は、それぞれ、基本波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有するように設計される。また、この場合、使用する周波数が、本電力分配回路の設計基本波周波数の最大±１０％以内、望ましくは±５％以内となるように、本電力分配回路を設計すればよい。   The power distribution circuit according to the present invention can function as a power distribution circuit for frequencies having a certain width (the same applies to the power distribution circuits in the second to ninth embodiments). ). That is, the power distribution circuit according to the present invention is not only fixed to a single fundamental frequency, but also when the fundamental frequency fluctuates with a predetermined width based on the center frequency, that is, Even when the fundamental wave can have a plurality of frequencies or in a frequency band, it can be used as a power distribution circuit. In this case, the interdigital capacitor 6, the transmission line 7, and the open-ended stub 8 are each designed to have an electrical length in a range of ± 10% before and after a quarter wavelength at the center frequency of the fundamental wave. In this case, the power distribution circuit may be designed so that the frequency to be used is within ± 10% at maximum of the design fundamental frequency of the power distribution circuit, preferably within ± 5%.

また、上記実施形態において、周波数と波長とは反比例の関係に有ることを考慮すると、上記電力分配回路を構成するインターディジタルキャパシタ６、伝送線路７、及び先端開放スタブ８の電気長は、電力分配回路を通過・電力分配される基本波の１／４波長から若干ずれていてもよいことは明らかである。この許容される電気長のずれの程度は、上述した許容される周波数ずれから導かれるが、概ね基本波周波数の１／４波長に対して、最大±１０％以内、望ましくは±５％以内と考えてよい（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。   In the above embodiment, considering that the frequency and the wavelength are in an inversely proportional relationship, the electrical lengths of the interdigital capacitor 6, the transmission line 7, and the open-ended stub 8 constituting the power distribution circuit are as follows. Obviously, it may be slightly shifted from the quarter wavelength of the fundamental wave that is passed and distributed through the circuit. The allowable degree of deviation of the electrical length is derived from the above-described allowable frequency deviation, but is generally within ± 10% at maximum, preferably within ± 5% with respect to a quarter wavelength of the fundamental frequency. It may be considered (the same applies to the power distribution circuits in the second to ninth embodiments).

[第二の実施形態]
次に、本発明の第二の実施形態における電力分配回路について説明する。 [Second Embodiment]
Next, a power distribution circuit according to the second embodiment of the present invention will be described.

図８は、第二の実施形態における電力分配回路の構成例を示す図である。なお、図８に示す電力分配回路Ｄ２において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 8 is a diagram illustrating a configuration example of a power distribution circuit according to the second embodiment. In the power distribution circuit D2 shown in FIG. 8, the same components as those of the power distribution circuit D1 shown in FIG.

図８に示すように、電力分配回路Ｄ２においては、２次高調波出力回路５に、基本波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長）を有する第２伝送線路としての伝送線路９が設けられている。より具体的には、２次高調波出力回路５には、先端開放スタブ８の分岐点Ｘから２次高調波出力端子３との間に伝送線路９が介挿されている。このような電力分配回路Ｄ２における伝送線路７と伝送線路９の特性インピーダンスは、システムインピーダンス（入力端子１、基本波出力端子２、及び２次高調波出力端子３に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定されている。   As shown in FIG. 8, in the power distribution circuit D2, the second harmonic output circuit 5 is connected to the electrical length in the range of ± 10% before and after the quarter wavelength at the fundamental frequency (preferably, 1 at the fundamental frequency). A transmission line 9 as a second transmission line having an electrical length in the range of ± 5% before and after / 4 wavelength is provided. More specifically, in the second harmonic output circuit 5, a transmission line 9 is interposed between the branch point X of the open end stub 8 and the second harmonic output terminal 3. The characteristic impedance of the transmission line 7 and the transmission line 9 in such a power distribution circuit D2 is before and after the system impedance (load impedance connected to the input terminal 1, the fundamental wave output terminal 2, and the second harmonic output terminal 3). It is set to be in the range of ± 10%.

このような電力分配回路Ｄ２の動作原理は、第一の実施形態における電力分配回路Ｄ１と同様である。第一の実施形態では基本波周波数における２次高調波出力端子３の入力インピーダンスＺ３が短絡であったのに対し、第二の実施形態では開放となる点が異なる。但し、基本波周波数出力端子２と２次高調波出力端子３の間で、基本波周波数、２倍波周波数（２次高調波周波数）の両方で良好なアイソレーション特性が実現されることに変わりはない。第一の実施形態と第二の実施形態は、電力分配回路の応用により使い分けられる。   The operating principle of such a power distribution circuit D2 is the same as that of the power distribution circuit D1 in the first embodiment. The input impedance Z3 of the second harmonic output terminal 3 at the fundamental frequency is short-circuited in the first embodiment, whereas the second embodiment is different in that it is open. However, between the fundamental frequency output terminal 2 and the second harmonic output terminal 3, good isolation characteristics are realized at both the fundamental frequency and the second harmonic frequency (second harmonic frequency). There is no. The first embodiment and the second embodiment are properly used depending on the application of the power distribution circuit.

このような第二の実施形態における電力分配回路においても、第一の実施形態における電力分配回路と同様の効果を得ることができる。   In such a power distribution circuit in the second embodiment, the same effect as that of the power distribution circuit in the first embodiment can be obtained.

[第三の実施形態]
次に、本発明の第三の実施形態における電力分配回路の構成について説明する。 [Third embodiment]
Next, the configuration of the power distribution circuit in the third embodiment of the present invention will be described.

図９は、第三の実施形態における電力分配回路の構成例を示す図である。なお、図９に示す電力分配回路Ｄ３において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 9 is a diagram illustrating a configuration example of the power distribution circuit according to the third embodiment. In the power distribution circuit D3 shown in FIG. 9, the same components as those of the power distribution circuit D1 shown in FIG.

図９に示すように、電力分配回路Ｄ３においては、２ｉ(i=k-1,k,・・・,n)次高調波の混合波を、２(k-1)次高調波(ｋは自然数であり、ｋ＝１の場合は基本波を表す)とそれ以外の混合波（２(k-1)次高調波を除く高調波）に分離する第ｋ電力分配回路１２が、第１電力分配回路１０から第ｎ電力分配回路１４（ｎは２以上の自然数）まで順次接続され構成されている。以下の説明では、電力分配回路Ｄ３における第ｋ電力分配回路１２と第（ｋ＋１）電力分配回路１３を例にとって説明する。 As shown in FIG. 9, in the power distribution circuit D3, a mixed wave of the 2 i (i = k−1, k,..., N) order harmonic is converted into the 2 (k−1) order harmonic (k Is a natural number and represents a fundamental wave when k = 1) and a k- th power distribution circuit 12 that separates into other mixed waves (harmonics excluding 2 (k-1) -order harmonics). The power distribution circuit 10 to the n-th power distribution circuit 14 (n is a natural number of 2 or more) are sequentially connected and configured. In the following description, the kth power distribution circuit 12 and the (k + 1) th power distribution circuit 13 in the power distribution circuit D3 will be described as an example.

第ｋ電力分配回路１２は、第ｋ入力端子２１から入力された入力波（混合波）に含まれる２(k-1)次高調波を２(k-1)次高調波出力端子１７に出力する２(k-1)次高調波出力手段としての２(k-1)次高調波出力回路２４と、第ｋ入力端子２１から入力された入力波（混合波）に含まれる２(k-1)次高調波を除く高調波を第ｋ出力端子２２に出力する第ｋ出力手段としての第ｋ出力回路２５とを備えて構成されている。 The k-th power distribution circuit 12 outputs the 2 (k-1) -order harmonic included in the input wave (mixed wave) input from the k-th input terminal 21 to the 2 (k-1) -order harmonic output terminal 17. 2 (k-1) order harmonic output circuit 24 as the 2 (k-1) order harmonic output means and 2 (k- ) included in the input wave (mixed wave) input from the kth input terminal 21. 1) A k-th output circuit 25 serving as k-th output means for outputting harmonics excluding the second-order harmonics to the k-th output terminal 22 is provided.

２(k-1)次高調波出力回路２４は、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋインターディジタルキャパシタ２４ａを備えて構成されている。 The 2 (k-1) order harmonic output circuit 24 has an electrical length (preferably 2 (k-1) order ) in the range of ± 10% around the quarter wavelength at the 2 (k-1) order harmonic frequency. The electrical length is in the range of ± 5% before and after the quarter wavelength at the harmonic frequency, but in the following description, it is assumed that the electrical length is the quarter wavelength at the 2 (k-1) -order harmonic frequency. The k-th interdigital capacitor 24a is provided.

また、第ｋ出力回路２５は、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋ伝送線路２５ａと、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋ先端開放スタブ２５ｂと、を備えて構成されており、第ｋ伝送線路２５ａは、第ｋ入力端子２１から第ｋ出力端子２２との間に介挿されており、第ｋ先端開放スタブ２５ｂは、第ｋ伝送線路２５ａから第ｋ出力端子２２との間で分岐して設けられている。 Also, the k output circuit 25, 2 (k-1) the electrical length of about ± 10% in the range of 1/4 wavelength at the next harmonic frequency (preferably, 2 (k-1) 1 in the next harmonic frequency The electrical length is in the range of ± 5% before and after the / 4 wavelength, but in the following description, the electrical length of the ¼ wavelength at the 2 (k−1) -order harmonic frequency is used. And an electrical length in the range of ± 10% before and after the quarter wavelength at the 2 (k-1) order harmonic frequency (preferably ± 5 before and after the 1/4 wavelength at the 2 (k-1) order harmonic frequency. %, But in the following description, the k- th end open stub 25b having an electrical length of ¼ wavelength at the 2 (k−1) -order harmonic frequency is provided. The kth transmission line 25a is interposed between the kth input terminal 21 and the kth output terminal 22, and the kth tip open stub 25 is inserted. Is provided from the k transmission line 25a is branched between the first k output terminal 22.

一方、第（ｋ＋１）電力分配回路１３は、第ｋ出力端子２２から出力され第（ｋ＋１）入力端子２３から入力された高調波（混合波）に含まれる２k次高調波を２k次高調波出力端子１８に出力する２k次高調波出力手段としての２k次高調波出力回路２４Ｙと、上記第（ｋ＋１）入力端子２３から入力された高調波（混合波）に含まれる２k次高調波を除く高調波を第（ｋ＋１）出力端子２２Ｙに出力する第（ｋ＋１）出力手段としての第（ｋ＋１）出力回路２５Ｙとを備えて構成されている。 On the other hand, the (k + 1) -th power distribution circuit 13 converts the 2 k- order harmonics included in the harmonics (mixed waves) output from the k-th output terminal 22 and input from the (k + 1) -th input terminal 23 to the 2 k- order harmonics. and 2 k-th harmonic output circuit 24Y as 2 k harmonics output means for outputting the wave output terminal 18, 2 k order contained in the first (k + 1) input from the input terminal 23 harmonics (mixed wave) A (k + 1) th output circuit 25Y is provided as (k + 1) th output means for outputting harmonics excluding harmonics to the (k + 1) th output terminal 22Y.

２k次高調波出力回路２４Ｙは、２k次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２k次高調波周波数における１／４波長の前後±５％の範囲の電気長である）を有する第（ｋ＋１）インターディジタルキャパシタ２４Ｙａを備えて構成されている。 2 k-th harmonic output circuit 24Y, the electrical length of about ± 10% in the range of 1/4 wavelength at the 2 k harmonic frequency (preferably, ± before and after the quarter-wavelength at the 2 k-th harmonic frequency of 5 (K + 1) interdigital capacitor 24Ya having an electrical length in the range of%.

また、第（ｋ＋１）出力回路２５Ｙは、２k次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２k次高調波周波数における１／４波長の前後±５％の範囲の電気長）を有する第（ｋ＋１）伝送線路２５Ｙａと、２k次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２k次高調波周波数における１／４波長の前後±５％の範囲の電気長を有する第（ｋ＋１）先端開放スタブ２５Ｙｂと、を備えて構成されており、第（ｋ＋１）伝送線路２５Ｙａは、第（ｋ＋１）入力端子２３から第（ｋ＋１）出力端子２２Ｙとの間に介挿されており、第（ｋ＋１）先端開放スタブ２５Ｙｂは、第（ｋ＋１）伝送線路２５Ｙａから第（ｋ＋１）出力端子２２Ｙとの間で分岐して設けられている。 Further, the (k + 1) output circuit 25Y, the electrical length of about ± 10% in the range of 1/4 wavelength at the 2 k harmonic frequency (preferably, ± before and after the quarter-wavelength at the 2 k harmonic frequency and the (k + 1) transmission line 25Ya having an electrical length) of 5% range, the electrical length of about ± 10% in the range of 1/4 wavelength at the 2 k harmonic frequency (preferably, 2 k harmonic frequency (K + 1) th open-ended stub 25Yb having an electrical length in the range of ± 5% before and after the quarter wavelength at (k + 1) th transmission line 25Ya. 23 to the (k + 1) th output terminal 22Y, and the (k + 1) th end open stub 25Yb branches from the (k + 1) th transmission line 25Ya to the (k + 1) th output terminal 22Y. Is provided.

図９に示す電力分配回路Ｄ３においては、第（ｋ＋１）電力分配回路１３の第（ｋ＋１）入力端子２３と第ｋ電力分配回路１２の第ｋ出力端子２２とが接続される構成で、第１電力分配回路１０から第ｎ電力分配回路１４が順次直列に接続されるようになっており、第１伝送線路から第ｎ伝送線路までの特性インピーダンスが、システムインピーダンス（第１入力端子１、１次高調波出力端子１５、２次高調波出力端子１６、・・・、２(k-1)次高調波出力端子１７、２k次高調波出力端子１８、・・・、２ｎ-1次高調波出力端子１９、及び第ｎ出力端子２０に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定されている。なお、図９に示す電力分配回路Ｄ３が、第ｋ電力分配回路１２と第（ｋ＋１）電力分配回路１３のみから構成（２つの電力分配回路で構成）されている場合には、第ｋ伝送線路２５ａ及び第（ｋ＋１）伝送線路２５Ｙａの特性インピーダンスは、システムインピーダンス（第ｋ入力端子２１、２(k-1)次高調波出力端子１７、２k次高調波出力端子１８、及び第（ｋ＋１）出力端子２２Ｙに接続される負荷インピーダンス）の前後±１０％の範囲となるように設定される。 In the power distribution circuit D3 illustrated in FIG. 9, the (k + 1) th input terminal 23 of the (k + 1) th power distribution circuit 13 and the kth output terminal 22 of the kth power distribution circuit 12 are connected to each other. The power distribution circuit 10 to the n-th power distribution circuit 14 are sequentially connected in series, and the characteristic impedance from the first transmission line to the n-th transmission line is the system impedance (first input terminal 1, primary harmonic output terminal 15,2 harmonic output terminal 16, ···, 2 (k- 1) th harmonic components output terminal 17,2 k harmonics output terminal 18, ···, 2 n-1 order harmonic The load impedance connected to the wave output terminal 19 and the nth output terminal 20) is set in a range of ± 10% before and after. If the power distribution circuit D3 shown in FIG. 9 is composed of only the kth power distribution circuit 12 and the (k + 1) th power distribution circuit 13 (configured by two power distribution circuits), the kth transmission line 25a and the (k + 1) the characteristic impedance of the transmission line 25Ya, the system impedance (k-th input terminal 21,2 (k-1) th harmonic components output terminal 17,2 k harmonics output terminal 18, and the (k + 1) It is set to be in a range of ± 10% before and after the load impedance connected to the output terminal 22Y.

次に、第三の実施形態における電力分配回路の動作について説明する。なお、第ｋ入力端子２１に、２ｉ(i=k-1,k,・・・,n)次高調波の混合波が入力する場合を想定する。 Next, the operation of the power distribution circuit in the third embodiment will be described. It is assumed that a mixed wave of the 2 i (i = k−1, k,..., N) order harmonic is input to the kth input terminal 21.

２(k-1)次高調波出力回路２４は、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋインターディジタルキャパシタ２４ａで構成されている為、２(k-1)次高調波を低損失で通過させ、２ｉ(i=k-1,k,・・・,n)次高調波を阻止する。 2 (k-1) order harmonic output circuit 24 is composed of a kth interdigital capacitor 24a having an electrical length of 1/4 wavelength at the 2 (k-1) order harmonic frequency), The 2 (k-1) order harmonic is passed with low loss, and the 2 i (i = k−1, k,..., N) order harmonic is blocked.

一方、第ｋ出力回路２５に含まれる第ｋ先端開放スタブ２５ｂは、２(k-1)次高調波周波数における１／４波長の電気長を有する為、２ｉ(i=k-1,k,・・・,n)次高調波周波数において、その入力インピーダンスＺos[k]は開放となる。つまり、第ｋ出力回路２５中の先端開放スタブ２５ａは、２ｉ(i=k-1,k,・・・,n)次高調波に影響を与えない。従って、２ｉ(i=k-1,k,・・・,n)次高調波は、第ｋ出力回路２５を通過し、第ｋ出力端子２２に達する。逆に、第ｋ出力回路２５の入力インピーダンスＺ１b[k]は、２(k-1)次高調波周波数において開放となり、２(k-1)次高調波は阻止されることになる。 On the other hand, the k-th open-ended stub 25b included in the k-th output circuit 25 has an electrical length of ¼ wavelength at the 2 (k−1) -order harmonic frequency, so 2 i (i = k−1, k ,..., N) At the second harmonic frequency, the input impedance Zos [k] is open. That is, the open end stub 25a in the kth output circuit 25 does not affect the 2 i (i = k−1, k,..., N) order harmonics. Accordingly, the 2 i (i = k−1, k,..., N) order harmonic passes through the k th output circuit 25 and reaches the k th output terminal 22. Conversely, the input impedance Z1b [k] of the k-th output circuit 25 becomes open at the 2 (k-1) th order harmonic frequency, and the 2 (k-1) th order harmonic is blocked.

そして、入力端子１に、基本波（１次高調波）及び２ｉ(i=1,2,・・・,n)次高調波の混合波が入力された場合、上記の動作が第１電力分配回路から第ｎ電力分配回路まで繰り返され、基本波及び２ｉ(i=1,2,・・・,n)次高調波が、１次高調波出力端子１５から２ｎ-1次高調波出力端子１９、及び第ｎ出力端子２０に順次出力され分離されることになる。 When a fundamental wave (first harmonic) and a mixed wave of 2 i (i = 1, 2,..., N) harmonics are input to the input terminal 1, the above operation is the first power. The fundamental wave and the 2 i (i = 1, 2,..., N) order harmonics are repeated from the 1st harmonic output terminal 15 to the 2 n-1 order harmonics from the distribution circuit to the nth power distribution circuit. The signals are sequentially output to and separated from the output terminal 19 and the n-th output terminal 20.

このように、上記実施形態における電力分配回路によれば、単純な回路構成で、基本波と２ｉ(i=1,2,・・・,n)次高調波とを含む入力波から、基本波及び２ｉ(i=1,2,・・・,n)次高調波を、順次分離して電力出力とすることができる。 As described above, according to the power distribution circuit of the above embodiment, the basic circuit and the fundamental wave and the 2 i (i = 1, 2,. The wave and the 2 i (i = 1, 2,..., N) order harmonics can be sequentially separated into a power output.

なお、第３実施形態においても、第１及び２実施形態と同様、電力分配回路Ｄ３は、ある程度の幅を持った周波数に対して、電力分配回路として機能することができる。この場合、例えば、２(k-1)次高調波及び２k次高調波は、それぞれ、中心周波数を基準とする所定の幅を有しているとすると、第ｋインターディジタルキャパシタ２４ａ、第ｋ伝送線路２５ａ、及び第ｋ先端開放スタブ２５ｂは、それぞれ、２(k-1)次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有し、第（ｋ＋１）インターディジタルキャパシタ２４Ｙａ、第（ｋ＋１）伝送線路２５Ｙａ、及び第（ｋ＋１）先端開放スタブ２５Ｙｂは、それぞれ、２k次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有するように設計される。 Also in the third embodiment, as in the first and second embodiments, the power distribution circuit D3 can function as a power distribution circuit for frequencies having a certain width. In this case, for example, assuming that the 2 (k−1) -order harmonic and the 2 k- order harmonic have predetermined widths with respect to the center frequency, respectively, the k-th interdigital capacitor 24a, the k-th harmonic. Each of the transmission line 25a and the k-th open end stub 25b has an electrical length in the range of ± 10% before and after a quarter wavelength at the center frequency of the 2 (k−1) -order harmonic, The interdigital capacitor 24Ya, the (k + 1) th transmission line 25Ya, and the (k + 1) -th open-ended stub 25Yb each have an electrical length in the range of ± 10% before and after the quarter wavelength at the center frequency of the 2 k- order harmonic. Designed to have.

[第四の実施形態]
次に、本発明の第四の実施形態における電力分配回路について説明する。 [Fourth embodiment]
Next, a power distribution circuit according to a fourth embodiment of the present invention will be described.

図１０は、第四の実施形態における電力分配回路の構成例を示す図である。なお、図１０に示す電力分配回路Ｄ４において、図９に示す電力分配回路Ｄ４と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 10 is a diagram illustrating a configuration example of the power distribution circuit according to the fourth embodiment. In the power distribution circuit D4 shown in FIG. 10, the same components as those of the power distribution circuit D4 shown in FIG.

図１０に示すように、電力分配回路Ｄ４においては、第ｋ出力回路２５に、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長）を有する第２の第ｋ伝送線路２５ｃが設けられている。より具体的には、第ｋ出力回路２５には、第ｋ先端開放スタブ２５ｂの分岐点から第ｋ出力端子２２との間に第２の第ｋ伝送線路２５ｃが介挿されている。 As shown in FIG. 10, in the power distribution circuit D4, the k-th output circuit 25 has an electrical length in the range of ± 10% before and after the quarter wavelength at the 2 (k-1) -order harmonic frequency (preferably, A second k- th transmission line 25c having an electrical length in the range of ± 5% before and after a quarter wavelength at 2 (k-1) -order harmonic frequency is provided. More specifically, in the k-th output circuit 25, a second k-th transmission line 25c is interposed between the branch point of the k-th open end stub 25b and the k-th output terminal 22.

このような第２の第ｋ伝送線路は、図１０に示すように、第１電力分配回路１０から第ｎ電力分配回路１４のそれぞれに設けられている。そして、第１伝送線路から第ｎ伝送線路、及び第２の第１伝送線路から第２の第ｎ伝送線路までの特性インピーダンスは、システムインピーダンス（第１入力端子１、１次高調波出力端子１５、２次高調波出力端子１６、・・・、２(k-1)次高調波出力端子１７、２k次高調波出力端子１８、・・・、２ｎ-1次高調波出力端子１９、及び第ｎ出力端子２０に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定される。 Such a second k-th transmission line is provided in each of the first power distribution circuit 10 to the n-th power distribution circuit 14, as shown in FIG. The characteristic impedance from the first transmission line to the n-th transmission line and from the second first transmission line to the second n-th transmission line is the system impedance (first input terminal 1, first harmonic output terminal 15). , the second harmonic output terminal 16, ···, 2 (k- 1) th harmonic components output terminal 17,2 k harmonics output terminal 18, · · ·, 2 n-1 order harmonic output terminal 19, And the load impedance connected to the n-th output terminal 20) is set in a range of ± 10% before and after.

このような第四の実施形態における電力分配回路においても、第三の実施形態における電力分配回路と同様の効果を得ることができる。   In such a power distribution circuit in the fourth embodiment, the same effect as that of the power distribution circuit in the third embodiment can be obtained.

[第五の実施形態]
次に、本発明の第五の実施形態として、上記第一の実施形態における電力分配回路を適用した周波数逓倍器について説明する。 [Fifth embodiment]
Next, a frequency multiplier to which the power distribution circuit in the first embodiment is applied will be described as a fifth embodiment of the present invention.

図１１は、第五の実施形態における周波数逓倍器の構成例を示す図である。なお、図１１に示す電力分配回路２８において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 11 is a diagram illustrating a configuration example of a frequency multiplier according to the fifth embodiment. In the power distribution circuit 28 shown in FIG. 11, the same components as those of the power distribution circuit D1 shown in FIG.

図１１に示すように、周波数逓倍器Ｄ５は、逓倍回路２６と電力分配回路２８とを備えており、逓倍回路２６の出力端子と電力分配回路２８の入力端子とが基本波・２次高調波混合波出力端子２７で接続されている。逓倍回路２６は、入力端子１から入力された基本波電力を、少なくとも基本波電力と２次高調波電力を含む混合波電力に変換し、これを混合波出力端子２７に出力するようになっている。電力分配回路２８は、第一の実施形態で述べた通り、基本波と２次高調波の混合電力を、基本波電力と２次高調波電力に分離して出力する。   As shown in FIG. 11, the frequency multiplier D5 includes a multiplier circuit 26 and a power distribution circuit 28, and an output terminal of the multiplier circuit 26 and an input terminal of the power distribution circuit 28 are fundamental waves and second harmonics. The mixed wave output terminal 27 is connected. The multiplier circuit 26 converts the fundamental wave power input from the input terminal 1 into mixed wave power including at least the fundamental wave power and the second harmonic power, and outputs the mixed wave power to the mixed wave output terminal 27. Yes. As described in the first embodiment, the power distribution circuit 28 outputs the mixed power of the fundamental wave and the second harmonic to the fundamental wave power and the second harmonic power.

こうして、周波数逓倍器Ｄ５は、基本波電力を入力し、基本波電力と２次高調波電力の両方を分離して出力することができる。   Thus, the frequency multiplier D5 can input the fundamental wave power and separate and output both the fundamental wave power and the second harmonic power.

[第六の実施形態]
次に、本発明の第六の実施形態として、第五の実施形態の周波数逓倍器Ｄ５における逓倍回路２６の一構成例を示した場合の周波数逓倍器について説明する。 [Sixth embodiment]
Next, as a sixth embodiment of the present invention, a frequency multiplier when a configuration example of the multiplier circuit 26 in the frequency multiplier D5 of the fifth embodiment is shown will be described.

図１２は、第六の実施形態における周波数逓倍器の構成例を示す図である。なお、図１２に示す電力分配回路２８において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 12 is a diagram illustrating a configuration example of a frequency multiplier according to the sixth embodiment. In the power distribution circuit 28 shown in FIG. 12, the same components as those of the power distribution circuit D1 shown in FIG.

図１２に示すように、周波数逓倍器Ｄ６における逓倍回路２６は、能動素子としてのヘテロバイポーラトランジスタ（ＨＢＴ）２９、ＨＢＴ２９の入力側に設けられた入力整合回路３０及びベースバイアス供給回路３２、ＨＢＴ２９の出力側に設けられた出力整合回路３１及びコレクタバイアス回路３３並びに基本波終端回路３５を備えて構成されている。また、逓倍回路２６の入力段及び出力段には、直流遮断容量３４ａ，３４ｂが設けられている。   As shown in FIG. 12, the frequency multiplier 26 in the frequency multiplier D6 includes a heterobipolar transistor (HBT) 29 as an active element, an input matching circuit 30 provided on the input side of the HBT 29, a base bias supply circuit 32, and an HBT 29. An output matching circuit 31, a collector bias circuit 33, and a fundamental wave termination circuit 35 provided on the output side are provided. Further, DC cutoff capacitors 34 a and 34 b are provided at the input stage and the output stage of the multiplier circuit 26.

ここで、入力整合回路３０は、伝送線路３６ａと先端開放スタブ３７ａとから構成されている。また、出力整合回路３１は、伝送線路３６ｂと先端開放スタブ３７ｂとから構成されている。また、ベースバイアス回路３２は、伝送線路３８、ベースバイアス端子３９、及び高周波接地容量４０ａとから構成されている。また、コレクタバイアス回路３３は、伝送線路４１、コレクタバイアス端子４２、及び高周波接地容量４０ｂとから構成されている。また、基本波終端回路３５は、抵抗４３と基本波周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブ４４とから構成されている。   Here, the input matching circuit 30 includes a transmission line 36a and a tip open stub 37a. The output matching circuit 31 includes a transmission line 36b and a tip open stub 37b. The base bias circuit 32 includes a transmission line 38, a base bias terminal 39, and a high frequency grounding capacitor 40a. The collector bias circuit 33 includes a transmission line 41, a collector bias terminal 42, and a high frequency grounding capacitor 40b. The fundamental wave termination circuit 35 includes a resistor 43 and a tip open stub 44 having an electrical length in the range of ± 10% before and after a quarter wavelength at the fundamental frequency.

このような構成の逓倍回路２６は、入力端子１からの基本波電力の入力に対し、ＨＢＴ２９の非線形性を利用して２次高調波電力を発生させ、基本波と２次高調波の混合波電力を出力する機能を有する。基本波電力と２次高調波電力の出力バランスは、抵抗４３の抵抗値の設定により制御可能である。そして、混合波出力端子２７に出力された基本波と２次高調波の混合電力は、電力分配回路２８により、基本波電力と２次高調波電力に分離される。   The multiplying circuit 26 configured as described above generates second harmonic power using the nonlinearity of the HBT 29 with respect to the input of the fundamental wave power from the input terminal 1, and a mixed wave of the fundamental wave and the second harmonic. It has a function of outputting power. The output balance between the fundamental power and the second harmonic power can be controlled by setting the resistance value of the resistor 43. Then, the mixed power of the fundamental wave and the second harmonic output to the mixed wave output terminal 27 is separated into the fundamental wave power and the second harmonic power by the power distribution circuit 28.

次に、第六の実施形態における周波数逓倍器の動作についてハーモニック・バランス法によるシミュレーション結果を用いて説明する。図１３は、入力端子１から周波数２０ＧＨｚ、振幅１．４Ｖp-pの基本波を入力した場合の各出力端子における出力波形を示す図であり、（Ａ）は混合波出力端子２７における出力波形を、（Ｂ）は基本波出力端子２における出力波形を、（Ｃ）は２次高調波出力端子３における出力波形をそれぞれ示している。図１３に示すように、混合波出力端子２７に出力された基本波と２次高調波の混合波が、電力分配回路２８により基本波成分と２次高調波電力に分離されていることが分かる。   Next, the operation of the frequency multiplier in the sixth embodiment will be described using simulation results by the harmonic balance method. FIG. 13 is a diagram showing output waveforms at each output terminal when a fundamental wave having a frequency of 20 GHz and an amplitude of 1.4 Vp-p is input from the input terminal 1, and FIG. 13A shows an output waveform at the mixed wave output terminal 27. (B) shows the output waveform at the fundamental wave output terminal 2, and (C) shows the output waveform at the second harmonic output terminal 3. As shown in FIG. 13, it can be seen that the mixed wave of the fundamental wave and the second harmonic output to the mixed wave output terminal 27 is separated into the fundamental wave component and the second harmonic power by the power distribution circuit 28. .

[第七の実施形態]
次に、本発明の第七の実施形態として、第五の実施形態の周波数逓倍器Ｄ５における逓倍回路２６の他の構成例を示した場合の周波数逓倍器について説明する。 [Seventh embodiment]
Next, as a seventh embodiment of the present invention, a frequency multiplier when another configuration example of the multiplier circuit 26 in the frequency multiplier D5 of the fifth embodiment is shown will be described.

図１４は、第七の実施形態における周波数逓倍器の構成例を示す図である。なお、図１４における周波数逓倍器Ｄ７において、図１２に示す周波数逓倍器Ｄ６と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 14 is a diagram illustrating a configuration example of a frequency multiplier according to the seventh embodiment. In addition, in the frequency multiplier D7 in FIG. 14, the same components as those in the frequency multiplier D6 shown in FIG.

図１４に示すように、周波数逓倍器Ｄ７における逓倍回路２６においては、出力整合回路３１に、伝送線路３６ｃ、先端開放スタブ３７ｃを付加している。これらの付加により、基本波周波数と２次高調波周波数の両方で、より良好な出力整合の実現を可能としている。   As shown in FIG. 14, in the frequency multiplier 26 in the frequency multiplier D7, a transmission line 36c and an open end stub 37c are added to the output matching circuit 31. These additions make it possible to achieve better output matching at both the fundamental frequency and the second harmonic frequency.

[第八の実施形態]
次に、本発明の第八の実施形態として、第五の実施形態の周波数逓倍器Ｄ５における逓倍回路２６の更に他の構成例を示した場合の周波数逓倍器について説明する。 [Eighth embodiment]
Next, as an eighth embodiment of the present invention, a frequency multiplier in a case where still another configuration example of the multiplier circuit 26 in the frequency multiplier D5 of the fifth embodiment is shown will be described.

図１５は、第八の実施形態における周波数逓倍器の構成例を示す図である。なお、図１５における周波数逓倍器Ｄ８において、図１２に示す周波数逓倍器Ｄ６と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。   FIG. 15 is a diagram illustrating a configuration example of a frequency multiplier according to the eighth embodiment. In addition, in the frequency multiplier D8 in FIG. 15, the same components as those in the frequency multiplier D6 shown in FIG.

図１５に示すように、周波数逓倍器Ｄ８における逓倍回路２６においては、抵抗４３を可変としている。この可変抵抗値の制御により、基本波出力端子２に出力される基本波電力と、２次高調波出力端子３に出力される２次高調波電力のバランスを制御することが可能である。   As shown in FIG. 15, in the frequency multiplier 26 in the frequency multiplier D8, the resistor 43 is variable. By controlling the variable resistance value, it is possible to control the balance between the fundamental wave power output to the fundamental wave output terminal 2 and the second harmonic power output to the second harmonic output terminal 3.

[第九の実施形態]
次に、本発明の第九の実施形態として、上記第五〜八実施形態における周波数逓倍器を適用した光通信用送信機フロントエンドについて説明する。 [Ninth embodiment]
Next, as a ninth embodiment of the present invention, a transmitter front end for optical communication to which the frequency multiplier in the fifth to eighth embodiments is applied will be described.

図１６は、第九の実施形態における光通信用送信機フロントエンドのブロック例を示す図である。図１６に示す光通信用送信機フロントエンドにおける周波数逓倍器４５には、図１１、図１２、図１４、及び図１５の何れか一図に示した周波数逓倍器が適用される。   FIG. 16 is a block diagram illustrating an example of a transmitter front end for optical communication according to the ninth embodiment. The frequency multiplier shown in any one of FIGS. 11, 12, 14, and 15 is applied to the frequency multiplier 45 in the transmitter front end for optical communication shown in FIG.

図１６に示すように、光通信用送信機フロントエンドは、周波数逓倍器４５、ＭＵＸ（マルチプレクサ）回路４６、識別回路４７、及び変調器ドライバ４８等を備えて構成されている。周波数逓倍器４５は、入力端子１から入力される基本波周波数のクロック信号から、基本波及び２次高調波周波数のクロック信号を発生させ、それぞれ、ＭＵＸ回路４６、識別回路４７に供給するようになっている。なお、その他の構成部分の動作については、本発明と直接の関係がないので説明を省略する。   As shown in FIG. 16, the transmitter front end for optical communication includes a frequency multiplier 45, a MUX (multiplexer) circuit 46, an identification circuit 47, a modulator driver 48, and the like. The frequency multiplier 45 generates a clock signal having a fundamental frequency and a second harmonic frequency from a clock signal having a fundamental frequency input from the input terminal 1, and supplies the clock signal to the MUX circuit 46 and the identification circuit 47, respectively. It has become. The operation of the other components is not directly related to the present invention and will not be described.

以上、本発明の一実施形態を説明したが、本発明の具体的な構成は、上記実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても、本発明の範囲に含まれる。   Although one embodiment of the present invention has been described above, the specific configuration of the present invention is not limited to the above embodiment, and even if there is a design change or the like without departing from the gist of the present invention, It is included in the scope of the invention.

第一の実施形態における電力分配回路の構成例を示す図である。It is a figure which shows the structural example of the power distribution circuit in 1st embodiment. 入力端子１と基本波出力端子２の間の挿入損失の周波数依存性を示す図である。It is a figure which shows the frequency dependence of the insertion loss between the input terminal 1 and the fundamental wave output terminal 2. FIG. 入力端子１と２次高調波出力端子３の間の挿入損失の周波数依存性を示す図である。It is a figure which shows the frequency dependence of the insertion loss between the input terminal 1 and the 2nd harmonic output terminal 3. FIG. 入力端子１の反射損失の周波数依存性を示す図である。It is a figure which shows the frequency dependence of the reflection loss of the input terminal. 基本波出力端子２の反射損失の周波数依存性を示す図である。It is a figure which shows the frequency dependence of the reflection loss of the fundamental wave output terminal. ２次高調波出力端子３の反射損失の周波数依存性を示す図である。It is a figure which shows the frequency dependence of the reflection loss of the 2nd harmonic output terminal. 基本波出力端子２と２次高調波出力端子３の間の挿入損失の周波数依存性を示す（アイソレーション特性）図である。It is a (isolation characteristic) figure which shows the frequency dependence of the insertion loss between the fundamental wave output terminal 2 and the 2nd harmonic output terminal 3. FIG. 第二の実施形態における電力分配回路の構成例を示す図である。It is a figure which shows the structural example of the power distribution circuit in 2nd embodiment. 第三の実施形態における電力分配回路の構成例を示す図である。It is a figure which shows the structural example of the power distribution circuit in 3rd embodiment. 第四の実施形態における電力分配回路の構成例を示す図である。It is a figure which shows the structural example of the power distribution circuit in 4th embodiment. 第五の実施形態における周波数逓倍器の構成例を示す図である。It is a figure which shows the structural example of the frequency multiplier in 5th embodiment. 第六の実施形態における周波数逓倍器の構成例を示す図である。It is a figure which shows the structural example of the frequency multiplier in 6th embodiment. 入力端子１から周波数２０ＧＨｚ、振幅１．４Ｖp-pの基本波を入力した場合の各出力端子における出力波形を示す図である。It is a figure which shows the output waveform in each output terminal at the time of inputting the fundamental wave of frequency 20GHz and the amplitude 1.4Vp-p from the input terminal 1. FIG. 第七の実施形態における周波数逓倍器の構成例を示す図である。It is a figure which shows the structural example of the frequency multiplier in 7th embodiment. 第八の実施形態における周波数逓倍器の構成例を示す図である。It is a figure which shows the structural example of the frequency multiplier in 8th embodiment. 第九の実施形態における光通信用送信機フロントエンドのブロック例を示す図である。It is a figure which shows the example of a block of the transmitter front end for optical communications in 9th embodiment. 基本波と２次高調波を分離する従来の電力分配回路の構成例を示す図である。It is a figure which shows the structural example of the conventional power distribution circuit which isolate | separates a fundamental wave and a 2nd harmonic. 基本波と２次高調波を分離する従来の電力分配回路の他の構成例を示す図である。It is a figure which shows the other structural example of the conventional power distribution circuit which isolate | separates a fundamental wave and a 2nd harmonic. 基本波とn次高調波を分離する従来の電力分配回路の構成例を示す図である。It is a figure which shows the structural example of the conventional power distribution circuit which isolate | separates a fundamental wave and nth-order harmonic. 基本波とn次高調波を分離する従来の電力分配回路の他の構成例を示す図である。It is a figure which shows the other structural example of the conventional power distribution circuit which isolate | separates a fundamental wave and nth harmonic.

符号の説明Explanation of symbols

１・・・入力端子
２・・・基本波出力端子
３・・・２次高調波出力端子
４・・・基本波出力回路
５・・・２次高調波出力回路
６・・・インターディジタルキャパシタ
７、９・・・伝送線路
８・・・先端開放スタブ
１０・・・第１電力分配回路
１１・・・第２電力分配回路
１２・・・第ｋ電力分配回路
１３・・・第（ｋ＋１）電力分配回路
１４・・・第ｎ電力分配回路
１５・・・１次高周波出力端子
１６・・・２次高周波出力端子
１７・・・２(k-1)次高調波出力端子
１８・・・２k次高調波出力端子
１９・・・２(ｎ-1)次高調波出力端子
２０・・・第ｎ出力端子
２１・・・第ｋ入力端子
２２・・・第ｋ出力端子
２３・・・第（ｋ＋１）入力端子
２４・・・２(k-1)次高調波出力回路
２４Ｙ・・・２k次高調波出力回路
２５・・・第ｋ出力回路
２５Ｙ・・・第（ｋ＋１）出力回路
２６・・・逓倍回路
２７・・・基本波・２次高調波混合波出力端子
２８・・・電力分配回路
２９・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３０・・・入力整合回路
３１・・・出力整合回路
３２・・・ベースバイアス回路
３３・・・コレクタバイアス回路
３４ａ，３４ｂ・・・直流遮断容量
３５・・・基本波終端回路
３６ａ，３６ｂ，３６ｃ，３８，４１・・・伝送線路
３７ａ，３７ｂ，３７ｃ，４４・・・先端開放スタブ
３９・・・ベースバイアス端子
４０ａ，４０ｂ・・・高周波接地容量
４２・・・コレクタバイアス端子
４３・・・抵抗
４５・・・周波数逓倍器
４６・・・ＭＵＸ回路
４７・・・識別回路
４８・・・変調器ドライバ
４９・・・データ信号入力端子
Ｄ１〜Ｄ４・・・電力分配回路
Ｄ５〜Ｄ８・・・周波数逓倍器 DESCRIPTION OF SYMBOLS 1 ... Input terminal 2 ... Fundamental wave output terminal 3 ... Second harmonic output terminal 4 ... Fundamental wave output circuit 5 ... Second harmonic output circuit 6 ... Interdigital capacitor 7 , 9 ... Transmission line 8 ... Open end stub 10 ... First power distribution circuit 11 ... Second power distribution circuit 12 ... kth power distribution circuit 13 ... (k + 1) power Distribution circuit 14 ... nth power distribution circuit 15 ... primary high frequency output terminal 16 ... secondary high frequency output terminal 17 ... 2 (k-1) second harmonic output terminal 18 ... 2 k 2nd harmonic output terminal 19... 2 (n-1) 2nd harmonic output terminal 20... Nth output terminal 21... Kth input terminal 22. k + 1) input terminals 24 ··· 2 (k-1) th harmonic components output circuit 24Y ... 2 k-th harmonic output circuit 25 ... first k output circuit 25Y · (K + 1) th output circuit 26 ... multiplier circuit 27 ... fundamental-second harmonic mixed wave output terminal 28 ... power distribution circuit 29 ... heterojunction bipolar transistor (HBT)
30 ... Input matching circuit 31 ... Output matching circuit 32 ... Base bias circuit 33 ... Collector bias circuit 34a, 34b ... DC blocking capacitor 35 ... Fundamental wave termination circuit 36a, 36b, 36c , 38, 41 ... transmission lines 37a, 37b, 37c, 44 ... open-ended stubs 39 ... base bias terminals 40a, 40b ... high frequency ground capacitance 42 ... collector bias terminal 43 ... resistance 45 ... Frequency multiplier 46 ... MUX circuit 47 ... Identification circuit 48 ... Modulator driver 49 ... Data signal input terminals D1-D4 ... Power distribution circuits D5-D8 ... Frequency Multiplier

Claims (19)

入力端子から入力された入力波に含まれる基本波を基本波出力端子に出力する基本波出力手段と、前記入力端子から入力された入力波に含まれる２次高調波を２次高調波出力端子に出力する２次高調波出力手段と、を備えた電力分配回路であって、
前記基本波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有するインターディジタルキャパシタを備え、
前記２次高調波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第１伝送線路と、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと、を備えることを特徴とする電力分配回路。 A fundamental wave output means for outputting a fundamental wave included in an input wave input from the input terminal to a fundamental wave output terminal; and a second harmonic wave included in the input wave input from the input terminal as a second harmonic output terminal. A second harmonic output means for outputting to the power distribution circuit,
The fundamental wave output means includes an interdigital capacitor having an electrical length in a range of ± 10% before and after a quarter wavelength at the frequency of the fundamental wave,
The second harmonic output means includes a first transmission line having an electrical length in a range of ± 10% before and after a quarter wavelength of the fundamental wave frequency, and ± around a quarter wavelength of the fundamental wave frequency. An open-ended stub having an electrical length in the range of 10%. 請求項１に記載の電力分配回路において、
前記基本波の周波数は、それぞれ、中心周波数を基準とする所定の幅を有しており、
前記インターディジタルキャパシタ、前記第１伝送線路、及び前記先端開放スタブは、それぞれ、前記基本波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする電力分配回路。 The power distribution circuit according to claim 1,
Each frequency of the fundamental wave has a predetermined width based on the center frequency,
The interdigital capacitor, the first transmission line, and the open-ended stub each have an electric length in a range of ± 10% before and after a quarter wavelength at the center frequency of the fundamental wave. circuit. 請求項１又は２に記載の電力分配回路において、
前記第１伝送線路は、前記入力端子から前記２次高調波出力端子との間に介挿されており、
前記先端開放スタブは、前記第１伝送線路から前記２次高調波出力端子との間で分岐して設けられていることを特徴とする電力分配回路。 The power distribution circuit according to claim 1 or 2,
The first transmission line is interposed between the input terminal and the second harmonic output terminal,
The power distribution circuit according to claim 1, wherein the open end stub is branched from the first transmission line to the second harmonic output terminal. 請求項１乃至３の何れか一項に記載の電力分配回路において、
前記第１伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to any one of claims 1 to 3,
The characteristic impedance of the first transmission line is in the range of ± 10% before and after the load impedance connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. circuit. 請求項３に記載の電力分配回路において、
前記先端開放スタブの分岐点から前記２次高調波出力端子との間に前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２伝送線路が介挿されていることを特徴とする電力分配回路。 The power distribution circuit according to claim 3,
A second transmission line having an electrical length in a range of ± 10% before and after a quarter wavelength of the fundamental wave frequency is interposed between the branch point of the open stub and the second harmonic output terminal. A power distribution circuit characterized by comprising: 請求項５に記載の電力分配回路において、
前記第１伝送線路及び前記第２伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 5, wherein
The characteristic impedance of the first transmission line and the second transmission line is within a range of ± 10% before and after the load impedance connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. Power distribution circuit characterized by 第ｋ（ｋは自然数）入力端子から入力された入力波に含まれる２(k-1)次高調波を２(k-1)次高調波出力端子に出力する２(k-1)次高調波出力手段と、前記第ｋ入力端子から入力された入力波に含まれる２(k-1)次高調波を除く高調波を第ｋ出力端子に出力する第ｋ出力手段と、を備えた第ｋ電力分配回路と、
前記第ｋ出力端子から出力され第（ｋ＋１）入力端子から入力された高調波に含まれる２k次高調波を２k次高調波出力端子に出力する２k次高調波出力手段と、前記第（ｋ＋１）入力端子から入力された入力波に含まれる２k次高調波を除く高調波を第（ｋ＋１）出力端子に出力する第（ｋ＋１）出力手段と、を備えた第（ｋ＋１）電力分配回路と、を具備する電力分配回路であって、
前記２(k-1)次高調波出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋインターディジタルキャパシタを備え、
前記第ｋ出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ伝送線路と、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ先端開放スタブと、を備え、
前記２k次高調波出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）インターディジタルキャパシタを備え、
前記第（ｋ＋１）出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）伝送線路と、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）先端開放スタブと、を備えることを特徴とする電力分配回路。 The k (k is a natural number) 2 included in the input waves inputted from the input terminal (k-1) the next harmonic 2 (k-1) 2 to output the next harmonic output terminal (k-1) order harmonics Wave output means, and k- th output means for outputting to the k-th output terminal harmonics excluding the 2 (k-1) th order harmonic contained in the input wave input from the k-th input terminal. k power distribution circuit;
Said output from the k output terminals a (k + 1) 2 k harmonics output means for outputting the 2 k th harmonic wave included in the harmonic wave input from the input terminal to the 2 k harmonic output terminal, said first (K + 1) th power distribution unit comprising: (k + 1) th output means for outputting to the (k + 1) th output terminal harmonics excluding the 2 kth order harmonic contained in the input wave input from the (k + 1) input terminal A power distribution circuit comprising: a circuit;
The 2 (k-1) -order harmonic output means includes a k- th interdigital capacitor having an electrical length in a range of ± 10% before and after a quarter wavelength at the frequency of the 2 (k-1) -order harmonic. ,
Wherein said k output means, said 2 (k-1) and the k transmission line having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the next harmonic, the 2 (k-1) following A k-th open-ended stub having an electrical length in the range of ± 10% before and after a quarter wavelength at a harmonic frequency,
The 2 k- order harmonic output means includes a (k + 1) -th interdigital capacitor having an electrical length in a range of ± 10% before and after a quarter wavelength at the frequency of the 2 k- order harmonic,
Wherein the (k + 1) output means, and the (k + 1) transmission line having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the 2 k-th harmonic, the frequency of the 2 k-th harmonic And a (k + 1) -th open-ended stub having an electrical length in the range of ± 10% before and after the quarter wavelength. 請求項７に記載の電力分配回路において、
前記２(k-1)次高調波の周波数は、中心周波数を基準とする所定の幅を有しており、
前記第ｋインターディジタルキャパシタ、前記第ｋ伝送線路、及び前記第ｋ先端開放スタブは、それぞれ、前記２(k-1)次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有し、
前記第（ｋ＋１）インターディジタルキャパシタ、前記第（ｋ＋１）伝送線路、及び前記第（ｋ＋１）先端開放スタブは、それぞれ、前記２k次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする電力分配回路。 The power distribution circuit according to claim 7,
The frequency of the 2 (k-1) order harmonic has a predetermined width based on the center frequency,
The k-th interdigital capacitor, the k-th transmission line, and the k-th open-ended stub are each within a range of ± 10% before and after a quarter wavelength at the center frequency of the 2 (k-1) -order harmonic. Has an electrical length,
The (k + 1) -th interdigital capacitor, the (k + 1) -th transmission line, and the (k + 1) -th open-ended stub are respectively ± 10% around 1/4 wavelength at the center frequency of the 2 k- order harmonic. A power distribution circuit having an electrical length in a range. 請求項７又は８に記載の電力分配回路において、
前記第ｋ伝送線路は、前記第ｋ入力端子から前記第ｋ出力端子との間に介挿されており、
前記第ｋ先端開放スタブは、前記第ｋ伝送線路から前記第ｋ出力端子との間で分岐して設けられ、
前記第（ｋ＋１）伝送線路は、前記第（ｋ＋１）入力端子から前記第（ｋ＋１）出力端子との間に介挿されており、
前記第（ｋ＋１）先端開放スタブは、前記第（ｋ＋１）伝送線路から前記第（ｋ＋１）出力端子との間で分岐して設けられていることを特徴とする電力分配回路。 The power distribution circuit according to claim 7 or 8,
The kth transmission line is interposed between the kth input terminal and the kth output terminal;
The k-th open end stub is provided to branch from the k-th transmission line to the k-th output terminal,
The (k + 1) th transmission line is interposed between the (k + 1) th input terminal and the (k + 1) th output terminal,
The power distribution circuit, wherein the (k + 1) -th open-ended stub is branched from the (k + 1) -th transmission line to the (k + 1) -th output terminal. 請求項７乃至９の何れか一項に記載の電力分配回路において、
前記第ｋ伝送線路及び前記第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to any one of claims 7 to 9,
Characteristic impedances of the k-th transmission line and the (k + 1) -th transmission line are the k-th input terminal, the 2 (k−1) -order harmonic output terminal, the 2 k- order harmonic output terminal, and the (k + 1) -th transmission line. ) A power distribution circuit having a range of ± 10% before and after the load impedance connected to the output terminal. 請求項９に記載の電力分配回路において、
前記第ｋ先端開放スタブの分岐点から前記第ｋ出力端子との間に前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第ｋ伝送線路が介挿され、
前記第（ｋ＋１）先端開放スタブの分岐点から前記第（ｋ＋１）出力端子との間に前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第（ｋ＋１）伝送線路が介挿されていることを特徴とする電力分配回路。 The power distribution circuit according to claim 9, wherein
A second electric length in the range of ± 10% before and after a quarter wavelength at the frequency of the 2 (k−1) -order harmonic between the branch point of the k-th open-ended stub and the k-th output terminal. K-th transmission line is inserted,
A second electrical length in the range of ± 10% before and after a quarter wavelength at the frequency of the 2 k- order harmonic is between the branch point of the (k + 1) -th open-ended stub and the (k + 1) -th output terminal. A power distribution circuit, wherein the (k + 1) th transmission line is inserted. 請求項１１に記載の電力分配回路において、
前記第ｋ伝送線路、前記第２の第ｋ伝送線路、前記第（ｋ＋１）伝送線路、及び前記第２の第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 11,
The characteristic impedances of the kth transmission line, the second kth transmission line, the (k + 1) th transmission line, and the second (k + 1) th transmission line are expressed by the kth input terminal, the 2 (k− 1) A power distribution circuit having a range of ± 10% before and after the load impedance connected to the second harmonic output terminal, the 2 kth harmonic output terminal, and the (k + 1) th output terminal. 請求項７乃至１１の何れか一項に記載の電力分配回路において、
前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、少なくとも３以上の前記電力分配回路が順次直列に接続されていることを特徴とする電力分配回路。 The power distribution circuit according to any one of claims 7 to 11,
A configuration in which the (k + 1) th input terminal of the (k + 1) th power distribution circuit and the kth output terminal of the kth power distribution circuit are connected, and at least three or more power distribution circuits are sequentially connected in series. A power distribution circuit characterized by comprising: 請求項１１に記載の電力分配回路において、
前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、第１電力分配回路から第ｎ（ｎは自然数）電力分配回路までの少なくとも３以上の前記電力分配回路が順次直列に接続されており、
前記第１伝送線路から第ｎ伝送線路、及び前記第２の第１伝送線路から前記第２の第ｎ伝送線路の特性インピーダンスが、第１入力端子、及び１次高調波出力端子から２(ｎ-1)次高調波出力端子、並びに第ｎ出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 11,
The (k + 1) th input terminal of the (k + 1) th power distribution circuit is connected to the kth output terminal of the kth power distribution circuit, and the nth (n is a natural number) power distribution from the first power distribution circuit. At least three or more of the power distribution circuits up to the circuit are sequentially connected in series;
The characteristic impedance of the first transmission line to the nth transmission line, and the second first transmission line to the second nth transmission line is 2 (n from the first input terminal and the first harmonic output terminal). -1) A power distribution circuit having a range of ± 10% before and after the load impedance connected to the second harmonic output terminal and the nth output terminal. 基本波電力が入力され、少なくとも基本波電力と２次高調波電力を含む混合波を出力する逓倍回路と、請求項１乃至６の何れか一項に記載の電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする周波数逓倍器。 A multiplication circuit that receives fundamental wave power and outputs a mixed wave including at least fundamental wave power and second harmonic power, and the power distribution circuit according to any one of claims 1 to 6, wherein the multiplication is performed. An output terminal of a circuit and an input terminal of the power distribution circuit are connected. 基本波電力が入力され、少なくとも基本波電力と２k次高調波電力（ｋは１からｎまでの自然数）を含む混合波を出力する逓倍回路と、請求項７乃至１２の何れか一項に記載の電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする周波数逓倍器。 The multiplication circuit which inputs the fundamental wave power and outputs a mixed wave including at least the fundamental wave power and the 2 k- order harmonic power (k is a natural number from 1 to n), and any one of claims 7 to 12 A frequency multiplier comprising: the power distribution circuit according to claim 1; and an output terminal of the multiplier circuit connected to an input terminal of the power distribution circuit. 請求項１５又は１６に記載の周波数逓倍器において、
前記逓倍回路は、能動素子と、当該能動素子の入力側に設けられた入力整合回路及びバイアス供給回路と、前記能動素子の出力側に設けられた出力整合回路及びバイアス供給回路並びに基本波終端回路と、を備えることを特徴とする周波数逓倍器。 The frequency multiplier according to claim 15 or 16,
The multiplication circuit includes an active element, an input matching circuit and a bias supply circuit provided on the input side of the active element, an output matching circuit and a bias supply circuit provided on the output side of the active element, and a fundamental wave termination circuit And a frequency multiplier. 請求項１７に記載の周波数逓倍器において、
前記基本波終端回路は、基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと抵抗を備えて構成されていることを特徴とする周波数逓倍器。 The frequency multiplier according to claim 17,
The fundamental frequency termination circuit includes an open-ended stub and a resistor having an electrical length in a range of ± 10% before and after a quarter wavelength at a fundamental frequency, and a frequency multiplier. 請求項１８に記載の周波数逓倍器において、
前記抵抗は、可変抵抗であることを特徴とする周波数逓倍器。 The frequency multiplier according to claim 18,
The frequency multiplier is characterized in that the resistor is a variable resistor.
JP2003281308A 2003-07-28 2003-07-28 Power distribution circuit and frequency multiplier Expired - Fee Related JP4179091B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003281308A JP4179091B2 (en) 2003-07-28 2003-07-28 Power distribution circuit and frequency multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003281308A JP4179091B2 (en) 2003-07-28 2003-07-28 Power distribution circuit and frequency multiplier

Publications (2)

Publication Number Publication Date
JP2005051499A true JP2005051499A (en) 2005-02-24
JP4179091B2 JP4179091B2 (en) 2008-11-12

Family

ID=34266857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003281308A Expired - Fee Related JP4179091B2 (en) 2003-07-28 2003-07-28 Power distribution circuit and frequency multiplier

Country Status (1)

Country Link
JP (1) JP4179091B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045623A (en) * 2008-08-13 2010-02-25 Mitsubishi Electric Corp High frequency oscillation source
JP2016010134A (en) * 2014-06-26 2016-01-18 株式会社Ｎｔｔドコモ Harmonic filter and nonlinearity measuring device
CN110048682A (en) * 2019-04-17 2019-07-23 杭州电子科技大学富阳电子信息研究院有限公司 A kind of broadband continuous type power amplifier and design method based on multiple stage secondary harmonic controling

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940849A (en) * 1972-08-25 1974-04-17
JPS5352336A (en) * 1976-10-22 1978-05-12 Mitsubishi Electric Corp Dividing filter
JPS58177011A (en) * 1982-04-10 1983-10-17 Fujitsu Ltd Oscillation multiplier
JPS62119001U (en) * 1986-01-20 1987-07-28
JPH0274066A (en) * 1988-09-09 1990-03-14 Toshiba Corp Semiconductor integrated circuit element
JPH02104002A (en) * 1988-10-12 1990-04-17 Fuji Elelctrochem Co Ltd Microwave multiplexer
JPH02295202A (en) * 1989-05-09 1990-12-06 Nec Corp Direct current preventing circuit
JPH057764Y2 (en) * 1986-01-10 1993-02-26
JPH077231A (en) * 1992-12-17 1995-01-10 At & T Corp Asymmetrical y branch optical device
JPH09200165A (en) * 1996-01-18 1997-07-31 Daihen Corp Channel separation filter, psk demodulator and psk receiver
JPH104319A (en) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp Microwave multiplier
US6118355A (en) * 1998-08-07 2000-09-12 Alcatel Dual band combiner arrangement
JP2001125562A (en) * 1999-10-27 2001-05-11 Natl Inst Of Advanced Industrial Science & Technology Meti Method and device for estimating pitch
JP2002305419A (en) * 2001-04-06 2002-10-18 Nec Corp Suppression circuit for reflection loss

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940849A (en) * 1972-08-25 1974-04-17
JPS5352336A (en) * 1976-10-22 1978-05-12 Mitsubishi Electric Corp Dividing filter
JPS58177011A (en) * 1982-04-10 1983-10-17 Fujitsu Ltd Oscillation multiplier
JPH057764Y2 (en) * 1986-01-10 1993-02-26
JPS62119001U (en) * 1986-01-20 1987-07-28
JPH0274066A (en) * 1988-09-09 1990-03-14 Toshiba Corp Semiconductor integrated circuit element
JPH02104002A (en) * 1988-10-12 1990-04-17 Fuji Elelctrochem Co Ltd Microwave multiplexer
JPH02295202A (en) * 1989-05-09 1990-12-06 Nec Corp Direct current preventing circuit
JPH077231A (en) * 1992-12-17 1995-01-10 At & T Corp Asymmetrical y branch optical device
JPH09200165A (en) * 1996-01-18 1997-07-31 Daihen Corp Channel separation filter, psk demodulator and psk receiver
JPH104319A (en) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp Microwave multiplier
US6118355A (en) * 1998-08-07 2000-09-12 Alcatel Dual band combiner arrangement
JP2001125562A (en) * 1999-10-27 2001-05-11 Natl Inst Of Advanced Industrial Science & Technology Meti Method and device for estimating pitch
JP2002305419A (en) * 2001-04-06 2002-10-18 Nec Corp Suppression circuit for reflection loss

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045623A (en) * 2008-08-13 2010-02-25 Mitsubishi Electric Corp High frequency oscillation source
JP2016010134A (en) * 2014-06-26 2016-01-18 株式会社Ｎｔｔドコモ Harmonic filter and nonlinearity measuring device
CN110048682A (en) * 2019-04-17 2019-07-23 杭州电子科技大学富阳电子信息研究院有限公司 A kind of broadband continuous type power amplifier and design method based on multiple stage secondary harmonic controling

Also Published As

Publication number Publication date
JP4179091B2 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
EP3086469B1 (en) Doherty power amplifier, communication device and system
JPH11127040A (en) Highly efficient linear power amplifier operated at pluralities of frequency bands
WO2018032453A1 (en) Filter
JP2007329641A (en) Frequency bandwidth switching amplifier
JP2000509582A (en) Odd-order MESFET frequency multiplier
CN111740703A (en) pseudo-Doherty type self-input controlled load modulation balanced power amplifier and implementation method thereof
CN108011168B (en) Novel Wilkinson power divider capable of terminating complex impedance
US10804874B2 (en) Superconducting combiner or separator of DC-currents and microwave signals
JP4179091B2 (en) Power distribution circuit and frequency multiplier
JP2001196862A (en) Single balance mixer
EP1037380A3 (en) Frequency converter
JPH03250807A (en) Power synthesis type multi-stage amplifier
CN113794447A (en) Active frequency multiplier, frequency multiplication amplifying circuit and MMIC chip
JP2005101946A (en) Power divider/combiner
JP2008054174A (en) 90-degree hybrid circuit
JP2001111348A (en) Threefold-multiplier
KR101731563B1 (en) Apparatus for Matching Impedance for Removing Reflection Noise of Motor Driver
JP6135316B2 (en) Harmonic suppression circuit
KR100378676B1 (en) TRAVELLING-WAVE AMPLIFIER HAVING A π-TYPE OUTPUT TRANSMISSION LINE STRUCTURE
JPS60173901A (en) Diode line switching device
JP2797709B2 (en) Multiplier
JP2021136543A (en) N multiplier
JPH03201709A (en) Distributed microwave amplifier
US9147923B2 (en) Differential mode amplifier driving circuit
JP2012248931A (en) Harmonic suppression circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Ref document number: 4179091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees