JP2005051193A - 静電放電保護回路 - Google Patents

静電放電保護回路 Download PDF

Info

Publication number
JP2005051193A
JP2005051193A JP2003385306A JP2003385306A JP2005051193A JP 2005051193 A JP2005051193 A JP 2005051193A JP 2003385306 A JP2003385306 A JP 2003385306A JP 2003385306 A JP2003385306 A JP 2003385306A JP 2005051193 A JP2005051193 A JP 2005051193A
Authority
JP
Japan
Prior art keywords
pseudo
electrostatic discharge
protection circuit
wiring
discharge protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003385306A
Other languages
English (en)
Inventor
Han-Chung Lai
▼漢▲中 來
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2005051193A publication Critical patent/JP2005051193A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特定の場所に置いて生じるＥＳＤを有効に回避し、装置が損害を受けるのを有効に防ぐことができるＥＳＤ保護回路を提供する。
【解決手段】各々がゲート及びソース／ドレインを具える複数の薄膜トランジスタと、
規定された場所において前記薄膜トランジスタのゲートのいくつかによって集積的に形成され、少なくとも１つの前記ゲートの後部又はエッジの一部を構成する、少なくとも１つの点構造とを具える。
【選択図】図１

Description

本発明は、静電放電保護回路、すなわちＥＳＤ保護回路に関する。特に、本発明は、液晶ディスプレイ（ＬＣＤ）における静電保護回路に関する。
静電放電は、静電荷が非導電材料の表面に沿って移動する現象であり、これは、集積回路及び他の回路網における回路装置に損害を与えるおそれがある。例えば、人間がカーペット上を歩いている場合、数百又は数千ボルトもの静電位が高い相対湿度の下で検出されるかもしれず、低い相対湿度の下では数万ボルトが検出されるかもしれない。
ＬＣＤ製造中、動作中の関係する機械類プラットフォーム及び技術家は、静電荷を運ぶかもしれず、したがって、これらの電荷運搬者がＬＣＤパネルに接触すると、静電放電イベントが起こり、瞬間の放電はＬＣＤ装置を傷つけ、回路網を永久に不能にするかもしれない。
ＥＳＤによって生じる装置及び回路網の損害を回避するために、一般に、ＬＣＤパネルにおいて表示されないＥＳＤ回路を装備する。前記ＥＳＤ回路を、通常、ＴＦＴ製造中に、基板の周囲（表示されない領域）に沿って形成する。詳細な説明は、走査線とアクティブ装置のゲートとを形成するために、第１金属層（Ｍ１）を前記ディスプレイにおける基板上に規定するにつれ、ＥＳＤ回路のゲートも前記基板上に表示されない領域において規定される。したがって、第２金属層（Ｍ２）を規定し、前記基板上の表示領域においてデータ線と前記アクティブ装置のソース／ドレインを形成するとき、前記ＥＳＤ回路のソース／ドレインも前記基板における表示されない領域において規定される。したがって、前記表示パネルがＥＳＤの影響を受けるとき、前記ＥＳＤスキームがトリガされ、静電荷は排出され、したがって、内部回路網及び装置は直接の放電損害を受けない。
しかしながら、慣例的なＥＳＤ回路網は、いくつかの問題に苦しみ、すなわち、ＥＳＤ回路は、点又は角、又は高い電流密度を持つ場所において容易に放電し、付近における装置に容易に損害を与える。これは、ＥＳＤ回路の角及び屈曲部が含まれ、その結果電流密度が上昇し、ここでＥＳＤが生じる慣例的な回路配置によって生じる。加えて、普通のＥＳＤ回路は、前記配置におけるいくつかの場所において点によって構成され、したがって、付近の装置に損害を与える危険性が高い。前記ＥＳＤ回路を前記放電イベントが起こる領域にあるとすると、前記ＥＳＤ装置全体が無効になる。
本発明のある目的は、特定の場所に置いて生じるＥＳＤを有効に回避することができ、これによって装置が損害を受けるのを有効に防ぐことができるＥＳＤ保護回路を提供することである。
本発明の他の目的は、複数のＴＦＴと少なくとも１つの点構造とを具え、前記ＴＦＴの各々がゲート及びドレイン／ソースを具える、ＥＳＤ保護回路の構造を提供することである。前記点構造は、前記ＴＦＴゲートの後部又はエッジの少なくとも一方の一部を構成する。特に、前記ドレイン／ソースを直線的にレイアウトすることができ、前記点構造を前記ドレイン／ソースから離れた位置に配置する。さらに、前記点構造の形状を、鋭角を有する構造、又は、前記ゲートからしだいに細くなる構造で構成することができる。
本発明は、さらに、前記ＥＳＤ回路の第１配線の交点において配置されたＥＳＤを改善する他のＥＳＤ保護回路を提供し、前記ＥＳＤ回路の構造は、複数の薄膜トランジスタ（ＴＦＴ）と、第２配線と、少なくとも１つの点構造とを具える。各々のＴＦＴは、ゲートと、ドレイン／ソースとを具え、前記第２配線は、前記ＴＦＴのドレイン／ソースに結合し、前記第１配線と交差する。さらに、前記点構造を、前記第１配線及び第２配線の交点の付近において配置し、前記第１配線又は第２配線のいずれかに結合し、又は、前記点構造のある部分を前記第１配線に結合し、前記点構造の他の部分を前記第２配線に結合する。
本発明は、さらに、第２配線に結合するＥＳＤ保護回路の構造を提供する。前記ＥＳＤ保護回路は、少なくとも１つの擬似ＥＳＤ装置を具える。前記擬似ＥＳＤ装置を、最も外側の部分において前記ＥＳＤ装置の脇に配置する。本発明の擬似ＥＳＤ装置は、複数の擬似ＴＦＴと、擬似第１配線と、少なくとも１つの点構造とを具える。ここで、前記擬似ＴＦＴの各々は、擬似ゲート及び擬似ソース／ドレインを具える。前記擬似第２配線は、前記擬似ＴＦＴの擬似ソース／ドレインに結合し、前記第２配線は、前記第１配線にかろうじて達するように伸びる。加えて、前記点構造を、前記擬似第２配線の端の付近における前記第１配線のエッジにおいて配置する。他の点構造は、本発明における前記擬似第２配線の端を形成することができる。
本発明は、さらに、第１配線に結合するＥＳＤ保護回路の構造を提供する。前記ＥＳＤ保護回路は、複数のＥＳＤ装置と、少なくとも１つの擬似ＥＳＤ装置とを具え、前記ＥＳＤ装置を、最も外側の部分において前記ＥＳＤ装置に隣接して配置する。本発明における前記擬似ＥＳＤ装置は、複数のＴＦＴと、擬似第２配線と、少なくとも１つの点構造とを具える。前記擬似ＴＦＴの各々は、擬似ゲートと、擬似ソース／ドレインとを具える。前記擬似第２配線は、前記擬似ＴＦＴの擬似ソース／ドレインと結合し、前記擬似第２配線は前記第１配線と交差する。さらに、前記点構造を、前記第１配線と前記擬似第２配線とが交差する付近において配置し、前記第１配線及び擬似第２配線の少なくとも一方に結合する。
点構造を、前記ＥＳＤ保護回路において、規定された領域において配置し、指定された場所において静電荷を排出するようにし、したがって、回路装置は、静電放電損害を受けない。
本発明において、擬似ＥＳＤスキームは、規定された場所において点構造を配置し、静電放電が指定された場所において起こるようにする。このようにして、損害を生じる点放電を、工作装置から除去することができる。
本発明のこれら及び他の目的、特徴及び利点は、添付する図面に関連して読むべき説明的な実施例の以下の詳細な説明から明らかになるであろう。以上の一般的な説明及び以下の詳細な説明の双方は好例であり、請求した本発明のさらなる説明を与えることを目的とすることを理解すべきである。
本発明は、静電荷が指定された場所に流出されるように、規定された場所において点構造を有する静電放電（ＥＳＤ）保護回路の構造を提供する。これらの規定された場所を、装置又は配線を避けるために指定し、したがって、装置及び配線は、静電気の影響を受けない。以下のパラグラフにおいて、複数の好適実施例を、本発明のＥＳＤ保護回路の構造の添付した図面の参照と共に説明する。本発明の精神及び範囲から逸脱することなく前記点構造への種々の変更及び変形を行うことができることは、当業者には依然として明らかであろう。
図１を参照し、本発明の第１好適実施例によるＥＳＤ保護回路の構造を示す上面図を示し、図２は、Ｉ−Ｉ’ラインに沿ってとった図１の断面図である。図１及び２の双方を参照し、前記ＥＳＤ保護回路は、複数のＴＦＴ１０１と、少なくとも１つの点構造１１０とを具える。各々のＴＦＴ１０１は、ゲート１０２及びソース／ドレイン１０８を具える。誘電体層１０４及び半導体層１０６を、ゲート１０２とソース／ドレイン１０８との間に形成する。基板１００上に形成されたゲート１０２は、第１金属層（Ｍ１）から成る。誘電体層１０４をゲート１０２上に形成する。半導体層１０６を誘電体層１０４上に形成し、半導体層１０６は、非ドープアモルファスシリコン層（別名チャネル層）と、ドープアモルファスシリコン層（別名オーミック接触層）とから成る。
他方において、第２金属層（Ｍ２）から成るソース／ドレイン１０８を、ゲート１０２の場所に対応する半導体層１０６上に形成する。この好適実施例において、ソース／ドレイン１０８を、対称的かつ直線的にレイアウトする。ソース／ドレイン１０９を直線的にレイアウトし、したがって、対応するゲート１０２も直線的に設計するため、すべての装置は、これによって、対応して対称的かつ直線的にレイアウトされる。対称的かつ直線的レイアウトのこの方法は、ＥＳＤが生じがちな角における比較的高い電流密度を誘発する慣例的なＥＳＤ保護回路の場合におけるような屈曲したレイアウトを回避する。
さらに、点構造１１０を、ゲート１０２の後部又はエッジ、又は、ゲート１０２の後部及びエッジの双方の一部として形成する。加えて、点構造１１０を、装置及び／又は配線が位置する場所、例えば、ソース／ドレイン１０８が位置する場所から遠くに配置する。ここで、図３に示すように、点構造１１０を、鋭角を持つ構造とすることができ、又は、点構造１１０は、次第に細くなる構造を有する前記ゲートの後部を構成することができる。図３を参照し、前記点構造は、次第に細くなる後部３３０ａ又は鋭角構造３０２ａ、３０４ａ、３０６ａ、又は、前記ゲートの他のエッジにおいて依然として下に伸びる３０８ｂに示すような前記ゲートの形状をさらに保持するような、種々の構造から成ることができる。前記ゲートのエッジにおける他の点構造を、図３００ｂ、３０８ｂに示すような凸状構造、又は、３０２ｂ、３０４ｂ及び３０６ｂに示すような鋭角構造とすることができる。上記点構造の形状を、ランダムに入れ替え及び結合することができる。
前記好適実施例に照らして、前記点構造は、装置を静電気損害から保護するために、ゲート１０２の後部及び／又はエッジ部分を構成する。
図４を参照し、本発明の第２好適実施例によるＥＳＤ保護回路を説明する上面図を示し、ＩＩ−ＩＩ’ラインに沿ってとった図２の断面図を示す。この好適実施例におけるＥＳＤ保護回路は、ＥＳＤ保護回路が回路レイアウトにおいて第１配線と交差する場合のＥＳＤ機能を改善する。図４を参照し、これらにおける要素を、図１における要素と同様の参照符によって表す。図４及び２の双方を参照し、この好適実施例におけるＥＳＤ保護回路を第１配線４０２（例えば共通ライン）に結合する。前記ＥＳＤ保護回路は、複数のＴＦＴ１０１と、第２配線４０６（例えばデータライン）と、少なくとも１つの点構造４０４ａ又は４０４ｂとを具える。
ゲート１０２及び共通ライン４０２を第１金属層（Ｍ１）によって形成し、共通ライン４０２をＴＦＴ１０１のゲート１０２に結合する。誘電体層１０４をゲート１０２及び共通ライン４０２上に形成し、半導体層１０６を誘電体層１０４上に形成する。他方において、ソース／ドレイン１０８を、ゲート１０２に対応する半導体層１０６上に形成し、ソース／ドレイン１０８を、本発明の一好適実施例において直線的にレイアウトすることができる。
加えて、データライン４０６及びソース／ドレイン１０８を第２金属層（Ｍ２）によって形成し、ＴＦＴ１０１のソース／ドレイン１０８に結合し、データライン４０６が共通ライン４０２と交差する。通常、データライン４０６及び共通ライン４０２の交点の付近における静電放電は、データライン４０６と共通ライン４０２との間の短絡を誘発する。したがって、点構造４０４ａ及び４０４ｂを、データライン４０６と共通ライン４０２との交点の付近において配置し、静電荷が点構造４０４ａ及び４０４ｂに流れるようにする。このようにして、データライン４０６と共通ライン４０２との間の静電短絡は回避される。
点構造４０４ａを、共通ライン４０２とデータライン４０６との交点の付近において配置し、点構造４０４ａをデータライン４０６に結合する。さらに、点構造４０４ｂを共通ライン４０２のエッジにおいて配置し、点構造４０４ｂは、データライン４０６をできるだけ回避する。この好適実施例において、共通ライン４０２に点構造４０４ｂをそのエッジの周囲において取り付けることもでき、又は、単に点構造４０４ａを有するデータライン４０６を形成することもできる。同様に、点構造４０４ａ及び４０４ｂは、添付した図面に示す形状に限定されず、点構造４０４ａ及び４０４ｂを、本発明を実施するための任意の他の形状にすることができる。
本発明の第２好適実施例は、静電短絡を回避するために、データライン４０６及び共通ライン４０２の交点の周囲に４０４ａ及び４０４ｂと同様の点構造のみを与えるのではない。この好適実施例は、前記第１実施例において説明した静電気損害を防ぐ技術も兼ね備え、ゲート１０２の後部又はエッジ部分に位置する点構造１１０を、静電荷を排出するように構成し、これにより、前記静電荷は装置又は配線から離されたままになる。
図５を参照し、本発明の第３好適実施例によるＥＳＤ保護回路構造を説明する上面図を示す。この好適実施例におけるＥＳＤ保護回路は、複数のＥＳＤ装置５００と、少なくとも１つの擬似ＥＳＤ装置５０２とを具え、擬似ＥＳＤ装置５０２を、最も外側に配置されたＥＳＤ装置５００に隣接して配置する。すなわち、擬似ＥＳＤ装置５０２を、ＥＳＤ装置５００領域の一方又は双方の側において配置することができ、ＥＳＤ装置５００は他の装置５０４（例えば、駆動装置）に導電ラインを経て結合する。同様に、擬似ＥＳＤ装置５０２は、擬似ＥＳＤ構造５０６（例えば、擬似駆動装置）に導電ライン５１０を経て結合することもできる。
前述のＥＳＤ装置５００を、慣例的なＥＳＤ保護回路、又は、前記第１好適実施例において説明したＥＳＤ保護回路設計、又は、前記第２好適実施例において説明したＥＳＤ回路設計、又は、これらの組み合わせとすることができる。擬似ＥＳＤ装置５０２の構造を以下に示す。
図６及び７を参照し、図６は、図５に示したような擬似ＥＳＤ装置５０２の上面図であり、図７は、ラインIII−III’に沿ってとった図６に示す擬似ＥＳＤ装置５０２の断面図である。前述のＥＳＤ装置５０２は、複数のＴＦＴ６０１と、擬似データライン６０６と、少なくとも１つの点構造６０４ａ又は６０４ｂとを具える。ここで、擬似ＴＦＴ６０１の各々は、擬似ゲート６０２及び擬似ソース／ドレイン６０８を具え、誘電体層１０４及び半導体層１０６を、擬似ゲート６０２と擬似ソース／ドレイン６０８との間にさらに形成する。特に、前記ＥＳＤ保護回路は、この好適実施形態において、共通ライン４０２に結合し、したがって、共通ライン４０２は、擬似ＴＦＴ６０１のゲートに結合し、ＥＳＤ回路５００（図示せず）の前述のゲートに結合する。ソース／ドレイン６０８を、この好適実施例において、直線的にレイアウトすることができることに注意すべきである。
加えて、擬似データライン６０６は、ソース／ドレイン６０８の一部に単に結合し、データライン６０６は、共通ライン４０２の付近に単に延びる。すなわち、擬似データライン６０６は、共通ライン４０２にかろうじて達するように延びる。一般に、静電放電は、２つの導電ラインの交点（例えば、前記データライン及び共通ラインの交点）の周囲に生じ、本発明は、共通ライン４０２にかろうじて達するように延びる前記擬似ＥＳＤ装置の擬似データライン６０６を特に与える。さらに、本発明は、擬似データライン６０６の付近における共通ライン４０２のエッジに沿った点構造６０４ｂも与える。他の点構造６０４ａを擬似データライン６０６の後部において任意に構成し、２つの点構造６０４ａ及び６０４ｂにおいて電荷を点放電するようにすることができる。同様に、点構造６０４ａ及び６０４ｂは、添付した図面に示す形状に限定されず、したがって、点構造６０４ａ及び６０４ｂを任意の形状に構成することができる。前記擬似ＥＳＤ装置は実際の静電気放電用ではなく、したがって、前記擬似データラインを、ＥＳＤ機能に少しも影響を与えない開回路として設計することに注意すべきである。
本発明の第３実施例において、前記擬似ＥＳＤ装置の擬似データライン６０６を、特別なＥＳＤ位置に関する開回路に設計する。静電荷を放電する前記第１実施例において説明した技術を使用する点構造６１０を有するゲート６０２の後部又はエッジ部分を構成することもできる。
第４好適実施例によって与えられるＥＳＤ保護回路の構造は、前記第３好適実施例と同様であり、前記擬似ＥＳＤ装置を、双方の実施例において、前記ＥＳＤ装置の一方又は双方の側において設け、前記擬似ＥＳＤ装置を異なってレイアウトすることを除いて、前記ＥＳＤ装置を前記第３好適実施例と同じように構成する。したがって、ここではその説明を省略する。
図８及び７を参照し、図８は、本発明の第４好適実施例によるＥＳＤ保護回路の構造を示す上面図であり、図７は、III−III’に沿ってとった図８に示すＥＳＤ保護回路の構造の断面図である。この好適実施例において、前記ＥＳＤ保護装置は、複数のＴＦＴ６０１と、擬似データライン８０６と、少なくとも１つの点構造８０４ａ又は８０４ｂとを具える。擬似ＴＦＴ６０１の各々は、擬似ゲート６０２及び擬似ソース／ドレイン６０８を具え、誘電体層１０４及び半導体層１０６を、擬似ゲート６０２と擬似ソース／ドレイン６０８との間に形成する。同様に、共通ライン４０２は、擬似ＴＦＴ６０１のゲートに結合する。この好適実施例において、ソース／ドレイン６０８を直線的にレイアウトすることができる。
加えて、擬似データライン８０６は擬似ソース／ドレイン６０８に結合し、擬似データライン８０６は共通ライン４０２と交差する。さらに、点構造８０４ａ及び８０４ｂを、擬似データライン８０６及び共通ライン４０２の交点の付近において構成し、点放電が生じるようにする。
点構造８０４ａは擬似データライン８０６に結合し、点構造８０４ｂは共通ライン４０２に結合し、共通ライン４０２と別にある。同様に、この好適実施例は、共通ライン４０２のエッジに沿った点構造８０４ｂを設け、擬似データライン８０６に沿った点構造８０６ｂを設ける。点構造８０４ａ及び８０４ｂは、図面において示した形状に限定されず、点構造８０４ａ及び８０４ｂを、本発明を実施するのに適した任意の他の形状に構成することができることを理解すべきである。
同様に、この好適実施例を前記第１好適実施例において与えた技術、すなわち、擬似ゲート６０２の後部又はそのエッジの一部に点構造６０２を構成する技術と結合し、指定された場所において放電するようにすることができる。
擬似ＥＳＤスキームは、ＥＳＤ保護スキームと事実上同一であり、したがって、擬似ＥＳＤ装置は、必要なら、損傷したＥＳＤ装置の代わりをし、製造歩留まりを増加させることができることに注意されたい。
種々の変更及び変形を、本発明の範囲及び精神から逸脱することなく本発明の構造に行うことができることは、当業者には明らかであろう。上記を考慮して、本発明は、請求項及びこれらの等価物の範囲に入る限り、本発明の変更及び変形をカバーすることを意図する。
本発明の第１好適実施例による静電放電（ＥＳＤ）保護回路を示す上面図である。 図１に示すようなＥＳＤ保護回路のＩ−Ｉ’に沿ってとった断面図である。 本発明の一好適実施例による点構造の種々の形状を示す図である。 本発明の第２好適実施例によるＥＳＤ保護回路を示す上面図である。 本発明の第３好適実施例によるＥＳＤ保護回路を示す上面図である。 図５に示す擬似ＥＳＤ保護回路を示す上面図である。 図６に示す擬似ＥＳＤ保護回路のII−II’に沿ってとった断面図である。 本発明の第４好適実施例によるＥＳＤ保護回路を示す上面図である。
符号の説明
１００ 基板
１０１、６０１ ＴＦＴ
１０２ ゲート
１０４ 誘電体層
１０６ 半導体層
１０８ ソース／ドレイン
１１０、４０４ａ、４０４ｂ、６０４ａ、６０４ｂ、６１０、８０４ａ、８０４ｂ 点構造
４０２ 共通ライン
４０６ データライン
５００ ＥＳＤ装置
５０２ 擬似ＥＳＤ装置
５０４ 他の装置
５０６ 擬似ＥＳＤ構造
５０８、５１０ 導電ライン
６０２ 擬似ゲート
６０６、８０６ 擬似データライン
６０８ 擬似ソース／ドレイン

Claims (17)

  1. 静電放電保護回路の構造において、
    各々がゲート及びソース／ドレインを具える複数の薄膜トランジスタと、
    規定された場所において前記薄膜トランジスタのゲートのいくつかによって集積的に形成され、少なくとも１つの前記ゲートの後部又はエッジの一部を構成する、少なくとも１つの点構造とを具えることを特徴とする静電放電保護回路の構造。
  2. 請求項１に記載の静電放電保護回路の構造において、前記ソース／ドレインを直線的にレイアウトしたことを特徴とする静電放電保護回路の構造。
  3. 請求項１に記載の静電放電保護回路の構造において、前記点構造を、ソース／ドレインが位置する場所から離れた領域において配置したことを特徴とする静電放電保護回路の構造。
  4. 請求項１に記載の静電放電保護回路の構造において、前記点構造の形状が、前記ゲートから延びる鋭角構造又は次第に細くなる構造から成ることを特徴とする静電放電保護回路の構造。
  5. 第１配線と交差する場合の静電放電機能を改善する静電放電保護回路の構造において、
    各々がゲート及びソース／ドレインを具える複数の薄膜トランジスタと、
    各々の前記薄膜トランジスタのソース／ドレインに結合し、前記第１配線と交差する第２配線と、
    各々が前記第１配線及び第２配線の交点の付近において形成され、前記第１配線及び第２配線の少なくとも一方に結合する少なくとも１つの点構造とを具えることを特徴とする静電放電保護回路。
  6. 請求項５に記載の静電放電保護回路の構造において、前記ゲートの後部又はエッジの少なくとも一部を構成する少なくとも１つの第１点構造をさらに具えることを特徴とする静電放電保護回路。
  7. 請求項６に記載の静電放電保護回路の構造において、前記第１点構造を、前記ソース／ドレインから離れた領域において配置したことを特徴とする静電放電保護回路。
  8. 請求項５に記載の静電放電保護回路の構造において、前記ソース／ドレインを直線的にレイアウトしたことを特徴とする静電放電保護回路。
  9. 静電放電保護回路の構造において、前記静電放電保護回路が第１配線に結合し、該静電放電保護回路の構造が、
    複数の静電放電装置と、
    最も外側の部分において前記静電放電装置と隣接して配置された少なくとも１つの擬似静電放電装置とを具え、前記擬似静電放電装置が、
    各々が擬似ゲート及び擬似ソース／ドレインを具える複数の擬似薄膜トランジスタと、
    前記第１配線にかろうじて達するように延びる、前記擬似薄膜トランジスタの擬似ソース／ドレインに結合する擬似第２配線と、
    前記擬似第２配線の端の付近において配置された前記第１配線のエッジを形成する少なくとも１つの点構造とを具えることを特徴とする静電放電保護回路の構造。
  10. 請求項９に記載の静電放電保護回路の構造において、前記擬似第２配線の後部を形成する少なくとも１つの第１点構造をさらに具えることを特徴とする静電放電保護回路の構造。
  11. 請求項９に記載の静電放電保護回路の構造において、前記擬似ゲートの後部及びエッジの少なくとも一部を形成する少なくとも１つの第２点構造をさらに具えることを特徴とする静電放電保護回路の構造。
  12. 請求項９に記載の静電放電保護回路の構造において、前記擬似ソース／ドレインを直線的にレイアウトしたことを特徴とする静電放電保護回路の構造。
  13. 静電放電保護回路の構造において、前記静電放電保護回路が第１配線に結合し、該静電放電保護回路の構造が、
    複数の静電放電装置と、
    最も外側の部分において前記静電放電装置に隣接して配置された少なくとも１つの擬似静電放電装置とを具え、前記擬似静電放電装置が、
    各々が擬似ゲート及び擬似ソース／ドレインを具える複数の擬似薄膜トランジスタと、
    前記擬似薄膜トランジスタの擬似ソース／ドレインに結合し、前記第１配線と交差する擬似第２配線と、
    前記第１配線と擬似第２配線との交点の付近において配置され、前記第１配線及び擬似第２配線の少なくとも一方に結合する少なくとも１つの点構造とを具えることを特徴とする静電放電保護回路の構造。
  14. 請求項１３に記載の静電放電保護回路の構造において、前記点構造の一部が前記第１配線に結合し、前記点構造の他の部分が前記擬似第２配線に結合することを特徴とする静電放電保護回路の構造。
  15. 請求項１３に記載の静電放電保護回路の構造において、前記ゲートの後部又はエッジの少なくとも一部を形成する第１点構造をさらに具えることを特徴とする静電放電保護回路の構造。
  16. 請求項１５に記載の静電放電保護回路の構造において、前記第１点構造を、前記ソース／ドレインから離れた少なくとも１つの領域において配置したことを特徴とする静電放電保護回路の構造。
  17. 請求項１３に記載の静電放電保護回路の構造において、前記ソース／ドレインを直線的にレイアウトしたことを特徴とする静電放電保護回路の構造。
JP2003385306A 2003-07-30 2003-11-14 静電放電保護回路 Pending JP2005051193A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092120768A TWI220313B (en) 2003-07-30 2003-07-30 Electrostatic discharge circuit

Publications (1)

Publication Number Publication Date
JP2005051193A true JP2005051193A (ja) 2005-02-24

Family

ID=34076455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385306A Pending JP2005051193A (ja) 2003-07-30 2003-11-14 静電放電保護回路

Country Status (3)

Country Link
US (1) US7005707B2 (ja)
JP (1) JP2005051193A (ja)
TW (1) TWI220313B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154795A (ja) * 2004-10-29 2006-06-15 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008176256A (ja) * 2007-01-19 2008-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2018531403A (ja) * 2015-09-28 2018-10-25 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． アレイ基板、その製造方法、対応する表示パネル及び電子装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255959B (en) * 2004-02-23 2006-06-01 Toppoly Optoelectronics Corp Method of manufacturing thin film transistor array
TWI283381B (en) * 2006-05-26 2007-07-01 Au Optronics Corp Active device array substrate
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
TWI447475B (zh) 2009-09-07 2014-08-01 Au Optronics Corp 觸控面板
KR102133453B1 (ko) * 2013-09-24 2020-07-14 삼성디스플레이 주식회사 정전기 방전 패턴을 포함하는 터치 센서
DE102014218694A1 (de) * 2014-09-17 2016-03-17 Mahle International Gmbh Verfahren zur Herstellung eines Wärmeübertragers
CN104300009B (zh) * 2014-10-31 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、电路结构、电子设备
TWI600946B (zh) * 2015-04-07 2017-10-01 群創光電股份有限公司 顯示面板
CN105487317B (zh) 2016-01-25 2019-04-02 京东方科技集团股份有限公司 一种基板及显示装置
CN205845952U (zh) * 2016-07-28 2016-12-28 京东方科技集团股份有限公司 一种阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07287249A (ja) * 1994-04-19 1995-10-31 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ及びその検査方法
JPH103087A (ja) * 1996-06-18 1998-01-06 Advanced Display:Kk アクティブマトリクス型液晶表示装置およびその製法
JPH11282016A (ja) * 1997-11-25 1999-10-15 Toshiba Corp 静電気対策を施した電極配線基板とこれを用いた表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07287249A (ja) * 1994-04-19 1995-10-31 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ及びその検査方法
JPH103087A (ja) * 1996-06-18 1998-01-06 Advanced Display:Kk アクティブマトリクス型液晶表示装置およびその製法
JPH11282016A (ja) * 1997-11-25 1999-10-15 Toshiba Corp 静電気対策を施した電極配線基板とこれを用いた表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154795A (ja) * 2004-10-29 2006-06-15 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008176256A (ja) * 2007-01-19 2008-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置
US8035298B2 (en) 2007-01-19 2011-10-11 Samsung Mobile Display Co., Ltd. Organic light emitting display having electrostatic discharge protection
JP2018531403A (ja) * 2015-09-28 2018-10-25 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． アレイ基板、その製造方法、対応する表示パネル及び電子装置
US10598995B2 (en) 2015-09-28 2020-03-24 Boe Technology Group Co., Ltd. Array substrate, fabrication method, and corresponding display panel and electronic device

Also Published As

Publication number Publication date
TW200504992A (en) 2005-02-01
TWI220313B (en) 2004-08-11
US7005707B2 (en) 2006-02-28
US20050023614A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
USRE43326E1 (en) Tap connections for circuits with leakage suppression capability
US7280329B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
US5404041A (en) Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
CN100403151C (zh) 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法
KR101306860B1 (ko) 표시 장치 및 이의 제조 방법
JP2005051193A (ja) 静電放電保護回路
KR101475952B1 (ko) 반도체 디바이스
US6153913A (en) Electrostatic discharge protection circuit
CN105372859A (zh) 液晶显示器件及其制造方法
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
US8102024B2 (en) Semiconductor integrated circuit and system LSI including the same
CN105093751A (zh) 预防esd的goa布局设计
WO2017215366A1 (zh) 电路基板、显示面板和显示装置
CN106783929B (zh) 一种显示面板、显示设备
CN105655345A (zh) 液晶显示装置及其制造方法
KR20000050877A (ko) 정전기 보호 회로를 가지는 액정 표시 장치
KR20180079554A (ko) 연성인쇄회로 및 표시장치
JP2006080528A (ja) 高電圧素子の静電気保護装置
CN110515248B (zh) 显示装置
KR100910399B1 (ko) 정전 방전 보호 장치, 다이오드, 입력 버퍼 및 정전 방전보호 방법
JP3186701B2 (ja) 半導体装置
US6538291B1 (en) Input protection circuit
JP2000267137A (ja) 液晶表示装置
JP2003043523A (ja) 薄膜トランジスタパネル
KR100861294B1 (ko) 반도체 회로용 정전기 보호소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080903

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110401

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110401

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110406