JP2005045053A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005045053A JP2005045053A JP2003278249A JP2003278249A JP2005045053A JP 2005045053 A JP2005045053 A JP 2005045053A JP 2003278249 A JP2003278249 A JP 2003278249A JP 2003278249 A JP2003278249 A JP 2003278249A JP 2005045053 A JP2005045053 A JP 2005045053A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous carbon
- containing amorphous
- carbon layer
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、下地層上に、Si含有率が0.1重量%〜10重量%のSi含有アモルファスカーボン層を堆積する工程と、Si含有アモルファスカーボン層上に、フォトレジストマスクを形成する工程と、フォトレジストマスクをマスクとして、Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、ハードマスクをマスクとして、下地層をパターニングする工程とを有する。
【選択図】 なし
Description
前記Si含有アモルファスカーボン層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴としている。
前記中間層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴としている。
前記ハードマスクに形成する工程では、前記Si含有アモルファスカーボン層及び前記アモルファスカーボン層を同時にパターニングして、ハードマスクに形成する。
図1は、第1実施形態例における、Si含有アモルファスカーボンの堆積に用いられる平行平板型プラズマCVD装置の構成を示す断面図である。平行平板型プラズマCVD装置400は、枚様式のリアクタ401を備えている。リアクタ401は、堆積チャンバ402、半導体基板(ウエハ)422を保持するウエハサセプタ403、混合ガスを通過させる多数の孔を有するシャワーヘッド型電極404、及び混合ガスを拡散するガス拡散板405を備える。シャワーヘッド型電極404と堆積チャンバ402との間には、絶縁リング410が設けられている。ウエハサセプタ403は、上部電極としてのシャワーヘッド型電極404に対応する下部電極としても機能し、接地されている。
本発明者らは、Si含有アモルファスカーボンから成るハードマスクを用いて、酸化シリコン膜に対するエッチングを行い、Si含有アモルファスカーボンのSi含有率とエッチ選択比との関係を調べる実験を行い、図2(a)、(b)のグラフ中に○で示す結果を得た。図2(b)は、図2(a)のグラフの横軸を対数表示に置き換えたグラフである。
エッチ選択比=(被加工材料のエッチレート)/(ハードマスクのエッチレート)
と定義され、エッチ選択比が大きいほど、マスクのエッチングに対する耐性が高いことを示す。また、本実験例で、被加工材料とは酸化シリコンである。
図3は、本発明の第2実施形態例における、Si含有アモルファスカーボンの堆積に用いられる高密度プラズマCVD装置の構成を示す断面図である。高密度プラズマCVD装置は、プラズマ源の相違により誘導結合型、電子サイクロトロン共鳴(ECR)型、及びヘリコン波型などがあり、何れも数mtorrという低い圧力下で高密度のプラズマが得られ、ソースガスの分解効率が高いという特長を有している。また、分解され、イオン化したソースガスを半導体基板に引き込むためのバイアス電源を有し、緻密性の高い膜を堆積できる。このため、従来は酸化シリコン膜のギャップ埋設性を向上させる手段として用いられてきた。
本発明者は、実験例1の場合と同様に、Si含有アモルファスカーボンから成るハードマスクを用いて、酸化シリコン膜に対するエッチングを行い、Si含有アモルファスカーボン層のSi含有率とエッチ選択比との関係を調べる実験を行い、図2(a)、(b)のグラフ中に△で示す結果を得た。
図4(a)〜図6(e)は、本発明の第3実施形態例に係る半導体装置の製造方法を段階的に示す断面図である。第3実施形態例は、本発明を、高アスペクト比のスルーホールの開孔に適用する実施形態の一例であり、DRAMのシリンダ型キャパシタにおける酸化シリコン膜の加工、コンタクトホール、及びスルーホールの開孔などに適用することができる。
図7(a)〜図9(f)は、本発明の第4実施形態例に係る半導体装置の製造方法を段階的に示す断面図である。本実施形態例は、本発明をライン状のパターン及びスペースから成る、ライン系パターンの形成に適用した実施形態の一例である。本実施形態例では、DRAMのデジット線又はビット線の形成、及びセルフアラインコンタクト法によるコンタクトの形成について説明する。ゲート電極等も本実施形態例と同様にして形成することができる。
本発明の第5実施形態例について説明する。図2(a)、(b)に示した実験例1、2の実験結果から、Si含有アモルファスカーボンについて、酸素プラズマでは除去困難なSi含有率の範囲が存在する。本実施形態例では、この実験結果を利用して、シリコン含有量がより大きなSi含有アモルファスカーボンを中間層として用いる例について示す。
本発明の第6実施形態例について説明する。本実施形態例の半導体装置の製造方法は、第6実施形態例に係る半導体装置の製造方法とは、図5(a)に示した中間層210として、Si含有率が20〜80重量%のSi含有アモルファスカーボン層を堆積することを除いては同様である。Si含有アモルファスカーボン層のシリコン含有量の調整には、第1実施形態例又は第2実施形態例に示した方法を用いることができる。尚、第5実施形態例及び第6実施形態例では、Si含有率が20〜80重量%のSi含有アモルファスカーボン層を中間層110の一部として用いてもよい。また、Si含有率が20〜80重量%のSi含有アモルファスカーボン層から成る中間層は、アモルファスカーボンをハードマスクとして用いる際にも、適用することができる。
102:下地層
103:Si含有アモルファスカーボン膜
104:酸化窒化シリコン膜
105:酸化シリコン膜
106:フォトレジストマスク
110:中間層
201:酸化シリコン膜
202:窒化タングステン膜
203:タングステン膜
204:窒化シリコン膜
205:Si含有アモルファスカーボン膜
206:酸化窒化シリコン膜
207:酸化シリコン膜
208:フォトレジストマスク
209:スペーサ
210:中間層
211:層間絶縁膜
212:導電性プラグ
220:層間絶縁膜
221:導電性プラグ
400:平行平板型プラズマCVD装置
401:リアクタ
402:堆積チャンバ
403:ウエハサセプタ
404:シャワーヘッド型電極
405:ガス拡散板
406:ガスノズル
407:排気室
408:排気ライン
409:ゲートバルブ
410:絶縁リング
411:カーボン・ソースガス・ライン(CSL)
412:シリコン・ソースガス・ライン(SSL)
413:キャリアガス・ライン(CL)
414、415、416:マスフローコントローラ(MFC)
417、418、419:ガスバルブ
420:高周波電源
421:低周波電源
422:半導体基板
500:高密度プラズマCVD装置
501:リアクタ
502:ウエハサセプタ
503:セラミックドーム
504:コイル状電極
505:第1ガスノズル
506:第2ガスノズル
507:排気ライン
508:ゲートバルブ
509:第1CSL
510:第1SSL
511:第1CL
512、513、514:第1MFC
515、516、517:第1ガスバルブ
518:第2CSL
519:第2SSL
520:第2CL
521、522、523:第2MFC
524、525、526:第2ガスバルブ
527:第1高周波電源
528:第2高周波電源
529:半導体基板
Claims (17)
- 下地層上に、Si含有アモルファスカーボン層を堆積する工程と、
前記Si含有アモルファスカーボン層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴とする半導体装置の製造方法。 - 下地層上に、Si含有アモルファスカーボン層及び中間層を順次に堆積する工程と、
前記中間層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴とする半導体装置の製造方法。 - 前記中間層は光反射防止機能を有する、請求項2に記載の半導体装置の製造方法。
- 前記中間層が、酸化シリコン層及び酸化窒化シリコン層のうちの少なくとも1つを含む、請求項2又は3に記載の半導体装置の製造方法。
- 前記中間層が、膜厚が50nm以下の酸化窒化シリコン層と、該酸化窒化シリコン層上に形成され、膜厚が20nm〜60nmの酸化シリコン層とを含む、請求項4に記載の半導体装置の製造方法。
- 前記中間層が、少なくとも1層の別のSi含有アモルファスカーボン層を含む、請求項2又は3に記載の半導体装置の製造方法。
- 前記別のSi含有アモルファスカーボン層のSi含有率が、20重量%〜80重量%の範囲である、請求項6に記載の半導体装置の製造方法。
- 前記Si含有アモルファスカーボン層のSi含有率が、0.1重量%〜10.0重量%の範囲である、請求項1〜7の何れか一に記載の半導体装置の製造方法。
- 前記Si含有アモルファスカーボン層のSi含有率が、0.1重量%〜5.0重量%の範囲である、請求項1〜7の何れか一に記載の半導体装置の製造方法。
- 前記Si含有アモルファスカーボン層を堆積する工程に先立って、前記下地層上にアモルファスカーボン層を堆積し、
前記ハードマスクに形成する工程では、前記Si含有アモルファスカーボン層及び前記アモルファスカーボン層を同時にパターニングして、ハードマスクに形成する、請求項1〜9の何れか一に記載の半導体装置の製造方法。 - 前記Si含有アモルファスカーボン層が、炭化水素化合物ガスとシリコン化合物ガスとを含む混合ガスを用いるプラズマ化学気相堆積法によって堆積される、請求項1〜10の何れか一に記載の半導体装置の製造方法。
- 前記炭化水素化合物ガスは、メタン(CH4)、エタン(C2H6)、プロパン(C3H8)、ブタン(C4H10)、アセチレン(C2H2)、プロピレン(C3H6)、及びプロピン(C3H4)の少なくとも1つを含む、請求項11に記載の半導体装置の製造方法。
- 前記シリコン化合物ガスは、モノシラン(SiH4)、ジシラン(Si2H6)、及びテトラメチルシラン(Si(CH3)4)のうちの少なくとも1つを含む、請求項11又は12に記載の半導体装置の製造方法。
- 前記混合ガスは、ヘリウム(He)及びアルゴン(Ar)のうちの少なくとも1つを更に含む、請求項11〜13の何れか一に記載の半導体装置の製造方法。
- 前記Si含有アモルファスカーボン層が、平行平板型プラズマCVD装置又は高密度プラズマCVD装置を用いて堆積される、請求項11〜14の何れか一に記載の半導体装置の製造方法。
- 前記Si含有アモルファスカーボン層の全部又は一部が、酸素プラズマ、アンモニアプラズマ及びフロロカーボン系プラズマの少なくとも1つを含むプラズマによって除去される、請求項1〜15の何れか一に記載の半導体装置の製造方法。
- 前記Si含有アモルファスカーボン層の全部又は一部が、CF4プラズマ、C2F6プラズマ、及びC3F8プラズマのうちの少なくとも1つを含むプラズマによって除去される、請求項1〜15の何れか一に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278249A JP2005045053A (ja) | 2003-07-23 | 2003-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278249A JP2005045053A (ja) | 2003-07-23 | 2003-07-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005045053A true JP2005045053A (ja) | 2005-02-17 |
Family
ID=34264717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278249A Pending JP2005045053A (ja) | 2003-07-23 | 2003-07-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005045053A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278436A (ja) * | 2005-03-28 | 2006-10-12 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体 |
JP2006332584A (ja) * | 2005-05-25 | 2006-12-07 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007013131A (ja) * | 2005-06-03 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 集積回路装置及びその作製方法 |
WO2007097432A1 (ja) * | 2006-02-24 | 2007-08-30 | Tokyo Electron Limited | アモルファスカーボン膜の成膜方法及びそれを用いた半導体装置の製造方法 |
WO2008066173A1 (fr) * | 2006-12-01 | 2008-06-05 | Tokyo Electron Limited | Film de carbone amorphe, dispositif semi-conducteur, procédé de formation de film, appareil de formation de film et support de stockage |
JP2009094125A (ja) * | 2007-10-04 | 2009-04-30 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2009094279A (ja) * | 2007-10-09 | 2009-04-30 | Elpida Memory Inc | ホールパターンの形成方法および半導体装置の製造方法 |
JP2009135439A (ja) * | 2007-10-08 | 2009-06-18 | Applied Materials Inc | アモルファスカーボン層の高温堆積のための方法 |
JP2009529784A (ja) * | 2006-03-09 | 2009-08-20 | マイクロン テクノロジー, インク. | 集積回路の限界寸法を制御するトリム工程 |
JP2010503202A (ja) * | 2006-08-31 | 2010-01-28 | アプライド マテリアルズ インコーポレイテッド | 高い吸光係数を有する光吸収層を堆積させるための低温hdpcvd過程による注入ドーパントの動的表面アニーリング法 |
US7858514B2 (en) | 2007-06-29 | 2010-12-28 | Qimonda Ag | Integrated circuit, intermediate structure and a method of fabricating a semiconductor structure |
JP2011066164A (ja) * | 2009-09-16 | 2011-03-31 | Tokyo Electron Ltd | マスクパターンの形成方法及び半導体装置の製造方法 |
JP2012212706A (ja) * | 2011-03-30 | 2012-11-01 | Tohoku Univ | 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法 |
JP2012531742A (ja) * | 2009-06-26 | 2012-12-10 | 東京エレクトロン株式会社 | アモルファスカーボンのドーピングによるフルオロカーボン(CFx)の接合の改善 |
JP2013093525A (ja) * | 2011-10-27 | 2013-05-16 | Tokyo Electron Ltd | 成膜装置及びその運用方法 |
US8492246B2 (en) | 2005-06-03 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing integrated circuit device |
JP2014146826A (ja) * | 2010-07-15 | 2014-08-14 | Tokyo Electron Ltd | 薄膜形成装置の洗浄方法、薄膜形成方法、及び、薄膜形成装置 |
JP2016166405A (ja) * | 2015-02-03 | 2016-09-15 | ラム リサーチ コーポレーションLam Research Corporation | 基板処理システムにおいてハードマスクとして使用する非晶質炭素およびシリコン膜の金属ドーピング |
JP2017520912A (ja) * | 2014-05-21 | 2017-07-27 | ソニー株式会社 | メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 |
-
2003
- 2003-07-23 JP JP2003278249A patent/JP2005045053A/ja active Pending
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278436A (ja) * | 2005-03-28 | 2006-10-12 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体 |
JP4663368B2 (ja) * | 2005-03-28 | 2011-04-06 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 |
JP2006332584A (ja) * | 2005-05-25 | 2006-12-07 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007013131A (ja) * | 2005-06-03 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 集積回路装置及びその作製方法 |
US8492246B2 (en) | 2005-06-03 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing integrated circuit device |
KR100979716B1 (ko) | 2006-02-24 | 2010-09-02 | 도쿄엘렉트론가부시키가이샤 | 비결정 탄소막의 성막 방법 및 이를 이용한 반도체 장치의 제조 방법 |
WO2007097432A1 (ja) * | 2006-02-24 | 2007-08-30 | Tokyo Electron Limited | アモルファスカーボン膜の成膜方法及びそれを用いた半導体装置の製造方法 |
JP2007224383A (ja) * | 2006-02-24 | 2007-09-06 | Tokyo Electron Ltd | アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体 |
TWI463529B (zh) * | 2006-02-24 | 2014-12-01 | Tokyo Electron Ltd | An amorphous carbon film forming method and a film forming apparatus, and a method of manufacturing the semiconductor device using the film forming method, and a computer readable memory medium |
US20120156884A1 (en) * | 2006-02-24 | 2012-06-21 | Tokyo Electron Limited | Film forming method of amorphous carbon film and manufacturing method of semiconductor device using the same |
JP2009529784A (ja) * | 2006-03-09 | 2009-08-20 | マイクロン テクノロジー, インク. | 集積回路の限界寸法を制御するトリム工程 |
JP2010503202A (ja) * | 2006-08-31 | 2010-01-28 | アプライド マテリアルズ インコーポレイテッド | 高い吸光係数を有する光吸収層を堆積させるための低温hdpcvd過程による注入ドーパントの動的表面アニーリング法 |
JP2008141009A (ja) * | 2006-12-01 | 2008-06-19 | Tokyo Electron Ltd | アモルファスカーボン膜、半導体装置、成膜方法、成膜装置及び記憶媒体 |
WO2008066173A1 (fr) * | 2006-12-01 | 2008-06-05 | Tokyo Electron Limited | Film de carbone amorphe, dispositif semi-conducteur, procédé de formation de film, appareil de formation de film et support de stockage |
KR101198107B1 (ko) * | 2006-12-01 | 2012-11-12 | 도쿄엘렉트론가부시키가이샤 | 비결정 탄소막, 반도체 장치, 성막 방법, 성막 장치 및 기억 매체 |
US7858514B2 (en) | 2007-06-29 | 2010-12-28 | Qimonda Ag | Integrated circuit, intermediate structure and a method of fabricating a semiconductor structure |
JP2009094125A (ja) * | 2007-10-04 | 2009-04-30 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2009135439A (ja) * | 2007-10-08 | 2009-06-18 | Applied Materials Inc | アモルファスカーボン層の高温堆積のための方法 |
JP2009094279A (ja) * | 2007-10-09 | 2009-04-30 | Elpida Memory Inc | ホールパターンの形成方法および半導体装置の製造方法 |
JP2012531742A (ja) * | 2009-06-26 | 2012-12-10 | 東京エレクトロン株式会社 | アモルファスカーボンのドーピングによるフルオロカーボン(CFx)の接合の改善 |
JP2011066164A (ja) * | 2009-09-16 | 2011-03-31 | Tokyo Electron Ltd | マスクパターンの形成方法及び半導体装置の製造方法 |
JP2014146826A (ja) * | 2010-07-15 | 2014-08-14 | Tokyo Electron Ltd | 薄膜形成装置の洗浄方法、薄膜形成方法、及び、薄膜形成装置 |
JP2012212706A (ja) * | 2011-03-30 | 2012-11-01 | Tohoku Univ | 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法 |
JP2013093525A (ja) * | 2011-10-27 | 2013-05-16 | Tokyo Electron Ltd | 成膜装置及びその運用方法 |
JP2017520912A (ja) * | 2014-05-21 | 2017-07-27 | ソニー株式会社 | メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 |
JP2016166405A (ja) * | 2015-02-03 | 2016-09-15 | ラム リサーチ コーポレーションLam Research Corporation | 基板処理システムにおいてハードマスクとして使用する非晶質炭素およびシリコン膜の金属ドーピング |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI783121B (zh) | 半導體製程中之間隔物限定的直接圖案化方法 | |
US10468251B2 (en) | Method for forming spacers using silicon nitride film for spacer-defined multiple patterning | |
CN108475640B (zh) | 用于侧向硬模凹槽减小的混合碳硬模 | |
KR101155141B1 (ko) | 다양한 에칭 및 리소 집적 설계를 위한 비정질 탄소(apf)의 사용 기술 | |
JP5265100B2 (ja) | 炭素系ハードマスクを開く方法 | |
KR102513424B1 (ko) | 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스 | |
TWI352387B (en) | Etch methods to form anisotropic features for high | |
JP2005045053A (ja) | 半導体装置の製造方法 | |
US7838432B2 (en) | Etch process with controlled critical dimension shrink | |
US7494934B2 (en) | Method of etching carbon-containing layer and method of fabricating semiconductor device | |
KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
US7056830B2 (en) | Method for plasma etching a dielectric layer | |
KR102166970B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
TWI781368B (zh) | 處理基板的方法 | |
KR20010076361A (ko) | 기질상에 필름을 형성하는 방법 및 장치 | |
TW202105472A (zh) | 多間隔圖案化方案 | |
TW202236377A (zh) | 在高深寬比碳層蝕刻期間形成側壁鈍化層的非原子層沉積方法 | |
KR102476308B1 (ko) | 공극들을 형성하기 위한 시스템들 및 방법들 | |
US20160093501A1 (en) | Method for controlling etching in pitch doubling | |
US20040106271A1 (en) | Processing method of forming MRAM circuitry | |
US20220199410A1 (en) | Conformal amorphous carbon layer etch with side-wall passivation | |
US20230395391A1 (en) | Ruthenium carbide for dram capacitor mold patterning | |
KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050705 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
A02 | Decision of refusal |
Effective date: 20071025 Free format text: JAPANESE INTERMEDIATE CODE: A02 |