JP2005043794A - 画素回路、表示装置、および画素回路の駆動方法 - Google Patents

Abstract

【課題】経時的な特性劣化に伴う画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる画素回路、表示装置、および画素回路の駆動方法を提供する。
【解決手段】ＴＦＴ３１，ＴＦＴ３２と、第１のノードＮＤ３１に接続された第１のキャパシタＣ３１と、第２のノードＮＤ３２に接続された第２のキャパシタＣ３２と、第１のノードＮＤ３１と第３のノードＮＤ３３との間に接続され、ゲートが消去線ＥＳＬ３１が接続されたＴＦＴ３４と、第２のノードＮＤ３２と第３のノードＮＤ３３との間に接続され、ゲートが消去線ＥＳＬ３２接続されたＴＦＴ３５と、ゲートおよびドレインが第３のノードＮＤ３３のノードに接続され、ソースが電荷放電ラインＶCCとの間に接続されＴＦＴ３３と、データ線ＤＴＬ３１と第３のノードＮＤ３３との間に接続され、ゲートが走査線ＷＳＬ３１に接続されたＴＦＴ３６とを設ける。
【選択図】 図１

Description

本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路、並びにこの画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置、および画素回路の駆動方法に関するものである。

画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御される、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。そのため、各画素内部の発光素子に流れる電流を、画素内部に設けた能動素子（一般にはＴＦＴ：Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。

図８は、アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第１の構成例を示す回路図である（たとえば特許文献１、２参照）。

図８の画素回路１０は、ｐチャネルの薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびｎチャネルのＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図８において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図８その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図８ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図８の画素回路１０の動作は以下の通りである。

走査線ＷＳＬを選択状態（ここではハイレベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶDATAとなる。

走査線を非選択状態（ここではローレベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。

ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図４の画素回路１０では、一度ＶDATAの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。

図９は、アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第２の構成例を示す回路図である。

図９の画素回路２０は、ｐチャネルＴＦＴ２１，ＴＦＴ２２、ｎチャネルＴＦＴ２３，ＴＦＴ２４、キャパシタＣ２１、発光素子である有機ＥＬ素子ＯＬＥＤ２５を有する。また、図９において、ＤＴＬはデータ線を、ＷＳＬは走査線を、ＥＳＬは消去線をそれぞれ示している。
この画素回路２０の動作について、図１０に示すタイミングチャートを参照しながら以下に説明する。

まず、状態（期間）＜１＞において、図１０（Ｃ），（Ｄ）に示すように、走査線ＷＳＬに印加する走査信号ＷＳおよび消去線ＥＳＬに印加する消去信号ＥＳがハイレベルに設定される。これにより、ＴＦＴ２４，ＴＦＴ２３がオン状態、ＴＦＴ２２がオフ状態となり、データ線ＤＴＬよりデータＶDATA量に応じた電荷がキャパシタＣ２１に充電される。

状態（期間）＜２＞において、図１０（Ｃ），（Ｄ）に示すように、走査線ＷＳＬへの走査信号ＷＳおよび消去線ＥＳＬへの消去信号ＥＳがローレベルに設定される。これにより、ＴＦＴ２４，ＴＦＴ２３がオフ状態、ＴＦＴ２２がオフ状態となり、キャパシタＣ２１に充電された電荷に応じた電流が、ＴＦＴ２１を通して、ＥＬ発光素子２５に流れる。この電流は、消去線ＥＳＬへの印加信号ＥＳがハイレベルになるまで、維持される。

状態（期間）＜３＞において、図１０（Ｄ）に示すように、消去線ＥＳＬへの消去信号ＥＳがハイレベルに設定される。これにより、ＴＦＴ２３、ＴＦＴ２２がオン状態となるので、キャパシタＣ２１に充電された電荷が、ＴＦＴ２３、ＴＦＴ２２を通じて放電され、ＥＬ発光素子２５の発光はそこでオフされる。

このように、図９の回路では、各画素は消去線ＥＳＬを１本使用することで、一意的に発光素子２５の発光期間（ＤＵＴＹ）を制御している。

ところで、有機ＥＬディスプレイにおける発光素子は、その発光量と時間に比例して劣化する特性があることは一般にも知られており、発光素子の特性向上が期待されている。
一方、ディスプレイの表示画面は常に一様ではないために画面内における発光素子の劣化も一様ではなく、部分的に発光素子が劣化する要因となっている。
特に時計の表示などにおいては、その部分のみが極端に劣化し輝度の低下が見られることから、一般的に“焼きつき”と呼ばれる。（以下、部分的な画素劣化を“焼きつき”と表記する）
また、複数種の発光素子を用いる場合や、単一の発光素子の場合においても複数の発光波長成分を持つ場合において、それぞれの劣化特性は一致しない場合が多く見られる。
この場合、劣化した画素部分においてはホワイトバランスがずれて色がついたように見える。

表示素子の発光時間に対する劣化に起因される画面の焼きつきは、表示素子材料の発光寿命時間を改善することによって、画面の焼きつきを抑えることが一番好ましいことであると考えられてきた。
材料の改善以外では、従来、焼きつきを防止するためには、画素の保持容量を積極的に放電するような回路を有している（たとえば、特許文献３参照。）ものを使用して、不要な発光時間を抑えて焼きつきを防止する。
また、スクリーンセーバー等の用い方を工夫し、焼きつきを緩和するような装置も提案されている（たとえば、特許文献４参照。）
ＵＳＰ５，６８４，３６５ 特開平８−２３４６８３号公報 特開２００２−１６９５０９号公報 特開２００２−２０７４７５号公報

しかしながら、表示素子材料の発光寿命時間を改善することによって、自発光型ディスプレイでは表示素子材料の発光寿命がいくら延びたとしても、原理的に焼きつきを完全に無くすことは不可能である。また、表示装置に映し出される映像信号は用途等において、焼きつきが起こりやすい映像信号のみ入力される場合もある。つまり、従来の材料の寿命改善を行っただけでは，焼きつきを防ぐことはできない。
また、材料の寿命が延びない限り画面の焼きつきは改善されず、材料開発のスピード、コスト等その分野の開発に依存することしかできなかった。

特許文献３に記載の画素の保持容量を積極的に放電するような回路や特許文献４に記載の回路によって、実用に耐え得る程、焼きつき、すなわち画素の劣化に伴う発光輝度の劣化を補償し、緩和することができない。

本発明は、かかる事情に鑑みてなされたものであり、その目的は、経時的な特性劣化に伴う画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる画素回路、表示装置、および画素回路の駆動方法を提供することにある。

上記目的を達成するため、本発明の第１の観点は、流れる電流によって輝度が変化する複数の電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、複数の書き込みノードと、データ取り込みノードと、第１および第２の基準電位と、第１端子と第２端子間で電流供給ラインを形成し、それぞれ異なる上記書き込みノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する複数の駆動トランジスタと、上記複数の書き込みノードに書き込まれたデータ信号をそれぞれ保持する複数の保持容量と、上記複数の書き込みノードと上記第データ取り込みノードとの間に並列に接続された複数の書き込み用スイッチング素子と、上記データ線と上記データ取り込みノードとの間に接続されたデータ取り込み用スイッチング素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、および上記電気光学素子が直列に接続された回路が複数並列に存在する。

好適には、上記複数の書き込み用スイッチング素子のいずれかが導通状態にあり、上記データ取り込み用スイッチング素子が非導通状態にあるときに、上記データ取り込みノードの電荷を電荷放電ラインに放電させる手段を有する。

好適には、上記電気光学素子を駆動する場合、初期期間においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が各書き込みノードを通して各上記保持容量に充電された後、上記データ取り込み用スイッチング素子と少なくとも一つの書き込み用スイッチング素子が非導通状態に保持されて、当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子が所望の期間、発光状態に保持され、導通状態に保持されている書き込み用スイッチング素子に接続された保持容量の電荷を放電させて当該導通状態に保持されている書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子が非発光状態に保持され、初期期間経過以降においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が各書き込みノードを通して各上記保持容量に充電された後、上記データ取り込み用スイッチング素子と初期期間で非発光状態に保持された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子が非導通状態に保持されて、少なくとも当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子が所望の期間、発光状態に保持され、初期期間で発光された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子が選択的に導通状態に保持されて、初期期間で発光された電気光学素子が非発光状態に保持される。

また、好適には、初期期間経過以降においては、上記発光させる発光期間が上記初期期間時の発光期間と異なるように設定される。

本発明の第２の観点は、流れる電流によって輝度が変化する第１および第２のの電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、および第３の制御線と、第１、第２、および 第３のノードと、第１および第２の基準電位と、第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第１の駆動トランジスタと、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第２の駆動トランジスタと、上記第１のノードに書き込まれたデータ信号を保持する第１の保持容量と、上記第２のノードに書き込まれたデータ信号を保持する第２の保持容量と、上記第１のノードと上記第３のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチング素子と、上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線によって導通制御される第２のスイッチング素子と、上記データ線と上記第３のノードとの間に接続され、上記第３の制御線によって導通制御される第３のスイッチング素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１の駆動トランジスタの電流供給ライン、および上記第１の電気光学素子が直列に接続され、かつ、上記第１の基準電位と第２の基準電位との間に、上記第２の駆動トランジスタの電流供給ライン、および上記第２の電気光学素子が直列に接続されている。

好適には、上記第１のスイッチング素子または第２のスイッチング素子が導通状態にあり、上記第３のスイッチング素子が非導通状態にあるときに、上記第３のノードの電荷を電荷放電ラインに放電させる手段を有する。

好適には、上記電気光学素子を駆動する場合、初期期間においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が上記第１および第２のノードを通して上記第１および第２の保持容量に充電された後、上記第１のスイッチング素子、および第３のスイッチング素子が非導通状態に保持されて上記第１の発光素子が所望の期間発光状態に保持され、導通状態に保持されている第２のスイッチング素子に接続された第２の保持容量の電荷を放電させて上記第２の電気光学素子が非発光状態に保持され、初期期間経過以降においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が上記第１および第２のノードを通して上記第１および第２の保持容量に充電された後、少なくとも上記第１のスイッチング素子、および第２のスイッチング素子が非導通状態に保持されて上記第２の発光素子が所望の期間発光状態に保持され、第１のスイッチング素子が選択的に導通状態に保持されて第１の保持容量の電荷を放電させて上記第１の電気光学素子が非発光状態に保持される。

また、好適には、初期期間経過以降においては、上記第２の発光素子を発光させる発光期間が上記初期期間時の第１の発光素子を発光させた発光期間と異なるように設定される。

本発明の第３の観点は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給される複数のデータ線と、第１および第２の基準電位と、上記各画素回路は、流れる電流によって輝度が変化する複数の電気光学素子と、複数の書き込みノードと、データ取り込みノードと、第１端子と第２端子間で電流供給ラインを形成し、それぞれ異なる上記書き込みノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する複数の駆動トランジスタと、上記複数の書き込みノードに書き込まれたデータ信号をそれぞれ保持する複数の保持容量と、上記複数の書き込みノードと上記第データ取り込みノードとの間に並列に接続された複数の書き込み用スイッチング素子と、上記データ線と上記データ取り込みノードとの間に接続されたデータ取り込み用スイッチング素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、および上記電気光学素子が直列に接続された回路が複数並列に存在する。

本発明の第４の観点は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給される複数のデータ線と、上記画素回路のマトリクス配列に対して行毎に配線された第１、第２、および第３の制御線と、第１および第２の基準電位と、上記各画素回路は、流れる電流によって輝度が変化する第１および第２のの電気光学素子と、第１、第２、および 第３のノードと、第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第１の駆動トランジスタと、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第２の駆動トランジスタと、上記第１のノードに書き込まれたデータ信号を保持する第１の保持容量と、上記第２のノードに書き込まれたデータ信号を保持する第２の保持容量と、上記第１のノードと上記第３のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチング素子と、上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線によって導通制御される第２のスイッチング素子と、上記データ線と上記第３のノードとの間に接続され、上記第３の制御線によって導通制御される第３のスイッチング素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１の駆動トランジスタの電流供給ライン、および上記第１の電気光学素子が直列に接続され、かつ、上記第１の基準電位と第２の基準電位との間に、上記第２の駆動トランジスタの電流供給ライン、および上記第２の電気光学素子が直列に接続されている。

本発明の第５の観点は、流れる電流によって輝度が変化する複数の電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、複数の書き込みノードと、データ取り込みノードと、第１および第２の基準電位と、第１端子と第２端子間で電流供給ラインを形成し、それぞれ異なる上記書き込みノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する複数の駆動トランジスタと、上記複数の書き込みノードに書き込まれたデータ信号をそれぞれ保持する複数の保持容量と、上記複数の書き込みノードと上記第データ取り込みノードとの間に並列に接続された複数の書き込み用スイッチング素子と、上記データ線と上記データ取り込みノードとの間に接続されたデータ取り込み用スイッチング素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、および上記電気光学素子が直列に接続された回路が複数並列に存在し、さらに、上記複数の書き込み用スイッチング素子のいずれかが導通状態にあり、上記データ取り込み用スイッチング素子が非導通状態にあるときに、上記データ取り込みノードの電荷を電荷放電ラインに放電させる手段を有する画素回路の駆動方法であって、初期期間においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子を導通させて、上記データ線を伝搬されるデータ信号に応じた電荷を各書き込みノードを通して各上記保持容量に充電させた後、上記データ取り込み用スイッチング素子と少なくとも一つの書き込み用スイッチング素子を非導通状態に保持して、当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子を所望の期間、発光状態に保持し、導通状態に保持されている書き込み用スイッチング素子に接続された保持容量の電荷を放電させて当該導通状態に保持されている書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子を非発光状態に保持し、初期期間経過以降においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子を導通させ、上記データ線を伝搬されるデータ信号に応じた電荷を各書き込みノードを通して各上記保持容量に充電させた後、少なくとも上記データ取り込み用スイッチング素子と初期期間で非発光状態に保持された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子を非導通状態に保持して、当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子を所望の期間、発光状態に保持し、初期期間で発光された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子を選択的に導通状態に保持して、初期期間で発光された電気光学素子を非発光状態に保持する。

本発明の第６の観点は、流れる電流によって輝度が変化する第１および第２のの電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、および第３の制御線と、第１、第２、および 第３のノードと、第１および第２の基準電位と、第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第１の駆動トランジスタと、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第２の駆動トランジスタと、上記第１のノードに書き込まれたデータ信号を保持する第１の保持容量と、上記第２のノードに書き込まれたデータ信号を保持する第２の保持容量と、上記第１のノードと上記第３のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチング素子と、上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線によって導通制御される第２のスイッチング素子と、上記データ線と上記第３のノードとの間に接続され、上記第３の制御線によって導通制御される第３のスイッチング素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１の駆動トランジスタの電流供給ライン、および上記第１の電気光学素子が直列に接続され、かつ、上記第１の基準電位と第２の基準電位との間に、上記第２の駆動トランジスタの電流供給ライン、および上記第２の電気光学素子が直列に接続され、さらに、上記第１のスイッチング素子または第２のスイッチング素子が導通状態にあり、上記第３のスイッチング素子が非導通状態にあるときに、上記第３のノードの電荷を電荷放電ラインに放電させる手段を有する画素回路の駆動方法であって、初期期間においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子が導通させ、上記データ線を伝搬されるデータ信号に応じた電荷を上記第１および第２のノードを通して上記第１および第２の保持容量に充電させた後、上記第１のスイッチング素子、および第３のスイッチング素子を非導通状態に保持して上記第１の発光素子を所望の期間発光状態に保持し、導通状態に保持されている第２のスイッチング素子に接続された第２の保持容量の電荷を放電させて上記第２の電気光学素子を非発光状態に保持し、初期期間経過以降においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子を導通させ、上記データ線を伝搬されるデータ信号に応じた電荷を上記第１および第２のノードを通して上記第１および第２の保持容量に充電させた後、少なくとも上記第１のスイッチング素子、および第２のスイッチング素子を非導通状態に保持して上記第２の発光素子を所望の期間発光状態に保持し、第１のスイッチング素子を選択的に導通状態に保持して第１の保持容量の電荷を放電させて上記第１の電気光学素子を非発光状態に保持する。

本発明によれば、たとえば経過時間初期のころは、第１〜第３の制御線により第１〜第３のスイッチング素子が導通状態となり、第３のスイッチング素子、第１のスイッチング素子、第２のスイッチング素子を通してデータ線に伝搬されたデータが第１のノード、第２のノードに転送され、データ量に応じた電荷が第１および第２の保持容量に保持される。
次に、第３の制御線および第１の制御線に第３および第１のスイッチング素子が非導通状態に切り替えられる。第１の保持容量に保持された電荷は維持され、第１の発光素子は発光する。
しかし、このとき、第２のスイッチング素子は、第２の制御線により導通状態の保持されていることから、第２の保持容量に保持された電荷は、第２のノード、第２のスイッチング素子等を通して電荷放電ラインにすぐさま放電され、第２の発光素子は発光しない。
また、第１の制御線により第１のスイッチング素子が導通状態に保持される。これに伴い、第１の保持容量に保持された電荷は、第１のノード、第１のスイッチング素子等を通して電荷放電ラインにすぐさま放電され、第１の発光素子は消灯する。
このように、経過時間初期状態では第１の発光素子のみ点灯状態に制御され、第２の発光素子は点灯状態にならいように制御される。

経過時間中期以降は、第１〜第３の制御線により第１〜第３のスイッチング素子が導通状態となり、第３のスイッチング素子、第１のスイッチング素子、第２のスイッチング素子を通してデータ線に伝搬されたデータが第１のノード、第２のノードに転送され、データ量に応じた電荷が第１および第２の保持容量に保持される。
次に、第１〜第３の制御線により第１〜第３のスイッチング素子が非導通状態と切り替えられる。これに伴い、第１および第２の保持容量に保持された電荷は維持され、第１および第２の発光素子は発光状態に維持される。
次に、第１の制御線により第１のスイッチング素子が導通状態に保持される。これに伴い、第１の保持容量に保持された電荷は、第１のノード、第１のスイッチング素子等を通して電荷放電ラインにすぐさま放電され、第１の発光素子は消灯する。
しかし、このとき、第２のスイッチング素子は、第２の制御線により非導通状態に保持されていることから、第２の保持容量に保持された電荷は維持され、第２の発光素子は点灯状態に維持される。
また、第２の制御線により第２のスイッチング素子が導通状態に保持される。これに伴い、第２の保持容量に保持された電荷は、第２のノード、第２のスイッチング素子等を通して電荷放電ラインにすぐさま放電され、第２の発光素子は消灯する。
このように、発光素子毎に、オフにするタイミングを変更する。こうすることで、画面の焼きつき（発光素子の劣化、すなわち画素の輝度の低下）が目立たなくなる。

本発明によれば、画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる。
その結果、発光素子の劣化度合いが進んでも、劣化しない画素と同じレベルの輝度に近づけることができる。
また、画素毎に輝度劣化の量が違っても、画素毎に劣化を初期輝度状態に補正し、画面内の輝度のばらつきのを補正することができる。

以下、本発明の実施形態を、図面に関連付けて詳細に説明する。

図１は、アクティブマトリクス型画像表示装置に適用可能な本発明に係る画素回路の一実施形態を示す回路図である。

本実施形態に係る画素回路３０は、図１に示すように、ｐチャネルＴＦＴ３１〜ＴＦＴ３３、ｎチャネルＴＦＴ３４〜ＴＦＴ３６、キャパシタＣ３１，Ｃ３２、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子３７，３８、および第１のノードＮＤ３１〜第３のノードＮＤ３３を有する。
また、図１において、ＤＴＬ３１はデータ線を、ＷＳＬ３１は走査線を、ＥＳＬ３１，ＥＳＬ３２は消去線をそれぞれ示している。

これらの構成要素のうち、ＴＦＴ３１が本発明に係る第１の駆動トランジスタを構成し、ＴＦＴ３２が本発明に係る第２の駆動トランジスタを構成し、ＴＦＴ３３がＴＦＴ３６がオフで、ＴＦＴ３４または／およびＴＦＴ３５がオンのときに電荷を放電させる手段を構成し、ＴＦＴ３４が第１のスイッチング素子を構成し、ＴＦＴ３５が第２のスイッチング素子を構成し、ＴＦＴ３６が第３のスイッチング素子を構成を構成し、キャパシタＣ３１が本発明に係る第１の保持容量を構成し、キャパシタＣ３２が第２の保持容量を構成している。
また、ＴＦＴ３４とＴＦＴ３５は本発明の書き込み用スイッチング素子を構成し、ＴＦＴ３６はデータ取り込み用スイッチング素子を構成し、ノードＮＤ３１とＮＤ３２が書き込み用ノードを構成し、ノードＮＤ３３がデータ取り込み用ノードを構成している。

また、消去線ＥＳＬ３１が本発明に係る第１の制御線に対応し、消去線ＥＳＬ３２が第２の制御線に対応し、走査線ＷＳＬ３１が第３の制御線に対応する。
また、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。
また、本実施形態においては、第１の電源電位としての電源電圧ＶCCの供給ラインは本発明に係る電荷放電ラインとして共用されている。

画素回路３０において、第１の基準電位（ＶCC) と第２の基準電位（本実施形態では接地電位ＧＮＤ）との間にＴＦＴ３１と光学素子３７が直列に接続されている。具体的には、ＴＦＴ３１のソース（たとえば第１端子）が電源電圧ＶCCの供給ラインに接続され、ＴＦＴ３１のドレイン（第２端子）が発光素子３７のアノードに接続され、発光素子３７のカソード側が接地電位ＧＮＤに接続されている。そして、ＴＦＴ３１のゲート（制御端子）が第１のノードＮＤ３１に接続されている。
同様に、第１の基準電位（ＶCC) と第２の基準電位ＧＮＤとの間にＴＦＴ３２と光学素子３８が直列に接続されている。具体的には、ＴＦＴ３２のソース（たとえば第１端子）が電源電圧ＶCCの供給ラインに接続され、ＴＦＴ３２のドレイン（第２端子）が発光素子３８のアノードに接続され、発光素子３８のカソード側が接地電位ＧＮＤに接続されている。そして、ＴＦＴ３２のゲート（制御端子）が第２のノードＮＤ３２に接続されている。
すなわち、本実施形態においては、第１の基準電位（ＶCC) と第２の基準電位との間に光学素子と駆動トランジスタとしてのＴＦＴを直列に接続した回路が、複数並列（本実施形態では２つの回路が並列）に存在する。

第１のノードＮＤ３１と第３のノードＮＤ３３とに第１のスイッチング素子としてのＴＦＴ３４のソース・ドレインがそれぞれ接続され、ＴＦＴ３４のゲートが第１の制御線としての消去線ＥＳＬ３１に接続されている。
第２のノードＮＤ３２と第３のノードＮＤ３３とに第２のスイッチング素子としてのＴＦＴ３５のソース・ドレインがそれぞれ接続され、ＴＦＴ３５のゲートが第２の制御線としての消去線ＥＳＬ３２に接続されている。
第３のノードＮＤ３３がＴＦＴ３３のゲートに接続され、ＴＦＴ３３のドレインが第３のノードＮＤ３３、すなわちゲートに接続され、ソースが電源電圧ＶCCの供給ライン（電荷放電ライン）に接続されている。
データ線ＤＴＬ３１とＴＦＴ３３のドレイン（第３のノードＮＤ３３）とに第３のスイッチング素子としてのＴＦＴ３６のソース・ドレインがそれぞれ接続され、ＴＦＴ３６のゲートが第３の制御線として走査線ＷＳＬ３１に接続されている。

第１の保持容量としての第１のキャパシタＣ３１の第１電極が第１のノードＮＤ３１に接続され、第２電極が電源電圧ＶCCの供給ラインに接続されている。
第２の保持容量としての第２のキャパシタＣ３２の第１電極が第４のノードＮＤ３４に接続され、第２電極が電源電圧ＶCCの供給ラインに接続されている。

このような構成において、消去線ＥＳＬ３１には第１の消去信号ＥＳ１（ｎ）が伝搬され、消去線ＥＳＬ３２には第２の消去信号ＥＳ（ｎ）が伝搬され、走査線ＷＳＬ３１には第１の走査信号ＷＳ（ｎ）が伝搬される。

このような画素回路を図２のように、Ｍ×Ｎのマトリクス状に多数配列し、走査線ＷＳＬ３１〜ＷＳＬ３１−Ｍを順次選択しながらデータ線ＤＴＬ３１〜ＤＴＬ−３１Ｎ書き込みを繰り返すことにより、アクティブマトリクス型画像表示装置４０を構成することができる。
図２において、各データ線ＤＴＬ３１−１〜ＤＴＬ３１−Ｎ、データ線ＤＴＬ３２−１〜ＤＴＬ３２−Ｎは水平駆動回路（ＨＤＲＶ）４２により駆動され、各消去線ＥＳＬ３１−１〜ＥＳＬ３１−Ｍ、ＥＳＬ３２−１〜ＥＳＬ３２−Ｍ、走査線ＷＳＬ３１−１〜ＷＳＬ３１−Ｍは垂直駆動回路（ＶＤＲＶ）４１により駆動される。

このように、アクティブマトリクス型画像表示装置に適用される画素回路３０の動作おおび焼きつき補正の原理を、図３（Ａ）〜（Ｈ）に示すタイミングチャートを参照しながら以下に説明する。

タイミングは時間経過で変わり、図３（Ｅ），（Ｄ）に示す第１および第２の消去線ＥＳＬ３１，ＥＳＬ３２に印加される第１および第２の消去信号ＳＥ１（＜１＞）、ＥＳ２（＜１＞）は経過時間初期、図３（Ｇ），（Ｆ）に示す第１および第２の消去信号ＳＥ１（＜２＞）、ＥＳ２（＜２＞）は経過時間後期のタイミングである。後述するが、この経過時間によりこのタイミングを変更することも、画面の焼きつき状態を目立たなくするための要でもある。経過時期初期とは、たとえば駆動時間が５０００時間あるいは１００００時間に達するまでの期間、経過時間後期とは、５０００時間あるいは１００００時間経過後の期間を示す。

まず、経過時間初期のころの動作を説明する。

まず、状態＜１＞において、図３（Ｃ）〜（Ｅ）に示すように、走査信号ＷＳがハイレベルで走査線ＷＳＬ３１に印加され、第１の消去信号ＥＳ１（＜１＞）がハイレベルで第１の消去線ＥＳＬ３１に印加され、第２の消去信号ＥＳ２（＜１＞）がハイレベルで第２の消去線ＥＳＬ３２に印加される。これに伴い、ＴＦＴ３４、ＴＦＴ３５、およびＴＦＴ３６がデータ線ＤＴＬ３１に伝搬されたデータがＴＦＴ３６、ＴＦＲＴ３４、ＴＦＴ３５を通して第１のノードＮＤ３１、第２のノードＮＤ３２に転送され、データ量に応じた電荷がキャパシタＣ３１，Ｃ３２にチャージされる。

次に、状態＜２＞において、図３（Ｃ），（Ｄ）に示すように、走査信号ＷＳがローレベルで走査線ＷＳＬ３１に印加され、第１の消去信号ＥＳ１（＜１＞）がローレベルで第１の消去線ＥＳＬ３１に印加される。これに伴い状態＜１＞でオン状態となったＴＦＴ３４とＴＦＴ３６がオフ状態となり、キャパシタＣ３１にチャージされた電荷は維持され、発光素子３７は点灯する。
しかし、このとき、図３（Ｅ）に示すように、第２の消去信号ＥＳ２（＜１＞）はハイレベルに保持されて第２の消去線ＥＳＬ３２に印加されていることから、ＴＦＴ３５はオン状態のままに保持されている。その結果、キャパシタＣ３２にチャージされた電荷は、第２のノードＮＤ３２、ＴＦＴ３５、第３のノードＮＤ３３、およびＴＦＴ３３を通して電荷放電ライン（本実施形態ではＶCC）にすぐさま放電され、発光素子３８は点灯しない。

また、状態＜４＞において、図３（Ｄ）に示すように、第１の消去信号ＥＳ１（＜１＞）がハイレベルで第１の消去線ＥＳＬ３１に印加される。これに伴い状態＜２＞でオフ状態となっていたＴＦＴ３４がオン状態となる。その結果、キャパシタＣ３１にチャージされた電荷は、第１のノードＮＤ３１、ＴＦＴ３４、第３のノードＮＤ３３、およびＴＦＴ３３を通して電荷放電ライン（本実施形態ではＶCC）にすぐさま放電され、発光素子３７は消灯する。

このように、経過時間初期状態では発光素子３７のみ点灯状態に制御され、発光素子３８は点灯状態にならいように制御される。

経過時間中期以降は下記のタイミングで回路が駆動される。

まず、状態＜１＞において、図３（Ｃ），（Ｆ），（Ｇ）に示すように、走査信号ＷＳがハイレベルで走査線ＷＳＬ３１に印加され、第１の消去信号ＥＳ１（＜２＞）がハイレベルで第１の消去線ＥＳＬ３１に印加され、第２の消去信号ＥＳ２（＜２＞）がハイレベルで第２の消去線ＥＳＬ３２に印加される。これに伴い、ＴＦＴ３４、ＴＦＴ３５、およびＴＦＴ３６がデータ線ＤＴＬ３１に伝搬されたデータがＴＦＴ３６、ＴＦＲＴ３４、ＴＦＴ３５を通して第１のノードＮＤ３１、第２のノードＮＤ３２に転送され、データ量に応じた電荷がキャパシタＣ３１，Ｃ３２にチャージされる。

次に、状態＜２＞において、図３（Ｃ），（Ｆ），（Ｇ）に示すように、走査信号ＷＳがローレベルで走査線ＷＳＬ３１に印加され、第１の消去信号ＥＳ１（＜２＞）がローレベルで第１の消去線ＥＳＬ３１に印加され、第２の消去信号ＥＳ２（＜２＞）がローレベルで第２の消去線ＥＳＬ３２に印加される。これに伴い、状態＜１＞でオン状態となったＴＦＴ３４、ＴＦＴ３５、ＴＦＴ３６がオフ状態となり、キャパシタＣ３１，Ｃ３２にチャージされた電荷は維持され、発光素子３７および３８は点灯状態に維持される。

次に、状態＜３＞において、図３（Ｆ）に示すように、第１の消去信号ＥＳ１（＜２＞）がハイレベルで第１の消去線ＥＳＬ３１に印加される。これに伴い状態＜２＞でオフ状態となっていたＴＦＴ３４がオン状態となる。その結果、キャパシタＣ３１にチャージされた電荷は、第１のノードＮＤ３１、ＴＦＴ３４、第３のノードＮＤ３３、およびＴＦＴ３３を通して電荷放電ライン（本実施形態ではＶCC）にすぐさま放電され、発光素子３８は消灯する。しかし、このとき、図３（Ｇ）に示すように、第２の消去信号ＥＳ２（＜２＞）はローレベルに保持されて第２の消去線ＥＳＬ３２に印加されていることから、ＴＦＴ３５はオフ状態のままに保持されている。その結果、キャパシタＣ３２にチャージされた電荷は維持され、発光素子３８は点灯状態に維持される。

また、状態＜５＞において、図３（Ｇ）に示すように、第２の消去信号ＥＳ２（＜２＞）がハイレベルで第２の消去線ＥＳＬ３２に印加される。これに伴い、状態＜３＞でオフ状態となっていたＴＦＴ３５がオン状態となる。その結果、キャパシタＣ３２にチャージされた電荷は、第２のノードＮＤ３２、ＴＦＴ３５、第３のノードＮＤ３３、およびＴＦＴ３３を通して電荷放電ライン（本実施形態ではＶCC）にすぐさま放電され、発光素子３８は消灯する。

このように、発光素子毎に、オフにするタイミングを変更する。理由および原理は後述するが、こうすることで、画面の焼きつき（発光素子の劣化、すなわち画素の輝度の低下）が目立たなくなる。

以下に、画面の焼きつきが目立たなくなる原理を、図４に関連付けて説明する。

図４においては、１画素内で、それぞれの駆動トランジスタに接続された発光素子３７の発光エリアをＡ、発光素子３８の発光エリアをＢとし、その発光エリアＡの面積をＳａ、発光エリアＢの面積をＳｂ、そのエリア内の発光素子の初期輝度をＮとする。

初期状態では上述したように、片方のエリアＡしか発光していない。したがって、ここでは発光素子３７のみ発光しているとすると、画素の輝度は、（Ｎ×Ｓａ＋Ｎ×Ｓｂ）／（Ｓａ＋Ｓｂ）となる。
たとえば、Ｓａ＝２、Ｓｂ＝１とすると、画素の輝度は０．６７Ｎとなる。

時間が経過すると、発光エリアＡの輝度は時間と共に劣化する。ここでは、発光素子の輝度劣化が１０％進んだとすると、発光エリアＡのみの発光だと、画素の輝度は０．６７Ｎ×０．９で０．６Ｎとなり、劣化度は１０．４％となる。
ただし、（劣化度）＝〔（劣化しない画素輝度−劣化した画素輝度）／（劣化しない画素輝度）〕×１００＝１０．４、となる。

しかし、発光エリアＢを同じデューティ（ＤＵＴＹ）時間（発光期間）で点灯させることによって劣化を補正してやると、劣化した画素の輝度は（０．９Ｎ×Ｓａ＋Ｎ×Ｓｂ）／（Ｓａ＋Ｓｂ）となり、劣化しなかった画素の輝度は、（Ｎ×Ｓａ＋Ｎ×Ｓｂ）／（Ｓａ＋Ｓｂ）となる。
上記と同じように、Ｓａ＝２、Ｓｂ＝１とすると、劣化した画素の輝度は０．９３Ｎ、劣化しなかった画素の輝度はＮとなる。
この場合、（劣化度）＝〔（劣化しない画素輝度−劣化した画素輝度）／（劣化しない画素輝度）〕×１００＝７〔％〕、となる。
よって、劣化の程度が抑えられることになる。

また、これにエリア毎に発光時間のデューティ比を変えるとさらに改善される。上記条件でのDutyが５０％としたとき、発光エリアＡのデューティを５０％、発光エリアＢのデューティを６０％とし、補正してやると、画素の輝度は（０．９Ｎ×Ｓａ＋Ｎ×Ｓｂ×（６０／５０））／（Ｓａ＋Ｓｂ）となる。たとえば、Ｓａ＝２、Ｓｂ＝１とすると、画素の輝度はＮとなる。
この場合、（劣化度）＝〔（劣化しない画素輝度−劣化した画素輝度）／（劣化しない画素輝度）〕×１００＝０〔％〕、となる。
よって、劣化の程度がさらに抑えられることになる。
このように、使用することで、画面の焼きつきを抑えることができるようになる。

また、上記と同じ画素、駆動条件、デューティコントロールだと、初期と経過時間後の補正後の輝度レベルが違ってしまう。
上記条件だと、０．６７ＮとＮと約１．５倍変わってしまうので、補正時に、デューティの割合を初期状態から約２／３にしてやるという方法がある。
たとえば、初期時の光っているエリアのデューティが６０％であると補正後の、光っているデューティは40％にする。こうすることで、初期時に１００ｎｉｔであっても、補正時にも１００ｎｉｔになる。

また、上記と同じ画素、駆動条件でも、画素の発光エリアを図５または図６のように任意に変えることで、焼きつきをより目立たないようにすることや、補正による画素むらを抑えることができるようになる。
たとえば、図５は補正エリアＢを画素の周辺部に配置することで、隣り合う画素での輝度を同じにすることで、輝度補正効果による画素むらを抑えることができるようになる。また、隣り合う画素の輝度が同じになることで画素の劣化をより目立たなくする効果も得られる。
図６は上記図５の補正効果を表示素子の劣化度合いによりエリア比を変更することで、補正の最適化を行うことができる。

また、上記と同じ画素、駆動条件でも、画素の発光エリアを図７（Ａ）〜（Ｊ）のタイミングのように任意に変えることで、焼きつきをより目立たないようにすることができる。
たとえば、図７（Ｆ），（Ｇ）に示す第１および第２の消去信号ＥＳ１（＜２＞),ＥＳ２（＜２＞）は、上記で説明してきたように、発光初期より時間がある程度経過した時の、エリアごとの比を変えたタイミングペアであるが、さらに、時間が経過すると劣化度合いもさらに進むため、図７（Ｈ），（Ｉ）に示す第１および第２の消去信号ＥＳ１（＜３＞),ＥＳ２（＜３＞）のタイミングペアのように、初期からついている発呼素子３７の発光時間をより短くし、後で発光させてくる発光素子３８の発光時間を長くすることで、さらなる画像劣化を目立たなくさせる効果が得られる。

たとえば、図４を用いて説明すると、発光エリア毎の発光時間（Duty）が、以前と同じで、Ａ＝５０％、Ｂ＝６０％で、Ｓａ＝２、Ｓｂ＝１とすると、補正した画素の輝度は（０．８Ｎ×Ｓａ＋Ｎ×Ｓｂ×（６０／５０））／（Ｓａ＋Ｓｂ）から、０．９３Ｎとなる。
この場合、（劣化度）＝〔（劣化しない画素輝度−劣化した画素輝度）／（劣化しない画素輝度）〕×１００＝７〔％〕、となる。

しかし、さらに、経過時間でこのデューティ時間を調整することで、さらに焼きつき画像を目立たなくすることができる。ここでは、Ａ＝５０％、Ｂ＝６０％とし、画素の補正後の輝度を計算すると、（０．８Ｎ×Ｓａ＋Ｎ×Ｓｂ×（７０／５０））／（Ｓａ＋Ｓｂ）から、０．９５Ｎとなる。
この場合、（劣化度）＝〔（劣化しない画素輝度−劣化した画素輝度）／（劣化しない画素輝度）〕×１００＝５〔％〕、となる。
このように、使用することで、画面の焼きつきをさらに抑えることができるようになる。

以上説明したように、本実施形態によれば、第１の駆動トランジスタとしてのＴＦＴ３１と、第２の駆動トランジスタとしてのＴＦＴ３２と、第１のノードＮＤ３１に書き込まれたデータ信号を保持する第１のキャパシタＣ３１と、第２のノードＮＤ３２に書き込まれたデータ信号を保持する第２のキャパシタＣ３２と、第１のノードＮＤ３１と第３のノードＮＤ３３との間に接続され、ゲートが消去線ＥＳＬ３１が接続されたＴＦＴ３４と、第２のノードＮＤ３２と第３のノードＮＤ３３との間に接続され、ゲートが消去線ＥＳＬ３２接続されたＴＦＴ３５と、ゲートおよびドレインが第３のノードＮＤ３３のノードに接続され、ソースが電荷放電ラインＶCCとの間に接続されＴＦＴ３３と、データ線ＤＴＬ３１と第３のノードＮＤ３３との間に接続され、ゲートが走査線ＷＳＬ３１に接続されたＴＦＴ３６とを設けたので、以下の効果を得ることができる。

すなわち、画素内で二つの発光素子領域をもち、そのデューティ（発光期間）をコントロールすることで、画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる。
その結果、発光素子の劣化度合いが進んでも、劣化しない画素と同じレベルの輝度に近づけることができる。
また、画素毎に輝度劣化の量が違っても、画素毎に劣化を初期輝度状態に補正し、画面内の輝度のばらつきのを補正することができる。

また、画素内部の発光素子の発光時間を任意に選択することができる。
その結果、画面内でマトリックス状に表示画素領域を複数選択し、発光時間を制御することによって、入力映像ソースが表示されるエリアごとに最適な、輝度および信号処理を行うことで、よりコントラスト感のあるインパクトな画像が表現できる。
また、ある入力信号ソースが大面積で明るい画面が表示領域の大部分を占め、違った入力映像ソースが小面積で暗い画面を表示していても、大面積で明るい表示領域に対しては表示素子の発光時間を短くし輝度を抑制することで、画質を損なうことなく省電力化を図り、小面積で暗い表示領域に対しては発光時間を長くすることで画質のコントラスト感を向上させることで、あい異なる特性の映像信号を一枚画面上で表現することができる。
また、制御のオン／オフ、また制御の可変範囲を自在に選択することによって、テキスト表示、動画表示など入力信号に最適な表示をすることができる。
また、映像信号処理部にて入力ソースごとの信号処理が軽減されるため、システムのコストダウンおよび小型化を実現できる。
さらにまた、画素単位で表示期間（ＤＵＴＹ）を選択できるようになるため、画素毎の劣化に伴う輝度低下を、ＤＵＴＹ比を画素毎に変えることで補正することができる。

なお、図１の画素回路３０では、スイッチング素子としてはＮＭＯＳを用いているが、これは一例であって、本発明はこれに限定されるものではない。たとえば、上述したように、ＴＦＴ３３〜ＴＦＴ３６は単なるスイッチであるから、これらのすべて乃至一部をｐチャネルＭＯＳ、あるいはその他のスイッチ素子で構成することも可能なことは明らかである。

本発明よれば、発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができ、劣化しない画素と同じレベルの輝度に近づけることができ、また、画素毎に輝度劣化の量が違っても、画素毎に劣化を初期輝度状態に補正し、画面内の輝度のばらつきのを補正することができることから、自発光型の有機ＥＬ（Electroluminescence ）ディスプレイなどに適用可能である。

アクティブマトリクス型画像表示装置に適用可能な本発明に係る画素回路の一実施形態を示す回路図である。 図１の画素回路を適用したアクティブマトリクス型画像表示装置の構成例を示すブロック図である。 図１の回路の動作を説明するためのタイミングチャートである。 画面の輝度劣化（焼きつき）が目立たなくなる原理を説明するための図である。 画面の輝度劣化（焼きつき）が目立たなくなる原理を説明するための図である。 画面の輝度劣化（焼きつき）が目立たなくなる原理を説明するための図である。 図１の回路の動作を説明するための他のタイミングチャートである。 アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第１の構成例を示す回路図である。 アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第２の構成例を示す回路図である。 図９の回路の動作を説明するためのタイミングチャートである。

符号の説明

３０…画素回路、３１…第１の駆動トランジスタとしてのＴＦＴ、３２…第２の駆動トランジスタとしてのＴＦＴ、３４…第１のスイッチング素子としてのＴＦＴ、３５…第２のスイッチング素子としてのＴＦＴ、３６…第３のスイッチング素子としてのＴＦＴ、３７…第１の発光素子、３８…第２の発光素子、ＮＤ３１…第１のノード、ＮＤ３２…第２のノード、ＮＤ３３…第３のノード、ＥＳＬ３１…第１の制御線としての消去線、ＥＳＬ３２…第２の制御線としての消去線、ＷＳＬ３１…第３の制御線としての走査線、４０…画像表示装置、４１…水平駆動回路（ＨＤＲＶ）、４２…垂直駆動回路（ＶＤＲＶ）。

Claims (16)

1. 流れる電流によって輝度が変化する複数の電気光学素子と、
   輝度情報に応じたデータ信号が供給されるデータ線と、
   複数の書き込みノードと、
   データ取り込みノードと、
   第１および第２の基準電位と、
   第１端子と第２端子間で電流供給ラインを形成し、それぞれ異なる上記書き込みノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する複数の駆動トランジスタと、
   上記複数の書き込みノードに書き込まれたデータ信号をそれぞれ保持する複数の保持容量と、
   上記複数の書き込みノードと上記第データ取り込みノードとの間に並列に接続された複数の書き込み用スイッチング素子と、
   上記データ線と上記データ取り込みノードとの間に接続されたデータ取り込み用スイッチング素子と、を有し、
   上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、および上記電気光学素子が直列に接続された回路が複数並列に存在する
   画素回路。
2. 上記複数の書き込み用スイッチング素子のいずれかが導通状態にあり、上記データ取り込み用スイッチング素子が非導通状態にあるときに、上記データ取り込みノードの電荷を電荷放電ラインに放電させる手段を有する
   請求項１記載の画素回路。
3. 上記電気光学素子を駆動する場合、
   初期期間においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が各書き込みノードを通して各上記保持容量に充電された後、上記データ取り込み用スイッチング素子と少なくとも一つの書き込み用スイッチング素子が非導通状態に保持されて、当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子が所望の期間、発光状態に保持され、導通状態に保持されている書き込み用スイッチング素子に接続された保持容量の電荷を放電させて当該導通状態に保持されている書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子が非発光状態に保持され、
   初期期間経過以降においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が各書き込みノードを通して各上記保持容量に充電された後、上記データ取り込み用スイッチング素子と初期期間で非発光状態に保持された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子が非導通状態に保持されて、少なくとも当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子が所望の期間、発光状態に保持され、初期期間で発光された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子が選択的に導通状態に保持されて、初期期間で発光された電気光学素子が非発光状態に保持される
   請求項２記載の画素回路。
4. 初期期間経過以降においては、上記発光させる発光期間が上記初期期間時の発光期間と異なるように設定される
   請求項３記載の画素回路。
5. 流れる電流によって輝度が変化する第１および第２のの電気光学素子と、
   輝度情報に応じたデータ信号が供給されるデータ線と、
   第１、第２、および第３の制御線と、
   第１、第２、および 第３のノードと、
   第１および第２の基準電位と、
   第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第１の駆動トランジスタと、
   第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第２の駆動トランジスタと、
   上記第１のノードに書き込まれたデータ信号を保持する第１の保持容量と、
   上記第２のノードに書き込まれたデータ信号を保持する第２の保持容量と、
   上記第１のノードと上記第３のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチング素子と、
   上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線によって導通制御される第２のスイッチング素子と、
   上記データ線と上記第３のノードとの間に接続され、上記第３の制御線によって導通制御される第３のスイッチング素子と、を有し、
   上記第１の基準電位と第２の基準電位との間に、上記第１の駆動トランジスタの電流供給ライン、および上記第１の電気光学素子が直列に接続され、かつ、
   上記第１の基準電位と第２の基準電位との間に、上記第２の駆動トランジスタの電流供給ライン、および上記第２の電気光学素子が直列に接続されている
   画素回路。
6. 上記第１のスイッチング素子または第２のスイッチング素子が導通状態にあり、上記第３のスイッチング素子が非導通状態にあるときに、上記第３のノードの電荷を電荷放電ラインに放電させる手段を有する
   請求項５記載の画素回路。
7. 上記電気光学素子を駆動する場合、
   初期期間においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が上記第１および第２のノードを通して上記第１および第２の保持容量に充電された後、上記第１のスイッチング素子、および第３のスイッチング素子が非導通状態に保持されて上記第１の発光素子が所望の期間発光状態に保持され、導通状態に保持されている第２のスイッチング素子に接続された第２の保持容量の電荷を放電させて上記第２の電気光学素子が非発光状態に保持され、
   初期期間経過以降においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子が導通させられ、上記データ線を伝搬されるデータ信号に応じた電荷が上記第１および第２のノードを通して上記第１および第２の保持容量に充電された後、少なくとも上記第１のスイッチング素子、および第２のスイッチング素子が非導通状態に保持されて上記第２の発光素子が所望の期間発光状態に保持され、第１のスイッチング素子が選択的に導通状態に保持されて第１の保持容量の電荷を放電させて上記第１の電気光学素子が非発光状態に保持される
   請求項６記載の画素回路。
8. 初期期間経過以降においては、上記第２の発光素子を発光させる発光期間が上記初期期間時の第１の発光素子を発光させた発光期間と異なるように設定される
   請求項７記載の画素回路。
9. マトリクス状に複数配列された画素回路と、
   上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給される複数のデータ線と、
   第１および第２の基準電位と、
   上記各画素回路は、
   流れる電流によって輝度が変化する複数の電気光学素子と、
   複数の書き込みノードと、
   データ取り込みノードと、
   第１端子と第２端子間で電流供給ラインを形成し、それぞれ異なる上記書き込みノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する複数の駆動トランジスタと、
   上記複数の書き込みノードに書き込まれたデータ信号をそれぞれ保持する複数の保持容量と、
   上記複数の書き込みノードと上記第データ取り込みノードとの間に並列に接続された複数の書き込み用スイッチング素子と、
   上記データ線と上記データ取り込みノードとの間に接続されたデータ取り込み用スイッチング素子と、を有し、
   上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、および上記電気光学素子が直列に接続された回路が複数並列に存在する
   表示装置。
10. 上記画素回路は、上記複数の書き込み用スイッチング素子のいずれかが導通状態にあり、上記データ取り込み用スイッチング素子が非導通状態にあるときに、上記データ取り込みノードの電荷を電荷放電ラインに放電させる手段を有する
    請求項９記載の表示装置。
11. マトリクス状に複数配列された画素回路と、
    上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給される複数のデータ線と、
    上記画素回路のマトリクス配列に対して行毎に配線された第１、第２、および第３の制御線と、
    第１および第２の基準電位と、
    上記各画素回路は、
    流れる電流によって輝度が変化する第１および第２のの電気光学素子と、
    第１、第２、および 第３のノードと、
    第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第１の駆動トランジスタと、
    第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第２の駆動トランジスタと、
    上記第１のノードに書き込まれたデータ信号を保持する第１の保持容量と、
    上記第２のノードに書き込まれたデータ信号を保持する第２の保持容量と、
    上記第１のノードと上記第３のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチング素子と、
    上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線によって導通制御される第２のスイッチング素子と、
    上記データ線と上記第３のノードとの間に接続され、上記第３の制御線によって導通制御される第３のスイッチング素子と、を有し、
    上記第１の基準電位と第２の基準電位との間に、上記第１の駆動トランジスタの電流供給ライン、および上記第１の電気光学素子が直列に接続され、かつ、
    上記第１の基準電位と第２の基準電位との間に、上記第２の駆動トランジスタの電流供給ライン、および上記第２の電気光学素子が直列に接続されている
    表示装置。
12. 上記画素回路は、上記第１のスイッチング素子または第２のスイッチング素子が導通状態にあり、上記第３のスイッチング素子が非導通状態にあるときに、上記第３のノードの電荷を電荷放電ラインに放電させる手段を有する
    請求項１１記載の表示装置。
13. 流れる電流によって輝度が変化する複数の電気光学素子と、
    輝度情報に応じたデータ信号が供給されるデータ線と、
    複数の書き込みノードと、
    データ取り込みノードと、
    第１および第２の基準電位と、
    第１端子と第２端子間で電流供給ラインを形成し、それぞれ異なる上記書き込みノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する複数の駆動トランジスタと、
    上記複数の書き込みノードに書き込まれたデータ信号をそれぞれ保持する複数の保持容量と、
    上記複数の書き込みノードと上記第データ取り込みノードとの間に並列に接続された複数の書き込み用スイッチング素子と、
    上記データ線と上記データ取り込みノードとの間に接続されたデータ取り込み用スイッチング素子と、を有し、
    上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、および上記電気光学素子が直列に接続された回路が複数並列に存在し、さらに
    上記複数の書き込み用スイッチング素子のいずれかが導通状態にあり、上記データ取り込み用スイッチング素子が非導通状態にあるときに、上記データ取り込みノードの電荷を電荷放電ラインに放電させる手段を有する
    画素回路の駆動方法であって、
    初期期間においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子を導通させて、上記データ線を伝搬されるデータ信号に応じた電荷を各書き込みノードを通して各上記保持容量に充電させた後、上記データ取り込み用スイッチング素子と少なくとも一つの書き込み用スイッチング素子を非導通状態に保持して、当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子を所望の期間、発光状態に保持し、導通状態に保持されている書き込み用スイッチング素子に接続された保持容量の電荷を放電させて当該導通状態に保持されている書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子を非発光状態に保持し、
    初期期間経過以降においては、上記複数の書き込み用スイッチング素子および上記データ取り込み用スイッチング素子を導通させ、上記データ線を伝搬されるデータ信号に応じた電荷を各書き込みノードを通して各上記保持容量に充電させた後、上記データ取り込み用スイッチング素子と初期期間で非発光状態に保持された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子を非導通状態に保持して、少なくとも当該非導通状態に保持された書き込み用スイッチング素子に接続された駆動トランジスタを含む回路の電気光学素子を所望の期間、発光状態に保持し、初期期間で発光された電気光学素子を含む回路の駆動トランジスタに接続された書き込み用スイッチング素子を選択的に導通状態に保持して、初期期間で発光された電気光学素子を非発光状態に保持する
    画素回路の駆動方法。
14. 初期期間経過以降においては、上記発光させる発光期間が上記初期期間時の発光期間と異なるように設定される
    請求項１３記載の画素回路の駆動方法。
15. 流れる電流によって輝度が変化する第１および第２の電気光学素子と、
    輝度情報に応じたデータ信号が供給されるデータ線と、
    第１、第２、および第３の制御線と、
    第１、第２、および 第３のノードと、
    第１および第２の基準電位と、
    第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第１の駆動トランジスタと、
    第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する第２の駆動トランジスタと、
    上記第１のノードに書き込まれたデータ信号を保持する第１の保持容量と、
    上記第２のノードに書き込まれたデータ信号を保持する第２の保持容量と、
    上記第１のノードと上記第３のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチング素子と、
    上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線によって導通制御される第２のスイッチング素子と、
    上記データ線と上記第３のノードとの間に接続され、上記第３の制御線によって導通制御される第３のスイッチング素子と、を有し、
    上記第１の基準電位と第２の基準電位との間に、上記第１の駆動トランジスタの電流供給ライン、および上記第１の電気光学素子が直列に接続され、かつ、上記第１の基準電位と第２の基準電位との間に、上記第２の駆動トランジスタの電流供給ライン、および上記第２の電気光学素子が直列に接続され、さらに、
    上記第１のスイッチング素子または第２のスイッチング素子が導通状態にあり、上記第３のスイッチング素子が非導通状態にあるときに、上記第３のノードの電荷を電荷放電ラインに放電させる手段を有する
    画素回路の駆動方法であって、
    初期期間においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子が導通させ、上記データ線を伝搬されるデータ信号に応じた電荷を上記第１および第２のノードを通して上記第１および第２の保持容量に充電させた後、上記第１のスイッチング素子、および第３のスイッチング素子を非導通状態に保持して上記第１の発光素子を所望の期間発光状態に保持し、導通状態に保持されている第２のスイッチング素子に接続された第２の保持容量の電荷を放電させて上記第２の電気光学素子を非発光状態に保持し、
    初期期間経過以降においては、上記第１の制御線、第２の制御線、および第３の制御線により上記第１のスイッチング素子、第２のスイッチング素子、および第３のスイッチング素子を導通させ、上記データ線を伝搬されるデータ信号に応じた電荷を上記第１および第２のノードを通して上記第１および第２の保持容量に充電させた後、少なくとも上記第１のスイッチング素子、および第２のスイッチング素子を非導通状態に保持して上記第２の発光素子を所望の期間発光状態に保持し、第１のスイッチング素子を選択的に導通状態に保持して第１の保持容量の電荷を放電させて上記第１の電気光学素子を非発光状態に保持する
    画素回路の駆動方法。
16. 初期期間経過以降においては、上記第２の発光素子を発光させる発光期間が上記初期期間時の第１の発光素子を発光させた発光期間と異なるように設定される
    請求項１５記載の画素回路の駆動方法。
    
    

Images