JP2005039263A - 回路モジュール用多層基板及び回路モジュール - Google Patents

Abstract

【課題】小型化し得、かつ、電力付加効率を向上させ得る回路モジュール用多層基板を提供する。
【解決手段】回路モジュール用多層基板７は、直流バイアス回路２１６を有し、複数の機能層７１〜７７を積層して構成される。直流バイアス回路２１６は、インダクタＬ５とキャパシタＣ１０との並列回路２１８を含み、回路モジュールに含まれる能動素子２１２のバイアス回路を構成しており、インダクタＬ５を構成する導体パターンは、機能層７５に備えられ、絶縁層７５２を挟んで他の導体パターンＧＮＤ３と対向している。インダクタＬ５を構成する導体パターンの厚みｔ１、及び、絶縁層７５２の厚みｔ２について、ｔ１＞ｔ２を満たす。
【選択図】 図４

Description

本発明は、主として、マイクロ波帯を利用した通信機器等に用いられる回路モジュール及びその構成要素たる多層基板に関する。

近年、携帯電話などのデジタル移動体通信機器の普及によりマイクロ波帯の送信部に用いられる回路モジュール、例えば、パワーアンプモジュールや、ＶＣＯ（電圧制御発振器）等への需要が高まっている。この種の回路モジュールは移動体通信機器の１部品であり、近年、通信機器、特に携帯電話の形状の小型化、高機能化と共に、低電圧動作化、高効率化及び軽量化の要望が強くなっている。

デジタル移動体通信機器では、例えば、パワーアンプモジュールの場合を例に採ると、アンテナで受信された信号は、ローノイズアンプ部へ伝達され、ローノイズアンプ部からミキサ部へ供給されて、変調され、更にＩＦ部を経てベースバンド部へ送られる。また、ベースバンド部で生成された送信信号は、ミキサ部で変調され、電力増幅素子部へ伝えられ、電力増幅素子部にて増幅された信号が、デュプレクサを経てアンテナヘ伝えられる。

電力増幅素子部では、ミキサ部から供給された信号を、必要な電力レベルまで増幅する。電力増幅素子部で増幅された信号は、非可逆回路部に出力される。非可逆回路部は、アイソレータとして動作するものであって、電力増幅素子部の出力からみたインピーダンスを、常に一定の値に保つ役割と、アンテナから反射してきた信号が電力増幅素子部に戻らないようにカットする役割とを担う。この非可逆回路部の働きにより、出力側負荷インピーダンスの変化等に起因する電力の反射、それによる信号品質劣化（ノイズレベルの増加）、効率劣化、及び、電力増幅素子部内部の回路の破壊等が回避される。

非可逆回路部から出力された信号は、通常、電力検出部を通過させ、その電力レベルが検出される。そして、電力制御部から電力増幅素子部に、送信される電力が常に一定となるように、自動電力制御（Auto Power Ｃontrol、以下ＡＰＣと称する）が加わる。このため、電力増幅素子部からの出力信号が、必要以上に増加したり、必要以下に減少したりすることなく、必要とされる電力レベルに常に制御される。

電力検出部を通過した信号は、ローパスフィルタにより、高次高調波成分が除去され、デュプレクサ（Duplexer）へ伝えられ、更にアンテナに伝達される。

パワーアンプやＶＣＯなどに用いられる回路モジュールは、一般に、多層基板を含んでいる。多層基板は、複数の機能層を積層して構成され、回路モジュールを構成するのに必要な能動素子，及び、受働素子が搭載される。更に多層基板には、能動素子のための直流バイアス回路が備えられる。

直流バイアス回路は、たとえば、パワーアンプモジュールを例に採ると、電力増幅素子を動作させるための直流バイアスを印加するとともに、増幅電力を外部に漏洩させるのを防ぐ役割をもち、電力増幅素子から電源供給端子に導かれるラインには、インダクタが挿入接続される。インダクタは、多層基板内に形成されたストリップラインとして構成することができる。

ところで、直流バイアス回路のインダクタには、電力増幅素子で増幅された信号を電源供給端子へ漏洩させないよう、動作周波数におけるインピーダンスを無限大にすることが求められる。このため、インダクタを構成するストリップラインとして、動作周波数の波長λに応じた線路長のストリップラインが必要となり、多層基板の大型化を招いていた。

更に、動作周波数の波長λに応じた線路長のストリップラインは、導体損失の増大を招く。特に、直流バイアス回路のインダクタの場合、電力増幅素子から電源供給端子に導かれるラインに挿入接続されるため、ストリップラインに直流損失を生じる。直流損失の増大は、大きな問題となり、回路モジュールとしてみた電力付加効率の低下をも招いてしまう。

ストリップラインにおける損失を低減させるためには、その線路長を短縮するとともに、断面積を増大させることが有効である。特許文献１には、インダクタを構成するストリップラインに並列にキャパシタを接続することにより、ストリップラインの線路長を短縮する技術が開示されている。

しかし、特許文献１には、ストリップラインの断面積に関する記載はなく、ストリップラインの断面積を増大させる技術は開示されていない。

従来の多層基板では、直流バイアス回路のインダクタを構成するストリップラインは機能層に形成され、絶縁層を挟んで他の導体パターンと対向し、ストリップラインの厚みが当該絶縁層と同じかそれ以下となっている。かかる構造においてストリップラインの厚みを増大させた場合、機能層の厚みが必然的に増大し、要求される制限厚みを超えてしまう。このため、ストリップラインの断面積を増大させることは困難である。

特に、最近は、多層基板の小型化、薄型化の要求に応えるため、多層基板を構成する各機能層の層厚が薄型化されており、ストリップラインの断面積を増大させることは一層困難となっている。ストリップラインの断面積を増大させることができないと、導体損失を低減させることが難しくなり、回路モジュールの電力付加効率を向上させることも難しくなってしまう。
特開平９−２８９４２１号公報

本発明の課題は、小型化し得る回路モジュール用多層基板及び回路モジュールを提供することである。

本発明のもう一つの課題は、電力付加効率を向上させ得る回路モジュール用多層基板及び回路モジュールを提供することである。

上述した課題を解決するため、本発明に係る回路モジュール用多層基板は、直流バイアス回路を有し、複数の機能層を積層して構成される。

前記直流バイアス回路は、インダクタとキャパシタとの並列回路を含み、回路モジュールに含まれる能動素子のバイアス回路を構成しており、前記インダクタを構成する導体パターンは、機能層に備えられ、絶縁層を挟んで他の導体パターンと対向している。

前記インダクタを構成する導体パターンの厚みをｔ１とし、前記絶縁層の厚みをｔ２としたとき、ｔ１＞ｔ２を満たす。

上述した本発明に係る回路モジュール用多層基板において、直流バイアス回路は、インダクタとキャパシタとの並列回路を含み、回路モジュールに含まれる能動素子のバイアス回路を構成している。並列回路について、インダクタのインダクタンス値Ｌ及びキャパシタのキャパシタンス値Ｃは、所定の動作周波数ｆｉｎで並列回路のインピーダンスが無限大となるように設定すればよく、そのための条件は次の式で定められる。
ｆｉｎ＝１／[２π√（ＬＣ）]

従って、キャパシタのキャパシタンス値Ｃを大きな値に設定することにより、インダクタのインダクタンス値Ｌを小さな値に設定することが可能となる。これは、インダクタを構成する導体パターンの線路長が短縮されることを意味し、よって、回路モジュール用多層基板の小型化が可能となる。

しかも、インダクタを構成する導体パターンについて、線路長が短縮されるから、直流抵抗が低減され、導体損失も低減される。従って、能動素子に供給される電流を低減することが可能となり、これにより、回路モジュールとしてみた電力付加効率を向上させることができる。

更に、本発明に係る回路モジュール用多層基板において、並列回路のインダクタを構成する導体パターンは、機能層に備えられ、絶縁層を挟んで他の導体パターンと対向している。ここで、インダクタを構成する導体パターンの厚みｔ１、及び、絶縁層の厚みｔ２について、
ｔ１＞ｔ２
を満たす。即ち、インダクタを構成する導体パターンの厚みｔ１が絶縁層の厚みｔ２よりも大きい。かかる厚み設定によれば、各機能層の層厚が制約されていても、インダクタを構成する導体パターンは、断面積の増大により直流抵抗が更に低減され、導体損失も更に低減される。従って、回路モジュールの電力付加効率を更に向上させることができる。

本発明に係るもう一つの回路モジュール用多層基板では、インダクタを構成する導体パターンの厚みｔ１、及び、絶縁層を挟んでインダクタの導体パターンと対向する他の導体パターンの厚みｔ４について、
ｔ１＞ｔ４
を満たす。即ち、インダクタを構成する導体パターンの厚みｔ１が、絶縁層を挟んでインダクタの導体パターンと対向する他の導体パターンの厚みｔ４よりも大きい。かかる厚み設定によれば、各機能層の層厚が制約されていても、インダクタを構成する導体パターンは、断面積の増大により直流抵抗が低減され、導体損失も低減される。従って、回路モジュールの電力付加効率を更に向上させることができる。

本発明に係る更にもう一つの回路モジュール用多層基板では、インダクタを構成する導体パターンと、他の導体パターンとに挟まれた絶縁層の厚みｔ２、及び、他の機能層に備えられた絶縁層の厚みｔ３について、
ｔ２＜ｔ３
を満たす。即ち、インダクタを構成する導体パターンと、他の導体パターンとに挟まれた絶縁層の厚みｔ２が、他の機能層に備えられた絶縁層の厚みｔ３よりも小さい。かかる厚み設定によれば、各機能層の層厚が制約されていても、インダクタを構成する導体パターンの厚みｔ１が増大する。従って、回路モジュールの電力付加効率を更に向上させることができる。

本発明に係る多層基板は、能動素子と組み合わされ、回路モジュールを構成する。能動素子は多層基板に搭載される。

本発明に係る回路モジュールは、上述した本発明に係る多層基板を用いるので、多層基板による作用効果をそのまま得ることができる。

以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）小型化し得る回路モジュール用多層基板及び回路モジュールを提供することができる。
（ｂ）電力付加効率を向上させ得る回路モジュール用多層基板及び回路モジュールを提供することができる。

図１はデジタル移動体通信機器における高周波回路部の構成を示すブロック図である。送受信用アンテナＡＮＴ１で受信された信号は、ローノイズアンプ部ＡＭＰへ伝達され、ミキサ部ＭＩＸＲで変調され、更にＩＦ部を経由してベースバンド部ＢＳＢへ送られる。

また、ベースバンド部ＢＳＢで生成された送信信号は、ミキサ部ＭＩＸＴで変調される。ミキサ部ＭＩＸＴによる変調は、フェーズロックループＰＬＬからミキサ部ＭＩＸＴに供給される信号に基づいて行われる。送信信号は、ミキサ部ＭＩＸＴで変調された後、電力増幅回路部ＰＷＡへ供給される。電力増幅回路部ＰＷＡは、アンテナＡＮＴ１から出力される送信信号を、受信者に届く電力になるまで増幅する役割を担う。電力増幅回路部ＰＷＡにて増幅された信号は、デュプレクサDUPを経てアンテナＡＮＴ１ヘ伝えられ、アンテナＡＮＴ１から空中に放射される。

図２は電力増幅回路部ＰＷＡの詳細を示すブロック図である。図示された電力増幅回路部ＰＷＡは、バンドパスフィルタ１、パワーアンプモジュール部２、電力検出部３１、ローパスフィルタ３２、及び、非可逆回路部２２を含んでいる。ミキサ部ＭＩＸＴから電力増幅回路部ＰＷＡへ供給された変調信号は、バンドパスフィルタ１により、必要な周波数成分のみが抽出され、パワーアンプモジュール部２ヘ伝えられる。

パワーアンプモジュール部２は、本発明に係る回路モジュールの一実施の形態であって、電力増幅部２１及び非可逆回路部２２を含む。バンドパスフィルタ１を通過した信号は、電力増幅部２１において、送信に必要な電力レベルまで増幅され、非可逆回路部２２に出力される。

非可逆回路部２２は、アイソレータを構成し、電力増幅部２１の出力からみたインピーダンスを、常に一定の値（通常は５０Ω）に保つ役割と、アンテナＡＮＴ１から反射してきた信号が電力増幅部２１に戻らないようにカットする役割とを担う。非可逆回路部２２がないと、動作環境等に起因して出力側負荷インピーダンスが変化した場合、電力増幅部２１で増幅された電力が反射され、電力増幅部２１ヘ戻り、電力増幅部２１から出力される信号の品質劣化（ノイズレベルの増加）、効率劣化、電力増幅部２１の内部回路の破壊等を招く。非可逆回路部２２は、このような反射による不具合を防止するために備えられている。

非可逆回路部２２から出力された信号は、電力検出部３１に供給される。そして、電力検出部３１を通過するとき、信号の電力レベルが検出される。電力検出信号は、電力制御部３４に供給される。電力制御部３４は電力検出部３１から供給される電力検出信号に基づき、電力増幅部２１にＡＰＣ制御を加え、出力電力を一定化する。

電力検出部３１を通過した信号は、ローパスフィルタ３２により、高次高調波成分が除去される。ローパスフィルタ３２を通過した信号は、デュプレクサＤＵＰへ伝えられ、更に、アンテナＡＮＴ１に伝達される。そして、アンテナＡＮＴ１から、空中へ信号が放射される。

パワーアンプモジュールに要求される主な特性の一例は、以下の通りである。
入力信号周波数（ｆｉｎ）＝１．９５ＧＨｚ
出力電力（Ｐout）＝２６．５ｄＢｍ
電力付加効率（ＰＡＥ）＝４０％以上
隣接チャンネル漏洩電力比（ＡＣＰＲ）
ＡＣＰＲ１＝−４０ｄＢｃ以下（ａｔ ５ＭＨｚ）
ＡＣＰＲ２＝−５０ｄＢｃ以下（ａｔ １０ＭＨｚ）
隣接チャンネル漏洩電力比（ＡＣＰＲ）とは、送信信号の中心周波数から５．０ＭＨｚ、または、１０．０ＭＨｚ離れた周波数におけるノイズレベルを、中心周波数の電力レベルに対する相対比で表した値である。

電力付加効率（ＰＡＥ）とは、出力電力と消費電力との割合をパーセントで表示したもので、高いほど好ましい。ＰＡＥは次の式で与えられる。
ＰＡＥ（％）＝｛（出力電力−入力電力）／（動作電圧×入力電流）｝×１００

図３はパワーアンプモジュールの主要部をなす電力増幅部２１のブロック図を示している。図示実施例において、電力増幅部２１は、入力インピーダンス整合回路２１１、前段の電力増幅素子（能動素子）２１２、後段の電力増幅素子（能動素子）２１４、出力インピーダンス整合回路２１５及び直流バイアス回路２１６を含んでいる。パワーアンプモジュールは電力増幅部２１の他にも、追加的、または、付加的な回路部分を有する。

電力増幅素子２１２、２１４は例えばＨＢＴ（ヘテロジャンクション・バイポーラ・トランジスタ）やＦＥＴ（電界効果型トランジスタ）から構成される。

バンドパスフィルタ１（図２参照）に接続されたＰｉｎ端子から、入力インピーダンス整合回路２１１を経て、電力増幅素子２１２に供給された信号は、電力増幅素子２１２によって電力増幅される。電力増幅素子２１２によって電力増幅された信号は、電力増幅素子２１４に供給され、電力増幅作用を受ける。

電力増幅素子２１４によって電力増幅を受けた信号は、電力増幅素子２１４を経て、出力インピーダンス整合回路２１５に供給される。電力増幅素子２１２、２１４には、Ｖｒｅｇ端子に入力された基準信号が、キャパシタＣ７、及び、インダクタＬ４を介して供給される。

図３に示された回路において、電力増幅素子２１２及び電力増幅素子２１４は、１パッケージ化されたＭＭＩＣ（Micro wave Monolithic IＣ）２０を構成する。実施例では、２つの電力増幅素子２１２、２１４を用いているが、１つの場合もあるし、３つ以上の場合もある。ＭＭＩＣ２０の出力インピーダンスは、出力インピーダンス整合回路２１５及び非可逆回路部２２によって、負荷インピーダンスである５０Ωに変換される。

入力インピーダンス整合回路２１１は、Ｐｉｎ端子からバンドパスフィルタ１（図２参照）の側を見たときのインピーダンス５０Ωを、ＭＭＩＣ２０の入力インピーダンスに整合させるもので、インダクタＬ１及びキャパシタＣ１、Ｃ２を含むＬＣ回路より構成される。Ｐｉｎ端子に供給された信号は、理想的には、無反射にてＭＭＩＣ２０に入力される。

ＭＭＩＣ２０に入力された信号は、電力増幅素子２１２及び電力増幅素子２１４により、所望の電力まで増幅される。

ＭＭＩＣ２０の出力側に備えられた出力インピーダンス整合回路２１５は、インダクタＬ２と、キャパシタＣ４、インダクタＬ３及びキャパシタＣ５のπ型回路と、直流阻止用キャパシタＣ６とを含んでいる。

直流バイアス回路２１６は、インダクタＬ５とキャパシタＣ１０との並列回路２１８を含み、パワーアンプモジュール２に含まれる電力増幅素子２１２のバイアス回路を構成している。具体的には、インダクタＬ５とキャパシタＣ１０との並列回路２１８は、電力増幅素子２１２からＶｃｃ端子に導かれるラインに直列に挿入接続されている。この並列回路２１８は、電力増幅素子２１２で増幅された信号がＶｃｃ端子に漏洩するのを防ぐ役割を担っており、理想的には、所定の動作周波数ｆｉｎで並列回路２１８のインピーダンスを無限大にすることが求められる。更に直流バイアス回路２１６はキャパシタＣ８を備えており、このキャパシタＣ８は、一端が並列回路２１８とＶｃｃ端子との間に接続され、他端が接地されている。

直流バイアス回路２１６は、パワーアンプモジュール２に含まれるもう一つの電力増幅素子２１４についても同様な構成を備える。すなわち、直流バイアス回路２１６は、インダクタＬ６とキャパシタＣ１１との並列回路２１９を含み、電力増幅素子２１４のバイアス回路を構成している。具体的には、インダクタＬ６とキャパシタＣ１１との並列回路２１９は、電力増幅素子２１４からＶｃｃ端子に導かれるラインに直列に挿入接続されている。

図４は本発明に係るパワーアンプモジュールの層構成の一例を示す部分断面図である。図示されたパワーアンプモジュールは、パワーアンプモジュールであって、多層基板７と、ＭＭＩＣ２０を含んでいる。ＭＭＩＣ２０は、既に述べたように、電力増幅素子２１２及び電力増幅素子２１４を含んでいる（図２、図３参照）。

多層基板７は、７つの機能層７１〜７７を積層した構造となっている。これらの機能層７１〜７７は、シート積層法（スタック法）、ビルドアップ法または塗布法によって形成される。

機能層７４はコア層である。コア層を構成する機能層７４は、ガラス繊維を含有する有機質層である。機能層７４は、具体的には、ガラス繊維入りであり、選択された有機樹脂材料と機能材料粉末との混合材料層で構成される。

機能層７４の上層に位置する機能層７１〜７３、及び、機能層７４の下層に位置する機能層７５〜７７は、有機樹脂材料と機能材料粉末とを混合した混合材料からなり、電力増幅部２１に含まれる回路要素の一部を構成している。機能層７１〜７３、７５〜７７は、機能層７４と異なって、ガラス繊維を含んでおらず、選択された有機樹脂材料と機能材料粉末との混合材料層で構成されている。

更に図示の多層基板７には、サーマルビア９１の群が形成されている。サーマルビア９１は、多層基板７の機能層７１〜７７を連続して貫通するように備えられ、ＭＭＩＣ２０の熱を放熱する役割を担う。

図５〜図１２は機能層７１〜機能層７７と、各機能層の間に配置されるパターンとを示す図である。但し、これらの図は、パターンを備えた機能層を示すものではなく、機能層とパターンとの配置関係を、上面より順に示したものである。図５は、多層基板７１の最上層を構成する機能層７１を表面からみた平面図である。機能層７１の表面には、入力インピーダンス整合回路２１１のキャパシタＣ２が備えられると共に、インダクタＬ１を構成する導体パターン、及び、キャパシタＣ１のキャパシタ電極Ｃ１１が備えられている。

また、直流バイアス回路２１６については、Ｖｒｅｇ端子と電力増幅素子２１２、２１４との間に接続され、かつ、接地されたキャパシタＣ７が備えられると共に、インダクタＬ４を構成する導体パターンが備えられている。

更に、出力インピーダンス整合回路２１５については、キャパシタＣ５、Ｃ６が備えられると共に、インダクタＬ２、Ｌ３を構成する導体パターン、及び、キャパシタＣ４のキャパシタ電極Ｃ４１が備えられている。図示のキャパシタＣ２、Ｃ５、Ｃ６、Ｃ７は、何れもチップタイプである。

図６は機能層７１と隣接する機能層７２の表面を示す平面図である。機能層７１と機能層７２との間には、接地電極ＧＮＤ１が形成されている。この接地電極ＧＮＤ１と、機能層７１の表面に形成されたキャパシタ電極Ｃ１１、Ｃ４１（図５参照）とにより、機能層７１を容量層とするキャパシタが構成される。

図７は機能層７２と隣接する機能層７３の表面を示す平面図である。機能層７２と機能層７３との間には、入力インピーダンス整合回路２１１のキャパシタＣ１に備えられるもう一つのキャパシタ電極Ｃ１２と、出力インピーダンス整合回路２１５のキャパシタＣ４に備えられるもう一つのキャパシタ電極Ｃ４２とが形成されている。これらのキャパシタ電極Ｃ１２、Ｃ４２と、機能層７２の表面に形成された接地電極ＧＮＤ１とにより、機能層７２を容量層とするキャパシタが構成される。更に、キャパシタ電極Ｃ１２、Ｃ４２は、それぞれ、機能層７１、７２のスルーホール導体８１、８２を介して、機能層７１の表面に形成されたキャパシタ電極Ｃ１１、Ｃ４１に接続されている。

図８は機能層７３と隣接する機能層７４の表面を示す平面図である。機能層７３と機能層７４との間には、第２の接地電極ＧＮＤ２が形成されている。第２の接地電極ＧＮＤ２と、キャパシタ電極Ｃ１２、Ｃ４２によっても、機能層７３を容量層とするキャパシタが構成される。

図９は機能層７４と隣接する機能層７５の表面を示す平面図である。機能層７４と機能層７５との間には、直流バイアス回路２１６のインダクタＬ５、Ｌ６を構成する導体パターンと、キャパシタＣ１０、Ｃ１１のキャパシタ電極Ｃ１０１、Ｃ１１１とが形成されている。インダクタＬ５、Ｌ６は、機能層７４の表面に形成された第２の接地電極ＧＮＤ２と共に、ストリップラインとして機能する構成とすることができる。インダクタＬ５、Ｌ６の一端は、キャパシタＣ１０、Ｃ１１のキャパシタ電極Ｃ１０１、Ｃ１１１に接続されている。インダクタＬ５、Ｌ６の他端は、それぞれ、機能層７１〜７４のスルーホール導体８３、８４を介してＭＭＩＣ２０に導かれている。

更に機能層７４と機能層７５との間には、キャパシタＣ８、Ｃ９のキャパシタ電極Ｃ８１、Ｃ９１が形成されている。

図１０は機能層７５と隣接する機能層７６の表面を示す平面図である。機能層７５と機能層７６との間には、キャパシタＣ１０のもう一つのキャパシタ電極Ｃ１０２が形成されている。このキャパシタ電極Ｃ１０２と、機能層７５の表面に形成されたキャパシタ電極Ｃ１０１とは機能層７５を介して対向するので、キャパシタ電極Ｃ１０１、Ｃ１０２の間で機能層７５を容量層とするキャパシタＣ１０が構成される。キャパシタＣ１０のキャパシタ電極Ｃ１０１はインダクタＬ５の一端に接続され（図９参照）、もう一つのキャパシタ電極Ｃ１０２は、機能層７５のスルーホール導体（図示せず）を介してインダクタＬ５の他端に接続されているので、キャパシタＣ１０と、インダクタＬ５との並列回路が構成されていることとなる。

キャパシタＣ１１についても同様であり、キャパシタ電極Ｃ１１２と、機能層７５の表面に形成されたキャパシタ電極Ｃ１１１とが機能層７５を介して対向し、キャパシタ電極Ｃ１１１、Ｃ１１２の間で機能層７５を容量層とするキャパシタＣ１１が構成される。キャパシタＣ１１のキャパシタ電極Ｃ１１１はインダクタＬ６の一端に接続され（図９参照）、もう一つのキャパシタ電極Ｃ１１２は、スルーホール導体を介してインダクタＬ６の他端に接続されているので、キャパシタＣ１１と、インダクタＬ６との並列回路が構成されていることとなる。

更に機能層７５と機能層７６との間には、キャパシタＣ８、Ｃ９のもう一つのキャパシタ電極Ｃ８２、Ｃ９２が形成されている。これらのキャパシタ電極Ｃ８２、Ｃ９２と、機能層７５の表面に形成されたキャパシタ電極Ｃ８１、Ｃ９１とにより、機能層７５を容量層とするキャパシタＣ８、Ｃ９が構成される。図示実施例において、キャパシタＣ８、Ｃ９のキャパシタ電極Ｃ８２、Ｃ９２は第３の接地電極ＧＮＤ３として一体化されている。インダクタＬ５、Ｌ６は、この接地電極ＧＮＤ３と共に、ストリップラインとして機能する構成とすることができる。

図１１は機能層７６と隣接する機能層７７の表面を示す平面図、図１２は機能層７７の裏面図である。機能層７７の裏面には、Ｐｉｎ端子、Ｐout端子、Ｖｄｄ端子、Ｖｒｅｇ端子、ＧＮＤ端子及び第４の接地電極ＧＮＤ４が形成されている。

図４〜図１２に示したパワーアンプモジュール用多層基板７において、一例ではあるが、導体パターン及び絶縁層の数値例は次の通りである。

機能層７５に形成され、インダクタＬ５、Ｌ６を構成する導体パターンについて、その厚みｔ１を４０μｍに選定する。更に、当該機能層７５に形成された他の導体パターン、例えば、キャパシタＣ１０、Ｃ１１のキャパシタ電極Ｃ１０１、Ｃ１１１についても、その厚みは、インダクタＬ５、Ｌ６の導体パターンの厚みｔ１と同じとする。

また、絶縁層７５２（図４参照）を挟んでインダクタＬ５、Ｌ６の導体パターンと対向する他の導体パターンＧＮＤ３について、その厚みｔ４を１８μｍに選定する。更に、機能層７１〜７４、７６、７７に形成された導体パターンについても、何れも厚みを１８μｍとする。

インダクタＬ５、Ｌ６の導体パターンと、他の導体パターンＧＮＤ３とに挟まれた絶縁層７５２については、その厚みｔ２を２．０μｍに選定する。他の機能層７６に備えられた絶縁層７６２については、その厚みｔ３を２２μｍに選定する。

図３を参照して説明したように、本発明に係るパワーアンプモジュール用多層基板７では、直流バイアス回路２１６は、インダクタＬ５とキャパシタＣ１０との並列回路２１８を含み、パワーアンプモジュールに含まれる電力増幅素子２１２のバイアス回路を構成している。並列回路２１８について、インダクタＬ５のインダクタンス値Ｌ及びキャパシタＣ１０のキャパシタンス値Ｃは、所定の動作周波数ｆｉｎで並列回路のインピーダンスが無限大となるように設定すればよく、そのための条件は次の式で定められる。
ｆｉｎ＝１／[２π√（ＬＣ）]

従って、キャパシタＣ１０のキャパシタンス値Ｃを大きな値に設定することにより、インダクタＬ５のインダクタンス値Ｌを小さな値に設定することが可能となる。これは、図９に示すように、インダクタＬ５を構成する導体パターンの線路長が短縮されることを意味し、よって、パワーアンプモジュール用多層基板７の小型化が可能となる。

図示の直流バイアス回路２１６は、パワーアンプモジュールに含まれるもう一つの電力増幅素子２１４についても同様な構成を備える。すなわち、直流バイアス回路２１６は、インダクタＬ６とキャパシタＣ１１との並列回路２１９を含み、電力増幅素子２１４のバイアス回路を構成している。従って、インダクタＬ６を構成する導体パターンの線路長も短縮できることとなる。実施例では、インダクタＬ５を構成する導体パターン、及び、インダクタＬ６を構成する導体パターンについて、線路長が約２ｍｍに短縮されている。

しかも、インダクタＬ５、Ｌ６を構成する導体パターンについて、線路長が短縮されるから、直流抵抗が低減され、導体損失も低減される。従って、電力増幅素子２１２、２１４に供給される電流を低減することが可能となり、これにより、パワーアンプモジュールとしてみた電力付加効率（ＰＡＥ）を向上させることができる。

更に図４、図９、図１０を参照すると、並列回路２１８、２１９のインダクタＬ５、Ｌ６を構成する導体パターンは、機能層７５に備えられ、絶縁層７５２を挟んで他の導体パターンＧＮＤ３と対向している。本発明では、インダクタＬ５、Ｌ６を構成する導体パターンの厚みｔ１、及び、絶縁層７５２の厚みｔ２について、
ｔ１＞ｔ２ （１）
を満たす。即ち、インダクタＬ５、Ｌ６を構成する導体パターンの厚みｔ１が絶縁層７５２の厚みｔ２よりも大きい。実施例の場合、厚みｔ１、ｔ２は、それぞれ、４０μｍ、２．０μｍである。

かかる厚み設定によれば、各機能層７１〜７７の層厚が制約されていても、インダクタＬ５、Ｌ６を構成する導体パターンについて断面積を増大させることが容易となり、この断面積増大により、直流抵抗を更に低減でき、導体損失も更に低減できる。従って、パワーアンプモジュールの電力付加効率を更に向上させることができる。

また、本発明では、上記式（１）と選択的にまたは追加的に、インダクタＬ５、Ｌ６を構成する導体パターンの厚みｔ１、及び、絶縁層７５２を挟んでインダクタＬ５、Ｌ６の導体パターンと対向する他の導体パターンＧＮＤ３の厚みｔ４について、
ｔ１＞ｔ４ （２）
を満たしていてもよい。即ち、インダクタＬ５、Ｌ６を構成する導体パターンの厚みｔ１が、インダクタＬ５、Ｌ６の導体パターンと対向する他の導体パターンＧＮＤ３の厚みｔ４よりも大きい。実施例の場合、厚みｔ１、ｔ４は、それぞれ、４０μｍ、１８μｍである。

かかる厚み設定によれば、各機能層７１〜７７の層厚が制約されていても、インダクタＬ５、Ｌ６を構成する導体パターンについて断面積を増大させることが容易となる。従って、パワーアンプモジュールの電力付加効率を更に向上させることができる。

また、本発明では、インダクタＬ５、Ｌ６を構成する導体パターンと、他の導体パターンＧＮＤ３とに挟まれた絶縁層７５２の厚みｔ２、及び、他の機能層７６に備えられた絶縁層７６２の厚みｔ３について、
ｔ２＜ｔ３
を満たす。即ち、インダクタＬ５、Ｌ６の導体パターンと、他の導体パターンＧＮＤ３とに挟まれた絶縁層７５２の厚みｔ２が、他の機能層７６に備えられた絶縁層７６２の厚みｔ３よりも小さい。実施例の場合、厚みｔ２、ｔ３は、それぞれ、２．０μｍ、２２μｍである。

かかる厚み設定によれば、各機能層７１〜７７の層厚が制約されていても、インダクタＬ５、Ｌ６を構成する導体パターンについて厚みｔ１を増大させることが容易となるから、断面積を増大させることも容易となる。従って、パワーアンプモジュールの電力付加効率を更に向上させることができる。
以下、データを挙げて具体的に説明する。

＜比較例＞
インダクタＬ５、Ｌ６を構成する導体パターンについて、厚みを１８μｍとすると、断面積は
断面積＝１００×１０^-6×１８×１０^-6
＝１．８×１０^-9（ｍ²）
となり、これにより、抵抗値は
抵抗値＝１．７４×１０^-8×２．０×１０^-3／（１．８×１０^-9）
＝１９．３ｍΩ
となった。但し、インダクタＬ５、Ｌ６を構成する導体パターンの抵抗率（Ｃｕ）を、１．７４×１０^-8Ω・ｍ、線路長を２．０ｍｍ、線路幅を１００μｍとした。

得られたパワーアンプモジュールの特性は次の通りである。
入力信号周波数（ｆｉｎ）＝１．９５ＧＨｚ
出力電力（Ｐout）＝２６．５ｄＢｍ
電力付加効率（ＰＡＥ）＝４０％
隣接チャンネル漏洩電力比（ＡＣＰＲ）
ＡＣＰＲ１＝−４０ｄＢｃ以下（ａｔ ５ＭＨｚ）
ＡＣＰＲ２＝−５０ｄＢｃ以下（ａｔ １０ＭＨｚ）

＜実施例＞
これに対し、インダクタＬ５、Ｌ６を構成する導体パターンについて、厚みｔ１を４０μｍに増大させると、断面積は
断面積＝１００×１０^-6×４０×１０^-6
＝４．０×１０^-9（ｍ²）
に増大し、これにより、抵抗値は
抵抗値＝１．７４×１０^-8×２．０×１０^-3／（４．０×１０^-9）
＝８．７ｍΩ
に低減した。

得られたパワーアンプモジュールの特性は次の通りである。
入力信号周波数（ｆｉｎ）＝１．９５ＧＨｚ
出力電力（Ｐout）＝２６．５ｄＢｍ
電力付加効率（ＰＡＥ）＝４３％
隣接チャンネル漏洩電力比（ＡＣＰＲ）
ＡＣＰＲ１＝−４０ｄＢｃ以下（ａｔ ５ＭＨｚ）
ＡＣＰＲ２＝−５０ｄＢｃ以下（ａｔ １０ＭＨｚ）

＜考察＞
比較例との対比において、実施例では、インダクタＬ５、Ｌ６を構成する導体パターンの直流抵抗が１／２に低減された。この結果、同じ出力電力を得るのに、電力増幅素子２１２、２１４に供給される直流電流が低減され、これにより、パワーアンプモジュールの電力付加効率が３％向上した。

更に図３を参照し、パワーアンプモジュールにおけるアイソレーションについて説明する。ＭＭＩＣ２０を構成する電力増幅素子２１２、２１４について、インダクタＬ６が後段の電力増幅素子２１４の出力に接続され、インダクタＬ５が前段の電力増幅素子２１２に接続されるので、後段の電力増幅素子２１４に帰還ループが生じ、発振する。このため、ＭＭＩＣ２０の最大増幅度Ａ（ｄＢ）に対し、−Ａ（ｄＢ）未満のアイソレーションが必要となる。通常、ＭＭＩＣの増幅度は３５ｄＢ（ｍａｘ）なので、−３５ｄＢ未満のアイソレーションが必要となる。

そこで、図４〜図１２に示した多層基板７では、機能層７４−７３間に第２の接地電極ＧＮＤ２を配置し、これにより、機能層７１〜７３に形成された導体パターン、例えば、キャパシタＣ１、Ｃ４のキャパシタ電極Ｃ１２、Ｃ４２との間で、インダクタＬ５、Ｌ６の導体パターンにアイソレーションを施してある。更に、機能層７７の裏面に第４の接地電極ＧＮＤ４を配置し、これにより、機能層７７の下側に位置するマザーボード上の導体パターンとの間で、インダクタＬ５、Ｌ６の導体パターンにアイソレーションを施してある。

実施例において、多層基板７は、機能層７１〜７７を含んでおり、機能層７１〜７７は、有機樹脂材料と機能材料粉末との混合材料からなるから、セラミック多層基板と異なって、反りを発生することがなく、曲げ強度が大きく、破損、割れ等を生じにくい。

機能層７１〜７３及び機能層７５〜７７は、有機樹脂材料と機能材料粉末との混合材料からなり、ガラス繊維等の補強成分を含まないから、例えば、一層当り、４０μｍ以下まで、著しく薄くすることができる。従って、薄型化が可能であると共に、信頼性向上にも寄与し得る。機能層７１〜７３及び機能層７５〜７７は、機能材料粉末を含むから、電気的特性に優れた機能材料粉末を選択し、有機樹脂多層基板に比較して、優れた電気的特性を確保することができる。

また、多層基板７は、ガラス繊維を含有する有機質層である機能層７４を、コア層として有しており、機能層７４の一面に機能層７１〜７３を順次に隣接させ、機能層７４の他面に機能層７５〜７７を順次に隣接させ、ビルドアップ層として構成してあるから、機能層７１〜７３及び機能層７５〜７７の層厚を薄くして薄型化を図りつつ、機能層７４により機械的強度を確保し、全体として、薄型で、機械的強度の大きな高信頼度のパワーアンプモジュールを得ることができる。

有機樹脂材料は、成形性、加工性、積層接着性、及び電気的特性に優れた材料の中から適宜選択される。具体的には、有機樹脂材料として熱硬化性樹脂または熱可塑性樹脂等の少なくとも一種を用いることができる。熱硬化性樹脂の具体例としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ポリフェニレンエーテル（オキサイド）樹脂、フマレート樹脂、ポリブタジエン樹脂またはビニルベンジル樹脂などが挙げられる。

熱可塑性樹脂の具体例としては、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ポリアリレート樹脂またはグラフト樹脂などが挙げられる。

以上列挙された樹脂は、単独で用いてもよいし、２種以上を混合して用いてもよい。２種以上を混合して用いる場合、混合比は任意である。

次に、機能材料粉末としては、誘電体粉末または磁性体粉末の少なくとも一種を用いることができる。誘電体粉末または磁性体粉末については、各機能層７１〜７７に要求される特性に応じて適宜選択すればよい。誘電体粉末としては、下記のセラミックス粉末が挙げられる。

ＢａＯ−ＴｉＯ₂−Ｎｄ₂Ｏ₃系セラミックス、ＢａＯ−ＴｉＯ₂−ＳｎＯ₂系セラミックス、ＰｂＯ−ＣａＯ系セラミックス、ＢａＴｉＯ₃系セラミックス、ＰｂＴｉＯ₃系セラミックス、ＳｒＴｉＯ₃系セラミックス、ＣａＴｉＯ₃系セラミックス、Ａｌ₂Ｏ₃系セラミックス、ＢｉＴｉＯ₄系セラミックス、ＭｇＴｉＯ₃系セラミックス、（Ｂａ，Ｓｒ）ＴｉＯ₃系セラミックス、Ｂａ（Ｔｉ，Ｚｒ）Ｏ₃系セラミックス、ＢａＴｉＯ₃−ＳｉＯ₂系セラミックス、ＢａＯ−ＳｉＯ₂系セラミックス、ＣａＷＯ₄系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ₃系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ₃系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ₃系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ₃系セラミックス、Ｍｇ₂ＳｉＯ₄系セラミックス、ＺｎＴｉＯ₃系セラミックス、ＳｒＺｒＯ₃系セラミックス、ＺｒＴｉＯ₄系セラミックス、（Ｚｒ，Ｓｎ）ＴｉＯ₄系セラミックス、ＢａＯ−ＴｉＯ₂−Ｓｍ₂Ｏ₃系セラミックス、ＰｂＯ−ＢａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂系セラミックス、（Ｂｉ₂Ｏ₃，ＰｂＯ）−（ＢａＯ）−ＴｉＯ₂系セラミックス、Ｌａ₂Ｔｉ₂Ｏ₇系セラミックス、Ｎｄ₂Ｔｉ₂Ｏ₇系セラミックス、（Ｌｉ，Ｓｍ）ＴｉＯ₃系セラミックス、Ｂａ（Ｚｎ，Ｔａ）Ｏ₃系セラミックス、Ｂａ（Ｚｎ，Ｎｂ）Ｏ₃系セラミックス、Ｓｒ（Ｚｎ，Ｎｂ）Ｏ₃系セラミックス。

磁性体粉末としては、フェライト粉末や金属磁性体粉末を用いることができる。

好ましくは、有機樹脂材料と機能材料粉末とを混合するにあたり、機能材料粉末の含有量が４０〜６０ｖｏｌ％の範囲を満たすようにする。この混合材料によれば、比誘電率７〜１４及び誘電正接０．０１〜０．００２を実現することができる。

混合材料の好ましい一例としては、有機樹脂材料としてビニルベンジル樹脂を、機能材料粉末としてＢａＯ−ＴｉＯ₂−Ｎｄ₂Ｏ₃系セラミックス粉末を用いた混合材料が挙げられる。セラミック粉末は、高周波領域（ｆ＝１〜５ＧＨｚ）においてビニルベンジル樹脂よりも大きい比誘電率及びＱを示すものであればよく、２種類以上のセラミック粉末を含有していてもよい。セラミック粉末の含有量により、基板材料の特性（比誘電率εｒ、誘電正接ｔａｎδ）が下記のように制御される。

＜制御の一例＞
比誘電率εｒ＝７．０〜１４．０、Ｑ＝１００〜５００（誘電正接ｔａｎδ＝１／Ｑ）を実現したい場合、ＢａＯ−ＴｉＯ₂−Ｎｄ₂Ｏ₃系セラミックスの含有率ａ（wt％）、及び、ポリビニルベンジルエーテル化合物の含有率ｂ（wt％）について、
ａ：ｂ＝７０wt％：３０wt％〜４０wt％：６０wt％
を満たすように混合すればよい。

機能層７１〜７３、７５〜７７において、更に、難燃剤を添加してもよい。難燃剤の具体例としては、テトラブロモジフェノールＡ変形ポリビニルベンジルエーテル化合物を挙げることができる。

次に、機能層７４に用いられるガラスクロス材料は、ＳｉＯ₂を主成分とするもので、多層基板７の骨格を形成する役割を担う。機能層７４は、このガラスクロス材を核とし、これに上述した有機樹脂材料または混合材料を含浸させて構成することができる。利用できるガラスクロスの組成例を下に示す。

＜ガラスクロスの組成例＞
ＳｉＯ₂：５６wt％
ＭｇＢ₂Ｏ₃：１０wt％
Ａｌ₂Ｏ₃：１７wt％
ＣａＯ：１７wt％
機能層７４においても、難燃剤を添加することができる。難燃剤の具体例としては、上述したテトラブロモジフェノールＡ変形ポリビニルベンジルエーテル化合物を挙げることができる。

本発明は、パワーアンプモジュールに限らず、多層基板を用いた回路モジュールに広く適用できる。上述したパワーアンプモジュールとは異なる他の適用例として、以下にＶＣＯ（電圧制御発振器）を示す。

図１３は、ＶＣＯの回路図である。ＶＣＯの回路構成自体は周知のものである。図示されたＶＣＯは、バリキャップダイオードＤ１と、キャパシタＣ１３〜Ｃ２１と、インダクタＬ１１〜Ｌ１３と、抵抗Ｒ１１〜Ｒ１４と、トランジスタ（能動素子）ＴＲ１、ＴＲ２とを含んでいる。

入力端子Ｔ１１に供給された電圧制御信号Ｖｔは、インダクタＬ１１を介して、バリキャップダイオードＤ１に供給される。バリキャップダイオードＤ１の後段には、インダクタＬ１２及びキャパシタＣ１6による共振回路が接続されており、共振回路の後段には、キャパシタＣ１5を介して、負性抵抗回路が接続されている。負性抵抗回路は、トランジスタＴＲ１、ＴＲ２、キャパシタＣ１７〜Ｃ２０と、インダクタＬ１３と、抵抗Ｒ１１〜Ｒ１４とを含む発振回路である。発振回路は、共振回路の回路定数、バリキャップダイオードＤ１の有する容量値、キャパシタＣ１２、Ｃ１７〜Ｃ２０を発振定数として発振動作をし、キャパシタＣ２１を介して、出力端子Ｔ１３から発振信号を出力する。端子Ｔ１２には、直流電圧Ｖｃｃが供給されている。

図１４は、図１３に示したＶＣＯモジュールの層構成の一例を示す部分断面図である。図示されたＶＣＯモジュールは、多層基板７が、７つの機能層７１〜７７を積層した構造となっている。これらの機能層７１〜７７は、シート積層法（スタック法）、ビルドアップ法または塗布法によって形成される。

機能層７４はコア層である。コア層を構成する機能層７４は、ガラス繊維を含有する有機質層である。機能層７４は、具体的には、ガラス繊維入りであり、選択された有機樹脂材料と機能材料粉末との混合材料層で構成される。

機能層７４の上層に位置する機能層７１〜７３、及び、機能層７４の下層に位置する機能層７５〜７７は、有機樹脂材料と機能材料粉末とを混合した混合材料からなる。機能層７１〜７３、７５〜７７は、機能層７４と異なって、ガラス繊維を含んでおらず、選択された有機樹脂材料と機能材料粉末との混合材料層で構成されている。

機能層７１の表面には、図１３に図示されたバリキャップダイオードＤ１、キャパシタＣ１２〜Ｃ１５、抵抗Ｒ１１〜Ｒ１４及びトランジスタＴＲ１、ＴＲ２が搭載されている。

キャパシタＣ１６〜Ｃ２１及びインダクタＬ１１〜Ｌ１３は、多層基板７の内部に埋設されている。図１３では、内部埋設を明らかにするため、これらの素子を、点線包枠で表示してある。より具体的に説明すると、機能層７１と機能層７２との間には、インダクタＬ１１、Ｌ１３が形成されている。機能層７２と機能層７３との間、及び、機能層７３と機能層７４との間には、図１３に図示されたキャパシタＣ１６〜Ｃ２１が形成されている。機能層７４と機能層７５との間には接地電極ＧＮＤ５が形成されている。更に、機能層７６と機能層７７との間には、インダクタＬ１２が形成され、機能層７７の底面には接地電極ＧＮＤ６、及び、端子Ｔ１１〜Ｔ１３が形成されている。

図１５は、図１４に示したＶＣＯモジュールの一部を拡大して示す図である。図１５を参照すると、インダクタＬ１１（又はＬ１３）を構成する導体パターンの厚みｔ１、及び、絶縁層７１１の厚みｔ２について、
ｔ１＞ｔ２
を満たす。即ち、インダクタＬ１１（又はＬ１３）を構成する導体パターンの厚みｔ１が絶縁層７１１の厚みｔ２よりも大きい。実施例の場合、厚みｔ１、ｔ２は、それぞれ、４０μｍ、２．０μｍである。

かかる厚み設定によれば、各機能層７１〜７７の層厚が制約されていても、インダクタＬ１１（又はＬ１３）を構成する導体パターンについて断面積を増大させることが容易となり、この断面積増大により、直流抵抗を更に低減でき、導体損失も更に低減できる。従って、Ｑ値を向上させるとともに、電力付加効率を更に向上させることができる。

また、本発明では、上記式と選択的にまたは追加的に、インダクタＬ１１（又はＬ１３）を構成する導体パターンの厚みｔ１、及び、絶縁層７１１を挟んでインダクタＬ１１（又はＬ１３）の導体パターンと対向する他の導体パターンＰ４の厚みｔ４について、
ｔ１＞ｔ４
を満たしていてもよい。即ち、インダクタＬ１１（又はＬ１３）を構成する導体パターンの厚みｔ１が、インダクタＬ１１（又はＬ１３）の導体パターンと対向する他の導体パターンＰ１の厚みｔ４よりも大きい。実施例の場合、厚みｔ１、ｔ４は、それぞれ、４０μｍ、１８μｍである。

かかる厚み設定によれば、各機能層７１〜７７の層厚が制約されていても、インダクタＬ１１（又はＬ１３）を構成する導体パターンについて断面積を増大させることが容易となる。従って、Ｑ値を向上させるとともに、電力付加効率を更に向上させることができる。

また、本発明では、インダクタＬ１１（又はＬ１３）を構成する導体パターンと、他の導体パターンとに挟まれた絶縁層７１１の厚みｔ２、及び、他の機能層７２に備えられた絶縁層７２１の厚みｔ３について、
ｔ２＜ｔ３
を満たす。即ち、インダクタＬ１１（又はＬ１３）の導体パターンと、他の導体パターン、即ち、キャパシタＣ１６〜Ｃ２１の電極を構成する導体パターンとに挟まれた絶縁層７２１の厚みｔ２が、他の機能層７２に備えられた絶縁層７２１の厚みｔ３よりも小さい。実施例の場合、厚みｔ２、ｔ３は、それぞれ、２．０μｍ、２２μｍである。

かかる厚み設定によれば、各機能層７１〜７７の層厚が制約されていても、インダクタＬ１１（又はＬ１３）を構成する導体パターンについて厚みｔ１を増大させることが容易となるから、断面積を増大させることも容易となる。従って、Ｑ値を向上させるとともに、電力付加効率を更に向上させることができる。

以上、実施の形態について説明してきたが、本発明は、これに限定されるものではなく、特許請求の範囲の記載内において、種々の変形、変更が可能である。

本発明に係る回路モジュールの一形態であるパワーアンプモジュールが用いられるデジタル移動体通信機器における高周波回路部の構成を示すブロック図である。 本発明に係る回路モジュールの一形態であるパワーアンプモジュールが用いられる電力増幅回路部ＰＷＡの詳細を示すブロック図である。 本発明に係る回路モジュールの一形態であるパワーアンプモジュールの具体的な回路構成を示す回路図である。 図２、３に示したパワーアンプモジュールの構成を示す部分断面図である。 図４に示したパワーアンプモジュールにおいて、多層基板の最上層を表面からみた平面図である。 図５に示した層と隣接する次の機能層の表面を示す平面図である。 図６に示した層と隣接する次の機能層の表面を示す平面図である。 図７に示した層と隣接する次の機能層の表面を示す平面図である。 図８に示した層と隣接する次の機能層の表面を示す平面図である。 図９に示した層と隣接する次の機能層の表面を示す平面図である。 図１０に示した層と隣接する最下層の表面を示す平面図である。 図１１に示した最下層の裏面を示す平面図である。 ＶＣＯの回路図である。 図１３に示した回路構成を持つＶＣＯモジュールの層構成の一例を示す部分断面図である。 図１４に示したＶＣＯモジュールの一部を拡大して示す図である。

符号の説明

７１〜７７ 機能層
２１６ 直流バイアス回路
Ｌ１１、Ｌ１３ インダクタ
２１２、２１４ 能動素子

Claims (10)

1. 直流バイアス回路を有し、複数の機能層を積層して構成された回路モジュール用多層基板であって、
   前記直流バイアス回路は、インダクタとキャパシタとの並列回路を含み、回路モジュールに含まれる能動素子のバイアス回路を構成しており、前記インダクタを構成する導体パターンは、機能層に備えられ、絶縁層を挟んで他の導体パターンと対向しており、
   前記インダクタを構成する導体パターンの厚みをｔ１とし、前記絶縁層の厚みをｔ２としたとき、
   ｔ１＞ｔ２を満たす
   回路モジュール用多層基板。
2. 直流バイアス回路を有し、複数の機能層を積層して構成された回路モジュール用多層基板であって、
   前記直流バイアス回路は、インダクタとキャパシタとの並列回路を含み、回路モジュールに含まれる能動素子のバイアス回路を構成しており、前記インダクタを構成する導体パターンは、機能層に備えられ、絶縁層を挟んで他の導体パターンと対向しており、
   前記インダクタを構成する導体パターンの厚みをｔ１とし、前記他の導体パターンの厚みをｔ４としたとき、
   ｔ１＞ｔ４を満たす
   回路モジュール用多層基板。
3. 直流バイアス回路を有し、複数の機能層を積層して構成された回路モジュール用多層基板であって、
   前記直流バイアス回路は、インダクタとキャパシタとの並列回路を含み、回路モジュールに含まれる能動素子のバイアス回路を構成しており、前記インダクタを構成する導体パターンは、機能層に備えられ、絶縁層を挟んで他の導体パターンと対向しており、
   前記インダクタを構成する導体パターンと、前記他の導体パターンとに挟まれた絶縁層の厚みをｔ２とし、他の機能層に備えられた絶縁層の厚みをｔ３としたとき、
   ｔ２＜ｔ３を満たす
   回路モジュール用多層基板。
4. 請求項１乃至３の何れかに記載された回路モジュール用多層基板であって、
   前記キャパシタを構成するキャパシタ電極の少なくとも１つは、前記インダクタを構成する導体パターンと同一の機能層に備えられ、キャパシタ電極の他の１つは、前記他の導体パターンと同一の機能層に備えられている
   回路モジュール用多層基板。
5. 請求項１乃至４の何れかに記載された回路モジュール用多層基板であって、
   前記複数の機能層の少なくとも一部は、有機樹脂材料と機能材料粉末との混合材料でなる
   回路モジュール用多層基板。
6. 請求項５に記載された回路モジュール用多層基板であって、
   前記有機樹脂材料は、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、フマレート樹脂、ポリブタジエン樹脂、ビニルベンジル樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ポリアリレート樹脂またはグラフト樹脂の少なくとも一種でなり、
   前記機能材料粉末は、ＢａＯ−ＴｉＯ₂−Ｎｄ₂Ｏ₃系セラミックス、ＢａＯ−ＴｉＯ₂−ＳｎＯ₂系セラミックス、ＰｂＯ−ＣａＯ系セラミックス、ＢａＴｉＯ₃系セラミックス、ＰｂＴｉＯ₃系セラミックス、ＳｒＴｉＯ₃系セラミックス、ＣａＴｉＯ₃系セラミックス、Ａｌ₂Ｏ₃系セラミックス、ＢｉＴｉＯ₄系セラミックス、ＭｇＴｉＯ₃系セラミックス、（Ｂａ，Ｓｒ）ＴｉＯ₃系セラミックス、Ｂａ（Ｔｉ，Ｚｒ）Ｏ₃系セラミックス、ＢａＴｉＯ₃−ＳｉＯ₂系セラミックス、ＢａＯ−ＳｉＯ₂系セラミックス、ＣａＷＯ₄系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ₃系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ₃系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ₃系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ₃系セラミックス、Ｍｇ₂ＳｉＯ₄系セラミックス、ＺｎＴｉＯ₃系セラミックス、ＳｒＺｒＯ₃系セラミックス、ＺｒＴｉＯ₄系セラミックス、（Ｚｒ，Ｓｎ）ＴｉＯ₄系セラミックス、ＢａＯ−ＴｉＯ₂−Ｓｍ₂Ｏ₃系セラミックス、ＰｂＯ−ＢａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂系セラミックス、（Ｂｉ₂Ｏ₃，ＰｂＯ）−（ＢａＯ）−ＴｉＯ₂系セラミックス、Ｌａ₂Ｔｉ₂Ｏ₇系セラミックス、Ｎｄ₂Ｔｉ₂Ｏ₇系セラミックス、（Ｌｉ，Ｓｍ）ＴｉＯ₃系セラミックス、Ｂａ（Ｚｎ，Ｔａ）Ｏ₃系セラミックス、Ｂａ（Ｚｎ，Ｎｂ）Ｏ₃系セラミックスまたはＳｒ（Ｚｎ，Ｎｂ）Ｏ₃系セラミックスの少なくとも一種でなる
   回路モジュール用多層基板。
7. 請求項５に記載された回路モジュール用多層基板であって、
   前記混合材料は、比誘電率が７〜１４の範囲にあり、誘電正接が０．０１〜０．００２の範囲にあり、前記機能材料粉末の含有量が４０〜６０ｖｏｌ％の範囲にある
   回路モジュール用多層基板。
8. 請求項５乃至７の何れかに記載された回路モジュール用多層基板であって、
   前記有機樹脂材料は、ビニルベンジル樹脂でなり、
   前記機能材料粉末は、ＢａＯ−ＴｉＯ₂−Ｎｄ₂Ｏ₃系セラミックスでなる
   回路モジュール用多層基板。
9. 請求項１乃至８の何れかに記載された回路モジュール用多層基板であって、パワーアンプモジュール用である回路モジュール用多層基板。
10. 多層基板と、能動素子とを含む回路モジュールであって、
    前記多層基板は、請求項１乃至９の何れかに記載されたものでなり、
    前記能動素子は、前記多層基板に搭載されている
    回路モジュール。

Images