JP2005033203A - シリコンカーバイド膜の形成方法 - Google Patents

シリコンカーバイド膜の形成方法 Download PDF

Info

Publication number
JP2005033203A
JP2005033203A JP2004198742A JP2004198742A JP2005033203A JP 2005033203 A JP2005033203 A JP 2005033203A JP 2004198742 A JP2004198742 A JP 2004198742A JP 2004198742 A JP2004198742 A JP 2004198742A JP 2005033203 A JP2005033203 A JP 2005033203A
Authority
JP
Japan
Prior art keywords
silicon carbide
power
layer
film
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004198742A
Other languages
English (en)
Inventor
Kamal Kishore Goundar
カマル・キショー・ゴンダル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of JP2005033203A publication Critical patent/JP2005033203A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】比誘電率が低く、圧縮応力が大きくかつリーク電流が低いシリコンカーバイド膜を形成する方法を与える。
【解決手段】基板上にシリコンカーバイド層を蒸着するために、シリコン、炭素及び窒素のソースガス並びに不活性ガスを含むガスが反応領域内に導入される。膜を蒸着するべく反応領域にプラズマ放電を生成するために低及び高周波RF電力を使って電場が生成される。基板上の平均電力は実質的に一定である。全RF電力に対する低周波RF電力の比率は約０.５以下である。
【選択図】図１

Description

本発明はSiCNと呼ばれる窒素ドープシリコンカーバイド層に関し、特に、低比誘電率、低リーク電流及び高圧縮応力を有する窒素ドープシリコンカーバイド層を形成する方法に関する。
集積回路は、単一の半導体チップ上で半導体素子の不連続層を電気的に接続するための複数レベルの金属層を含む複雑な装置に発展した。近年、高集積化及び集積回路コンポーネントの高密度化の発達に伴い、データ転送速度の高速化が求められている。このため、高圧縮応力、低リーク電流及びRC遅延の小さい低比誘電率を有する絶縁膜が使用されている。
素子寸法が縮小するに従い、配線システムのRC時間遅延は集積回路性能にとって最も重要な制限要因のひとつとなる。RC遅延は金属抵抗値及び絶縁体の比誘電率に直接関連している。信号伝播遅延を最小化するために、層間及び層内絶縁体(ILD)として低比誘電率材料を使用することは不可欠である。多くの低ｋ（ｋ＜３.０）材料がILDとして使用されてきたが、高い比誘電率（ｋ＞７.０）を有する窒化シリコンはいまだに銅ダマシン構造で要求されるエッチストップ層(ESL)の一次候補である。したがって、Cu配線システムの有効比誘電率をさらに減少させるためには窒化シリコンをより低い比誘電率を有する新規な材料と置換することが望ましい。近年、有機シリコンガスを使うPECVDによって蒸着された高圧縮応力及び熱安定な低ｋシリコンカーバイド系の膜の研究に注目が集まっている。
また、配線及びビアのサイズを減少させるために、配線材料を従来のアルミニウム(Al)から低比誘電率を有する銅(Cu)配線に変更するべきである。
しかし、多層銅配線を有する半導体素子を製造するために、低比誘電率絶縁層が銅配線上に層間絶縁膜として形成される。
配線材料として銅を使用するとさまざまな問題が生じる。例えば、銅は銅配線から低比誘電率絶縁膜内に容易に拡散され、その結果上側と下側の配線間でリーク電流が増加する。
銅拡散バリア層としてシリコンカーバイド膜を使用することは特許文献１に記載されている。この膜の比誘電率は約５であり、層間絶縁膜の比誘電率が３であるところの１３０nmノード大規模集積回路LSI技術用の銅拡散バリア層として使用されている。
米国特許第5,800,878号明細書
次世代の１００nm／６５nmノード超大規模集積回路(ULSI)技術に関して、消費電力と同様に信号遅延を抑制するために配線容量の減少は重要である。２.５以下の比誘電率を有する層間絶縁膜が銅ダマシン構造とともに使用される。小ピッチ配線の有効比誘電率を減少させるために、層間絶縁膜それ自身ばかりではなく、ハードマスク、エッチストップ層及び銅拡散バリア層のような補助絶縁膜の比誘電率をさらに減少させることが必要である。
銅と銅拡散バリア層との間のインターフェースは銅配線のエレクトロマイグレーション信頼性のキーポイントであることが知られている。銅と銅拡散バリア層との間のインターフェースは主拡散経路である。しかし、銅配線に対する主経路の同定に関するレポートは存在しない。一方、インターフェースは主経路だけでなくエレクトロマイグレーション誘導ボイド核形成サイトでもある。
インターフェースにおける銅原子が拡散層から剥がれるときエレクトロマイグレーション誘導ボイド核が形成されるため、銅と拡散層との間の接着強度はエレクトロマイグレーション誘導ボイド核形成に影響を及ぼす。高い圧縮応力を有する膜は銅との接着が良好である。金属原子のマイグレーションを防止するために、膜は２００MPa以上の高い圧縮応力を有しなければならないことが提案されている。その場合、約２０から３０℃の室温で空気に直接晒された後でも応力は安定している。さらに、１MV/cmでの膜のリーク電流及び比誘電率はそれぞれ１×１０−８A/cm2及び５.０以下でなければならない。１MV/cm でのリーク電流が１×１０−８A/cm2以下であり５以下の比誘電率を有するSiCN膜がそのような膜の替わりとして適当であると提案されている。
エッチストップ膜のようなシリコンカーバイド膜を使用することはすでに開発され上記特許文献１に記載されている。シリコンカーバイド膜の比誘電率は約５である。シリコンカーバイド膜は炭素含有シリコン酸化膜と組み合わせて銅配線を使用するLSIデバイスに適用され、その比誘電率は約３である。一般にシリコンカーバイド膜と呼ばれるものにはいくつかの異なるタイプの組成が存在する。ひとつのタイプはSi、C及びHから成るシリコンカーバイド膜である。この膜の応力及び比誘電率は大気中に放置されると変化する。これはシリコンカーバイド膜の表面酸化によるものである。シリコンカーバイドのような炭素含有材料の酸化をヘリウム(He)、アルゴン(Ar)のような不活性ガスプラズマによって最小化する方法が特許文献２に記載されている。この不活性ガスプラズマ処理はシリコンカーバイド膜の表面酸化を最小化するのみで、膜特性の変更／改良は見られない。
特開２００１−６０５８４
窒素ドープシリコンカーバイド(SiCN)、酸素ドープシリコンカーバイド(SiCO)を形成する方法は、米国特許出願公開第２００１／００３０３６９号、第２００２／００２７２８６号、第２００１／００５１４４５号及び第２００１／００３１５６３号に記載されている。また、これらの膜は銅拡散バリア層としても提案された。窒化炭素シリコン層は低リーク電流を有する銅拡散バリア層として提案されたが、その比誘電率は高くかつ膜圧縮応力は小さく、それぞれ５.５及び１００MPaである。
酸素ドープシリコンカーバイドの場合、その比誘電率は５以下で比較的低いがリーク電流の増加を十分に抑制することができない。リーク電流を十分なレベルまで減少させるために、もっと多くの酸素がシリコンカーバイド膜中に導入されなければならない。
しかし、そうするとリーク電流が満足なレベルまで削減されるが、銅配線の表面が酸化され、それによってバリア絶縁膜及び層間絶縁層が剥がれやすくなるという新たな問題が発生する。
したがって、銅ダマシン構造が使用されるところの次世代の１００nm／６５nmノード超大規模集積回路技術で採用されるエッチストップ層及び銅拡散バリア層を形成する新規な方法を開発することが所望される。
本発明のさまざまな実施例を使って開発された窒素ドープシリコンカーバイド膜(SiCN)のようなエッチストップ層及び銅拡散バリア層の主な特徴は以下の通りである。
（１）比誘電率は５.０以下である。
（２）膜応力は圧縮応力であり、２００MPa以上である。
（３）２０から３０℃の室温で空気に直接晒しても膜応力または膜比誘電率のような膜特性に対する変化が観測されない。
（４）１MV/cmでのリーク電流は極端に低く、１×１０−８A/cm2以下である。
（５）SiOC（中間絶縁層）に対するSiCNのエッチ選択性が３以上である。
本発明の好適実施例に従い、集積回路製造工程で使用するための低比誘電率、低リーク電流及び高圧縮応力を有するシリコンカーバイド膜を形成する方法が与えられる。シリコンカーバイド膜は、電場の存在下でプラズマCVDリアクタ内に、ジビニルジメチルシラン(Si(CH=CH2)2(CH3)2)、トリメチルシラン(SiH(CH3)3)またはTMSと呼ばれるテトラメチルシラン(Si(CH3)4)のようなアルキルシリコン化合物、アンモニア(NH3)及び窒素(N2)のような実質的な窒素ソース、並びにアルゴン(Ar)、ヘリウム(He)、クリプトン(Kr)、ネオン(Ne)またはキセノン(Xe)のような不活性ガスを導入することによって基板上に蒸着される。
高周波RF電力が１３.５６MHzから３０MHzの範囲にあり、低周波RF電力が２００kHzから５００kHzの範囲にあり、全電力に対する低周波の比率が約０.５以下であるように混合された低及び高周波RF電力が電場を生成する。本発明のシリコンカーバイドのリーク電流及び比誘電率は過剰な量の窒素及び不活性ガスを導入することによって減少する。
CVDチャンバ内の基板上に低リーク電流及び高圧縮応力とともに低比誘電率を有するシリコンカーバイド膜を蒸着する方法は、基板を含む反応領域内にシリコンソースガス、炭素ソースガス、窒素ソースガス及び不活性ガスを供給する工程と、基板上に低比誘電率及び低リーク電流シリコンカーバイド膜を蒸着するようプラズマの存在下でシリコンソース、炭素ソース及び窒素ソースガスを反応させる工程と、から成る。
全電力に対する低周波電力の比率が０.５であるように混合された高周波及び低周波RF電力が電場を生成する。生成されたシリコンカーバイド膜のリーク電流及び比誘電率は、炭素濃度、導入された窒素ガス及び不活性ガスの量に直接関連している。
シリコンカーバイド層形成
本発明の好適実施例において、シリコンソース、炭素ソース、窒素ソース及び不活性ガスを含む混合ガスをプラズマ強化化学気相成長(PECVD)チャンバ内で反応させることによってシリコンカーバイド層が形成される。処理システムの詳細は図１に示されている。
図１は好適実施例に従うプラズマCVD装置の断面略示図である。薄膜を半導体ウエハ9または他の基板上に形成するのに使用されるプラズマCVD装置1は、反応チャンバ2、半導体ウエハ9を支持するために反応チャンバ内に設けられた支持体3、該支持体3に対向して配置され半導体ウエハ9上に反応ガスを均一に噴射するのに使用されるシャワーヘッド4、反応チャンバ2から反応ガス及び副生成物を排気するための排気口20、及び遠隔プラズマ放電チャンバ17から成る。遠隔プラズマ放電チャンバ17用のクリーニングガスはガス流入ポート16を有する配管を通じて流量制御器14及びバルブ15を介して供給される。遠隔プラズマ放電チャンバ17は配管6及びバルブ7を介してシャワーヘッド4と結合する。遠隔プラズマ放電チャンバ17は指定された周波数の高周波振動出力エネルギーを使って活性種を生成し、配管6は活性種によって腐食しない材料から成る。
反応チャンバ2内に設けられ半導体ウエハ9を支持するのに使用される支持体3は陽極酸化アルミニウム合金から成り、プラズマ放電の一方の電極を構成するべく接地27されている。図示された実施例の反応チャンバ2はその場プラズマ生成用に構成されたプラズマCVDチャンバである。支持体3は内部に埋設されたリング状の加熱エレメント24を有するヒータ5を含む。半導体ウエハの温度は熱電対25及び温度制御器26を使って所定の温度に制御される。支持体3は支持ピストンによって上下に支持体3を移動する駆動機構（図示せず）に結合されている。
反応チャンバ内で、シャワーヘッド4は支持体3と対向する位置に与えられる。シャワーヘッド4には、反応ガスを半導体ウエハ9上に噴射するための数千個の細孔が設けられている。シャワーヘッドはマッチング回路10を介して高周波発振器8、8’と電気的に接続され、プラズマ放電のもう一方の電極を構成する。膜形成に使用される反応ガスをシャワーヘッド4から噴射するために、反応ガス配管12が配管6への流量を制御するバルブ11及び流量制御器の出口側のバルブ15とともに質量流量制御器14へ結合されている。ガス配管の数はひとつに制限されない。反応ガスの種類に応じて、任意の数のガス配管が設置可能である。ガス配管12の一端は反応ガスが流入するためのガス流入ポート13を構成し、他端はガスがシャワーヘッド4の吸気口29へ流れ出すためのガス流出ポートを構成する。
排気口20は配管19を通じて真空排気ポンプ（図示せず）へ結合されている。排気口20と真空ポンプとの間には、反応チャンバ2内部の圧力を調節するためのコンダクタンス制御バルブ21が設けられている。コンダクタンス制御バルブ21は外部の調整器22及び反応チャンバ内部の圧力を測定するための圧力計23と電気的に接続されている。半導体ウエハ9はゲートバルブ30によって制御されたポート28を通じてチャンバ2内に挿入される。
シリコン及び炭素ソースは一般式SixCyHzを有するアルキルシリコン化合物であり、ここでｘは１または２、ｙは１から６、ｚは６から２０の範囲の整数である。例えば、アルキルシリコン化合物として、ジビニルジメチルシラン、トリメチルシラン、及びテトラメチルシランがとりわけ使用される。窒素ソースはアンモニア(NH3)及び窒素(N2)である。ヘリウム(He)、アルゴン(Ar)、ネオン(Ne)、クリプトン(Kr)及びキセノン(Xe)が不活性ガスとして使用される。
一般に、２００mmシリコンウエハ上にシリコンカーバイド膜を形成する蒸着処理パラメータは、約２００℃から約４００℃（好適には、３３０〜３８０℃）の範囲の基板温度、約３００Paから約１０００Paのチャンバ圧力、約１００sccmから１０００sccmのアルキルシリコン化合物流量、約１００sccmから５００sccm及び１００sccmから１０００sccmのアンモニア(NH3)及び窒素(N2)のような窒素ソース流量、約２００sccmから５０００sccmの不活性ガス流量を含む。これにより、アルキルシリコン化合物に対する不活性ガス流量の比が約１：１から約１：１０となる。処理は、約１００ワットから２０００ワットの範囲の電力を有する約１３MHzから３０MHz（高周波）の範囲の周波数を有する少なくとも第１のRF電力、及び約５０ワットから５００ワットの範囲の電力を有する約１００kHzから５００kHz（低周波）の範囲の周波数を有する少なくとも第２のRF電力を有する混合周波数RF電力を含む。したがって、全電力に対する低周波電力の比は約０.５以下であり、RF電力ソースは電場を生成する。好適には、第１RF電力は３００から１０００Wの範囲であり、第２RF電力は５０から２５０Wの範囲である。３００kHzから４５０kHzの範囲の周波数を有する第２RF電力は好適には第１RF電力と組み合わせて使用される。
全混合周波数電力に対する第２RF電力の比率は好適には約０.５から１.０以下である。上記プロセスパラメータはチャンバ内で２００mm基板上に実行された場合、約１００nm／minから３５０nm／minの範囲のシリコンカーバイド層の蒸着速度をもたらす。
SiCN膜形成
本発明に従って基板上にSiCN膜を成長させる処理として、表１から３に示されたパラメータが使用された。
Figure 2005033203
Figure 2005033203
Figure 2005033203
膜形成条件／シーケンス
２００mmウエハ上にSiCN層を蒸着するために、アンモニア(NH3)及び窒素(N2)のような実質的な窒素ソース並びにテトラメチルシラン(TMS)のような反応ガスソースが反応領域内に導入される。ヘリウムが不活性ガスとして使用される。
図３は本発明の実施例を示す。半導体基板が反応チャンバ内に搬入され所与の温度に加熱された後、ヘリウム導入工程46において、不活性ガスであるヘリウム48は３００Paから１０００Paの限度内の所定値で反応チャンバ内部の圧力49を制御しながら、１００sccmから３０００sccmの限度内の所定流量で反応チャンバ内に導入される。TMS、N2及びNH3導入工程47において、TMS50は２００sccmから３００sccmの限度内の所定流量で反応チャンバ内に導入され、N2 51は１００sccmから１０００sccmの限度内の所定流量で反応チャンバ内に導入され、NH3 52は１００sccmから３００sccmの限度内の所定流量で反応チャンバ内に導入される。He、N2、NH3及びTMSガスの導入に対して、所定の時間フレームの間に特定の速度でゼロから所与の値までそれぞれのガス流量が増加するところのランプアップ法が適応される。この方法は、反応チャンバ内で粒子が浮遊し、半導体基板に該粒子が付着するのを防止するのに使用される。そのような現象は反応チャンバへの急激なガス流入により生じる反応チャンバ内の圧力上昇によって引き起こされる。
TMS、NH3、N2及びHeのガス流量が工程53に示されるように安定化されると、２７.１２MHzの周波数を有するRF電力が２００から１０００Wの範囲で印加されかつ４００kHzの周波数を有するRF電力が５０から５００Wの範囲で印加される。この工程において、シリコンカーバイド膜が形成される。
蒸着されたSiCN膜の基本膜特性が表５に示されている。また、２０℃から３０℃の室温で空気に晒された際にも、この膜の比誘電率または応力のいずれにも大きな変化は観測されなかった。
さらに、窒素雰囲気中で４００℃で１０時間アニールを実行したとき、膜応力の変化が観測されたが、それは圧縮応力のままであった。応力の変化は約１００MPa以下である。上記した実施例に従って蒸着されたSiCN膜は良好な熱応力特性を有すると推定される。上記したように、高い圧縮応力を有する膜は銅とのより良い接着をもたらす。圧縮から引張へ応力が変化しなかったことから、バリア絶縁膜と層間絶縁層との間の良好な接着も期待される。１MV/cmでのシリコンカーバイド膜のリーク電流及び比誘電率はそれぞれ１×１０−８A/cm2及び５.０以下であり、このことはこの実施例によるシリコンカーバイド膜がエッチストップ層と同様に銅拡散バリア層としての使用にも適していることを結果的に示唆している。
ここで説明されるPECVD処理によって蒸着されたシリコンカーバイド膜は水素濃度が非常に低いため、従来のシリコンカーバイド膜に比べ、低比誘電率、低リーク電流及び高圧縮応力を得た。シリコンカーバイド膜は低及び高周波を混合しなくても蒸着され得る。しかし、高及び低高周波の好適な混合は不活性ガスの分子によるシリコンカーバイド膜への衝撃によって引き起こされる膜特性の悪化を補正する。膜中のSi-C結合の比率が増加すると、シリコンカーバイド膜の硬度が大きくなり、弾性率も高くなる。
以下の例は本発明に従って蒸着されたシリコンカーバイド膜が使用されるところのデュアルダマシン構造を示している。図２(a)〜２(i)は本発明に従って蒸着されたシリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。銅(Cu)層31は最初に第１シリコンカーバイド層32によって被覆される。この実施例に従うシリコンカーバイド層32は酸素を含まず低リーク電流及び低比誘電率を有するため、銅拡散バリア層として使用するのに最も適した材料であると提案されている。シリコンカーバイド層32を蒸着する前に、銅表面は表面上に残存するすべての銅酸化物を除去することによって改善される。典型的に、シリコンカーバイド層32の蒸着前に、水素(H2)、アンモニア(NH3)またはメタン(CH4)プラズマベース還元が使用される。CMP残留物を除去するためのこの銅表面還元はPECVDチャンバ内で実行される。
シリコンカーバイド層32の蒸着後に、第１層間絶縁体（この場合SiOC層33）が蒸着される。SiOC層33の蒸着後、図２(a)に示されるように、第２シリコンカーバイド層34、第２層間絶縁体（この場合SiOC層35）及びシリコンカーバイド層36が順に蒸着される。その後フォトレジスト37が図２(b)に示されるように第３シリコンカーバイド層36の頂上に塗付される。ビアホール及びトレンチを形成するために、あらゆる適当な方法が使用される。以下はその一例である。
ビアホール39はエッチングによって形成される。ビアホールを形成するプロセスが以下に記載されている。まず、図２(b)に示されるように、フォトレジスト37が除去38される。次に、図２(c)に示されるように、第３シリコンカーバイド層36を通じて第１シリコンカーバイド層32までビアエッチングが開始される。最後に、第１シリコンカーバイド層32の一部がエッチングされ金属配線が露出する。
ビアができた後、トレンチのパターニングが始まる。まず、図２(d)に示されるように、フォトレジスト37が除去される。次に、図２(e)に示されるように、第３シリコンカーバイド層36から第２シリコンカーバイド層34までエッチングすることによりトレンチ41が形成される。第２シリコンカーバイド層34は第２SiOC層35のエッチングが第１SiOC層33内に進行するのを防止する。
TaNまたはTiNのような銅バリア層42がビアホール内に形成され、それは図２(f)に示されるように、レジストの頂上を覆っている。さらに銅シード層43がPVD等により蒸着される。その後、銅44は電気めっき等によりホール内に蒸着される。CMP等により、銅バリア層42、銅44、レジスト37及び第３シリコンカーバイド層36が除去され、表面45が露出する。
シリコンカーバイド層はデバイスを掻き傷から保護するためのパッシベーション層（図示せず）としても蒸着される。シリコンカーバイド絶縁拡散バリア(DDB)層は、銅がSiOC層内に拡散するのを効果的に防止するので重要である。これはDDB層が低リーク電流を有するためである。
１MV/cmでの従来のシリコンカーバイドバリア層のリーク電流及び応力は約１×１０−７A/cm2及び１００MPaであり、それに比べここで説明したように製造されたシリコンカーバイドバリア層では約１×１０−9A/cm2及び２００MPaである。したがって、ここで説明したように製造されたシリコンカーバイド層は、従来のシリコンカーバイドバリア層を使用した場合と比べ、２MV/cmの電場で銅拡散防止の同じ効果を維持する。また、生成されたシリコンカーバイド層は、蒸着中に生成される全周波数電力に対する低周波電力の混合比率及びシリコンカーバイドを形成するのに使用されるガスの比率に依存して、典型的に４.５及び５.０近傍の比較的低い比誘電率を有する。
膜形成は以下の表４に示される蒸着条件に従って実行された。
Figure 2005033203
蒸着されたシリコンカーバイド層の比誘電率及び１MV/cmでのリーク電流はそれぞれ５.０及び１×１０−８A/cm2であり、集積回路内での絶縁材料としての使用に適している。蒸着条件A、B及びCに従って蒸着されたシリコンカーバイド層の比誘電率、リーク電流及び膜応力のような膜特性の詳細が表５に示されている。シリコンカーバイド層の比誘電率は、混合周波数RF電力の比率の関数として変化するという点で調整可能である。特に、全混合電力に対する低周波RF電力の比率が減少するに従い、シリコンカーバイド層の比誘電率も減少する。
シリコンカーバイド層の比誘電率もまた層形成中の混合ガスの組成の関数として調整され得る。混合ガス中の炭素濃度が増加するに従い、蒸着されるシリコンカーバイド層の炭素含有量が増加し、それによってシリコンカーバイド膜の密度が減少しかつ比誘電率が低下する。蒸着されるシリコンカーバイド層の炭素濃度が増加するに従い、疎水性が増加し、集積回路内での水分バリアとしての使用に適するようになる。
加えて、蒸着されたシリコンカーバイド層は酸素を含有しない。このような無酸素シリコンカーバイド層は金属拡散を最小化し、バリア層特性を改善すると思われる。例えば、蒸着されたシリコンカーバイド層は１MV/cmで約１×１０−８A/cm2以下の電流遮断能力を有し、集積回路の相互接続構造間のクロストークを最小化するのに適している。
シリコンカーバイド材料のエッチング性能は、SiOCとここで説明されたシリコンカーバイドとの間のRIE（反応イオンエッチング）エッチングモードに基づくエッチ選択性が５から１０であったことを示している。
Figure 2005033203
図１は、プラズマCVD装置の断面略示図である。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 シリコンカーバイド層が使用されるところのデュアルダマシン構造を示す。 SiCN膜を形成するためのシーケンス（蒸着レシピ）を例示したものである。

Claims (22)

  1. 基板上にシリコンカーバイド層を蒸着するための方法であって、
    シリコンソース、炭素ソース、窒素ソース及び不活性ガスを、基板を含む反応領域内に供給する工程と、
    前記反応領域内に電場を生成する工程であって、該電場はRF電源によって生成された低及び高周波RFエネルギーを使って生成され、該RF電源は前記反応領域でのプラズマ放電に使用される電極表面において平均電力を生成するところの工程と、
    シリコンカーバイド膜を基板上に蒸着させるべくシリコン及びカーボンソースガスを反応させる工程と、
    から成り、
    前記RF電源は処理時間中に高周波RF電力及び低周波RF電力を生成する、ところの方法。
  2. 請求項１に記載の方法であって、
    高周波RF電力は約１３MHzと約３０MHzの間の周波数及び約２００ワットと約１０００ワットの間の電力を有し、
    低周波RF電力は、約１００kHzと約５００kHzの間の周波数及び約５０ワットと５００ワットの間の電力を有する、ところの方法。
  3. 請求項１に記載の方法であって、全RF電力に対する低周波RF電力の比率が０.５以下である、ところの方法。
  4. 請求項１に記載の方法であって、電極表面での平均電力が実質的に一定である、ところの方法。
  5. 請求項１に記載の方法であって、シリコン及び炭素ソースガスは、トリメチルシラン、テトラメチルシランまたはジビニルジメチルシランのいずれかである、ところの方法。
  6. 請求項１に記載の方法であって、不活性ガスは、ヘリウム、アルゴンまたはクリプトンのいずれかである、ところの方法。
  7. 請求項１に記載の方法であって、窒素ソースはアンモニアまたは窒素のいずれかまたは両方である、ところの方法。
  8. 請求項１に記載の方法であって、不活性ガスに対するシリコン及び炭素ソースの比率は約１：１と約１：１５の間である、ところの方法。
  9. 請求項１に記載の方法であって、シリコン及び炭素ソースガスは約２００sccmと約５００sccmの間の流量で反応領域内に与えられる、ところの方法。
  10. 請求項１に記載の方法であって、基板は約２００℃と約４００℃の間の温度に加熱される、ところの方法。
  11. 請求項１に記載の方法であって、基板は約３２０℃と約３５０℃の間の温度に加熱される、ところの方法。
  12. 請求項１に記載の方法であって、反応領域は約３００Paと約１０００Paの間の圧力に維持される、ところの方法。
  13. 請求項１に記載の方法であって、反応領域は約５００Paと約７００Paの間の圧力に維持される、ところの方法。
  14. 請求項１に記載の方法であって、シリコンカーバイド層は窒素がドープされており、窒素がドープされたシリコンカーバイド層は約５.０以下の比誘電率を有する、ところの方法。
  15. 請求項１に記載の方法であって、シリコンカーバイド層は圧縮応力を有する、ところの方法。
  16. 請求項１５に記載の方法であって、シリコンカーバイド層は１MV/cmの電場で１×１０−８A/cm2以下のリーク電流を有する、ところの方法。
  17. 請求項１に記載の方法であって、膜はエッチストップ層である、ところの方法。
  18. 請求項１に記載の方法であって、膜はハードマスクである、ところの方法。
  19. 銅層と接触する膜を含む層間構造を半導体基板上に製造するための方法であって、
    ・ 半導体基板上に複数層を形成する工程と、
    ・ 前記複数層の層間結合用の穴をエッチングによって形成する工程と、
    ・ 前記穴内に銅を蒸着する工程と、
    ・ 前記複数層の最表面から余分の銅を除去する工程と、
    ・ 前記複数層の最表面上にプラズマ反応によってシリコンカーバイド膜を蒸着する工程であって、前記銅は該シリコンカーバイド膜によって覆われるところの工程と、
    から成る方法。
  20. 請求項１９に記載の方法であって、前記複数層は、基板上に順番に積層された下部エッチストップ層、下部低比誘電率層、中間エッチストップ層、上部低比誘電率層及び上部エッチストップ層から成り、工程(ii)において穴は、該上部エッチストップ層の最表面にレジストを形成し、該レジストを使って複数層をエッチングすることでビアホール及びトレンチを形成することによって生成され、工程(iv)においてレジスト及び上部エッチストップ層は余分の銅を除去する際に除去される、ところの方法。
  21. 請求項１９に記載の方法であって、工程(i)の前に、低比誘電率層が基板上に形成され、該低比誘電率層の表面に複数層が形成される、ところの方法。
  22. 請求項１９に記載の方法であって、工程(i)から(iv)は少なくとも一度繰り返される、ところの方法。
JP2004198742A 2003-07-09 2004-07-06 シリコンカーバイド膜の形成方法 Pending JP2005033203A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/616,163 US7138332B2 (en) 2003-07-09 2003-07-09 Method of forming silicon carbide films

Publications (1)

Publication Number Publication Date
JP2005033203A true JP2005033203A (ja) 2005-02-03

Family

ID=33564717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004198742A Pending JP2005033203A (ja) 2003-07-09 2004-07-06 シリコンカーバイド膜の形成方法

Country Status (2)

Country Link
US (1) US7138332B2 (ja)
JP (1) JP2005033203A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533750A (ja) * 2005-03-21 2008-08-21 アジレント・テクノロジーズ・インク 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法
JP2012060148A (ja) * 2011-11-14 2012-03-22 Renesas Electronics Corp 半導体集積回路装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579496B2 (en) * 2003-10-10 2009-08-25 Advanced Technology Materials, Inc. Monosilane or disilane derivatives and method for low temperature deposition of silicon-containing films using the same
US7601860B2 (en) * 2003-10-10 2009-10-13 Advanced Technology Materials, Inc. Composition and method for low temperature chemical vapor deposition of silicon-containing films including silicon carbonitride and silicon oxycarbonitride films
US6905909B2 (en) * 2003-10-22 2005-06-14 Lsi Logic Corporation Ultra low dielectric constant thin film
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
JP4198631B2 (ja) * 2004-04-28 2008-12-17 富士通マイクロエレクトロニクス株式会社 絶縁膜形成方法及び半導体装置
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
US20060286306A1 (en) * 2005-06-17 2006-12-21 Asm Japan K.K. Method of producing advanced low dielectric constant film by UV light emission
US7459388B2 (en) * 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US7576003B2 (en) * 2006-11-29 2009-08-18 International Business Machines Corporation Dual liner capping layer interconnect structure and method
US20090093135A1 (en) * 2007-10-04 2009-04-09 Asm Japan K.K. Semiconductor manufacturing apparatus and method for curing material with uv light
DE102008021565B4 (de) * 2008-04-30 2012-07-12 Advanced Micro Devices, Inc. Verfahren zum selektiven Entfernen eines Abstandshalters in einem dualen Verspannungsschichtverfahren
DE102008045035B4 (de) * 2008-08-29 2017-11-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE102008044988A1 (de) * 2008-08-29 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
WO2013177326A1 (en) 2012-05-25 2013-11-28 Advanced Technology Materials, Inc. Silicon precursors for low temperature ald of silicon-based thin-films
CN104183479A (zh) * 2014-08-01 2014-12-03 上海华力微电子有限公司 氮掺杂碳化硅薄膜的反应设备及其制备方法
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
DE102016212230A1 (de) * 2016-07-05 2018-01-11 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur sicheren Authentifizierung von Steuervorrichtungen in einem Kraftfahrzeug
WO2019113351A1 (en) * 2017-12-07 2019-06-13 Lam Research Corporation Oxidation resistant protective layer in chamber conditioning
CN109192737B (zh) * 2018-09-10 2021-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW362118B (en) 1995-10-30 1999-06-21 Dow Corning Method for depositing amorphous SiNC coatings
US5800878A (en) 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
DE69840889D1 (de) 1997-12-23 2009-07-23 Texas Instruments Inc Chemisch-mechanisches Polieren für die Planarisierung isolierender Dielektrika
US6777394B1 (en) 1998-07-15 2004-08-17 George D. Prell Methods and compositions for regulating imidazoline receptors
US6821571B2 (en) 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6627525B2 (en) 2001-01-31 2003-09-30 United Microelectronics Corp. Method for preventing polycide gate spiking
US6593653B2 (en) 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
GB0001179D0 (en) 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6417092B1 (en) 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP3600507B2 (ja) 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
US6465366B1 (en) 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6472333B2 (en) * 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6759327B2 (en) * 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6855645B2 (en) 2002-12-30 2005-02-15 Novellus Systems, Inc. Silicon carbide having low dielectric constant
US7238393B2 (en) * 2003-02-13 2007-07-03 Asm Japan K.K. Method of forming silicon carbide films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533750A (ja) * 2005-03-21 2008-08-21 アジレント・テクノロジーズ・インク 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法
JP2012060148A (ja) * 2011-11-14 2012-03-22 Renesas Electronics Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US7138332B2 (en) 2006-11-21
US20050009320A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4566651B2 (ja) 低比誘電率膜を形成する方法
JP2005033203A (ja) シリコンカーバイド膜の形成方法
US6991959B2 (en) Method of manufacturing silicon carbide film
US7238393B2 (en) Method of forming silicon carbide films
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
US6699784B2 (en) Method for depositing a low k dielectric film (K>3.5) for hard mask application
US7132369B2 (en) Method of forming a low-K dual damascene interconnect structure
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7244672B2 (en) Selective etching of organosilicate films over silicon oxide stop etch layers
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
TW557478B (en) Semiconductor device and manufacturing method thereof
US6750141B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
EP1186685A2 (en) Method for forming silicon carbide films
US7923819B2 (en) Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same
JP4743470B2 (ja) 半導体基板上にＣｕ層と接触する膜を形成するための方法
JP5232455B2 (ja) デュアルダマシン用途における下面反射防止コーティング層の２ステップエッチング
US20020142104A1 (en) Plasma treatment of organosilicate layers
US20120276301A1 (en) Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
JP4034197B2 (ja) 半導体装置の製造方法
US6511920B2 (en) Optical marker layer for etch endpoint determination
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070911

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090318