JP2005018896A

JP2005018896A - Sub-code generating circuit

Info

Publication number: JP2005018896A
Application number: JP2003181494A
Authority: JP
Inventors: Akihiro Isachi; 昭裕伊佐地
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-06-25
Filing date: 2003-06-25
Publication date: 2005-01-20

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently use a DRAM as a buffer memory at the time of generating sub-code data, and reduce the scale of a sub-code generating circuit in encode processing when recording data on an optical disk such as a CD-R. <P>SOLUTION: The sub-code generating circuit is provided with buffers 101, 102, 103 for holding a sub-code P data, a sub-code Q data, and a sub-code W data, respectively, and when EFM-modulating the main data and sub-code data stored in the DRAM 105, the circuit replaces the whole or a part of the sub-code data read from the DRAM 105 with the data from the holding buffers 101 to 103 by a selector 108. Moreover, the circuit generates the sub-code P data and the sub-code Q data beforehand by the independent operation not dependent on the recording rate of the optical disk, and makes the generation buffers 301, 302 hold them, and transfers these data in batch to the holding buffers 101, 102. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＤＡ、ＣＤ−ＲＷなどの光ディスクにデータを記録するための装置に関し、特に光ディスクに書き込むデータを処理する際のサブコード生成に係る回路技術に関するものである。
【０００２】
【従来の技術】
光ディスクの各セクタには、メインデータとともにサブコードデータが記録される。サブコードデータは９６バイトを使用し、Ｐ、Ｑ、Ｒ、Ｓ、Ｔ、Ｕ、Ｖ、Ｗといった記号で表されるデータからなる。サブコードＰデータは、例えば音楽の曲間（ポーズ又はギャップ）に関する情報であって、１又は０のいずれかとされる。サブコードＱデータは、時間情報、アドレス情報、ＭＣＮなどを含む。
【０００３】
光ディスクにデータを書き込む際には、データの一時格納のための大容量メモリであるＤＲＡＭ中の記憶場所を複数のページに分割し、各ページに光ディスクの１セクタ分のメインデータとサブコードデータとを１対１に対応させて格納するのが便利である。
【０００４】
従来のあるサブコード生成回路は、時間情報を示している場合と時間情報以外の情報を示している場合とがあるサブコードＱデータを含んでなるサブコードデータを生成するときでも、時間情報を示している場合のサブコードＱデータの自動生成サイクルが途切れるのを回避するものであった（特許文献１参照）。
【０００５】
【特許文献１】
特開２０００−１０００７４号公報
【０００６】
【発明が解決しようとする課題】
上記従来のサブコード生成回路は、複数のサブコードＱデータ生成部を備えている。そして、リアルタイム性を保つために全ての生成部が同時に動作しているので、回路規模が増大するとともに、消費電力が大きくなりやすいという欠点を有していた。
【０００７】
また、上記従来のサブコード生成回路は、目的に応じた処理をＤＲＡＭ中のデータに対して行い、データが揃ったところで順次光ディスクに記録していく手順をとっている。したがって、上記従来のサブコード生成回路は、１対１になっているメインデータとサブコードデータとを生成するための制御データを予めＤＲＡＭに保持している。つまり、光ディスクの１セクタごとにＤＲＡＭへのアクセスが発生するので、ＤＲＡＭへのアクセスが頻繁に発生するという欠点を有していた。
【０００８】
サブコード生成の形態として、オレンジブックで規定されているホストＰＣからの転送形態により、ホストＰＣで生成したデータをＣＤ記録装置（ドライブ）が受け取り、そのまま光ディスクに記録する形態と、ドライブ自身でサブコードデータを生成して光ディスクに記録する形態とがある。ドライブ自身でサブコードデータを生成して光ディスクに記録する場合、ホストＰＣから受け取ったデータの全部又は一部を書き換えて光ディスクに記録する必要がある。上記従来のサブコード生成回路では、サブコードＲ−Ｗデータを固定値にして光ディスクに記録する場合でもＤＲＡＭにデータ書き込みのアクセスや、データ読み出しのアクセスを行っている。つまり、ドライブ自身でデータ生成して光ディスクに記録する場合、ホストＰＣからのデータはＤＲＡＭに保持しておく必要はないが、メインデータと１対１で管理しているため、必要のないデータに対してＤＲＡＭへのアクセスが発生するのである。
【０００９】
本発明の目的は、サブコード生成回路の規模削減、ＤＲＡＭアクセスの低減、消費電力の低減を達成することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るサブコード生成回路は、光ディスクのセクタ単位で与えられたメインデータとサブコードデータとを一時格納するためのメモリと、サブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の保持用バッファと、サブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の保持用バッファと、サブコードＲ−Ｗデータ用の１セクタ分の６ビットデータを保持するための第３の保持用バッファと、サブコードＱデータ用のカウンタと、該カウンタに従って前記第２の保持用バッファのデータを順に転送するための手段と、光ディスクへのデータ記録に際し前記メモリと前記第１〜第３の保持用バッファとのいずれからＥＦＭ変調回路にサブコードデータを転送するかを切り替えるための手段とを備えることとしたものである。
【００１１】
更に、光ディスクの記録速度に依存しない独立した動作で少なくともサブコードＰデータとサブコードＱデータとを予め生成しておくためのサブコードデータ生成手段と、生成されたサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の生成用バッファと、生成されたサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の生成用バッファと、第２の生成用バッファにデータを書き込むのと同時にＣＲＣ演算を行うＣＲＣ演算回路と、当該ＣＲＣ演算の結果を前記メモリに書き戻す又は書き戻さないを選択するための手段と、前記第１及び第２の生成用バッファから前記第１及び第２の保持用バッファへデータを一括転送するための手段とをサブコード生成回路に備えることもできる。
【００１２】
更に、光ディスクのセクタ単位で連続して与えられるメインデータとサブコードデータとについて、与えられたメインデータを前記メモリの所定アドレスに格納し、かつ与えられたサブコードデータの全部又は一部を前記メモリに格納しないでダミー転送するための手段をサブコード生成回路に備えることもできる。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら、ＣＤ記録装置中の本発明の実施形態に係るサブコード生成回路について説明する。
【００１４】
図１は、本発明に係るサブコード生成回路の構成例を示している。図１において、１０１はサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の保持用バッファ、１０２はサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の保持用バッファ、１０３はサブコードＲ−Ｗデータ用の１セクタ分の６ビットデータを保持するための第３の保持用バッファ、１０４はサブコードＱデータ用のカウンタ、１０５は光ディスクのセクタ単位で与えられたメインデータとサブコードデータとを一時格納するための大容量メモリであるＤＲＡＭ、１０６はセクタ単位でのデータ転送のためのＤＭＡ／ＢＣＵ、１０７はメインデータとサブコードデータとを転送先に応じて切り替えるためのセレクタ、１０８はサブコードデータの置き換えのためのセレクタ、１０９はサブコードデータを生成したり保持用バッファ１０１，１０２，１０３に格納したりするためのＣＰＵ、１１０はメインデータのスクランブル回路、１１１はＣＩＲＣエンコード回路、１１２はメインデータとサブコードデータとを受け取りＥＦＭ変調処理するＥＦＭ変調回路である。ＥＦＭ変調回路１１２の出力は、ＣＤ−ＲやＣＤ−ＲＷといったメディアに応じた波形生成のための回路を介して、不図示のデータ記録用レーザ駆動回路に与えられる。ＣＰＵ１０９は、ＤＳＰ、マイクロコントローラなどである。
【００１５】
図２は、図１中のＤＲＡＭ１０５におけるリング構造のメモリマッピングを示している。ＤＲＡＭ１０５には、図２に示すような各ページにおいて、所定のアドレスにメインデータ（２３５２バイト）及びサブコードＰ−Ｗデータ（９６バイト）などに加えて、エンコード方法などの制御情報が格納されている。その他はワーク領域である。なお、図２中の「Ｂ」はバイトを意味する。
【００１６】
図１のサブコード生成回路によれば、まず、ＤＲＡＭ１０５の所定のアドレスに格納されているメインデータとサブコードＰ−Ｗデータとを、ＤＭＡ／ＢＣＵ１０６がメインデータを２４Ｂ読み出すごとにサブコードＰ−Ｗデータを１Ｂ読み出す割合でデータ読み出しを順次行う。転送先は、セレクタ１０７により、メインデータとサブコードデータとを示す制御信号を付加することで、メインデータとサブコードデータとを切り替えるようにしておく。
【００１７】
第１〜第３の保持用バッファ１０１，１０２，１０３は、ＣＰＵ１０９により生成されたデータを各々保持する。ＣＰＵ１０９は、ＤＲＡＭ１０５において図２のようなメモリマッピングのとき、格納されているＳｕｂＱ１０Ｂを読み出して転送したり、読み出したデータを初期値として、ＣＰＵ１０９自身でデータのインクリメント、デクリメント計算を行ってもよい。サブコードデータの転送に合わせて、カウンタ１０４は、インクリメントを行い、カウンタ１０４の値に相当するポインタのデータをセレクタ１０８に出力する。第２の保持用バッファ１０２は９６ビットのデータを持っており、カウンタ１０４が０ならば０ビット目のデータ、カウンタ１０４が１ならば１ビット目のデータ、カウンタ１０４がｎならばｎビット目のデータを出力する（ｎ＝０〜９５）。このカウンタ１０４は、０から９５の範囲で動作している。第１及び第３の保持用バッファ１０１，１０３は、光ディスクの１セクタの記録中は同じデータであるため、カウンタは持っておらず、同一セクタ内ではセレクタ１０８に固定値を出力する。
【００１８】
セレクタ１０８は、第１〜第３の保持用バッファ１０１，１０２，１０３からの出力データ、又は、ＤＭＡ／ＢＣＵ１０６からセレクタ１０７で切り替えられたサブコードデータを選択して、ＥＦＭ変調回路１１２に転送する。このセレクタ１０８は、サブコードＰデータ、サブコードＱデータ、サブコードＲ−Ｗデータのいずれでも独立して選択動作することができる。これにより、例えば、セレクタ１０８においてサブコードＱデータだけ第２の保持用バッファ１０２からの出力を選択するとした場合、サブコードＰデータとサブコードＲ−Ｗデータとは、ＤＲＡＭ１０５に格納されているデータを光ディスクに記録し、サブコードＱデータだけはＣＰＵ１０９が生成して第２の保持用バッファ１０２に保持されているデータを光ディスクに記録することができる。全てのサブコードデータをＣＰＵ１０９が生成して光ディスクに記録する場合には、ＤＭＡ／ＢＣＵ１０６はＤＲＡＭ１０５からサブコードＰ−Ｗデータの読み出しを行う必要はない。
【００１９】
メインデータは、セレクタ１０７で転送先が切り替えられ、必要に応じてスクランブル回路１１０によりスクランブルされ、ＣＩＲＣエンコード回路１１１でエンコードされ、ＥＦＭ変調回路１１２に転送される。
【００２０】
なお、動作速度や転送レートに合わせて、バス幅を拡張して、セレクタ１０８をバスを拡張した分増やして、並列にすることも可能である。例えば、転送バス幅を４ビット単位に順に転送する方法の場合、セレクタ１０８を４つ用意し、カウンタ１０４を４単位で増加させることも可能である。
【００２１】
図３は、図１のサブコード生成回路におけるデータ転送のタイミングチャートである。図３において、メインページポインタとサブコードページポインタとは、図２のリング構造メモリマッピングのページを示す。サブコードのＳＹＮＣデータＳ０，Ｓ１をＥＦＭ変調回路１１２が生成するときに、ＣＰＵ１０９が第１〜第３の保持用バッファ１０１，１０２，１０３にデータをセットする。
【００２２】
ＤＲＡＭ１０５の所定のアドレスに格納されているメインデータとサブコードＰ−ＷデータとをＤＭＡ／ＢＣＵ１０６がメインデータを２４バイト読み出すごとにサブコードデータを１Ｂバイト読み出す割合でデータ読み出しを順次行う場合、サブコードデータを基準にすると、サブコードデータが転送されるごとに、カウンタ１０４が９５までカウントアップされる。例えば、サブコードＰデータ及びサブコードＱデータとしてＣＰＵ１０９が生成したデータを光ディスクに記録する場合、セレクタ１０８によりサブコードＰ−Ｗデータの一部が置き換えられ、記録される。次のページの記録時、同様にデータをセットする。
【００２３】
以上のように、図１のサブコード生成回路によれば、サブコードＰデータとサブコードＱデータとをＣＰＵ１０９で別途生成し、かつサブコードＲ−Ｗデータを固定値とするとき、ＤＲＡＭ１０５のアクセスを行わず、第１〜第３の保持用バッファ１０１，１０２，１０３からセレクタ１０８を介してＥＦＭ変調回路１１２へサブコードデータを転送することができる。これにより、ＤＲＡＭ１０５の読み出しアクセス回数を減らすことができる。
【００２４】
また、ＤＲＡＭ１０５からサブコードデータを転送しながら、該サブコードデータをセレクタ１０８で第１〜第３の保持用バッファ１０１，１０２，１０３からのデータに置き換えることにより、ＥＦＭ変調回路１１２にサブコードデータを転送することも可能である。これにより、あらゆる形式のサブコード生成に対応できるため、回路規模の削減をすることができる。
【００２５】
図４は、本発明に係るサブコード生成回路の他の構成例を示している。図１の構成と異なる点は、第１の保持用バッファ１０１の前段にサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の生成用バッファ３０１を、第２の保持用バッファ１０２の前段にサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の生成用バッファ３０２をそれぞれ設け、かつ第２の生成用バッファ３０２にデータを書き込むのと同時にＣＲＣ演算を行うＣＲＣ演算回路３０３を設けた点である。ＣＰＵ１０９は、光ディスクの記録速度に依存しない独立した動作で少なくともサブコードＰデータとサブコードＱデータとを予め生成しておき、これらのデータを第１及び第２の生成用バッファ３０１，３０２に保持させることができる。これら第１及び第２の生成用バッファ３０１，３０２から第１及び第２の保持用バッファ１０１，１０２へは、データを一括転送することができる。また、セレクタ３０４により、第１及び第２の生成用バッファ３０１，３０２への転送をＣＰＵ１０９で生成したデータ、又は、ＤＭＡ／ＢＣＵ１０６のデータのうちで選択できるようにしている。更に、セレクタ３０５により、ＣＲＣ演算の結果をＤＲＡＭ１０５に書き戻す、又は、書き戻さないを選択できるようにしている。
【００２６】
前述の図３のデータ転送のタイミングチャートでは、サブコードのＳＹＮＣデータＳ０，Ｓ１をＥＦＭ変調回路１１２が生成するときに、ＣＰＵ１０９が第１〜第３の保持用バッファ１０１，１０２，１０３にデータをセットするものとしたが、記録速度に依存しない独立した動作でサブコードデータを生成したい場合、ＣＰＵ１０９で予めデータ生成して第１及び第２の生成用バッファ３０１，３０２にセットしておく。必要に応じて、サブコードＱデータのＣＲＣ演算回路３０３を動作させ、その結果を第２の生成用バッファ３０２に書き戻しておく。また、セレクタ３０４により、ＤＲＡＭ１０５に格納されているサブコードＰデータやサブコードＱデータを第１及び第２の生成用バッファ３０１，３０２に格納してもよい。このときも、必要に応じて、サブコードＱデータのＣＲＣ演算回路３０３を動作させ、その結果を第２の生成用バッファ３０２に書き戻しておく。ＣＲＣ演算回路３０３を動作させた後に、セレクタ３０５により、生成結果やＣＲＣ演算結果をＤＲＡＭ１０５の所定のアドレスに書き戻してもよい。
【００２７】
図５は、図４のサブコード生成回路におけるデータ転送のタイミングチャートである。図５によれば、ＣＰＵ１０９で予めデータ生成して第１及び第２の生成用バッファ３０１，３０２にセットする。そして、ＣＲＣ演算回路３０３によりＣＲＣ計算され、第２の生成用バッファ３０２に書き戻される。メインデータとサブコードデータとの転送が開始されると、その最初のタイミングで、第１及び第２の生成用バッファ３０１，３０２にセットされたデータが第１及び第２の保持用バッファ１０１，１０２に一括で転送される。第１及び第２の保持用バッファ１０１，１０２に転送された後は、光ディスクの記録動作に応じてリアルタイムに所定のデータが光ディスクに記録されていく。
【００２８】
ＣＰＵ１０９で生成したデータは、セレクタ３０５により、ＤＲＡＭ１０５に書き戻す、又は、書き戻さないを選択することができる。その間に、ＣＰＵ１０９は、次のセクタ用のサブコードＰデータとサブコードＱデータとを生成して、第１及び第２の生成用バッファ３０１，３０２に転送しておく。ここで、第１及び第２の生成用バッファ３０１，３０２に転送するデータは、セレクタ３０４により、ＤＭＡ／ＢＣＵ１０６から転送されるデータを設定してもよい。この場合、ＣＰＵ１０９にてデータ生成する処理は必要ない。
【００２９】
以上のように、図４のサブコード生成回路によれば、予めＣＰＵ１０９で生成したサブコードＰデータとサブコードＱデータとを、光ディスクのセクタ単位でＤＲＡＭ１０５に一時格納しておき、光ディスクの記録動作に応じてＤＲＡＭ１０５からＤＭＡ／ＢＣＵ１０６を介して第１及び第２の生成用バッファ３０１，３０２へ転送することができる。これにより、回路動作の簡略化ができ、回路規模の削減をすることができる。
【００３０】
また、ＤＲＡＭ１０５のサブコードＰデータとサブコードＱデータとをＤＭＡ／ＢＣＵ１０６からセレクタ３０４で第１及び第２の生成用バッファ３０１，３０２に転送し、次のセクタの記録用に、転送した前記サブコードＱデータをもとにアドレス情報を取得し、ＣＰＵ１０９でインクリメント、デクリメント処理を行い、ＤＲＡＭ１０５に一時格納しないで、前記サブコードＰデータと前記サブコードＱデータとを、光ディスクの記録動作に応じて再び第１及び第２の生成用バッファ３０１，３０２に転送することも可能である。これにより、ＤＲＡＭ１０５からの読み出しアクセスを低減することができる。
【００３１】
また、光ディスクの記録動作に応じて、ＣＰＵ１０９で生成したサブコードＰデータとサブコードＱデータとを、ＤＲＡＭ１０５に一時格納しないで第１及び第２の生成用バッファ３０１，３０２に転送することも可能である。これにより、ＤＲＡＭ１０５からの読み出しアクセスを低減することができ、サブコード生成を高速化できる。
【００３２】
また、光ディスクの記録動作に応じて、サブコードＰデータ及びサブコードＱデータとして連続して同一データを光ディスクに記録する場合、第１及び第２の生成用バッファ３０１，３０２のデータを再利用することも可能である。これにより、回路規模を削減し、ＤＲＡＭ１０５からの読み出しアクセスを低減することができ、サブコード生成を高速化できる。
【００３３】
図６は、図４中のＤＲＡＭ１０５へのデータ書き込みを説明するためのブロック図である。図６において、５０１はＣＤ記録装置を制御するホストＰＣ、５０２はＡＴＡ（ＡＴＡｔｔａｃｈｍｅｎｔ）又はＡＴＡＰＩ（ＡＴＡｔｔａｃｈｍｅｎｔｗｉｔｈＰａｃｋｅｔＩｎｔｅｒｆａｃｅ）プロトコルに従ってデータ送受信を行うホストＩＦである。ＤＭＡ／ＢＣＵ１０６において、５０５はメインデータに関するデータ転送量をカウントするための第１転送カウンタ、５０６はサブコードＰ−Ｗデータ又はサブコードＰ−Ｑデータに関するデータ転送量をカウントするための第２転送カウンタ、５０７は所定のアドレスにデータ格納するためのアドレス制御部、５０８はデータを転送するかしないかを制御するためのデータ転送許可制御部である。
【００３４】
図６の構成によれば、ホストＰＣ５０１から所定のデータ転送が開始され、ＤＲＡＭ１０５に格納する動作を開始する。このとき、ホストＰＣ５０１からはメインデータ２３５２Ｂや２０４８Ｂ、サブコードデータは、サブコードＰ−Ｗデータの９６Ｂや、サブコードＰ−Ｑデータ１６Ｂなどが転送されてくる。ホストＩＦ５０２で受け取ったデータは、ＤＭＡ／ＢＣＵ１０６に渡される。ＤＭＡ／ＢＣＵ１０６が、図２のようなメモリマップにおいて、ＤＲＡＭ１０５の所定アドレスにメインデータとサブコードデータとを第１転送と第２転送とに分けて格納していく。このとき、各カウンタ５０５，５０６のカウントに応じてアドレス制御５０７を行い、ＤＲＡＭ１０５に対して、所望のアドレス、データを設定する。
【００３５】
通常時、データ転送許可制御部５０８は、ＤＲＡＭ１０５に対して、メインデータとサブコードデータとの双方を格納するために動作している。
【００３６】
ここで、前述のようにサブコードデータをＣＰＵ１０９で生成したり、第１及び第２の生成用バッファ３０１，３０２のデータ、又は、第１及び第２の保持用バッファ１０１，１０２のデータを再利用したりする場合、ＤＲＡＭ１０５のデータは、読み出しはされるが格納する必要はない。そこで、サブコードデータをＤＲＡＭ１０５に格納しないように、データ転送許可制御部５０８が、第２転送カウンタ５０６を用いる時だけＤＲＡＭ１０５に対して、アドレス、データを設定しないようにする。このとき、ＤＭＡ／ＢＣＵ１０６は、ホストＩＦ５０２との間のデータ転送を実施しており、ホストＩＦ５０２は、ホストＰＣ５０１との間の転送を継続しておくことができる。つまり、ホストＰＣ５０１との間では正常にデータ転送を行っているが、ＤＲＡＭ１０５にはデータを格納しないダミー転送とすることができる。
【００３７】
以上のように、図６の構成によれば、ホストＰＣ５０１から光ディスクのセクタ単位で連続して与えられるメインデータとサブコードデータとについて、与えられたメインデータをＤＲＡＭ１０５の所定アドレスに格納し、かつ与えられたサブコードデータの全部又は一部をＤＲＡＭ１０５に格納しないでダミー転送することができる。これにより、ＤＲＡＭ１０５への書き込みアクセスを低減することができる。
【００３８】
【発明の効果】
以上のように本発明によれば、保持用バッファ、生成用バッファ、ダミー転送手段を設けることにより、サブコード生成回路の規模削減、ＤＲＡＭアクセスの低減、消費電力の低減を達成することができる。
【図面の簡単な説明】
【図１】本発明に係るサブコード生成回路の構成例を示すブロック図である。
【図２】図１中のＤＲＡＭにおけるリング構造メモリマッピング図である。
【図３】図１のサブコード生成回路におけるデータ転送のタイミングチャートである。
【図４】本発明に係るサブコード生成回路の他の構成例を示すブロック図である。
【図５】図４のサブコード生成回路におけるデータ転送のタイミングチャートである。
【図６】図４中のＤＲＡＭへのデータ書き込みを説明するためのブロック図である。
【符号の説明】
１０１サブコードＰデータのための保持用バッファ（１ビット）
１０２サブコードＱデータのための保持用バッファ（９６ビット）
１０３サブコードＲ−Ｗデータのための保持用バッファ（６ビット）
１０４カウンタ
１０５ＤＲＡＭ
１０６ＤＭＡ／ＢＣＵ
１０７，１０８セレクタ
１０９ＣＰＵ
１１０スクランブル回路
１１１ＣＩＲＣエンコード回路
１１２ＥＦＭ変調回路
３０１サブコードＰデータのための生成用バッファ（１ビット）
３０２サブコードＱデータのための生成用バッファ（９６ビット）
３０３サブコードＱデータのためのＣＲＣ演算回路
３０４，３０５セレクタ
５０１ホストＰＣ
５０２ホストＩＦ
５０５，５０６転送カウンタ
５０７アドレス制御部
５０８データ転送許可制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus for recording data on an optical disc such as a CD-ROM, CD-R, CD-DA, and CD-RW, and more particularly to a circuit technique related to subcode generation when processing data to be written on an optical disc. Is.
[0002]
[Prior art]
In each sector of the optical disc, subcode data is recorded together with main data. The subcode data uses 96 bytes and consists of data represented by symbols such as P, Q, R, S, T, U, V, and W. The subcode P data is, for example, information related to music between music pieces (pauses or gaps), and is either 1 or 0. The subcode Q data includes time information, address information, MCN, and the like.
[0003]
When writing data to the optical disk, the storage location in the DRAM, which is a large-capacity memory for temporary storage of data, is divided into a plurality of pages, and each page contains main data and subcode data for one sector of the optical disk. Is stored in a one-to-one correspondence.
[0004]
A conventional subcode generation circuit generates time information even when generating subcode data including subcode Q data that may indicate time information or information other than time information. In this case, the automatic generation cycle of the subcode Q data is prevented from being interrupted (see Patent Document 1).
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-100074
[Problems to be solved by the invention]
The conventional subcode generation circuit includes a plurality of subcode Q data generation units. And since all the production | generation parts are operate | moving simultaneously in order to maintain real-time property, it had the fault that a circuit scale increases and power consumption tends to become large.
[0007]
The conventional subcode generation circuit performs a process according to the purpose on the data in the DRAM and sequentially records the data on the optical disk when the data is ready. Therefore, the conventional subcode generation circuit previously holds control data for generating main data and subcode data in a one-to-one relationship in the DRAM. That is, since access to the DRAM occurs every sector of the optical disk, there is a disadvantage that access to the DRAM occurs frequently.
[0008]
As a form of subcode generation, the data generated by the host PC is received by the CD recording device (drive) according to the transfer form from the host PC stipulated in the Orange Book, and recorded on the optical disc as it is. There is a form in which code data is generated and recorded on an optical disc. When subcode data is generated by the drive itself and recorded on the optical disc, it is necessary to rewrite all or part of the data received from the host PC and record it on the optical disc. In the conventional subcode generation circuit, even when the subcode RW data is set to a fixed value and recorded on the optical disk, data write access and data read access are performed on the DRAM. In other words, when data is generated by the drive itself and recorded on the optical disc, the data from the host PC does not need to be stored in the DRAM, but is managed one-on-one with the main data, so that it is unnecessary data. On the other hand, access to the DRAM occurs.
[0009]
An object of the present invention is to achieve a reduction in the size of a subcode generation circuit, a reduction in DRAM access, and a reduction in power consumption.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a subcode generation circuit according to the present invention includes a memory for temporarily storing main data and subcode data given in units of sectors of an optical disc, and one sector for subcode P data. A first holding buffer for holding 1-bit data, a second holding buffer for holding 96-bit data for one sector for subcode Q data, and subcode RW data A third holding buffer for holding 6-bit data for one sector, a counter for subcode Q data, and means for sequentially transferring data in the second holding buffer according to the counter And subcode data is transferred from either the memory or the first to third holding buffers to the EFM modulation circuit when data is recorded on the optical disk. It is obtained by a further comprising a means for switching.
[0011]
Further, subcode data generating means for generating at least subcode P data and subcode Q data in an independent operation independent of the recording speed of the optical disc, and one sector for the generated subcode P data A first generation buffer for holding 1-bit data, a second generation buffer for holding 96-bit data for one sector for the generated subcode Q data, and a second CRC calculation circuit that performs CRC calculation simultaneously with writing data to the generation buffer, means for selecting whether or not to write back the result of the CRC calculation to the memory, and the first and second generations The subcode generation circuit may be provided with means for batch transferring data from the buffer to the first and second holding buffers.
[0012]
Further, for main data and subcode data continuously given in units of sectors of the optical disc, the given main data is stored at a predetermined address of the memory, and all or part of the given subcode data is Means for performing dummy transfer without storing in the memory may be provided in the subcode generation circuit.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a subcode generation circuit according to an embodiment of the present invention in a CD recording apparatus will be described with reference to the drawings.
[0014]
FIG. 1 shows a configuration example of a subcode generation circuit according to the present invention. In FIG. 1, 101 is a first holding buffer for holding 1-bit data for one sector for subcode P data, and 102 is for holding 96-bit data for one sector for subcode Q data. Second holding buffer 103, a third holding buffer 103 for holding 6 bits of data for one sector for subcode RW data, 104 a counter for subcode Q data, 105 an optical disc DRAM, which is a large-capacity memory for temporarily storing main data and subcode data given in sector units, DMA / BCU for data transfer in sector units, and 107 main data and subcode data Is a selector for switching according to the transfer destination, 108 is a selector for replacing subcode data, 109 is a sub CPU for generating code data and storing it in the holding buffers 101, 102, 103, 110 is a scramble circuit for main data, 111 is a CIRC encoding circuit, 112 is an EFM modulation process that receives main data and subcode data This is an EFM modulation circuit. The output of the EFM modulation circuit 112 is given to a data recording laser drive circuit (not shown) via a circuit for generating a waveform corresponding to a medium such as CD-R or CD-RW. The CPU 109 is a DSP, a microcontroller, or the like.
[0015]
FIG. 2 shows a memory mapping of the ring structure in the DRAM 105 in FIG. In each page as shown in FIG. 2, the DRAM 105 stores control information such as an encoding method in addition to main data (2352 bytes) and subcode P-W data (96 bytes) at a predetermined address. Yes. Others are work areas. Note that “B” in FIG. 2 means a byte.
[0016]
According to the subcode generation circuit of FIG. 1, first, main data and subcode P-W data stored at a predetermined address of the DRAM 105 are read out each time the DMA / BCU 106 reads 24B of main data. Data reading is sequentially performed at a rate of reading 1B of W data. The transfer destination is switched between main data and subcode data by adding a control signal indicating main data and subcode data by the selector 107.
[0017]
The first to third holding buffers 101, 102, and 103 hold the data generated by the CPU 109, respectively. When the memory mapping as shown in FIG. 2 is performed in the DRAM 105, the CPU 109 may read out and transfer the stored SubQ 10B, or the CPU 109 itself may perform data increment and decrement calculation using the read data as an initial value. In synchronization with the transfer of the subcode data, the counter 104 increments and outputs pointer data corresponding to the value of the counter 104 to the selector 108. The second holding buffer 102 has 96-bit data. If the counter 104 is 0, the 0th bit data, if the counter 104 is 1, the 1st bit data, and if the counter 104 is n, the nth bit is stored. Are output (n = 0 to 95). The counter 104 operates in the range of 0 to 95. Since the first and third holding buffers 101 and 103 have the same data during recording of one sector of the optical disc, they do not have a counter and output a fixed value to the selector 108 within the same sector.
[0018]
The selector 108 selects the output data from the first to third holding buffers 101, 102, 103 or the subcode data switched by the selector 107 from the DMA / BCU 106, and transfers it to the EFM modulation circuit 112. . The selector 108 can perform the selection operation independently of any of the subcode P data, the subcode Q data, and the subcode RW data. Thus, for example, when the selector 108 selects the output from the second holding buffer 102 only for the subcode Q data, the subcode P data and the subcode RW data are the data stored in the DRAM 105. Can be recorded on the optical disc, and only the subcode Q data can be generated by the CPU 109 and the data held in the second holding buffer 102 can be recorded on the optical disc. When the CPU 109 generates all the subcode data and records it on the optical disc, the DMA / BCU 106 does not need to read the subcode P-W data from the DRAM 105.
[0019]
The transfer destination of main data is switched by the selector 107, scrambled by the scramble circuit 110 as necessary, encoded by the CIRC encode circuit 111, and transferred to the EFM modulation circuit 112.
[0020]
Note that the bus width can be expanded in accordance with the operation speed and transfer rate, and the selector 108 can be increased in parallel with the expansion of the bus to be parallel. For example, in the method of transferring the transfer bus width in order of 4 bits, it is possible to prepare four selectors 108 and increase the counter 104 by 4 units.
[0021]
FIG. 3 is a timing chart of data transfer in the subcode generation circuit of FIG. In FIG. 3, a main page pointer and a subcode page pointer indicate pages of the ring structure memory mapping of FIG. When the EFM modulation circuit 112 generates the SYNC data S0 and S1 of the subcode, the CPU 109 sets data in the first to third holding buffers 101, 102, and 103.
[0022]
When the DMA / BCU 106 sequentially reads out main data and subcode P-W data stored at a predetermined address in the DRAM 105 at a rate of reading 1 Bbyte of subcode data every time the main data is read out of 24 bytes, Using the code data as a reference, the counter 104 is incremented to 95 each time the sub code data is transferred. For example, when the data generated by the CPU 109 as the subcode P data and the subcode Q data is recorded on the optical disc, a part of the subcode P-W data is replaced by the selector 108 and recorded. When recording the next page, set the data in the same way.
[0023]
As described above, according to the subcode generation circuit of FIG. 1, when the subcode P data and the subcode Q data are separately generated by the CPU 109 and the subcode RW data is set to a fixed value, the access to the DRAM 105 is performed. The subcode data can be transferred from the first to third holding buffers 101, 102, 103 to the EFM modulation circuit 112 via the selector 108 without performing the above. As a result, the number of read accesses to the DRAM 105 can be reduced.
[0024]
Also, while transferring the subcode data from the DRAM 105, the subcode data is replaced with data from the first to third holding buffers 101, 102, 103 by the selector 108, so that the EFM modulation circuit 112 receives the subcode data. Can also be transferred. As a result, it is possible to deal with all types of subcode generation, so that the circuit scale can be reduced.
[0025]
FIG. 4 shows another configuration example of the subcode generation circuit according to the present invention. 1 is different from the configuration of FIG. 1 in that a first generation buffer 301 for holding 1-bit data for one sector for subcode P data is provided in the second stage in the preceding stage of the first holding buffer 101. The second generation buffer 302 for holding 96 bits of data for one sector for subcode Q data is provided in the preceding stage of the buffer 102, and data is written to the second generation buffer 302 at the same time. This is the point that a CRC calculation circuit 303 that performs CRC calculation is provided. The CPU 109 generates in advance at least subcode P data and subcode Q data in an independent operation independent of the recording speed of the optical disc, and holds these data in the first and second generation buffers 301 and 302. Can be made. Data can be collectively transferred from the first and second generation buffers 301 and 302 to the first and second holding buffers 101 and 102. Further, the selector 304 can select the transfer to the first and second generation buffers 301 and 302 from the data generated by the CPU 109 or the data of the DMA / BCU 106. Further, the selector 305 can select whether to write back the result of the CRC operation to the DRAM 105 or not.
[0026]
In the data transfer timing chart of FIG. 3 described above, when the EFM modulation circuit 112 generates the SYNC data S0 and S1 of the subcode, the CPU 109 stores data in the first to third holding buffers 101, 102, and 103. However, if it is desired to generate the subcode data by an independent operation independent of the recording speed, the CPU 109 generates the data in advance and sets it in the first and second generation buffers 301 and 302. If necessary, the CRC calculation circuit 303 for the subcode Q data is operated, and the result is written back to the second generation buffer 302. Further, the subcode P data and the subcode Q data stored in the DRAM 105 may be stored in the first and second generation buffers 301 and 302 by the selector 304. At this time, if necessary, the CRC calculation circuit 303 for the subcode Q data is operated, and the result is written back to the second generation buffer 302. After the CRC operation circuit 303 is operated, the generation result and the CRC operation result may be written back to a predetermined address of the DRAM 105 by the selector 305.
[0027]
FIG. 5 is a timing chart of data transfer in the subcode generation circuit of FIG. According to FIG. 5, data is generated in advance by the CPU 109 and set in the first and second generation buffers 301 and 302. Then, the CRC calculation circuit 303 calculates the CRC and writes it back to the second generation buffer 302. When the transfer of the main data and the subcode data is started, the data set in the first and second generation buffers 301 and 302 are transferred to the first and second holding buffers 101 and 302 at the first timing. The data is transferred to 102 in batch. After being transferred to the first and second holding buffers 101 and 102, predetermined data is recorded on the optical disc in real time according to the recording operation of the optical disc.
[0028]
The data generated by the CPU 109 can be selected by the selector 305 to be written back to the DRAM 105 or not to be written back. In the meantime, the CPU 109 generates subcode P data and subcode Q data for the next sector and transfers them to the first and second generation buffers 301 and 302. Here, the data transferred from the DMA / BCU 106 may be set by the selector 304 as the data transferred to the first and second generation buffers 301 and 302. In this case, the CPU 109 does not need to generate data.
[0029]
As described above, according to the subcode generation circuit of FIG. 4, the subcode P data and the subcode Q data generated in advance by the CPU 109 are temporarily stored in the DRAM 105 in units of sectors of the optical disk, and the optical disk recording operation is performed. Accordingly, the data can be transferred from the DRAM 105 to the first and second generation buffers 301 and 302 via the DMA / BCU 106. Thereby, the circuit operation can be simplified and the circuit scale can be reduced.
[0030]
Further, the subcode P data and the subcode Q data of the DRAM 105 are transferred from the DMA / BCU 106 to the first and second generation buffers 301 and 302 by the selector 304 and transferred to the next sector for recording. Address information is obtained based on the code Q data, incremented and decremented by the CPU 109, and temporarily stored in the DRAM 105. The subcode P data and the subcode Q data are changed according to the recording operation of the optical disc. It is also possible to transfer the data to the first and second generation buffers 301 and 302 again. As a result, read access from the DRAM 105 can be reduced.
[0031]
Further, according to the recording operation of the optical disc, the subcode P data and the subcode Q data generated by the CPU 109 can be transferred to the first and second generation buffers 301 and 302 without being temporarily stored in the DRAM 105. It is. Thereby, read access from the DRAM 105 can be reduced, and subcode generation can be speeded up.
[0032]
Further, when the same data is continuously recorded on the optical disc as the subcode P data and the subcode Q data according to the recording operation of the optical disc, the data in the first and second generation buffers 301 and 302 are reused. It is also possible. Thereby, the circuit scale can be reduced, read access from the DRAM 105 can be reduced, and subcode generation can be speeded up.
[0033]
FIG. 6 is a block diagram for explaining the data writing to the DRAM 105 in FIG. In FIG. 6, reference numeral 501 denotes a host PC that controls the CD recording apparatus, and reference numeral 502 denotes a host IF that performs data transmission and reception in accordance with an ATA (AT Attachment) or ATAPI (AT Attachment with Packet Interface) protocol. In the DMA / BCU 106, reference numeral 505 denotes a first transfer counter for counting a data transfer amount relating to main data, and reference numeral 506 denotes a second transfer for counting a data transfer amount relating to subcode P-W data or subcode PQ data. A counter 507 is an address control unit for storing data at a predetermined address, and 508 is a data transfer permission control unit for controlling whether or not to transfer data.
[0034]
According to the configuration of FIG. 6, predetermined data transfer is started from the host PC 501 and the operation of storing in the DRAM 105 is started. At this time, main data 2352B and 2048B and subcode data 96B of subcode P-W data, subcode P-Q data 16B, and the like are transferred from the host PC 501. Data received by the host IF 502 is passed to the DMA / BCU 106. The DMA / BCU 106 stores main data and subcode data at a predetermined address in the DRAM 105 in a memory map as shown in FIG. At this time, address control 507 is performed in accordance with the counts of the counters 505 and 506 to set desired addresses and data in the DRAM 105.
[0035]
At normal time, the data transfer permission control unit 508 operates to store both main data and subcode data in the DRAM 105.
[0036]
Here, as described above, the sub-code data is generated by the CPU 109, the data of the first and second generation buffers 301 and 302, or the data of the first and second holding buffers 101 and 102 are regenerated. When used, the data in the DRAM 105 is read but not required to be stored. Therefore, in order not to store the subcode data in the DRAM 105, the data transfer permission control unit 508 prevents the address and data from being set in the DRAM 105 only when the second transfer counter 506 is used. At this time, the DMA / BCU 106 performs data transfer with the host IF 502, and the host IF 502 can continue transfer with the host PC 501. In other words, data transfer can be normally performed with the host PC 501, but dummy transfer in which no data is stored in the DRAM 105 can be performed.
[0037]
As described above, according to the configuration of FIG. 6, for main data and subcode data continuously given from the host PC 501 in units of sectors of the optical disk, the given main data is stored at a predetermined address of the DRAM 105, and Dummy transfer can be performed without storing all or part of the given subcode data in the DRAM 105. Thereby, the write access to the DRAM 105 can be reduced.
[0038]
【The invention's effect】
As described above, according to the present invention, by providing the holding buffer, the generation buffer, and the dummy transfer means, it is possible to reduce the scale of the subcode generation circuit, the DRAM access, and the power consumption.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration example of a subcode generation circuit according to the present invention.
FIG. 2 is a ring structure memory mapping diagram in the DRAM of FIG. 1;
FIG. 3 is a timing chart of data transfer in the subcode generation circuit of FIG. 1;
FIG. 4 is a block diagram showing another configuration example of the subcode generation circuit according to the present invention.
FIG. 5 is a timing chart of data transfer in the subcode generation circuit of FIG. 4;
6 is a block diagram for explaining data writing to the DRAM in FIG. 4; FIG.
[Explanation of symbols]
101 Holding buffer for subcode P data (1 bit)
102 Buffer for holding subcode Q data (96 bits)
103 Holding buffer for subcode RW data (6 bits)
104 counter 105 DRAM
106 DMA / BCU
107, 108 Selector 109 CPU
110 Scramble circuit 111 CIRC encode circuit 112 EFM modulation circuit 301 Buffer for generating subcode P data (1 bit)
302 Buffer for generating subcode Q data (96 bits)
303 CRC calculation circuits 304 and 305 for subcode Q data Selector 501 Host PC
502 Host IF
505, 506 Transfer counter 507 Address control unit 508 Data transfer permission control unit

Claims

光ディスクにデータを記録するための装置において、前記光ディスクに書き込むデータを処理する際に用いられるサブコード生成回路であって、
前記光ディスクのセクタ単位で与えられたメインデータとサブコードデータとを一時格納するためのメモリと、
サブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の保持用バッファと、
サブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の保持用バッファと、
サブコードＲ−Ｗデータ用の１セクタ分の６ビットデータを保持するための第３の保持用バッファと、
前記サブコードＱデータ用のカウンタと、
前記カウンタに従って前記第２の保持用バッファのデータを順に転送するための手段と、
前記光ディスクへのデータ記録に際し、前記メモリと前記第１〜第３の保持用バッファとのいずれからＥＦＭ変調回路にサブコードデータを転送するかを切り替えるための手段とを備えたことを特徴とするサブコード生成回路。In an apparatus for recording data on an optical disc, a subcode generation circuit used when processing data to be written on the optical disc,
A memory for temporarily storing main data and subcode data given in units of sectors of the optical disc;
A first holding buffer for holding 1-bit data for one sector for subcode P data;
A second holding buffer for holding 96 bits of data for one sector for subcode Q data;
A third holding buffer for holding 6-bit data for one sector for subcode RW data;
A counter for the subcode Q data;
Means for sequentially transferring data in the second holding buffer according to the counter;
And a means for switching whether to transfer the subcode data from the memory or the first to third holding buffers to the EFM modulation circuit when recording data on the optical disc. Subcode generation circuit.

請求項１記載のサブコード生成回路において、
サブコードＰデータとサブコードＱデータとを別途生成し、かつサブコードＲ−Ｗデータを固定値とするとき、前記メモリのアクセスを行わず、前記第１〜第３の保持用バッファから前記ＥＦＭ変調回路にサブコードデータを転送することを特徴とするサブコード生成回路。The subcode generation circuit according to claim 1, wherein
When subcode P data and subcode Q data are separately generated and the subcode RW data is set to a fixed value, the memory is not accessed and the EFM is stored in the first to third holding buffers. A subcode generation circuit which transfers subcode data to a modulation circuit.

請求項１記載のサブコード生成回路において、
前記メモリからサブコードデータを転送しながら、該サブコードデータを前記第１〜第３の保持用バッファからのデータに置き換えることにより、前記ＥＦＭ変調回路にサブコードデータを転送することを特徴とするサブコード生成回路。The subcode generation circuit according to claim 1, wherein
Subcode data is transferred to the EFM modulation circuit by transferring the subcode data from the memory while replacing the subcode data with data from the first to third holding buffers. Subcode generation circuit.

請求項１記載のサブコード生成回路において、
前記光ディスクの記録速度に依存しない独立した動作で少なくともサブコードＰデータとサブコードＱデータとを予め生成しておくためのサブコードデータ生成手段と、
生成されたサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の生成用バッファと、
生成されたサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の生成用バッファと、
前記第２の生成用バッファにデータを書き込むのと同時にＣＲＣ演算を行うＣＲＣ演算回路と、
前記ＣＲＣ演算の結果を前記メモリに書き戻す、又は、書き戻さないを選択するための手段と、
前記第１及び第２の生成用バッファから前記第１及び第２の保持用バッファへデータを一括転送するための手段とを更に備えたことを特徴とするサブコード生成回路。The subcode generation circuit according to claim 1, wherein
Subcode data generating means for generating in advance at least subcode P data and subcode Q data in an independent operation independent of the recording speed of the optical disc;
A first generation buffer for holding 1-bit data for one sector for the generated subcode P data;
A second generation buffer for holding 96 bits of data for one sector for the generated subcode Q data;
A CRC calculation circuit that performs CRC calculation simultaneously with writing data to the second generation buffer;
Means for selecting whether the result of the CRC operation is written back to the memory or not to be written back;
Means for transferring data from the first and second generation buffers to the first and second holding buffers in a batch.

請求項４記載のサブコード生成回路において、
前記サブコードデータ生成手段で生成したサブコードＰデータとサブコードＱデータとを、前記光ディスクのセクタ単位で前記メモリに一時格納しておき、前記光ディスクの記録動作に応じて前記メモリから前記第１及び第２の生成用バッファへ転送することを特徴とするサブコード生成回路。The subcode generation circuit according to claim 4, wherein
Subcode P data and subcode Q data generated by the subcode data generation means are temporarily stored in the memory in sector units of the optical disk, and the first code is read from the memory according to the recording operation of the optical disk. And a subcode generation circuit, wherein the subcode generation circuit transfers the data to the second generation buffer.

請求項４記載のサブコード生成回路において、
前記メモリのサブコードＰデータとサブコードＱデータとを前記第１及び第２の生成用バッファに転送し、次のセクタの記録用に、転送した前記サブコードＱデータをもとにアドレス情報を取得し、前記サブコードデータ生成手段でインクリメント、デクリメント処理を行い、前記メモリに一時格納しないで、前記サブコードＰデータと前記サブコードＱデータとを、前記光ディスクの記録動作に応じて再び前記第１及び第２の生成用バッファに転送することを特徴とするサブコード生成回路。The subcode generation circuit according to claim 4, wherein
The subcode P data and subcode Q data of the memory are transferred to the first and second generation buffers, and address information based on the transferred subcode Q data is recorded for recording the next sector. The subcode data is generated and incremented and decremented by the subcode data generation means, and the subcode P data and the subcode Q data are again stored in the memory according to the recording operation of the optical disc without being temporarily stored in the memory. A subcode generation circuit, wherein the subcode generation circuit transfers the first and second generation buffers.

請求項４記載のサブコード生成回路において、
前記光ディスクの記録動作に応じて、前記サブコードデータ生成手段で生成したサブコードＰデータとサブコードＱデータとを、前記メモリに一時格納しないで前記第１及び第２の生成用バッファに転送することを特徴とするサブコード生成回路。The subcode generation circuit according to claim 4, wherein
In accordance with the recording operation of the optical disc, the subcode P data and subcode Q data generated by the subcode data generation means are transferred to the first and second generation buffers without being temporarily stored in the memory. A subcode generation circuit characterized by the above.

請求項４記載のサブコード生成回路において、
前記光ディスクの記録動作に応じて、サブコードＰデータ及びサブコードＱデータとして連続して同一データを前記光ディスクに記録する場合、前記第１及び第２の生成用バッファのデータを再利用することを特徴とするサブコード生成回路。The subcode generation circuit according to claim 4, wherein
According to the recording operation of the optical disc, when the same data is continuously recorded on the optical disc as the subcode P data and the subcode Q data, the data in the first and second generation buffers is reused. A featured subcode generation circuit.

請求項４記載のサブコード生成回路において、
前記光ディスクのセクタ単位で連続して与えられるメインデータとサブコードデータとについて、与えられたメインデータを前記メモリの所定アドレスに格納し、かつ与えられたサブコードデータの全部又は一部を前記メモリに格納しないでダミー転送するための手段を更に備えたことを特徴とするサブコード生成回路。The subcode generation circuit according to claim 4, wherein
With respect to main data and subcode data continuously given in sector units of the optical disc, the given main data is stored at a predetermined address of the memory, and all or part of the given subcode data is stored in the memory A subcode generation circuit, further comprising means for performing dummy transfer without storing in the subcode.