JP2005011899A - Lead frame and electronic component using the same - Google Patents
Lead frame and electronic component using the same Download PDFInfo
- Publication number
- JP2005011899A JP2005011899A JP2003172338A JP2003172338A JP2005011899A JP 2005011899 A JP2005011899 A JP 2005011899A JP 2003172338 A JP2003172338 A JP 2003172338A JP 2003172338 A JP2003172338 A JP 2003172338A JP 2005011899 A JP2005011899 A JP 2005011899A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- disk
- connecting piece
- lead frame
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、リードフレーム及びそれを用いた電子部品に関する。
【0002】
【従来の技術】
リードフレームは、ディスクリート基板に実装されるディスクリート用電子部品に用いられる。このディスクリート用電子部品は、本体が半導体デバイスからなるチップ(以下、単にチップという)で構成され、このチップがリードフレームに搭載されると共にリードワイヤを用いて配線され、その後、全体が樹脂でモールドされて構成されている。
【0003】
ところで、リードフレームは、チップが搭載される板状のディスク部と、ディスクリート用電子部品の外部への電気的な接続端子として機能するリード部とを備えている。そして、ディスク部は、その上に搭載されるチップの放熱のために(主にヒートシンクとして機能する)、比較的厚く形成されている。一方、リード部は、それを差し込むソケット等の規格に従って、比較的薄く形成されている。つまり、リードフレームでは、ディスク部の厚みがリード部の厚みよりも厚く形成されている。
【0004】
このリードフレームは、一般に、圧延によって製造されている。しかし、この圧延によってリードフレームを製造するためには、均一な厚みを有する板材から互いに厚みの異なるディスク部及びリード部を圧延によって形成しなければならない。そのため、圧延によりリードフレームを製造する場合、その製造工程が多くなり、そのため製造コストが高くなるという問題が生じる。
【0005】
そこで、ディスク部とリード部とを別々に製造し、その後、両者を互いに接合(カシメ接合)することによってリードフレームを得る製造方法が提案されている(例えば、特許文献1参照)。この従来のリードフレームの製造方法によれば、厚みの異なるディスク部とリード部とを別々に製造し、その後、前記ディスク部と前記リード部とを接合するので、その製造工程は簡略化される。つまり、リードフレームの製造コストが低減される。
【0006】
【特許文献1】
特開2002−141393号公報(第三頁、第一図)
【0007】
【発明が解決しようとする課題】
ところで、リードフレームを用いる電子部品の製造においては、その電子部品の大きさを変えずに、従来以上に大きなチップを搭載するための技術開発が重要な課題となっている。その理由は、従来以上に大きなチップ、即ち、従来以上の電気的性能を有するチップを従来と同等の大きさのリードフレームに搭載することによって、従来以上の電気的性能を有する従来と同等の大きさの電子部品を構成することが可能になるからである。
【0008】
しかし、上述した従来のリードフレームの製造方法では、ディスク部の一部がディスク部とリード部との接合のために使用されている。又、ディスク部とリード部との電気的接続信頼性及び機械的信頼性を高めるために、ディスク部とリード部との接合面積が広げられている。そのため、ディスク部のチップが搭載可能な部分の面積が減少している。そして、このディスク部の面積の減少によって、ディスク部に搭載することが可能なチップの大きさに限界が生じるという問題が発生していた。
【0009】
本発明は、上記のような課題を解決するためになされたものであり、大きなチップが搭載可能な従来と同様の大きさのリードフレーム及びそれを用いた電子部品を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るリードフレームは、電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部の厚みより薄い厚みを有する、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備えたリードフレームにおいて、前記ディスク部は外周に凸部を有し、該凸部と前記リード部とが重ね合わされて接続されている(請求項1)。かかる構成とすると、ディスク部のチップが搭載される部分の面積が狭くなるのを防止することが可能になる。そのため、従来以上に大きいチップをディスク部に搭載することが可能になる。
【0011】
前記凸部の厚みは、前記ディスク部本体の厚みよりも薄く形成されていてもよい(請求項2)。かかる構成とすると、ディスク部とリード部とを例えば超音波溶接する場合、凸部の厚みがディスク部本体より薄いので、その分、凸部が潰れ易くなる。そのため、超音波溶接がより一層し易くなる。
【0012】
又、前記凸部と前記リード部とが超音波溶接によって接続されていてもよい(請求項3)。かかる構成とすると、印加する超音波が凸部とリード部との接合部分若しくはその近傍に集中するため、凸部とリード部との超音波溶接を確実に行うことが可能になる。
【0013】
又、前記凸部と前記リード部とがカシメ接合によって接続されていてもよい(請求項4)。かかる構成とすると、カシメ接合を行う位置がチップ搭載部からより一層隔離されるので、カシメ接合を行う際のチップやリードワイヤ等の破損を防止することができる。
【0014】
又、本発明に係る電子部品は、請求項1乃至4の何れかのリードフレームと電子部品の本体であるチップとを備え、前記リードフレームのディスク部に前記チップが搭載され、該チップが前記リード部に電気的に接続されている(請求項5)。かかる構成とすると、ディスク部本体に凸部が加わることから、ディスク部全体の面積が従来以上に大きくなる。そのため、電子部品の放熱特性を改善することが可能になる。又、大きなチップ、即ち、電気的特性が改善されたチップが搭載された従来と同様の大きさの電子部品を提供することが可能になる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
本実施の形態では、ディスク部とリード部とがカシメ接合されることによってリードフレームが構成される形態について説明する。
【0016】
図1は、本発明の実施の形態1に係るリードフレーム及び電子部品の構成を示す斜視図である。又、図2は、図1のI−I線に沿った断面図である。尚、本発明の実施の形態では、便宜上、リードフレーム3の第一〜第三のリード4〜6の延在方向をリードフレーム3の縦方向(X方向)とし、又、平面視において縦方向に直交する方向を横方向(Y方向)と定義する。
【0017】
図1及び図2に示すように、本実施の形態に係るリードフレーム3は、ディスクリート電子部品としてのパワートランジスタに用いられる。このリードフレーム3は、ディスク部1とリード部2とを有している。
【0018】
ディスク部1は略矩形状の平坦な板状に形成され、そのリード部2に近い側(以下、リード部側という)の約半分に一対の溝43の間に位置するようにチップ搭載部10が形成され、リード部2に遠い側の約半分の中央部に位置決め孔9が形成されている。そして、このディスク部1におけるリード部側の端面1aの所定の位置からは、本発明を特徴づける凸部42が突出している。この凸部42は、平面視において略矩形状の形状を有している。又、この凸部42は基本的に平坦な板状に形成されており、その所定の位置からは、後述する二つの突起17,18が突出している。尚、図1及び図2に示すディスク部1は半完成状態が示されており、このディスク部1がブリッジ38によって所定数連結されてディスク連結片36が形成されている。
【0019】
又、リード部2も、図1及び図2には半完成状態が示されている。即ち、リード部2は、中央に位置する第一のリード4と、その両側に位置する第二のリード5及び第三のリード6とを有している。各リード4,5,6は、図1において実線及びそれに続く二点鎖線で示されるように、何れも、略一定幅の本体部の先端にそれより幅広の頭部が形成された形状を有している。そして、これらのリード4,5,6及びこれらの組がブリッジ39によって連結されてリード連結片37が形成されている。このリード連結片37では、第一のリード4が第二のリード5及び第三のリード6よりも突出するように形成され、その先端部4bが段差部4aによって一段低く形成されている。第一のリード4の先端部4bは、ここでは平面視において逆台形状に形成されている。又、リード連結片37の、最終的に第一〜第三のリード4〜6となる部分の間に位置するように、位置決め孔7及び8が形成されている。
【0020】
リード連結片37はここでは均一な厚みに形成されており、厚みt3を有している。一方、ディスク連結片36は、ディスク部1の端面1aから突出する凸部42が基本的に厚みt2を有し、他の部分が厚みt1を有するように構成されている。尚、ここでは、厚みt2は厚みt1より薄く、又、厚みt3は厚みt2より薄く形成されている。ディスク連結片36及びリード連結片37に設けられた位置決め孔7〜9は、カシメ工程の前後においてディスク連結片36及びリード連結片37を加工する際の位置決めに用いられる。
【0021】
そして、リード連結片37の第一のリード4の先端部4bが、ディスク部1から突出する凸部42の上面の中央部にカシメ接合によって接続されている。ここで、符号34は、このカシメ接合による接合部分を示している。これにより、ディスク部1がリード部2、即ち、リード連結片37より、段差部4aとリード連結片37の厚みt3との和に相当する高さだけ低く位置せしめられている。
【0022】
尚、ディスク部1、ひいてはディスク連結片36は、ここでは銅で構成されている。又、第一〜第三のリード4〜6、ひいてはリード連結片37は、ここではニッケルメッキされた銅で構成されている。
【0023】
又、ディスク部1のチップ搭載部10には、電子部品としてのパワートランジスタの本体を構成するチップ11が半田16を用いて固定されている。このチップ11には上面に一対のパッド12,13が形成されており、この一対のパッド12,13が、それぞれ、金製のリードワイヤ14,15を用いて、第二のリード5及び第三のリード6に接続されている。これにより、ディスクリート用電子部品としてのパワートランジスタが半完成状態となっている。尚、この後、この半完成状態のパワートランジスタは、ディスク部1及び第一〜第三のリード4〜6が個々に分離され、第一〜第三のリード4〜6の先端から所定長に渡る部分が外部に突出するようにして樹脂によりモールドされて完成される。
【0024】
ここで、カシメ接合部分34におけるディスク部1から突出する凸部42と第一のリード4の先端部4bとの接合構造について説明する。
【0025】
図3は、本発明の実施の形態1に係るカシメ接合部分34の一部を切り欠いて示す模式図である。尚、接合構造を分かり易く説明するために、一部を透視的に図示している。
【0026】
図3に示すように、凸部42からは、その所定の部分がエンボス加工によって裏面から打ち出されてなる円柱状の突起17,18が突出している。一方、第一のリード部4の先端部4bには、前記突起17,18が嵌合可能な貫通孔40,41が、突起17,18間のピッチと同じピッチで形成されている。そして、凸部42に設けられた前記突起17,18が第一のリード部4の先端部4bに設けられた貫通孔40,41に嵌合し、かつ突起17,18の頭頂部19,20のここでは略中心部がカシメられることによって、ディスク部1の凸部42と第一のリード部4の先端部4bとがカシメ接合されている。つまり、先端が円錐状に尖ったカシメ用矢で突起17,18の頭頂部19,20を上方から叩くことによって突起17,18は軸方向に圧縮されると共に半径方向に幅広く塑性変形し、これによって突起17,18の外周面は第一のリード部4の先端部4bに設けられた貫通孔40,41の内周面に接触するようになる。又、突起17,18の頭頂部19,20はカシメによって略半径方向に幅広く押し広げられるように塑性変形しており、これによって第一のリード部の先端部4bをディスク部1の凸部42に対して強固に止着している。そして、このようにして、ディスク部1と第一のリード部4とがカシメ接合によって相互に接合されている。尚、突起17,18及び貫通孔40,41の数は任意である。又、それらの断面形状も任意である。
【0027】
次に、ディスク部1とリード部2とのカシメ接合方法について説明する。
【0028】
図4は、図1に示したリードフレーム3を製造するためのディスク連結片とリード連結片との構成を示す図であって、(a)はディスク連結片を示す平面図であり、(b)はリード連結片を示す平面図である。又、図5は、ディスク連結片とリード連結片とをカシメ接合する状態を示す模式図である。更に、図6は、カシメ接合されたディスク連結片とリード連結片とを示す平面図である。尚、図4においては、便宜上、X方向及びY方向を図に示すように定義する。
【0029】
リードフレーム3を製造するためには、先ず、図4に示すように、ディスク連結片36とリード連結片37とが用意される。ディスク連結片36は、ディスク部1がブリッジ38によってY方向に所定数連結されて構成されている。このディスク連結片36は、例えば銅製の平板状の素材を、順送金型を取り付けた高速プレス機でプレスすることにより製造される。一方、リード連結片37は、第一〜第三のリード4〜6の組が、ディスク連結片36におけるディスク部1の数と同じ数だけ連結されて構成されている。このリード連結片37は、例えば銅製の平板状の素材に数ミクロン厚のニッケルメッキを施した後、それを、順送金型を取り付けた高速プレス機でプレスすることにより製造される。そして、ディスク連結片36を構成するディスク部1から突出する凸部42には、前述の通り、突起17,18が形成されている。又、リード連結片37における第一のリード4の先端部4bには、前述の通り、前記突起17,18に対応する位置に、貫通孔40,41が形成されている。尚、ここでは、突起17,18の直径は各々0.4mmとされ、又、高さは各々0.5mmに形成されている。又、貫通孔40,41の孔径は各々0.6mmに形成されている。
【0030】
次に、図5に示すようにして、このディスク連結片36とリード連結片37とが重ね合わされる。この時、ディスク連結片36とリード連結片37とは、第一のリード4の先端部4bに形成された貫通孔40,41を、ディスク部1から突出する凸部42の上面に形成された突起17,18が挿通するようにして、相互に重ね合わされる。又、ディスク連結片36、リード連結片37、及び、凸部42と先端部4bとの重ね合わせ部は、受け部材26の上面に立設された段付円柱状のパイロット兼受けピン21,22、及び、円柱状の受けピン24によってその下面が支持される。この時、ディスク連結片36の位置決め孔9にパイロット兼受けピン21が挿入され、かつリード連結片37の位置決め孔8にパイロット兼受けピン22が挿入される。このパイロット兼受けピン21,22は、それぞれに対応する位置決め孔9,8に嵌合するピン径を有し、かつ、段部21a,22aを有しているので、位置決め孔9,8にパイロット兼受けピン21,22が挿入されることによって、ディスク連結片36及びリード連結片37が、それぞれ、厚みに垂直な方向に位置決めされると共に、段部21a,22aによって下方より支持される。更に、突起17,18の下方には、突起17,18がカシメ用矢23によって上方からカシメられる際に、ディスク連結片36及びリード連結片37、及び、凸部42と先端部4bとの重ね合わせ部が上下方向に変位しないように、受けピン24によって下方より支持される。
【0031】
上記の如くしてディスク連結片36及びリード連結片37が固定された後、ディスク連結片36のディスク部1の凸部42に設けられた突起17,18の上面に、カシメ用矢23が所定の圧力及び速度で押し付けられる。このカシメ用矢23は先端が円錐状に尖っており、カシメ装置27のヘッド25に装着されている。カシメ装置27は、例えばプレス機で構成される。
【0032】
そして、図5に示す状態で、カシメ装置27が操作されると、カシメ用矢23によって突起17,18の頭頂面の略中央部が押圧される。このカシメ用矢23による押圧力により突起17,18がその軸方向及び半径方向に塑性変形して、ディスク部1から突出する凸部42と第一のリード4の先端部4bとがカシメられ、ディスク部1とリード部2とが相互に接合される。尚、カシメ用矢23の先端形状を適宜選択することにより、突起17,18の塑性変形の態様を調整することができる。
【0033】
このカシメ接合によって得られたディスク連結片36とリード連結片37との接合物の状態を図6に示す。図6に示すように、ディスク連結片36とリード連結片37とは、前記カシメ接合によって好適に接合されている。
【0034】
次に、上記カシメ接合において、ディスク部に凸部を設けることの作用効果について説明する。
【0035】
図1を参照して、本実施の形態では、リード連結片37の第一のリード4の先端部4bが、ディスク部1から突出する凸部42の上面の中央部にカシメ接合によって接続されている。従って、ディスク部1におけるチップ搭載部10の面積が従来以上に拡大されている。そのため、チップ搭載部10には従来以上の大きさのチップを搭載することができる。これによって、大きなチップ、即ち、従来より電気的特性が改善されたチップが搭載された、従来と同様の大きさの電子部品を提供することが可能になる。又、ディスク部1から凸部42が突出しているため、ディスク部1全体の表面積及び熱容量が増大している。そのため、電子部品の放熱特性を改善することが可能になる。更に、カシメ接合を行う位置がチップ搭載部からより一層隔離されるので、カシメ接合を行う際のチップやリードワイヤ等の破損をより一層防止することができる。つまり、電子部品の初期不良を低減することが可能になる。
(実施の形態2)
本実施の形態では、ディスク部とリード部とが超音波溶接されることによってリードフレームが構成される形態について説明する。
【0036】
図7は、本発明の実施の形態2に係るリードフレーム及び電子部品の構成を示す斜視図である。又、図8は、図7のVII−VII線に沿った断面図である。
【0037】
図7及び図8に示すように、本実施の形態では、本発明を特徴づける凸部42は平坦な板状に形成されている。そして、リード連結片37の第一のリード4の先端部4bが、ディスク部1から突出する凸部42の上面の中央部に超音波溶接によって接続されている。ここで、符号35は、この超音波溶接による接合部分を示している。これにより、ディスク部1がリード部2、即ち、リード連結片37より、段差部4aとリード連結片37の厚みt3との和に相当する高さだけ低く位置せしめられている。尚、その他の点は、実施の形態1と同様である。
【0038】
次に、ディスク部1とリード部2との超音波溶接方法について説明する。
【0039】
図9は、図7に示したリードフレーム3を製造するためのディスク連結片とリード連結片との構成を示す図であって、(a)はディスク連結片を示す平面図であり、(b)はリード連結片を示す平面図である。又、図10はディスク連結片とリード連結片とを超音波溶接する状態を示す模式図である。更に、図11は、超音波溶接されたディスク連結片とリード連結片とを示す平面図である。尚、図9においては、便宜上、X方向及びY方向を図に示すように定義する。
【0040】
先ず、図9に示すように、ディスク連結片36とリード連結片37とが用意される。ディスク連結片36は、ディスク部1がブリッジ38によって横方向(Y方向)に所定数連結されて構成されている。このディスク連結片36は、銅製の平板状の素材を、順送金型を取り付けた高速プレス機でプレスすることにより製造される。一方、リード連結片37は、第一〜第三のリード4〜6の組が、ディスク連結片36におけるディスク部1の数と同じ数だけ連結されて構成されている。このリード連結片37は、銅製の平板状の素材に数ミクロン厚のニッケルメッキを施した後、それを、順送金型を取り付けた高速プレス機でプレスすることにより製造される。
【0041】
次に、図10に示すように、このディスク連結片36とリード連結片37とが重ね合わされる。この時、リード連結片37の第1のリード4の先端部4bが、ディスク連結片36のディスク部1から突出する凸部42の上面の中央部に位置させられる。この第1のリード4の先端部4bとディスク部1から突出する凸部42との重なり部を、以下、被溶接部と呼ぶ。ディスク連結片36とリード連結片37とは、図示されない受け部材によってその下面が支持される。又、ディスク連結片36の位置決め孔9にパイロット兼押さえピン31が挿入され、かつリード連結片37の位置決め孔8にパイロット兼押さえピン33が挿入される。パイロット兼押さえピン31,33は、それぞれに対応する位置決め孔9,8に丁度嵌合する径を有し、かつ先端部に鍔を有しているので、位置決め孔9,8にパイロット兼押さえピン31,33が挿入されることによって、ディスク連結片36及びリード連結片37が、それぞれ、厚みに垂直な方向及び厚み方向にしっかりと位置決めされる。
【0042】
そして、被溶接部における第1のリード4の先端部4bの上面に超音波振動ツール32が所定の圧力で押し付けられる。この超音波振動ツール32は超音波発生器28に接続されている。この超音波発生器28は超音波に相当する周波数の電気信号を発生する超音波発振器29と、図示されない操作部と、この操作部からの操作入力に応じて超音波発振器29を制御する制御部30と、超音波発振器29から出力される電気信号を機械的振動に変換して超音波を発生する前記超音波振動ツール32とを備えており、その超音波振動ツール32に所定範囲内で変化可能な圧力を加えることができるように構成されている。
【0043】
そして、図10に示す状態で、操作部が操作されて超音波発生器28が作動すると、超音波振動ツール32によって超音波振動と所定の圧力とが被溶接部に加えられる。この超音波振動による摩擦熱と加圧力とにより被溶接部が超音波溶接される。この超音波溶接の際に、ディスク連結片36及びリード連結片37は超音波振動によりX方向及びY方向にずれようとしかつ前記加圧力によってX方向及びY方向に変形しようとするが、パイロット兼押さえピン31,33によってそれが抑制される。その結果、ディスク連結片36とリード連結片37との相対的位置関係が所定の位置関係に保持され、溶接後のディスク連結片36及びリード連結片37における各部位の位置が設計値に適合したものとなる。つまり、超音波溶接が好適に遂行される。
【0044】
この超音波溶接によって得られたディスク連結片36とリード連結片37との接合物の状態を図11に示す。図11に示すように、ディスク連結片36とリード連結片37とは、前記超音波溶接によって好適に接合されている。
【0045】
次に、上記超音波溶接において、ディスク部に凸部を設けることの作用効果について説明する。
【0046】
図7を参照して、本実施の形態では、リード連結片37の第一のリード4の先端部4bが、ディスク部1から突出する凸部42の上面の中央部に超音波溶接によって接続されている。従って、ディスク部1におけるチップ搭載部10の面積が従来以上に拡大されている。このような構成としても、実施の形態1と同様の効果が得られる。又、本実施の形態では、凸部42の厚みt2がディスク部1の厚みt1よりも薄く形成されている。そのため、超音波溶接時において凸部42が潰れ易くなり、これによって超音波溶接がし易くなっている。更に、印加する超音波は凸部42と先端部4bとの接合部分若しくはその近傍に集中するため、これによって、凸部42と先端部4bとの超音波溶接をより一層確実に行うことができる。つまり、電気的接続信頼性の高いリードフレームを製造することが可能になる。
【0047】
尚、実施の形態1〜2ではディスク部1に凸部42を設けることによってチップ搭載部10の面積を拡大しているが、凸部42を有さない従来の構成のリードフレーム(図12(a)参照)において大きなチップをチップ搭載部10に搭載することは、本来、第一のリード4の先端部4bをディスク部1に止着させた形態を維持させながらディスク部1をリード部側に延長させることによって可能となる(図12(b)参照)。このようにしてもチップ搭載部10の面積は拡大するので、チップ搭載部10に大きなチップを搭載することが可能になる。しかしながら、この場合には、第二のリード5及び第三のリード6の各々の先端部に図12では図示されないリードワイヤを接続することが不可能になるという問題が発生する。その理由は、第二のリード5及び第三のリード6の各々の先端部に前記リードワイヤを接続するためには前記先端部の下面に前記先端部を下方から支持するための治具を当接させる必要があるが、前記先端部の下方にはディスク部1が存在しているため、そのディスク部1の存在によって前記治具を前記先端部の下面に当接させることができないからである。そのため、この場合には、ディスク部1の、前記先端部の下方に位置する部分を削除(切断)する必要が生じる。これによって、前記治具を前記先端部の下面に当接させることができるようになる(図12(c)参照)。この時、ディスク部1のリード部側には、必然的に、凸部42が形成されることになる。つまり、ディスク部1の形状は、実施の形態1〜2において示した形状と同様となる。従って、前記先端部に前記リードワイヤを接続することが可能になる。
【0048】
又、実施の形態1〜2では、凸部42の形状を平面視において略矩形状としたが、特に略矩形状に限定されるものではなく、その形状は任意である。又、凸部42の突出長や、その厚みも、用途に応じて任意に設定することが可能である。
【0049】
更に、実施の形態1〜2では、パワートランジスタからなる電子部品に本発明を適用する場合を説明したが、用途に限定されず、本発明は他の電子部品にも同様に適用することができる。
【0050】
【発明の効果】
本発明は、以上に述べたような形態で実施され、大きなチップが搭載可能な従来と同様の大きさのリードフレーム及びそれを用いた電子部品を提供することを目的としている。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るリードフレーム及び電子部品の構成を示す斜視図である。
【図2】図1のI−I線に沿った断面図である。
【図3】本発明の実施の形態1に係るカシメ接合部分の一部を切り欠いて示す模式図である。
【図4】図1に示したリードフレームを製造するためのディスク連結片とリード連結片との構成を示す図であって、(a)はディスク連結片を示す平面図であり、(b)はリード連結片を示す平面図である。
【図5】ディスク連結片とリード連結片とをカシメ接合する状態を示す模式図である。
【図6】カシメ接合されたディスク連結片とリード連結片とを示す平面図である。
【図7】本発明の実施の形態2に係るリードフレーム及び電子部品の構成を示す斜視図である。
【図8】図7のVII−VII線に沿った断面図である。
【図9】図7に示したリードフレームを製造するためのディスク連結片とリード連結片との構成を示す図であって、(a)はディスク連結片を示す平面図であり、(b)はリード連結片を示す平面図である。
【図10】ディスク連結片とリード連結片とを超音波溶接する状態を示す模式図である。
【図11】超音波溶接されたディスク連結片とリード連結片とを示す平面図である。
【図12】ディスク部に凸部を設ける本来の手段について模式的に示す平面図である。
【符号の説明】
1 ディスク部
1a 端部
2 リード部
3 リードフレーム
4 第一のリード
4a 段差部
4b 先端部
5 第二のリード
6 第三のリード
7〜9 位置決め孔
10 チップ搭載部
11 チップ
12,13 パッド
14,15 リードワイヤ
16 半田
17,18 突起
19,20 頭頂部
21,22 パイロット兼受けピン
21a,22a 段部
23 カシメ用矢
24 受けピン
25 ヘッド
26 受け部材
27 カシメ装置
28 超音波発生器
29 超音波発振器
30 制御部
31 パイロット兼押さえピン
32 超音波振動ツール
33 パイロット兼押さえピン
34 カシメ接合による接合部分
35 超音波溶接による接合部分
36 ディスク連結片
37 リード連結片
38,39 ブリッジ
40,41 貫通孔
42 凸部
43 溝[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a lead frame and an electronic component using the lead frame.
[0002]
[Prior art]
The lead frame is used for a discrete electronic component mounted on a discrete substrate. The discrete electronic component is composed of a chip made of a semiconductor device (hereinafter simply referred to as a chip). The chip is mounted on a lead frame and wired using a lead wire, and then entirely molded with resin. Has been configured.
[0003]
By the way, the lead frame includes a plate-like disk portion on which a chip is mounted and a lead portion that functions as an electrical connection terminal to the outside of the discrete electronic component. The disk portion is formed to be relatively thick for heat dissipation of the chip mounted thereon (mainly functions as a heat sink). On the other hand, the lead portion is formed to be relatively thin in accordance with a standard such as a socket into which the lead portion is inserted. That is, in the lead frame, the thickness of the disk portion is formed larger than the thickness of the lead portion.
[0004]
This lead frame is generally manufactured by rolling. However, in order to manufacture a lead frame by this rolling, a disk portion and a lead portion having different thicknesses from a plate material having a uniform thickness must be formed by rolling. Therefore, when manufacturing a lead frame by rolling, the manufacturing process increases, and thus the manufacturing cost increases.
[0005]
Therefore, a manufacturing method has been proposed in which a disk part and a lead part are manufactured separately, and then both are joined to each other (crimp joint) to obtain a lead frame (see, for example, Patent Document 1). According to this conventional lead frame manufacturing method, the disk part and the lead part having different thicknesses are manufactured separately, and then the disk part and the lead part are joined together, so that the manufacturing process is simplified. . That is, the manufacturing cost of the lead frame is reduced.
[0006]
[Patent Document 1]
JP 2002-141393 A (third page, first figure)
[0007]
[Problems to be solved by the invention]
By the way, in the manufacture of an electronic component using a lead frame, technological development for mounting a larger chip than before without changing the size of the electronic component is an important issue. The reason is that by mounting a chip larger than the conventional one, that is, a chip having an electrical performance higher than the conventional one on a lead frame of the same size as the conventional one, the size equivalent to the conventional one having the electric performance higher than the conventional one is obtained. This is because the electronic component can be configured.
[0008]
However, in the conventional lead frame manufacturing method described above, a part of the disk portion is used for joining the disk portion and the lead portion. Further, in order to increase the electrical connection reliability and the mechanical reliability between the disk portion and the lead portion, the bonding area between the disk portion and the lead portion is widened. For this reason, the area of the disk portion where the chip can be mounted is reduced. The reduction in the area of the disk portion has caused a problem that the size of a chip that can be mounted on the disk portion is limited.
[0009]
The present invention has been made to solve the above-described problems, and it is an object of the present invention to provide a lead frame having the same size as that of the prior art on which a large chip can be mounted and an electronic component using the lead frame. .
[0010]
[Means for Solving the Problems]
In order to solve the above-described problems, a lead frame according to the present invention includes a plate-like disk portion on which a chip as a main body of an electronic component is to be mounted, and a thickness of the electronic component that is smaller than the thickness of the disk portion. In a lead frame having a plate-like lead portion that should function as an electrical external connection terminal, the disk portion has a convex portion on the outer periphery, and the convex portion and the lead portion are overlapped and connected. (Claim 1). With such a configuration, it is possible to prevent the area of the portion where the chip of the disk portion is mounted from becoming narrow. Therefore, a chip larger than the conventional one can be mounted on the disk portion.
[0011]
The thickness of the convex part may be formed thinner than the thickness of the disk part main body (Claim 2). With such a configuration, when the disk portion and the lead portion are ultrasonically welded, for example, the thickness of the convex portion is thinner than that of the disc portion main body, and accordingly, the convex portion is easily crushed. Therefore, ultrasonic welding is further facilitated.
[0012]
Moreover, the said convex part and the said lead part may be connected by ultrasonic welding (Claim 3). With this configuration, the applied ultrasonic waves are concentrated at or near the joint portion between the convex portion and the lead portion, so that it is possible to reliably perform ultrasonic welding between the convex portion and the lead portion.
[0013]
Moreover, the said convex part and the said lead part may be connected by crimping joining (Claim 4). With such a configuration, the position where the caulking bonding is performed is further isolated from the chip mounting portion, so that it is possible to prevent the chip, the lead wire, and the like from being damaged when the caulking bonding is performed.
[0014]
An electronic component according to the present invention includes the lead frame according to any one of
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
In the present embodiment, a description will be given of a form in which a lead frame is configured by caulking and joining a disk portion and a lead portion.
[0016]
FIG. 1 is a perspective view showing a configuration of a lead frame and an electronic component according to
[0017]
As shown in FIGS. 1 and 2, the lead frame 3 according to the present embodiment is used for a power transistor as a discrete electronic component. The lead frame 3 has a
[0018]
The
[0019]
The
[0020]
Here, the
[0021]
And the front-end | tip
[0022]
Here, the
[0023]
Further, a
[0024]
Here, the joining structure of the
[0025]
FIG. 3 is a schematic diagram showing a part of the caulking
[0026]
As shown in FIG. 3,
[0027]
Next, a caulking joining method between the
[0028]
4A and 4B are diagrams showing the configuration of the disk connecting piece and the lead connecting piece for manufacturing the lead frame 3 shown in FIG. 1, wherein FIG. 4A is a plan view showing the disk connecting piece, and FIG. ) Is a plan view showing a lead connecting piece. FIG. 5 is a schematic view showing a state in which the disk connecting piece and the lead connecting piece are caulked and joined. Furthermore, FIG. 6 is a plan view showing a disk connecting piece and a lead connecting piece that are caulked and joined. In FIG. 4, for convenience, the X direction and the Y direction are defined as shown in the figure.
[0029]
In order to manufacture the lead frame 3, first, as shown in FIG. 4, a
[0030]
Next, as shown in FIG. 5, the
[0031]
After the
[0032]
Then, when the crimping
[0033]
FIG. 6 shows a state of a joined product of the
[0034]
Next, the effect of providing a convex part on the disk part in the caulking joint will be described.
[0035]
Referring to FIG. 1, in the present embodiment, the
(Embodiment 2)
In the present embodiment, a form in which a lead frame is configured by ultrasonic welding of a disk portion and a lead portion will be described.
[0036]
FIG. 7 is a perspective view showing configurations of the lead frame and the electronic component according to
[0037]
As shown in FIGS. 7 and 8, in this embodiment, the
[0038]
Next, an ultrasonic welding method for the
[0039]
FIG. 9 is a view showing the configuration of the disk connecting piece and the lead connecting piece for manufacturing the lead frame 3 shown in FIG. 7, wherein (a) is a plan view showing the disk connecting piece, ) Is a plan view showing a lead connecting piece. FIG. 10 is a schematic view showing a state in which the disk connecting piece and the lead connecting piece are ultrasonically welded. Further, FIG. 11 is a plan view showing a disk connecting piece and a lead connecting piece which are ultrasonically welded. In FIG. 9, for convenience, the X direction and the Y direction are defined as shown in the figure.
[0040]
First, as shown in FIG. 9, a
[0041]
Next, as shown in FIG. 10, the
[0042]
Then, the
[0043]
Then, when the operation unit is operated and the
[0044]
FIG. 11 shows the state of the joined product of the
[0045]
Next, the effect of providing a convex part on the disk part in the ultrasonic welding will be described.
[0046]
Referring to FIG. 7, in the present embodiment, the
[0047]
In the first and second embodiments, the area of the
[0048]
Moreover, in Embodiment 1-2, although the shape of the
[0049]
Furthermore, in the first and second embodiments, the case where the present invention is applied to an electronic component made of a power transistor has been described. However, the present invention is not limited to the application, and the present invention can be similarly applied to other electronic components. .
[0050]
【The invention's effect】
An object of the present invention is to provide a lead frame of the same size as that of the prior art that can be mounted in a form as described above and can mount a large chip, and an electronic component using the lead frame.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a configuration of a lead frame and an electronic component according to
FIG. 2 is a cross-sectional view taken along the line II of FIG.
FIG. 3 is a schematic diagram showing a part of a caulking joint portion according to
4A and 4B are diagrams showing a configuration of a disk connecting piece and a lead connecting piece for manufacturing the lead frame shown in FIG. 1, wherein FIG. 4A is a plan view showing the disk connecting piece; FIG. 3 is a plan view showing a lead connecting piece.
FIG. 5 is a schematic view showing a state in which a disk connecting piece and a lead connecting piece are crimped and joined.
FIG. 6 is a plan view showing a disk connecting piece and a lead connecting piece that are caulked and joined.
FIG. 7 is a perspective view showing configurations of a lead frame and an electronic component according to a second embodiment of the present invention.
8 is a cross-sectional view taken along line VII-VII in FIG.
9 is a view showing the configuration of a disk connecting piece and a lead connecting piece for manufacturing the lead frame shown in FIG. 7, wherein (a) is a plan view showing the disk connecting piece, and (b). FIG. 3 is a plan view showing a lead connecting piece.
FIG. 10 is a schematic diagram showing a state in which a disk connecting piece and a lead connecting piece are ultrasonically welded.
FIG. 11 is a plan view showing a disk connecting piece and a lead connecting piece which are ultrasonically welded.
FIG. 12 is a plan view schematically showing the original means for providing a convex portion on the disc portion.
[Explanation of symbols]
1 Disc part
1a end
2 Lead part
3 Lead frame
4 First lead
4a Stepped part
4b Tip
5 Second lead
6 Third lead
7-9 Positioning hole
10 Chip mounting part
11 chips
12,13 Pad
14,15 Lead wire
16 Solder
17, 18 protrusion
19,20 The top of the head
21, 22 Pilot and receiving pin
21a, 22a Step
23 Caulking arrows
24 Pin
25 heads
26 Receiving member
27 Caulking device
28 Ultrasonic generator
29 Ultrasonic oscillator
30 Control unit
31 Pilot and holding pin
32 Ultrasonic vibration tool
33 Pilot and holding pin
34 Jointed part by caulking
35 Joints by ultrasonic welding
36 Disc connecting piece
37 Lead connection piece
38,39 bridge
40, 41 Through hole
42 Convex
43 Groove
Claims (5)
前記ディスク部は外周に凸部を有し、該凸部と前記リード部とが重ね合わされて接続されている、リードフレーム。A plate-like disk portion on which a chip which is a main body of the electronic component is to be mounted; and a plate-like lead portion which has a thickness smaller than the thickness of the disk portion and functions as an electrical external connection terminal of the electronic component. In the lead frame provided,
The disk portion has a convex portion on an outer periphery, and the convex portion and the lead portion are overlapped and connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003172338A JP2005011899A (en) | 2003-06-17 | 2003-06-17 | Lead frame and electronic component using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003172338A JP2005011899A (en) | 2003-06-17 | 2003-06-17 | Lead frame and electronic component using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005011899A true JP2005011899A (en) | 2005-01-13 |
Family
ID=34096524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003172338A Pending JP2005011899A (en) | 2003-06-17 | 2003-06-17 | Lead frame and electronic component using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005011899A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351983A (en) * | 2005-06-20 | 2006-12-28 | Mitsubishi Electric Corp | Semiconductor device |
KR20200087200A (en) * | 2017-12-27 | 2020-07-20 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
WO2023100733A1 (en) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
-
2003
- 2003-06-17 JP JP2003172338A patent/JP2005011899A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351983A (en) * | 2005-06-20 | 2006-12-28 | Mitsubishi Electric Corp | Semiconductor device |
KR20200087200A (en) * | 2017-12-27 | 2020-07-20 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
KR102351764B1 (en) * | 2017-12-27 | 2022-01-14 | 미쓰비시덴키 가부시키가이샤 | semiconductor device |
US11335619B2 (en) | 2017-12-27 | 2022-05-17 | Mitsubishi Electric Corporation | Semiconductor device |
WO2023100733A1 (en) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1079586A (en) | Heat-receiving slab structure of heat-dissipating device | |
JP4524570B2 (en) | Semiconductor device | |
JP5433526B2 (en) | Electronic device and manufacturing method thereof | |
JP3753426B2 (en) | Ultrasonic bonding tool and method for manufacturing semiconductor device using ultrasonic bonding tool | |
JP4612550B2 (en) | Bonding ribbon for power device and bonding method using the same | |
JP2003045920A (en) | Power semiconductor device and method for manufacturing the same | |
JP5566296B2 (en) | Manufacturing method of semiconductor device | |
JP2006114343A (en) | Method for manufacturing electric cable with terminal | |
US20040183168A1 (en) | Lead frame and electronic component using same | |
JP2005011899A (en) | Lead frame and electronic component using the same | |
JP2005019948A (en) | Lead frame and electronic component using it | |
JP5755601B2 (en) | Power module and manufacturing method thereof | |
JP2009010294A (en) | Semiconductor manufacturing apparatus | |
JP2001267366A (en) | Method of packaging semiconductor and printed circuit board | |
KR100480455B1 (en) | Bonding tool capable of bonding inner leads of TAB tapes to electrode pads in high quality and high productivity and bonding method | |
JP4750376B2 (en) | Lead wire joining method | |
JPH0758155A (en) | Tool and method for bonding | |
JP2002093852A (en) | Manufacturing method of semiconductor device, and the semiconductor device | |
JP7041180B2 (en) | Wire connection structure and connection method | |
US7582553B2 (en) | Method of bonding flying leads | |
JP3179397B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002305279A (en) | Semiconductor device | |
JP3087890B2 (en) | Bonding apparatus and bonding method | |
JP3624857B2 (en) | Mounting structure of semiconductor device | |
JP3586162B2 (en) | Method for forming package for electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |