JP2004534471A - 通信システムおよびかかる通信システムを備える装置 - Google Patents
通信システムおよびかかる通信システムを備える装置 Download PDFInfo
- Publication number
- JP2004534471A JP2004534471A JP2003511417A JP2003511417A JP2004534471A JP 2004534471 A JP2004534471 A JP 2004534471A JP 2003511417 A JP2003511417 A JP 2003511417A JP 2003511417 A JP2003511417 A JP 2003511417A JP 2004534471 A JP2004534471 A JP 2004534471A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- input terminal
- communication system
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【0001】
本発明は、請求項1の導入部に記載の通信システムに関する。さらに、本発明はこのような通信システムを具備してなる装置に関する。
【0002】
通信システムは、非常に密接に関係する分野において最も頻繁に使用されるシステム間に存在するものである。通信システムの性能は、システムが使用する用途に左右される。非常に高い周波数の用途では、このような通信システムの直線性と効率の間に取り決めがある。さらに、ワイヤレス用途には、振幅変調装置を使用するEDGE、AMPS、UMTSのような規格が存在する。前記規格のうちの1つを使用する場合、非常に良好な直線性と効率が求められる。また同時に、通信システムは外部電源からの電力消費が極力低いことが好ましい。
【0003】
通信装置において電力消費を低減する方法は、EP−622895A1によって公知となっている。この文書では、電力増幅器を含む通信装置が提示されている。電力増幅器のバイアス電圧は、加算器をさらに接続したゲートバイアス発生器に接続された検出器を含む装置によって生成され、検出器はさらに主制御器に接続される。検出器は、電力増幅器における入力信号に比例する直流信号を生成し、直流信号は、さらにゲートバイアス発生器(GBG)に印加される。GBGは、さらに電力増幅器にバイアスを掛けるのに適したゲートバイアス電圧を生成する。ゲートバイアス電圧は加算器の第1の入力端子に与えられる。主制御器が信号を送信したか否かを示す主制御器によって生成される制御信号は、加算器の第2の入力端子に供給される。主制御器が電力増幅器に信号を送信しない場合には、電力増幅器にはバイアスは掛からないが、主制御器が電力増幅器に信号を送信した場合は、この時GBGが生成した信号を勘案して、電力増幅器にバイアスが掛けられる。この従来技術の欠点は、電力増幅器が入力信号を持つか否かを示す主制御器によって生成される専用信号を使用する加算器を備えることが必要となることである。これには、主制御器が加算器への追加的な接続を有するような特別な構造を持っていることが必要となる。さらに、検出器、GBGおよび加算器を通過する際の信号の追加的遅延という欠点もある。
【0004】
従って、本発明の目的は、電力増幅器の入力信号のみを使用するような通信システムとかかる通信システムを具備してなる装置を提供することにある。
【0005】
本発明によれば、この目的は、検出器が出力信号を生成する制御増幅手段を含み、前記出力信号が入力信号の電力を示し、出力信号が制御可能なバイアスレベルを有することを特徴とする請求項1の導入部に記載の通信システムにおいて達成される。
【0006】
バイアス発生器は、出力信号によって制御される電流を生成するレベルセンシティブ電流発生器(LSCG)を含み、前記信号の制御可能な閾値レベルはLSCGに適合するものであって、前記LSCGは、出力信号が閾値レベルよりも低い場合、出力信号によって制御される電流が略ゼロであるが、その他の場合、前記電流は出力信号によって直線的に制御されるような閾値レベルを有する。
【0007】
バイアス発生器は、増幅器の特性を制御する制御信号を生成する電流制御適合手段を含むLSCGに接続されたアダプタをさらに含んでいるが、この制御信号は、出力信号によって制御される電流に制御可能な直線的な依存関係を持っている。
【0008】
本発明に記載のデバイスでは、入力信号を供給する発生器を、発生器が信号を送信したか否かを示す追加の信号を生成するように構成する必要がないという利点がある。検出器は、増幅手段を含み且つ増幅手段の出力で入力信号の電力を示す信号を供給する。別の発生器は増幅手段の出力でバイアスを制御し、出力信号は制御可能なバイアスレベルを有する。バイアス発生器はレベルセンシティブ電流発生器(LSCG)を含むが、LSCGが所定の閾値よりも低い信号を受信した場合には、出力電流が略ゼロであることを特徴とする。その他の場合には、出力電流は、略直線的に入力信号に依存する。バイアス発生器は、バイアス発生器によって生成された電流を電力増幅器に適合させるアダプタをさらに含む。アダプタは、出力信号と入力電流との間の依存関係が制御可能であるように電力増幅器を制御する制御信号を生成する適合手段を含む。
【0009】
好ましい実施態様において、検出器は制御増幅手段を含むが、前記制御増幅手段は、制御可能な方法で入力信号を増幅し且つ出力信号を送信する低域フィルタに接続された増幅器をさらに含む。低域フィルタは、増幅手段の出力インピーダンスおよびLGSCの入力キャパシタンスによって実行されたフィルタリングが、LGSCの入力で存在する可能性がある信号またはスプリアス信号の高周波成分のフィルタリングには不十分である場合、増幅手段の出力信号の高周波成分の補足的なフィルタリングを行う。実際に、低域フィルタリングによって、LGSCの入力での略直流(DC)の信号が確保される。低域フィルタは、誘導子およびコンデンサ、スイッチ・キャパシタフィルタ、コンデンサに接続された伝送路等のようなさまざまな様式で実施できる。好ましい実施態様において、低域フィルタは、複数の抵抗器およびコンデンサと共に実行される。この解決法は、比較的非常に高い周波数の通信システムで用いられる場合に非常に適している。
【0010】
本発明の別の実施態様において、制御信号は信号のベクトルである。この特徴は、電力増幅器がカスケード状に接続された複数のステージを有する場合、即ち前のステージの出力信号が次のステージの入力信号であって、前記ステージのそれぞれが信号のベクトルの成分によって制御される場合に有用である。
【0011】
本発明の実施態様において、放出システムは、カスケード状に接続された請求項1に記載の複数の通信システムを含む。この場合、1つの通信システムの出力信号は、次の通信システムおよび次の検出器の両方に入力される。
【0012】
本発明の別の目的は、可変利得増幅器に接続された通信システムを具備してなる装置を提供することであり、この装置では直線性が改善されている。本装置は、第1の位相を有する入力信号を受信する入力端子および第2の位相を有する出力信号を送信する出力端子をさらに含むものである。本装置は、第1の送信出力端子を介して送信される第2の制御信号を生成する、入力端子に接続された第1の受信入力端子および出力端子に接続された第2の受信入力端子を有するポーラインジケータをさらに含む。第2の制御信号は第1の位相と第2の位相との間の位相差を表わし、可変利得増幅器は入力信号を受信する入力端子、出力端子および第1の制御入力端子を有する。この出力端子は、通信システムの入力端子に接続されており、前記可変利得増幅器(VGA)は、第2の制御信号の制御下で入力信号の増幅を示す信号を、出力端子を介して送信するように構成されている。前記の装置は、装置の入力信号と電力増幅器の出力信号との間の位相差を示す制御信号を生成するポーラインジケータを含む。この種の電力増幅器の追加的な制御は、増幅器の直線性に追加的な改善が必要な場合に提供される。
【0013】
本発明の別の目的は、可変利得増幅器(VGA)に接続された通信システムを具備してなる装置を提供することにあるが、前記装置では効率が改善されている。さらに装置は、第1の電力を有する入力信号を受信する入力端子および第2の電力を有する出力信号を送信する出力端子を含む。また装置は、入力信号を受信する第3の受信入力端子および出力信号を受信する第4の受信入力端子を備える電力インジケータを含む。電力インジケータは、第2の送信出力端子を介して第3の制御信号を生成するが、第3の信号は第1の電力と第2の電力の一部との間の電力差を示している。可変利得増幅器は、入力信号を受信する入力端子および出力端子ならびに第3の制御信号を有する。出力端子は通信システムの入力端子に接続されており、前記可変利得増幅器は、第3の制御信号の制御下で入力信号の増幅を示す信号を、出力端子を介して送信するようになっている。さらに優れた効率が電力増幅器に求められる場合には、前記の電力インジケータを使用する。電力インジケータは、その出力端子で、入力信号の電力と電力増幅器の出力信号の電力の一部との間の電力差を示す制御信号を提供し、装置の効率を改善する。
【0014】
添付図面を参照することにより、前記およびそれ以外の本発明の特徴ならびに利点が、以下の本発明の実施態様の説明から明白になるであろう。
【0015】
図1は、本発明に基づく通信システムのブロック図を示す。通信システム1は、第1の入力端子I1、第1の出力端子O1および第1の制御入力端子C1を備える電力増幅器10を含む。さらに通信システムは、バイアス発生器30に接続された検出器20を含む。検出器は、第2の入力端子I2および第2の出力端子O2を含む。第2の入力端子I2は、入力信号In_Sを受信するように、第1の入力端子I1に接続されている。検出器は、第2の出力端子O2で、入力信号In_Sの電力を示す信号Th_Sを提供するようになっているが、信号Th_Sは制御可能なバイアスレベルを有する。バイアス発生装置(BG)30は、第3の入力端子I3および第3の出力端子O3からなり、第3の入力端子は、信号Th_Sを受信するために、第2の入力端子O2に接続されている。第3の出力端子O3は、電力増幅器10のバイアスを制御するために、信号C_Sを送信するようになっており、第1の制御入力端子C1に接続されているが、バイアスは、入力信号In_Sの電力が相対的に高い場合には、電力増幅装置の直線性と効率が相対的に最適レベルであるような相対的に高い電圧で、電力増幅器10にバイアスが掛けられるように制御されている。入力信号In_Sの電力が相対的に低い場合は、制御信号C_Sもまた相対的に下がり、電力増幅器10にはバイアスが掛からず、電力増幅装置の電力消費は可能な限り低いレベルとなる。
【0016】
図2は、検出器20とバイアス発生器30をさらに詳しく説明したものである。検出器20は、第2の入力端子I2および第2の出力端子O2に接続された制御増幅手段201を含む。さらに検出器20は、被制御増幅手段201に接続された制御発生器202を含む。制御発生器は、第2の出力端子O2で送信された信号Th_Sのバイアスレベルを制御する信号CG_Sを生成する。
【0017】
バイアス発生器30は、信号Th_Sを受信し、また電流信号Ccを生成する、第3の入力端子I3に接続されたレベルセンシティブ電流発生器(LSCG)301を含む。LSCG301は、LSCGの出力電流Ccが、閾値レベルから始まる信号Th_Sに関して、略直線であることを特徴とする。入力信号Th_Sの振幅が閾値より低い場合は、出力電流は略ゼロとなる。さらにバイアス発生器30は、信号Ccを受信する、LSCG301に接続されたアダプタ302を含む。LSCG301は、さらに制御信号C_Sを生成するために、第3の出力端子O3に接続されている。アダプタ302は、電力増幅器10に適したバイアス信号を生成する手段を含む。例えば、バイアス信号が電圧である場合は、アダプタは、信号Th_SがLSCG301の閾値レベルより低い場合には、バイアス電圧を略ゼロにし、また電力増幅器10による消費電力が最低値になるように、電力増幅器に適したバイアス電圧を生成する制御可能な電流電圧変換器を含む。その他の場合、信号Th_SがLSCG301の閾値レベルよりも大きい場合には、アダプタ302によって生成される出力電圧は、信号Th_Sに関して略直線となり、また入力信号In_Sの電力に関して電力増幅器10の直線性と効率を制御するようになっている。
【0018】
類似した方法で、当業者であれば好適に実施されたアダプタ302で、比較的容易に制御電流を生成することができる。
【0019】
図3は、検出器20とバイアス発生器30のMOS型トランジスタでの実施態様を示している。入力信号In_Sと検出器20は差動と想定され、当業者であれば、シングルエンドの入力信号In_Sおよび/またはシングルエンドの検出器20を用いた場合を容易に考案することができる。検出器20は、トランジスタT5およびT6を負荷として有するトランジスタ対T1およびT2を備えた制御増幅手段を含む。入力信号In_Sは増幅され、さらに差動電流に変換されるが、この差動電流をトランジスタT5およびT6がさらに差動電圧に変える。トランジスタT5およびT6はダイオード接続されており、即ち、これらのトランジスタでは、ドレインがゲートに接続されている。例えば、単純な抵抗器を含む、トランジスタT5およびT6の代わりに、電流電圧変換器を使用できることが理解される。直流電圧発生器Vggを用いて実施される制御発生器202によって、差動のトランジスタ対T1およびT2にバイアスが掛けられる。電圧発生器Vggによって発生した電圧は、制御信号CG_Sとして利用される。さらに電圧CG_Sは、抵抗器Rを介して、トランジスタT1およびT2のゲートに印加され、トランジスタ対T1およびT2のバイアスを制御する。トランジスタT1およびT2のドレイン間の差動出力信号は、まず抵抗器R1およびR2ならびにコンデンサC1を用いて実施される低域フィルタによってフィルタリングされる。ここでは、増幅器の周波数領域如何では、その他にも、低域フィルタに誘導子およびコンデンサ、スイッチ・キャパシタで実施してもよいことに言及してたい。さらに、比較的超高周波数範囲では、トランジスタT1およびT2の出力インピーダンス、またトランジスタT3の入力キャパシタンスは、トランジスタT1およびT2のドレインで得られる高周波信号をフィルタリングするには充分である。LSCG301は、CMOSトランジスタのように、閾値電圧レベルを有するトランジスタT3を用いて実施する。入力信号Th_Sが閾値レベルよりも低い場合には、トランジスタを介した出力電流は略ゼロになる。その他の場合は、トランジスタT3のドレインでの電流は、入力信号Th_Sの振幅を示す。トランジスタT3のドレインでの電流Ccは、トランジスタT7、抵抗器R3およびコンデンサC2よって電圧に変換されるが、また電流電圧変換器を使用することもできる。トランジスタT3のドレインで得られる制御信号C_Sと信号Th_Sとの間の依存関係は、略直線であって、初期バイアスレベル、言い換えると、閾値レベルと傾きによって特徴付けられる。図5は、初期バイアス電圧が異なる、制御信号C_Sと入力信号Th_Sとの依存関係を示している。図6は、閾値レベルは同一であるが傾きが異なる、制御信号C_Sと入力信号In_Sとの依存関係を示している。C_SとTh_Sのこれらの依存関係は、関係式(1)および(2)のように表わすことができる。
【0020】
C_S=傾き*(Th_S前記閾値)+初期バイアス;Th_Sが閾値より高い場合(1)
C_S=初期バイアス;Th_Sが閾値より低い場合(2)
Th_S信号が閾値Th_Sよりも小さい限りは、信号は関係式(2)に示した初期バイアスであるが、その他の場合は、関係式(1)が有効である。初期バイアスは、トランジスタT3を流れる初期直流電流によって決定される。直流電流は、さらにTh_S信号によって決定される。初期バイアスの大きさは、さらにアダプタ302によって決定され、電力増幅器10に印加される。ここでは、関係式(1)に伴うパラメータは以下のように制御できることに注意されたい。
【0021】
− 傾きは、トランジスタT7およびT8が占める範囲によって制御される。
【0022】
− 初期バイアスは、抵抗器R3およびR4によって制御される。
【0023】
− 閾値は、制御発生器202によって制御される。
【0024】
図4では、検出器20およびバイアス発生器30を含むバイポーラ型トランジスタの実施態様を示している。同一の符号とアクセント(‘)の付されたトランジスタは、MOSでの対応物と同一の機能を持つことを理解されたい。また、検出器20およびバイアス発生器30を技術を混合して実施すること、例えば検出器20をMOS技術で、バイアス発生器30をバイポーラ技術で、また逆にして実施することも可能であることを理解されたい。
【0025】
図3に示すように、バイアス発生器30によって生成された制御信号は、複数の構成要素を有する出力ベクトルC_S、ここではQ1およびQ2の2つの構成要素であってもよい。このタイプのバイアス発生器は、多重ステージでの電力増幅器を想定する場合には重要である。2ステージでの電力増幅器を想定すると、構成要素Q1が第1ステージのバイアスを制御し、構成要素Q2が第2ステージを制御する。また、図4のように、構成要素が1つのベクトルC_Sを生成するバイアス発生器30を使用することも可能である。この場合、複数の制御されたステージを含む増幅器を、通信システム(1)のカスケードによって実施することもできる。その場合、各通信システムは、検出器(20)とバイアス発生器(30)のそれぞれの組み合わせによって制御される電力増幅器を有する。
【0026】
ある特定の場合には、電力増幅器10の直線性および/または効率をさらに改善する必要がある。これらの要件を定式化する場合、図7で示したような装置を使用することもできる。図7では、通信システム1は、可変利得増幅器(VGA)5に接続されている。装置は、さらに第1の位相と第1の振幅を有する入力信号Inputを受信する入力端子I_Aおよび第2の位相と第2の振幅を有する出力信号P_Sを送信する出力Out_Aを含む。さらに装置400は、入力端子I_Aに接続された第1の入力端子P1および出力端子Out_Aに接続された第2の入力端子P2を有するポーラインジケータ4を含む。ポーラインジケータ4は、第1の出力端子P3を介して送信される第2の制御信号C_Phを生成する。第2の制御信号C_Phは、第1の位相と第2の位相との間の位相差を示している。可変利得増幅器VGA5は、入力信号I_Aを受信するI4、出力端子O2、第1の制御入力端子C2を有するが、出力端子O2は通信システム1の入力端子に接続されており、VGA5は、第2の制御信号C_Phの制御下で入力信号I_Aの増幅を示す信号を、出力端子O2を介して送信するようになっている。このような環境のもとで、ポーラインジケータ4を使用すると、装置400の直線性が改善される。
【0027】
効率の改善が求められる場合は、装置400は、可変利得増幅器(VGA)5に接続された通信システム1を含む。入力信号Inputが、第1の電力によって特徴付けられ、また出力信号P_Sが、第2の電力によって特徴付けられる場合を想定してみる。装置400は、電力インジケータ6をさらに含む。電力インジケータは、入力信号I_Aを受信する第3の入力端子P4、出力信号O_Sを受信する第4の入力端子P5を含む。電力インジケータ6は、第2の出力端子P6を介して第3の制御信号C_Pを生成する。第3の信号C_Pは、第1の電力と第2の電力との差に比例する。VGA5は、第3の制御入力端子C3を有し、第3の制御信号C_Pの制御下で入力信号I_Aの増幅を示す信号を、出力端子O2を介して送信するようになっている。VGA5の利得は、第1の電力と第2の電力の一部との差が最低レベルであるように制御される。この差が略ゼロとなり、装置の効率は100%となるのが理想である。実際には、差は信号の電力レベルに依存し、また電力インジケータ6は、VGA5を効率ができる限り100%に近くなるように制御する。その結果、電力インジケータ6を含む装置400の効率が改善される。図7で示したような装置の効率と直線性を改善するために、上述の技術を組み合わせることは、当業者にとっては比較的容易である。
【0028】
本発明の保護範囲はここに記載された実施態様に限定されるものではないことを理解されたい。本発明の保護範囲が、本請求項の参照番号によって制限されることもない。文言「含む」は、請求項で言及された部材以外の部材を禁ずるものではない。構成要素の前に置かれた文言「a(n)」は、これら構成要素が複数であることを禁ずるものではない。本発明の部材を形成する手段は、専用ハードウェア形式においても、またはプログラムされた汎用プロセッサ形式においても実施することができる。本発明は、各新機能または機能の組合せの中に存する。
【図面の簡単な説明】
【0029】
【図1】本発明の実施態様による通信システム1のブロック図である。
【図2】検出器20とバイアス発生器30を詳細に示している。
【図3】検出器20とバイアス発生器30のMOS型トランジスタでの実施態様を示している。
【図4】検出器20およびバイアス発生器30を含むバイポーラ型トランジスタの実施態様を示している。
【図5】本発明の1つの実施態様における、初期バイアス電圧が異なる、信号C_Sと入力信号In_Sとの依存関係を示している。
【図6】本発明の好ましい実施態様において、閾値レベルが同一であって傾きが異なる、信号C_Sと入力信号In_Sとの依存関係を示している。
【図7】本発明の好ましい実施態様の装置400を示している。
【符号の説明】
【0030】
1 通信システム
4 ポーラインジケータ
5 可変利得増幅器(VGA)
6 電力インジケータ
10 電力増幅器
20 検出器
30 バイアス発生装置
201 被制御増幅手段
202 制御発生器
301 レベルセンシティブ電流発生器
302 アダプタ
Claims (9)
- 入力信号を増幅し且つ増幅された信号を放出する電力増幅器と、さらに検出器およびバイアス発生器(以下、BGと称する)とを具備してなる通信システムであって、
− 前記検出器は、前記入力信号の電力を示し且つ制御可能なバイアスレベルを有する出力信号を生成する制御増幅手段を含み、
− 前記BGは、前記出力信号によって制御される電流を生成するレベルセンシティブ電流発生器(以下、LSCGと称する)を含み、前記信号の制御可能な閾値レベルが前記LSCGに適合可能であり、前記LSCGは、前記信号が前記閾値レベルより低い場合、前記電流は略ゼロとなるが、その他の場合、前記電流が前記信号によって直線的に制御されるような前記閾値レベルを有しており、
− 前記BGは前記LSCGに接続されたアダプタをさらに含み、このLSCGは、増幅器の特性を制御し且つ前記電流に制御可能な直線的依存関係を有する制御信号を生成する電流制御適合手段を含むことを特徴とする、通信システム。 - 前記検出器の制御増幅手段が、制御可能な手法で前記入力信号を増幅し且つ前記出力信号を送信する低域フィルタに結合された増幅器をさらに含むことを特徴とする、請求項1に記載の通信システム。
- 前記出力信号が略直流信号であることを特徴とする、請求項1に記載の通信システム。
- 前記低域フィルタが複数の抵抗器およびコンデンサを含むことを特徴とする、請求項2に記載の通信システム。
- 前記制御信号が信号のベクトルであることを特徴とする、請求項1に記載の通信システム。
- 前記電力増幅器が、カスケード状に結合された複数のステージを有し、各ステージは前記制御信号の成分によって制御されることを特徴とする、請求項5に記載の通信システム。
- 直列に接続された請求項1に記載の複数の通信システムを具備してなるエミッティングシステム。
- 可変利得増幅器(VGA)に接続された請求項1に記載の通信システムを具備してなる装置であって、
− 第1の位相と第1の振幅を有する入力信号を受信する入力端子および第2の位相と第2の振幅を有する出力信号を送信する出力端子と、
− 前記入力端子に結合された第1の受信入力端子および前記出力端子に接続された第2の受信入力端子を有しており、第1の送信出力端子を介して送信され且つ前記第1の位相と前記第2の位相との間の位相差を示す第2の制御信号を生成するポーラインジケータと、
− 前記入力信号を受信する入力端子、前記通信システムの前記入力端子に接続された出力端子および前記第2の制御信号を受信する第1の制御入力端子を有する前記可変利得増幅器(VGA)と、をさらに具備してなり、前記VGAは前記第2の制御信号の制御下で前記入力信号の増幅を示す信号を、出力端子を介して送信するように構成されていることを特徴とする、装置。 - 可変利得増幅器(VGA)に結合された請求項1に記載の通信システムを具備してなる装置であって、
− 第1の位相と第1の電力を有する入力信号を受信する入力端子および第2の位相と第2の電力を有する出力信号を送信する出力端子と、
− 入力信号を受信する第3の受信入力端子および出力信号を受信する第4の受信入力端子を含み、第2の送信出力端子を介して第1の電力と第2の電力の一部との間の電力差に略比例する第3の制御信号を生成する電力インジケータと、
− 前記入力信号を受信する入力端子、前記通信システムの入力端子に接続された出力端子および第3の制御信号を受信する第3の制御入力端子を有する前記可変利得増幅器(VGA)と、を具備してなり、前記VGAは前記第3制御信号の制御下で前記入力信号の増幅を示す信号を、前記出力端子を介して送信するように構成されていることを特徴とする、装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01202614 | 2001-07-06 | ||
PCT/IB2002/002730 WO2003005574A2 (en) | 2001-07-06 | 2002-07-03 | A communication system and arrangements comprising such a communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004534471A true JP2004534471A (ja) | 2004-11-11 |
Family
ID=8180610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003511417A Pending JP2004534471A (ja) | 2001-07-06 | 2002-07-03 | 通信システムおよびかかる通信システムを備える装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6838938B2 (ja) |
EP (1) | EP1407542A2 (ja) |
JP (1) | JP2004534471A (ja) |
KR (1) | KR100880065B1 (ja) |
CN (1) | CN1302616C (ja) |
WO (1) | WO2003005574A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101124116B1 (ko) * | 2004-02-13 | 2012-03-21 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 증폭기용 적응형 바이어스 전류 회로 및 방법 |
KR100562649B1 (ko) * | 2004-12-20 | 2006-03-20 | 주식회사 하이닉스반도체 | 입력 신호 리시버 및 입력 신호 감지 방법 |
US8093946B2 (en) * | 2006-03-17 | 2012-01-10 | Nujira Limited | Joint optimisation of supply and bias modulation |
KR101045400B1 (ko) * | 2008-07-23 | 2011-06-30 | 이수창 | 헤드업 방지장치 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271916U (ja) * | 1985-10-21 | 1987-05-08 | ||
JPS6221284B2 (ja) * | 1978-03-10 | 1987-05-12 | Fujitsu Ltd | |
JPH02149108A (ja) * | 1988-11-30 | 1990-06-07 | Nec Corp | ゲート電圧制御回路 |
JPH03276912A (ja) * | 1990-02-13 | 1991-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 線形送信装置 |
JPH0427228Y2 (ja) * | 1986-08-12 | 1992-06-30 | ||
JPH04292009A (ja) * | 1991-03-20 | 1992-10-16 | Mitsubishi Electric Corp | 高周波線形増幅器 |
JPH0563475A (ja) * | 1991-08-30 | 1993-03-12 | Nec Eng Ltd | 位相補償回路 |
JPH05145346A (ja) * | 1991-11-19 | 1993-06-11 | Fujitsu Ltd | 高周波増幅器 |
JPH06120740A (ja) * | 1992-10-09 | 1994-04-28 | Mitsubishi Electric Corp | 線形増幅装置 |
JPH0669002B2 (ja) * | 1986-05-23 | 1994-08-31 | 日本電信電話株式会社 | 高周波増幅器 |
JPH06338731A (ja) * | 1993-05-31 | 1994-12-06 | Mitsubishi Electric Corp | 線形増幅装置 |
JPH10270961A (ja) * | 1997-03-25 | 1998-10-09 | Alps Electric Co Ltd | 自動利得制御回路 |
JPH11214939A (ja) * | 1998-01-27 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 自動利得制御方法及び自動利得制御回路 |
US6130579A (en) * | 1999-03-29 | 2000-10-10 | Rf Micro Devices, Inc. | Feed-forward biasing for RF amplifiers |
WO2001039365A1 (en) * | 1999-11-25 | 2001-05-31 | Telefonaktiebolaget Lm Ericsson | Power amplifiers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2639775A1 (fr) * | 1988-11-25 | 1990-06-01 | Thomson Csf | Dispositif de correction de phase induite par le fonctionnement en classe c de l'amplificateur " etat solide " et chaine radar utilisant un tel dispositif |
GB2269716A (en) * | 1992-08-03 | 1994-02-16 | Texas Instruments Ltd | Bias circuit for changing class of part of multistage amplifier |
US5923215A (en) * | 1996-06-13 | 1999-07-13 | The Whitaker Corporation | Linearized amplifier |
WO2002003544A1 (fr) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
US6714071B1 (en) * | 2001-06-25 | 2004-03-30 | Nortel Networks Limited | Gate modulation for high power amplifiers |
US6600369B2 (en) * | 2001-12-07 | 2003-07-29 | Motorola, Inc. | Wideband linear amplifier with predistortion error correction |
-
2002
- 2002-07-03 WO PCT/IB2002/002730 patent/WO2003005574A2/en active Application Filing
- 2002-07-03 CN CNB028135598A patent/CN1302616C/zh not_active Expired - Fee Related
- 2002-07-03 EP EP02743516A patent/EP1407542A2/en not_active Withdrawn
- 2002-07-03 JP JP2003511417A patent/JP2004534471A/ja active Pending
- 2002-07-03 KR KR1020037003272A patent/KR100880065B1/ko not_active IP Right Cessation
-
2003
- 2003-07-03 US US10/481,984 patent/US6838938B2/en not_active Expired - Lifetime
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6221284B2 (ja) * | 1978-03-10 | 1987-05-12 | Fujitsu Ltd | |
JPS6271916U (ja) * | 1985-10-21 | 1987-05-08 | ||
JPH0669002B2 (ja) * | 1986-05-23 | 1994-08-31 | 日本電信電話株式会社 | 高周波増幅器 |
JPH0427228Y2 (ja) * | 1986-08-12 | 1992-06-30 | ||
JPH02149108A (ja) * | 1988-11-30 | 1990-06-07 | Nec Corp | ゲート電圧制御回路 |
JPH03276912A (ja) * | 1990-02-13 | 1991-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 線形送信装置 |
JPH04292009A (ja) * | 1991-03-20 | 1992-10-16 | Mitsubishi Electric Corp | 高周波線形増幅器 |
JPH0563475A (ja) * | 1991-08-30 | 1993-03-12 | Nec Eng Ltd | 位相補償回路 |
JPH05145346A (ja) * | 1991-11-19 | 1993-06-11 | Fujitsu Ltd | 高周波増幅器 |
JPH06120740A (ja) * | 1992-10-09 | 1994-04-28 | Mitsubishi Electric Corp | 線形増幅装置 |
JPH06338731A (ja) * | 1993-05-31 | 1994-12-06 | Mitsubishi Electric Corp | 線形増幅装置 |
JPH10270961A (ja) * | 1997-03-25 | 1998-10-09 | Alps Electric Co Ltd | 自動利得制御回路 |
JPH11214939A (ja) * | 1998-01-27 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 自動利得制御方法及び自動利得制御回路 |
US6130579A (en) * | 1999-03-29 | 2000-10-10 | Rf Micro Devices, Inc. | Feed-forward biasing for RF amplifiers |
WO2001039365A1 (en) * | 1999-11-25 | 2001-05-31 | Telefonaktiebolaget Lm Ericsson | Power amplifiers |
Also Published As
Publication number | Publication date |
---|---|
WO2003005574A2 (en) | 2003-01-16 |
CN1524338A (zh) | 2004-08-25 |
EP1407542A2 (en) | 2004-04-14 |
US6838938B2 (en) | 2005-01-04 |
KR100880065B1 (ko) | 2009-01-22 |
KR20030027114A (ko) | 2003-04-03 |
CN1302616C (zh) | 2007-02-28 |
WO2003005574A3 (en) | 2003-12-04 |
US20040183596A1 (en) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101101575B1 (ko) | 전력 증폭기용 셀프 믹싱 적응형 바이어스 회로 시스템 및 방법 | |
CN109428557B (zh) | 功率放大电路 | |
US7884671B2 (en) | Low power operational amplifier | |
US7292098B2 (en) | Operational amplifier | |
KR20050044876A (ko) | 전력 증폭기 회로 | |
US6496067B1 (en) | Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers | |
KR100843065B1 (ko) | 전력 증폭기 회로 | |
US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
US7038542B2 (en) | Variable gain amplifier | |
US20190280659A1 (en) | Amplifier class ab output stage | |
JP2004534471A (ja) | 通信システムおよびかかる通信システムを備える装置 | |
US20040189375A1 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
US7688145B2 (en) | Variable gain amplifying device | |
US6600344B1 (en) | Predistortion circuit for RF detector | |
KR20030034401A (ko) | 전력 증폭기 | |
US20110169573A1 (en) | Amplifier circuit with step gain | |
CN110611489B (zh) | 偏压电路 | |
US20040170032A1 (en) | Frequency converter | |
EP1429456A1 (en) | Variable gain amplifier of low power consumption | |
US20020140509A1 (en) | Efficient AC coupled CMOS RF amplifier | |
CN113824411B (zh) | 功率放大器及电子设备 | |
JP2010273284A (ja) | 高周波増幅器 | |
CN110324007B (zh) | 功率放大电路 | |
US10454430B2 (en) | Circuit with voltage drop element | |
EP3793087A1 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080425 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090409 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100311 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100702 |