JP2004527783A - デジタルライトバルブアドレス方法及び装置、並びにこれを導入したライトバルブ - Google Patents
デジタルライトバルブアドレス方法及び装置、並びにこれを導入したライトバルブ Download PDFInfo
- Publication number
- JP2004527783A JP2004527783A JP2002551829A JP2002551829A JP2004527783A JP 2004527783 A JP2004527783 A JP 2004527783A JP 2002551829 A JP2002551829 A JP 2002551829A JP 2002551829 A JP2002551829 A JP 2002551829A JP 2004527783 A JP2004527783 A JP 2004527783A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- pixel value
- pixels
- display
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
ディスプレイシステム(200)は、デジタルビデオデータを受けてディスプレイパネル(212)の画素行に対応するデジタル画素値を得るディスプレイドライバ(202)を有する。得られたデジタル画素値を、デジタルカウンタ(335)により生ぜしめられたデジタル計数値とデジタル的に比較し、このデジタル画素値とデジタル計数値との比較により決定した遷移時間に、データランプ電圧を信号に与える。このデータランプ電圧信号は時間的に変化するように構成し、データランプ電圧信号を画素に供給する遷移時間を用いて所望の画像値に対応する画素電圧を形成する。一例では、第1の行の画素に対応するデジタル画素値を処理し、各画素と関連するデジタル画像により決定される遷移時間に、データランプ電圧信号が、第1の行の各画素に与えられるようにする。
Description
【技術分野】
【0001】
本発明は、液晶ディスプレイパネルのようなディスプレイをアドレスする方法及び装置、並びにこのような方法及び装置を導入したディスプレイシステムに関するものである。
【背景技術】
【0002】
ポリシリコン基板上に形成した液晶層に基づくプロジェクションディスプレイでは、ポリシリコン基板上に規定された能動回路を用いてディスプレイ画素をアドレスしている。これに対し、受動性の基板上に形成した液晶層に基づくディスプレイには、画素をアドレスする外部回路を設ける必要があり、代表的に回路の費用及び複雑性が増大する。更に、外部回路とディスプレイパネルとの相互接続が困難であるとともに、これには多大な費用がかかる。
【0003】
ある従来のディスプレイでは、画素マルチプレクサをディスプレイ上に設け、外部のドライバ回路により生ぜしめられる画素電圧を供給することにより、画素をアドレスして到来データを順次の画素列に供給している。しかし、多数の画素を有するディスプレイの場合で、特に動きを表示するのに充分迅速に画像を更新する必要がある場合には、各画素を適切な信号電圧でアドレスするのが困難となるおそれがある。代表的なリフレッシュレート、すなわちフレームレートは60Hz〜70Hzである。60Hzのフレームレートの場合、1フレームを書込むのに約16.7ミリ秒の期間が得られる。1行当り800画素とした600行を有するディスプレイの場合、1行を書込むのに約16.7/600ミリ秒、すなわち約28μ秒得られる。各行では数個(代表的に6個)の画素が同時に書込まれる為、各画素を書込むのに200ナノ秒得られる。しかし、ある高解像度のディスプレイの場合、不運にもこのような長時間を得ることができず、他のディスプレイの場合にはエラーの余裕度が得られなくなる。例えば、列キャパシタンスが約33pFで、列抵抗が約500Ωであるディスプレイパネルの場合、対応するRC時定数は約16ナノ秒である。画素における信号電圧を、供給される信号電圧に近似させる必要がある場合で、所望の画素電圧を得るにはRC時定数の5倍が必要となる。従って、各列の1つの画素をアドレスするのに80ナノ秒の期間が必要となる。又、代表的には、マルチプレクサの切換えや、セットアップ及びホールド時間や、セッティング時間に対し50〜75ナノ秒だけ追加する必要がある。従って、画素をアドレスするのに、少なくとも約150ナノ秒得られるようにする必要がある。600×800画素のディスプレイの場合、この長い時間が得られるが、エラーの余裕度が殆ど或いは全く無く、高解像度のディスプレイの場合、150ナノ秒よりも短い時間しか得られない。各行で6個よりも多い画素を同時に書込むようにすると、より小さくより複雑なFETが必要となり、その抵抗値が大きくなり、画素書込み時間が増大する。従って、同時に書込む画素の個数を増大させると、一般に高解像度のディスプレイのアドレシングを行えなくなる。
【0004】
これらの欠点に加えて、従来のディスプレイシステムは一般に、アナログビデオデータを表示及び処理するように構成されている。このようなシステムをデジタルビデオデータに対して用いる必要がある場合には、デジタル‐アナログ変換が行われる。このような変換は、システムの価格を高める追加の回路を必要とするばかりではなく、いかなる変換処理の不完全によっても生じるエラーを画像信号に導入してしまう。
【0005】
従来技術の上述した欠点及びその他の欠点に鑑みて、ディスプレイや、ディスプレイドライバや、ディスプレイパネル制御方法を改善する必要があり、特にシステム及び方法をデジタルビデオデータに対するように構成する必要がある。
【0006】
発明の概要
行及び列を有する画素のアレイを規定するディスプレイパネルを含むディスプレイシステムを提供する。行メモリは、ディスプレイパネルの選択行の画素に対応するデジタル画素値を受けるように構成する。選択行の画素に対応するデジタル比較器を有するデジタル比較器モジュールを設ける。デジタル比較器は、行メモリから対応するデジタル画素値を受けるように位置し及び構成した比較器入力端と、ディスプレイパネルの対応する列につながっている比較器出力端とを有する。ある例では、比較器出力を受け、この比較器出力を処理したものをディスプレイの列に供給するレベルシフタ又は他のバッファを設ける。デジタルランプ計数値をデジタル比較器モジュールに供給し、デジタル比較器が対応するデジタル画素値との比較に基づく比較器出力を生じるようにするデジタルカウンタを構成配置する。代表的な例では、デジタルビデオ信号を受けて、デジタル画素値を行メモリに供給するディスプレイコントローラをもディスプレイシステムが有するようにする。
【0007】
他の例によれば、前に選択した行に対応するデジタル画素値を比較器モジュールに供給している間にディスプレイパネルの追加の行に対応するデジタル画素値を受けるように構成した行入力モジュールをディスプレイシステムが有するようにする。前に選択した行のデジタル画素値の処理を比較器により終了した際に、追加の行に対応するデジタル画素値を比較器に供給するようにディスプレイコントローラを構成する。代表的な例によれば、行入力モジュールにシフトレジスタモジュール設ける。他の代表的な例では、行入力モジュールに、画素に対し8ビットデジタル画素値を処理するように構成した双方向性シフトレジスタモジュールを設ける。特定例では、双方向性シフトレジスタモジュールに、シフト方向入力端に供給される信号に基づいて入力端又は出力端として作用するようにしうる2つのデジタル入力端/出力端を設ける。シフトレジスタモジュールは、デジタル画素値をデジタル比較器に供給するデジタル画素値出力端を有する。他の例によれば、行入力モジュールに、比較器により処理するためのデジタル画素値を保持するように構成した並列ラッチを設ける。
【0008】
他の例では、比較器出力を受け、列制御電圧をディスプレイパネルに供給するように構成したフリップフロップモジュールをディスプレイシステムに設ける。他の例によれば、デジタルカウンタによる計数を開始又は終了させ、受けたデジタル画素値を記憶するか、又は追加の画素データを受けることを並列ラッチ又は他の行入力モジュールに指示するようにディスプレイコントローラを構成する。
【0009】
又、画素の行又は画素の行の一部に対応するデジタル画素値を受けるように構成したシフトレジスタモジュールを有するディスプレイドライバを設ける。ラッチは、シフトレジスタモジュールのシフトレジスタからデジタル画素値を受け、ラッチ入力端に印加される制御電圧による制御の下でデジタル画像値を記憶するように構成する。デジタルカウンタは、デジタルランプ電圧とラッチからのそれぞれのデジタル画素値とを受けるように構成した比較器入力端を有する複数のデジタル比較器にデジタルランプ電圧を与えるように構成する。比較器には、デジタル画素値とデジタルランプ電圧との間の差(又はこれらの他の比較)に基づく出力電圧を生じる比較器出力端をも設ける。代表的な例によれば、デジタル画素値が少なくとも2データビットを有するようにする。他の例では、デジタル画素値が8データビット、又は10データビット、又は12データビット、又はそれよりも多いデータビットを有するようにする。更に他の例では、デジタルランプ電圧が少なくとも8ビット、又は10ビット、又は12ビット、又はそれよりも多いビットを有するようにする。他の例によれば、ディスプレイドライバが、ディスプレイパネルに供給する比較器出力を調整するように構成したレベルシフタを有するようにする。
【0010】
又、本発明によれば、行及び列に配置した画素を有するディスプレイパネルにおける画素の行にデジタル画素値を供給する方法を提供する。この方法は、画素の第1の行における複数の画素に対応するデジタル画素値を受ける工程を有するようにする。デジタルランプ計数を開始し、デジタル画素値をデジタルランプ計数値と比較する。デジタル画素値とデジタルランプ計数値との比較により決定された遷移(トランジション)時間に対応する時間に、データランプ信号を画素の各々に与える。他の方法によれば、第1の行の画素に対応するデジタル画素値をデジタルランプ計数値と比較している間に、画素の追加の行に対応するデジタル画素値を受ける。
【0011】
代表的な例では、デジタル画素値が少なくとも2データビット、又は4データビット、又は8データビットを有するようにする。更なる例では、デジタルランプ計数値が約8ビット有するようにする。
【0012】
又、1行の画素に対応するデジタル画素値を保持するデータストアを有するディスプレイパネルドライバを設ける。カウンタはデジタル計数値信号を生じるように構成する。画素の行のそれぞれの画素に対応するデジタル比較器を設ける。これらデジタル比較器は、画素の各々と関連するデジタル画素値及びデジタル計数値を受けるとともに、比較により決定される遷移時間に第1のレベルから第2のレベルに変化する出力比較信号を生じるように構成する。画素に印加する電圧は、対応する遷移時間により決定し、代表的な例では、データに依存する遷移時間と関連する時間に、時間的に変化するデータランプ信号を画素に印加する。
【0013】
ディスプレイの行における複数の画素にデジタル画素値を供給する回路を設ける。この回路は、デジタル計数値を生じるデジタルカウンタと、これらの複数の画素の各々に対応する複数の比較器とを有するようにする。これら比較器は、デジタル計数値とこれに対応するデジタル画素値とを受けるとともに、これらのデジタル計数値及びデジタル画素値の比較に基づくそれぞれの出力を生じるように構成する。他の例では、前記回路が、デジタル画素値を受けるとともにデジタル画素値を対応する比較器に供給するラッチモジュールを有するようにする。
【0014】
本発明の上述した及びその他の特徴及び利点を以下に添付図面を参照して説明する。
図1を参照するに、ディスプレイシステム100は1つ以上の行及び1つ以上の列に配置した画素を有する。図1は、画素160、161で代表して表わす列165及び行150、151のみを示し、他の画素や、これら画素の行及び列は図示していない。代表的なディスプレイシステムは、200〜2000行及び200〜2000列の画素を有する。画素160、161はそれぞれ、FET135、138と、画素キャパシタ136、139と、画素電極137、140とを有している。画素電極137、140は、幾つかの又は全ての画素に共通なバックプレーン( BACKPLANE)電極170に印加する電圧VCOMMONに対する画像依存画素電圧を液晶又はその他の表示素子に与えるように配置されている。
【0015】
データランプ(DATARAMP)電圧源102は、時間依存電圧103のようなデータランプ電圧をバッファ104に供給する。バッファを通過したデータランプ電圧は次に、代表的に示す列FET106のような一連の列FETに与えられる。ディスプレイシステム100は代表的に、各画素列に対応して追加の列FETを有している。ランプ(RAMP)電圧源110は、時間依存電圧109のようなランプ電圧を比較器111に与え、この比較器はサンプル‐ホールド(S/H)モジュール112から画像素子(画素)に対応する電圧をも受ける。S/Hモジュール112は、ビデオ源又はその他の画像源(図1に図示せず)に接続されたビデオ入力端118からサンプル入力スイッチ116、117を介して画像電圧を受けるサンプルキャパシタ114、115を有している。このS/Hモジュール112は、サンプルキャパシタ114、115に対応するサンプル出力スイッチ119、120をも有している。スイッチ116、117、119、120は一般に、キャパシタ114、115の一方が、それぞれ対応するスイッチ116、117を経て画素電圧に対応するサンプル電圧に充電され、一方、キャパシタ114、115の他方に蓄積された画素電圧が対応するスイッチ119、120を経て比較器111に与えられるように構成されている。特定例としては、スイッチ116が閉成されてキャパシタ114が充電され、スイッチ120が閉成してキャパシタ115の電圧が比較器111に与えられる。この場合スイッチ117、119が開放している。キャパシタ114の充電と、比較器111へのキャパシタ115の電圧の供給とが終了されると、スイッチ状態が反転し、キャパシタ115が他の画素に対応する画素電圧に充電され、キャパシタ114のサンプル電圧が比較器111に与えられる。モジュール112は、1つの列における画素に対する画素電圧を得て蓄積するサンプルキャパシタ114、115を有し、他の列に対しては追加のモジュールを設けることができる。代表的な例では、列が8つの群に分割され、(ビデオ入力端118のような)8つのビデオ入力端が列と関連するサンプル‐ホールドモジュールに順次に切換る。例えば、第1のビデオ入力端が列1、9、17、…に対するサンプル‐ホールドモジュールに順次に切換り、第2のビデオ入力端が列2、10、18…に対するサンプル‐ホールドモジュールに順次に切換り、以下同様に他のビデオ入力端が切換る。図面を簡単とするために、図1には1つのみのサンプル‐ホールドモジュールを示してある。
【0016】
行150へのデータの供給は、画素キャパシタ136における電圧がデータランプ電圧を追従するように構成された列FET106及びスキャナ出力128で開始される。サンプルキャパシタ114は、ビデオ入力端118に供給されるビデオ信号により決定される電圧に充電される。スイッチング時間TSで、ランプ電圧とサンプルキャパシタ114の電圧とに応答して比較器がスイッチオフされる。その結果、列FET106もターンオフされ、スイッチング時間TSと関連するデータランプ電圧が画素キャパシタ136に保持され、この画素キャパシタ136の電圧はデータランプ電圧における更なる変化を追従しない。他の行及び列の画素も、画素キャパシタがデータランプ電圧の追従を停止させるスイッチング時間を制御することにより同様にアドレスされる。例えば、スキャナ出力129を、画素キャパシタ139が同様に制御されうるように構成する。
【0017】
(キャパシタ114のような)キャパシタの電圧をランプ入力(時間依存電圧)109と比較することにより、ビデオ入力電圧からの画素電圧を比較器111においてスイッチング時間TSに変換する。このスイッチング時間TSは列FET106を制御して、データランプ入力(時間依存電圧)103により画素に印加される電圧を選択する。この処理は、画素依存スイッチング時間への画素電圧の変換とみなすことができ、この画素依存スイッチング時間が後に画素電圧に再変換される。
【0018】
図2Aを参照するに、ディスプレイシステム200は、ディスプレイパネル212に接続されているレベルシフタの組208と電気通信を行う画素ドライバ202、204、206を有する。ディスプレイシステム200は行スキャナ220と、デジタルビデオ信号を受けるように構成したビデオ入力端222のような1つ以上のビデオ入力端と、ビデオクロック入力端224と、同期入力端226と、電源入力端228と、(電圧VCOMMONに対する)バックプレーン入力端229と、データランプ電圧入力端230とを有し、これら入力端はディスプレイコントローラ203から与えるのが便利である。ディスプレイパネル212は、600行及び800列に配置された画素のアレイを有し、これら画素はそれぞれ図1に示すものに類似する画素キャパシタ及び画素FETを有する。図2Bを参照するに、代表的に示す画素240は、行選択電極248に接続されたゲート243と、列電極250に接続されたソース(又はドレイン)電極245とを有する画素FET242を具えている。画素FET242は画素キャパシタ244の充電を制御し、従って画素電極246により液晶層又はその他の表示素子に印加される電圧を制御する。更に、画素240は、バックプレーン電圧、代表的に約−2Vに維持しうるバックプレーン電極252を有する。
【0019】
図2Aに示すように、画素ドライバ202、204、206の各々は、それぞれ画素の268列に対し画素出力261、263、265を生じる。画素がより少ない又はより多いディスプレイに対しては他の構成が可能であり、又画素ドライバ202、204、206は必ずしも互いに同じ個数の画素出力を生じるようにする必要はない。更に、画素ドライバ202、204、206はデジタルビデオ入力/出力(I/O)ポート267、269、271、273を有し、相互接続されたデータバス275、277を介してこれら画素ドライバ202、204、206間でデジタルビデオデータ及び制御信号を伝送しうるように構成されている。代表的に、デジタルビデオ入力端222に与えられるデジタルビデオ信号は、画素ドライバ202、204、206の各々によりアドレスしうる列数の画素よりも多い画素に対するデータを有しており、デジタルビデオデータは相互接続データバス275、277を用いて1つの画素ドライバから他の画素ドライバにシフトされ、行全体の画素データ値を得ることができる。
【0020】
図3は画素ドライバ202のブロック線図である。上述したように、画素ドライバ204、206も一般には同様に構成しうるが、列又は画素数が異なるように、又はそれ以外で異なるように構成することもできる。従って、図3の構成は代表的に示すだけであり、他のディスプレイパネル構造に対して更なる実施例が可能である。図3に示すように、画素ドライバ202は双方向性シフトレジスタモジュール302と、並列ラッチモジュール304と、8ビット比較器モジュール306と、セット‐リセット(S‐R)フリップフロップ308とを有する。図3の例では、画素ドライバ202は、8ビットデジタルビデオデータにより決定された画素制御電圧を268列の画素に供給するように構成されている。シフトレジスタモジュール302は268ワード長である為、268個の8ビットデジタルデータ値を、シフトレジスタモジュール302内でシフトさせることができる。図2に示す構成では、デジタルビデオデータは行全体の画素に対し8ビット値を有する。例えば、800列の画素により規定される画像に対応するデジタルビデオの場合、バス275、277を経て画素ドライバ204、206に通信するのに約532個のデジタルデータ値がシフトレジスタモジュール302を経てシフトされる。
【0021】
シフトレジスタモジュール302は、シフトイネーブル入力端310と、クロック入力端311と、シフト方向入力端312とを有し、これらはディスプレイコントローラ203と電気通信するためのものである。ディスプレイコントローラ203によりシフトイネーブル入力端310に印加される電圧は、シフトレジスタモジュール302がビデオ入力端313で受けるビデオデータに応答しうるようにする。シフトレジスタモジュール302がイネーブリング(使用可能化)されると、268列の画素データがシフトし終るまで、クロック入力端311に供給されるビデオクロック信号により決定されるレートでビデオデータが画素毎にシフトされる。追加のビデオデータを受けると、ビデオデータはシフトレジスタ302から出力端267及びデジタルビデオバス277にシフトされる。デジタルビデオバス277は代表的に、画素ドライバ204、206のような追加の画素ドライバの対応する入力端に接続されている。ビデオデータは図3では左から右にシフトされるように示しているが、ビデオデータはシフト方向入力端312に印加されるシフト方向電圧に応じて右から左へ又は左から右へシフトさせることができる。更なる実施例では、シフトレジスタモジュール302を、一方向モジュールとして構成し、デジタルビデオを一方向にシフトさせる。
【0022】
シフトレジスタモジュール302は、データを並列ラッチモジュール304に伝達するデータ出力端320を有する。図3の例では、並列ラッチモジュール304は、シフトレジスタモジュール302内に保持される各データ値に対応する268データバイトを受けるように構成されている。例えば、ディスプレイコントローラ203のようなディスプレイコントローラからラッチ制御電圧を受け、並列ラッチモジュール304に送られたデータバイトが記憶されているかどうかを決定するように構成されたラッチ制御入力端324が並列ラッチモジュール304に設けられている。ラッチ出力端331は比較器モジュール306のB入力端333につながっている。
【0023】
比較器モジュール306は、B入力端333の対応部分から8ビットデータバイトを受けるように構成された8ビット比較器368を268個有する。8ビット比較器の各々は、8ビットデジタルランプカウンタ335によりA入力端336に与えられる8ビット比較電圧を受けるように構成された入力端をも有している。8ビット比較器の各々は、それぞれの比較器モジュール出力端337に接続された対応する比較器出力端を有している。
【0024】
デジタルランプカウンタ335は、A入力端336に接続された8ビットカウンタ出力端342に加えて、カウントイネーブル(CE)入力端339と、クロック入力端(CLK)と、クリア入力端(CLR)341とを有する。フリップフロップモジュール308は、それぞれ対応するセット入力端350、リセット入力端351及び出力端353を有する268個のS‐Rフリップフロップを具えている。出力端353は、図1に示す列FET106と類似の列FETのゲート入力端に出力を与えるためのレベルシフタ208に接続されている。
【0025】
図2〜3を更に参照するに、ディスプレイシステム200は次のように動作する。ディスプレイコントローラ203がデジタルビデオ信号を受け、このデジタルビデオ信号からビデオタイミング情報を取出す。このタイミング情報は、特定のデジタルビデオデータ値をディスプレイパネル212の対応する画素と関連させる。例えば、データ値を適切な行及び列に割当て、行の開始時及び終了時における画素に対応する画素値を決定することができる。更に、画素データ値をデジタルビデオ信号中で伝送するレートに相当するクロック信号が供給され、水平及び垂直同期データを決定しうる。
【0026】
行の開始時に、ディスプレイコントローラ203がモジュール308のフリップフロップにセット電圧を与える。特定例として、S‐Rフリップフロップ360がイネーブリングされ、電圧が列FET362のゲートに印加され、この列FET362に印加されているデータランプ電圧が画素の列に与えられる。更に、デジタルランプカウンタ335がクリアされる。初期時間として規定された時間に、ランプイネーブル電圧がランプイネーブル入力端364に印加され、デジタルランプカウンタ335が計数を開始する。比較器368のB入力端366に供給されるデジタル画素値と、比較器368のA入力端370に供給されるデジタルランプ計数値とに依存するスイッチング時間TSにおいて、フリップフロップ360がリセットされ、データランプ電圧が画素の列から分離される。デジタル画素値は、シフトレジスタ372及びラッチ374から与えられる。画素の他の列に対しても同様にデータランプ電圧を与えたり分離させたりするが、図面を簡単にするために、関連のフリップフロップ、比較器、ラッチ、シフトレジスタ及び対応の列FETは図3に図示していない。デジタル画素値と関連する遷移時間TSに対しデータランプ電圧を時間依存させることにより、追加の行と関連するデジタル画素値を得ている間に、画素依存電圧を選択された行中の全ての画素に印加しうるようになる。
【0027】
画素ドライバ202、204、206、…、レベルシフタ、ビデオメモリ、又はその他の回路を有するディスプレイコントローラは、CMOS回路技術のような処理技術を用いて1つ以上の半導体基板上に形成するのが便利である。ディスプレイパネルと電気通信を行なう部分には例えば、一連のはんだバンプ接点を設け、これらを用いてディスプレイコントローラ回路をディスプレイパネルに取付けるようにすることができる。
【0028】
図4を参照するに、ディスプレイシステム400は画素ドライバ401、402を有し、これら画素ドライバは、行404と、奇数列405及び偶数列406とにおける画素にそれぞれそれぞれ画像データを書込むように構成されている。列セレクタ408はビデオ入力端410を有し、奇数列データ及び偶数列データを画素ドライバ401及び402にそれぞれ供給するように構成されている。
【0029】
上述した実施例は例示にすぎず、本発明の原理及び範囲を逸脱することなく、種々の変更を加えうること、当業者にとって明らかである。例えば、1つの集積回路で又は集積回路の組合せで種々の画素ドライバ機能を得ることができる。更に、回路機能を集積回路の組合せや、個別の回路によって与えることができ、ある実施例では上述した実施例で与えた機能のうち1つのみの機能又は幾つかの機能を含めることができる。ディスプレイシステム、画素ドライバ及びその他の構成素子は各種の個数の画素に対して構成でき、ディスプレイシステムにはTFT‐LCD以外のディスプレイデバイスを含めることができる。更に、ディスプレイコントローラ及び画素ドライバの双方又はいずれか一方に対し専用の回路を設けることができ、ソフトウェア可制御素子はプログラミング言語を用いて適切に構成できる。実施例のディスプレイシステム及び画素ドライバの動作は、電圧又は時間に応じて変化する電圧として規定した種々の信号につき前述したが、電流に基づく又は電流と電圧との組合せに基づく構成も可能である。デジタルランプカウンタは、低い値から高い値に向けて、又は高い値から低い値に向けて、又は中間値から中間値に戻って計数するように構成することができる。他の実施例では、画素ドライバ回路はその一部又は全部を、ディスプレイパネルを有する共通基板上に規定しうる。その他の変形は特許請求の範囲に包含される。
【図面の簡単な説明】
【0030】
【図1】2行の画素に対応するサンプル‐ホールドキャパシタを含むサンプル‐ホールドモジュールを具えているディスプレイシステムを示すブロック線図である。
【図2A】デジタルビデオ信号を受け、デジタル画像値を、画素のアレイを含むディスプレイパネルに供給するデジタル画素ドライバを有するディスプレイシステムを示すブロック線図である。
【図2B】図2Aのディスプレイパネルの代表的な画素を示すブロック線図である。
【図3】図2Aに示すデジタル画素ドライバを示す線図である。
【図4】偶数列及び奇数列ディスプレイドライバを有するディスプレイシステムを示すブロック線図である。
【0001】
本発明は、液晶ディスプレイパネルのようなディスプレイをアドレスする方法及び装置、並びにこのような方法及び装置を導入したディスプレイシステムに関するものである。
【背景技術】
【0002】
ポリシリコン基板上に形成した液晶層に基づくプロジェクションディスプレイでは、ポリシリコン基板上に規定された能動回路を用いてディスプレイ画素をアドレスしている。これに対し、受動性の基板上に形成した液晶層に基づくディスプレイには、画素をアドレスする外部回路を設ける必要があり、代表的に回路の費用及び複雑性が増大する。更に、外部回路とディスプレイパネルとの相互接続が困難であるとともに、これには多大な費用がかかる。
【0003】
ある従来のディスプレイでは、画素マルチプレクサをディスプレイ上に設け、外部のドライバ回路により生ぜしめられる画素電圧を供給することにより、画素をアドレスして到来データを順次の画素列に供給している。しかし、多数の画素を有するディスプレイの場合で、特に動きを表示するのに充分迅速に画像を更新する必要がある場合には、各画素を適切な信号電圧でアドレスするのが困難となるおそれがある。代表的なリフレッシュレート、すなわちフレームレートは60Hz〜70Hzである。60Hzのフレームレートの場合、1フレームを書込むのに約16.7ミリ秒の期間が得られる。1行当り800画素とした600行を有するディスプレイの場合、1行を書込むのに約16.7/600ミリ秒、すなわち約28μ秒得られる。各行では数個(代表的に6個)の画素が同時に書込まれる為、各画素を書込むのに200ナノ秒得られる。しかし、ある高解像度のディスプレイの場合、不運にもこのような長時間を得ることができず、他のディスプレイの場合にはエラーの余裕度が得られなくなる。例えば、列キャパシタンスが約33pFで、列抵抗が約500Ωであるディスプレイパネルの場合、対応するRC時定数は約16ナノ秒である。画素における信号電圧を、供給される信号電圧に近似させる必要がある場合で、所望の画素電圧を得るにはRC時定数の5倍が必要となる。従って、各列の1つの画素をアドレスするのに80ナノ秒の期間が必要となる。又、代表的には、マルチプレクサの切換えや、セットアップ及びホールド時間や、セッティング時間に対し50〜75ナノ秒だけ追加する必要がある。従って、画素をアドレスするのに、少なくとも約150ナノ秒得られるようにする必要がある。600×800画素のディスプレイの場合、この長い時間が得られるが、エラーの余裕度が殆ど或いは全く無く、高解像度のディスプレイの場合、150ナノ秒よりも短い時間しか得られない。各行で6個よりも多い画素を同時に書込むようにすると、より小さくより複雑なFETが必要となり、その抵抗値が大きくなり、画素書込み時間が増大する。従って、同時に書込む画素の個数を増大させると、一般に高解像度のディスプレイのアドレシングを行えなくなる。
【0004】
これらの欠点に加えて、従来のディスプレイシステムは一般に、アナログビデオデータを表示及び処理するように構成されている。このようなシステムをデジタルビデオデータに対して用いる必要がある場合には、デジタル‐アナログ変換が行われる。このような変換は、システムの価格を高める追加の回路を必要とするばかりではなく、いかなる変換処理の不完全によっても生じるエラーを画像信号に導入してしまう。
【0005】
従来技術の上述した欠点及びその他の欠点に鑑みて、ディスプレイや、ディスプレイドライバや、ディスプレイパネル制御方法を改善する必要があり、特にシステム及び方法をデジタルビデオデータに対するように構成する必要がある。
【0006】
発明の概要
行及び列を有する画素のアレイを規定するディスプレイパネルを含むディスプレイシステムを提供する。行メモリは、ディスプレイパネルの選択行の画素に対応するデジタル画素値を受けるように構成する。選択行の画素に対応するデジタル比較器を有するデジタル比較器モジュールを設ける。デジタル比較器は、行メモリから対応するデジタル画素値を受けるように位置し及び構成した比較器入力端と、ディスプレイパネルの対応する列につながっている比較器出力端とを有する。ある例では、比較器出力を受け、この比較器出力を処理したものをディスプレイの列に供給するレベルシフタ又は他のバッファを設ける。デジタルランプ計数値をデジタル比較器モジュールに供給し、デジタル比較器が対応するデジタル画素値との比較に基づく比較器出力を生じるようにするデジタルカウンタを構成配置する。代表的な例では、デジタルビデオ信号を受けて、デジタル画素値を行メモリに供給するディスプレイコントローラをもディスプレイシステムが有するようにする。
【0007】
他の例によれば、前に選択した行に対応するデジタル画素値を比較器モジュールに供給している間にディスプレイパネルの追加の行に対応するデジタル画素値を受けるように構成した行入力モジュールをディスプレイシステムが有するようにする。前に選択した行のデジタル画素値の処理を比較器により終了した際に、追加の行に対応するデジタル画素値を比較器に供給するようにディスプレイコントローラを構成する。代表的な例によれば、行入力モジュールにシフトレジスタモジュール設ける。他の代表的な例では、行入力モジュールに、画素に対し8ビットデジタル画素値を処理するように構成した双方向性シフトレジスタモジュールを設ける。特定例では、双方向性シフトレジスタモジュールに、シフト方向入力端に供給される信号に基づいて入力端又は出力端として作用するようにしうる2つのデジタル入力端/出力端を設ける。シフトレジスタモジュールは、デジタル画素値をデジタル比較器に供給するデジタル画素値出力端を有する。他の例によれば、行入力モジュールに、比較器により処理するためのデジタル画素値を保持するように構成した並列ラッチを設ける。
【0008】
他の例では、比較器出力を受け、列制御電圧をディスプレイパネルに供給するように構成したフリップフロップモジュールをディスプレイシステムに設ける。他の例によれば、デジタルカウンタによる計数を開始又は終了させ、受けたデジタル画素値を記憶するか、又は追加の画素データを受けることを並列ラッチ又は他の行入力モジュールに指示するようにディスプレイコントローラを構成する。
【0009】
又、画素の行又は画素の行の一部に対応するデジタル画素値を受けるように構成したシフトレジスタモジュールを有するディスプレイドライバを設ける。ラッチは、シフトレジスタモジュールのシフトレジスタからデジタル画素値を受け、ラッチ入力端に印加される制御電圧による制御の下でデジタル画像値を記憶するように構成する。デジタルカウンタは、デジタルランプ電圧とラッチからのそれぞれのデジタル画素値とを受けるように構成した比較器入力端を有する複数のデジタル比較器にデジタルランプ電圧を与えるように構成する。比較器には、デジタル画素値とデジタルランプ電圧との間の差(又はこれらの他の比較)に基づく出力電圧を生じる比較器出力端をも設ける。代表的な例によれば、デジタル画素値が少なくとも2データビットを有するようにする。他の例では、デジタル画素値が8データビット、又は10データビット、又は12データビット、又はそれよりも多いデータビットを有するようにする。更に他の例では、デジタルランプ電圧が少なくとも8ビット、又は10ビット、又は12ビット、又はそれよりも多いビットを有するようにする。他の例によれば、ディスプレイドライバが、ディスプレイパネルに供給する比較器出力を調整するように構成したレベルシフタを有するようにする。
【0010】
又、本発明によれば、行及び列に配置した画素を有するディスプレイパネルにおける画素の行にデジタル画素値を供給する方法を提供する。この方法は、画素の第1の行における複数の画素に対応するデジタル画素値を受ける工程を有するようにする。デジタルランプ計数を開始し、デジタル画素値をデジタルランプ計数値と比較する。デジタル画素値とデジタルランプ計数値との比較により決定された遷移(トランジション)時間に対応する時間に、データランプ信号を画素の各々に与える。他の方法によれば、第1の行の画素に対応するデジタル画素値をデジタルランプ計数値と比較している間に、画素の追加の行に対応するデジタル画素値を受ける。
【0011】
代表的な例では、デジタル画素値が少なくとも2データビット、又は4データビット、又は8データビットを有するようにする。更なる例では、デジタルランプ計数値が約8ビット有するようにする。
【0012】
又、1行の画素に対応するデジタル画素値を保持するデータストアを有するディスプレイパネルドライバを設ける。カウンタはデジタル計数値信号を生じるように構成する。画素の行のそれぞれの画素に対応するデジタル比較器を設ける。これらデジタル比較器は、画素の各々と関連するデジタル画素値及びデジタル計数値を受けるとともに、比較により決定される遷移時間に第1のレベルから第2のレベルに変化する出力比較信号を生じるように構成する。画素に印加する電圧は、対応する遷移時間により決定し、代表的な例では、データに依存する遷移時間と関連する時間に、時間的に変化するデータランプ信号を画素に印加する。
【0013】
ディスプレイの行における複数の画素にデジタル画素値を供給する回路を設ける。この回路は、デジタル計数値を生じるデジタルカウンタと、これらの複数の画素の各々に対応する複数の比較器とを有するようにする。これら比較器は、デジタル計数値とこれに対応するデジタル画素値とを受けるとともに、これらのデジタル計数値及びデジタル画素値の比較に基づくそれぞれの出力を生じるように構成する。他の例では、前記回路が、デジタル画素値を受けるとともにデジタル画素値を対応する比較器に供給するラッチモジュールを有するようにする。
【0014】
本発明の上述した及びその他の特徴及び利点を以下に添付図面を参照して説明する。
図1を参照するに、ディスプレイシステム100は1つ以上の行及び1つ以上の列に配置した画素を有する。図1は、画素160、161で代表して表わす列165及び行150、151のみを示し、他の画素や、これら画素の行及び列は図示していない。代表的なディスプレイシステムは、200〜2000行及び200〜2000列の画素を有する。画素160、161はそれぞれ、FET135、138と、画素キャパシタ136、139と、画素電極137、140とを有している。画素電極137、140は、幾つかの又は全ての画素に共通なバックプレーン( BACKPLANE)電極170に印加する電圧VCOMMONに対する画像依存画素電圧を液晶又はその他の表示素子に与えるように配置されている。
【0015】
データランプ(DATARAMP)電圧源102は、時間依存電圧103のようなデータランプ電圧をバッファ104に供給する。バッファを通過したデータランプ電圧は次に、代表的に示す列FET106のような一連の列FETに与えられる。ディスプレイシステム100は代表的に、各画素列に対応して追加の列FETを有している。ランプ(RAMP)電圧源110は、時間依存電圧109のようなランプ電圧を比較器111に与え、この比較器はサンプル‐ホールド(S/H)モジュール112から画像素子(画素)に対応する電圧をも受ける。S/Hモジュール112は、ビデオ源又はその他の画像源(図1に図示せず)に接続されたビデオ入力端118からサンプル入力スイッチ116、117を介して画像電圧を受けるサンプルキャパシタ114、115を有している。このS/Hモジュール112は、サンプルキャパシタ114、115に対応するサンプル出力スイッチ119、120をも有している。スイッチ116、117、119、120は一般に、キャパシタ114、115の一方が、それぞれ対応するスイッチ116、117を経て画素電圧に対応するサンプル電圧に充電され、一方、キャパシタ114、115の他方に蓄積された画素電圧が対応するスイッチ119、120を経て比較器111に与えられるように構成されている。特定例としては、スイッチ116が閉成されてキャパシタ114が充電され、スイッチ120が閉成してキャパシタ115の電圧が比較器111に与えられる。この場合スイッチ117、119が開放している。キャパシタ114の充電と、比較器111へのキャパシタ115の電圧の供給とが終了されると、スイッチ状態が反転し、キャパシタ115が他の画素に対応する画素電圧に充電され、キャパシタ114のサンプル電圧が比較器111に与えられる。モジュール112は、1つの列における画素に対する画素電圧を得て蓄積するサンプルキャパシタ114、115を有し、他の列に対しては追加のモジュールを設けることができる。代表的な例では、列が8つの群に分割され、(ビデオ入力端118のような)8つのビデオ入力端が列と関連するサンプル‐ホールドモジュールに順次に切換る。例えば、第1のビデオ入力端が列1、9、17、…に対するサンプル‐ホールドモジュールに順次に切換り、第2のビデオ入力端が列2、10、18…に対するサンプル‐ホールドモジュールに順次に切換り、以下同様に他のビデオ入力端が切換る。図面を簡単とするために、図1には1つのみのサンプル‐ホールドモジュールを示してある。
【0016】
行150へのデータの供給は、画素キャパシタ136における電圧がデータランプ電圧を追従するように構成された列FET106及びスキャナ出力128で開始される。サンプルキャパシタ114は、ビデオ入力端118に供給されるビデオ信号により決定される電圧に充電される。スイッチング時間TSで、ランプ電圧とサンプルキャパシタ114の電圧とに応答して比較器がスイッチオフされる。その結果、列FET106もターンオフされ、スイッチング時間TSと関連するデータランプ電圧が画素キャパシタ136に保持され、この画素キャパシタ136の電圧はデータランプ電圧における更なる変化を追従しない。他の行及び列の画素も、画素キャパシタがデータランプ電圧の追従を停止させるスイッチング時間を制御することにより同様にアドレスされる。例えば、スキャナ出力129を、画素キャパシタ139が同様に制御されうるように構成する。
【0017】
(キャパシタ114のような)キャパシタの電圧をランプ入力(時間依存電圧)109と比較することにより、ビデオ入力電圧からの画素電圧を比較器111においてスイッチング時間TSに変換する。このスイッチング時間TSは列FET106を制御して、データランプ入力(時間依存電圧)103により画素に印加される電圧を選択する。この処理は、画素依存スイッチング時間への画素電圧の変換とみなすことができ、この画素依存スイッチング時間が後に画素電圧に再変換される。
【0018】
図2Aを参照するに、ディスプレイシステム200は、ディスプレイパネル212に接続されているレベルシフタの組208と電気通信を行う画素ドライバ202、204、206を有する。ディスプレイシステム200は行スキャナ220と、デジタルビデオ信号を受けるように構成したビデオ入力端222のような1つ以上のビデオ入力端と、ビデオクロック入力端224と、同期入力端226と、電源入力端228と、(電圧VCOMMONに対する)バックプレーン入力端229と、データランプ電圧入力端230とを有し、これら入力端はディスプレイコントローラ203から与えるのが便利である。ディスプレイパネル212は、600行及び800列に配置された画素のアレイを有し、これら画素はそれぞれ図1に示すものに類似する画素キャパシタ及び画素FETを有する。図2Bを参照するに、代表的に示す画素240は、行選択電極248に接続されたゲート243と、列電極250に接続されたソース(又はドレイン)電極245とを有する画素FET242を具えている。画素FET242は画素キャパシタ244の充電を制御し、従って画素電極246により液晶層又はその他の表示素子に印加される電圧を制御する。更に、画素240は、バックプレーン電圧、代表的に約−2Vに維持しうるバックプレーン電極252を有する。
【0019】
図2Aに示すように、画素ドライバ202、204、206の各々は、それぞれ画素の268列に対し画素出力261、263、265を生じる。画素がより少ない又はより多いディスプレイに対しては他の構成が可能であり、又画素ドライバ202、204、206は必ずしも互いに同じ個数の画素出力を生じるようにする必要はない。更に、画素ドライバ202、204、206はデジタルビデオ入力/出力(I/O)ポート267、269、271、273を有し、相互接続されたデータバス275、277を介してこれら画素ドライバ202、204、206間でデジタルビデオデータ及び制御信号を伝送しうるように構成されている。代表的に、デジタルビデオ入力端222に与えられるデジタルビデオ信号は、画素ドライバ202、204、206の各々によりアドレスしうる列数の画素よりも多い画素に対するデータを有しており、デジタルビデオデータは相互接続データバス275、277を用いて1つの画素ドライバから他の画素ドライバにシフトされ、行全体の画素データ値を得ることができる。
【0020】
図3は画素ドライバ202のブロック線図である。上述したように、画素ドライバ204、206も一般には同様に構成しうるが、列又は画素数が異なるように、又はそれ以外で異なるように構成することもできる。従って、図3の構成は代表的に示すだけであり、他のディスプレイパネル構造に対して更なる実施例が可能である。図3に示すように、画素ドライバ202は双方向性シフトレジスタモジュール302と、並列ラッチモジュール304と、8ビット比較器モジュール306と、セット‐リセット(S‐R)フリップフロップ308とを有する。図3の例では、画素ドライバ202は、8ビットデジタルビデオデータにより決定された画素制御電圧を268列の画素に供給するように構成されている。シフトレジスタモジュール302は268ワード長である為、268個の8ビットデジタルデータ値を、シフトレジスタモジュール302内でシフトさせることができる。図2に示す構成では、デジタルビデオデータは行全体の画素に対し8ビット値を有する。例えば、800列の画素により規定される画像に対応するデジタルビデオの場合、バス275、277を経て画素ドライバ204、206に通信するのに約532個のデジタルデータ値がシフトレジスタモジュール302を経てシフトされる。
【0021】
シフトレジスタモジュール302は、シフトイネーブル入力端310と、クロック入力端311と、シフト方向入力端312とを有し、これらはディスプレイコントローラ203と電気通信するためのものである。ディスプレイコントローラ203によりシフトイネーブル入力端310に印加される電圧は、シフトレジスタモジュール302がビデオ入力端313で受けるビデオデータに応答しうるようにする。シフトレジスタモジュール302がイネーブリング(使用可能化)されると、268列の画素データがシフトし終るまで、クロック入力端311に供給されるビデオクロック信号により決定されるレートでビデオデータが画素毎にシフトされる。追加のビデオデータを受けると、ビデオデータはシフトレジスタ302から出力端267及びデジタルビデオバス277にシフトされる。デジタルビデオバス277は代表的に、画素ドライバ204、206のような追加の画素ドライバの対応する入力端に接続されている。ビデオデータは図3では左から右にシフトされるように示しているが、ビデオデータはシフト方向入力端312に印加されるシフト方向電圧に応じて右から左へ又は左から右へシフトさせることができる。更なる実施例では、シフトレジスタモジュール302を、一方向モジュールとして構成し、デジタルビデオを一方向にシフトさせる。
【0022】
シフトレジスタモジュール302は、データを並列ラッチモジュール304に伝達するデータ出力端320を有する。図3の例では、並列ラッチモジュール304は、シフトレジスタモジュール302内に保持される各データ値に対応する268データバイトを受けるように構成されている。例えば、ディスプレイコントローラ203のようなディスプレイコントローラからラッチ制御電圧を受け、並列ラッチモジュール304に送られたデータバイトが記憶されているかどうかを決定するように構成されたラッチ制御入力端324が並列ラッチモジュール304に設けられている。ラッチ出力端331は比較器モジュール306のB入力端333につながっている。
【0023】
比較器モジュール306は、B入力端333の対応部分から8ビットデータバイトを受けるように構成された8ビット比較器368を268個有する。8ビット比較器の各々は、8ビットデジタルランプカウンタ335によりA入力端336に与えられる8ビット比較電圧を受けるように構成された入力端をも有している。8ビット比較器の各々は、それぞれの比較器モジュール出力端337に接続された対応する比較器出力端を有している。
【0024】
デジタルランプカウンタ335は、A入力端336に接続された8ビットカウンタ出力端342に加えて、カウントイネーブル(CE)入力端339と、クロック入力端(CLK)と、クリア入力端(CLR)341とを有する。フリップフロップモジュール308は、それぞれ対応するセット入力端350、リセット入力端351及び出力端353を有する268個のS‐Rフリップフロップを具えている。出力端353は、図1に示す列FET106と類似の列FETのゲート入力端に出力を与えるためのレベルシフタ208に接続されている。
【0025】
図2〜3を更に参照するに、ディスプレイシステム200は次のように動作する。ディスプレイコントローラ203がデジタルビデオ信号を受け、このデジタルビデオ信号からビデオタイミング情報を取出す。このタイミング情報は、特定のデジタルビデオデータ値をディスプレイパネル212の対応する画素と関連させる。例えば、データ値を適切な行及び列に割当て、行の開始時及び終了時における画素に対応する画素値を決定することができる。更に、画素データ値をデジタルビデオ信号中で伝送するレートに相当するクロック信号が供給され、水平及び垂直同期データを決定しうる。
【0026】
行の開始時に、ディスプレイコントローラ203がモジュール308のフリップフロップにセット電圧を与える。特定例として、S‐Rフリップフロップ360がイネーブリングされ、電圧が列FET362のゲートに印加され、この列FET362に印加されているデータランプ電圧が画素の列に与えられる。更に、デジタルランプカウンタ335がクリアされる。初期時間として規定された時間に、ランプイネーブル電圧がランプイネーブル入力端364に印加され、デジタルランプカウンタ335が計数を開始する。比較器368のB入力端366に供給されるデジタル画素値と、比較器368のA入力端370に供給されるデジタルランプ計数値とに依存するスイッチング時間TSにおいて、フリップフロップ360がリセットされ、データランプ電圧が画素の列から分離される。デジタル画素値は、シフトレジスタ372及びラッチ374から与えられる。画素の他の列に対しても同様にデータランプ電圧を与えたり分離させたりするが、図面を簡単にするために、関連のフリップフロップ、比較器、ラッチ、シフトレジスタ及び対応の列FETは図3に図示していない。デジタル画素値と関連する遷移時間TSに対しデータランプ電圧を時間依存させることにより、追加の行と関連するデジタル画素値を得ている間に、画素依存電圧を選択された行中の全ての画素に印加しうるようになる。
【0027】
画素ドライバ202、204、206、…、レベルシフタ、ビデオメモリ、又はその他の回路を有するディスプレイコントローラは、CMOS回路技術のような処理技術を用いて1つ以上の半導体基板上に形成するのが便利である。ディスプレイパネルと電気通信を行なう部分には例えば、一連のはんだバンプ接点を設け、これらを用いてディスプレイコントローラ回路をディスプレイパネルに取付けるようにすることができる。
【0028】
図4を参照するに、ディスプレイシステム400は画素ドライバ401、402を有し、これら画素ドライバは、行404と、奇数列405及び偶数列406とにおける画素にそれぞれそれぞれ画像データを書込むように構成されている。列セレクタ408はビデオ入力端410を有し、奇数列データ及び偶数列データを画素ドライバ401及び402にそれぞれ供給するように構成されている。
【0029】
上述した実施例は例示にすぎず、本発明の原理及び範囲を逸脱することなく、種々の変更を加えうること、当業者にとって明らかである。例えば、1つの集積回路で又は集積回路の組合せで種々の画素ドライバ機能を得ることができる。更に、回路機能を集積回路の組合せや、個別の回路によって与えることができ、ある実施例では上述した実施例で与えた機能のうち1つのみの機能又は幾つかの機能を含めることができる。ディスプレイシステム、画素ドライバ及びその他の構成素子は各種の個数の画素に対して構成でき、ディスプレイシステムにはTFT‐LCD以外のディスプレイデバイスを含めることができる。更に、ディスプレイコントローラ及び画素ドライバの双方又はいずれか一方に対し専用の回路を設けることができ、ソフトウェア可制御素子はプログラミング言語を用いて適切に構成できる。実施例のディスプレイシステム及び画素ドライバの動作は、電圧又は時間に応じて変化する電圧として規定した種々の信号につき前述したが、電流に基づく又は電流と電圧との組合せに基づく構成も可能である。デジタルランプカウンタは、低い値から高い値に向けて、又は高い値から低い値に向けて、又は中間値から中間値に戻って計数するように構成することができる。他の実施例では、画素ドライバ回路はその一部又は全部を、ディスプレイパネルを有する共通基板上に規定しうる。その他の変形は特許請求の範囲に包含される。
【図面の簡単な説明】
【0030】
【図1】2行の画素に対応するサンプル‐ホールドキャパシタを含むサンプル‐ホールドモジュールを具えているディスプレイシステムを示すブロック線図である。
【図2A】デジタルビデオ信号を受け、デジタル画像値を、画素のアレイを含むディスプレイパネルに供給するデジタル画素ドライバを有するディスプレイシステムを示すブロック線図である。
【図2B】図2Aのディスプレイパネルの代表的な画素を示すブロック線図である。
【図3】図2Aに示すデジタル画素ドライバを示す線図である。
【図4】偶数列及び奇数列ディスプレイドライバを有するディスプレイシステムを示すブロック線図である。
Claims (26)
- 画素の行及び列のアレイを規定しているディスプレイパネルと、
対応するデジタル画像値を受けるように構成配置された比較器入力端及び前記ディスプレイパネルの対応する列につながっている比較器出力端とを有する複数の比較器を具える比較器モジュールと、
デジタルランプ計数値を前記比較器モジュールに供給し、前記比較器が対応するデジタル画像値とデジタルランプ計数値との比較に基づいた比較器出力を生じるように構成配置したデジタルカウンタと
を具えるディスプレイシステム。 - 請求項1に記載のディスプレイシステムにおいて、画素の選択行と関連するデジタル画像値を受け、これら画素の選択行と関連するデジタル画像値を前記比較器モジュールに供給するように構成した行メモリを更に具えているディスプレイシステム。
- 請求項2に記載のディスプレイシステムにおいて、画素の非選択行と関連するデジタル画像値を受けて、これら画素の非選択行と関連するデジタル画像値を前記比較器モジュールに供給するように構成した行メモリを更に具えているディスプレイシステム。
- 請求項1に記載のディスプレイシステムにおいて、画素の非選択行と関連するデジタル画像値を受けて、これら画素の非選択行と関連するデジタル画像値を前記比較器モジュールに供給するように構成した行メモリを更に具えているディスプレイシステム。
- 請求項4に記載のディスプレイシステムにおいて、デジタル画像値を前記比較器モジュールに供給するように構成したシフトレジスタを更に具えているディスプレイシステム。
- 請求項5に記載のディスプレイシステムにおいて、前記シフトレジスタがデジタル画像入力端/出力端を有しているディスプレイシステム。
- 請求項5に記載のディスプレイシステムにおいて、前記シフトレジスタが、シフト方向を決定するように構成したシフト方向入力端を有しているディスプレイシステム。
- 請求項5に記載のディスプレイシステムにおいて、前記行メモリが並列ラッチを有しているディスプレイシステム。
- 請求項1に記載のディスプレイシステムにおいて、比較器出力を受け、対応する列制御電圧をディスプレイパネルに供給するように構成されたフリップフロップモジュールを更に有しているディスプレイシステム。
- 請求項1に記載のディスプレイシステムにおいて、前記デジタルカウンタによる計数を開始又は終了させるように構成されたディスプレイコントローラを更に有しているディスプレイシステム。
- デジタル画素値を受けるように構成されたシフトレジスタと、
このシフトレジスタからのデジタル画素値を受け、これらデジタル画素値をラッチ入力端に印加される制御電圧による制御の下で記憶するように構成されたラッチと、
デジタルランプ信号を生じるように構成したデジタルカウンタと、
デジタルランプ信号及び前記ラッチからのそれぞれのデジタル画素値を受けるように構成した比較器入力端と、比較器出力端とを有し、デジタル画素値とデジタルランプ信号との間の差に基づいた出力電圧を生じるように構成したデジタル比較器と
を具えるディスプレイドライバ。 - 請求項11に記載のディスプレイドライバにおいて、前記デジタル画素値が少なくとも2ビットを有しているディスプレイドライバ。
- 請求項11に記載のディスプレイドライバにおいて、前記デジタル画素値が少なくとも8ビットを有しているディスプレイドライバ。
- 請求項13に記載のディスプレイドライバにおいて、前記デジタルランプ信号が少なくとも8ビットを有しているディスプレイドライバ。
- 請求項11に記載のディスプレイドライバにおいて、画素の行と関連するデジタル画素値に対応する複数個のフリップフロップを更に具えており、これらフリップフロップはそれぞれ比較器出力を受け、処理した比較器出力を画素の行に供給するように構成したディスプレイドライバ。
- 請求項11に記載のディスプレイドライバにおいて、画素出力を調整するように構成されたレベルシフタを更に有しているディスプレイドライバ。
- 請求項11に記載のディスプレイドライバにおいて、このディスプレイドライバをディスプレイパネルに電気接続するように構成したはんだバンプ接点を更に有しているディスプレイドライバ。
- 行及び列に配置した画素を有するディスプレイパネルにおける画素の行にデジタル画素値を供給するデジタル画素値供給方法において、
画素の第1の行に対応するデジタル画素値を受けて記憶する工程と、
デジタルランプ計数を開始する工程と、
記憶したデジタル画素値とデジタルランプ計数値とをデジタル的に比較し、この比較に基づいた時間にデータランプ信号を画素に供給する工程と
を具えるデジタル画素値供給方法。 - 請求項18に記載のデジタル画素値供給方法において、記憶したデジタル画素値とデジタルランプ計数値とを比較している間に画素の第2の行に対応するデジタル画素値を受ける工程を更に有するデジタル画素値供給方法。
- 請求項18に記載のデジタル画素値供給方法において、前記デジタル画素値が少なくとも4データビットを有するようにするデジタル画素値供給方法。
- 請求項20に記載のデジタル画素値供給方法において、前記デジタル画素値が少なくとも8データビットを有するようにするデジタル画素値供給方法。
- 請求項18に記載のデジタル画素値供給方法において、記憶したデジタル画素値とデジタルランプ信号とを比較することにより画素に対する遷移時間を規定し、画素に印加される電圧をそれぞれの遷移時間に依存させるようにするデジタル画素値供給方法。
- 画素の行に対応するデジタル画素値に対するデータストアと、
デジタル計数値信号を生じるカウンタと、
画素の行のそれぞれの画素に対応するデジタル比較器であって、デジタル計数値信号とそれぞれのデジタル画素値とを受け、デジタル計数値信号とデジタル画素値との間の差に応答して第1のレベルから第2のレベルに変化する出力比較信号を生じるように構成された当該デジタル比較器と
を具えているディスプレイパネルドライバ。 - ディスプレイの行における複数の画素にデジタル画素値を供給するデジタル画素値供給回路において、
デジタル計数値を生じるデジタルカウンタと、前記複数の画素に対応する複数の比較器であって、デジタル計数値とこれに対応するデジタル画素値とを受け、デジタル計数値とデジタル画素値との比較に基づいたそれぞれの出力を生じるように構成した当該比較器と
を具えているデジタル画素値供給回路。 - 請求項24に記載のデジタル画素値供給回路において、デジタル画素値を受け、デジタル画素値を対応する比較器に供給するように構成されたラッチモジュールを更に具えているデジタル画素値供給回路。
- 第1の組の表示列と第2の組の表示列とに対応する第1のビデオ信号部分と第2のビデオ信号部分とを識別するように構成したビデオセレクタと、
第1のビデオ信号部分を第1の組の表示列に供給するように構成された第1の列ドライバと、
第2のビデオ信号部分を第2の組の表示列に供給するように構成された第2の列ドライバと
を具えているディスプレイコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25826500P | 2000-12-20 | 2000-12-20 | |
PCT/US2001/050653 WO2002050810A1 (en) | 2000-12-20 | 2001-12-20 | Digital light valve addressing methods and apparatus and light valves incorporating same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004527783A true JP2004527783A (ja) | 2004-09-09 |
JP2004527783A5 JP2004527783A5 (ja) | 2005-05-26 |
Family
ID=22979809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002551829A Pending JP2004527783A (ja) | 2000-12-20 | 2001-12-20 | デジタルライトバルブアドレス方法及び装置、並びにこれを導入したライトバルブ |
Country Status (8)
Country | Link |
---|---|
US (1) | US20020149557A1 (ja) |
EP (1) | EP1356446A4 (ja) |
JP (1) | JP2004527783A (ja) |
KR (1) | KR100585962B1 (ja) |
CN (1) | CN1493068A (ja) |
AU (1) | AU2002231311A1 (ja) |
TW (1) | TW559776B (ja) |
WO (1) | WO2002050810A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021124748A1 (ja) * | 2019-12-17 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8028486B2 (en) | 2001-07-27 | 2011-10-04 | Valinge Innovation Ab | Floor panel with sealing means |
GB0206093D0 (en) * | 2002-03-15 | 2002-04-24 | Koninkl Philips Electronics Nv | Display driver and driving method |
TW578124B (en) * | 2003-01-03 | 2004-03-01 | Au Optronics Corp | Method and driver for reducing power consumption of an LCD panel in a standby mode |
TW578125B (en) * | 2003-01-03 | 2004-03-01 | Au Optronics Corp | Method for reducing power consumption of an LCD panel in a standby mode |
US7845140B2 (en) | 2003-03-06 | 2010-12-07 | Valinge Innovation Ab | Flooring and method for installation and manufacturing thereof |
JP3783691B2 (ja) * | 2003-03-11 | 2006-06-07 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
RU2438152C2 (ru) * | 2006-03-02 | 2011-12-27 | Компаунд Фотоникс | Пространственный световой модулятор с оптической адресацией и способ |
CN101079241B (zh) * | 2006-05-23 | 2012-08-08 | 中华映管股份有限公司 | 平面显示装置的数据驱动器及其驱动方法 |
US9325313B2 (en) * | 2014-01-28 | 2016-04-26 | Broadcom Corporation | Low-power level-shift circuit for data-dependent signals |
TWI703549B (zh) * | 2018-03-08 | 2020-09-01 | 瑞鼎科技股份有限公司 | 應用於顯示裝置之電壓校正電路及電壓校正方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157386A (en) * | 1987-06-04 | 1992-10-20 | Seiko Epson Corporation | Circuit for driving a liquid crystal display panel |
US5489918A (en) * | 1991-06-14 | 1996-02-06 | Rockwell International Corporation | Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages |
US5317401A (en) * | 1992-06-19 | 1994-05-31 | Thomson Consumer Electronics S.A. | Apparatus for providing contrast and/or brightness control of a video signal |
JP3367808B2 (ja) * | 1995-06-19 | 2003-01-20 | シャープ株式会社 | 表示パネルの駆動方法および装置 |
US5828357A (en) * | 1996-03-27 | 1998-10-27 | Sharp Kabushiki Kaisha | Display panel driving method and display apparatus |
US5781167A (en) * | 1996-04-04 | 1998-07-14 | Northrop Grumman Corporation | Analog video input flat panel display interface |
JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
US6067065A (en) * | 1998-05-08 | 2000-05-23 | Aurora Systems, Inc. | Method for modulating a multiplexed pixel display |
US6005558A (en) * | 1998-05-08 | 1999-12-21 | Aurora Systems, Inc. | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages |
-
2001
- 2001-12-20 JP JP2002551829A patent/JP2004527783A/ja active Pending
- 2001-12-20 EP EP01991591A patent/EP1356446A4/en not_active Withdrawn
- 2001-12-20 TW TW090131608A patent/TW559776B/zh not_active IP Right Cessation
- 2001-12-20 US US10/032,283 patent/US20020149557A1/en not_active Abandoned
- 2001-12-20 KR KR1020037008429A patent/KR100585962B1/ko not_active IP Right Cessation
- 2001-12-20 AU AU2002231311A patent/AU2002231311A1/en not_active Abandoned
- 2001-12-20 CN CNA018211100A patent/CN1493068A/zh active Pending
- 2001-12-20 WO PCT/US2001/050653 patent/WO2002050810A1/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021124748A1 (ja) * | 2019-12-17 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、表示装置の駆動方法、及び、電子機器 |
US11900887B2 (en) | 2019-12-17 | 2024-02-13 | Sony Semiconductor Solutions Corporation | Display device, drive method for display device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
EP1356446A4 (en) | 2006-04-26 |
TW559776B (en) | 2003-11-01 |
US20020149557A1 (en) | 2002-10-17 |
WO2002050810A1 (en) | 2002-06-27 |
AU2002231311A1 (en) | 2002-07-01 |
KR100585962B1 (ko) | 2006-06-07 |
KR20040004469A (ko) | 2004-01-13 |
CN1493068A (zh) | 2004-04-28 |
EP1356446A1 (en) | 2003-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0809838B1 (en) | Matrix display devices | |
US5754156A (en) | LCD driver IC with pixel inversion operation | |
JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
US6201523B1 (en) | Flat panel display device | |
US5313222A (en) | Select driver circuit for an LCD display | |
JP3863214B2 (ja) | ビデオ信号供給装置 | |
US20060028420A1 (en) | Data transfer method, image display device and signal line driving circuit, active-matrix substrate | |
JPS59111197A (ja) | マトリクス型表示装置の駆動回路 | |
CN100377191C (zh) | 多路分离器和使用该多路分离器的显示器 | |
JPH04322296A (ja) | アドレスできるマトリックス装置 | |
JP2004527783A (ja) | デジタルライトバルブアドレス方法及び装置、並びにこれを導入したライトバルブ | |
US7746306B2 (en) | Display device having an improved video signal drive circuit | |
US20060202928A1 (en) | Active matrix display devices | |
JPH10149141A (ja) | 液晶表示装置 | |
JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
KR20050038648A (ko) | 액티브 매트릭스 디스플레이 구동 | |
JPH05313605A (ja) | 多階調アクティブマトリックス液晶駆動回路 | |
JPH10161612A (ja) | マルチ画面液晶表示装置 | |
JPH03257427A (ja) | 液晶表示装置 | |
JPH06186925A (ja) | 表示装置の駆動回路 | |
JP2002229520A (ja) | 平面表示装置およびその駆動方法 | |
JP3604403B2 (ja) | 液晶表示装置 | |
CN117198221A (zh) | 一种数据存储电路、硅基显示面板及显示装置 | |
JP3149084B2 (ja) | 表示装置 | |
JPH06317784A (ja) | 液晶表示装置用回路構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |