JP2004522392A5 - - Google Patents

Claims (36)

1. 出力ノードにＤＣ電力を供給するように構成される第１コンバータと、
   前記第１コンバータと並列で前記出力ノードにＤＣ電力を供給するように構成される第２コンバータとを有し、
   前記第２コンバータは前記第１コンバータの過渡応答時間よりも過渡応答時間が高速であり、さらに、
   前記第２コンバータと結合され、前記出力ノードにおける電圧に応じて、前記第２コンバータを選択的にイネーブルするように構成される制御回路とを有し、
   前記制御回路は、前記出力ノードにおける前記電圧が所定の範囲内にないとの判断に応答してのみ、前記第２コンバータをイネーブルするように構成される、電源。
2. 前記第２コンバータは、前記出力ノードにおける１つまたは複数の過渡電圧事象に応答して、前記ＤＣ電力を供給するように構成される、請求項１記載の電源。
3. 前記第１コンバータは定常状態で前記ＤＣ電力を供給するように構成される、請求項２記載の電源。
4. 前記制御回路はさらに、前記出力ノードにおける前記出力電圧が前記所定の範囲内にあるとの判断に応答して、前記第２コンバータをディスエーブルするように構成される、請求項１記載の電源。
5. 前記制御回路はさらに、前記出力ノードにおける所定の電流に対応する電圧の検出に応答して、前記第２コンバータを交互にイネーブルまたはディスエーブルするように構成される、請求項１記載の電源。
6. 前記第２コンバータはbuck-derived高速応答コンバータである、請求項１記載の電源。
7. 前記所定の範囲とは前記出力電圧のポジティブパーセンテージと前記出力電圧のネガティブパーセンテージの間の電圧範囲である、請求項１記載の電源。
8. 第１直列インダクタを介して出力ノードに電力を供給するように構成される第１コンバータと、
   第２直列インダクタを介して前記出力ノードに電力を供給するように構成される第２コンバータとを有し、前記第２インダクタは前記第１直列インダクタよりもインダクタンスが小さく、さらに、
   前記第２コンバータと結合され、前記出力ノードにおける電圧に応じて、前記第２コンバータを選択的にイネーブルにするように構成される制御回路を有し、
   前記第２コンバータは前記第１コンバータの過渡応答時間よりも過渡応答時間が高速である、電源。
9. 前記第２コンバータは前記出力ノードにおける一つまたは複数の過渡電圧事象に応答するように構成される、請求項８記載の電源。
10. 前記第１コンバータは定常状態で前記電力を提供するように構成される、請求項９記載の電源。
11. 前記制御回路はさらに、前記出力ノードにおける前記電圧が所定の範囲内にないとの判断に応答してのみ、前記第２コンバータをイネーブルにするように構成される、請求項８記載の電源。
12. 前記制御回路はさらに、前記出力ノードにおける前記出力電圧が所定の範囲内にあるとの判断に応答して、前記第２コンバータをディスエーブルにするように構成される、請求項８記載の電源。
13. 前記制御回路はさらに、前記第２直列インダクタを介した所定の電流の検出に応答して、前記第２コンバータを交互にイネーブルまたはディスエーブルするように構成される、請求項８記載の電源。
14. 前記第２コンバータはbuck-derived高速応答コンバータである、請求項８記載の電源。
15. 前記所定の範囲とは前記出力電圧のポジティブパーセンテージと前記出力電圧のネガティブパーセンテージとの間の電圧範囲である、請求項８記載の電源。
16. マイクロプロセッサと、
    前記マイクロプロセッサと結合される電源とを有し、前記電源は、
    第１直列インダクタを介して出力ノードに電力を供給するように構成される第１コンバータと、
    前記第２直列インダクタを介して前記出力ノードに電力を供給するように構成される第２コンバータとを含み、前記第２直列インダクタは前記第１直列インダクタよりもインダクタンスが小さく、さらに、
    前記第２コンバータと結合され、前記出力ノードにおける電圧に応じて、前記第２コンバータを選択的にイネーブルするように構成される制御回路を含み、
    前記第２コンバータは前記第１コンバータの過渡応答時間よりも過渡応答時間が高速である、システム。
17. 前記第２コンバータは、前記出力ノードにおける１つまたは複数の過渡電圧事象に応答するように構成される、請求項１６記載のシステム。
18. 前記第１コンバータは定常状態で前記電力を供給するように構成される、請求項１７記載のシステム。
19. 前記制御回路はさらに、前記出力電圧が所定の範囲内にないとの判断に応答してのみ、前記第２コンバータをイネーブルにするように構成される、請求項１６記載のシステム。
20. 前記制御回路はさらに、前記出力電圧が前記所定の範囲内にあるとの判断に応答して、前記第２コンバータをディスエーブルにするように構成される、請求項１６記載のシステム。
21. 前記制御回路はさらに、前記第２直列インダクタを介した所定の電流の検出に応答して、前記第２コンバータを交互にイネーブルまたはディスエーブルするように構成される、請求項１６記載のシステム。
22. 前記第２コンバータはbuck-derived高速応答コンバータである、請求項１６記載のシステム。
23. 前記所定の範囲とは前記出力ノードにおける前記出力電圧のポジティブパーセンテージと前記出力ノードにおける前記出力電圧のネガティブパーセンテージとの間の電圧範囲である、請求項１６記載のシステム。
24. 出力ノードにＤＣ電力を供給するように構成される第１コンバータと、
    前記第１コンバータと並列で前記出力ノードにＤＣ電力を供給するように構成される第２コンバータとを有し、
    前記第２コンバータは前記第１コンバータの過渡応答時間よりも過渡応答時間が高速であり、さらに、
    前記第２コンバータと結合され、前記出力ノードにおける１つまたは複数の過渡電圧事象の間に前記第２コンバータをイネーブルするように構成される制御回路を有する電源。
25. 前記第１コンバータは定常状態で前記ＤＣ電力を供給するように構成される、請求項２４記載の電源。
26. 前記制御回路はさらに、前記出力ノードにおける電圧が所定の範囲内にないとの判断に応答してのみ、前記第２コンバータをイネーブルにするように構成される、請求項２４記載の電源。
27. 前記制御回路はさらに、前記出力ノードにおける前記電圧が前記所定の範囲内にあるとの判断に応答して、前記第２コンバータをディスエーブルにするように構成される、請求項２４記載の電源。
28. 前記制御回路はさらに、前記出力ノードにおける所定の電流に対応する電圧の検出に応答して、前記第２コンバータを交互にイネーブルまたはディスエーブルするように構成される、請求項２４記載の電源。
29. 前記第２コンバータはbuck-derived高速コンバータである、請求項２４記載の電源。
30. 前記制御回路はさらに、前記出力ノードにおける電圧が所定の範囲内にあるとの判断に応答して、前記第２コンバータをディスエーブルするように構成される、請求項２４記載の電源。
31. 前記所定の範囲とは前記出力電圧のポジティブパーセンテージと前記出力電圧のネガティブパーセンテージとの間の電圧範囲である、請求項２４記載の電源。
32. 第１コンバータ、第２コンバータおよび制御回路を含む電源の動作方法であって、
    第１コンバータが出力ノードにＤＣ電力を供給する段階と、
    制御回路が前記出力ノードにおける電圧に応じて、前記第２コンバータを選択的にイネーブルする段階と、
    第２コンバータが前記出力ノードにおいて発生する１つまたは複数の過渡電圧事象の間に前記第１コンバータと並列で前記出力ノードにＤＣ電力を供給する段階とを含み、
    前記第２コンバータは前記第１コンバータの過渡応答時間よりも過渡応答時間が高速である、方法。
33. 前記第１コンバータは、定常状態で前記ＤＣ電力を供給する、請求項３２記載の方法。
34. 前記出力ノードにおける所定の電流に対応する電圧の検出に応答して、前記第２コンバータを交互にイネーブルまたはディスエーブルする段階を含む、請求項３２記載の方法。
35. 前記出力ノードにおける前記電圧が所定の範囲内にあるとの検出に応答して、前記第２コンバータをディスエーブルする段階を含む、請求項３２記載の方法。
36. 前記所定の範囲とは前記出力ノードにおける前記電圧のポジティブパーセンテージと前記出力ノードにおける前記電圧のネガティブパーセンテージとの間の電圧範囲である、請求項３２記載の方法。