JP2004518283A - トレンチの充填方法 - Google Patents
トレンチの充填方法 Download PDFInfo
- Publication number
- JP2004518283A JP2004518283A JP2002558323A JP2002558323A JP2004518283A JP 2004518283 A JP2004518283 A JP 2004518283A JP 2002558323 A JP2002558323 A JP 2002558323A JP 2002558323 A JP2002558323 A JP 2002558323A JP 2004518283 A JP2004518283 A JP 2004518283A
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- substrate
- annealing
- trench
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本発明は、基体の少なくとも1つのトレンチ又は他の開口を充填する方法に関する。この方法は、誘電体材料を、基体の少なくとも1つのトレンチ又は他の開口に堆積させること、及び圧力を適用しながら又はその後で堆積した材料にアニール処理を行うことを含む。この方法は段階的に行うことができる。またアニール処理段階は少なくともH2プラズマに前記基体を露出させることを含むことができ、又は少なくともアニール処理の後でH2プラズマに基体を露出させることができる。
Description
【0001】
本発明は、半導体ウェハーのような基体のトレンチ及び他の開口を充填する方法に関する。
【0002】
半導体デバイスのための金属の前の誘電体の形成及びシャロートレンチ分離構造の形成のような特定の方法では、小さいギャップ中で密なフィルムを達成することが必要とされている。しかしながらフィルムをこれらのギャップ内に堆積させる場合、堆積させたままのフィルムから水を除去する必要があることが多い。ここでこのフィルムはサブミクロン幅の凹部内に存在するので、結果として空隙が形成され、材料が望ましくない低い密度を有する。従って完全に充填した場合であっても、材料の密度は低く、これは非常にエッチングされやすいことを意味する。シャロートレンチ分離では、材料が湿式エッチングに対して抵抗性であり、且つ充填されたトレンチが、酸化物及び窒化物のフィールド層の湿式ストリッピングの後で維持されているべきであるので、これは特に問題である。これについては例えば米国特許第5,447,884号明細書の図4及び5で示されている。
【0003】
本発明は、半導体ウェハーのような基体の少なくともトレンチ又は他の開口を充填する方法であり、この方法は、誘電体材料をトレンチ又は開口に堆積させること、堆積させた材料に圧力を適用すること、及び圧力の適用の後又はその間に、堆積した材料をアニール処理することを含む。
【0004】
トレンチ又は開口は完全に充填することができ、又は好ましくはトレンチ又は開口は初めに部分的に充填し、堆積した材料に圧力の適用、又は圧力の適用及びアニール処理を行うことができる。トレンチ又は開口は、1又は複数の更なる堆積工程によってその後完全に充填し、1又は複数の更なる堆積工程の後で、圧力の適用、又は圧力の適用及びアニール処理を行うことができる。
【0005】
アニール処理工程はH2プラズマへの基体の露出を少なくとも含み、又はアニール処理工程の後でH2プラズマへの露出を行うことができる。
【0006】
適用する圧力は、処理を行うのに十分であるべきである。実験は100〜700barで行った。圧力は効果的な期間にわたって適用すべきである。実験は60〜300秒間にわたって行った。
【0007】
基体は、圧力の適用の間又はその前に加熱することができる。この場合、基体は約150℃〜約550℃に加熱することができる。好ましくは基体の温度は、約475℃〜525℃である。
【0008】
本発明は上述のようなものであるが、本発明は、上述の特徴又は下記の説明の任意の組み合わせを包含していることを理解すべきである。
【0009】
本発明は様々な様式で実施することができるが、特定の態様を図1及び適切に示された走査型電子顕微鏡写真と関連して説明する。これはアニール処理への圧力の効果を示しており、ここでは独立したO−Hが高圧の適用によって一緒にされ熱によって誘発される水の除去を促進している。実験3、4、7〜11及び13は比較例である。
【0010】
それぞれの実験において、フィルムは出願人のFlowfill(商標)プロセスを使用して堆積させた。ここでは液体シラノールを縮合反応によって堆積させ、そしてアニール処理を使用して硬化させて酸化物フィルムを作る。従ってFlowfill(商標)堆積を、下記では簡単に参照する。そのような堆積プロセスの例は米国特許第5,874,367号で説明されている。Planar(商標)はFlowfill(商標)プロセスを行うための装置に関し、この装置もこの米国特許明細書で説明されている。米国特許第5,527,561号明細書は、高圧プロセスを行うのに適当なタイプの圧力適用装置を説明している。示されている実際の装置は、有意に比較的大きい圧力を適用することができるが、比較的単純な装置も適当である。これらの特許明細書の記載はここで参照して本明細書の記載に含める。
【0011】
本発明の背景に関して、小さいギャップに堆積させた誘電体フィルムの密度を増加させる方法を説明する。これらのギャップは典型的に幅が100nm(1,000Å)未満であり、アスペクト比(幅に対する深さ)が3よりも大きい。より特にこれらは、幅が50nm(500Å)未満で、アスペクト比が5よりも大きいギャップである。誘電体はFlowfill(商標)プロセスを使用してウェハー堆積させ、これはシャロートレンチ分離(STI)プロセス又は金属の前の誘電体(PMD)を作るために使用することができる。試験は、幅約40nm(400Å)及び深さ約360nm(3600Å)のSiNトレンチからなる試験構造を有するウェハーに行った。
【0012】
Flowfill(商標)プロセスは、縮合反応によってこれらのギャップを液体シラノールで満たすことができ、これをその後硬化させて酸化物フィルムを作る。この硬化は通常、低圧(大気圧以下の圧力)熱又はプラズマ「アニール処理」の間に行わせる。この方法は、バルクでよりも密度が比較的小さい酸化物フィルムを狭いトレンチにもたらす。劈開試料の「描画」エッチングは、低密度誘電体の迅速なエッチングに起因するギャップ内の空隙を示す。多段階の高い圧力及び温度のアニール処理を水素プラズマ処理の前に行うことによって、小さいギャップ内でのフィルムの密度を改良する方法を説明する。
【0013】
本発明は、加熱を伴う高圧を使用して、シラノール及びシラノール状層からの水の除去を機械的に促進する。現在では、高品質の誘電体(10:1の緩衝HFエッチングによって描画したときに空隙を示さないもの)でそのような小さいギャップ(100nm未満)を満たすことができる単層の方法は存在しない(ここで報告しているものも含めて)。圧力の適用は結果を改良することを示す。唯一の完全にうまくいく結果は、第2の層を堆積させる前の第1の層への高圧アニール処理を伴って、空隙に少なくとも2つの層を堆積させることを必要とした。IBM technical disclosure bulletin nr.11、第27巻、1985年4月で報告されているように、ここで考慮されているギャップは従来技術と比較してかなり小さく、これは実験的にはここでは報告されておらず、一般に使用するプラズマ処理、水素プラズマ処理、及び純粋な熱アニール処理は、多数の薄い層に行う場合であっても、誘電体層を十分に密にしない。最も新しい半導体ウェハーで現在使用されているギャップは典型的に、約0.35〜0.13μm(350〜130nm)である。従来のプラズマ処理及び熱処理は、0.35μmギャップ内の単層フィルムには十分にうまく機能しないことが報告されている。これに対して、この高圧プロセスは、これらの比較的大きいギャップ幅では、単層フィルムを十分に密にすることができる。STI/PMDギャップ深さは、幅の減少によっては大きく変えるべきではない。従って幅が減少すると、アスペクト比は増加し、且つ制約体積の露出表面に対する比は増加する。
【0014】
[プロセス工程]
全ての実験は、ウェハーの劈開片に対して行った。下記は、考慮される可能な処理工程の概略を示している:
【0015】
実験は、Planar(商標)及びForcefill(商標)として示される既存のシステムで行った。これらは、単一ウェハークラスターシステムであり、ここでPlanar(商標)はCVDシステムであり、減圧下でのウェハー輸送を伴うプラズマ前処理、CVD堆積、並びに熱及びプラズマ後処理を含む。Forcefill(商標)は、高圧単一ウェハークラスターシステムであり、通常はウェハー凹部を満たすための金属デフォーメーションに関する。このチャンバーはPlanar(商標)システムに取り付けられておらず、従って説明されるプロセス順序では、ウェハーはこれらのシステムの間で大気に露出されている。これは実験にとって重要なことではないと考える。
【0016】
プロセスの説明
1. N2Oプラズマ処理
【0017】
これは、そのままのシリコンにプラズマ処理を行って付着性を改良することによって、「ベース」二酸化ケイ素層を作るプラズマプロセスである。
【0018】
2. Flowfill(商標)堆積
【0019】
これは、水含有ポリマー又はシラノールを堆積させるプロセスである。スピンオン水含有ポリマーで置換することもできる。
【0020】
3.穏やかなベーキング
定盤の温度 450℃
処理時間 90秒
圧力 20mTorr
【0021】
これは、Planarシステムにおける純粋な窒素雰囲気での低圧の、「穏やかな」熱アニール処理である(堆積チャンバーからの減圧ウェハー輸送)。低圧によってウェハーの温度が定盤の温度に達していないことに注意すべきである。ウェハーは約190℃で、このチャンバーから出す。このプロセス工程は、Flowfill及びキャップ層を便利にアニール処理するとき、例えば30分間にわたって450℃で、大気圧の窒素雰囲気においてアニール処理するときに、「ブリスター(ふくれ)」を避けることが分かっている。STI/PMDの用途では(ウェハー上に金属相互接続が存在する前に)、アニール処理温度は450℃超でよい。
【0022】
4. 高圧処理
下記の表で示す。これは堆積とは異なるシステムで行った。
【0023】
5. アニール処理
定盤の温度 450℃
処理時間 180秒
圧力 1Torr
【0024】
これは、Forcefill(商標)システムにおいて行う熱アニール処理である。これは、定盤からウェハーへの伝熱を促進するのに十分な大気圧未満の圧力での、純粋な窒素アニール処理である。
【0025】
6. 水素プラズマ
定盤の温度 400℃
処理時間 600秒
H2 1,000sccm
シャワーヘッドの出力 1000W、13.56MHz
【0026】
7. キャップ堆積
【0027】
行った実験は下記の表で説明している。これは、堆積させたままのフィルムを処理する随意の処理工程のマトリックスである。
【0028】
【表1】
【0029】
Flowfill(商標)の多段階堆積及びそれに続く圧力処理が有利であるかを判断するために、下記の2つの実験を行った。使用した高圧処理は、上述の実験12で使用したものと同じである。
【0030】
実験14
【0031】
実験15
【0032】
ここで、Flowfill(商標)厚さの測定値は、実際のトレンチではなく、基体のフィールド上に堆積した厚さである。実際には、フィールドに堆積した材料のいくらかがトレンチに入り、それによってフィールドに堆積した全厚さは、トレンチに堆積した全厚さよりも小さいことがある。
【0033】
走査型電子顕微鏡写真(SEM)は、10:1のBHF中で2秒間にわたって20℃で描画したパターンを付けられたウェハーの劈開端に関するものである。視覚的な試験は、下記の概略の結果をもたらした。
【0034】
○高圧アニール処理及び/又は水素プラズマ処理を含む全てのプロセスは、低圧熱アニール処理のみのプロセスよりも優れていた。単独の低圧(標準)熱アニール処理(450℃)では、ギャップ内のフィルムの品質が最も悪かった。
【0035】
○実験12(高圧アニール処理及び水素プラズマ処理)は、単一フィルム堆積では最も良好な結果を与えた。これは、実験13の「従来技術のプロセス」を超える改良であり、2番目に良好な結果を与える。
【0036】
○高圧アニール処理の前の「穏やかな」ベーキング、又は高圧アニール処理の後の低圧アニール処理は、高圧アニール処理の結果にあまり影響を与えない。
【0037】
○475℃の温度の高圧アニール処理は、180℃での処理を超える結果を示したが、525℃での処理は、475℃での処理と比較して有意の違いがない。
【0038】
○比較的高い圧力(700bar)は、高圧処理(アニール処理)のためにわずかに比較的好ましいことが分かる。
【0039】
○高圧処理工程の時間の増加は、試験範囲した範囲では大きな影響がない(60〜300秒)。これは、温度及び圧力が、所定温度での時間及び圧力での時間よりも重要であることを示している。
【0040】
○従って、60秒よりも短い処理時間で、いくらかのウェハー構造で少なくともいくらかのフィルムの水除去が達成されることが期待される。この比較的短い時間は経済的な理由により好ましい。
【0041】
○層で部分的にのみ凹部を満たし、そして処理するようにして複数の層を堆積させると、単一フィルム堆積を改良できる。実験14では、Flowfill(商標)は2段階(それぞれ800Å)で堆積させ、高圧アニール処理及びH2プラズマ処理をそれぞれの工程の後で行った。単一フィルム堆積を超える有意の改良は見出されなかった。これは、初めのFlowfill(商標)工程が完全にギャップを満たすのに十分なものであり(液体であるFlowfill(商標)層は名目上の厚さよりも深く凹部を満たす)、第2の堆積はウェハーのフィールド上に行われたことからである。実験15では、1よりも多い薄い層を堆積させ、処理してギャップを満たした。これは最も良好な結果を示した。従ってこれは、ギャップを完全に満たす前に、フィルムを密にすることの利点が存在することを示している。
本発明は、半導体ウェハーのような基体のトレンチ及び他の開口を充填する方法に関する。
【0002】
半導体デバイスのための金属の前の誘電体の形成及びシャロートレンチ分離構造の形成のような特定の方法では、小さいギャップ中で密なフィルムを達成することが必要とされている。しかしながらフィルムをこれらのギャップ内に堆積させる場合、堆積させたままのフィルムから水を除去する必要があることが多い。ここでこのフィルムはサブミクロン幅の凹部内に存在するので、結果として空隙が形成され、材料が望ましくない低い密度を有する。従って完全に充填した場合であっても、材料の密度は低く、これは非常にエッチングされやすいことを意味する。シャロートレンチ分離では、材料が湿式エッチングに対して抵抗性であり、且つ充填されたトレンチが、酸化物及び窒化物のフィールド層の湿式ストリッピングの後で維持されているべきであるので、これは特に問題である。これについては例えば米国特許第5,447,884号明細書の図4及び5で示されている。
【0003】
本発明は、半導体ウェハーのような基体の少なくともトレンチ又は他の開口を充填する方法であり、この方法は、誘電体材料をトレンチ又は開口に堆積させること、堆積させた材料に圧力を適用すること、及び圧力の適用の後又はその間に、堆積した材料をアニール処理することを含む。
【0004】
トレンチ又は開口は完全に充填することができ、又は好ましくはトレンチ又は開口は初めに部分的に充填し、堆積した材料に圧力の適用、又は圧力の適用及びアニール処理を行うことができる。トレンチ又は開口は、1又は複数の更なる堆積工程によってその後完全に充填し、1又は複数の更なる堆積工程の後で、圧力の適用、又は圧力の適用及びアニール処理を行うことができる。
【0005】
アニール処理工程はH2プラズマへの基体の露出を少なくとも含み、又はアニール処理工程の後でH2プラズマへの露出を行うことができる。
【0006】
適用する圧力は、処理を行うのに十分であるべきである。実験は100〜700barで行った。圧力は効果的な期間にわたって適用すべきである。実験は60〜300秒間にわたって行った。
【0007】
基体は、圧力の適用の間又はその前に加熱することができる。この場合、基体は約150℃〜約550℃に加熱することができる。好ましくは基体の温度は、約475℃〜525℃である。
【0008】
本発明は上述のようなものであるが、本発明は、上述の特徴又は下記の説明の任意の組み合わせを包含していることを理解すべきである。
【0009】
本発明は様々な様式で実施することができるが、特定の態様を図1及び適切に示された走査型電子顕微鏡写真と関連して説明する。これはアニール処理への圧力の効果を示しており、ここでは独立したO−Hが高圧の適用によって一緒にされ熱によって誘発される水の除去を促進している。実験3、4、7〜11及び13は比較例である。
【0010】
それぞれの実験において、フィルムは出願人のFlowfill(商標)プロセスを使用して堆積させた。ここでは液体シラノールを縮合反応によって堆積させ、そしてアニール処理を使用して硬化させて酸化物フィルムを作る。従ってFlowfill(商標)堆積を、下記では簡単に参照する。そのような堆積プロセスの例は米国特許第5,874,367号で説明されている。Planar(商標)はFlowfill(商標)プロセスを行うための装置に関し、この装置もこの米国特許明細書で説明されている。米国特許第5,527,561号明細書は、高圧プロセスを行うのに適当なタイプの圧力適用装置を説明している。示されている実際の装置は、有意に比較的大きい圧力を適用することができるが、比較的単純な装置も適当である。これらの特許明細書の記載はここで参照して本明細書の記載に含める。
【0011】
本発明の背景に関して、小さいギャップに堆積させた誘電体フィルムの密度を増加させる方法を説明する。これらのギャップは典型的に幅が100nm(1,000Å)未満であり、アスペクト比(幅に対する深さ)が3よりも大きい。より特にこれらは、幅が50nm(500Å)未満で、アスペクト比が5よりも大きいギャップである。誘電体はFlowfill(商標)プロセスを使用してウェハー堆積させ、これはシャロートレンチ分離(STI)プロセス又は金属の前の誘電体(PMD)を作るために使用することができる。試験は、幅約40nm(400Å)及び深さ約360nm(3600Å)のSiNトレンチからなる試験構造を有するウェハーに行った。
【0012】
Flowfill(商標)プロセスは、縮合反応によってこれらのギャップを液体シラノールで満たすことができ、これをその後硬化させて酸化物フィルムを作る。この硬化は通常、低圧(大気圧以下の圧力)熱又はプラズマ「アニール処理」の間に行わせる。この方法は、バルクでよりも密度が比較的小さい酸化物フィルムを狭いトレンチにもたらす。劈開試料の「描画」エッチングは、低密度誘電体の迅速なエッチングに起因するギャップ内の空隙を示す。多段階の高い圧力及び温度のアニール処理を水素プラズマ処理の前に行うことによって、小さいギャップ内でのフィルムの密度を改良する方法を説明する。
【0013】
本発明は、加熱を伴う高圧を使用して、シラノール及びシラノール状層からの水の除去を機械的に促進する。現在では、高品質の誘電体(10:1の緩衝HFエッチングによって描画したときに空隙を示さないもの)でそのような小さいギャップ(100nm未満)を満たすことができる単層の方法は存在しない(ここで報告しているものも含めて)。圧力の適用は結果を改良することを示す。唯一の完全にうまくいく結果は、第2の層を堆積させる前の第1の層への高圧アニール処理を伴って、空隙に少なくとも2つの層を堆積させることを必要とした。IBM technical disclosure bulletin nr.11、第27巻、1985年4月で報告されているように、ここで考慮されているギャップは従来技術と比較してかなり小さく、これは実験的にはここでは報告されておらず、一般に使用するプラズマ処理、水素プラズマ処理、及び純粋な熱アニール処理は、多数の薄い層に行う場合であっても、誘電体層を十分に密にしない。最も新しい半導体ウェハーで現在使用されているギャップは典型的に、約0.35〜0.13μm(350〜130nm)である。従来のプラズマ処理及び熱処理は、0.35μmギャップ内の単層フィルムには十分にうまく機能しないことが報告されている。これに対して、この高圧プロセスは、これらの比較的大きいギャップ幅では、単層フィルムを十分に密にすることができる。STI/PMDギャップ深さは、幅の減少によっては大きく変えるべきではない。従って幅が減少すると、アスペクト比は増加し、且つ制約体積の露出表面に対する比は増加する。
【0014】
[プロセス工程]
全ての実験は、ウェハーの劈開片に対して行った。下記は、考慮される可能な処理工程の概略を示している:
【0015】
実験は、Planar(商標)及びForcefill(商標)として示される既存のシステムで行った。これらは、単一ウェハークラスターシステムであり、ここでPlanar(商標)はCVDシステムであり、減圧下でのウェハー輸送を伴うプラズマ前処理、CVD堆積、並びに熱及びプラズマ後処理を含む。Forcefill(商標)は、高圧単一ウェハークラスターシステムであり、通常はウェハー凹部を満たすための金属デフォーメーションに関する。このチャンバーはPlanar(商標)システムに取り付けられておらず、従って説明されるプロセス順序では、ウェハーはこれらのシステムの間で大気に露出されている。これは実験にとって重要なことではないと考える。
【0016】
プロセスの説明
1. N2Oプラズマ処理
【0017】
これは、そのままのシリコンにプラズマ処理を行って付着性を改良することによって、「ベース」二酸化ケイ素層を作るプラズマプロセスである。
【0018】
2. Flowfill(商標)堆積
【0019】
これは、水含有ポリマー又はシラノールを堆積させるプロセスである。スピンオン水含有ポリマーで置換することもできる。
【0020】
3.穏やかなベーキング
定盤の温度 450℃
処理時間 90秒
圧力 20mTorr
【0021】
これは、Planarシステムにおける純粋な窒素雰囲気での低圧の、「穏やかな」熱アニール処理である(堆積チャンバーからの減圧ウェハー輸送)。低圧によってウェハーの温度が定盤の温度に達していないことに注意すべきである。ウェハーは約190℃で、このチャンバーから出す。このプロセス工程は、Flowfill及びキャップ層を便利にアニール処理するとき、例えば30分間にわたって450℃で、大気圧の窒素雰囲気においてアニール処理するときに、「ブリスター(ふくれ)」を避けることが分かっている。STI/PMDの用途では(ウェハー上に金属相互接続が存在する前に)、アニール処理温度は450℃超でよい。
【0022】
4. 高圧処理
下記の表で示す。これは堆積とは異なるシステムで行った。
【0023】
5. アニール処理
定盤の温度 450℃
処理時間 180秒
圧力 1Torr
【0024】
これは、Forcefill(商標)システムにおいて行う熱アニール処理である。これは、定盤からウェハーへの伝熱を促進するのに十分な大気圧未満の圧力での、純粋な窒素アニール処理である。
【0025】
6. 水素プラズマ
定盤の温度 400℃
処理時間 600秒
H2 1,000sccm
シャワーヘッドの出力 1000W、13.56MHz
【0026】
7. キャップ堆積
【0027】
行った実験は下記の表で説明している。これは、堆積させたままのフィルムを処理する随意の処理工程のマトリックスである。
【0028】
【表1】
【0029】
Flowfill(商標)の多段階堆積及びそれに続く圧力処理が有利であるかを判断するために、下記の2つの実験を行った。使用した高圧処理は、上述の実験12で使用したものと同じである。
【0030】
実験14
【0031】
実験15
【0032】
ここで、Flowfill(商標)厚さの測定値は、実際のトレンチではなく、基体のフィールド上に堆積した厚さである。実際には、フィールドに堆積した材料のいくらかがトレンチに入り、それによってフィールドに堆積した全厚さは、トレンチに堆積した全厚さよりも小さいことがある。
【0033】
走査型電子顕微鏡写真(SEM)は、10:1のBHF中で2秒間にわたって20℃で描画したパターンを付けられたウェハーの劈開端に関するものである。視覚的な試験は、下記の概略の結果をもたらした。
【0034】
○高圧アニール処理及び/又は水素プラズマ処理を含む全てのプロセスは、低圧熱アニール処理のみのプロセスよりも優れていた。単独の低圧(標準)熱アニール処理(450℃)では、ギャップ内のフィルムの品質が最も悪かった。
【0035】
○実験12(高圧アニール処理及び水素プラズマ処理)は、単一フィルム堆積では最も良好な結果を与えた。これは、実験13の「従来技術のプロセス」を超える改良であり、2番目に良好な結果を与える。
【0036】
○高圧アニール処理の前の「穏やかな」ベーキング、又は高圧アニール処理の後の低圧アニール処理は、高圧アニール処理の結果にあまり影響を与えない。
【0037】
○475℃の温度の高圧アニール処理は、180℃での処理を超える結果を示したが、525℃での処理は、475℃での処理と比較して有意の違いがない。
【0038】
○比較的高い圧力(700bar)は、高圧処理(アニール処理)のためにわずかに比較的好ましいことが分かる。
【0039】
○高圧処理工程の時間の増加は、試験範囲した範囲では大きな影響がない(60〜300秒)。これは、温度及び圧力が、所定温度での時間及び圧力での時間よりも重要であることを示している。
【0040】
○従って、60秒よりも短い処理時間で、いくらかのウェハー構造で少なくともいくらかのフィルムの水除去が達成されることが期待される。この比較的短い時間は経済的な理由により好ましい。
【0041】
○層で部分的にのみ凹部を満たし、そして処理するようにして複数の層を堆積させると、単一フィルム堆積を改良できる。実験14では、Flowfill(商標)は2段階(それぞれ800Å)で堆積させ、高圧アニール処理及びH2プラズマ処理をそれぞれの工程の後で行った。単一フィルム堆積を超える有意の改良は見出されなかった。これは、初めのFlowfill(商標)工程が完全にギャップを満たすのに十分なものであり(液体であるFlowfill(商標)層は名目上の厚さよりも深く凹部を満たす)、第2の堆積はウェハーのフィールド上に行われたことからである。実験15では、1よりも多い薄い層を堆積させ、処理してギャップを満たした。これは最も良好な結果を示した。従ってこれは、ギャップを完全に満たす前に、フィルムを密にすることの利点が存在することを示している。
Claims (12)
- 誘電体材料を、基体の少なくとも1つのトレンチ又は他の開口に堆積させること、及び圧力を適用しながら又はその後で、堆積した前記材料にアニール処理を行うことを含む、基体の少なくとも1つのトレンチ又は他の開口を充填する方法。
- 前記トレンチ又は開口を初めに部分的に充填し、堆積した材料に圧力を適用し、又は圧力を適用し且つアニール処理を行い、そして前記トレンチ又は開口を1又は複数の更なる堆積工程で完全に充填する、請求項1に記載の方法。
- 第2の又は続く工程で堆積させた前記材料に圧力を適用し及び/又はアニール処理を行う、請求項2又は3に記載の方法。
- 少なくとも前記アニール処理がH2プラズマに前記基体を露出させることを含む、又は少なくとも前記アニール処理の後でH2プラズマに基体を露出させる、請求項1〜3のいずれかに記載の方法。
- 適用する前記圧力が100bar超である、請求項1〜4のいずれかに記載の方法。
- 前記圧力が約700barである、請求項6に記載の方法。
- 前記圧力を約1〜約300秒間にわたって適用する、請求項1〜6のいずれかに記載の方法。
- 前記圧力を約60秒間にわたって適用する、請求項8に記載の方法。
- 前記基体を、圧力の適用の前又は適用の間に加熱する、請求項1〜8のいずれかに記載の方法。
- 前記基体を約150℃〜約550℃に加熱する、請求項10に記載の方法。
- 前記基体の温度が約475℃〜525℃である、請求項10に記載の方法。
- 前記誘電体層がシラノール又はシラノール状層である、請求項1〜11のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0101528.8A GB0101528D0 (en) | 2001-01-20 | 2001-01-20 | A method of filling trenches |
PCT/GB2002/000241 WO2002058132A1 (en) | 2001-01-20 | 2002-01-21 | A method of filling trenches |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004518283A true JP2004518283A (ja) | 2004-06-17 |
Family
ID=9907195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002558323A Pending JP2004518283A (ja) | 2001-01-20 | 2002-01-21 | トレンチの充填方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20030157781A1 (ja) |
JP (1) | JP2004518283A (ja) |
KR (1) | KR20020079929A (ja) |
DE (1) | DE10290240T5 (ja) |
GB (2) | GB0101528D0 (ja) |
WO (1) | WO2002058132A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070014801A1 (en) * | 2001-01-24 | 2007-01-18 | Gish Kurt C | Methods of diagnosis of prostate cancer, compositions and methods of screening for modulators of prostate cancer |
DE10249649A1 (de) * | 2002-10-24 | 2004-05-13 | Infineon Technologies Ag | Verfahren zur Herstellung einer flachen Grabenisolation |
DE10350689B4 (de) * | 2003-10-30 | 2007-06-21 | Infineon Technologies Ag | Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat |
DE102004020328A1 (de) * | 2004-04-26 | 2005-11-03 | Infineon Technologies Ag | Verfahren zur Abscheidung einer mit Kohlenstoff dotierten siliziumhaltigen dielektrischen Schicht |
US7129189B1 (en) | 2004-06-22 | 2006-10-31 | Novellus Systems, Inc. | Aluminum phosphate incorporation in silica thin films produced by rapid surface catalyzed vapor deposition (RVD) |
US7297608B1 (en) | 2004-06-22 | 2007-11-20 | Novellus Systems, Inc. | Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition |
US7097878B1 (en) | 2004-06-22 | 2006-08-29 | Novellus Systems, Inc. | Mixed alkoxy precursors and methods of their use for rapid vapor deposition of SiO2 films |
US7202185B1 (en) | 2004-06-22 | 2007-04-10 | Novellus Systems, Inc. | Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer |
US7790633B1 (en) | 2004-10-26 | 2010-09-07 | Novellus Systems, Inc. | Sequential deposition/anneal film densification method |
US7148155B1 (en) | 2004-10-26 | 2006-12-12 | Novellus Systems, Inc. | Sequential deposition/anneal film densification method |
US7294583B1 (en) | 2004-12-23 | 2007-11-13 | Novellus Systems, Inc. | Methods for the use of alkoxysilanol precursors for vapor deposition of SiO2 films |
US7482247B1 (en) | 2004-12-30 | 2009-01-27 | Novellus Systems, Inc. | Conformal nanolaminate dielectric deposition and etch bag gap fill process |
US7223707B1 (en) | 2004-12-30 | 2007-05-29 | Novellus Systems, Inc. | Dynamic rapid vapor deposition process for conformal silica laminates |
US7271112B1 (en) | 2004-12-30 | 2007-09-18 | Novellus Systems, Inc. | Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry |
US7135418B1 (en) | 2005-03-09 | 2006-11-14 | Novellus Systems, Inc. | Optimal operation of conformal silica deposition reactors |
US7109129B1 (en) | 2005-03-09 | 2006-09-19 | Novellus Systems, Inc. | Optimal operation of conformal silica deposition reactors |
US7589028B1 (en) | 2005-11-15 | 2009-09-15 | Novellus Systems, Inc. | Hydroxyl bond removal and film densification method for oxide films using microwave post treatment |
US7491653B1 (en) | 2005-12-23 | 2009-02-17 | Novellus Systems, Inc. | Metal-free catalysts for pulsed deposition layer process for conformal silica laminates |
US7288463B1 (en) | 2006-04-28 | 2007-10-30 | Novellus Systems, Inc. | Pulsed deposition layer gap fill with expansion material |
US7625820B1 (en) | 2006-06-21 | 2009-12-01 | Novellus Systems, Inc. | Method of selective coverage of high aspect ratio structures with a conformal film |
WO2008009892A1 (en) * | 2006-07-20 | 2008-01-24 | Aviza Technology Limited | Plasma sources |
WO2008009898A1 (en) * | 2006-07-20 | 2008-01-24 | Aviza Technology Limited | Ion sources |
WO2008009889A1 (en) * | 2006-07-20 | 2008-01-24 | Aviza Technology Limited | Ion deposition apparatus |
JP6397307B2 (ja) * | 2014-10-29 | 2018-09-26 | 東京エレクトロン株式会社 | 凹部を充填する方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5103276A (en) * | 1988-06-01 | 1992-04-07 | Texas Instruments Incorporated | High performance composed pillar dram cell |
US5314724A (en) * | 1991-01-08 | 1994-05-24 | Fujitsu Limited | Process for forming silicon oxide film |
FR2734402B1 (fr) * | 1995-05-15 | 1997-07-18 | Brouquet Pierre | Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant |
US6351039B1 (en) * | 1997-05-28 | 2002-02-26 | Texas Instruments Incorporated | Integrated circuit dielectric and method |
JPH113936A (ja) * | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
JPH11330080A (ja) * | 1998-05-13 | 1999-11-30 | James W Mitchell | 水素処理方法 |
US6265282B1 (en) * | 1998-08-17 | 2001-07-24 | Micron Technology, Inc. | Process for making an isolation structure |
US6323101B1 (en) * | 1998-09-03 | 2001-11-27 | Micron Technology, Inc. | Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers |
-
2001
- 2001-01-20 GB GBGB0101528.8A patent/GB0101528D0/en not_active Ceased
-
2002
- 2002-01-21 GB GB0219675A patent/GB2376130B/en not_active Expired - Fee Related
- 2002-01-21 KR KR1020027011463A patent/KR20020079929A/ko not_active Application Discontinuation
- 2002-01-21 WO PCT/GB2002/000241 patent/WO2002058132A1/en active Application Filing
- 2002-01-21 DE DE10290240T patent/DE10290240T5/de active Pending
- 2002-01-21 US US10/220,800 patent/US20030157781A1/en not_active Abandoned
- 2002-01-21 JP JP2002558323A patent/JP2004518283A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2002058132A1 (en) | 2002-07-25 |
KR20020079929A (ko) | 2002-10-19 |
GB0101528D0 (en) | 2001-03-07 |
GB2376130B (en) | 2005-01-26 |
DE10290240T5 (de) | 2003-12-11 |
GB0219675D0 (en) | 2002-10-02 |
GB2376130A (en) | 2002-12-04 |
US20030157781A1 (en) | 2003-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004518283A (ja) | トレンチの充填方法 | |
US7314828B2 (en) | Repairing method for low-k dielectric materials | |
JP4160277B2 (ja) | 半導体装置の製造方法 | |
US20060258160A1 (en) | Method of manufacturing semiconductor device | |
KR20200010105A (ko) | 플라즈마 개질을 이용한 유전체 재료의 선택적 순환 건식 식각 공정 | |
WO2007083654A1 (ja) | シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板 | |
JP2020520554A (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
WO2009110174A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2003023000A5 (ja) | ||
TW202025233A (zh) | 針對芯部移除製程使用熱分解材料縮減開槽的方法 | |
US6812167B2 (en) | Method for improving adhesion between dielectric material layers | |
US10096512B2 (en) | Gapfill film modification for advanced CMP and recess flow | |
TWI791864B (zh) | 針對多重圖案化製程使用熱分解材料之間隔物整形方法 | |
US10861739B2 (en) | Method of patterning low-k materials using thermal decomposition materials | |
JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
JP3610745B2 (ja) | 層間絶縁膜の形成方法 | |
JP6403017B2 (ja) | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 | |
JP3363614B2 (ja) | 半導体装置の製造方法 | |
TWI223331B (en) | Dielectric film | |
JP5643488B2 (ja) | 低応力膜を備えたsoiウェーハの製造方法 | |
TW202316519A (zh) | 處理基板的方法 | |
JP3022740B2 (ja) | 半導体装置の製造方法 | |
JPS6112374B2 (ja) | ||
JP2003258082A (ja) | 半導体装置の製造方法 | |
JPH11274152A (ja) | 半導体装置のsog層形成方法 |