JP2004507795A - 広視野角の大型で頑丈なモノリシック及びモノリシック様amlcdディスプレイ - Google Patents
広視野角の大型で頑丈なモノリシック及びモノリシック様amlcdディスプレイ Download PDFInfo
- Publication number
- JP2004507795A JP2004507795A JP2002523679A JP2002523679A JP2004507795A JP 2004507795 A JP2004507795 A JP 2004507795A JP 2002523679 A JP2002523679 A JP 2002523679A JP 2002523679 A JP2002523679 A JP 2002523679A JP 2004507795 A JP2004507795 A JP 2004507795A
- Authority
- JP
- Japan
- Prior art keywords
- monolithic
- row
- display
- column
- amlcd display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
本出願は、2000年1月21日に提出された米国仮出願第60/177,477号の一部継続出願である。
関連出願
本発明は、以下の同時係属米国特許出願に関連する: 1998年2月17日に提出された出願第09/024,481号、1999年9月15日に提出された出願第09/396,142号、1999年9月15日に提出された出願第60/153,962号(現在は2000年1月24日に提出された出願第09/490,776号と置き換えられている)、1999年5月28日に提出された出願第09/322,047号及び1999年5月28日提出された出願第09/461,060号(以上の出願は、全て参照により本出願に組み込まれる)。また、本発明は、本出願の譲受人を同一譲受人とする発行済みの米国特許第5,661,531号、5,668,569号、5,889,568号、5,867,236号及び6,020,868号にも関連する(以上の特許も、全て参照により本出願に組み込まれる)。
発明の分野
本発明は、大型フラットパネル電子ディスプレイの設計及び製造に関するものであり、より明確に言うと、単一のモノリシックまたはモノリシック様アセンブリに組み立てられ、構造的インテグリティのために強化され、光学的または電子光学的収差及び構造的不均一のために生じる明度及び色相の変動が補正され、視覚的明瞭度及びコントラストを改良しながら広い視野角を与える照明手段及び光学手段及びピクセルの応答、明度及び色度の不均一を避けるようまたはこれを補償するよう独自に設計されるディスプレイ内の薄膜配線を備えるアクティブ・マトリックス型液晶ディスプレイ(AMLCD)タイプのフラットパネル・ディスプレイ、に関するものである。
発明の背景
大型ディスプレイは、陰極線管(CRT)及びリア・ビュー・タイプのプロジェクタを含めて定評あるいくつかのディスプレイ技術を使って構成することができる。しかし、これらのディスプレイは対角サイズが大きくなるにつれて、その体積及び重量が大幅に増える。さらに、製造がより困難になり、製造コストが大幅に増大する。
【0002】
大型の直視型ディスプレイを実現するための代替方法は、厚み及び重量がずっと小さいフラットパネル・ディスプレイによって提供される。アクティブ・マトリックス型液晶ディスプレイ(AMLCD)はこの種の技術の中でもっとも円熟したものである。AMLCDの構造は、厚みが一般に0.5mm、0.7mmまたは1.1mmの2枚の薄いガラス・プレートに挟まれた液晶(LC)層によって構成される。AMLCDの対角サイズが約20インチより大きくなると、サンドウィッチの構造的インテグリティが不充分になるので、これより大きいサイズの場合には機械的組み立てを強化しなければならない。同時に、製造及び作動から生じる不均一性が劇的に増大し、製歩留まりが減少する。
【0003】
今日のAMLCDディスプレイは、消費者用としてその他にいくつかの欠点を有する。特に、視野角は、CRTの視野角よりずっと小さい値に制限される。さらに、明度−エネルギー効率は、偏光子、光コリメータ手段及び視野角を広げるために使用されるスクリーンによって減少する。この種の直視型AMLCDが消費者用としてCRTと競合するとしたら、これらの欠陥を克服しなければならない。
【0004】
上記の関連特許及び特許出願において開示されるようなディスクプレイ技術の最近の改良は、ディスプレイがいくつかの相対的に小さい独立して製造される部品すなわちタイルから組み立てられる大型タイル式AMLCDにおいて上記の欠陥を克服するためまたは補償するために行なわれた。上記の改良の多くは、大型モノリシック・ディスプレイにも応用できる。これらの改良は、モノリシックまたはモノリシック様ディスプレイの特性を改良するのに、あるいはコンポーネントの不完全な製造またはその組み立てから生じるアーチファクトを補正するのに役立つ。但し、モノリシック・ディスプレイに新しい技法を応用する場合には、モノリシック・ディスプレイとタイル式ディスプレイの間の実質的な構造的相違を考慮しなければならない。
【0005】
タイル式ディスプレイと異なり、モノリシック・ディスプレイは、隣接するタイルの間のシームに構造的不連続性を持たず、この事実は、タイル式ディスプレイにおいてシームを隠すために使用される主要な技法の1つである光のコリメートの要件を緩和する。その結果、使用可能な口径比が大きくなり、スクリーン仕様が改変され、マスクの必要性が減少する。従って、大型モノリシックまたはモノリシック様ディスプレイにおける光学的スタック及び照明の設計は、大型タイル式AMLCDディスプレイに比べて大幅に異なる。
【0006】
本発明は、大型タイル式フラットパネル・ディスプレイ(FPD)用に開発された技法の多くを使用してカラー及びグレイ・スケール・タイプの大型モノリシックまたはモノリシック様AMLCDを製造または作動するための特有の設計及び方法を反映している。本明細書は、技法及び方法のほとんどをAMLCDに関して説明しているが、その多くは、他の透明な光弁式FPDに応用できる。この種のディスプレイの特性は、均一の裏面光源からの光がディスプレイ・アセンブリを透過して、前面に位置する視聴者に達するものである。光弁は、サブピクセルのアパーチャを透過する一次光線を制御する。サブピクセルから透過した光は、ディスプレイから予め決められた視距離に位置する視聴者に達する前に、混合して、あらゆる希望の明度及び色相の組み合わせ(色空間)を形成する。タイル式ディスプレイから大型モノリシック・フラットパネル・ディスプレイに伝えられる技法及び方法は、本明細書において説明される他の方法によって補われて、視野角、画像明瞭度、コントラスト及び色の均一性を含めてモノリシック・ディスプレイの性能を大幅に改良する。同時に、これらの特有の設計の改良は、製造歩留まりを増大し、ディスプレイの製造及び組み立てから生じる欠陥を補償し、脆い大型モノリシック・ディスプレイをガラスのカバー・プレートとバック・プレートの間の頑丈なラミネートに変容させるために使用することができる。
【0007】
頑丈なディスプレイのガラス・ラミネートは、25から250μmまでの範囲またはそれ以上の望ましい厚みの、コンプライアンスが最適化された接着フィルムを使って作ることができる。例えば、モノリシック・ディスプレイ・パネルは、複屈折AMLCDガラスに応力を加えることなくあるいはLCセル・ギャップを変形させることなくガラスのカバー・プレートとバック・プレートの間に層板状に延ばすことができる。米国特許第5,867,236号「タイル式フラットパネル・ディスプレイの構成及びシーリング」、同時係属米国特許出願第09/490,776号及び米国特許出願第09/368,921号及び09/369,465号は、希望の結果を達成するラミネート構造を示している。同時係属特許出願第09/368,921号には、プロトタイプ800×600 SVGA 98.0cm(38.6”)対角サイズのタイル式ディスプレイも示されている。大型ディスプレイ用ラミネートの処理方法については、同時係属特許出願第09/322,047号及び米国特許第6,097,455号において論じられている。
【0008】
ラミネートは、せん断及び曲げに対して非常に弱いリンクを含んでいるAMLCDガラス・サンドウィッチ(LC層)の結像面を挟んで対称形に設計される。このリンクは、薄膜トランジスタ(TFT)基板をディスプレイの周縁でカラー・フィルタ(CF)基板に結合する一般には約5μmの厚みの細い接着シールによって構成される。このシールの幅は、1mmかそれ以下の幅の場合があり、LC層の表面張力を除けば、このシールは、処理、組み立て及び現場での使用が誘発する応力を受ける間基板をまとめて保持する唯一の機械的リンクである可能性がある。
【0009】
曲げ強さを増すために、望ましい厚み範囲及び望ましい弾性コンプライアンスを持つドライ・フィルムまたはドライ・フィルムとの層状結合または単独の液体フィルムの形の外部全面シール材が、頑丈なガラスのカバー・プレート及びバック・プレートをAMLCDサンドウィッチの両面に接着するために使用される。この望ましい設計は、曲げに対する抵抗を大幅に増すので、細いシールに加えられる意図しない応力の効果を減少する。カバー・プレート及びバック・プレートとAMLCDサンドウィッチの間の接着フィルムの望ましい厚みは、光コリメート角度を設定するためにバック・プレートにマスクを使用するか否かによって左右される。この角度の関係は、上記の特許出願において詳しく示されている。
【0010】
モノリシック・ディスプレイにおいては、タイル式ディスプレイのようにシームから光線を離れさせるためにバック・プレートにこの種のアパーチャ・マスクが必要とされないので、接着剤の厚みの要件は、モノリシック・ディスプレイ用ラミネートに関しては緩和することができる。しかし、それでも、モノリシック・ディスプレイにおいて、表示される画像の視覚的明瞭度及びコントラストを最適化するために、カバー・プレート及びバック・プレートにアパーチャ・マスクがあることが望ましい場合がある。その代わりに、他の光コリメート手段が望ましい場合には、アパーチャ・マスクをディスプレイ・スタックから除去することができる。
【0011】
組み立て中ラミネート構造に気泡タイプの欠陥が入り込まないように、カバー・プレート及びバック・プレートとAMLCDサンドウィッチの間の全面接着境界面のメニスカスで、空気が制御可能に排除される。弾性の接着フィルムをモノリシック・ディスプレイに貼り付けるために気泡のないラミネート・アセンブリを作るための技法については、同時係属特許出願第09/322,047号及び米国特許第6,097,455号において説明されている。
【0012】
バック・プレートまたはカバー・プレートは、AMLCD業界において一般に使用されるCorning 1737など標準的ガラスで作ることができる。今日のガラス板の厚みは、0.5mm、0.7mm及び1.1mmに標準化されている。ディスプレイ・アセンブリ積層におけるカバー・プレート及びバック・プレートとして上記のガラス厚みのどれでも使用できる。ガラス厚みがより小さければ、米国特許第6,097,455号において説明される通り接着剤押し出し工程において、より小さい半径を使用することができる。これは、気泡を閉じ込める確率が小さくなることを意味する。ガラスのカバー・プレートとバック・プレートの間の積層は、従来のディスプレイ・ガラス基板と比較して、一定の屈折率及び調和の良い熱膨張特性を有する頑丈なアセンブリを作る。曲げ応力に対する横断面慣性を増大することによって頑丈さは改良されるが、エポキシ・シールがTFT及びCF基板を結合するLC像平面における中性軸を維持することも重要である。これは、カバー・プレート及びバック・プレートとAMLCDサンドウィッチの間の接着フィルムの厚みを等しくすることによって達成できる。このため、ラミネートは、LC面を挟んでほぼ対称形になるように設計される。従って、ガラスのカバー・プレート及びバック・プレート両方の厚さには、約1.1mmまたはそれ以上が選択される。
【0013】
ピクセルの総面積に対するサブピクセルにおける透明領域(口径比として定義される比率)は、モノリシックAMLCD(60−80%)の場合、特許出願第60/177,448号において説明される通りシームが必要とするスペース及びタイリング関数のためにタイル式ディスプレイ(30−50%)に比べてかなり大きい。
【0014】
モノリシックAMLCDの視野角は、一般に希望されるほど広くない。画像の明瞭度は、通常は拡散する裏面光に大きく依存する。視野角を改良するために開発中の公表された方法の1つについては、Information Display Magazine1999年2月号において、Joel Pollockの「新世代AMLCDへの鮮明なマイクロエレクトロニクスのアプローチ」によって論じられている。この参照文献において論じられるような同一面切り替えは、応答時間の遅さを含めて欠点があるが、消費者用TVの広視野角の要件を満たすために充分開発された方法が他にないので、この技術は人気を得つつある。この革新は現在製品としては入手できない。従って、画像応答が良好で、しかも消費者用TVとして満足できる視野角を有するAMLCD製品はない。タイル式ディスプレイから適切に改造される本特許出願において開示される発明は、この制限を克服する。
【0015】
広い視野角を有する優れた画像応答は、シームレスの外観を有するプロトタイプのタイル式SVGA解像度AMLCDにおいて実証されている。基礎となる設計については、同時係属特許出願第09/490,776号及び09/368,921号において説明されている。視野角分布は、鋭い遮断角度の高コリメート光の使用を含めた技法をカバー・プレートの上のスクリーンと組み合わせることによって得られる。スクリーンは、高コリメート光線を外向きに分散させて、希望の視野角分布を形成する。従って、160−170度もの広い視野角内で優れた明度及び色相を提供する。
【0016】
タイル式ディスプレイに使用される方法の1つの欠点は、光の大きな割合が光のコリメート・プロセスにおいて失われることである。支持バック・プレートのマスク及び光ボックス内部のコリメート・メカニズムは、大きな損失を引き起こす。スクリーンはその主要コンポーネント及びその境界面の屈折率に応じて光を吸収するか反射する。このような効果にもかかわらず、光の収集及び再循環技術の改良により、明度300cd/m2の標準及び高品位TV(それぞれ、SDTV及びHDTV)101.6cm(40”)ディスプレイ製品が300Wの電力レベルで実現可能であると予測することが可能である。従って、この同じ技法をモノリシックAMLCDにも応用できるだろう。モノリシック・ディスプレイにおける明度−電力効率は、その口径比が大きく光のコリメートの要件が緩いので、さらに強化される。最後に、タイル式ディスプレイのために同時係属特許出願第09/396,142号において開示されるソフトウェア及びエレクトロニクスを土台とする補正を応用することにより、モノリシック・ディスプレイにおいては、タイル式ディスプレイに比べて明度及び色整合において失われる光は少ない。
【0017】
ポータブル・コンピュータ(ノート型)及びデスクトップ・モニタに応用するための既知の液晶ディスプレイ(LCD)技術に従って作られるモノリシック・フラットパネル・ディスプレイは、製造力及びコストのためにそのサイズが制限されている。この制限は、部分的には、設計を最適化して廉価で50.8cm(20”)から127cm(50”)の対角サイズのより大型の消費者用TVディスプレイを製造することより、より高い解像度を求める傾向から生じている。タイル式ディスプレイの組み立て許容差要件は厳しく、ディスプレイのサイズが小さければさらに厳しくなるだろう。許容可能な解像度のタイル式ディスプレイの実用的サイズ範囲は、現在約76.2cm(30”)以上であると推定されている。従って、直視型モノリシックAMLCDを消費者用TVに応用するためのサイズの範囲は、50.8cm(20”)未満から約76.2cm(30”)までである。76.2cm(30”)を大幅に超えるサイズのモノリシック・ディスプレイは、大量生産には高価すぎるだろう。このサイズでは、モノリシック・ディスプレイは、映写ディスプレイ、直視型プラズマFPD及びタイル式AMLCD FPDと直接競合することになるだろう。
【0018】
本特許出願において、60.96cm(24”)から101.6cm(40”)のサイズ範囲のSDTV(480ライン)からHDTV(720または1080ライン)の解像度のデジタル・フラットパネルTVが、望ましい発明的設計要素の例示として選ばれている。
【0019】
この種のディスプレイ用の望ましい照明コリメート技術は、同時係属特許出願第09/024,481号において開示されるものと同様である。但し、光コリメートのための遮断角度は、大幅に緩和することができる。これに対して、タイル式ディスプレイにおいては、光の約1%しか遮断コリメート角度から外れることが許容されない。従って、モノリシック・ディスプレイに関して、ずっと高い明度−電力効率のために最適化された特有の光コリメータ設計について本明細書において説明する。
【0020】
今日の液晶ディスプレイ・モジュールの大部分は、デジタル制御される。光透過率−駆動電圧比(T−V曲線)は、ピクセルすなわちAMLCDにおけるLCセルに離散化した電圧を通じて各サブピクセル光弁の輝度を決定する。色は、光線をサブピクセル・アパーチャの最上部に配置されるカラー・フィルタ層に通過させることによって生じる。赤、緑及び青(RGB)原色用の3つの別個のカラー・フィルタがもっとも一般的なものである。適切に調整された原色の加法混合により、色空間においてあらゆる明度及び色相の組み合わせが生じる。特に注記されない限り、各サブピクセルのT−V曲線は、本明細書においては、電子駆動信号からそれによって生じる輝度までディスプレイ・システムの応答全体を含む有効関係であると見なされる。
【0021】
大型のタイル式液晶ディスプレイにおいては、外部基準層(例えばカバー・プレートのマスク)に対するAMLCDタイルの相対的配置の小さな変動は、アパーチャの不等によるピクセルの明度及び色相の変化を引き起こす。アパーチャの変位はサブピクセル面積の数パーセントになるかも知れない。その結果、例えばカバー・プレート及びバック・プレートに配置される外部マスクとタイルエッジとの実際の境界を幾何学的に隠そうとする努力にもかかわらず、大型のタイル式フラットパネル・ディスプレイは、色ずれのために好ましくない縞模様を呈するかも知れない。
【0022】
タイル境界付近のピクセルは、その有効T−V曲線が内部領域における曲線と異なるので、異なる様相を呈するかも知れない。このような相違の原因となる1つのメカニズムは、タイルのエッジに向かってLCセル・ギャップが変動することである。しばしば生じる別のメカニズムは、タイルのエッジ付近のサブピクセルにおいて液晶材料の応答が変動することに由来する。この効果は、色補正アルゴリズム及び該当のサブピクセルのT−V曲線を制御する電子駆動電圧の補正を採用することによって、補正することができる。上記の色補正アルゴリズム及び技法は、同時係属特許出願第09/396,142号、08/649,240号及び09/173,408号、及び米国特許第6,020,868号及び5,668,569号において開示されている。
【0023】
タイル式ディスプレイにおける実際のシームと同様の「人為的」境界は、モノリシック・ディスプレイにおいては、マトリックス・アドレス型ピクセル配列を駆動するために使用されるエレクトロニクスによって作り出される可能性がある。この種の一般的な光学的アーチファクトは、ピクセルが2つの異なるセットで走査される「二重走査」のために、一部のノート型パソコンのディスプレイに見ることができる。大型モノリシック・ディスプレイは、適切な画像応答を保証するために、4セットで走査しなければならない場合がある(四重走査)。その後ピクセル配列は四半分4つに分割される。各四半分のロウ及びコラム(行列)は、漸進的走査を使って個別に駆動される。このような四重走査配列は、走査領域のエッジに光学的アーチファクトを生じやすい。モノリシック・ディスプレイにおいては、他の複数の走査配列が同様に光学的アーチファクトを生ずる可能性がある。
【0024】
別のアーチファクトの原因は、隣接するピクセルの駆動電圧を10から20mV程度変動させる個々のドライバ・チップの間の変動にある。実際、この種の電子駆動回路の電圧、タイミングまたはその他の要素が正確に一致しない場合、一般的に、人為的な電子「シーム」が作られる。AMLCDにおいては、走査領域境界をはさんだ駆動電圧差の眼に見える規模は、5から20mV程度のものである。
【0025】
本発明に使用されるフラットパネル・ディスプレイ構造は、ピクセルがマトリックス式にアドレス指定されるが、ピクセル配列の2つのエッジ、単一のエッジまたは3つ以上のエッジからアクセスされる、モノリシック・ユニット及びモノリシック様ユニットを含む。2エッジ・アクセスがもっとも一般的であるが、他の代替アクセスも特定の用途には望ましい場合がある。一般的に言って、これらの様々なアクセス構成は、配列内のピクセルのロケーションに応じて様々な長さ及び交差数を有する相互接続ラインを生じる。このような差は、ピクセルの電気特性を変動する。例えば、もっとも重要な効果は、セルとロウ・ラインの間の局部結合キャパシタンスを通じてコラム・ラインから充電した後LCセル電圧を変化させるキックダウン効果である。ロウ・ラインとコラム・ラインの間の交差キャパシタンスもTFTのゲート−ドレイン間キャパシタンスも、この結合に寄与する。設計に応じて、このキックダウン電圧は、2V程度となる場合があり、コラム電圧範囲の大きな割合となる。この効果が配列全体に均一である場合には、ピクセル駆動信号を調整することによって、キックダウン電圧を補正することが可能である。キックダウン電圧が例えば配列アクセスが原因でピクセル・ロケーションの関数として変動する場合、補正はずっと困難になる。この種の状況に作用する技法については、下で説明する。
【0026】
本発明は、望ましくない光学的、電気光学的及び周辺光収差及び視覚的に知覚できる不連続性または境界を生じる電子的異常を最小限に抑えるために、電気特性を修正するピクセル配列及びそのアクセス回路のレイアウトを提供する。これらのアーチファクトは、米国特許第09,396,142号において示される通り、色補正手段を応用できるレベルまで減少される。その結果、ディスプレイは、元来は変動する光学的応答のエリアから人間の視覚の許容範囲内で均等な輝度及び色度で出力する。
【0027】
大型モノリシックまたはモノリシック様LCディスプレイにおけるその他の光学的、電気光学的、機械的または構造関係の異常によって誘発される効果を補正するための補償手段を提供することが、本発明の目的である。これらの効果には、例えば、スペーサ・ボールまたはファイバーのサイズ及び配置分布によって及びアセンブリ内において発生する応力によって決定されるセル・ギャップの変動が含まれる。境界における色度及び輝度の変動は、残留変動が抑制され境界またはシームが視覚的に知覚されなくなるように、予め決められた幅で補正または平滑化される。
【0028】
ピクセル走査の生成または伝送、光弁制御及びピクセル駆動信号用の回路を含めて電子回路における区分のために生じる人為的境界(シーム)によって引き起こされる光収差(モノリシック・ディスプレイに生じるか、モノリシック様ディスプレイに生じるかあるいはタイル式ディスプレイに生じるかを問わず)を補正することが、本発明のもう1つの目的である。
【0029】
本発明のもう1つの目的は、ディスプレイが視覚的に均一の輝度及び色度を視聴者に与えるように、タイル式であるかモノリシックであるかを問わず、ピクセル配列内部全体の全てのピクセルの明度を電子的に補正することである。この補正は、各ディスプレイ・アセンブリごとに行なわれ、そのディスプレイに特有である。
【0030】
発明の概要
本発明に従って、大型の頑丈なモノリシック及びモノリシック様フラットパネル・ディスプレイを組み立てるための多くの技法が提供される。元来はシームが視覚的に知覚されないタイル式フラットパネル・ディスプレイを作るために開発された多くの技法を、このモノリシック構造に有利に応用することができる。こうすることによって、視覚的鮮鋭度、コントラスト及びディスプレイ形状のファクターを改良することができる。さらに、モノリシック・ディスプレイ全体の色及び輝度のバランスも改良することができる。区分されたロウ・ライン及びコラム・ラインは、薄膜RC限界を超える大型ディスプレイの構成を容易にする。
【0031】
本発明は、以下の詳細な説明と一緒に添付図面を参照することにより完全に理解できるだろう。
【0032】
平明簡潔にするために、図面全体を通じて同様の素子及びコンポーネントには同じ符号及び番号が付けられる。
【0033】
好適な実施例の詳細な説明
本発明は、約50.8cm(20”)から127cm(50”)までの対角サイズを有する大型モノリシック、モノリシック様またはタイル式AMLCDフラットパネル・ディスプレイに関するものであり、もっと明確に言うと、消費者用電子SDTVまたはHDTVにおいて高視野角を容易にする、ハードウェア構造、組み立て設計、光学的エンハンスメント、制御、駆動及び補正エレクトロニクス、及び裏面光システム、に関するものである。本発明は、また、観察者にとって望ましくなく特殊な光学的設計及び特有のアルゴリズム及び制御エレクトロニクスによってディスプレイを補正する能力を必要とする明度及び色の不連続及びそのトポロジーの変動の補正手段を実現する。
【0034】
組み立て済みの頑丈な層状の大型モノリシックAMLCDディスプレイ100が図1に示されている。カバー・プレートは、一方の側にマスク104aを含み、相対する側に偏光子を含んでいる。スクリーン108は、偏光子106aに接着結合されている。バック・プレート110は、一方の側に第二のマスク104bをまた相対する側に偏光子106bを含んでいる。LCディスプレイ・モジュール112は、カバー・プレート102とバック・プレート110の間に挟まれ、それぞれ弾性のポリマー・フィルム114及び116と全面接着結合されている。このアセンブリは、ディスプレイ・ラミネート113を形成する。光ボックス118は、光コリメート・メカニズム120、光強化フィルム122、及び光分散板124を含んでいる。同時係属米国特許出願第09/407,619号、19/406,977号、09/407,620号及び09/024,481号において、特定の光ボックス及び光コリメート・メカニズムが説明されている。
【0035】
次に図2を参照すると、モノリシック・フラットパネル・ディスプレイ・アセンブリの断面図が、全体を参照番号130として示されている。このアセンブリ130は、発明的なコリメート格子120も含んでいる。アセンブリ130は、コリメート格子120及び図1に示される頑丈な層状LCD構造113と一緒に従来の光ボックス118を使用する。
【0036】
LCDディスプレイ130用の従来の光源は、通常は、4つの素子、すなわち1つまたはそれ以上の蛍光灯132を有する光ボックス・ハウジング118、拡散シート124、及び光コリメータ(明度強化フィルム)122及び反射キャビティ、から成る。本発明において光源に付加される第五の素子は、特有のコリメート格子120であり、これは、厚みHを有し、LCDディスプレイ112から距離Dに配置される。格子120は、大型フラットパネル・ディスプレイ130に広視野角で鮮鋭な画像を生成するために必要とされるスクリーンと結合して平行光を効率よく生成するために使用される。寸法H及びD(図2)の重要性及びその値の選択については、下で詳しく論じる。
【0037】
次に、図3を参照すると、光コリメート格子アセンブリのセルとして可能な3つの幾何学的形状の平面図が示されている。これらは、本発明のコリメート格子の3つの可能な実施態様である。図3の上、中及び下は、それぞれ、正方形セル136、三角形セル140及び六角形または蜂の巣状セルの格子を示している。格子セル136、140及び150は、それぞれその典型的な約3−5mmの幅W132、142および152によって特徴付けることができる。格子セル136、140及び150は、ピクセルのサイズと比較して薄いどのような材料からも構成することができる。この種の材料には、プラスティック、紙、アルミニウムまたはその他の金属が含まれる。格子のセルの内面は、光源から発せられる光の可視スペクトルに含まれる全ての波長について均一のしかし低い鏡面反射率及び拡散反射率を有する表面を作るためにめっき、着色、塗装またはその他の方法で処理することができる。特定の表面処理の代わりに、材料自体を非反射性とすることができる。
【0038】
図3に示される格子120のセル136、140、150のセル壁の厚みは、できる限り多くの光が格子セル136、140、150を通過できるようにするために最小限に抑えられなければならない。望ましい実施態様においては、市販のアルミニウム蜂の巣状格子に、適切な塗料が噴霧または浸漬塗装される。
【0039】
次に図4を参照すると、図2に示される光源の各種光コリメート素子、すなわち拡散板124、光コリメータ122及び格子コリメータ120の相対的コリメート効率のグラフ160が示されている。再び図2を参照すると、理想的な拡散板124は、ランプ132からの光を均一の明度で前方のあらゆる方向に分散させる。光強度は、拡散板124の前面または裏面に対して垂直な線134に対して測定される全ての角度で一定でなければならない。このような性質の光はランベルトの光と呼ばれる。ランプ132からの光は、まず拡散板124を通過し、その後光コリメータまたは明度強化フィルム122を通過する。これらの簡単に入手できる装置は、通常、典型的な拡散板からのランベルト状の光分布をもっと前方向きの分布に変化させるプリズム配列微小構造によって構成され、それぞれ光強度対入射角曲線162及び164を生じる。これは、光の屈折及び再循環によって得られる。
【0040】
希望の遮断角度より上の角度の光エネルギー(すなわち、拡散板124及び光コリメータ122しか使用されない場合に残留するもの)は、広視野角及び視覚的鮮鋭度を有する発明的モノリシック様フラットパネル・ディスプレイに使用するには大きすぎるかも知れない。本発明に従ったコリメート格子120を追加することにより、曲線166(図4)に示される通り希望の角度分布の光が除去される。これにより、広視野角のディスプレイで希望の鮮鋭度が得られる。コントラスト、明度及びコリメートの度合いは、ディスプレイの光−電力効率に影響する交換条件を含んでいる。
【0041】
上に論じたとおり、均一の極小の鏡面反射率及び拡散反射率を有する表面を作るよう処理された格子コリメータ120の使用によって1つの問題が生じる。その結果、格子の高さ対セル直径比H/Dの大きさに応じて、光のかなりの部分が損失する。図5においては、このことが、円筒形格子コリメータについて図解されている。大幅に光が増大される改良格子コリメータは、高鏡面反射材料(図には示されていない)でセル内部表面の下部(光源に近い部分)を処理し、同時に上部の鏡面反射率及び拡散反射率を低く維持することによって、得ることができる。格子セル壁の反射部分を変化させながら非反射部分の高さを一定に保つ多様な光コリメータ格子の設計について、角度強度因子が図6に示されている。
【0042】
広視野角の発明的モノリシック様AMLCD FPDに使用するために、光強度を希望の視野角で視覚的画像の鮮明度または鮮鋭度と釣り合わせる望ましい光コリメート設計を選択することができる。発明的設計は、格子セルの反射部分によってより多くの光を前方に投影するが、同時に、シームから広角度の光線を離れさせていなければならないタイル式FPDに応用するために希望の鋭角の遮断角度分布を得ることができる。光ボックス内の非常に効率的な光再循環メカニズムは、このコリメート技法にとって望ましいものである。
【0043】
代替の効果的な光学的スタックが図7に示されている。これには、ディスプレイ・ラミネート113及び裏面光118が含まれる。この場合には、外側から光学的スタックを通過して、光学的スタック内の様々な境界面から反射される周囲光を調整しこれを中和するために、オプションの第三の偏光子160がスクリーン108の視聴者側に挿入される。この望ましくない反射光は、この偏光子がなければ、視聴者の眼に達し、表示される画像に重なって、それによって、画像の変調及びコントラストの質を下げることになる。
【0044】
図7に示される設計においては、光コリメートが既に最適化され、光ボックス118内に配置される格子状光コリメート・メカニズム120を目的に合わせて作っているので、バック・プレート110のマスク104bは使用されない。但し、カバー・プレート102のマスク104aは、画像面において望ましい画像の明瞭度及び改良されたコントラストを得るために使用される。両方のプレート102、110にマスクを持たない点を除いて、この設計と同様の追加の実施態様が可能である。マスク104aがカバー・プレートに使用される場合、マスク104aに対して相対的なピクセルの位置あわせの多少の狂いは、サブピクセルとマスク・アパーチャの位置にわずかな変動を生じるためにタイル式ディスプレイにおいては色ずれを生じる。このような色ずれは、モノリシックAMLCDの画像面においては比較的小さいが、アセンブリ断面における照明のどのような小さな角度変動も、視覚的にわずらわしいアーチファクトを生ずる可能性がある。
【0045】
図1及び7は、組み立て済みFPDラミネート構造113に望ましい均一の光分布及び光コリメート角度を与える光ボックス118を特色としており、均一の光分布及び光コリメート角度は、両方とも、選択されるピクセル・サイズ及び光学的スタックの高さに合わせて最適化することができる。モノリシック設計においては、タイル式設計と異なり、ピクセル間の暗黒部は一般的に言ってずっと小さい。従って、マスクが使用される場合、マスクのストライプ寸法を非常に小さくすることができる。従って、マスクは、光−電力効率に最小限の影響しか及ぼさない。さらに、裏面光における光コリメート角度は、モノリシック・ディスプレイ用に選択されるスクリーンを使って広視野角のために視覚的明瞭度、明度及びコントラストを最適化するよう設計することができる。
【0046】
図8に図解される通り、物理的または電子的シームの他に画像の質を下げるメカニズムがある。そのうちの1つは、セル・ギャップを変化させる可能性がある局部的応力である。応力の変動は、パネル172がフレームに取り付けられるディスプレイの周縁付近に生じやすい。可能性のある別の位置は、ねじ170など留め具によって誘発される押し付け応力または変形付近である。AMLCDにおけるセル・ギャップがどこかのエリアで減少する場合、このエリアは、ブルー・グレイの色合いを示す。その代わりに、セル・ギャップが周囲エリアで増大する場合、このエリアは茶色っぽくなる。このため、モノリシックAMLCD112を挟み包むポリマー・フィルムは、非常に小さい弾性率のものでなければならず、6895kPa(1,000psi)未満の範囲であることが望ましく、ディスプレイ・パネル内のセル・ギャップを均等に低応力にすることができるように、包み込みの工程中充分に厚く流動的でなければならない。シリコンは、この種のポリマー・フィルムの一例である。この包み込みの工程及び断面設計が、製造済みAMLCDパネルに、小さい屈曲またはワープを持たせる。すなわち多少アウト・オブ・フラットの面を持たせる。
【0047】
シールの平面性及び応力の問題は、ディスプレイ・パネルのサイズの増大に伴って増大する。従って、大型モノリシックAMLCD FPDの機械的断面及び特にセル・ギャップを安定させるためには、カバー・プレート及びバック・プレートでラミネート113の断面の頑丈さを増すことが不可欠である。AMLCDラミネート113の束縛されたエリアにおける応力の残留効果は、小さい残留明度または色ずれを生じる場合には、前記の同時係属特許出願において開示される方法によって補正することができる。非均一のセル・ギャップは、あらゆる可能な三刺激値の組み合わせによって形成される色空間を局部的に改変する。全ての原色及びその全ての輝度レベルに対する空間的に均一のグレイ・スケール応答が、望ましい目標である。
【0048】
さらに、ピクセル配列における全ての暗黒部エリアが最も厚いカラー・フィルタ層に合わせて設計される場合、AMLCDにおけるセル・ギャップを正確に制御するために、ピクセル配列外部の周縁に同じ材料及び厚みを使用しなければならない。単一の最も厚いカラー・フィルタ層とスペーサ・ボールまたはファイバーの直径分布のこの組み合わせが、セル・ギャップ及びその均一性を決定する。この設計は、薄膜トランジスタ(TFT)及びカラー・フィルタ(CF)基板が実質的に相互に平行であることを決定し、従って、ディスプレイのピクセル配列全体でセル・ギャップが実質的に均一であることを決定する。これに対して、単一のカラー・フィルタを組み込まない設計の場合、ピクセル配列の内部及び外部のセル・ギャップ制御により積層工程がプレートを不均等に圧縮し、実質的により多くの色補正を必要とすることになる。
【0049】
図8には、ピクセル配列全体で変動する複屈折を有する偏光子、カバー・プレート・ガラスまたはフィルムを光経路において組み合わせることによって誘発される応力効果も示されている。これは、通常は白いAMLCDがダーク状態で作動されるとき、可視的な複屈折効果174を生じる場合がある。望ましい画像の上に重なりFPDの広い領域に広がる大きなすじ状の白いエリアが、視覚的効果として生じる。この大きなエリアの効果は、ガラス板が製造されるときの冷却の指向性によって生じると考えられるガラスの不均一の応力によって生じる。このような応力効果は、偏光子が取り付けられる場合、光学的に強化される。この領域の明度の変動は、適切なソフトウェア及びエレクトロニクスによって補正し、平滑化することができる。
【0050】
図8において示されるさらに別の現象は、光透過に対するスペーサ・ボール・クラスタリング176の影響である。このタイプの欠陥は、パネルサイズが大きくなるにつれ、またパネル・ガラスの厚みが小さくなるにつれて増大する。セルのレイアウトも影響を受ける。大型のガラス板の柔軟性及び大型のモノリシック・パネルを流れる液晶材料の能力が、使用中だけでなく製造中スペーサを移転させてクラスター状に集める。厚いカバー・プレート及びバック・プレートは、より厚いカバー及びバック・プレート(例えば、厚み1.1mm)の積層により約8の因数で柔軟性を減少する。上に説明した通り、本発明は、TFT及びCFガラス・プレートを平行にするために、全ての暗黒部エリアにおいて単一の最も厚いカラー・フィルムを使用するセル設計に関するものである。そこで、スペーサ・ボールは、サブピクセルのアパーチャ内部しか自由に移動できない。これは、ピクセル・ピッチは大きくなるにも関わらず、スペーサ・ボールまたはファイバーのクラスタリングを最小限に抑える。カラー・フィルタ・エリアのスペーサ・ボールは、堅いラミネート・アセンブリ113によって束縛されるので、クラスターに移行することができない。さらに別のアーチファクト176’が示されている。このタイプのアーチファクト176’は、ポリマー接着フィルムに捕捉される粒子によって引き起こされ、セル・ギャップ局部欠陥を生じる。
【0051】
最後に、図8には、ピクセル配列全体の明度及び色相の多少の変動によって誘発される電子効果から生じるシーム様の境界178が示されている。多様なメカニズムが、大型モノリシックAMLCDパネルにこの種の電子的不連続を引き起こす可能性がある。最も可能性のあるのは、異なるロウ・ドライバ・チップまたはコラム・ドライバ・チップによって駆動される2つのピクセル配列領域間の境界178における明度及び色相のずれである。従って、ピクセル配列内に1つまたはそれ以上のコラム・ドライバ境界(通常、垂直)またはロウ・ドライバ境界(通常、水平)が現れる場合がある。特に、認識可能な静止パターンに現れる場合、明度及び色相の相違は、典型的なT−V曲線を有するLCピクセルの場合には10−20mV程度のデータ電圧の差によって誘発される可能性がある。表示される画像が高速で変化する場合には、ロウ・ライン及びコラム・ラインに対する動的な充電効果から生じるもっと大きいピクセル駆動電圧の差が許容される。
【0052】
ほとんどのFPDにおいて、二次元配列のピクセルは、マトリックス・アドレッシングを使ってアドレス指定される。このためには、通常隣接するピクセルのコラム間またはピクセルの最上部に(但しそのアクティブ・エリアから離して)配置される平行の配線チャネルに平行のコラム相互接続ラインを配置する必要がある。代替方法として、コラム・ラインをグループにまとめて、グループ全体を上記の配線チャネルに配置することができる。各ピクセルまたはサブピクセルは、一般に、その後これらのコラム・ラインの1つ通常は最も近いラインに接続される。
【0053】
図9aを参照すると、マトリックス・アドレス型二次元ピクセル配列180が示されている。ピクセル190は垂直のコラム・チャネルを境界としており、この図解においては3本のコラム駆動ライン182のグループがこのチャネルに配置されている。ピクセル190は、水平方向において水平の配線チャネル188を境界としており、単一のロウ・ラインがこのチャネルに配置される。ピクセル190は、典型的な3サブピクセル(図には示されていない)のグループを表し、各サブピクセルが、3本のコラム・ライン182のグループのうちの1本及び共通ロウ・ライン186に接続される。他の作動要件または環境ニーズに合わせて他の配線方針と組み合わせた他のサブピクセル配列を使用できることが、当業者には明らかであろう。同様に、平行のロウ・ラインが、1回に1本またはグループとして隣接するピクセルのロウの間に配置される配線チャネルに配置される。各ピクセルまたはサブピクセルは、その後、この少なくとも1本のロウ・ラインに接続される。この直交するロウ・ラインとコラム・ライン186、182のセットは、結合して、ピクセルのマトリックス・アドレッシングを容易にする。
【0054】
この構成においては、ロウ・ライン及びコラム・ライン186、182を、ディスプレイの隣接する2つのエッジ(図には示されていない)からまたは4つのエッジ全てからファンアウト領域を横切って街頭のTAB接続及びドライバ回路までルーティングすることができる。ピクセル配列180のエッジにおけるコラム・ライン及びロウ・ライン182、186の順序付けはドライバ回路(図には示されていない)と同じにすることができるので、このルーティングは、図9bに示される通り、単純で重なりのないファンアウト・パターンを可能にする。これは、従来の2辺配列である。外部的に生成される信号が、1つまたはそれ以上のコラムTAB192でディスプレイのコラム駆動ラインに与えられる。コラム・ファンアウト領域194は、コラム駆動ライン182(図9a)とコラムTABを相互接続する。同様に、外部的に生成されるロウ信号が、1つまたはそれ以上のロウTAB196でディスプレイに与えられる。ロウ・ファンアウト領域198は、ロウ駆動ライン186(図9a)をロウTAB196と相互接続する。
【0055】
配列内部でマトリックス・アドレッシングを通じてピクセルにアクセスするが、2つの隣接するエッジ以外の基板のエッジにまたは隣接する4つのエッジ全てにコラム・ライン及びロウ・ラインをルーティングすることが望ましい場合、アクセル配線パターンを大幅に変えなければならない。2つのアクセス配線構成すなわち単一のエッジからの配線及び相対する2つのエッジからの配線は、特に有益であることが判明している。少なくとも1つのエッジからの配線については、米国特許第5,889,568号及び5,867,236号において説明されている。
【0056】
次に、図9c及び米国特許第5,867,236号を参照すると、ディスプレイへの単辺配線アクセスを可能にする1つの可能な配線ルーティングが示されている。ロウ、コラム及びアクセス相互接続のこの配列により、マトリックス・アドレス型ディスプレイの下エッジからのみの配線が可能になる。この場合には、アクセス配線はコラム・ライン182と直角を成すエッジから行なわれるので、従来の構成(図9a)の通りコラム・ライン182を下エッジまで通し、かつピクセル配列内において同じエッジから該当のロウ・ライン186まで走るロウ・アクセス・ライン200を使ってロウ・ラインをこの同じエッジまでルーティングすると有利である。ロウ・ライン186とロウ・アクセス・ライン200の間の電気接続は、図9cにおいて記号“.”で示される適切な場所で行なわれる。この場合には、3本のコラム・ライン182が、3つのサブピクセル(例えば、赤、青及び緑)から成る各ピクセル190に接続される。サブピクセルは、各自、自身のコラム・ライン182を必要とする。
【0057】
次に、図9dを参照すると、コラム・ライン182と直角を成すエッジからのアクセスのための同様の配線が示されている。この配列は、複数サブピクセルを有するディスプレイにおいてロウ・アクセス・ライン200よりコラム・アクセス・ライン202が多いことを除けば、図9cに示されるものと同様のトポロジーである。
【0058】
ロウ・ライン及びコラム・ラインが相対する2つの辺からアクセスされる2辺アクセス用の配線構成は、コラム・ライン182と直角を成すアクセス・エッジを示す図9eに示される配線構成となる。同様に、ロウ・ラインと直角を成すエッジ用の相対する2辺配線は図9fに示されるとおりである。
【0059】
単辺配線が使用される場合(図9c、9d)、ロウ・ライン及びコラム・ライン182、186及び(または)これに関係するアクセス・ライン200、202は混ざり合う可能性があることに注意すること。2辺アクセス配線が使用される場合、通常、これらのラインは、順序付けられている。したがって、単辺配線が使用される場合、アクセス・ライン及びコラム・ラインまたはロウ・ラインの順序を付け直すために、特殊な相互接続方針を用いることが望ましい。この再順序付け戦略は、伝統的な2辺配線トポロジーが使用される場合には、一般に必要ない。この再順序付けは、ディスプレイTFT基板上の配線媒体において、あるいはその代わりに外部配線媒体(例えば、印刷配線板またはフレックス基板)において行なうことができる。多層TABが採用される場合、再順序付けは、TABでも行なうことができる。
【0060】
図9c及び9eに示される単辺及び2辺アクセスの例用のディスプレイ基板におけるアクセス配線の実現が、それぞれ図9g及び9hに示されている。混ざり合ったロウ・ライン及びコラム・ライン182、186の順序を付け直すために、これらのラインは、適切な誘電体(図には示されていない)で分離されて相互に交差できなければならない。コラム・ライン182は、コラムTABエッジの背後に配置されるコラム・ドライバ回路(図には示されていない)に直接ルーティングすることができ、ロウ・ラインは、コラム・ラインと平行に通るロウ・アクセス・ライン及びコラム・ファンアウト・ラインと交差するロウ・ファンアウト・ラインを使って同じエッジのロウTABにルーティングされる。同様に、ロウ・ライン186は、ロウTAB接続の背後に配置されるロウ・ドライバ回路に直接ルーティングすることができ、一方、コラム・ラインは同じエッジのコラム・ラインTABに達するためにロウ・ラインと交差しなければならない。
【0061】
図9gは、それぞれ3つ及び2つのサブセット194、198’に分割されたコラム・ライン及びロウ・ライン182、186用の再順序付けファンアウト・ルーティングを示している。当然、どのような数のサブセットでも使用することができる。サブセットの数は、各TAB接続192、196’に使用されるドライバ回路の数によって決定される。ロウ・ライン及びコラム・ラインを再順序付けすることによって、ファンアウト領域に付加的なロウ−コラム・ライン交差点が生じる。図9hから明らかな通り相対するエッジの2辺アクセスの場合には、一般に再順序付けは必要ない。
【0062】
TFTガラス基板のエッジでの電気接続、例えばTAB接続に対して相対的なロウ・ライン及びコラム・ラインの上記の再順序付けは、ファンアウト・ラインをさらに最適化することができる。ロウ及び(または)コラム・ドライバ・チップ上の並列ドライバ回路の数に応じて、再順序付けは、図9j及び9kに図解されるとおり、様々なファンアウト・パターンを導く。2つの固有のトポロジーが図に示されている。図9jにおいては、ドライバ・チップが2つしかなく、一方はロウ・ドライバ用、他方はコラム・ドライバ用である。これは、広いファンアウト・パターン及びロウ・ファンアウト・ラインとコラム・ファンアウト・ラインの間に多くの交差点を作り出す。その結果、ファンアウト・ラインは幾分長く、容量結合の量はかなり大きいかもしれない。しかし、ドライバ・チップの数は最小限に抑えられる。同時に、層間短絡のリスクが高い。図9kにおいては、2つのロウ・ドライバ・チップ及び3つのコラム・ドライバ・チップが示されている。図9jに示されるトポロジーに比べて、このトポロジーにおいては、ファンアウト・パターンは狭くなり、ファンアウト・ラインは平均的に短くなり、ロウ・ファンアウト・ラインとコラム・ファンアウト・ラインの間の交差の数は少なくなり、ロウ−コラム・ラインの間の容量結合は低くなる。従って、再順序付けトポロジーは、ロウ・ドライバ・チップ及びコラム・ドライバ・チップの幅の選択との組み合わせにより、ライン長さ、ファンアウトにおけるロウ・ラインとコラム・ラインの間の交差キャパシタンス及びロウ・ファンアウト・ラインとコラム・ファンアウト・ラインの間の層間短絡の危険を最適化することができる。
【0063】
コラム・ライン及びロウ・ラインの再順序付けは、コラム・ドライバ回路及びロウ・ドライバ回路を同じ集積回路チップ(すなわち、ドライバ回路)上で混合できれば、必要ないことに留意すること。但し、駆動電圧レベル及び遷移時間がロウとコラムでは一般に異なるので、通常はこのようなことはない。例えば、AMLCDにおいて、ロウ・ラインは通常TFTゲートに接続されるのに対して、コラム・ラインはTFTドレインまたはソース電極にルーティングされる。コラム電圧遷移は10V程度が使用されるのに対して、ロウ電圧遷移は40V程度が使用されることが多い。
【0064】
マトリックス・アドレス型ピクセル配列の単辺アドレッシングに必要な信号経路が、1対のロウ・ライン及びコラム・ラインについて図9iに示されている。ロウ信号は、ロウ・ドライバ回路からロウTAB196を通り、そこからロウ・ファンアウト・ライン201に沿って少なくとも1本のカラム・ファンアウト・ライン182と交差してまたは交差しないでピクセル配列のエッジに至り、その後ロウ・アクセス・ライン200に沿ってロウ・ラインと接触し、最終的にロウ・ラインを経てピクセルに至る。同様の経路が、コラム・ドライバ回路から配列内のピクセルまで設けられる。
【0065】
配列の相対するエッジからマトリックス・アドレス型ピクセルにアクセスするディスプレイ設計(図9h)または単一エッジからアクセスする設計(図9g)は、特にわずらわしい電子的アーチファクトを示す。相互接続のレイアウト及びドライバ・チップから個々のピクセルまでの距離は、隣接する2つのエッジから配列にアクセスする従来のマトリックス・アドレス型ディスプレイにおけるよりずっと大きく変動するので、ピクセル駆動信号の遅延及び波形は、空間的に不連続にピクセルによって大きく変動して、眼に見えるパターンを生じる可能性がある。ロウ・ラインは、一般的に言って、光弁をその離散的レベル、通常は8ビットの精度すなわち256レベルの1つに設定するデータを提供するよりは、ピクセルを選択するので、ロウ・パルスの変動はピクセルに対する影響が小さい。コラム・パルス・レベルは、所与のタイミング領域において最下位ビットの精度に制御されなければならない。例えば、最大データ値5Vで8ビット作動の場合には、レベルの間隔が均一であれば、最下位ビットは約20mVである。
【0066】
但し、ロウとコラムの重なりにおけるロウ・ラインとカラム・ラインの間の容量結合及び制御電圧を選択しLC光弁に書き込むために使用されるTFTなどアクティブ装置を通じての容量結合のために、ピクセル・データ電圧波形は、各ピクセル内の局部キャパシタンス及びコラム・ライン回路及びロウ・ライン回路における大域的分布キャパシタンスの影響を受ける。図10は、2つの結合キャパシタンス、すなわちディスプレイ・マトリックス内の単一の交差におけるコラム・ラインとロウ・ラインの間のCRXC 204、及びLCピクセルと任意の隣接する交差コラム・ラインの間のCSXC 205、を示す略図的回路図である。図10において、CSXCは、単純化のために、蓄積コンデンサCS 207用の共通戻り線に並列接続されている。
【0067】
図10において、結合キャパシタンス204及び205は、一般的に言って、TFTからの、特定して言うとゲート−ソース間及び(または)ゲート−ドレイン間キャパシタンスからの電圧依存容量の寄与を含んでいる。このキャパシタンスは、TFTのレイアウトに依存し、このレイアウトは、LCセル及び蓄積コンデンサを保持電圧に変えるときのTFTの電流駆動能力及びセル電圧保持時間中のオフ状態漏出電流によって決定される。TFTレイアウト設計は、コラム・ドライバ回路の電圧レベルに関する特性(LCセルの充電中単一または可変的)の影響も受ける。TFTのレイアウトを決定する第三の主要な要因は、表示フレームの駆動方式から生じる。この種の駆動方式は、全て、多くのフレームにわたってLCセル全体でDC電流ゼロを保証しなければならず、これは、通常、隣接するフレームまたはラインで、各セルの駆動電圧の極性を反転させることによって行なわれる。これは、フレーム反転及びライン反転などの駆動方式を導く。各ピクセルの極性を周期的に反転する必要があるので、前の充電時間中に各ピクセルを正しい極性に事前に充電できれば、TFTからの駆動電圧を最小限に抑えることができる。従って、TFT駆動電流を最小限に抑えるために、最も近接する2本のラインが同時にチェンジアップされるダブルオンなどの駆動方式を使用することができる。従って、TFTに要求されるチャネル幅、または複数のTFTが使用される場合には全てのTFTチャネルの結合幅を、最小限に抑えることができる。これは、TFTゲート−ソース間及びゲート−ドレイン間重なりキャパシタンスを最小限に抑え、同時に、ピクセル配列全体の電圧波形の変動を最小限に抑える。TFT幅を最小限に抑えることは、TFTキャパシタンスが時間依存のゲート−ソース間及びゲート−ドレイン間キャパシタンスに依存することを考慮すると、特に重要である。
【0068】
最も重要な容量結合の影響の1つは、いわゆるデータ電圧「キックバック」または「キックダウン」効果を生じる。これは、次のデータ電圧が書き込まれるまでフレーム時間中維持されるセルに蓄積される電圧を減少する。キックダウン電圧の大きさは、ディスプレイの設計によって決定される。典型的AMLCDにおいては、2V程度であろう。フレーム速度60Hz、ピクセル・ピッチ1mmのAMLCD設計の場合のキックダウン効果の例が図11に示されている。このシミュレーションのためのパラメータは、2000年1月24日に提出された同時係属米国特許出願第09/490,776号において詳述されるディスプレイ設計に対応するよう選択されている。
【0069】
LCセル電圧に対するこの容量結合の影響がピクセル配列全体に対して実質的に均一である場合、この影響は、データ電圧、共通電圧または実際のロウ・コラム電圧波形を生成するためにデジタル−アナログ(D/A)コンバータによって使用される基準電圧を調整することによって、簡単に補償することができる。その代わりに、これらの影響が場所によって緩慢に変動する場合(低空間周波数)、影響は、通常、視聴者の明度及び色コントラストの感度関数より低いので、視覚的には不快なものとして現れない。但し、一般的に言って、大型FPDにおいては、また特に非慣例的な配列アクセス(例えば、相対する辺または単辺アクセス)を使用する大型FPDにおいては、たとえ、局部的なセル内キャパシタンスが均一でも大域的な分布キャパシタンスが大幅に変動するかも知れない。従って、その結果生じるピクセル駆動電圧レベル及び波形は、ピクセル配列全体で輝度及び色度の変動を生じる。この種の変動が多くのピクセル・ピッチに穏やかに生じる場合、隣接するピクセルが影響を受ける場合またはパターンが現れる場合のようには、簡単に見ることができない。ロウ・ライン及びコラム・ラインは規則的にレイアウトされ、ドライバ・チップからロウ・ライン及びコラム・ラインへのアクセス・ラインは規則的パターンを示すので、非慣例的な配列アクセス構成は、視聴者にとって不快な、目に見えるパターンをディスプレイの明度及び色相に生じるであろう。
【0070】
次に、大型モノリシック、モノリシック様及びタイル式ディスプレイにおいてこの種のパターンを補正するための技法について説明する。例としてAMLCDにおけるキックダウン電圧を使用する。まず、キックダウン電圧は、局部的結合キャパシタンスとセル合計キャパシタンスの比にロウ・ラインとコラム・ラインの間の電圧の揺れの大きさを掛けることによって、決定される。これらの値は、全て、個々のピクセルの局部的数量である。この効果は、図11に示されている。この場合には、キックダウン電圧の大きさは、ほぼ2Vである。第二に、キックダウン電圧は、問題のピクセルから見たロウ駆動回路及びコラム駆動回路のインピーダンスにも依存する。このインピーダンスは、ロウ・ライン及びコラム・ラインの分布キャパシタンスによって左右される。キャパシタンスは、金属相互接続ラインが同じレベルまたは異なるレベルの他の金属相互接続ライン(これらは全てTFT基板上に配置される)と相互作用することによって、または導電性のしかし透明の酸化インジウム−錫(ITO)電極(このうち一方はTFT基板上に配置され、他方はCF基板上に配置される)と相互作用することによって、発生する。一般的に言って、LCセルのキックダウン電圧の大きさは、2つの直交するエッジからアクセスする従来のマトリックス・アドレス型AMLCD(図12a)においては、ロウ・ドライバ・チップ及びコラム・ドライバ・チップからのピクセルの距離が大きくなるにつれて、増大する。タップ・ポイント210’は、曲線(図12a)の最も左のエッジのセルに該当する。この図において、最終電圧の変動は穏やかであり、セルのロウ全体で4mV以下である。従って、変動は人間の眼には検出できないだろう。但し、非慣例的アクセス構成(例えば単一エッジ・アクセス)においては、キックダウン電圧の大きさは、ロウまたはコラム・タップ・ポイント210’(図12b)からのピクセルの距離にも依存する。一般的に言って、キックダウン電圧は、タップ・ポイントのLCセルにおいて最大であり(図12b)、他のピクセルについては、距離と共に増大する。従って、隣接するピクセルは、そのそれぞれのタップ・ポイントがどこに位置するかに応じて全く異なるキックダウン電圧値を呈するかも知れない。今日のAMLCDにおけるキックダウン変動の典型的な値は、50mV未満である。
【0071】
従来の2エッジ・マトリックス・アドレッシングにおけるこのような変動は、ピクセル配列全体で漸進的なので、必ずしも眼に見えないが、非慣例的アクセス配線の場合にはキックダウン電圧の大きさにパターンが引き出される。このパターンは、今日のAMLCDにおいて通常の駆動電圧不均一の間明確に見えるようになる場合がある。抵抗ライン及び誘導ラインの影響はもっとずっと小さい。従って、結合キャパシタンスまたはドライバ・チップからピクセルまでのロウ及びコラム駆動回路におけるキャパシタンスを調整することによって、首尾よく補償または等化を行なえる。典型的なAMLCDにおいては、同一の基板における単位面積あたりの金属−金属または金属−ITO重なりキャパシタンスは、導体が相対する基板に配置される場合の金属−ITOキャパシタンスの約30倍大きい。前者のタイプのキャパシタンスは、従って、キャパシタンスを調整する際より効果的である。
【0072】
上述の洞察は、約1mmのピクセル・ピッチのいくつかの大型AMLCD設計について広範な回路シミュレーションを行なうことによって確認されている。その結果得た知識から、ディスプレイの予定される視聴条件の下で見えないレベル(すなわち、人間の輝度及び色のコントラストの感度以下のレベル)までピクセル駆動電圧レベル及び波形変動を抑制するために応用できる以下の補正設計手順が導かれた。
【0073】
1) 近接する他の導電材との間の容量性相互作用が基本的に等しいように、各サブピクセルのアパーチャのレイアウトを設計する。これは、サブピクセルのレイアウトを再配列し、近接導体との距離を調整し、サブピクセルと隣接する導電構造の間にフィールド・シールド206を挿入することによって、行なうことができる(図13)。このフィールド・シールド206は、浮動式とするか、または共通戻り経路208に、局部、大域または遮蔽接地(図には示されていない)にまたは大域電圧電極(図には示されていない)に接続することができる。
【0074】
2) LCキャパシタンス及びセル電圧を安定化させるために使用される蓄積コンデンサ並びにセル−ロウ・ライン間結合キャパシタンス、TFTゲート−ドレイン間及びゲート−ソース間キャパシタンスを含めて、合計セル・キャパシタンスが全てのピクセルにおいて等しいように、各サブピクセルのレイアウトを設計する。これを達成するための最良の方法は、全てのセルのレイアウトを同一にすることである。
【0075】
3) コラム・ラインのライン幅及びライン間隔を調整し、できればコラム・ラインの本体に沿って小さい離散キャパシタンス212を付加することによって(図14)、ライン本体成分、周縁フィールド・キャパシタンス、他の導体との重なりキャパシタンス及びコラム・ライン−コラム・ライン結合キャパシタンスを含めて全ての分布コラム・ライン・キャパシタンスを等化する。金属−金属重なりは、最も面積効率の良い加算器となる。ライン−ライン結合キャパシタンスは、複数コラム・ラインが共通配線チャネルに配置されてピクセル配列を走る設計において現れる。このような配列は、特に、同時係属米国特許出願第09/490,776号において説明されるタイル式ディスプレイにおいて有益であるが、大型の電子的及び光学的に最適化されたモノリシック・ディスプレイにおいても望ましい。ライン幅/間隔調整は、例えば、集積回路設計または電子パッケージングの分野の熟練者には周知の二次元キャパシタンス・シミュレーションによって導くことができる。
【0076】
4) ロウ・ラインのライン幅及びライン間隔を調整し、できればロウ・ラインの本体に沿って小さい離散キャパシタンス212を付加することによって(図15)、ライン本体成分、周縁フィールド・キャパシタンス、他の導体との重なりキャパシタンス及びロウ・ライン−ロウ・ライン結合キャパシタンスを含めて全ての分布ロウ・ライン・キャパシタンスを等化する。金属−金属重なりは、最も面積効率の良い加算器となる。ライン−ライン結合キャパシタンスは、複数ロウ・ラインが共通配線チャネルに配置されてピクセル配列を走る設計において現れる。このような配列は、特に、同時係属米国特許出願第09/490,776号において説明されるタイル式ディスプレイにおいて有益であるが、大型の電子的及び光学的に最適化されたモノリシック・ディスプレイにおいても望ましい。ライン幅/間隔調整は、集積回路設計または電子パッケージングの分野の熟練者には周知の二次元キャパシタンス・シミュレーションによって導くことができる。
【0077】
5) ドライバ・チップからエッジまでまたはピクセル配列のエッジのロウ・ライン及びコラム・ラインまでの分布ロウ及びコラム・ファンアウト・ライン・キャパシタンスを等化する(図16)。上記のキャパシタンスは、ライン本体成分、周縁フィールド及び上記のアクセス・ラインのレイアウトに依存する重なりキャパシタンスを含む。このファンアウト・ラインは、一般的に言って、2辺または4辺ピクセル配列アクセスのFPDにおいては交差があるとして非常に少ない非常に単純なレイアウトを有するが、特に単辺アクセス用のレイアウトは非常に複雑である。ライン長さ及びライン−ライン間交差の数及び形態は、大幅に変動する。その結果、合計分布ライン・キャパシタンスも変動する。等化は、ラインの幅を調整し、ライン間隔を調整し、ラインの長さ全体に付加的重なりキャパシタンス212を追加することによって、行なうことができる。金属−金属重なりは最も面積効率のよい加算器である。
【0078】
6) マトリックス・アドレッシングのためにピクセル配列内を通るロウ・ライン及びコラム・ラインにそれぞれロウ・ファンアウト・ラインまたはコラム・ファンアウト・ラインを接続するためにディスプレイにおいて使用される分布ロウまたはコラム・アクセス・ライン・キャパシタンスを等化する。このキャパシタンスには、ライン本体成分、周縁フィールド、及び前記のアクセス・ラインのレイアウトに依存する重なりキャパシタンスが含まれる。例えば、単エッジ・アクセスの場合、水平のロウ・ライン及び垂直のコラム・ラインの両方に同一のエッジからアクセスしなければならない。コラム・ライン・エッジがアクセスのために選択されると、コラム・ラインは、コラム・ファンアウト・ラインで直接アクセスできるが、同時係属米国特許出願第09/490,776号において説明されるとおり、別個のロウ・アクセス・ラインが必要とされる。
【0079】
このロウ・アクセス・ラインは、図17に示される通りコラム・ラインに平行の垂直配線チャネルでルーティングされるか、別個のチャネルにまとめられる(図には示されていない)。各ロウ・アクセス・ラインは、その後ピクセル配列内のタップ・ポイントで1本のロウ・ラインに接続される。その結果、ロウ・アクセス・ラインの長さはゼロからピクセル配列の全高までの間を変動する。等化は、タップ・ポイントを超えてロウ・ラインまたはコラム・ラインを延長し、ライン幅を調整し、ライン間隔を調整し、タップ・ポイントの位置を定め、離散チャンクにおいてまたは連続構造としてラインの長さ全体で付加的重なりキャパシタンス212を追加することによって、行なうことができる。等化は、ロウ・ラインまたはコラム・ラインに接続されるピクセルからのロウまたはコラム駆動回路インピーダンスが厳密に整合するように行なわれなければならない。第一の目標は、前記のロウまたはコラム駆動回路の合計キャパシタンスを整合させることである。付加キャパシタンスの量の細部は、回路シミュレーションを使用して決定するのが最良である。金属−金属重なりは、最も面積効率の良い加算器となる。
【0080】
7) 大型モノリシック及びタイル式ディスプレイにおけるピクセル電圧レベル及び波形の均一性を制御するための別の設計技法は、補償手段としてピクセルのレイアウトを調整することを土台とする。例えば、上に述べたとおり、LCセルにおけるキックダウン電圧の大きさは、タップ・ポイントまたはドライバ・チップの出力リード(いずれかロウ・ラインに直接接続されるほう)までの距離が大きくなると減少する。一方、キックダウン電圧の大きさは、LCセルとロウ・ライン及びたぶんコラム・ラインの間の結合キャパシタンスに比例する。従って、位置に伴うキックダウン電圧変動の減少は、タップ・ポイントまたはドライバ・チップ出力リードからの距離に伴い結合キャパシタンス214を単調に増やすことによって、補償することができる(図18)。同様に、結合キャパシタンスは、セル・ロケーションの関数として減少することができるので、キックダウン電圧の大きさの変動を減少する。このような結合キャパシタンス調整方針は、タップ・ポイントの適切な配置及びアクセス・ライン及びファンアウト・ラインの適切なルーティングと組み合わせることができる。
【0081】
8) 最終措置として、ロウ、コラムまたはロウ及びコラム・ラインを複数のロウ・セグメント218(図9a)及び(または)複数のコラム・セグメント220(図9b)に分割することができる。各セグメントに使用するために、それぞれ、付加的ロウ及びコラム・アクセス・ライン200、202を配備することができる。このような配列は、ドライバ回路またはタップ・ポイントからのピクセルの距離を減少するので、相互接続長さ依存の視覚的アーチファクト及び(または)非均一性を、付加的ドライバ回路を追加するのと引き換えに効果的に減少することができる。このように複数のロウ・アクセス・ラインを有する区分化されたロウ・ラインが図19aに示されている。
【0082】
同様に、区分化されたコラム・ライン220を有する配列が図19bに示されている。ロウ・ラインあるいはコラム・ラインの区分化は、個別に使用しても良いし、ロウ・ライン及びコラム・ラインの両方を区分化しても良いことは明白であろう。相互接続区分化によって、より大きいサイズのディスプレイの製造が可能になる。この手順は、薄膜RC時定数遅延限界を超えてディスプレイの動作を拡大する。RC定義域において、相互接続遅延は、セグメントの長さの平方によって決定される。このRC遅延がライン時間の大きな割合まで増大すると(60Hzのフレーム速度及び480ラインで30μs程度)、ディスプレイはもはや動作できない。
【0083】
以上の措置は、位置の関数としてLC保持電圧曲線の形状を変化させる。保持電圧曲線は、選択されるロウ・ラインに沿ったサブピクセルの結合ピクセルから同量のキャパシタンスが減算または加算される場合、厳密に上下に動かすことができる。結合キャパシタンスを強化または低下させるための最も簡単な方法は、問題のサブピクセルに使用されるロウ・ラインとコラム・ラインの間の重なり面積をそれぞれ増大または減少することである。その代わりに、ゲート−ドレイン重なりキャパシタンスを使って結合キャパシタンスを調整するか、付加的重なりキャパシタンスをサブピクセルの暗黒部に配置することができる。どちらの方法が選ばれるとしても、全ての方法は、サブピクセルまたはピクセルのレイアウトを相対的に単純に変化させる。
【0084】
回路シミュレーションは、回路素子を実現しそのパラメータ値を最適化するために上記の容量等化技法のうちからいずれかを選ぶための望ましい方法である。このようなシミュレーションのための典型的な回路図が図20に示されている。シミュレーションは、ピクセル配列全体の駆動電圧レベル及び波形変動、及び電子的勾配、ステップ、境界またはパターンの発生を予測できる。このようなモデルが与えられたら、ディスプレイについて測定された電気的データまたはその代わりに二次元電磁場または装置シミュレーションから導かれるシミュレートされた電気的データと一緒に回路シミュレータを使用して、問題の大型モノリシックまたはタイル式FPDについて上記の容量等化技法の各々を評価し微調整することができる。必要とされる回路、電磁場及び装置シミュレーション・ツールは、最近の集積回路または電子パッケージング設計技法に精通する者には周知である。
【0085】
基礎となる電子回路の細部に源を発する上記の非均一性は全て、批判的視聴者の視覚的閾値以下に充分に抑制できるかもあるいはできないかも知れない二次的効果である。
【0086】
大型モノリシックまたはタイル式ディスプレイにおいて最終的画像品質レベルに達するためには、視覚的アーチファクトを平滑化するための付加的な輝度及び色度補正技法及びアルゴリズムを使用することが望ましいかもしれない。1つの保守的な方法は、補正データ・メモリを全てのピクセルを補正できるほど大きくすることである。これは、825×480ピクセルの消費者用SDTVの場合にはまだ経済的かも知れないが、1280×720、1920×1080あるいはもっと大きいフォーマットのピクセル配列を有するHDTV AMLCDにおいては非実用的となるかも知れない。従って、必要な明度及び色補正電子回路及び補正計算の量がこれらの機能に割り当てられるコスト予算を上回らないように、上記の容量等化技法の多くを実現することが有利であろう。
【0087】
図21において、LCDセルのサブピクセルについてシミュレートされた典型的な正規化輝度が、それぞれ約612、542及び487nmの波長を有する赤140、緑142及び青143光線についてセル・ギャップの関数としてグラフに示されている。セル・ギャップは、光弁を通過する光線の光学的遅延及びセルから発せられる光束を局部的に決定する基本的パラメータである。従って、原色光束間のバランス(カラー・バランス)は、特にセル・ギャップが変動すると変化する。次に図22を参照すると、LCDセルのサブピクセルについてシミュレートされた典型的な正規化輝度が、それぞれ612、542及び487nmの波長を有する赤、140、緑142及び青144光線について、セル・ギャップの光学的長さの関数としてグラフに示されている。光学的長さは、ここでは、光の波長に対するセル・ギャップの長さの比に等しいと定義される。この正規化の図において、全ての色は普遍的な作用を示す。
【0088】
従って、大型モノリシック・ディスプレイ全体で外観をより均一にするために、駆動信号を変化させることによって、多少異なる有効T−V曲線(図23)を有するピクセル及びディスプレイのピクセル配列のその他の小さな光学的、電気光学的、周囲光、電子的、機械的または本質的異常を補正することが望ましい。非線形LC T−V曲線は、通常、コラム・ドライバ回路の設計によって線形化されるので、デジタル・データ信号はLC T−V曲線及びコラム・ドライバ出力電圧−入力データ特性の両方を補償するために改変することができる。この種の補正は、公称設計において定義される絶対輝度及び色度値を整合または混合することによって、あるいはディスプレイ上のできれば大きなピクセル配列の内部に位置する1つまたは複数の基準エリアの相対輝度及び色度値を整合および(または)混合することによって、行なうことができる。その結果、非均一の輝度または色度変動エリアの境界に近いサブピクセルの絶対または相対輝度は、公称設計の視覚的知覚閾値またはAMLCD内部のピクセル標準エリア仕様の範囲内にある。従って、本発明に従った各ピクセルのための入力データは、補正プロシージャから得られる新しいデータに置き換えられる。この新しいデータは、従来の方法で液晶ディスプレイに電子接続される市販のコラム(データ)ドライバ・チップに送られる。補正データは、入力データの定義域または入力コード範囲に逆伝達関数を応用することによって事前に計算される。補正データは、ディスプレイの各ピクセルまたはピクセルのグループごとに異なる場合があるので、各ピクセルの特性の相違を考量する。場合によっては、アーチファクトが視覚的閾値以下に抑制されるレベルまでディスプレイを補正するために、補正データまたは駆動信号データのための付加的な解決手段が必要な場合がある。このような拡張は、当業者には明らかであろう。
【0089】
この種の補正アルゴリズムの1つの可能な実現は、ルックアップ・テーブルである。幸い、この種の補正方式は、必要であれば、現在最新のエレクトロニクスを使って多数のピクセルのために経済的に実現できる設計となる。但し、表示動作中画像信号補正のために実施しなければならない計算量及び記憶しアクセスしなければならないデータ量を大幅に減らすように、サブピクセルの有効T−V曲線の偏差について説明することが望ましい。本明細書において論じられるメカニズムについての説明は、補正量を最小限に抑えるためにディスプレイの物理的設計及びグレイ・スケール色ずれに重点を置いている。
【0090】
タイル式FPDに輝度及び色度変動を引き起こす多様なメカニズム及びその補正方法が、同時係属特許出願第09/369,142号において開示されている。上に論じられるモノリシック・ディスプレイにアーチファクトを生じるメカニズムは、本質的に同じ方法でソフトウェア及びエレクトロニクスを応用することによって補正できる。読み手の便宜のために、上記の補正方法の簡単な要約を、大型モノリシック・ディスプレイに応用するために適切に修正して下に示す。
【0091】
公称設計を代表するものか上に述べた理由のためにこれと異なるものかを問わずAMLCDの有効透過率−電圧(T−V)曲線またはガンマ曲線は連続関数であることは既知である。従って、逸脱有効T−V曲線と公称有効T−V曲線の間の差は連続関数であるだけでなく、一般的に言ってデータ・ドライバの最下位ビットの尺度でかなり平滑な関数である。このようなずれは、白黒状態を基本的に不変のまま残すが、各サブピクセルの間のグレイ・スケール・レベルに大きな影響を及ぼす。従って、原色の混合によっても、カラー・バランスに影響を及ぼす。これは、ピクセル依存の色空間を作ることになる場合がある。
【0092】
公称からの有効T−V曲線の偏差は白黒フィールドについてはゼロになると仮定されるので(LCセルの基本動作メカニズム故に通常正当化される仮定)、有効T−V曲線または2つの有効T−V曲線の間の差は、関数の定義域(または入力コード範囲)を有限区分に分割し、その後、リアルタイムに計算しやすい単純な方法で各区分を説明することによって、説明または概算することができる。平滑であり、公称からの差が一般的に言って小さいので、一次関数で各区分を説明することは(区分的線形概算)、1つの可能性である。その後、各区分を説明するために勾配及びオフセットだけを記憶すればよい。従って、各区分の逆伝達関数(補正)も、大型モノリシック・ディスプレイの各ピクセルまたは基本的に同一のピクセルのセットについては一次関数となる。
【0093】
個々のLCDパネル・エリアは、ガラス及び有機フィルムなどの材料の複数の連続シートから作られるので、セル・ギャップまたはその他の物理的特性の偏差は、ピクセル・ピッチ(一般には大型ディスプレイにおいて1mm以下程度)に比べて平滑的に連続的に変動する。従って、この偏差は、「等高線図」、または公称設計に比べた差が視聴者に知覚できない伝達関数を有するディスプレイ内のピクセルの領域またはピクセルの帯域をグループ化する同様の手段を使って、説明することもできる。その後、領域または帯域内の全てのピクセルについての伝達関数は、その領域または帯域全体を表す伝達関数のコピーと呼ぶことができる。従って、対応する逆伝達関数は単純あるいは複雑である可能性がある。しかし、ピクセルの数よりずっと少ない数しか必要とされないので、この補正方式は、実用的な量の電子ハードウェアを使って実現することができるだろう。
【0094】
公称設計を代表するものか上に述べた理由によりこれから逸脱するものかを問わずAMLCDの有効T−V曲線は、非常に類似する関数形態を有する。従って、例えば、市販のLCDドライバ集積回路チップのT−V曲線を定義する際と同様に包括的ルックアップ・テーブルを使用することによって、少数の基準T−V曲線を詳細に説明することができる。市販のLCDドライバ集積回路チップのこの少数の有効T−V曲線は、このT−V曲線にラベルを割り当て、その後ピクセルのための整合ラベルのテーブルを開発することによって、もっとずっと大きい数のピクセルを説明するために使用することができる。大型モノリシック・ディスプレイの各ピクセルの特性を測定し、基準有効T−V曲線と比較して、最も近い整合T−V曲線のラベルが選択される。
【0095】
図24aは、大型モノリシック・ディスプレイにおける色不均一のエリアの境界から1行(ロウ)のピクセルにおけるRGBサブピクセルの相対明度値を示している。均一なグレイ・スケール組み合わせが、原色サブピクセルへの入力信号を定義する。境界234は、この図においてはピクセル・ロウ260の左に位置し、例えば、図8の等高線170、172、174である。相対明度値は、通常の8ビット範囲(0−255)に正規化されている。色不均一エリア内部のRGB信号値70、99、62は、それぞれ、このサンプル・グレイ・スケール・フィールドの公称駆動信号値に対応する。図24aのピクセルには補正は加えられていない。
【0096】
2段階で補正が加えられる。第一の段階は色相を考慮し、第二段階で明度を考慮する。視聴者に変色が明らかにならないように、ディスプレイ全体で青対緑及び赤対緑の相対明度の比率を維持すること(色相補正)が望ましい。
【0097】
色補正された相対明度値が図24bに示されており、原色間の相対明度比率は、ほぼ最下位ビットの精度に維持されている。カラー・ディスプレイの電子的制御は、一般に、各原色について8ビットすなわち256レベルの「グレイ」を許容する。補正は、ディスプレイに提示されるフレーム・データについてフレーム・バッファに対して行なわれなければならない。これによって、大型ディスプレイの色相変動または不均一に関する境界が取り除かれる。但し、図8に示される通り明度への相対的寄与の和はディスプレイ全体で変動するので、上記の補正は、ディスプレイを均一のグレイ・スケール駆動信号のための均一の輝度に復帰させない。
【0098】
図24cは、均一の輝度レベルに補正された後のサブピクセルの相対明度値を示している。この補正は、入信フレームがディスプレイのデータ・ドライバ(通常、コラム)に送られる前に各入信フレームに補正ビット・マップ画像(この図には示されていない)を応用することによって行なうことができる。その後、全てのピクセル・データを本発明の教示に従って変化させることができる。サブピクセル・データは、ディスプレイからのスペクトル出力がディスプレイのピクセル配列全体で均一に希望の色相及び明度であるように調整される。
【0099】
次に図25を参照すると、24ビット・カラー用の一般的補正手順のブロック図400が示されている。その他の色解像度の実現も同様であり、当業者には自明である。入信ビデオ・データ402は、まず入力フレーム・バッファ・メモリ404に一時的に記憶される。ビデオ・データ402は、入力フレーム・バッファ・メモリ404から読み取られ、制御信号408及びピクセル補正制御ユニット410の制御を受ける補正データ・メモリ406からの補正データがピクセル・データ・プロセッサ412に応用される。補正データ・メモリ406は、非揮発性メモリによって構成されるか、または補助的非揮発性メモリに記憶される値に初期化された揮発性メモリによって構成されるか、または非揮発性メモリに記憶される値から算定される値で初期化されなければならない。これによって、ディスプレイの電源が切られたとき補正データが失われないようにする。ピクセル・ビデオ・データの適切な補正は、次に、1つまたはそれ以上の処理ユニット412を使って電子的ピクセル・データ処理を行なうことによって行なわれる。各サブピクセルの入信ビデオ・データも補正済みビデオ・データも単一のnビット整数(通常、8ビット)から成るので、全てのピクセル・データ処理は、nビット精度まで行なえばよい。ピクセル・データは、補正されたら、直接ディスプレイに送ることができる。代替実施態様においては、ピクセル補正制御ユニット410はピクセル・データ処理ユニット412と合体される。さらに別の代替実施態様においては、補正済みピクセル・データは、ディスプレイに送られる前に出力フレーム・バッファ・メモリ414に収集される。
【0100】
サブピクセル・データ補正は、多くの方法で行なうことができる。1つの実施態様においては、サブピクセルは、その有効T−V曲線応答に応じてグループ化され、その後、各グループに、以前に記憶されたそのグループ固有の応答関数が割り当てられる。例えば、グループには、実質的に均一の各有界エリアの場合内部エリア・サブピクセル及び各境界の各内縁及び外縁の場合エッジ・ピクセルが含まれる。グループの数が妥当である限り、補正データ・メモリ406に記憶しなければならない応答関数に関するデータ量は許容される。
【0101】
単辺または2辺マトリックス・アドレッシングから得られる付加的利点は、ディスプレイ・ハウジングの形状に影響を与える。2つの隣接する辺からアクセスするまたは4辺からアクセスする従来のマトリックス・アドレス型ディスプレイは、ディスプレイ基板の2辺または4辺にファンアウト配線パターン及び電気接続を作る必要がある。その結果、ピクセル配列外部の周縁または縁は大きくなるため600、ディスプレイ・ハウジングをより大きなサイズにする必要があり、ディスプレイの外観をかさばらせる(図26a)。単辺配線の場合、1辺のみの縁600の幅がファンアウト・パターン及び接続を収納し、他の3方向の縁604の幅はシール幅及びハウジングのみによって決定される(図26b)。同様に、相対する2辺での2辺アクセスの場合、2つの細い縁の辺604を実現することができる(図26c)。
【0102】
特定の動作条件及び環境または設計に合わせて加えられるその他の修正及び変更は、当業者には明白なので、本発明は、開示のために選択された例に限定されるとは見なされず、本発明の真の範囲からの逸脱とならない変更及び修正を含む。
【0103】
以上、本発明について説明したが、特許証による保護を望むものは、以下に添付のクレームに示される。
【図面の簡単な説明】
【図1】図1は、頑丈な構造、光学的エンハンスメント及び消費者用照明手段を有する、大型モノリシックAMLCDフラットパネル・ディスプレイの一部の断面略図である。
【図2】図2は、関連するモノリシック・フラットパネル・ディスプレイ・アセンブリが上に重ねられている、光コリメート照明源の望ましい実施態様の断面略図である。
【図3】図3は、光コリメート格子形態の3つの実施態様の平面図であり、(a)、(b)及び(c)は、それぞれ正方形、三角形及び六角形態の実施態様の図である。
【図4】図4は、図に示される様々な光コリメート素子すなわち格子コリメータ、光コリメータ及び拡散板について光コリメート特性である相対的光強度を入射角の関数として示すグラフである。
【図5】図5は、様々な高さ−半径比を有する吸収格子面により変動する角度効率を有する円筒形格子による光のコリメートについて、算定光透過効率を入射角の関数として示しており、挿入図は、格子セル形態及びその幾何学的パラメータ値を示している。
【図6】図6は、大型モノリシック様ディスプレイに関係する多様な格子コリメータ設計について、算定角度光透過効率を入射角の関数として示しており、挿入図は、格子セル形態及びその幾何学的パラメータ値を示している。
【図7】図7は、図1に示される設計と対比して、大型モノリシック様AMLCDの代替実施態様の断面略図を示している。
【図8】図8は、大型モノリシック様AMLCDフラットパネル・ディスプレイ・アセンブリにおける多様なメカニズムから生じる典型的な色ずれ及びカラー・グラジュエーションの変動のトポロジー・マップである。
【図9a】図9aは、ロウ・ライン及びコラム・ラインを示す二次元ピクセル配列の略図である。
【図9b】図9bは、垂直に走り下エッジのテープ自動結合接続(TAB)で終端するコラム・ライン及び水平に走り隣接するエッジのTABで終端するロウ・ラインを示す、二次元ピクセル配列の略図である。
【図9c】図9cは、両方とも単一のパネル下エッジで終端するロウ・ライン及びコラム・ラインを示す、二次元ピクセル配列の略図である。
【図9d】図9dは、両方とも図9cに示されるエッジと直角を成す単一のパネル・エッジで終端するロウ・ライン及びコラム・ラインを示す、二次元ピクセル配列の略図である。この特殊な構成は、米国特許第5,867,236号に示されている。
【図9e】図9eは、パネルの上エッジ及び下エッジの両方で終端するロウ・ライン及びコラム・ラインを示す、二次元ピクセル配列の略図である。
【図9f】図9fは、パネルの右エッジ及び左エッジの両方で終端するロウ・ライン及びコラム・ラインを示す、二次元ピクセル配列の略図である。
【図9g】図9gは、図9cに示されるような単一エッジ配線配列に使用するためのファンアウト領域の例を示している。
【図9h】図9hは、図9eにおいて示されるような2つの平行するエッジで終端する配線配列に使用するためのファンアウト領域の例を示している。
【図9i】図9iは、単一エッジ配線アクセスの場合のロウTAB及びコラムTABからのロウ及びコラム相互接続のルーティングを示している。
【図9j】図9jは、単一のロウ及びコラム・ドライバ回路チップのファンアウト・トポロジーを示している。
【図9k】図9kは、2ロウ・ドライバ及び3コラム・ドライバ回路チップのファンアウト・トポロジーを示している。
【図10】図10は、典型的なAMLCD用のサブピクセル内の液晶セルの等価回路モデルを示している。
【図11】図11は、1mmピクセル・ピッチの典型的なAMLCDにおいてセルのロウ・ラインとコラム・ラインの間の結合キャパシタンスのためにTFTがオフになった後生じる液晶セルにおけるキックダウン電圧効果のシミュレーションの結果を示している。
【図12a】図12aは、ロウ・ラインの1つのエッジに接続されるドライバ回路からの距離の関数として、電圧キックダウン効果後所与の励起レベルを受けることを条件としてピクセルについてシミュレートされたデータ電圧を示している。
【図12b】図12bは、ロウ・ラインの中央に位置するロウ・ライン・タップ・ポイントに対して相対的なピクセルの位置の関数として、キックダウン効果後所与の励起レベルを受けることを条件としてピクセルについてシミュレートされたデータ電圧を示している。
【図13】図13は、全てのLCセルの容量結合を等化するために液晶セル電極と薄膜配線の間に配置されるフィールド・シールド電極のレイアウトを図解している。
【図14】図14は、液晶セルから見た見掛けのキャパシタンスを等化するためのコラム相互接続に沿った分布または離散キャパシタンスを図解している。
【図15】図15は、液晶セルから見た見掛けのキャパシタンスを等化するためのロウに沿った分布または離散キャパシタンスを図解している。
【図16】図16は、液晶セルから見た見掛けのキャパシタンスを等化するためのコラム・ファンアウト・ラインに沿った分布または離散キャパシタンスを図解している。
【図17】図17は、液晶セルから見た見掛けのキャパシタンスを等化するためのロウ・アクセス・ラインに沿った分布または離散キャパシタンスを図解している。
【図18】図18は、前記のロウ・ラインに沿ったピクセルのキックダウン電圧変動を制御するためのロウ−液晶セル間結合キャパシタンスの調整を図解している。
【図19a】図19aは、ピクセルとドライバ回路またはタップ・ポイントの分離を最小限に抑えるために、単一エッジ・アクセスのために複数のロウ・アクセス・ラインが使われる区分化されたロウ・ラインを示している。
【図19b】図19bは、ピクセルとドライバ回路またはタップ・ポイントの分離を最小限に抑えるために、単一エッジ・アクセスのために複数のコラム・アクセス・ラインが使われる区分化されたコラム・ラインを示している。
【図20】図20は、セル電圧レベル及び波形の等化の回路シミュレーションにおいて使用される、単一エッジ・アドレッシングの2つのAMLCDセルについてのシステム・レベル回路図を示している。
【図21】図21は、典型的な赤、緑及び青光線についてセル・ギャップの関数として液晶セルの正規化透過率(輝度に比例)を示している。
【図22】図22は、セル・ギャップ高さ−波長比の関数として典型的LCセルの正規化輝度を示している。
【図23】図23は、典型的AMLCDにおけるLCセルについて正規化有効T−Vを示している。
【図24a−24c】図24a−24cは、ピクセルのロウについて正規化明度データ値を示しており、図24aは、未補正データの場合の1行(ロウ)のRGBサブピクセルについて、図24bは、補正データの場合の1行のRGBサブピクセルについて、図24cは、均一輝度になるよう補正された1行のRBGサブピクセルについて示している。
【図25】図25は、単一ピクセル、ピクセルのセットまたは全てのピクセル補正のためのピクセル補正制御ユニットによって制御される輝度及び色度補正回路の1つの実施態様のブロック図を示している。
【図26a】図26aは、四辺全てに広い周囲縁エリアを有するピクセル配列の平面図を示している。
【図26b】図26bは、1つの辺に広い周囲縁を3つの辺に狭い縁を有するピクセル配列の平面図を示している。
【図26c】図26cは、2つの辺に広い周囲縁を2つの辺に狭い縁を有するピクセル配列の平面図を示している。
Claims (50)
- 広い視野角範囲で改良された機械的剛性及び制御されたコントラスト、輝度及び色度を有するモノリシックまたはモノリシック様AMLCDディスプレイであり、
a) ロウとコラムに編成された二次元配列で配置されるピクセルを備える液晶ディスプレイ素子であり、前記ピクセルが各自少なくとも1つのサブピクセルを含む、液晶ディスプレイ素子と、
b) 前記二次元ピクセル配列に付着されこれを越えて広がるカバー・プレート及びバック・プレートのグループのうち少なくとも1つを備える支持手段と、
c) 前記ピクセル・ロウに近接するチャネルに配置され、前記ロウに電気接続されるロウ相互接続手段と、
d) 前記ピクセル・コラムに近接するチャネルに配置され、前記コラムに電気接続されるコラム相互接続手段と、
e) 前記ロウ相互接続手段を前記コラム相互接続手段から電気絶縁するための絶縁手段と、
f) ファンアウト領域を備え、前記ロウ相互接続手段及び前記コラム相互接続手段に動作可能に接続され、前記二次元ピクセル配列の少なくとも1つのエッジに沿って配置される電気接続手段と、
を備え、これにより、前記サブピクセルが、各自、前記ロウ相互接続手段及び前記コラム相互接続手段のうち少なくとも1つに電気接続される、モノリシックまたはモノリシック様AMLCDディスプレイ。 - 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ピクセルがアクティブ・エリア及び非アクティブ・エリアを備え、前記ロウ相互接続手段及び前記コラム相互接続手段が前記非アクティブ・エリアに配置される、請求項1に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ相互接続手段及び前記コラム相互接続手段が、前記ピクセル・ロウの間の非アクティブ・エリア、前記ピクセル・コラムの間の非アクティブ・エリア、前記配列の外側コラムに隣接する非アクティブ・エリア及び前記ピクセル配列の外側ロウに隣接する非アクティブ・エリアのグループのうち少なくとも1つに配置される少なくとも1つのチャネルを備える、請求項2に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ相互接続手段及び前記コラム相互接続手段が、前記チャネルに配置される少なくとも1つの導体を備える、請求項3に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記少なくとも1つの導体が、前記チャネルに配置される複数の導体を含む、請求項4に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- さらに、
g) 前記二次元配列の前記ロウの間または前記コラムの間の前記チャネルの少なくとも1つに配置され、前記ロウ相互接続手段または前記コラム相互接続手段のうち少なくとも1つに選択的に電気接続される並列アクセス相互接続手段であり、該並列アクセス相互接続手段が、前記ロウ相互接続手段及び前記コラム相互接続手段及び前記電気接続手段の間の電気接続を行なう、並列アクセス相互接続手段、
を備える、請求項4に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。 - 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元表示の前記少なくとも1つのエッジが前記ロウ相互接続手段に実質的に平行の単一のエッジである、請求項6に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元配列の前記少なくとも1つのエッジが前記コラム相互接続手段に実質的に平行の単一のエッジである、請求項6に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元配列の前記少なくとも1つのエッジが隣接する2つのエッジを含む、請求項6に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元配列の前記少なくとも1つのエッジが相対する平行の2つのエッジを含む、請求項6に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記電気接続手段が、前記ディスプレイを外部で生成される信号に接続するための外部電気接続手段を備える、請求項6に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記外部電気接続手段が、TAB異方性接着フィルム接続、はんだボール接続、ワイヤボンド接続のグループのうち少なくとも1つを含む、請求項11に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記並列アクセス相互接続手段に接続される前記電気接続手段が、前記ロウ相互接続手段及び前記コラム相互接続手段を前記外部電気接続手段に対して相対的に個々に再順序付けしやすくするために、ファンアウト・ラインを含むファンアウト手段を備える、請求項12に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ相互接続手段及び前記コラム相互接続手段のうち少なくとも1つが、区分化された導体を備える、請求項1に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 広い視野角範囲で改良された機械的剛性及び制御されたコントラスト、輝度及び色度を有するモノリシックまたはモノリシック様AMLCDディスプレイであり、
a) ロウとコラムに編成された二次元配列で配置されるピクセルを備える液晶ディスプレイ素子であり、前記ピクセルが、各自、アクティブ・エリア及び非アクティブ・エリアの両方を有する少なくとも1つのサブピクセルを含む、液晶ディスプレイ素子と、
b) 前記二次元ピクセル配列に付着されこれを越えて広がるカバー・プレート及びバック・プレートのグループのうち少なくとも1つを備える支持手段と、
c) 前記ピクセル・ロウに近接する前記非アクティブ・エリアに配置されるチャネルに配置され、前記ロウに電気接続されるロウ相互接続手段と、
d) 前記ピクセル・コラムに近接する前記非アクティブ・エリアに配置されるチャネルに配置され、前記コラムに電気接続されるコラム相互接続手段と、
e) 前記ロウ相互接続手段を前記コラム相互接続手段から電気絶縁するための絶縁手段と、
f) 前記ロウ相互接続手段及び前記コラム相互接続手段に動作可能に接続され、前記二次元配列の少なくとも1つのエッジに沿って配置される電気接続手段と、
を備え、これにより、前記サブピクセルが、各自、前記ロウ相互接続手段及び前記コラム相互接続手段のうち少なくとも1つに電気接続される、モノリシックまたはモノリシック様AMLCDディスプレイ。 - 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元配列の前記少なくとも1つのエッジが、相対する2つのエッジ、隣接する2つのエッジ、単一のエッジ及び4つのエッジ全ての構成のうち1つを含む、請求項15に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ相互接続手段及び前記コラム相互接続手段が、前記チャネルに配置される少なくとも1つの導体を備える、請求項15に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記少なくとも1つの導体が、前記チャネルに配置される複数導体を含む、請求項17に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- さらに、
g) 前記二次元ピクセル配列の前記ロウの間または前記コラムの間の前記チャネルの少なくとも1つに配置され、前記ロウ相互接続手段または前記コラム相互接続手段のうち少なくとも1つに選択的に電気接続される並列アクセス相互接続手段であり、該並列アクセス相互接続手段が、前記ロウ相互接続手段及び前記コラム相互接続手段及び前記電気接続手段の間の電気接続を行なう、並列アクセス相互接続手段、
を備える、請求項17に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。 - 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元配列の前記少なくとも1つのエッジが、前記コラム相互接続手段に実質的に平行の単一のエッジである、請求項19に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記二次元配列の前記少なくとも1つのエッジが、前記ロウ相互接続手段に実質的に平行の単一のエッジである、請求項19に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記電気接続手段が、前記ディスプレイを外部で生成される信号に接続するための外部電気接続手段を備える、請求項19に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記外部電気接続手段が、さらに、駆動信号出力ラインの予め決められた物理的順序を有する少なくとも1つのドライバ回路を備え、かつ該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記予め決められた物理的順序が、前記電気接続手段において予め決められた順序に対応する、請求項22に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、駆動信号出力ラインの前記予め決められた物理的順序が、前記電気接続手段における前記予め決められた順序に一対一で対応し、それによりファンアウト・ライン接続が相互に交差しない、請求項23に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、駆動信号出力ラインの前記予め決められた物理的順序が、前記電気接続手段における前記予め決められた順序に一対一で対応し、それにより前記ファンアウト・ライン接続のうち少なくとも2つが交差する、請求項23に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記少なくとも1つのドライバ回路が、ロウ信号及びコラム信号の両方を生成する少なくとも1つのドライバ回路を含む、請求項23に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記外部電気接続手段が、TAB異方性接着フィルム接続、はんだボール接続、ワイヤボンド接続のグループのうち少なくとも1つを含む、請求項22に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記並列アクセス相互接続手段に接続される前記電気接続手段が、前記ロウ相互接続手段及び前記コラム相互接続手段を前記外部電気接続手段に対して相対的に再順序付けしやすくするために、ファンアウト・ラインを含むファンアウト手段を備える、請求項19に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ相互接続手段及び前記コラム相互接続手段のうち少なくとも1つが、区分化された導体を備える、請求項15に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 広い視野角範囲で改良された機械的剛性及び制御されたコントラスト、輝度及び色度を有するモノリシックまたはモノリシック様AMLCDディスプレイであり、
a) ロウとコラムに編成された二次元配列で予め決められたパターンで配置され予め決められたピクセル形状を有するピクセルを備える液晶ディスプレイ素子であり、前記ピクセルが、各自、アクティブ・エリア及び非アクティブ・エリアの両方を有する少なくとも1つのサブピクセルを含む、液晶ディスプレイ素子と、
b) 前記二次元ピクセル配列に付着されこれを越えて広がるカバー・プレート及びバック・プレートのグループのうち少なくとも1つを備える支持手段と、
c) 前記ピクセル・ロウにピクセル・ロウ制御電圧及びピクセル・ロウ・データ電圧のうち少なくとも1つを与えるために、前記ピクセル・ロウに近接する前記非アクティブ・エリアに配置されるチャネルに配置され、前記ロウに電気接続される少なくとも1つのロウ導体と、
d) 前記ピクセル・コラムにピクセル・コラム制御電圧及びピクセル・コラム・データ電圧のうち少なくとも1つを与えるために、前記ピクセル・コラムに近接する前記非アクティブ・エリアに配置されるチャネルに配置され、前記コラムに電気接続される少なくとも1つのコラム導体と、
e) 前記少なくとも1つのロウ導体を前記少なくとも1つのコラム導体から電気絶縁するための絶縁手段と、
f) 前記少なくとも1つのロウ導体及び前記少なくとも1つのコラム導体に動作可能に接続され、前記二次元ピクセル配列の少なくとも1つのエッジに沿って配置される電気接続手段と、
を備え、前記ピクセルが、各自、前記少なくとも1つのロウ導体及び前記少なくとも1つのコラム導体と結合する、モノリシックまたはモノリシック様AMLCDディスプレイ。 - 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記特有の局部的ピクセル環境の変動が、前記ピクセル・ロウ制御電圧、前記ピクセル・ロウ・データ電圧、前記ピクセル・コラム制御電圧及び前記ピクセル・コラム・データ電圧のうち少なくとも1つの波形の変動を引き起こす、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記変動が、少なくとも部分的に、前記サブピクセルと前記少なくとも1つのロウ導体及び前記少なくとも1つのコラム導体の間のキャパシタンスの変動から生じる、請求項31に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記変動が、前記ピクセルの少なくとも1つの内部で前記サブピクセルの配列を改変することによって最小限に抑えられる、請求項32に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記変動が、ディスプレイのアーチファクトから生じる視覚的に知覚できるパターンを最小限に抑えるために前記サブピクセルの配列を改変することによって選択的に制御される、請求項33に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、キャパシタンスの前記変動が、前記サブピクセル、前記少なくとも1つのロウ導体及び前記少なくとも1つのコラム導体のうち少なくとも1つのレイアウト・パラメータを制御することによって最小限に抑えられる、請求項32に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記少なくとも1つのレイアウト・パラメータが、ライン・セグメントの幅、結合キャパシタンスに寄与する素子のレイアウト、タップ・ポイントの選択及びライン区分化の実現のうち少なくとも1つを含む、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記液晶ディスプレイ素子が、少なくとも1つの薄膜トランジスタ(TFT)素子を備える、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記少なくとも1つのTFT素子が、前記少なくとも1つのTFT素子のサイズを最小限に抑えることができるように前記サブピクセル素子の少なくとも1つと関連付けられる複数のTFT素子を含み、それによりダブルオン及びトリプルオンTFT駆動方針を実現できる、請求項37に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- さらに、前記キャパシタンスの差を相殺するために前記ピクセル配列の前記サブピクセルのうち少なくとも1つに近接する少なくとも1つの導電素子を備え、該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記特有のピクセルの局部的環境間の前記変動が最小限に抑えられる、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記導電素子が、電気的に浮動する素子、前記ピクセルのうち1つにおいて少なくとも相互に接続される素子、シールドに接続される素子、局部接地に接続される素子、大域接地に接続される素子及び共通素子に接続される素子のうち少なくとも1つを含む、請求項39に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、キャパシタンスの前記変動が前記サブピクセルの電圧波形の変動を引き起こす、請求項32に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記波形の前記変動が、少なくとも部分的にキックバック電圧によって引き起こされる、請求項41に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- さらに、前記サブピクセル、前記ロウ導体及び前記コラム導体のうち少なくとも1つに動作可能に接続される少なくとも1つの離散コンポーネントを備え、それにより、前記キックバック電圧が、前記配列の前記ピクセルの実質的に全てにおいて実質的に一定になる、請求項42に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- さらに、離散コンデンサ及び分布キャパシタンスのうち少なくとも1つを備え、該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ−コラム結合キャパシタンスが選択的に改変される、請求項43に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記コンデンサまたはキャパシタンスが、前記配列の各ピクセルについて合計コラム・ラインキャパシタンスの均一性を維持する、請求項44に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、ロウ−コラム結合キャパシタンスに対する局部的ピクセル・セル・キャパシタンスの比率が、前記ピクセルの各々について実質的に一定にされる、請求項32に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記コンデンサまたはキャパシタンスが、前記配列の各ピクセルについて合計ロウ・ラインキャパシタンスの均一性を維持する、請求項46に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記電気接続手段が、ファンアウト領域を備え、かつ該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ファンアウト領域が、さらにキャパシタンス制御手段を備え、該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、前記ロウ導体及び前記コラム導体キャパシタンスのうち少なくとも1つが前記配列の各ピクセルについて合計ロウ・ラインキャパシタンスの均一性を維持する、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- さらに、各配列の各ピクセルの合計ロウ・ラインキャパシタンスが実質的に均一であるように前記ロウ導体及び前記コラム導体キャパシタンスのうち少なくとも1つを制御するためのキャパシタンス制御手段を備える、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
- 該モノリシックまたはモノリシック様AMLCDディスプレイにおいて、少なくとも1つのエッジに沿って配置される前記電気接続手段が、該モノリシックまたはモノリシック様AMLCDディスプレイを囲むフレームの少なくとも1辺を細い周縁にすることを可能にする、請求項30に記載のモノリシックまたはモノリシック様AMLCDディスプレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/649,384 US6496238B1 (en) | 2000-01-21 | 2000-08-28 | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
PCT/US2001/026302 WO2002019017A1 (en) | 2000-08-28 | 2001-08-23 | Construction of large, robust, monolithic and monolithic-like, amlcd displays with wide view angle |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004507795A true JP2004507795A (ja) | 2004-03-11 |
Family
ID=24604549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002523679A Withdrawn JP2004507795A (ja) | 2000-08-28 | 2001-08-23 | 広視野角の大型で頑丈なモノリシック及びモノリシック様amlcdディスプレイ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6496238B1 (ja) |
EP (1) | EP1242848A4 (ja) |
JP (1) | JP2004507795A (ja) |
KR (1) | KR100759305B1 (ja) |
CN (1) | CN1330996C (ja) |
TW (1) | TWI250336B (ja) |
WO (1) | WO2002019017A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6654449B1 (en) * | 2000-01-21 | 2003-11-25 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic like, AMLCD displays with wide view angle |
GB0031039D0 (en) * | 2000-12-20 | 2001-01-31 | Koninkl Philips Electronics Nv | Active matrix devices |
GB0119653D0 (en) * | 2001-08-11 | 2001-10-03 | Koninl Philips Electronics Nv | Active matrix display device |
JP2005506571A (ja) * | 2001-10-24 | 2005-03-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 減圧によって保持されるホイルを有する光学素子、製造方法、及びかかる素子を有する表示装置 |
DE20206406U1 (de) * | 2002-04-23 | 2002-06-27 | Siemens Ag | Anordnung mit Flachdisplayeinheiten |
KR100920379B1 (ko) * | 2002-11-11 | 2009-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR100902244B1 (ko) * | 2002-12-31 | 2009-06-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터형 액정 표시 장치 |
US7292024B2 (en) * | 2005-04-28 | 2007-11-06 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | Defect mitigation in display panels |
KR100731751B1 (ko) * | 2005-08-23 | 2007-06-22 | 삼성에스디아이 주식회사 | 액정표시장치 |
KR101415571B1 (ko) | 2007-10-15 | 2014-07-07 | 삼성디스플레이 주식회사 | 표시장치 및 그 구동방법 |
KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US9024936B2 (en) * | 2009-12-03 | 2015-05-05 | Sharp Kabushiki Kaisha | Image display device, panel and panel manufacturing method |
KR101044313B1 (ko) * | 2011-04-15 | 2011-06-29 | (주)에스케이엘엠스 | 열람대가 내장된 서가 |
KR101910340B1 (ko) | 2011-10-12 | 2018-10-23 | 삼성디스플레이 주식회사 | 내로우 베젤을 갖는 액정표시장치 |
CN102610173B (zh) * | 2012-04-01 | 2013-11-06 | 友达光电(苏州)有限公司 | 显示装置 |
WO2015092945A1 (ja) | 2013-12-20 | 2015-06-25 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
KR102220152B1 (ko) | 2014-03-13 | 2021-02-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR102144767B1 (ko) | 2014-06-02 | 2020-08-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
KR102161810B1 (ko) | 2014-10-27 | 2020-10-07 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102244693B1 (ko) | 2014-11-10 | 2021-04-27 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102284296B1 (ko) | 2015-01-13 | 2021-08-03 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
KR102309493B1 (ko) | 2015-01-21 | 2021-10-08 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 그것을 포함하는 표시 장치 |
US10170072B2 (en) * | 2015-09-21 | 2019-01-01 | Apple Inc. | Gate line layout configuration |
KR102401213B1 (ko) | 2015-10-21 | 2022-05-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR102525205B1 (ko) | 2016-06-08 | 2023-04-25 | 삼성디스플레이 주식회사 | 표시 장치 |
CN111258141A (zh) * | 2020-03-06 | 2020-06-09 | Tcl华星光电技术有限公司 | 显示面板、显示装置 |
CN113689796A (zh) * | 2020-05-13 | 2021-11-23 | 京东方科技集团股份有限公司 | 阵列基板、其检测方法及拼接显示面板 |
KR20220030467A (ko) | 2020-09-01 | 2022-03-11 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 디스플레이 장치 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145581A (ja) * | 1984-12-19 | 1986-07-03 | 松下電器産業株式会社 | 液晶表示パネル装置 |
JPH01302396A (ja) * | 1988-05-31 | 1989-12-06 | Nec Home Electron Ltd | 液晶表示装置 |
JPH06138454A (ja) * | 1992-10-29 | 1994-05-20 | Sharp Corp | 液晶表示装置 |
JPH086023A (ja) * | 1994-04-22 | 1996-01-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置および液晶投写型装置 |
JPH08190090A (ja) * | 1995-01-12 | 1996-07-23 | Sony Corp | 液晶画像表示装置 |
JPH08286202A (ja) * | 1995-04-18 | 1996-11-01 | Toshiba Electron Eng Corp | 液晶表示装置 |
JPH1078761A (ja) * | 1996-09-03 | 1998-03-24 | Advanced Display:Kk | 液晶表示装置 |
JPH10123964A (ja) * | 1996-08-30 | 1998-05-15 | Sony Corp | 液晶表示装置 |
US5867236A (en) * | 1996-05-21 | 1999-02-02 | Rainbow Displays, Inc. | Construction and sealing of tiled, flat-panel displays |
JPH1152350A (ja) * | 1997-07-31 | 1999-02-26 | Toshiba Corp | 液晶表示装置 |
JPH1152349A (ja) * | 1997-08-04 | 1999-02-26 | Bridgestone Corp | 液晶表示装置用接着剤組成物及び液晶表示装置 |
JPH11231794A (ja) * | 1997-11-24 | 1999-08-27 | Ncr Internatl Inc | 視覚的ディスプレイ及びそれを備えた自動金銭出納機 |
JPH11305681A (ja) * | 1998-04-17 | 1999-11-05 | Casio Comput Co Ltd | 表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW345654B (en) * | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
US5889568A (en) * | 1995-12-12 | 1999-03-30 | Rainbow Displays Inc. | Tiled flat panel displays |
AU2546897A (en) * | 1996-03-25 | 1997-10-17 | Rainbow Displays, Inc. | Tiled, flat-panel displays with color-correction capability |
US5668569A (en) * | 1996-04-05 | 1997-09-16 | Rainbow Displays Inc. | Tiled, flat-panel displays with luminance-correcting capability |
JP3276557B2 (ja) * | 1996-05-23 | 2002-04-22 | 三菱電機株式会社 | 液晶表示装置 |
US5781258A (en) * | 1996-06-13 | 1998-07-14 | Rainbow Displays, Inc. | Assembling and sealing large, hermetic and semi-hermetic, h-tiled, flat-paneled displays |
US6020868A (en) * | 1997-01-09 | 2000-02-01 | Rainbow Displays, Inc. | Color-matching data architectures for tiled, flat-panel displays |
US5903328A (en) * | 1997-06-16 | 1999-05-11 | Rainbow Displays, Inc. | Tiled flat-panel display with tile edges cut at an angle and tiles vertically shifted |
US6100861A (en) * | 1998-02-17 | 2000-08-08 | Rainbow Displays, Inc. | Tiled flat panel display with improved color gamut |
US6115092A (en) * | 1999-09-15 | 2000-09-05 | Rainbow Displays, Inc. | Compensation for edge effects and cell gap variation in tiled flat-panel, liquid crystal displays |
US6654449B1 (en) * | 2000-01-21 | 2003-11-25 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic like, AMLCD displays with wide view angle |
-
2000
- 2000-08-28 US US09/649,384 patent/US6496238B1/en not_active Expired - Lifetime
-
2001
- 2001-08-23 CN CNB018025935A patent/CN1330996C/zh not_active Expired - Lifetime
- 2001-08-23 KR KR1020027005483A patent/KR100759305B1/ko active IP Right Grant
- 2001-08-23 EP EP01964359A patent/EP1242848A4/en not_active Withdrawn
- 2001-08-23 JP JP2002523679A patent/JP2004507795A/ja not_active Withdrawn
- 2001-08-23 WO PCT/US2001/026302 patent/WO2002019017A1/en not_active Application Discontinuation
- 2001-08-28 TW TW090121148A patent/TWI250336B/zh not_active IP Right Cessation
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145581A (ja) * | 1984-12-19 | 1986-07-03 | 松下電器産業株式会社 | 液晶表示パネル装置 |
JPH01302396A (ja) * | 1988-05-31 | 1989-12-06 | Nec Home Electron Ltd | 液晶表示装置 |
JPH06138454A (ja) * | 1992-10-29 | 1994-05-20 | Sharp Corp | 液晶表示装置 |
JPH086023A (ja) * | 1994-04-22 | 1996-01-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置および液晶投写型装置 |
JPH08190090A (ja) * | 1995-01-12 | 1996-07-23 | Sony Corp | 液晶画像表示装置 |
JPH08286202A (ja) * | 1995-04-18 | 1996-11-01 | Toshiba Electron Eng Corp | 液晶表示装置 |
US5867236A (en) * | 1996-05-21 | 1999-02-02 | Rainbow Displays, Inc. | Construction and sealing of tiled, flat-panel displays |
JPH10123964A (ja) * | 1996-08-30 | 1998-05-15 | Sony Corp | 液晶表示装置 |
JPH1078761A (ja) * | 1996-09-03 | 1998-03-24 | Advanced Display:Kk | 液晶表示装置 |
JPH1152350A (ja) * | 1997-07-31 | 1999-02-26 | Toshiba Corp | 液晶表示装置 |
JPH1152349A (ja) * | 1997-08-04 | 1999-02-26 | Bridgestone Corp | 液晶表示装置用接着剤組成物及び液晶表示装置 |
JPH11231794A (ja) * | 1997-11-24 | 1999-08-27 | Ncr Internatl Inc | 視覚的ディスプレイ及びそれを備えた自動金銭出納機 |
JPH11305681A (ja) * | 1998-04-17 | 1999-11-05 | Casio Comput Co Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100759305B1 (ko) | 2007-09-17 |
WO2002019017A1 (en) | 2002-03-07 |
EP1242848A1 (en) | 2002-09-25 |
CN1330996C (zh) | 2007-08-08 |
EP1242848A4 (en) | 2005-03-30 |
TWI250336B (en) | 2006-03-01 |
KR20020070272A (ko) | 2002-09-05 |
CN1388910A (zh) | 2003-01-01 |
US6496238B1 (en) | 2002-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004507795A (ja) | 広視野角の大型で頑丈なモノリシック及びモノリシック様amlcdディスプレイ | |
US6693684B2 (en) | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle | |
US6667783B2 (en) | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle | |
US6654449B1 (en) | Construction of large, robust, monolithic and monolithic like, AMLCD displays with wide view angle | |
JP4870151B2 (ja) | 液晶表示装置およびテレビジョン受信機 | |
US10325543B2 (en) | Multi-mode multi-domain vertical alignment liquid crystal display and method thereof | |
CN106409237A (zh) | 光阀面板和使用该光阀面板的液晶显示器 | |
WO2010125840A1 (ja) | 表示装置 | |
US10895779B2 (en) | Liquid crystal display with red, green, blue, and white subpixels having reflective and transmissive areas | |
US11056066B2 (en) | White balance method and device for LCD panel | |
US20030184703A1 (en) | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle | |
CN111221162B (zh) | 电子装置 | |
KR20040043088A (ko) | 넓은 시야각을 지닌 견고한 대형 모놀리식 및 모롤리식형amlcd 디스플레이 장치 제작 | |
US12020656B2 (en) | Display device | |
KR101760619B1 (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111019 |