JP2004363251A - Group iii-v compound semiconductor and its manufacturing method - Google Patents
Group iii-v compound semiconductor and its manufacturing method Download PDFInfo
- Publication number
- JP2004363251A JP2004363251A JP2003158396A JP2003158396A JP2004363251A JP 2004363251 A JP2004363251 A JP 2004363251A JP 2003158396 A JP2003158396 A JP 2003158396A JP 2003158396 A JP2003158396 A JP 2003158396A JP 2004363251 A JP2004363251 A JP 2004363251A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- group iii
- crystal
- group
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Abstract
Description
【0001】
【特許文献1】
特開2002−170778号公報
【0002】
【発明の属する技術分野】
本発明は、窒化ガリウム(GaN)系3−5族化合物半導体及びその製造方法に関するものである。
【0003】
【従来の技術】
一般式Inx Gay Alz N(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表されるGaN系3−5族化合物半導体は、3族元素の組成を変えることにより直接型のバンドギャップエネルギーを調整して、紫外から赤色の波長の光エネルギーに対応させることができるため、紫外から可視領域にわたる高効率の発光素子用材料として利用可能である。また、これまで一般に用いられているSiあるいはGaAsなどの半導体に比べて大きなバンドギャップを持つため、従来の半導体では動作できないような高温においても半導体としての特性を有することを利用して、耐環境性に優れた電子素子の作製が原理的に可能である。
【0004】
しかし、上述したGaN系3−5族化合物半導体は、融点付近での蒸気圧が非常に高いため、大きな結晶を成長することが非常に難しく、半導体素子作製のための基板として用いることができるような実用的な大きさの結晶が得られていない。このため、該化合物半導体の作製には、サファイア、SiC等、該化合物半導体と類似の結晶構造を有し、大きな結晶が作製可能な材料を基板として、この上に所要の単結晶薄膜層をエピタキシャル成長させるのが一般的である。現在、このような方法を用いることによって、比較的良質な該化合物半導体の結晶が得られるようになっているが、この場合でも、基板材料と該化合物半導体の格子定数、あるいは熱膨張係数の差に由来する結晶欠陥を低減することが難しく、108 cm−2程度、あるいはそれ以上の欠陥密度を有するのが一般的である。
【0005】
この問題を解決するため、従来においては、欠陥密度が高い化合物半導体(以下、下地結晶と称することがある)上を微細な開口部を残してSiO2 などのマスクパターンで覆い、この上に結晶成長を行うことにより結晶欠陥の少ない所要の化合物半導体を成長させるようにした、所謂選択横方向成長(ELO)によって転位密度の低減を図ろうとする方法(特許文献1)、サファイア等の基板上にストライブ状にマスクを形成し、基板表面をマスク間に形成される微細開口から覗かせるようにした状態で結晶を成長させるようにした方法、あるいは、サファイア基板上に形成された欠陥密度の高い化合物半導体層を部分的にエッチングした後、その上に所要の化合物半導体を再成長させるようにした方法等が公知である。
【0006】
【発明が解決しようとする課題】
上記従来技術のうち、選択横方向成長による方法は、パターンによって形成された開口部に選択成長した結晶がパターン上にも広がり、パターンの埋め込みが生じた直後は再成長による結晶表面には凹凸が残るものの、さらに結晶成長を進めることでやがて再成長表面の凹凸が小さくなり、最終的には欠陥密度の低い平坦な結晶表面を得ることができるというものである。
【0007】
例えば、特許文献1には、この問題を解決する方法として、該化合物半導体をパターン上に空隙を有するように成長し、このパターンの開口部より成長した成長層中の貫通転位がこの空隙により終端されるようにし、これにより低転位密度化を図る方法が開示されている。
【0008】
しかしながら、この提案された方法によっても、窓部の中央における転位を完全に終端させるのは難しい。このため、パターンによる窓部の上方にその長手方向に沿って転位欠陥が点在することとなり、結晶欠陥の低減化が未だ充分でない。
【0009】
本発明は、従来技術における上述の問題点を解決することができる3−5族化合物半導体とその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明者らは、このような状況に鑑み鋭意検討を行った結果、離散した突起部を有する所要の3−5族化合物半導体を基板上に設け、この突起部を種結晶として該3−5族化合物半導体を横方向成長させることにより結晶欠陥を低減しうることのみならず平坦な結晶表面を形成できることを見い出し、これに基づいて本発明をなすに至ったものである。
【0011】
請求項1の発明によれば、一般式Inx Gay Alz N(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶層を有する3−5族化合物半導体において、前記3−5族化合物半導体結晶層が、離散した突起状部を有する第1の3−5族化合物半導体層と、前記突起状部を種結晶として前記第1の3−5族化合物半導体層の上に横方向成長した結晶層である第2の3−5族化合物半導体層とを有することを特徴とする3−5族化合物半導体が提案される。
【0012】
請求項2の発明によれば、一般式Inx Gay Alz N(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体を製造する方法において、複数の突起状3−5族化合物半導体を離散させて形成する第1の工程と、前記複数の突起状3−5族化合物半導体をそれぞれ種結晶として3−5族化合物半導体を横方向成長させて平坦な結晶表面を形成する第2の工程とを有することを特徴とする3−5族化合物半導体の製造方法が提案される。
【0013】
請求項3の発明によれば、請求項2の発明において、前記複数の突起状3−5族化合物半導体が下地結晶表面にストライプ状マスクパターンを形成して、3−5族化合物半導体を成長することにより形成された3−5族化合物半導体の製造方法が提案される。
【0014】
請求項4の発明によれば、請求項3の発明において、前記ストライプ状のマスクパターンのストライプ幅が、そのストライプ方向に対して周期的に変化する形状であることを特徴とする3−5族化合物半導体の製造方法が提案される。
【0015】
請求項5の発明によれば、請求項4の発明において、前記ストライプ状のマスクパターンのストライプ方向が、第1の3−5族化合物半導体の<1−100>方向であることを特徴とする3−5族化合物半導体の製造方法が提案される。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【0017】
図1は、本発明の実施の形態の一例を説明するための工程図である。先ず、図1(A)に示されるように下地結晶1を用意し、下地結晶1の表面1A上にRFスパッタ法等によりSiO2 やTi、Wなどの金属層を堆積させ、マスク層2として適宜の厚さに形成した後、フォトリソグラフィにより複数の窓部2Aをスリットの形状に形成する(図1(B))。これらの窓部2Aは、幅5μm程度のストライプ状のパターンをもって形成されている。
【0018】
この例では該化合物半導体の下地結晶の上にマスクパターンを形成しているが、下地結晶としてサファイアやSiCなどの基板を用い、この上に直接マスクパターンを形成してもよい。
【0019】
窓部2Aは、図2から判るように、ストライプ状ではあるが、その縁が波状に湾曲しており、窓部2Aは幅の広い部分と狭い部分とがストライプの長手方向に沿って周期的に表われるパターンとなっている。
【0020】
図1に戻ると、マスク層2及び窓部2Aを形成した後、図1の(C)に示されるように、第1の3−5族化合物半導体層3を形成する。第1の3−5族化合物半導体層3の特徴は、複数の突起状部3Aが離散して形成されていることである。これらの突起状部3Aもまた、該3−5族化合物半導体から成っているもので、図1の(B)の工程が終了した後、一般式Inu Gav Alw N(ここで、0≦u≦1、0≦v≦1、0≦w≦1、u+v+w=1)で表されるGaN系の3−5族化合物半導体をハイドライド気相成長法(以下、HVPE法と記すことがある)などによって第1の3−5族化合物半導体層3を成層することにより形成される。この詳細については後述する。
【0021】
なお、下地結晶上に成長する第1の3−5族化合物半導体層3は下地結晶と同じ組成である必要はない。
【0022】
該化合物半導体の製造に用いることができる方法としては、分子線エピタキシー(以下、MBEと記すことがある。)法、有機金属気相成長法(以下MOVPE法と記すことがある)、HVPE法等が挙げられる。MBE法は急峻な界面を有する積層構造を作製することに適した方法である点で重要である。MOVPE法は急峻な界面を有する積層構造を作製するのに適しているのと同時に、大面積にわたり均一な成膜にも適しているため重要である。HVPE法は、不純物の少ない結晶を大きな成膜速度で作製できるため重要である。3−5族化合物半導体層を成長させるのにHVPE法を用いると、大きな成長速度が得られるため、短時間で良好な結晶を得ることができる。
【0023】
HVPE法においては、原料のキャリアガスとして、水素、窒素等の従来より用いられているガスを単独で、あるいは混合して用いることができる。
【0024】
以上のようにして、第1の3−5族化合物半導体層3を形成すると、図1の(C)に示されるように、窓部2A内での3−5族化合物半導体の成長が他の場所に比べて早く、突起状部3Aが複数形成されることになる。本実施の形態の場合、窓部2Aの形状が上述のようにその幅の寸法を周期的に変化させているので、突起状部3Aはその幅の広い部分に対応して離散的に形成される(図2参照)。
【0025】
第1の3−5族化合物半導体層3の形成後、その上に第2の3−5族化合物半導体層4を成長させる。ここでは、結晶成長が横方向成長となるように成長条件を制御し、これにより第2の3−5族化合物半導体層4における転位密度の改善を図るようにしている。
【0026】
すなわち、第1の3−5族化合物半導体層3の突起状部3Aを種結晶として第2の3−5族化合物半導体を横方向成長により形成しているため、横方向成長した部分の結晶の方位は種結晶の結晶方位によって決定される。つまり横方向成長した部分の結晶性はその下の基板あるいは第1の3−5族化合物半導体層3の結晶性には影響を受けない。したがって横方向成長した部分の転位密度は大幅に低減されることになる。
【0027】
なお、この第2の3−5族化合物半導体層4の組成は第1の3−5族化合物半導体層3の組成と同一である必要はない。また、第1の化合物半導体層3が下地結晶1の上に形成されている場合、第2の3−5族化合物半導体層4の組成は下地結晶1と同一である必要もない。さらに第1の3−5族化合物半導体層3も、第2の3−5族化合物半導体層4も、組成が均一である必要はなく空間的に組成の異なる部分があってもよいし、組成が膜厚方向に沿って徐々に変化してもよい。
【0028】
なお、突起状部3Aに存在する貫通転位はその頂上から略上方へ延びることになる。この結果、第2の3−5族化合物半導体層4において受け継がれた貫通転位が第2の3−5族化合物半導体層4の表面にまで延びるとしても、各突起状部3Aの頂部に対応する領域に収束する傾向を有する。このため、第2の3−5族化合物半導体層4の表面における欠陥密度を従来に比べてより一層低減させることができる。
【0029】
このことを図3及び図4を参照して説明する。図3(A)、(B)はいずれも図2のA−A線断面図であり、図3(A)は第1の3−5族化合物半導体層3の層を成長させ、これにより突起状部3Aが形成された状態の図で、図3(B)は突起状部3Aを有する第1の3−5族化合物半導体層3の上に第2の3−5族化合物半導体層4をさらに成長させた場合の図である。図3(A)、(B)において太線で示されているのは貫通転位であり、第2の3−5族化合物半導体層4においては、突起状部3Aの部分のみにおいて受け継がれて上方に延びている。
【0030】
一方、図4の(A)、(B)はいずれも図2のB−B線断面図であり、これらの各図においても、太線で示されているのは貫通転位であり、第2の3−5族化合物半導体層4においては、突起状部3Aの部分のみにおいて受け継がれて上方に延びている。
【0031】
図3及び図4から判るように、第2の3−5族化合物半導体層4内においては、突起状部3Aのために貫通転位は突起状部3Aの上方にのみ集中するようになる。
【0032】
なお、マスクパターンの形状は、図2に示したものに限定されるものではなく、例えば、図5〜図7に示した形状のマスクパターンを用いても突起状部3Aを形成することができる。いずれのマスクパターンにおいても、窓部2Aの寸法幅が大きくなっている領域に種結晶となる突起状部3Aが形成されることになる。
【0033】
ストライプ状マスクパターンを用いる場合、その方向が<1−100>付近であるのが好ましい。横方向成長を比較的容易に行うことができるからである。
【0034】
本発明は、このように、離散した突起部を有する所要の3−5族化合物半導体を基板上に設け、この突起部を種結晶として該3−5族化合物半導体を横方向成長させることにより平坦な結晶表面を形成するようにしたことを特徴とするものである。突起状部3Aの形成方法は上記実施の形態において説明した方法に限定されるものではない。他の方法として、平坦な該化合物半導体を選択的にエッチングして突起状部分を残す方法、または、平坦な該化合物半導体上あるいはサファイア、SiC等の基板上に、突起状部を形成しようとする部分にのみ開口部を有するマスクパターンを形成し、これを用いて選択成長を行い、突起状部分を形成する方法等を採用することもできる。
【0035】
また、サファイア、SiC等の基板にあらかじめ、形成しようとする突起状部に対応する凹凸を形成しておき、その上に該化合物半導体を成長してもよい。
【0036】
【発明の効果】
本発明によれば、上述の如く、第2の3−5族化合物半導体層において受け継がれた貫通転位が第2の3−5族化合物半導体層の表面にまで延びるとしても、その表面での転位の終端位置は各突起状部の頂部に対応する領域に収束する傾向となるので、第2の3−5族化合物半導体層の表面における欠陥密度を従来に比べてより一層低減させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を説明するための製造工程図。
【図2】図1の製造工程の途中の状態を説明するための説明図。
【図3】図2のA−A線断面図。
【図4】図2のB−B線断面図。
【図5】突起状部を形成するためのマスクパターンの他の例を示す図。
【図6】突起状部を形成するためのマスクパターンの別の例を示す図。
【図7】突起状部を形成するためのマスクパターンのさらに別の例を示す図。
【符号の説明】
1 下地結晶
2 マスク層
2A 窓部
3 第1の3−5族化合物半導体層
3A 突起状部
4 第2の3−5族化合物半導体層[0001]
[Patent Document 1]
JP-A-2002-170778
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gallium nitride (GaN) -based Group 3-5 compound semiconductor and a method for manufacturing the same.
[0003]
[Prior art]
Formula In x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) GaN -based III-V group compound semiconductor represented by the
[0004]
However, since the above-mentioned GaN-based group 3-5 compound semiconductor has a very high vapor pressure near the melting point, it is very difficult to grow a large crystal, so that it can be used as a substrate for manufacturing a semiconductor element. No crystals of a practical size have been obtained. For this reason, in the production of the compound semiconductor, a material having a crystal structure similar to that of the compound semiconductor such as sapphire, SiC, etc. and capable of producing large crystals is used as a substrate, and a required single crystal thin film layer is epitaxially grown thereon. It is common to do. At present, by using such a method, a relatively high-quality crystal of the compound semiconductor can be obtained. However, even in this case, the difference between the lattice constant of the substrate material and the compound semiconductor or the coefficient of thermal expansion of the compound semiconductor. It is difficult to reduce the crystal defects caused by the defect density, and generally has a defect density of about 10 8 cm −2 or more.
[0005]
In order to solve this problem, conventionally, a compound semiconductor having a high defect density (hereinafter, sometimes referred to as a base crystal) is covered with a mask pattern such as SiO 2 while leaving a fine opening, and a crystal is formed thereon. A method of reducing the dislocation density by so-called selective lateral growth (ELO) in which a required compound semiconductor with few crystal defects is grown by growing (Patent Document 1), a method of forming a compound semiconductor on a substrate such as sapphire. A method in which a mask is formed in the form of a stripe and a crystal is grown in a state where the substrate surface can be seen through a fine opening formed between the masks, or a method in which a high defect density is formed on a sapphire substrate A method is known in which a compound semiconductor layer is partially etched and then a required compound semiconductor is regrown thereon.
[0006]
[Problems to be solved by the invention]
Among the above-mentioned conventional techniques, in the method based on the selective lateral growth, the crystal selectively grown in the opening formed by the pattern spreads over the pattern, and immediately after the embedding of the pattern occurs, the crystal surface due to regrowth has irregularities. Although remaining, the further growth of the crystal eventually reduces the unevenness of the regrown surface, and finally a flat crystal surface with a low defect density can be obtained.
[0007]
For example, Patent Literature 1 discloses a method of solving this problem in which the compound semiconductor is grown so as to have a void on a pattern, and threading dislocations in a growth layer grown from an opening of the pattern are terminated by the void. A method is disclosed in which the dislocation density is reduced.
[0008]
However, even with this proposed method, it is difficult to completely terminate the dislocation in the center of the window. For this reason, dislocation defects are scattered along the longitudinal direction above the window portion due to the pattern, and reduction of crystal defects is not yet sufficient.
[0009]
An object of the present invention is to provide a Group 3-5 compound semiconductor that can solve the above-mentioned problems in the conventional technology, and a method for manufacturing the same.
[0010]
[Means for Solving the Problems]
The present inventors have conducted intensive studies in view of such a situation, and as a result, provided a required group 3-5 compound semiconductor having discrete projections on a substrate, and using the projections as seed crystals to form the 3-5 compound semiconductor. The present inventors have found that not only crystal defects can be reduced but also a flat crystal surface can be formed by growing a group III compound semiconductor in the lateral direction, and the present invention has been accomplished based on this.
[0011]
According to the present invention, the general formula In x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) 3-5 represented by In the group III-V compound semiconductor having a group III compound semiconductor crystal layer, the group III-V compound semiconductor crystal layer includes a first group III-V compound semiconductor layer having discrete projections, and a projection. A second group III-V compound semiconductor layer which is a crystal layer laterally grown on the first group III-V compound semiconductor layer as a seed crystal; Suggested.
[0012]
According to the invention of
[0013]
According to a third aspect of the present invention, in the second aspect, the plurality of protruding group III-V compound semiconductors form a stripe-shaped mask pattern on the surface of the base crystal to grow the group III-V compound semiconductor. Thus, a method of manufacturing the formed Group 3-5 compound semiconductor is proposed.
[0014]
According to a fourth aspect of the present invention, in the third aspect of the present invention, the stripe width of the stripe-shaped mask pattern has a shape that periodically changes in the stripe direction. A method for manufacturing a compound semiconductor is proposed.
[0015]
According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the stripe direction of the stripe-shaped mask pattern is a <1-100> direction of the first group III-V compound semiconductor. A method for manufacturing a Group 3-5 compound semiconductor is proposed.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.
[0017]
FIG. 1 is a process chart for explaining an example of an embodiment of the present invention. First, as shown in FIG. 1A, a base crystal 1 is prepared, and a metal layer such as SiO 2 , Ti, or W is deposited on the
[0018]
In this example, a mask pattern is formed on the base crystal of the compound semiconductor. However, a substrate such as sapphire or SiC may be used as the base crystal, and a mask pattern may be formed directly on the substrate.
[0019]
As can be seen from FIG. 2, the
[0020]
Returning to FIG. 1, after forming the
[0021]
Note that the first group III-V
[0022]
Methods that can be used for the production of the compound semiconductor include a molecular beam epitaxy (hereinafter sometimes referred to as MBE) method, a metal organic chemical vapor deposition method (hereinafter sometimes referred to as MOVPE method), and an HVPE method. Is mentioned. The MBE method is important in that it is a method suitable for manufacturing a stacked structure having a steep interface. The MOVPE method is important because it is suitable for producing a laminated structure having a steep interface and also suitable for uniform film formation over a large area. The HVPE method is important because crystals with few impurities can be formed at a high film formation rate. When the HVPE method is used to grow the group III-V compound semiconductor layer, a high growth rate can be obtained, so that a good crystal can be obtained in a short time.
[0023]
In the HVPE method, conventionally used gases such as hydrogen and nitrogen can be used alone or in combination as a carrier gas of a raw material.
[0024]
When the first group III-V
[0025]
After forming the first group 3-5
[0026]
That is, since the second group III-V compound semiconductor is formed by lateral growth using the
[0027]
The composition of the second group III-V
[0028]
Note that threading dislocations existing in the protruding
[0029]
This will be described with reference to FIGS. 3A and 3B are cross-sectional views taken along the line AA of FIG. 2. FIG. 3A shows the growth of the first group III-V
[0030]
On the other hand, FIGS. 4A and 4B are cross-sectional views taken along the line BB in FIG. 2. In each of these figures, the bold lines indicate threading dislocations and the second In the group III-V
[0031]
As can be seen from FIGS. 3 and 4, in the second group III-V
[0032]
The shape of the mask pattern is not limited to that shown in FIG. 2. For example, the
[0033]
When a stripe-shaped mask pattern is used, the direction is preferably around <1-100>. This is because lateral growth can be performed relatively easily.
[0034]
According to the present invention, a required group III-V compound semiconductor having discrete projections is provided on a substrate, and the projections are used as a seed crystal to grow the group III-V compound semiconductor in a lateral direction. A characteristic crystal surface is formed. The method of forming the
[0035]
In addition, irregularities corresponding to the projections to be formed may be formed in advance on a substrate such as sapphire or SiC, and the compound semiconductor may be grown thereon.
[0036]
【The invention's effect】
According to the present invention, as described above, even if the threading dislocation inherited in the second group III-V compound semiconductor layer extends to the surface of the second group III-V compound semiconductor layer, the dislocation on the surface of the second group III-V compound semiconductor layer Tends to converge to the region corresponding to the top of each protrusion, so that the defect density on the surface of the second group III-V compound semiconductor layer can be further reduced as compared with the conventional case.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram for explaining an example of an embodiment of the present invention.
FIG. 2 is an explanatory diagram for explaining a state in the middle of the manufacturing process of FIG. 1;
FIG. 3 is a sectional view taken along line AA of FIG. 2;
FIG. 4 is a sectional view taken along line BB of FIG. 2;
FIG. 5 is a diagram showing another example of a mask pattern for forming a projection.
FIG. 6 is a view showing another example of a mask pattern for forming a projection.
FIG. 7 is a view showing still another example of a mask pattern for forming a projection.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (5)
前記3−5族化合物半導体結晶が、離散した突起状部を有する第1の3−5族化合物半導体層と、
前記突起状部を種結晶として前記第1の3−5族化合物半導体層の上に横方向成長した結晶である第2の3−5族化合物半導体層と
を有することを特徴とする3−5族化合物半導体。Formula In x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) having a group III-V compound semiconductor crystal layer represented by 3- In group V compound semiconductors,
A first group III-V compound semiconductor layer in which the group III-V compound semiconductor crystal has discrete projections;
A second group III-V compound semiconductor layer which is a crystal grown laterally on the first group III-V compound semiconductor layer using the protruding portion as a seed crystal. Group compound semiconductor.
複数の突起状3−5族化合物半導体を離散させて形成する第1の工程と、
前記複数の突起状3−5族化合物半導体をそれぞれ種結晶として3−5族化合物半導体を横方向成長させて平坦な結晶表面を形成する第2の工程と
を有することを特徴とする3−5族化合物半導体の製造方法。Formula In x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) A method for producing a group III-V compound semiconductor represented by,
A first step of discretely forming a plurality of projecting 3-5 group compound semiconductors;
A second step of forming a flat crystal surface by laterally growing the group III-V compound semiconductor using the plurality of protruding group III-V compound semiconductors as seed crystals to form a flat crystal surface. A method for producing a group III compound semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003158396A JP4199599B2 (en) | 2003-06-03 | 2003-06-03 | Method for producing group 3-5 compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003158396A JP4199599B2 (en) | 2003-06-03 | 2003-06-03 | Method for producing group 3-5 compound semiconductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363251A true JP2004363251A (en) | 2004-12-24 |
JP4199599B2 JP4199599B2 (en) | 2008-12-17 |
Family
ID=34051816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003158396A Expired - Fee Related JP4199599B2 (en) | 2003-06-03 | 2003-06-03 | Method for producing group 3-5 compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4199599B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352084A (en) * | 2005-05-16 | 2006-12-28 | Sony Corp | Light emitting diode, manufacturing method thereof, integrated light emitting diode and manufacturing method thereof, growth method of nitride iii-v compound semiconductor, light source cell unit, light emitting diode backlight, light emitting diode display, and electronic apparatus |
JP2008091608A (en) * | 2006-10-02 | 2008-04-17 | Sony Corp | Light emitting diode and its manufacturing method, illumination source cell unit, light emitting diode backlight, light emitting diode lighting device, light emitting diode display, electronic instrument, electronic apparatus, and manufacturing method of the electronic apparatus |
JP2008130656A (en) * | 2006-11-17 | 2008-06-05 | Sony Corp | Light-emitting diode, manufacturing method therefor, light source cell unit, light-emitting diode backlight, light-emitting diode lighting device, light-emitting diode display, and electronic equipment |
WO2008099901A1 (en) * | 2007-02-16 | 2008-08-21 | Sumitomo Chemical Company, Limited | Gallium nitride epitaxial crystal, method for production thereof, and field effect transistor |
CN102005523A (en) * | 2009-09-01 | 2011-04-06 | 夏普株式会社 | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and methods for manufacturing semiconductor layer |
JP2012503340A (en) * | 2008-09-19 | 2012-02-02 | 台湾積體電路製造股▲ふん▼有限公司 | Device formation by epitaxial layer growth |
US9147804B2 (en) | 2012-02-28 | 2015-09-29 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element |
-
2003
- 2003-06-03 JP JP2003158396A patent/JP4199599B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352084A (en) * | 2005-05-16 | 2006-12-28 | Sony Corp | Light emitting diode, manufacturing method thereof, integrated light emitting diode and manufacturing method thereof, growth method of nitride iii-v compound semiconductor, light source cell unit, light emitting diode backlight, light emitting diode display, and electronic apparatus |
JP2008091608A (en) * | 2006-10-02 | 2008-04-17 | Sony Corp | Light emitting diode and its manufacturing method, illumination source cell unit, light emitting diode backlight, light emitting diode lighting device, light emitting diode display, electronic instrument, electronic apparatus, and manufacturing method of the electronic apparatus |
JP2008130656A (en) * | 2006-11-17 | 2008-06-05 | Sony Corp | Light-emitting diode, manufacturing method therefor, light source cell unit, light-emitting diode backlight, light-emitting diode lighting device, light-emitting diode display, and electronic equipment |
WO2008099901A1 (en) * | 2007-02-16 | 2008-08-21 | Sumitomo Chemical Company, Limited | Gallium nitride epitaxial crystal, method for production thereof, and field effect transistor |
GB2460197A (en) * | 2007-02-16 | 2009-11-25 | Sumitomo Chemical Co | Gallium nitride epitaxial crystal, method for production thereof and field effect transistor |
US8350292B2 (en) | 2007-02-16 | 2013-01-08 | Sumitomo Chemical Company, Limited | Gallium nitride epitaxial crystal, method for production thereof, and field effect transistor |
JP2012503340A (en) * | 2008-09-19 | 2012-02-02 | 台湾積體電路製造股▲ふん▼有限公司 | Device formation by epitaxial layer growth |
CN102005523A (en) * | 2009-09-01 | 2011-04-06 | 夏普株式会社 | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and methods for manufacturing semiconductor layer |
US8445930B2 (en) | 2009-09-01 | 2013-05-21 | Sharp Kabushiki Kaisha | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element |
US9147804B2 (en) | 2012-02-28 | 2015-09-29 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
JP4199599B2 (en) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4444104B2 (en) | Process for making gallium nitride films with low defect density by vapor phase epitaxy | |
CA2392041C (en) | Pendeoepitaxial growth of gallium nitride layers on sapphire substrates | |
US6621148B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
US6955977B2 (en) | Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures | |
JP4720125B2 (en) | III-V nitride semiconductor substrate, method of manufacturing the same, and III-V nitride semiconductor | |
JP4790909B2 (en) | Fabrication of gallium nitride layers by lateral growth. | |
JP4947867B2 (en) | Gallium nitride based semiconductor structure and method for manufacturing the semiconductor structure | |
JP5531983B2 (en) | Method for manufacturing group III-V nitride semiconductor substrate | |
CA2321118C (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby | |
EP2518191A1 (en) | Template for epitaxial growth and process for producing same | |
JP2005101475A (en) | Iii-v group nitride semiconductor substrate and method for manufacturing the same | |
JP5103014B2 (en) | Fabrication of gallium nitride substrates by lateral growth through a mask. | |
JP4356208B2 (en) | Vapor phase growth method of nitride semiconductor | |
WO2001059819A1 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
JP3545962B2 (en) | GaN-based compound semiconductor crystal growth method and semiconductor crystal substrate | |
JP4199599B2 (en) | Method for producing group 3-5 compound semiconductor | |
US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
JP3634243B2 (en) | Method for producing group III nitride semiconductor single crystal and method for using group III nitride semiconductor single crystal | |
US6716724B1 (en) | Method of producing 3-5 group compound semiconductor and semiconductor element | |
JP3805703B2 (en) | Method for producing group 3-5 compound semiconductor and group 3-5 compound semiconductor | |
JP4137633B2 (en) | Method for producing group 3-5 compound semiconductor | |
Nishino et al. | Channel Epitaxy of 3C-SiC on Si substrates by CVD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081003 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |