JP2004362300A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2004362300A JP2004362300A JP2003160404A JP2003160404A JP2004362300A JP 2004362300 A JP2004362300 A JP 2004362300A JP 2003160404 A JP2003160404 A JP 2003160404A JP 2003160404 A JP2003160404 A JP 2003160404A JP 2004362300 A JP2004362300 A JP 2004362300A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- regulator
- reference voltage
- input
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、IC化された高耐圧のボルテージレギュレータに関し、特にPSRR(Power Supply Rejection Ratio)の大きなボルテージレギュレータあるいはボルテージディテクタの半導体集積回路に関するものである。
【0002】
【従来の技術】
従来の基準電圧源と誤差増幅回路によって構成されるボルテージレギュレータの構成を図2で説明する。
図2において、ボルテージレギュレータ32は、基準電圧発生回路11と誤差増幅回路51と抵抗R1,R2とPchMOSトランジスタ61から構成される。ここで、Vrefは、基準電圧発生回路11が発生した通常基準電圧、Vddは入力電圧、Voutは出力電圧である。
この場合、出力電圧Voutは、Vref*(R1+R2)/R2となり、Vrefが入力電圧に係わらず一定であることはボルテージレギュレータ32にとって非常に重要となる。しかしながら、この通常基準電圧Vrefは入力電圧Vddが変化するとわずかながら変化する。その値は一般的に入力電圧Vddの変化に対して概略0.05〜0.1%/Vである。入力電圧範囲が小さければ、出力電圧に対して十分に小さな割合であるため、問題にはならない。
【0003】
ところで、スイッチやキャパシタなどを集積化すると、各素子には無視できない大きな寄生容量が発生する。特にキャパシタに並列に接続される寄生容量などは、積分時定数に対して直接的な誤差となる。これらの寄生容量は、IC化した場合のシリコン基板またはp領域のウェルに対して発生する。基板やウェルの電位は、一般に電源電圧にバイアスされているが、交流的には接地電位と同じになるはずである。しかし、電源線には周辺回路の動作により、種々の雑音が重畳される場合が多く、寄生容量を介して信号路に雑音が混入することが多い。この雑音の抑圧度をPSRR(Power Supply Rejection Ratio)と呼ぶ。
【0004】
図2の回路では、入力電圧Vddが直接、基準電圧発生回路11に入力される。基準電圧発生回路11の出力電圧(基準電圧Vref)は、通常、入力電圧依存性を有しており、入力電圧が大きくなるに従って少しずつ大きくなる。入力電圧範囲が小さければ、この基準電圧Vrefの変化も小さく、問題にならない。
例えば、基準電圧Vrefの入力電圧依存性が0.02%/Vとし、ボルテージレギュレータ32の出力電圧を5Vとする。入力電圧範囲が5Vから10Vであれば、ボルテージレギュレータ32の出力電圧変化は12.5mVと出力電圧の0.25%に過ぎない。これは一般的なボルテージレギュレータの出力電圧精度±2%に対して充分小さい。しかし、入力電圧範囲が5Vから50Vの場合、ボルテージレギュレータ32の出力電圧変化は、112.5mVと出力電圧の2.25%にもなる。これでは、入力電圧電圧範囲が5Vから50Vに変化する場合に、出力電圧精度±2%のボルテージレギュレータを実現することが不可能であることは明らかである。
【0005】
【発明が解決しようとする課題】
このように、従来のボルテージレギュレータにおいて、例えば、図2の場合、基準電圧発生回路11の入力電圧はVddであるため、入力電圧に交流的な雑音が入力されたときには、基準電圧Vrefにも基準電圧発生回路11のPSRRを除去限界とする雑音が重畳される。このため、ボルテージレギュレータ32の出力電圧Voutにも雑音が重畳され、ボルテージレギュレータ32のPSRRが特性劣化する、という問題があった。
ボルテージレギュレータ32のPSRRを向上させるためには、基準電圧発生回路11のPSRRを向上させることが不可欠である。
なお、ボルテージレギュレータのみならず、ボルテージディテクタに対しても同じ問題が生じている。
【0006】
本発明の目的は、基準電圧のPSRRを向上させるとともに、低電圧から高電圧まで安定した基準電圧を発生させることが可能なボルテージレギュレータあるいはボルテージディテクタの半導体集積回路を提供することにある。
【0007】
【課題を解決するための手段】
本発明の半導体集積回路は、入力電圧を直接入力する第2のボルテージレギュレータと、該第2のボルテージレギュレータの出力電圧を入力電圧とする基準電圧発生回路と、該基準電圧発生回路の出力電圧を基準電圧として用いるボルテージレギュレータとを具備することを特徴としている。
【0008】
また、基準電圧発生回路の入力電圧を供給する第2のボルテージレギュレータをIC外付けとすることも特徴としている。
さらに、基準電圧発生回路の入力電圧を供給する第2のボルテージレギュレータの出力電圧を、トリミングによって変更可能にすることも特徴としている。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を、図2により詳細に説明する。
(第1の実施形態)
図2は、本発明の第1の実施形態に係る基準電圧発生回路と、それを用いたボルテージレギュレータの構成図である。
本実施形態に係る半導体集積回路は、基準電圧発生回路41とボルテージレギュレータ31とから構成される。特に、基準電圧発生回路41は、第2のボルテージレギュレータ21と基準電圧発生回路11とから構成される点で従来とは全く異なる。
なお、基準電圧発生回路41の構成に特徴があり、発生した基準電圧Vrefが入力する誤差増幅回路51、PchMOSトランジスタ61、抵抗R1,R2の構成は従来と変更はない。
【0010】
ICの入力電圧Vddは、IC内蔵の第2のボルテージレギュレータ21によって定電圧化(V1)される。電圧V1は、基準電圧発生回路11に入力され、基準電圧Vrefが発生される。入力電圧Vddが低電圧から高電圧まで変化した場合、第2のボルテージレギュレータ21によって定電圧化された電圧V1の変化はボルテージレギュレータ31の出力電圧の5%に満たない。つまり、基準電圧発生回路11の入力電圧の変化が小さい。従って、入力電圧Vddが低電圧から高電圧まで変化した場合にも、非常に安定した基準電圧Vrefを得ることができる。このため、ボルテージレギュレータ32の出力電圧も、入力電圧Vddが低電圧から高電圧まで変化したとしても安定する。
【0011】
また、出力電圧V1は、第2のボルテージレギュレータ21によって定電圧化されているため、ICの入力電圧Vddに雑音があった場合にも、雑音は第2のボルテージレギュレータ21のPSRRの限界まで除去されて、基準電圧発生回路11へ入力されるため、基準電圧VrefへのVdd雑音の影響を小さくすることができる。これにより、ボルテージレギュレータ31のPSRRも向上する。
【0012】
(第2の実施形態)
本発明の第2の実施形態について説明する。
図1の構成で、基準電圧発生回路41内の第2のボルテージレギュレータ21を外付けにする。簡単に挿入可能にしておけば、特性の最も適したボルテージレギュレータを選択して挿入することにより、使用方法に応じて所望の特性を持つボルテージレギュレータを第2のボルテージレギュレータ21として使用することができる。
【0013】
(第3の実施形態)
本発明の第3の実施形態について説明する。
図1の構成で、基準電圧発生回路41内の第2のボルテージレギュレータ21の出力電圧をトリミングにより決定する。トリミングは、レーザ光線により抵抗膜の一部分を削り取る方法(レーザカット法)と、陽極酸化により抵抗膜の表面を徐々に絶縁物化する方法とがある。レーザカット法では、抵抗膜のパターンが変化するため、マイクロ波特性に影響を及ぼすことがある。
また、レーザトリミングには、ビットをレーザで切断する方法もある。電源ICではこの方法で行われている。
これらのトリミングは、集積回路の性能を最大限に引き出すために、実動作上で特性を計測しながら、集積回路上の抵抗値を調整する。
【0014】
(第4の実施形態)
図3は、本発明の第4の実施形態に係るボルテージディテクタの構成図である。
本実施形態に係る半導体集積回路は、基準電圧発生回路41とボルテージディテクタ31Aとから構成される。特に、基準電圧発生回路41は、第2のボルテージレギュレータ21と基準電圧発生回路11とから構成される点で従来とは全く異なる。
なお、基準電圧発生回路41の構成に特徴があり、発生した基準電圧Vrefが入力する誤差増幅回路51と、その出力Voutには変更はない。
【0015】
ICの入力電圧Vddは、IC内蔵の第2のボルテージレギュレータ21によって定電圧化(V1)される。電圧V1は、基準電圧発生回路11に入力され、基準電圧Vrefが発生される。入力電圧Vddが低電圧から高電圧まで変化した場合、第2のボルテージレギュレータ21によって定電圧化された電圧V1の変化はボルテージディテクタ31Aの出力電圧の5%に満たない。つまり、基準電圧発生回路11の入力電圧の変化が小さい。従って、入力電圧Vddが低電圧から高電圧まで変化した場合にも、非常に安定した基準電圧Vrefを得ることができる。このため、ボルテージディテクタ31Aの出力電圧Voutも、入力電圧Vddが低電圧から高電圧まで変化したとしても安定する。
【0016】
また、出力電圧V1は、第2のボルテージレギュレータ21によって定電圧化されているため、ICの入力電圧Vddに雑音があった場合にも、雑音は第2のボルテージレギュレータ21のPSRRの限界まで除去されて、基準電圧発生回路11へ入力されるため、基準電圧VrefへのVdd雑音の影響を小さくすることができる。これにより、ボルテージディテクタ31AのPSRRも向上する。
【0017】
【発明の効果】
以上説明したように、本発明によれば、以下のような効果を奏する。
(1)ボルテージレギュレータを安定化された入力電圧で基準電圧発生回路を動作させることができるので、基準電圧のPSRRを向上できると共に、低電圧から高電圧まで安定した基準電圧を発生することができる(請求項1)。
(2)基準電圧発生回路の入力電圧を発生する第2のボルテージレギュレータを外付けにすることで、使用方法に応じて所望の特性を持つボルテージレギュレータを選択することができる(請求項2)。
(3)トリミングで第2のボルテージレギュレータの出力電圧を決定するので、製造バラツキによらずに、出力電圧を一定にすることができる。その結果、基準電圧発生回路の入力電圧として、基準電圧発生回路が安定して動作する電圧を製造バラツキによらず得ることができる(請求項3)。
(4)入力電圧の高いボルテージディテクタについても、全く同じように適用できるので、ボルテージディテクタの基準電圧を低電圧から高電圧まで安定して発生することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るボルテージレギュレータの構成図である。
【図2】従来のボルテージレギュレータの構成例図である。
【図3】本発明の実施形態に係るボルテージディテクタの構成図である。
【符号の説明】
11…基準電圧発生回路、21…第2のボルテージレギュレータ、
31…ボルテージレギュレータ、31A…ボルテージディテクタ、
41…本発明の基準電圧発生回路、51…誤差増幅回路、
61…PchMOSトランジスタ、R1,R2…抵抗、
Vdd…入力電圧、Vout…出力電圧、Vref…基準電圧、
V1…第2のボルテージレギュレータの出力電圧。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a voltage regulator having a high withstand voltage in the form of an IC, and more particularly to a voltage regulator having a large PSRR (Power Supply Rejection Ratio) or a semiconductor integrated circuit of a voltage detector.
[0002]
[Prior art]
FIG. 2 illustrates a configuration of a conventional voltage regulator including a reference voltage source and an error amplifier circuit.
2, the
In this case, the output voltage Vout becomes Vref * (R1 + R2) / R2, and it is very important for the
[0003]
By the way, when switches and capacitors are integrated, a large parasitic capacitance that cannot be ignored is generated in each element. In particular, a parasitic capacitance and the like connected in parallel to the capacitor cause a direct error with respect to the integration time constant. These parasitic capacitances are generated in a silicon substrate or a well in a p-region when an IC is formed. The potential of the substrate or well is generally biased to the power supply voltage, but should be the same as the ground potential in terms of AC. However, various noises are often superimposed on the power supply line due to the operation of the peripheral circuit, and the noise is often mixed into the signal path via the parasitic capacitance. This degree of noise suppression is referred to as PSRR (Power Supply Rejection Ratio).
[0004]
In the circuit of FIG. 2, the input voltage Vdd is directly input to the reference
For example, the input voltage dependency of the reference voltage Vref is set to 0.02% / V, and the output voltage of the
[0005]
[Problems to be solved by the invention]
As described above, in the conventional voltage regulator, for example, in the case of FIG. 2, the input voltage of the reference
In order to improve the PSRR of the
The same problem occurs not only for a voltage regulator but also for a voltage detector.
[0006]
An object of the present invention is to provide a semiconductor integrated circuit of a voltage regulator or a voltage detector capable of improving a reference voltage PSRR and generating a stable reference voltage from a low voltage to a high voltage.
[0007]
[Means for Solving the Problems]
A semiconductor integrated circuit according to the present invention includes a second voltage regulator that directly inputs an input voltage, a reference voltage generating circuit that uses an output voltage of the second voltage regulator as an input voltage, and a second voltage regulator that outputs the reference voltage. And a voltage regulator used as a reference voltage.
[0008]
It is also characterized in that the second voltage regulator that supplies the input voltage of the reference voltage generation circuit is external to the IC.
Further, it is characterized in that the output voltage of the second voltage regulator that supplies the input voltage of the reference voltage generation circuit can be changed by trimming.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG.
(1st Embodiment)
FIG. 2 is a configuration diagram of the reference voltage generation circuit according to the first embodiment of the present invention and a voltage regulator using the same.
The semiconductor integrated circuit according to the present embodiment includes a reference
Note that the configuration of the reference
[0010]
The input voltage Vdd of the IC is made constant (V1) by the
[0011]
Further, since the output voltage V1 is made constant by the
[0012]
(Second embodiment)
A second embodiment of the present invention will be described.
In the configuration of FIG. 1, the
[0013]
(Third embodiment)
A third embodiment of the present invention will be described.
In the configuration of FIG. 1, the output voltage of the
Laser trimming also includes a method of cutting bits with a laser. In the power supply IC, this method is used.
These trimmings adjust the resistance value on the integrated circuit while measuring the characteristics in actual operation in order to maximize the performance of the integrated circuit.
[0014]
(Fourth embodiment)
FIG. 3 is a configuration diagram of a voltage detector according to a fourth embodiment of the present invention.
The semiconductor integrated circuit according to the present embodiment includes a reference
Note that the configuration of the reference
[0015]
The input voltage Vdd of the IC is made constant (V1) by the
[0016]
Further, since the output voltage V1 is made constant by the
[0017]
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
(1) Since the reference voltage generation circuit can be operated with the stabilized input voltage of the voltage regulator, PSRR of the reference voltage can be improved, and a stable reference voltage from a low voltage to a high voltage can be generated. (Claim 1).
(2) By externally providing the second voltage regulator that generates the input voltage of the reference voltage generation circuit, a voltage regulator having desired characteristics can be selected according to the method of use (claim 2).
(3) Since the output voltage of the second voltage regulator is determined by trimming, the output voltage can be made constant regardless of manufacturing variations. As a result, a voltage at which the reference voltage generation circuit operates stably can be obtained as the input voltage of the reference voltage generation circuit regardless of manufacturing variations.
(4) The same applies to a voltage detector having a high input voltage, so that the reference voltage of the voltage detector can be stably generated from a low voltage to a high voltage.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a voltage regulator according to an embodiment of the present invention.
FIG. 2 is a configuration example diagram of a conventional voltage regulator.
FIG. 3 is a configuration diagram of a voltage detector according to the embodiment of the present invention.
[Explanation of symbols]
11: reference voltage generation circuit, 21: second voltage regulator,
31 ... Voltage regulator, 31A ... Voltage detector,
41: Reference voltage generation circuit of the present invention, 51: Error amplification circuit,
61 ... PchMOS transistor, R1, R2 ... resistance,
Vdd: input voltage, Vout: output voltage, Vref: reference voltage,
V1: output voltage of the second voltage regulator.
Claims (4)
入力電圧を直接入力する第2のボルテージレギュレータと、
該第2のボルテージレギュレータの出力電圧を入力電圧とする基準電圧発生回路と、
該基準電圧発生回路の出力電圧を基準電圧として用いるボルテージレギュレータとを具備することを特徴とする半導体集積回路。A semiconductor integrated circuit comprising a voltage regulator,
A second voltage regulator for directly inputting an input voltage;
A reference voltage generation circuit that uses an output voltage of the second voltage regulator as an input voltage;
A semiconductor integrated circuit comprising: a voltage regulator that uses an output voltage of the reference voltage generation circuit as a reference voltage.
前記基準電圧発生回路の入力電圧を供給する第2のボルテージレギュレータをIC外付けとすることを特徴とする半導体集積回路。The semiconductor integrated circuit according to claim 1,
A semiconductor integrated circuit, wherein a second voltage regulator that supplies an input voltage of the reference voltage generation circuit is externally provided to an IC.
前記基準電圧発生回路の入力電圧を供給する第2のボルテージレギュレータの出力電圧を、トリミングによって変更可能とすることを特徴とした半導体集積回路。The semiconductor integrated circuit according to claim 1,
A semiconductor integrated circuit, wherein an output voltage of a second voltage regulator that supplies an input voltage of the reference voltage generation circuit can be changed by trimming.
入力電圧を直接入力するボルテージレギュレータと、
該ボルテージレギュレータの出力電圧を入力電圧とする基準電圧発生回路と、
該基準電圧発生回路の出力電圧を基準電圧として用いるボルテージディテクタとを具備することを特徴とする半導体集積回路。A semiconductor integrated circuit comprising a voltage detector,
A voltage regulator that directly inputs the input voltage,
A reference voltage generating circuit that uses an output voltage of the voltage regulator as an input voltage;
A voltage detector that uses an output voltage of the reference voltage generation circuit as a reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003160404A JP2004362300A (en) | 2003-06-05 | 2003-06-05 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003160404A JP2004362300A (en) | 2003-06-05 | 2003-06-05 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004362300A true JP2004362300A (en) | 2004-12-24 |
Family
ID=34053195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003160404A Pending JP2004362300A (en) | 2003-06-05 | 2003-06-05 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004362300A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102681582A (en) * | 2012-05-29 | 2012-09-19 | 昆山锐芯微电子有限公司 | Linear voltage stabilizing circuit with low voltage difference |
US9148133B2 (en) | 2012-07-27 | 2015-09-29 | Ricoh Electronic Devices Co., Ltd. | Trimming circuit, power supply including trimming circuit, and trimming method |
-
2003
- 2003-06-05 JP JP2003160404A patent/JP2004362300A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102681582A (en) * | 2012-05-29 | 2012-09-19 | 昆山锐芯微电子有限公司 | Linear voltage stabilizing circuit with low voltage difference |
US9148133B2 (en) | 2012-07-27 | 2015-09-29 | Ricoh Electronic Devices Co., Ltd. | Trimming circuit, power supply including trimming circuit, and trimming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482798B2 (en) | Regulated internal power supply and method | |
US7880534B2 (en) | Reference circuit for providing precision voltage and precision current | |
US7038530B2 (en) | Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same | |
US20090167263A1 (en) | Current limiting circuit and voltage regulator using the same | |
TWI417699B (en) | Accurate voltage reference circuit and method therefor | |
US7932772B1 (en) | Curvature-compensated band-gap voltage reference circuit | |
US20170131736A1 (en) | Apparatus and Method for High Voltage Bandgap Type Reference Circuit with Flexible Output Setting | |
KR100788346B1 (en) | Band gap reference voltage generation circuit | |
US9651980B2 (en) | Bandgap voltage generation | |
US10496122B1 (en) | Reference voltage generator with regulator system | |
US20140247034A1 (en) | Low supply voltage bandgap reference circuit and method | |
US20120319793A1 (en) | Oscillation circuit | |
JP2011150526A (en) | Reference voltage generation circuit and integrated circuit incorporating the same | |
KR20130123903A (en) | Reference voltage generator | |
US8884601B2 (en) | System and method for a low voltage bandgap reference | |
JP4787877B2 (en) | Reference current circuit, reference voltage circuit, and startup circuit | |
US7821331B2 (en) | Reduction of temperature dependence of a reference voltage | |
US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
JP2002108465A (en) | Temperature detection circuit, heating protection circuit and various electronic equipment including these circuits | |
JP2007233657A (en) | Amplifier, step-down regulator using it, and operational amplifier | |
JP2004362300A (en) | Semiconductor integrated circuit | |
JPH0675648A (en) | Reference-current generating circuit | |
JP2007219901A (en) | Reference current source circuit | |
JPH0643953A (en) | Reference voltage generating circuit | |
CN114610108A (en) | Bias current generating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
A977 | Report on retrieval |
Effective date: 20080530 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081017 |