JP2004357261A - イメージセンサ - Google Patents
イメージセンサ Download PDFInfo
- Publication number
- JP2004357261A JP2004357261A JP2003185794A JP2003185794A JP2004357261A JP 2004357261 A JP2004357261 A JP 2004357261A JP 2003185794 A JP2003185794 A JP 2003185794A JP 2003185794 A JP2003185794 A JP 2003185794A JP 2004357261 A JP2004357261 A JP 2004357261A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- sensor
- image sensor
- light
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
【目的】MOS型イメージセンサにグローバルシャッタ機能をもたせるために設けたアナログメモリのしゃ光を効果的に行わせる。
【構成】MOS型の対数出力特性をもたせた光センサ回路を画素として、各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、グローバルシャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを画素群に対応するように一括して設けて、各画素のセンサ信号をしゃ光エリアに設けたメモリ群に転送して、各対応するメモリ要素に一時的に蓄積する手段をとるようにする。
【選択図】 図13
【構成】MOS型の対数出力特性をもたせた光センサ回路を画素として、各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、グローバルシャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを画素群に対応するように一括して設けて、各画素のセンサ信号をしゃ光エリアに設けたメモリ群に転送して、各対応するメモリ要素に一時的に蓄積する手段をとるようにする。
【選択図】 図13
Description
【0001】
【産業上の利用分野】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して出力する光センサ回路を画素に用いたイメージセンサに関する。
【0002】
【従来の技術】
MOS型のイメージセンサにあっては、その1画素分の光センサ回路が、図1に示すように、入射光Lsの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードPDと、フォトダイオードPDに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号Vpdに変換させるトランジスタQ1と、その電圧信号Vpdを増幅するトランジスタQ2と、読出し信号Vsのパルスタイミングでもってセンサ信号Voを出力するトランジスタQ3とからなり、対数出力特性をもたせることによってダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。
【0003】
このような構成によるイメージセンサでは、光センサ回路におけるフォトダイオードPDに充分な光量をもって入射光Lsが当たっているときには、トランジスタQ1には充分なセンサ電流が流れることになり、そのトランジスタQ1の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【0004】
しかし、フォトダイオードPDの入射光Lsの光量が少なくなってトランジスタQ1に流れる電流が少なくなると、トランジスタQ1はそれに流れる電流が1桁小さくなるとその抵抗値が1桁大きくなるように設定されていることから、トランジスタQ1の抵抗値が増大し、フォトダイオードPDの寄生容量Cとの時定数が大きくなってその寄生容量Cに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Lsの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【0005】
そのため、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をMOS型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素単位として、複数の画素をマトリクス状に配設したイメージセンサにあって、撮影に先がけてトランジスタQ1のドレイン電圧VDを所定時間だけ撮影時の定常値よりも低く設定することにより、フォトダイオードPDの寄生容量Cに蓄積された残留電荷を排出して初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Lsの光量に応じた電圧信号Vpdが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている(特開2000−329616号公報参照)。
【0006】
このようなイメージセンサでは、光センサ回路からなる画素を複数マトリクス状に配設して、X−Yアドレス走査方式によって各画素のセンサ信号を時系列的に読み出すようにする場合、各画素の時系列的な読出し期間中にも光センサ回路における受光が進んで、撮影画像にスミア(縦じま)が生じてしまう。
【0007】
各画素の時系列的な読出し期間中に光センサ回路における受光が進むことがないようにするためには、イメージセンサに全ての画素が一斉にシャッタを閉じるグローバルシャッタ機能をもたせる必要があるが、そのシャッタ機能を実現するには画素ごとにセンサ信号を一時的に蓄積するアナログメモリが必要になる。しかし、その場合、メモリ部分に光が入射すると、そのメモリから正規のセンサ信号を読み出すことができなくなってしまう。
【0008】
従来のCCDイメージセンサでは、図16および図17に示すように、各画素ごとに電荷蓄積部分(メモリに対応している)をしゃ光層21(しゃ光性能としては80〜100dB程度)によって覆うようにしている。図中、22はCCDの転送ゲートである。
【0009】
しかし、図16に示すものでは、しゃ光層21を透過した光▲1▼が電荷蓄積部分に直接入射したり、受光部分に斜めに入射した光▲2▼が転送ゲート22との間で反射をくり返して電荷蓄積部分に到達したり、また受光部分の入射光▲3▼によって内部に生じた正孔や電子が漂って電荷蓄積部分に到達したりして、しゃ光性能が悪くなっている。
【0010】
また、図17に示すものでは、受光部分に斜めに入射した光▲2▼の影響を抑制することができるが、しゃ光層21を透過した光▲1▼が電荷蓄積部分に直接入射し、また受光部分の入射光▲3▼によって内部に生じた正孔や電子が漂って電荷蓄積部分に到達して、依然としてしゃ光性能が悪くなっている。
【0011】
このようなことは、シャッタ機能をもたせるために各画素ごとに対応してメモリを設けたMOS型のイメージセンサにあっても同様である。
【0012】
その場合、対数出力特性をもたせたイメージセンサにあっては、低輝度から高輝度までの入射光の領域にわたってダイナミックレンジの広いセンサ信号を得ることができるようにしているので、特に高輝度の入射光に対するしゃ光性能を上げる必要がある(120dB以上、CCDイメージセンサのしゃ光性能の100倍以上)。
【0013】
【発明が解決しようとする課題】
解決しようとする問題点は、低輝度から高輝度にわたってダイナミックレンジの広いセンサ信号を得ることができるように対数出力特性をもたせた光センサ回路を画素に用いたイメージセンサにあって、シャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを設けて、そのメモリ部分をしゃ光する場合、特に高輝度の入射光に対してしゃ光性能を上げる必要があるが、各画素ごとに対応してメモリを併設するのではしゃ光を充分に行わせることができないことである。
【0014】
【課題を解決するための手段】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力する光センサ回路からなる画素をマトリクス状に配設し、その画素群における各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、シャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを画素群に対応するように一括して設けて、各画素のセンサ信号をしゃ光エリアに設けたメモリ群に転送して、各対応するメモリ要素に一時的に蓄積する手段をとるようにしている。
【0015】
【実施例】
本発明によるイメージセンサにあっては、基本的に、前述した図1に示す光センサ回路を画素単位に用いている。
【0016】
ここでは各トランジスイQ1〜Q3にNチャンネル型のものを用いているが、Pチャンネル型のものを用いてもよい。
【0017】
そして、その光センサ回路にあって、撮影に先がけて、対数特性変換用のトランジスタQ1のドレイン電圧VDを所定時間だけ撮影時の定常値(Hレベル)よりも低い電圧値{Lレベル:トランジスタQ1のゲート電圧VGからしきい値(0.5〜0.8V程度)を引いた電圧値以下}に設定して、フォトダイオードPDの寄生容量Cに電荷を注入して初期化するようにしている。
【0018】
図2は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、t1は初期化のタイミングを、t2は光信号検出のタイミングを示している。トランジスタQ1のドレイン電圧VDを定常値(ハイレベルH)から低い電圧(ローレベルL)に切り換える所定時間tmとしては、例えば1画素分の読出し速度が100nsec程度の場合に5μsec程度に設定される。図中、TはフォトダイオードPDの寄生容量Cの電荷排出による充電期間を示している。
【0019】
このようなものにあって、初期化時にMOSトランジスタQ1のドレイン電圧VDがローレベルLに切り換えられると、そのときのゲート電圧VGとドレイン電圧VDとの間の電位差がトランジスタQ1のしきい値よりも大きければトランジスタQ1が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧VDと同じになり(実際にはしきい値分の電位差が残る)、フォトダイオードPDの寄生容量Cが放電状態になる。
【0020】
そして、tm時間の経過後にそのドレイン電圧VDが定常のハイレベルHに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧VDよりも低くなって、そのときのゲート電圧VGとドレイン電圧VDとの間の電位差がしきい値よりも大きければMOSトランジスタQ1が低抵抗状態になり、フォトダイオードPDの寄生容量Cが充電状態になる。
【0021】
このように光信号の検出に先がけてフォトダイオードPDの寄生容量Cを放電させて初期化したのちにその寄生容量Cを充電させるようにすると、その初期化のタイミングから一定の時間経過した時点での出力電圧(フォトダイオードPDの端子電圧)Vpdは入射光Lsの光量に応じた値となる。すなわち、初期化後には入射光Lsの光量の変化に追随した一定の時定数による放電特性が得られるようになる。
【0022】
その際、長時間放置すればドレイン電圧VDからトランジスタQ1を通して供給される電流とフォトダイオードPDを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Lsの光量に応じた残像のないセンサ信号Voを得ることができるようになる。
【0023】
図3は、その光センサ回路における入射光Lsの輝度に対するセンサ信号Voの出力特性を示している。それは、フォトダイオードPDに流れるセンサ電流が多いときには対数出力特性を示し、センサ電流が少ないときには寄生容量Cの充電応答遅れを生じてほぼ線形の非対数出力特性を示している。図中、WAは非対数応答領域を示し、WBは対数応答領域を示している。
【0024】
図4は、前述した光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号Voの時系列的な読出し走査を行わせるようにしたイメージセンサの構成例を示している。
【0025】
そのイメージセンサは、その基本的な構成が、例えば、D11〜D44からなる4×4の画素をマトリクス状に配設して、主走査方向における各1行分の画素を画素行選択回路1から順次出力される選択信号LS1〜LS4によって選択し、その選択された画素行における各画素を、画素選択回路2から順次出力される選択信号DS1〜DS4によって制御スイッチ群3における各対応するスイッチSW1〜SW4が逐次オン状態にされることによって各画素のセンサ信号Voが時系列的に読み出されるようになっている。図中、4は各画素における前記トランジスタQ1のゲート電圧VG用電源であり、6はドレイン電圧VD用電源である。ここでは、主走査方向における各画素の出力側に基準抵抗R1〜R4を介してバイアス電圧+Vccを印加することによって、各画素のセンサ信号Soを電圧信号Voとして出力させるようにしている。
【0026】
そして、このようなイメージセンサにあって、各1行分の画素の選択に際して、その選択された画素行における各画素の前記トランジスタQ1のドレイン電圧VDを所定のタイミングをもって定常時のハイレベルHおよび初期化時のローレベルLに切り換える電圧切換回路5が設けられている。
【0027】
このように構成されたイメージセンサの基本的な動作について、図5に示す各部信号のタイムチャートとともに、以下説明をする。
【0028】
まず、画素行選択信号LS1がハイレベルHになると、それに対応するD11,D12,D13,D14からなる第1の画素行が選択される。そして、LS1がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D11,D12,D13,D14のセンサ信号Voが順次読み出される。
【0029】
次いで、画素行選択信号LS1がローレベルLになった時点で次のLS2がハイレベルHになると、それに対応するD21,D22,D23,D24からなる第2の画素行が選択される。そして、LS2がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D21,D22,D23,D24のセンサ信号Voが順次読み出される。
【0030】
以下同様に、画素行選択信号LS3およびLS4が連続的にハイレベルHになって各対応する第3および第4の画素行が順次選択され、LS3およびLS4がそれぞれハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D31,D32,D33,D34およびD41,D42,D43,D44のセンサ信号Voが順次読み出される。
【0031】
また、画素行選択信号LS1がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第1の画素行における各画素D11,D12,D13,D14のドレイン電圧VD1をそれまでのハイレベルHからローレベルLに所定時間T2のあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T3の経過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0032】
次いで、画素行選択信号LS2がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第2の画素行における各画素D21,D22,D23,D24のドレイン電圧VD1をそれまでのハイレベルHからローレベルLに所定時間T2のあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T3の経過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0033】
以下同様に、画素行選択信号LS3およびLS4がそれぞれT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第3および第4の画素行にそれぞれ対応するドレイン電圧VD3をローレベルLに切り換えて各画素の初期化が行われ、1サイクル期間T3の経過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0034】
図中、T4は各画素からセンサ信号の読み出しを行わない入射光に応じた充電期間である。
【0035】
以上のような各部信号の発生のタイミングは、図示しないECUの制御下で画素行選択回路1、画素選択回路2および電圧切換回路5の駆動を行わせることによって決定されるようになっている。
【0036】
このように、各画素のセンサ信号Voの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【0037】
そして、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサが実現できるようになる。
【0038】
本発明は、このようなイメージセンサにあって、例えば、図6に示すように、4×3構成による画素群(D11〜D34)から各画素信号Voを時系列的に読み出すに際して、前述したグローバルシャッタ機能をもたせるために、各画素のセンサ信号Voをそれぞれ一時的に記憶保持するアナログメモリM11〜M34からなる4×3構成によるメモリ群を画素群に対応するように一括して設けるようにしている。そして、画素群(D11〜D34)とメモリ群(M11〜M34とを、1ライン分のスイッチ群SW21〜SW24からなるスイッチ回路8を介して接続するようにしている。
【0039】
各アナログメモリM11〜M33は、それぞれ制御スイッチ用のトランジスタQ4のオン、オフに応じてセンサ信号Voの電圧値に応じた充電(書込み)および放電(読出し)がなされるコンデンサC2からなっている。
【0040】
そして、タイミング発生回路(ECU)7の制御下で、画素群の画素行選択回路1と同期して画素行選択回路9から出される画素行選択信号LS21〜LS23によって、メモリ群M11〜M34における各1ライン分のメモリの書込み、読出しが行われるようになっている。
【0041】
また、タイミング発生回路(ECU)7の制御下で、スイッチ回路8における各スイッチSW21〜SW24のオン,オフが行われるようになっている。
【0042】
このように構成された本発明によるイメージセンサにおける動作について、図7に示す各部駆動信号のタイムチャートとともに以下説明する。
【0043】
まず、電圧切換回路5からのドレイン電圧VD1〜VD3が順次ローレベルLに切り換えられることによって、画素群(D11〜D34)における各1行分の画素の初期化が順次に行われる。図7中、T5は初期化期間を示している。
【0044】
そして、最初の画素行が初期化されたのち一定の充電期間T6が経過したとき(または最後の画素行が初期化されたのち一定期間経過したとき)にスイッチ回路8における各スイッチSW21〜SW24がオン状態になる。
【0045】
この状態で画素行選択回路1から出される画素行選択信号LS11がハイレベルHになって、第1行目の各画素D11〜D14のセンサ信号Voが読み出される。同時に、画素行選択回路9から出される画素行選択信号LS21がハイレベルHになって、第1行目の各メモリM11〜M14に第1行目の各画素D11〜D14のセンサ信号Voが書き込まれる。
【0046】
続いて、画素行選択回路1から出される画素行選択信号LS12がハイレベルHになって第2行目の各画素D21〜D24のセンサ信号Voが読み出される。同時に、画素行選択回路9から出される画素行選択信号LS22がハイレベルHになって、第2行目の各メモリM21〜M24に第2行目の各画素D21〜D24のセンサ信号Voが書き込まれる。
【0047】
最終的に、画素行選択回路1から出される画素行選択信号LS13がハイレベルHになって第3行目の各画素D31〜D34のセンサ信号Voが読み出される。同時に、画素行選択回路9から出される画素行選択信号LS23がハイレベルHになって、第3行目の各メモリM31〜M34に第3行目の各画素D31〜D34のセンサ信号Voが書き込まれる。
【0048】
そして、画素群における全ての画素D11〜D34のセンサ信号Voがメモリ群のメモリM11〜M34に書き込れると、スイッチ回路8における各スイッチSW21〜SW24がオフ状態になって、画素群からメモリ群に信号が混入しないようにしゃ断する。
【0049】
図7中、T7は画素群における各画素D11〜D34のセンサ信号Voがメモリ群の各メモリM11〜M34に書き込まれるのに要する転送期間を示している。
【0050】
次に、メモリ群に書き込まれた各画素のセンサ信号Voを時系列的に読み出すのに際して、画素行選択回路9から出される画素行選択信号LS21が一定の期間ハイレベルH状態になり、その期間中に画素選択回路2から出される画素選択信号DS1〜DS4によってスイッチ回路3における各スイッチSW11〜SW14が順次オンする。それにより、第1行目のメモリM11〜M14から各対応する画素のセンサ信号Voが順次読み出される。
【0051】
続けて、画素行選択回路9から出される画素行選択信号LS22が一定の期間ハイレベルH状態になり、その期間中に画素選択回路2から出される画素選択信号DS1〜DS4によってスイッチ回路3における各スイッチSW11〜SW14が順次オンする。それにより、第2行目のメモリM21〜M24から各対応する画素のセンサ信号Voが順次読み出される。
【0052】
最終的に、画素行選択回路9から出される画素行選択信号LS23が一定の期間ハイレベルH状態になり、その期間中に画素選択回路2から出される画素選択信号DS1〜DS4によってスイッチ回路3における各スイッチSW11〜SW14が順次オンする。それにより、第3行目のメモリM31〜M34から各対応する画素のセンサ信号Voが順次読み出される。
【0053】
図7中、T8はメモリ群から各対応する画素のセンサ信号Voが時系列的に読み出されるのに要する読出し期間を示している。
【0054】
また、画素群における各画素D11〜D34のセンサ信号Voをメモリ群に転送するに際して、その転送期間T7が初期化期間T5と等しくなるように設定することにより、初期化後における各画素行の充電期間T6を同じにすることができる。
【0055】
図8は、図6に示すイメージセンサにあって、メモリ群から各画素のセンサ信号Voを読み出す際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートを示している。
【0056】
また、図9は、図6に示すイメージセンサにあって、メモリ群に各画素のセンサ信号Voを書き込む際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートを示している。
【0057】
また、図10は、図6に示すスイッチ回路8の代わりにバッファ回路10を設けて、転送時に画素行選択回路9によって各バッファ増幅器B1〜B4をオン状態にして、各画素のセンサ信号をバッファ増幅器B1〜B4を介して各対応する行のメモリに書き込むようにしている。このように、内部での信号の駆動能力を上げてやることで、転送速度を早くすることが可能になる。各バッファ増幅器B1〜B4は、その各出力段をハイインピーダンスにしてオフ状態にすることができるようになっている。
【0058】
また、図11は、メモリ群を上下に分けて設けた場合の構成例を示している。このように、メモリ群を分割して上下(または左右)に設けることによって、転送時間を短縮できるようになる。
【0059】
また、図12は、アナログメモリブロックにCCDを利用した場合の構成例を示している。ここで、CCD1〜CCD4は垂直転送用のCCDアレイ、CCD5は水平転送用のCCDアレイである。
【0060】
このように、画素群から切り離してメモリ群を別途に一括して設けて、画素群における各画素D11〜D34のセンサ信号Voをメモリ群に転送して一時蓄積したうえで、そのメモリ群から各対応する画素のセンサ信号Voを時系列的に読み出すようにすると、メモリ群全体のしゃ光を効果的に行わせることが可能になり、グローバルシャッタ機能をより完全に発揮させることができるようになる。
【0061】
その場合、図13および図14に示すように、基板11上に画素群Aとメモリ群Bとが並設されたものにあって、メモリ群Bの部分を充分に覆うようにしゃ光層12を設けることができるようになる。
【0062】
したがって、結像レンズ13を介して画素群A上に光Lが入射するようにする場合、そのレンズ系では周縁部の像が歪むためにその画素群Aよりも広い領域にわたって光Lを入射させる必要があるが、メモリ群Bはしゃ光層12によって効果的にしゃ光されることになる。
【0063】
図15では、側方から光が入射することがないように、メモリ群Bの側方をも覆うようなしゃ光層12′を設けるようにしている。
【0064】
しゃ光層12または12′としては、アルミニウム、タングステン、金、ニッケル、クロム等の金属材料が用いられるが、その他に成膜可能なしゃ光性を有する材料が広く用いられる。また、成膜以外に、塗布やスクリーン印刷などによって形成することも可能である。
【0065】
また、しゃ光層を設ける以外に、基板11上に画素群Aとメモリ群Bとが並設されたものをパッケージに収納する際に、そのパッケージに画素群Aの部分に光が入射する窓を設けて、メモリ群Bの部分がそのパッケージによって覆われるようにしてもよい。
【0066】
【効果】
以上、本発明によれば、低輝度から高輝度にわたってダイナミックレンジの広いセンサ信号を得ることができるように対数出力特性をもたせた光センサ回路を画素に用いたイメージセンサにあって、グローバルシャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを各画素から切り離して一括して設けて、そのメモリ群の全体をしゃ光することにより各メモリのしゃ光を効果的に行わせることができ、特に高輝度の入射光に対して充分なしゃ光性能を発揮して、各メモリから正規な各画素のセンサ信号を読み出すことができるという利点を有している。
【図面の簡単な説明】
【図1】イメージセンサにおける画素単位となる対数出力特性をもった光センサ回路の一般的な回路構成例を示す電気回路図である。
【図2】その光センサ回路において初期化手段をとったときの各部信号のチイムチャートである。
【図3】その光センサ回路における初期化手段をとったときの入射光の輝度に対するセンサ信号の出力特性を示す図である。
【図4】光センサ回路を画素単位に用いたイメージセンサの基本的な構成例を示すブロック図である。
【図5】図4に示すイメージセンサにおける各部信号のタイムチャートである。
【図6】本発明によるグローバルシャッタ機能をもたせたイメージセンサの一構成例を示すブロック図である。
【図7】図6に示すイメージセンサにおける各部信号のタイムチャートである。
【図8】図6に示すイメージセンサにおいてメモリ群から各画素のセンサ信号を読み出す際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートである。
【図9】図6に示すイメージセンサにおいてメモリ群に各画素のセンサ信号を書き込む際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートである。
【図10】本発明によるグローバルシャッタ機能をもたせたイメージセンサの他の構成例を示すブロック図である。
【図11】本発明によるグローバルシャッタ機能をもたせたイメージセンサのさらに他の構成例を示すブロック図である。
【図12】本発明によるグローバルシャッタ機能をもたせたイメージセンサのさらに他の構成例を示すブロック図である。
【図13】基板上に本発明によるイメージセンサにおける画素群とメモリ群とを並設して、メモリ群の部分をしゃ光層によって覆った状態を示す斜視図である。
【図14】メモリ群の部分をしゃ光層によって覆った状態の一例を示す部分的な正断面図である。
【図15】メモリ群の部分をしゃ光層によって覆った状態の他の例を示す部分的な正断面図である。
【図16】従来のCCDイメージセンサにおける電荷蓄積部分をしゃ光層によって覆ったときの部分的な一構成例を示す正断面図である。
【図17】従来のCCDイメージセンサにおける電荷蓄積部分をしゃ光層によって覆ったときの部分的な他の構成例を示す正断面図である。
【符号の説明】
1 画素群用の画素行選択回路
2 画素選択回路
3 スイッチ回路
4 ゲート電圧VG用電源
5 電圧切換回路
6 ドレイン電圧VD用電源
7 タイミング発生回路
8 スイッチ回路
9 メモリ群用の画素行選択回路
10 バッファ回路
12 しゃ光層
12′ しゃ光層
A 画素群
B メモリ群
【産業上の利用分野】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して出力する光センサ回路を画素に用いたイメージセンサに関する。
【0002】
【従来の技術】
MOS型のイメージセンサにあっては、その1画素分の光センサ回路が、図1に示すように、入射光Lsの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードPDと、フォトダイオードPDに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号Vpdに変換させるトランジスタQ1と、その電圧信号Vpdを増幅するトランジスタQ2と、読出し信号Vsのパルスタイミングでもってセンサ信号Voを出力するトランジスタQ3とからなり、対数出力特性をもたせることによってダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。
【0003】
このような構成によるイメージセンサでは、光センサ回路におけるフォトダイオードPDに充分な光量をもって入射光Lsが当たっているときには、トランジスタQ1には充分なセンサ電流が流れることになり、そのトランジスタQ1の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【0004】
しかし、フォトダイオードPDの入射光Lsの光量が少なくなってトランジスタQ1に流れる電流が少なくなると、トランジスタQ1はそれに流れる電流が1桁小さくなるとその抵抗値が1桁大きくなるように設定されていることから、トランジスタQ1の抵抗値が増大し、フォトダイオードPDの寄生容量Cとの時定数が大きくなってその寄生容量Cに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Lsの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【0005】
そのため、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をMOS型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素単位として、複数の画素をマトリクス状に配設したイメージセンサにあって、撮影に先がけてトランジスタQ1のドレイン電圧VDを所定時間だけ撮影時の定常値よりも低く設定することにより、フォトダイオードPDの寄生容量Cに蓄積された残留電荷を排出して初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Lsの光量に応じた電圧信号Vpdが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている(特開2000−329616号公報参照)。
【0006】
このようなイメージセンサでは、光センサ回路からなる画素を複数マトリクス状に配設して、X−Yアドレス走査方式によって各画素のセンサ信号を時系列的に読み出すようにする場合、各画素の時系列的な読出し期間中にも光センサ回路における受光が進んで、撮影画像にスミア(縦じま)が生じてしまう。
【0007】
各画素の時系列的な読出し期間中に光センサ回路における受光が進むことがないようにするためには、イメージセンサに全ての画素が一斉にシャッタを閉じるグローバルシャッタ機能をもたせる必要があるが、そのシャッタ機能を実現するには画素ごとにセンサ信号を一時的に蓄積するアナログメモリが必要になる。しかし、その場合、メモリ部分に光が入射すると、そのメモリから正規のセンサ信号を読み出すことができなくなってしまう。
【0008】
従来のCCDイメージセンサでは、図16および図17に示すように、各画素ごとに電荷蓄積部分(メモリに対応している)をしゃ光層21(しゃ光性能としては80〜100dB程度)によって覆うようにしている。図中、22はCCDの転送ゲートである。
【0009】
しかし、図16に示すものでは、しゃ光層21を透過した光▲1▼が電荷蓄積部分に直接入射したり、受光部分に斜めに入射した光▲2▼が転送ゲート22との間で反射をくり返して電荷蓄積部分に到達したり、また受光部分の入射光▲3▼によって内部に生じた正孔や電子が漂って電荷蓄積部分に到達したりして、しゃ光性能が悪くなっている。
【0010】
また、図17に示すものでは、受光部分に斜めに入射した光▲2▼の影響を抑制することができるが、しゃ光層21を透過した光▲1▼が電荷蓄積部分に直接入射し、また受光部分の入射光▲3▼によって内部に生じた正孔や電子が漂って電荷蓄積部分に到達して、依然としてしゃ光性能が悪くなっている。
【0011】
このようなことは、シャッタ機能をもたせるために各画素ごとに対応してメモリを設けたMOS型のイメージセンサにあっても同様である。
【0012】
その場合、対数出力特性をもたせたイメージセンサにあっては、低輝度から高輝度までの入射光の領域にわたってダイナミックレンジの広いセンサ信号を得ることができるようにしているので、特に高輝度の入射光に対するしゃ光性能を上げる必要がある(120dB以上、CCDイメージセンサのしゃ光性能の100倍以上)。
【0013】
【発明が解決しようとする課題】
解決しようとする問題点は、低輝度から高輝度にわたってダイナミックレンジの広いセンサ信号を得ることができるように対数出力特性をもたせた光センサ回路を画素に用いたイメージセンサにあって、シャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを設けて、そのメモリ部分をしゃ光する場合、特に高輝度の入射光に対してしゃ光性能を上げる必要があるが、各画素ごとに対応してメモリを併設するのではしゃ光を充分に行わせることができないことである。
【0014】
【課題を解決するための手段】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力する光センサ回路からなる画素をマトリクス状に配設し、その画素群における各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、シャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを画素群に対応するように一括して設けて、各画素のセンサ信号をしゃ光エリアに設けたメモリ群に転送して、各対応するメモリ要素に一時的に蓄積する手段をとるようにしている。
【0015】
【実施例】
本発明によるイメージセンサにあっては、基本的に、前述した図1に示す光センサ回路を画素単位に用いている。
【0016】
ここでは各トランジスイQ1〜Q3にNチャンネル型のものを用いているが、Pチャンネル型のものを用いてもよい。
【0017】
そして、その光センサ回路にあって、撮影に先がけて、対数特性変換用のトランジスタQ1のドレイン電圧VDを所定時間だけ撮影時の定常値(Hレベル)よりも低い電圧値{Lレベル:トランジスタQ1のゲート電圧VGからしきい値(0.5〜0.8V程度)を引いた電圧値以下}に設定して、フォトダイオードPDの寄生容量Cに電荷を注入して初期化するようにしている。
【0018】
図2は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、t1は初期化のタイミングを、t2は光信号検出のタイミングを示している。トランジスタQ1のドレイン電圧VDを定常値(ハイレベルH)から低い電圧(ローレベルL)に切り換える所定時間tmとしては、例えば1画素分の読出し速度が100nsec程度の場合に5μsec程度に設定される。図中、TはフォトダイオードPDの寄生容量Cの電荷排出による充電期間を示している。
【0019】
このようなものにあって、初期化時にMOSトランジスタQ1のドレイン電圧VDがローレベルLに切り換えられると、そのときのゲート電圧VGとドレイン電圧VDとの間の電位差がトランジスタQ1のしきい値よりも大きければトランジスタQ1が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧VDと同じになり(実際にはしきい値分の電位差が残る)、フォトダイオードPDの寄生容量Cが放電状態になる。
【0020】
そして、tm時間の経過後にそのドレイン電圧VDが定常のハイレベルHに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧VDよりも低くなって、そのときのゲート電圧VGとドレイン電圧VDとの間の電位差がしきい値よりも大きければMOSトランジスタQ1が低抵抗状態になり、フォトダイオードPDの寄生容量Cが充電状態になる。
【0021】
このように光信号の検出に先がけてフォトダイオードPDの寄生容量Cを放電させて初期化したのちにその寄生容量Cを充電させるようにすると、その初期化のタイミングから一定の時間経過した時点での出力電圧(フォトダイオードPDの端子電圧)Vpdは入射光Lsの光量に応じた値となる。すなわち、初期化後には入射光Lsの光量の変化に追随した一定の時定数による放電特性が得られるようになる。
【0022】
その際、長時間放置すればドレイン電圧VDからトランジスタQ1を通して供給される電流とフォトダイオードPDを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Lsの光量に応じた残像のないセンサ信号Voを得ることができるようになる。
【0023】
図3は、その光センサ回路における入射光Lsの輝度に対するセンサ信号Voの出力特性を示している。それは、フォトダイオードPDに流れるセンサ電流が多いときには対数出力特性を示し、センサ電流が少ないときには寄生容量Cの充電応答遅れを生じてほぼ線形の非対数出力特性を示している。図中、WAは非対数応答領域を示し、WBは対数応答領域を示している。
【0024】
図4は、前述した光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号Voの時系列的な読出し走査を行わせるようにしたイメージセンサの構成例を示している。
【0025】
そのイメージセンサは、その基本的な構成が、例えば、D11〜D44からなる4×4の画素をマトリクス状に配設して、主走査方向における各1行分の画素を画素行選択回路1から順次出力される選択信号LS1〜LS4によって選択し、その選択された画素行における各画素を、画素選択回路2から順次出力される選択信号DS1〜DS4によって制御スイッチ群3における各対応するスイッチSW1〜SW4が逐次オン状態にされることによって各画素のセンサ信号Voが時系列的に読み出されるようになっている。図中、4は各画素における前記トランジスタQ1のゲート電圧VG用電源であり、6はドレイン電圧VD用電源である。ここでは、主走査方向における各画素の出力側に基準抵抗R1〜R4を介してバイアス電圧+Vccを印加することによって、各画素のセンサ信号Soを電圧信号Voとして出力させるようにしている。
【0026】
そして、このようなイメージセンサにあって、各1行分の画素の選択に際して、その選択された画素行における各画素の前記トランジスタQ1のドレイン電圧VDを所定のタイミングをもって定常時のハイレベルHおよび初期化時のローレベルLに切り換える電圧切換回路5が設けられている。
【0027】
このように構成されたイメージセンサの基本的な動作について、図5に示す各部信号のタイムチャートとともに、以下説明をする。
【0028】
まず、画素行選択信号LS1がハイレベルHになると、それに対応するD11,D12,D13,D14からなる第1の画素行が選択される。そして、LS1がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D11,D12,D13,D14のセンサ信号Voが順次読み出される。
【0029】
次いで、画素行選択信号LS1がローレベルLになった時点で次のLS2がハイレベルHになると、それに対応するD21,D22,D23,D24からなる第2の画素行が選択される。そして、LS2がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D21,D22,D23,D24のセンサ信号Voが順次読み出される。
【0030】
以下同様に、画素行選択信号LS3およびLS4が連続的にハイレベルHになって各対応する第3および第4の画素行が順次選択され、LS3およびLS4がそれぞれハイレベルHになっている一定期間T1のあいだ画素選択信号DS1〜DS4が順次ハイレベルHになって、各画素D31,D32,D33,D34およびD41,D42,D43,D44のセンサ信号Voが順次読み出される。
【0031】
また、画素行選択信号LS1がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第1の画素行における各画素D11,D12,D13,D14のドレイン電圧VD1をそれまでのハイレベルHからローレベルLに所定時間T2のあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T3の経過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0032】
次いで、画素行選択信号LS2がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第2の画素行における各画素D21,D22,D23,D24のドレイン電圧VD1をそれまでのハイレベルHからローレベルLに所定時間T2のあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T3の経過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0033】
以下同様に、画素行選択信号LS3およびLS4がそれぞれT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第3および第4の画素行にそれぞれ対応するドレイン電圧VD3をローレベルLに切り換えて各画素の初期化が行われ、1サイクル期間T3の経過後に行われる次サイクルにおけるセンサ信号Voの読出しにそなえる。
【0034】
図中、T4は各画素からセンサ信号の読み出しを行わない入射光に応じた充電期間である。
【0035】
以上のような各部信号の発生のタイミングは、図示しないECUの制御下で画素行選択回路1、画素選択回路2および電圧切換回路5の駆動を行わせることによって決定されるようになっている。
【0036】
このように、各画素のセンサ信号Voの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【0037】
そして、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサが実現できるようになる。
【0038】
本発明は、このようなイメージセンサにあって、例えば、図6に示すように、4×3構成による画素群(D11〜D34)から各画素信号Voを時系列的に読み出すに際して、前述したグローバルシャッタ機能をもたせるために、各画素のセンサ信号Voをそれぞれ一時的に記憶保持するアナログメモリM11〜M34からなる4×3構成によるメモリ群を画素群に対応するように一括して設けるようにしている。そして、画素群(D11〜D34)とメモリ群(M11〜M34とを、1ライン分のスイッチ群SW21〜SW24からなるスイッチ回路8を介して接続するようにしている。
【0039】
各アナログメモリM11〜M33は、それぞれ制御スイッチ用のトランジスタQ4のオン、オフに応じてセンサ信号Voの電圧値に応じた充電(書込み)および放電(読出し)がなされるコンデンサC2からなっている。
【0040】
そして、タイミング発生回路(ECU)7の制御下で、画素群の画素行選択回路1と同期して画素行選択回路9から出される画素行選択信号LS21〜LS23によって、メモリ群M11〜M34における各1ライン分のメモリの書込み、読出しが行われるようになっている。
【0041】
また、タイミング発生回路(ECU)7の制御下で、スイッチ回路8における各スイッチSW21〜SW24のオン,オフが行われるようになっている。
【0042】
このように構成された本発明によるイメージセンサにおける動作について、図7に示す各部駆動信号のタイムチャートとともに以下説明する。
【0043】
まず、電圧切換回路5からのドレイン電圧VD1〜VD3が順次ローレベルLに切り換えられることによって、画素群(D11〜D34)における各1行分の画素の初期化が順次に行われる。図7中、T5は初期化期間を示している。
【0044】
そして、最初の画素行が初期化されたのち一定の充電期間T6が経過したとき(または最後の画素行が初期化されたのち一定期間経過したとき)にスイッチ回路8における各スイッチSW21〜SW24がオン状態になる。
【0045】
この状態で画素行選択回路1から出される画素行選択信号LS11がハイレベルHになって、第1行目の各画素D11〜D14のセンサ信号Voが読み出される。同時に、画素行選択回路9から出される画素行選択信号LS21がハイレベルHになって、第1行目の各メモリM11〜M14に第1行目の各画素D11〜D14のセンサ信号Voが書き込まれる。
【0046】
続いて、画素行選択回路1から出される画素行選択信号LS12がハイレベルHになって第2行目の各画素D21〜D24のセンサ信号Voが読み出される。同時に、画素行選択回路9から出される画素行選択信号LS22がハイレベルHになって、第2行目の各メモリM21〜M24に第2行目の各画素D21〜D24のセンサ信号Voが書き込まれる。
【0047】
最終的に、画素行選択回路1から出される画素行選択信号LS13がハイレベルHになって第3行目の各画素D31〜D34のセンサ信号Voが読み出される。同時に、画素行選択回路9から出される画素行選択信号LS23がハイレベルHになって、第3行目の各メモリM31〜M34に第3行目の各画素D31〜D34のセンサ信号Voが書き込まれる。
【0048】
そして、画素群における全ての画素D11〜D34のセンサ信号Voがメモリ群のメモリM11〜M34に書き込れると、スイッチ回路8における各スイッチSW21〜SW24がオフ状態になって、画素群からメモリ群に信号が混入しないようにしゃ断する。
【0049】
図7中、T7は画素群における各画素D11〜D34のセンサ信号Voがメモリ群の各メモリM11〜M34に書き込まれるのに要する転送期間を示している。
【0050】
次に、メモリ群に書き込まれた各画素のセンサ信号Voを時系列的に読み出すのに際して、画素行選択回路9から出される画素行選択信号LS21が一定の期間ハイレベルH状態になり、その期間中に画素選択回路2から出される画素選択信号DS1〜DS4によってスイッチ回路3における各スイッチSW11〜SW14が順次オンする。それにより、第1行目のメモリM11〜M14から各対応する画素のセンサ信号Voが順次読み出される。
【0051】
続けて、画素行選択回路9から出される画素行選択信号LS22が一定の期間ハイレベルH状態になり、その期間中に画素選択回路2から出される画素選択信号DS1〜DS4によってスイッチ回路3における各スイッチSW11〜SW14が順次オンする。それにより、第2行目のメモリM21〜M24から各対応する画素のセンサ信号Voが順次読み出される。
【0052】
最終的に、画素行選択回路9から出される画素行選択信号LS23が一定の期間ハイレベルH状態になり、その期間中に画素選択回路2から出される画素選択信号DS1〜DS4によってスイッチ回路3における各スイッチSW11〜SW14が順次オンする。それにより、第3行目のメモリM31〜M34から各対応する画素のセンサ信号Voが順次読み出される。
【0053】
図7中、T8はメモリ群から各対応する画素のセンサ信号Voが時系列的に読み出されるのに要する読出し期間を示している。
【0054】
また、画素群における各画素D11〜D34のセンサ信号Voをメモリ群に転送するに際して、その転送期間T7が初期化期間T5と等しくなるように設定することにより、初期化後における各画素行の充電期間T6を同じにすることができる。
【0055】
図8は、図6に示すイメージセンサにあって、メモリ群から各画素のセンサ信号Voを読み出す際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートを示している。
【0056】
また、図9は、図6に示すイメージセンサにあって、メモリ群に各画素のセンサ信号Voを書き込む際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートを示している。
【0057】
また、図10は、図6に示すスイッチ回路8の代わりにバッファ回路10を設けて、転送時に画素行選択回路9によって各バッファ増幅器B1〜B4をオン状態にして、各画素のセンサ信号をバッファ増幅器B1〜B4を介して各対応する行のメモリに書き込むようにしている。このように、内部での信号の駆動能力を上げてやることで、転送速度を早くすることが可能になる。各バッファ増幅器B1〜B4は、その各出力段をハイインピーダンスにしてオフ状態にすることができるようになっている。
【0058】
また、図11は、メモリ群を上下に分けて設けた場合の構成例を示している。このように、メモリ群を分割して上下(または左右)に設けることによって、転送時間を短縮できるようになる。
【0059】
また、図12は、アナログメモリブロックにCCDを利用した場合の構成例を示している。ここで、CCD1〜CCD4は垂直転送用のCCDアレイ、CCD5は水平転送用のCCDアレイである。
【0060】
このように、画素群から切り離してメモリ群を別途に一括して設けて、画素群における各画素D11〜D34のセンサ信号Voをメモリ群に転送して一時蓄積したうえで、そのメモリ群から各対応する画素のセンサ信号Voを時系列的に読み出すようにすると、メモリ群全体のしゃ光を効果的に行わせることが可能になり、グローバルシャッタ機能をより完全に発揮させることができるようになる。
【0061】
その場合、図13および図14に示すように、基板11上に画素群Aとメモリ群Bとが並設されたものにあって、メモリ群Bの部分を充分に覆うようにしゃ光層12を設けることができるようになる。
【0062】
したがって、結像レンズ13を介して画素群A上に光Lが入射するようにする場合、そのレンズ系では周縁部の像が歪むためにその画素群Aよりも広い領域にわたって光Lを入射させる必要があるが、メモリ群Bはしゃ光層12によって効果的にしゃ光されることになる。
【0063】
図15では、側方から光が入射することがないように、メモリ群Bの側方をも覆うようなしゃ光層12′を設けるようにしている。
【0064】
しゃ光層12または12′としては、アルミニウム、タングステン、金、ニッケル、クロム等の金属材料が用いられるが、その他に成膜可能なしゃ光性を有する材料が広く用いられる。また、成膜以外に、塗布やスクリーン印刷などによって形成することも可能である。
【0065】
また、しゃ光層を設ける以外に、基板11上に画素群Aとメモリ群Bとが並設されたものをパッケージに収納する際に、そのパッケージに画素群Aの部分に光が入射する窓を設けて、メモリ群Bの部分がそのパッケージによって覆われるようにしてもよい。
【0066】
【効果】
以上、本発明によれば、低輝度から高輝度にわたってダイナミックレンジの広いセンサ信号を得ることができるように対数出力特性をもたせた光センサ回路を画素に用いたイメージセンサにあって、グローバルシャッタ機能をもたせるために各画素のセンサ信号をそれぞれ一時的に蓄積するメモリを各画素から切り離して一括して設けて、そのメモリ群の全体をしゃ光することにより各メモリのしゃ光を効果的に行わせることができ、特に高輝度の入射光に対して充分なしゃ光性能を発揮して、各メモリから正規な各画素のセンサ信号を読み出すことができるという利点を有している。
【図面の簡単な説明】
【図1】イメージセンサにおける画素単位となる対数出力特性をもった光センサ回路の一般的な回路構成例を示す電気回路図である。
【図2】その光センサ回路において初期化手段をとったときの各部信号のチイムチャートである。
【図3】その光センサ回路における初期化手段をとったときの入射光の輝度に対するセンサ信号の出力特性を示す図である。
【図4】光センサ回路を画素単位に用いたイメージセンサの基本的な構成例を示すブロック図である。
【図5】図4に示すイメージセンサにおける各部信号のタイムチャートである。
【図6】本発明によるグローバルシャッタ機能をもたせたイメージセンサの一構成例を示すブロック図である。
【図7】図6に示すイメージセンサにおける各部信号のタイムチャートである。
【図8】図6に示すイメージセンサにおいてメモリ群から各画素のセンサ信号を読み出す際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートである。
【図9】図6に示すイメージセンサにおいてメモリ群に各画素のセンサ信号を書き込む際にインターレス走査を行わせるようにしたときの各部駆動信号のタイムチャートである。
【図10】本発明によるグローバルシャッタ機能をもたせたイメージセンサの他の構成例を示すブロック図である。
【図11】本発明によるグローバルシャッタ機能をもたせたイメージセンサのさらに他の構成例を示すブロック図である。
【図12】本発明によるグローバルシャッタ機能をもたせたイメージセンサのさらに他の構成例を示すブロック図である。
【図13】基板上に本発明によるイメージセンサにおける画素群とメモリ群とを並設して、メモリ群の部分をしゃ光層によって覆った状態を示す斜視図である。
【図14】メモリ群の部分をしゃ光層によって覆った状態の一例を示す部分的な正断面図である。
【図15】メモリ群の部分をしゃ光層によって覆った状態の他の例を示す部分的な正断面図である。
【図16】従来のCCDイメージセンサにおける電荷蓄積部分をしゃ光層によって覆ったときの部分的な一構成例を示す正断面図である。
【図17】従来のCCDイメージセンサにおける電荷蓄積部分をしゃ光層によって覆ったときの部分的な他の構成例を示す正断面図である。
【符号の説明】
1 画素群用の画素行選択回路
2 画素選択回路
3 スイッチ回路
4 ゲート電圧VG用電源
5 電圧切換回路
6 ドレイン電圧VD用電源
7 タイミング発生回路
8 スイッチ回路
9 メモリ群用の画素行選択回路
10 バッファ回路
12 しゃ光層
12′ しゃ光層
A 画素群
B メモリ群
Claims (4)
- 入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力する光センサ回路からなる画素をマトリクス状に配設し、その画素群における各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにおいて、各画素のセンサ信号を画素群に対応してしゃ光エリアに設けたメモリ群に転送して、各対応するメモリ要素に一時的に蓄積する手段を設けたことを特徴とするイメージセンサ。
- メモリ群は、その上に形成されたしゃ光層によってしゃ光されていることを特徴とする請求項1の記載によるイメージセンサ。
- メモリ群は、その表面がイメージセンサのパッケージ枠によって覆われてしゃ光されていることを特徴とする請求項1の記載によるイメージセンサ。
- 予め光センサ回路における対数特性変換用のトランジスタのドレイン電圧を定常値よりも低い値に切り換えて、光電変換素子の寄生容量に蓄積された電荷を排出して初期化する手段を設け、その初期化に要する時間と同じ時間をもって画素群における各画素のセンサ信号をメモリ群に転送させるようにしたことを特徴とする請求項1の記載によるイメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185794A JP2004357261A (ja) | 2003-05-26 | 2003-05-26 | イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185794A JP2004357261A (ja) | 2003-05-26 | 2003-05-26 | イメージセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004357261A true JP2004357261A (ja) | 2004-12-16 |
Family
ID=34055363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185794A Pending JP2004357261A (ja) | 2003-05-26 | 2003-05-26 | イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004357261A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212549A (ja) * | 2008-02-29 | 2009-09-17 | Toyo Inspections Kk | 撮像装置 |
JP2009223201A (ja) * | 2008-03-18 | 2009-10-01 | Nippon Hoso Kyokai <Nhk> | 立体撮像装置および立体表示装置 |
US8298853B2 (en) | 2010-08-10 | 2012-10-30 | International Business Machines Corporation | CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture |
JP2014195112A (ja) * | 2005-06-02 | 2014-10-09 | Sony Corp | 半導体イメージセンサ・モジュール及びその製造方法 |
US9673249B2 (en) | 2005-03-07 | 2017-06-06 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
-
2003
- 2003-05-26 JP JP2003185794A patent/JP2004357261A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9673249B2 (en) | 2005-03-07 | 2017-06-06 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
JP2014195112A (ja) * | 2005-06-02 | 2014-10-09 | Sony Corp | 半導体イメージセンサ・モジュール及びその製造方法 |
US9955097B2 (en) | 2005-06-02 | 2018-04-24 | Sony Corporation | Semiconductor image sensor module and method of manufacturing the same |
US10129497B2 (en) | 2005-06-02 | 2018-11-13 | Sony Corporation | Semiconductor image sensor module and method of manufacturing the same |
US10594972B2 (en) | 2005-06-02 | 2020-03-17 | Sony Corporation | Semiconductor image sensor module and method of manufacturing the same |
US10645324B2 (en) | 2005-06-02 | 2020-05-05 | Sony Corporation | Semiconductor image sensor module and method of manufacturing the same |
US11228728B2 (en) | 2005-06-02 | 2022-01-18 | Sony Group Corporation | Semiconductor image sensor module and method of manufacturing the same |
US11722800B2 (en) | 2005-06-02 | 2023-08-08 | Sony Group Corporation | Semiconductor image sensor module and method of manufacturing the same |
JP2009212549A (ja) * | 2008-02-29 | 2009-09-17 | Toyo Inspections Kk | 撮像装置 |
JP2009223201A (ja) * | 2008-03-18 | 2009-10-01 | Nippon Hoso Kyokai <Nhk> | 立体撮像装置および立体表示装置 |
US8298853B2 (en) | 2010-08-10 | 2012-10-30 | International Business Machines Corporation | CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8964077B2 (en) | Solid-state imaging device, method for driving the same, and imaging device | |
AU713290B2 (en) | Local autoadaptive optical sensor | |
TWI386046B (zh) | 固態成像器件、驅動其之方法、用於其之信號處理方法以及成像裝置 | |
CN108886049B (zh) | 成像装置、驱动方法和电子设备 | |
US9432602B2 (en) | Solid-state imaging device, driving method, and electronic device | |
US20060103749A1 (en) | Image sensor and pixel that has switchable capacitance at the floating node | |
US7675015B2 (en) | CMOS image sensor with boosted voltage signal and related method of operation | |
US6157016A (en) | Fast CMOS active-pixel sensor array readout circuit with predischarge circuit | |
US6049357A (en) | Image pickup apparatus including signal accumulating cells | |
US8547452B2 (en) | Image processing apparatus, image processing method, and image processing program | |
JP2000059688A (ja) | 光電変換装置 | |
JP2002204398A (ja) | イメージセンサ | |
JP2003046864A (ja) | 固体撮像装置およびその駆動方法 | |
JP2006148328A (ja) | 固体撮像装置 | |
WO2007078960A2 (en) | Image sensor array with ferroelectric element and method therefor | |
JP2004357261A (ja) | イメージセンサ | |
JP2006217421A (ja) | 固体撮像装置 | |
JP3882129B2 (ja) | イメージセンサの出力補正装置 | |
US7474346B2 (en) | Image processing device and method for reading image signal from a matrix type solid state image-pickup element | |
JP3782327B2 (ja) | 固体撮像装置およびその駆動方法 | |
US7324146B2 (en) | Image processing device, image processing method and solid-state image-pickup device | |
JP4019250B2 (ja) | フォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法 | |
US20040183933A1 (en) | Image-processing device and processing method thereof | |
US7080785B2 (en) | Image-processing device, image-processing method and solid-state image-pickup device | |
JP2011061523A (ja) | Mos型イメージセンサ、mos型イメージセンサの駆動方法、撮像装置、撮像方法 |