JP2004356670A - Pll回路、通信装置及びpll回路の周波数調整方法 - Google Patents
Pll回路、通信装置及びpll回路の周波数調整方法 Download PDFInfo
- Publication number
- JP2004356670A JP2004356670A JP2003148312A JP2003148312A JP2004356670A JP 2004356670 A JP2004356670 A JP 2004356670A JP 2003148312 A JP2003148312 A JP 2003148312A JP 2003148312 A JP2003148312 A JP 2003148312A JP 2004356670 A JP2004356670 A JP 2004356670A
- Authority
- JP
- Japan
- Prior art keywords
- pll circuit
- frequency
- controlled oscillator
- charge pump
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004891 communication Methods 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000009966 trimming Methods 0.000 description 26
- 230000010355 oscillation Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
- B28B7/00—Moulds; Cores; Mandrels
- B28B7/34—Moulds, cores, or mandrels of special material, e.g. destructible materials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F3/00—Sewer pipe-line systems
- E03F3/04—Pipes or fittings specially adapted to sewers
- E03F3/046—Open sewage channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】コントロール電圧端子125を備えた電圧制御発振器12と、チャージポンプ17と、ループフィルタ18とを有し、チャージポンプ17の出力をループフィルタ18を介してコントロール電圧端子125に接続して構成されたPLL回路11において、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点をグランドGNDに接続し、電圧制御発振器12の周波数調整後に接続点A部、B部、C部をグランドから切り離す手段を設けた。この手段は、配線電極、ジャンパーチップ、ジャンパー線、ジャンパーピン半田等からなる。
【選択図】 図3
Description
【発明の属する技術分野】
本発明はPLL回路、これを用いた通信装置及びPLL回路の周波数調整方法に関する。
【0002】
【従来の技術】
通信機器用に用いられるPLLシンセサイザーモジュールの回路構成は、電圧制御発振器(VCO:Voltage Controlled Osillator)と、ループフィルタ回路と、チャージポンプや位相比較器からなるPLL(phase locked loop)IC部で構成される。
【0003】
図1は、従来例1の電圧制御発振器における周波数トリミング方法について説明するための図である。まず、電圧制御発振器への電源供給を行い(ステップ101)、PLLICへ電源の供給を行う(ステップ102)。次に、PLLICへ設定周波数の命令信号をセットする(ステップ103)。電圧制御発振器が目標周波数でない場合(ステップ103)、電圧制御発振器の共振回路部におけるコンデンサC部またはインダクタンスL部をトリミングすることにより周波数の微調整を行う(ステップ104)。このように、従来の周波数調整においては、PLLICを動作させて周波数トリミングを行い目的の周波数に合わせ込んでいく方法が一般的であった。
【0004】
しかし、PLLICを動作させて周波数トリミングを行う場合は、PLLICのチャージポンプを介して電圧制御発振器の周波数制御端子に制御電圧を印加して目標の周波数になるまでPLLICを動作させながら周波数トリミングを行うため、周波数トリミングに時間がかかり、トリミング工程時間を短縮することができなかった。
【0005】
図2は特許文献1記載のPLL回路を説明するための図である。図2に示すように、従来のPLL回路10は、発振周波数調整機構であるトリミングエリア2cおよびコントロール電圧端子2dを備えた電圧制御発振器2と、チャージポンプ7と、ループフィルタ8と、発振器3と、分周器4、5、位相比較器6とを有し、チャージポンプ7の出力をループフィルタ8を介してコントロール電圧端子2dに接続して構成され、チャージポンプ7の出力端からループフィルタ8の内部を含んでコントロール電圧端子2dまでの経路に、コントロール電圧端子2dに予測可能な値の直流電圧を印加する電圧印加手段11aないし11eのいずれかを設け、電圧印加手段11a〜11eからコントロール電圧端子2dに所定の直流電圧を印加し、次に、トリミングエリア2cで電圧制御発振器2の発振周波数を調整する。これにより、PLL回路10全体を動作させることなく、その中に含まれる電圧制御発振器2の発振周波数を少ない設備で速く調整することのできるというものである。
【0006】
【特許文献1】
特開2000−183733号公報
【発明が解決しようとする課題】
しかしながら、従来例1の周波数調整方法のように、共振回路部においてインダクタンスL部をトリミングすることによる周波数を微調整する方法では、PLLICを動作させながら周波数トリミングを行い目的の周波数に合わせ込んでいくため、周波数トリミングに時間がかかり、トリミング工程時間の短縮化に寄与することが困難であった。測定機器においても周波数測定器、動作電源、PLLICを制御するために入力信号としてデジタル信号が必要となるため、パソコンなどの制御機器が不可欠であり、更に制御電圧用の専用電源も必要であった。
【0007】
また、特許文献1で説明したように、PLLIC部と電圧制御発振器間に接続されている信号ラインに制御電圧を印加して測定する方法では、電源ノイズの影響を受けやすく、その電源ノイズの影響を極力少なくするためにチャージポンプと電圧制御発振器間の信号ラインのチャージポンプ側に制御電圧を印加して周波数トリミングを行わなければ目標周波数のバラツキを抑えることが困難(電源ノイズの影響)であり、制御電圧が印加される箇所が限定され、更に制御電圧は外部電源から供給されているため、電源ノイズが信号ラインに乗り易いという問題もあった。
【0008】
本発明は、このような従来の問題点に鑑みなされたものであって、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数調整ができるPLL回路、これを用いた通信装置及びPLL回路の周波数調整方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載のPLL回路は、コントロール電圧端子を備えた電圧制御発振器と、チャージポンプと、ループフィルタとを有し、前記チャージポンプの出力を前記ループフィルタを介して前記コントロール電圧端子に接続して構成されたPLL回路において、前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続し、前記電圧制御発振器の周波数調整後に該接続点をグランドから切り離す手段を設けたことを特徴とする。
【0010】
請求項1記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をグランドに接続し、電圧制御発振器の周波数調整後に該接続点をグランドから切り離すようにしたので、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数を調整できる。また、PLLICによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、PLLICのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。
【0011】
また、本発明は、請求項2記載のように、請求項1記載のPLL回路において、前記手段は、前記電圧制御発振器の周波数調整後に切削される配線電極であることを特徴とする。請求項2記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点を配線電極でグランドに接続し、電圧制御発振器の周波数調整後に配線電極を切削することにより、該接続点をグランドから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0012】
また、本発明は、請求項3記載のように、請求項1記載のPLL回路において、前記手段は、ジャンパーチップであることを特徴とする。請求項3記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をジャンパーチップによりグランドに接続し、電圧制御発振器の周波数調整後にジャンパーチップを外すことにより該接続点をグランドから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0013】
また、本発明は、請求項4記載のように、請求項3記載のPLL回路において、前記ループフィルタは、前記チャージポンプの出力端とグランド間に設けられるコンデンサを搭載するためのパターンを備え、該パターンに前記ジャンパーチップを搭載することを特徴する。請求項4記載の発明によれば、ループフィルタは、コンデンサを搭載するためのパターンを備え、このパターンにジャンパーチップを搭載するようにしたので、別途ジャンパーチップ用のパターンを形成する必要がない。
【0014】
また、本発明は、請求項5記載のように、請求項1記載のPLL回路において、前記手段は、ジャンパー線又はジャンパーピンであることを特徴とする。請求項5記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をジャンパー線又はジャンパーピンによりグランドに接続し、電圧制御発振器の周波数調整後にジャンパー線又はジャンパーピンを外すことにより該接続点をグランドから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0015】
また、本発明は、請求項6記載のように、請求項1記載のPLL回路において、前記手段は、半田印刷時に塗布される半田であることを特徴とする。請求項6記載の発明によれば、半田印刷時に塗布される半田は、リフロー時に溶けて電気的に接続される。トリミング後、パッド間を接続している半田を取り去ることにより、接続点をグランドから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0016】
また、本発明は、請求項7記載のように、請求項1から請求項6のいずれか一項に記載のPLL回路において、更に、位相比較器、分周器を有し、前記チャージポンプ、該位相比較器、該分周器を含む回路部の電源ラインと、前記電圧制御発振器の電源ラインを分離したことを特徴とする。請求項7記載の発明によれば、チャージポンプ、位相比較器、分周器を含む回路部の電源ラインと、電圧制御発振器の電源ラインを分離したので、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができるとともに、回路部の破損を防止することができる。
【0017】
また、本発明は、請求項8記載のように、請求項1から請求項7のいずれか一項に記載のPLL回路において、前記電圧制御発振器は、基板上に形成されたインダクタンスと、該インダクタンスに並列接続されたバリキャップダイオードとからなる共振回路部を有することを特徴とする。
【0018】
本発明は、請求項9記載のように、請求項8記載のPLL回路において、前記インダクタンスと前記手段は、基板上の同一平面上に設けられていることを特徴とする。請求項9記載の発明によれば、インダクタンスと手段とが基板上の同一平面上に設けられているので、チャージポンプの出力端からコントロール電圧端子までの経路をグランドに接続し、電圧制御発振器の周波数を調整し、接続点をグランドから切り離す作業を基板の同一平面上で行うことができる。これにより、作業性が向上する。
【0019】
また、請求項10記載の通信装置は、請求項1から請求項9のいずれか一項に記載のPLL回路を用いたことを特徴とする。請求項10記載の発明によれば、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数を調整できる通信装置を提供できる。
【0020】
また、請求項11記載のPLL回路の周波数調整方法は、チャージポンプの出力をループフィルタを介して電圧制御発振器のコントロール電圧端子に接続して構成されたPLL回路の周波数調整方法において、前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続する第1の段階と、前記電圧制御発振器の周波数調整後に、前記接続点を前記グランドから切り離す第2の段階を有することを特徴とする。
【0021】
請求項11記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をグランドに接続し、電圧制御発振器の周波数調整後に接続点をグランドから切り離すようにしたので、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。このため、PLL回路の動作のために必要な測定器機を省略することができる。また、PLL回全体の動作が省けるので、電圧制御発振器の周波数調整時間を短くすることができる。
【0022】
【発明の実施の形態】
以下、本発明を適用した一実施の形態について図面を参照して説明する。図3は、本実施の形態に係るPLL回路のブロック図である。図3に示すように、PLL回路11は、電圧制御発振器12と、分周器14、15、位相比較器16と、チャージポンプ17と、ループフィルタ18とを有する。
PLL回路11には、水晶発振器13が接続されている。
【0023】
電圧制御発振器12は、増幅回路部121と共振回路部122とから構成されている。共振回路部122は、バリキャップダイオード123と、発振周波数を調整するためのインダクタンス124を有する。インダクタンス124は、例えば、基板上に形成され、共振系の一部をなす電極からなり、この電極を削除することによって共振回路部122の共振周波数を変化させ、電圧制御発振器12の発振周波数を調整することができる。
【0024】
電圧制御発振器12は、バリキャップダイオード123に直流電圧を印加して発振周波数を変化させるためのコントロール電圧端子125を備えている。共振回路部122の出力は、増幅回路部121に接続されている。この増幅回路部121の出力、すなわち、電圧制御発振器12の出力は、分周器14に接続される。
【0025】
水晶発振器13は、分周器15を介して位相比較器16に接続されている。位相比較器16の出力端は、チャージポンプ17接続されている。チャージポンプ17の出力端は、ループフィルタ18に接続されている。
【0026】
ループフィルタ18は、チャージポンプ17の出力端とグランド間に設けられたコンデンサC0と、直列接続された抵抗R1とコンデンサC1とを有する。ループフィルタ18の出力端は、電圧制御発振器12のコントロール電圧端子125に接続されている。また、抵抗R1のチャージポンプ17側の接続点は抵抗R2、コンデンサC2を介してグランドに接続されている。コンデンサC2の抵抗R2側の接続点には、電圧制御発振器12のコントロール制御端子125に接続されている。
【0027】
電圧制御発振器12とPLLICへ供給する電源は別電源Vcc1、Vcc2としている。分周器14、15、位相比較器16、チャージポンプ17は、PLLICによって構成される例について説明するがこの構成には限定されない。
【0028】
次に、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点をグランドGNDに接続し、電圧制御発振器12の周波数調整後に該接続点をグランドから切り離す手段の一例について説明する。図3に示す例では、チャージポンプ17の出力端からコントロール電圧端子125までの経路上の接続点A部、B部、C部を接続線19A、19B、19CでグランドGNDに接続した例を示している。
【0029】
接続線19A、19B、19Cは、チャージポンプ17の出力と電圧制御発振回路12のコントロール制御端子124との接続ラインとグランドGNDとの間を接続している。この接続線19は、電圧制御発振器12の周波数調整後に切削される。このように接続点A部、B部、C部のいずれかを、接続線19A、19B、19CでグランドGNDにつないでおき、トリミングをした後に、その結線部である接続線19A、19B、19Cをカットするようにすることにより、PLLIC部を動作させることなく、電圧制御発振器12の周波数調整を行うことができる。
【0030】
なお、図3では、接続線19A、19B、19Cは、接続ライン上の接続点A部、B部、C部に接続されている例を示しているが、チャージポンプ17の出力端からコントロール制御端子間であればいずれの箇所に接続線19を接続してもよい。
【0031】
次に、本実施の形態に係る電圧制御発振器12の発振周波数の調整方法について説明する。まず、PLL回路11の電圧制御発振器12だけに電源を供給し動作させる。分周器14、15、位相比較器16、チャージポンプ17を含むPLLICは動作させない。電圧制御発振器12のコントロール電圧端子125は、接続線19A、19B、19Cのいずれかを介してグランドGNDに接続される。
【0032】
次に、この状態において、電圧制御発振器12のインダクタンス124を切削するなどして電圧制御発振器12の発振周波数を調整する。以上により、1つの手順によって、PLL回路11においては、電圧制御発振器12の発振周波数を調整することができる。このとき、分周器14、15、位相比較器16、チャージポンプ17を含むPLLICは動作していないため、コンピュータなどの制御のための設備が不要になる。また、位相ロックが不要になるため、調整時間が早くなるというメリットもある。
【0033】
次に、PLL回路の要部の構成例について説明する。図4は、PLL回路の要部構成例を説明するための図である。図4は、パッケージ用の基板上に構成されたPLL回路の一部の平面図を示している。
【0034】
図4に示すように、上述したPLL回路11は、パッケージ基板21の上に電圧制御発振器12の周波数トリミング部であるインダクタンス124と、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点とを同一基板上に出して構成している。図4の例では、図3で示した接続点A部が基板上に出ている(図中X)。
【0035】
接続点A部とグランドGND間は、接続線19Aにより接続されている。図4に示す例では、接続線19Aに配線電極を用いている。この配線電極は、電圧制御発振器12の周波数調整後に、図中矢印の箇所で切削されるものである。
【0036】
このように、周波数トリミング部であるインダクタンス124と接続線19Aである配線電極とを、基板21上の同一平面上に設けるようにしたので、チャージポンプ17の出力端からコントロール電圧端子125までの経路をグランドGNDに接続し、電圧制御発振器12の周波数を調整し、接続点A部をグランドGNDから切り離す作業を同一平面上で行うことができる。これにより、作業性が向上する。
【0037】
このように構成されたPLL回路11において、電圧制御発振器12の発振周波数を調整する方法を図5に示す。まず、ステップ201において、電圧制御発振器12に動作電圧を印加する。このとき、接続点A部は、グランドに接続されている。従来では、PLLIC部への電源供給を行っていたが、本実施の形態では、PLLIC部の電源供給は行わない(ステップ202)。
【0038】
ステップ203において、ステップ201の状態で、電圧制御発振器12の周波数が目的の周波数になっていなければ、ステップ204において、電圧制御発振器12の共振回路部122のパターン形成されたインダクタンス124をトリミングすることにより周波数を目標値に合わせる。このとき、PLLIC部には、電源供給がされていないため、PLLICは動作していない。
【0039】
ステップ203において、電圧制御発振器12の周波数が目的の周波数に調整されている場合には、ステップ205に進む。ステップ205において、トリミングが完了した後、接続点A部とグランドGNDを接続する接続線19である配線電極を切削してトリミングを終了し、次工程の製品試験へと進む。
【0040】
この周波数調整によれば、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。また、PLLICによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、PLLICのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。また、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加していたが、本実施の形態によれば、個別に直流電圧を印加する必要はない。
【0041】
次に、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点をグランドGNDに接続し、電圧制御発振器12の周波数調整後に該接続点をグランドGNDから切り離す他の手段について説明する。
【0042】
図4では、この手段として配線電極を用いた例について説明したが、ここでは、この手段としてジャンパーチップを用いた例について説明する。チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点を上述の配線電極に代えて、ジャンパーチップによりグランドGNDに接続し、電圧制御発振器12の周波数調整後にジャンパーチップを外すことにより該接続点をグランドGNDから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0043】
このジャンパーチップは、図3で示したループフィルタ18に設けられたコンデンサC0を搭載するためのパターンに搭載するようにしてもよい。コンデンサC0を搭載するためのパターンにジャンパーチップを搭載することにより、別途ジャンパーチップ用のパターンを形成する必要がなくなる。なお、コンデンサC0はトリミング調整後に搭載すればよい。
【0044】
このように構成されたPLL回路11において、電圧制御発振器12の発振周波数を調整する方法を図6に示す。まず、ステップ301において、電圧制御発振器12の電源供給ラインに電源を供給し、回路を動作させる。このとき、接続点A部は、グランドGNDに接続されている。従来では、PLLIC部への電源供給を行っていたが、本実施の形態では、PLLIC部への電源供給は行わない(ステップ302)。
【0045】
ステップ303において、ステップ301の状態で、電圧制御発振器12の周波数が目的の周波数になっていなければ、ステップ304において、電圧制御発振器12の共振回路部122のパターン形成されたインダクタンス124をトリミングすることにより周波数を目標値に合わせる。このとき、PLLIC部には、電源供給がされていないため、PLLICは動作していない。ステップ303において、電圧制御発振器12の周波数が目的の周波数に調整されている場合には、ステップ305に進む。
【0046】
ステップ305において、トリミングが完了した後、接続点A部とグランドGNDを接続するジャンパーチップを外してトリミングを終了し、次工程の製品試験へと進む。この周波数調整によれば、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【0047】
また、PLLICによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、PLLICのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。また、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加していたが、本実施の形態では、個別に直流電圧を印加する必要はない。
【0048】
次に、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点をグランドGNDに接続し、電圧制御発振器12の周波数調整後に該接続点をグランドGNDから切り離す他の手段について説明する。
【0049】
上記ではこの手段として配線電極とジャンパーチップを用いた例について説明したが、この手段としてジャンパー線やジャンパーピンを用いることもできる。
チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点を上述の配線電極やジャンパーチップに代えて、ジャンパー線又はジャンパーピンによりグランドGNDに接続し、電圧制御発振器12の周波数調整後にジャンパー線又はジャンパーピンを外すことにより該接続点をグランドGNDから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0050】
なお、ジャンパー線、ジャンパーピンをグランドGNDに接続するには、専用のパッドを設けるか、専用のコネクタを設けて使用することで実現することができる。このように構成されたPLL回路11において、電圧制御発振器12の発振周波数を調整する方法は、上述したジャンパーチップの場合と同様であるため、その説明を省略する。
【0051】
次に、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点をグランドGNDに接続し、電圧制御発振器12の周波数調整後に該点をグランドGNDから切り離す他の手段について説明する。上記では、この手段として配線電極、ジャンパーチップ、ジャンパー線及びジャンパーピンを用いた例について説明したが、ここでは、この手段として半田印刷時に塗布される半田を用いて構成する例について説明する。
【0052】
チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点を上述の配線電極等に代えて、半田を用いることにより、半田印刷時に塗布された半田は、リフロー時に解けてグランドGNDに接続することができる。電圧制御発振器12の周波数調整後にパット間を接続している半田を取り去ることにより、接続点をグランドGNDから切り離すことができる。これにより、PLL回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【0053】
このように構成されたPLL回路11において、電圧制御発振器12の発振周波数を調整する方法を図7に示す。まず、ステップ401において、電圧制御発振器12の電源供給ラインに電源を供給し、回路を動作させる。このとき、接続点A部は、半田によりグランドGNDに接続されている。従来では、PLLIC部へ電源の供給を行っていたが、本実施の形態では、PLLIC部への電源供給は行わない(ステップ402)。
【0054】
ステップ403において、ステップ401の状態で、電圧制御発振器12の周波数が目的の周波数になっていなければ、ステップ404において、電圧制御発振器12の共振回路部122のパターン形成されたインダクタンス124をトリミングすることにより周波数を目標値に合わせる。このとき、PLLIC部には、電源供給がされていないため、PLLICは動作していない。
【0055】
ステップ403において、電圧制御発振器12の周波数が目的の周波数に調整されている場合には、ステップ405に進む。ステップ405において、トリミングが完了した後、接続点A部とグランドGNDを接続する半田を取り去ることにより、接続点A部はグランドGNDから切り離される。これにより、トリミングを終了し、次工程の製品試験へと進む。この周波数調整によれば、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【0056】
また、PLLICによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、PLLICのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。さらに、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加するようにしていたが、本実施の形態では、個別に直流電圧を印加する必要はない。
【0057】
上述では、チャージポンプ17の出力端からコントロール電圧端子125までの経路のいずれかの点をグランドGNDに接続し、電圧制御発振器12の周波数調整後に該接続点をグランドGNDから切り離す手段として、配線電極、ジャンパーチップ、ジャンパー線、ジャンパーピン及び半田を例にとって説明したが、この手段はこれらに限定されるものではない。
【0058】
次に、上記PLL回路を用いた通信装置について説明する。図8は、本実施の形態に係る通信装置のブロック図であり、図3で示したPLL回路11を用いたものである。図8に示すように、通信装置40は、アンテナ41、アンテナスイッチ42、低雑音アンプ(LNA)43、ミキサ44、PLLシンセサイザ45、IFアンプ46、AFアンプ47、スピーカ48、マイクロコントローラ・ユニット(MCU)49、ディスプレイ50、電源51、コントロールキー52、マイクロホン53、AFアンプ54、ミキサ55、PLLシンセサイザ56、パワーモジュール57、温度補償回路付き水晶発振器(TCXO)58を有する。
【0059】
PLLシンセサイザ45、56は、上述したVCO12、PLLIC、ループフィルタ18有する。アンテナ41は、アンテナスイッチ42、LNA43を介してミキサ44に接続されている。また、PLLモジュール45もミキサ44に接続されている。ミキサ44の出力は、IFアンプ46、AFアンプ47を介してスピーカ48に接続されている。
【0060】
アンテナ41で受信したRF信号は、LNA43で不要な信号が除去されて、ミキサ44に入力される。一方、PLLモジュール45で発生したローカル信号もミキサ44に入力される。ミキサ44においては、入力された2つの信号をミキシングしてその差の周波数信号IFを出力する。ミキサ44から出力されたIF信号は、IFアンプ46、AFアンプ47で増幅されてスピーカ48に入力される。
【0061】
一方、マイクロホン53は、AFアンプ54を介してミキサ55に接続されている。また、PLLモジュール56もミキサ55に接続されている。ミキサ55の出力は、パワーモジュール57、アンテナスイッチ42を介してアンテナ41に接続されている。マイクロホン53からの信号は、AFアンプ54で増幅されて、ミキサ55に入力される。
【0062】
一方、PLLモジュール56で発生したローカル信号もミキサ55に入力される。ミキサ55においては、入力された2つの信号をミキシングしてその差の周波数信号を出力し、ミキサ55から出力された信号は、パワーモジュール57、アンテナスイッチ42を介してアンテナ41から外部へ送信される。PLL回路11を用いたPLLモジュール45、56から正確な周波数の信号が出力されるため、ミキサ44、55から出力される信号の周波数も正確なものとなる。
【0063】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0064】
【発明の効果】
以上説明したように、本発明によれば、電源ノイズの影響を受けずに、PLL回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【0065】
【図面の簡単な説明】
【図1】従来の電圧制御発振器における周波数トリミング方法について説明するための図である。
【図2】他の従来のPLL回路を説明するための図である。
【図3】本実施の形態に係るPLL回路のブロック図である。
【図4】本実施の形態に係るPLL回路の要部構成例を説明するための図である。
【図5】本実施の形態に係る電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図6】他の電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図7】他の電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図8】本実施の形態に係る通信装置のブロック図である。
【符号の説明】
11 PLL回路
12 電圧制御発振器
13 水晶発振器
14、15 分周器
16 位相比較器
17 チャージポンプ
18 ループフィルタ
Claims (11)
- コントロール電圧端子を備えた電圧制御発振器と、チャージポンプと、ループフィルタとを有し、前記チャージポンプの出力を前記ループフィルタを介して前記コントロール電圧端子に接続して構成されたPLL回路において、
前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続し、前記電圧制御発振器の周波数調整後に該接続点をグランドから切り離す手段を設けたことを特徴とするPLL回路。 - 前記手段は、前記電圧制御発振器の周波数調整後に切削される配線電極であることを特徴とする請求項1記載のPLL回路。
- 前記手段は、ジャンパーチップであることを特徴とする請求項1記載のPLL回路。
- 前記ループフィルタは、前記チャージポンプの出力端とグランド間に設けられるコンデンサを搭載するためのパターンを備え、該パターンに前記ジャンパーチップを搭載することを特徴する請求項3記載のPLL回路。
- 前記手段は、ジャンパー線又はジャンパーピンであることを特徴とする請求項1記載のPLL回路。
- 前記手段は、半田印刷時に塗布される半田であることを特徴とする請求項1記載のPLL回路。
- 前記PLL回路は更に、位相比較器、分周器を有し、前記チャージポンプ、該位相比較器、該分周器を含む回路部の電源ラインと、前記電圧制御発振器の電源ラインを分離したことを特徴とする請求項1から請求項6のいずれか一項に記載のPLL回路。
- 前記電圧制御発振器は、基板上に形成されたインダクタンスと、該インダクタンスに並列接続されたバリキャップダイオードとからなる共振回路部を有することを特徴とする請求項1から請求項7のいずれか一項に記載のPLL回路。
- 前記インダクタンスと前記手段は、基板上の同一平面上に設けられていることを特徴とする請求項8記載のPLL回路。
- 請求項1から請求項9のいずれか一項に記載のPLL回路を用いたことを特徴とする通信装置。
- チャージポンプの出力をループフィルタを介して電圧制御発振器のコントロール電圧端子に接続して構成されたPLL回路の周波数調整方法において、
前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続する第1の段階と、
前記電圧制御発振器の周波数調整後に、前記接続点を前記グランドから切り離す第2の段階を有することを特徴とするPLL回路の周波数調整方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148312A JP2004356670A (ja) | 2003-05-26 | 2003-05-26 | Pll回路、通信装置及びpll回路の周波数調整方法 |
US10/852,092 US7095286B2 (en) | 2003-05-26 | 2004-05-25 | PLL circuit, communication apparatus equipped with PLL circuit, and frequency adjustment method |
KR1020040037417A KR100571943B1 (ko) | 2003-05-26 | 2004-05-25 | Pll 회로, 통신 장치 및 pll 회로의 주파수 조정 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148312A JP2004356670A (ja) | 2003-05-26 | 2003-05-26 | Pll回路、通信装置及びpll回路の周波数調整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356670A true JP2004356670A (ja) | 2004-12-16 |
Family
ID=33508180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003148312A Pending JP2004356670A (ja) | 2003-05-26 | 2003-05-26 | Pll回路、通信装置及びpll回路の周波数調整方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7095286B2 (ja) |
JP (1) | JP2004356670A (ja) |
KR (1) | KR100571943B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007019056A2 (en) * | 2005-08-04 | 2007-02-15 | The Regents Of The University Of California | Tunable artificial dielectrics |
TWI326438B (en) * | 2005-12-02 | 2010-06-21 | Chimei Innolux Corp | Startup circuit and backlight control circuit |
US8674753B2 (en) * | 2008-06-03 | 2014-03-18 | Texas Instruments Incorporated | Systems and methods for cancelling phase-locked loop supply noise |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648744A (en) * | 1995-12-22 | 1997-07-15 | Microtune, Inc. | System and method for voltage controlled oscillator automatic band selection |
JP3498608B2 (ja) | 1998-12-21 | 2004-02-16 | 株式会社村田製作所 | Pll回路およびそれを用いた通信装置およびpll回路の周波数調整方法 |
DE10134640B4 (de) * | 2001-07-17 | 2005-07-14 | Texas Instruments Deutschland Gmbh | PLL-Schaltung und Verfahren zur automatischen Einstellung ihrer Ausgangsfrequenz |
US6750750B2 (en) * | 2001-12-28 | 2004-06-15 | Chartered Semiconductor Manufacturing Ltd. | Via/line inductor on semiconductor material |
-
2003
- 2003-05-26 JP JP2003148312A patent/JP2004356670A/ja active Pending
-
2004
- 2004-05-25 US US10/852,092 patent/US7095286B2/en not_active Expired - Fee Related
- 2004-05-25 KR KR1020040037417A patent/KR100571943B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040251974A1 (en) | 2004-12-16 |
KR20040101935A (ko) | 2004-12-03 |
KR100571943B1 (ko) | 2006-04-18 |
US7095286B2 (en) | 2006-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6788158B2 (en) | Piezoelectric oscillator, method of producing the same, and electronic device using the piezoelectric oscillator | |
JP2004356670A (ja) | Pll回路、通信装置及びpll回路の周波数調整方法 | |
JP3854912B2 (ja) | 発振回路 | |
JP3498608B2 (ja) | Pll回路およびそれを用いた通信装置およびpll回路の周波数調整方法 | |
US8547183B2 (en) | Voltage controlled oscillator | |
JP3721901B2 (ja) | 多出力発振装置 | |
US20160087583A1 (en) | Oscillator, Electronic Apparatus, and Moving Object | |
US6741138B2 (en) | Multiple output crystal oscillator | |
US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
JP2001274623A (ja) | 発振器、通信装置および発振器の製造方法 | |
JP2004201197A (ja) | 駆動回路および通信装置 | |
WO2006127817A2 (en) | Oscillator coupling to reduce spurious signals in receiver circuits | |
JP3957313B2 (ja) | Fm送信機 | |
KR20020078413A (ko) | 이동통신 단말기의 스퓨리어스 제거장치 | |
JP2005026828A (ja) | 発振器とこれを用いた電子機器 | |
JP2006352569A (ja) | Pll回路装置 | |
JP2002171134A (ja) | Ic回路及びこれを用いた圧電発振器 | |
JP2002368537A (ja) | 高周波発振器およびそれを用いた通信装置 | |
KR200261462Y1 (ko) | 무선 통신기기의 고주파 변환 모듈 | |
JP3957314B2 (ja) | Fm送信機 | |
JP3957312B2 (ja) | Fm送信機 | |
JP2006081227A (ja) | Fm送信機 | |
JP2008010982A (ja) | 半導体集積回路及び通信装置 | |
JP2005102323A (ja) | 発振装置 | |
WO2004042914A1 (ja) | 水晶発振器および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080423 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080815 |