JP2004355028A - Electrooptical device and projection type display device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To display an image of high quality by increasing light-proof while suppressing an increase in the film thickness of a light blocking film as to an electrooptical device such as a liquid crystal device. <P>SOLUTION: The electrooptical device has on a TFT array substrate (10) pixel electrodes (9a), TFTs (30) connected thereto, and holding capacitors (70) which face the TFTs (30) and is each composed of a dielectric film and a couple of light absorbing capacitive electrodes arranged across the dielectric film, and then a channel area is shielded double from light. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）を、基板上の積層構造中に備えた形式の電気光学装置の技術分野に属する。   The present invention belongs to a technical field of an electro-optical device of an active matrix driving system, and particularly, an electric type in which a thin film transistor for pixel switching (hereinafter, appropriately referred to as a TFT) is provided in a laminated structure on a substrate. Belongs to the technical field of optical devices.

ＴＦＴアクティブマトリクス駆動形式の電気光学装置では、各画素に設けられた画素スイッチング用ＴＦＴのチャネル領域に入射光が照射されると光による励起で電流が発生してＴＦＴの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴの上を通過すると共にＡｌ（アルミニウム）等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。   In an electro-optical device of a TFT active matrix driving type, when incident light is applied to a channel region of a pixel switching TFT provided in each pixel, a current is generated by excitation by light and the characteristics of the TFT change. In particular, in the case of an electro-optical device for a light valve of a projector, since the intensity of incident light is high, it is important to shield the channel region of the TFT and its peripheral region from incident light. Therefore, conventionally, the channel region and its periphery are formed by a light-shielding film that defines an opening region of each pixel provided on the counter substrate, or by a data line that passes over the TFT and is made of a metal film such as Al (aluminum). It is configured to shield the area from light.

また特開平９−３３９４４号公報には、屈折率が大きいａ−Ｓｉ（アモルファスシリコン）から形成された遮光膜で、チャネル領域に入射する光を減少させる技術が開示されている。   Japanese Patent Application Laid-Open No. 9-33944 discloses a technique of reducing light incident on a channel region by using a light-shielding film formed of a-Si (amorphous silicon) having a large refractive index.

しかしながら、対向基板上やＴＦＴアレイ基板上に遮光膜を形成する技術によれば、一般に０．１〜０．０１％程度の光透過率を持つ遮光膜が、Ｔｉ（チタン）やＷＳｉ（タングステンシリサイド）から形成される。或いは、ＴＦＴアレイ基板上のデータ線で遮光膜を兼ねる技術によれば、一般に０．０１％程度の光透過率を持つ遮光膜が、Ａｌから形成される。これに対して、プロジェクタ用途の光源の光は、およそ１０Ｍ（メガ）ルクスである。ここで本願発明者の研究によれば、ＴＦＴでは、１０００ルクス程度で、５Ｅ−１１［Ａ］程度の光リーク電流が生じる。従って、特に近年の表示画像の高品位化という一般的要請に沿うべく電気光学装置の高精細化或いは画素ピッチの微細化を図るに連れて、上述の如き遮光膜ではこれを透過する僅かな光に起因する光リーク電流の発生、即ちトランジスタ特性の変化が表示画面上における画質の劣化として視認可能な程度まで顕在化しまうという問題点がある。   However, according to the technology of forming a light-shielding film on a counter substrate or a TFT array substrate, a light-shielding film having a light transmittance of about 0.1 to 0.01% is generally formed of Ti (titanium) or WSi (tungsten silicide). ). Alternatively, according to the technology in which a data line on a TFT array substrate also serves as a light-shielding film, a light-shielding film generally having a light transmittance of about 0.01% is formed from Al. On the other hand, the light of the light source for projector use is about 10 M (mega) lux. Here, according to the study of the present inventor, a light leakage current of about 5E-11 [A] occurs at about 1000 lux in the TFT. Accordingly, as the electro-optical device is made finer or the pixel pitch is made finer in order to meet the recent general demand for higher quality of the display image, a small amount of light transmitted through the light shielding film as described above is used. Therefore, there is a problem that the occurrence of light leakage current due to the above, that is, the change in the transistor characteristics becomes visible to the extent that the deterioration of the image quality on the display screen can be visually recognized.

この対策として、遮光膜やデータ線を厚くして遮光性能を高めることが考えられるが、これらを厚くしたのでは、基板上の積層構造内にストレスが極度に発生し、基板の反り、その成膜やエッチング処理の処理時間の増大等、実践上は様々な問題が生じる。   As a countermeasure, it is conceivable to increase the light-shielding performance by increasing the thickness of the light-shielding film and data lines. Various problems arise in practice, such as an increase in the processing time of the film and the etching process.

また特開平９−３３９４４号公報に記載の技術によれば、ａ−Ｓｉの透過率は上記Ｔｉ、ＷＳｉ、Ａｌ等と比べても遥かに高い。このため、このようなａ−Ｓｉから形成された遮光膜では、電気光学装置の高精細化或いは画素ピッチの微細化を図る中で、特にプロジェクタ用途の光源の光を十分に遮光することは一層困難になるという問題点がある。   According to the technique described in JP-A-9-33944, the transmittance of a-Si is much higher than that of Ti, WSi, Al or the like. For this reason, with the light-shielding film formed of such a-Si, it is still more difficult to sufficiently shield light from a light source for a projector, in particular, while achieving higher definition of an electro-optical device or finer pixel pitch. There is a problem that it becomes difficult.

本発明は上述の問題点に鑑みなされたものであり、遮光膜の膜厚増加を抑えつつ、耐光性に優れており高品位の画像表示が可能な電気光学装置を提供することを課題とする。   The present invention has been made in view of the above problems, and has as its object to provide an electro-optical device which is excellent in light resistance and capable of displaying a high-quality image while suppressing an increase in the thickness of a light-shielding film. .

本発明の電気光学装置は上記課題を解決するために、一対の基板と、前記一対の基板で挟持された電気光学物質と、前記一方の基板に、マトリクス状に配置された画素電極と、前記画素電極に電気的に接続された薄膜トランジスタと、前記薄膜トランジスタに対向し、誘電体膜とこの誘電体膜を挟む一対の光吸収性の容量電極とでなる保持容量とを備えることを特徴とする。   In order to solve the above problem, the electro-optical device of the present invention includes a pair of substrates, an electro-optical material sandwiched between the pair of substrates, and the one of the substrates, pixel electrodes arranged in a matrix, A thin film transistor electrically connected to the pixel electrode, and a storage capacitor facing the thin film transistor and including a dielectric film and a pair of light-absorbing capacitor electrodes sandwiching the dielectric film are provided.

本発明の電気光学装置によれば、一対の光吸収性の容量電極により、基板側から薄膜トランジスタの脇を抜けて遮光層の内面に至る光（即ち、当該電気光学装置の裏面反射光や、複数の電気光学装置をライトバルブとして構成した複板式のプロジェクタにおいて他の電気光学装置から出射され合成光学系を突き抜けてくる光等の戻り光）は、吸収される。従って、薄膜トランジスタのチャネル領域に到達する光を低減できる。   According to the electro-optical device of the present invention, the pair of light-absorbing capacitor electrodes allows light from the substrate side to pass through the thin film transistor and reach the inner surface of the light-shielding layer (that is, light reflected from the back surface of the electro-optical device, a plurality of In a double-panel projector in which the electro-optical device is configured as a light valve, return light such as light emitted from another electro-optical device and penetrating through the synthetic optical system is absorbed. Therefore, light reaching the channel region of the thin film transistor can be reduced.

この結果、遮光膜の膜厚増加を抑えつつ、高い耐光性により薄膜トランジスタの光リークによる特性劣化が低減されており、しかもコントラスト比が高く高品位の画像表示が可能な電気光学装置が実現される。   As a result, it is possible to realize an electro-optical device in which the characteristic deterioration due to light leakage of the thin film transistor is reduced due to high light resistance while suppressing the increase in the thickness of the light-shielding film, and the contrast ratio is high and high-quality image display is possible. .

本発明の電気光学装置の一の態様では、前記画素電極と前記保持容量との間に前記薄膜トランジスタに対向し、前記薄膜トランジスタに電気的に接続される遮光性のデータ線を備える。   In one aspect of the electro-optical device of the present invention, a light-shielding data line is provided between the pixel electrode and the storage capacitor, the light-shielding data line being opposed to the thin film transistor and electrically connected to the thin film transistor.

この態様によれば、薄膜トランジスタは、データ線により覆われるので、高い遮光性能が得られる。   According to this aspect, since the thin film transistor is covered with the data line, high light-shielding performance can be obtained.

本発明の電気光学装置の他の態様では、データ線の前記薄膜トランジスタ側の面に光吸収層が積層されていてもよい。   In another aspect of the electro-optical device of the present invention, a light absorption layer may be laminated on a surface of the data line on the thin film transistor side.

この態様では、電気光学装置内の内面反射や多重反射の光をデータ線の光吸収層で吸収するので、薄膜トランジスタの光リークによる特性劣化が低減することができる。   In this aspect, since the light of the internal reflection or the multiple reflection in the electro-optical device is absorbed by the light absorbing layer of the data line, the characteristic deterioration due to the light leakage of the thin film transistor can be reduced.

本発明の電気光学装置の他の態様では、前記薄膜トランジスタの前記保持容量と反対側に、前記薄膜トランジスタに対向する下側遮光膜を備える。   In another aspect of the electro-optical device of the present invention, a lower light-shielding film facing the thin-film transistor is provided on a side of the thin-film transistor opposite to the storage capacitor.

このように構成すれば、下側遮光膜により、薄膜トランジスタの下側から来る戻り光に対する遮光を行うことができ、薄膜トランジスタの上下から遮光を行うことができる。尚、下側遮光層は例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものから構成すればよく、下側遮光膜も周辺領域で定電位に落としてもよい。   With this configuration, the lower light-shielding film can shield light from returning light coming from below the thin film transistor, and can shield light from above and below the thin film transistor. The lower light-shielding layer may be made of, for example, a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these, including at least one of high melting point metals such as Ti, Cr, W, Ta, Mo, and Pb. The lower light-shielding film may be configured to have a constant potential in the peripheral region.

本発明の電気光学装置の他の態様では、前記下側遮光膜の前記薄膜トランジスタ側の面に光吸収層が積層されているとよい。   In another aspect of the electro-optical device of the present invention, it is preferable that a light absorption layer is laminated on a surface of the lower light-shielding film on the thin film transistor side.

このように構成すれば、光吸収層により、内面反射を低減できる。   According to this structure, the internal reflection can be reduced by the light absorbing layer.

光吸収層としては、ポリシリコン、アモルファスシリコン、単結晶シリコンのいずれでもよい。特に、薄膜トランジスタのチャネル領域をシリコン膜から構成すれば、当チャネル領域に吸収されやすい周波数成分の光を光吸収層が吸収することになるので好都合である。   The light absorbing layer may be any of polysilicon, amorphous silicon, and single crystal silicon. In particular, when the channel region of the thin film transistor is formed of a silicon film, the light absorption layer absorbs light having a frequency component that is easily absorbed by the channel region, which is advantageous.

本発明の投射型表示装置は上記課題を解決するために、光源と、本発明の電気光学装置でなるライトバルブと、前記光源から発生した光を前記ライトバルブに導光する導光部材と、前記ライトバルブで変調された光を投射する投射光学部材とを備えることを特徴とする。   In order to solve the above-described problems, the projection display device of the present invention includes a light source, a light valve including the electro-optical device according to the present invention, and a light guide member that guides light generated from the light source to the light valve. A projection optical member for projecting light modulated by the light valve.

この態様によれば、電気光学装置内の薄膜トランジスタの光リークの発生を防止できるので、高品位の画像を投射することができる。   According to this aspect, it is possible to prevent the occurrence of light leakage from the thin film transistor in the electro-optical device, so that a high-quality image can be projected.

尚、本発明に係る薄膜トランジスタとしては、走査線の一部からなるゲート電極がチャネル領域の上側に位置する所謂トップゲート型でもよいし、走査線の一部からなるゲート電極がチャネル領域の下側に位置する所謂ボトムゲート型でもよい。また、画素電極の層間位置も、基板上で走査線の上方でも下方でもよい。   Note that the thin film transistor according to the present invention may be a so-called top gate type in which a gate electrode formed of a part of a scanning line is positioned above a channel region, or a gate electrode formed of a part of a scanning line may be positioned below a channel region. , A so-called bottom gate type. Further, the interlayer position of the pixel electrode may be above or below the scanning line on the substrate.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the present invention is applied to a liquid crystal device.

（第１実施形態）
先ず本発明の第１実施形態における電気光学装置の構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 (1st Embodiment)
First, the configuration of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 is a sectional view taken along line AA ′ of FIG. In FIG. 3, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawing.

図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。   In FIG. 1, a plurality of pixels formed in a matrix and constituting an image display area of the electro-optical device according to the present embodiment are each provided with a pixel electrode 9a and a TFT 30 for controlling switching of the pixel electrode 9a. The data line 6a to which an image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. good. Also, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulsed manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 as a switching element for a certain period, the image signals S1, S2,... Write at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are connected to a counter electrode (described later) formed on a counter substrate (described later). For a certain period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit, and in the normally black mode, the light enters according to the voltage applied in each pixel unit Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。   2, a plurality of transparent pixel electrodes 9a (indicated by dotted lines 9a ') are provided in a matrix on a TFT array substrate of the electro-optical device. A data line 6a and a scanning line 3a are provided along each of the boundaries.

また、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する（特に、本実施形態では、走査線３ａは、当該ゲート電極となる部分において幅広に形成されている）。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。尚、走査線３ａはポリシリコンやアモルファスシリコン、単結晶シリコン膜等のシリコン膜や、ポリサイドやシリサイドを用いてもよい。   In addition, the scanning line 3a is arranged so as to face the channel region 1a 'indicated by the hatched region in the semiconductor layer 1a which rises to the right in the figure, and the scanning line 3a functions as a gate electrode (in particular, in the present embodiment) In this case, the scanning line 3a is formed wide in a portion to be the gate electrode). As described above, at the intersections of the scanning lines 3a and the data lines 6a, the pixel switching TFTs 30 in which the scanning lines 3a are opposed to each other as gate electrodes in the channel region 1a 'are provided. Note that the scanning line 3a may use a silicon film such as polysilicon, amorphous silicon, or a single crystal silicon film, or polycide or silicide.

図２及び図３に示すように、本実施形態では特に、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ（及び画素電極９ａ）に接続された画素電位側容量電極としての中継層７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。画素電位側容量電極としての中継層７１ａは導電性のポリシリコン膜等からなる。固定電位側容量電極としての容量線３００は導電性のポリシリコン膜や非晶質、単結晶からなるシリコン膜等からなる第１膜７２と、高融点金属を含む金属シリサイド膜等からなる第２膜７３とが積層形成された多層膜からなる。   As shown in FIGS. 2 and 3, in the present embodiment, particularly, the storage capacitor 70 includes a relay layer 71 a as a pixel potential side capacitor electrode connected to the high-concentration drain region 1 e (and the pixel electrode 9 a) of the TFT 30. A part of the capacitance line 300 as a fixed-potential-side capacitance electrode is formed by being opposed to each other with a dielectric film 75 interposed therebetween. The relay layer 71a as a pixel potential side capacitor electrode is made of a conductive polysilicon film or the like. The capacitance line 300 as the fixed potential side capacitance electrode includes a first film 72 made of a conductive polysilicon film, a silicon film made of amorphous or single crystal, and a second film made of a metal silicide film containing a high melting point metal. The film 73 is formed of a multilayer film formed by lamination.

この蓄積容量は遮光膜として機能している。ポリシリコン膜等からなる中継層７１ａは第２膜７３と比較して光吸収性が高く、第２膜７３とＴＦＴ３０との間に配置された光吸収層として機能を持つ。また、容量線３００は、それ自体で遮光膜として機能し、ポリシリコン膜等からなる第１膜７２は第２膜７３とＴＦＴ３０との間に配置された光吸収層として機能を持ち、高融点金属を含む金属シリサイド膜等からなる第２膜７３はＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層として機能を持つ。すなわち、入射光側からの光は第２膜７３で遮光され、第２膜７３とＴＦＴ３０との間に入った光は中継層７１ａと第１膜７２で吸収される。   This storage capacitor functions as a light shielding film. The relay layer 71a made of a polysilicon film or the like has a higher light absorption than the second film 73, and functions as a light absorption layer disposed between the second film 73 and the TFT 30. The capacitance line 300 itself functions as a light-shielding film, and the first film 72 made of a polysilicon film or the like has a function as a light absorption layer disposed between the second film 73 and the TFT 30. The second film 73 made of a metal silicide film or the like containing a metal has a function as a light shielding layer that shields the TFT 30 from incident light on the upper side of the TFT 30. That is, light from the incident light side is shielded by the second film 73, and light entering between the second film 73 and the TFT 30 is absorbed by the relay layer 71 a and the first film 72.

容量線３００は平面的に見て、走査線３ａに沿ってストライプ状に伸びる本線部分を含み、この本線部分からＴＦＴ３０に重なる個所が図２中上下に突出している。そして、図２中縦方向に夫々伸びるデータ線６ａと図２中横方向に夫々伸びる容量線３００とが交差する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３０が配置されている。即ち、ＴＦＴ３０は、対向基板側から見て、データ線６ａと内蔵遮光膜の一例たる容量線３００とにより二重に覆われている。そして、このように相交差するデータ線６ａと容量線３００とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。   The capacitor line 300 includes a main line portion extending in a stripe shape along the scanning line 3a in a plan view, and a portion overlapping the TFT 30 projects upward and downward in FIG. 2 from the main line portion. Then, the TFT 30 on the TFT array substrate 10 is arranged in a region where the data line 6a extending in the vertical direction in FIG. 2 intersects with the capacitance line 300 extending in the horizontal direction in FIG. That is, the TFT 30 is doubly covered with the data line 6a and the capacitance line 300 as an example of the built-in light shielding film when viewed from the counter substrate side. The data lines 6a and the capacitor lines 300 that intersect each other form a grid-like light-shielding layer in plan view, and define an opening region of each pixel.

他方、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。   On the other hand, below the TFT 30 on the TFT array substrate 10, a lower light-shielding film 11a is provided in a grid pattern.

本実施形態では特に、格子状の下側遮光膜１１ａの形成領域は、同じく格子状の上側の遮光層（即ち、容量電極３００及びデータ線６ａ）の形成領域内に位置する（即ち、一回り小さく形成され、下側遮光膜１１ａは、容量線３００及びデータ線６ａの幅より狭く形成されている）。そして、ＴＦＴ３０のチャネル領域１ａは、その低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ（即ち、ＬＤＤ領域）との接合部を含めて、このような格子状の下側遮光膜１１ａの交差領域内に（従って、格子状の上側遮光膜の交差領域内に）位置する。   In this embodiment, in particular, the formation region of the lattice-shaped lower light-shielding film 11a is located within the formation region of the lattice-shaped upper light-shielding layer (that is, the capacitor electrode 300 and the data line 6a) (that is, one round). The lower light-shielding film 11a is formed to be smaller than the width of the capacitor line 300 and the data line 6a). Then, the channel region 1a of the TFT 30 includes the junction with the low-concentration source region 1b and the low-concentration drain region 1c (that is, the LDD region) in the intersection region of the lattice-shaped lower light-shielding film 11a. (Accordingly, in the intersection area of the lattice-shaped upper light-shielding film).

これらの遮光層の一例を構成する第２膜７３及び下側遮光膜１１ａは夫々、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。あるいはＡｌ等の高融点金属でない金属を用いても良い。   The second film 73 and the lower light-shielding film 11a, which constitute one example of these light-shielding layers, are each made of a metal containing at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pb. It is composed of a simple substance, an alloy, a metal silicide, a polysilicide, or a laminate of these. Alternatively, a metal other than the high melting point metal such as Al may be used.

また、このような第２膜７３を含んでなる内蔵遮光膜の一例たる容量線３００は、多層構造を有し、その第１膜７２が導電性のポリシリコン膜であるため、係る第２膜７３については、導電性材料から形成する必要はないが、第１膜７２だけでなく第２膜７３をも導電膜から形成すれば、容量線３００をより低抵抗化できる。   The capacitance line 300 as an example of the built-in light shielding film including the second film 73 has a multilayer structure, and the first film 72 is a conductive polysilicon film. It is not necessary to form 73 from a conductive material. However, if not only the first film 72 but also the second film 73 is formed from a conductive film, the resistance of the capacitance line 300 can be further reduced.

また図３において、容量電極としての中継層７１ａと容量線３００との間に配置される誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、窒化シリコン膜、窒化酸化膜等や、それらの積層膜から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄い程良い。   In FIG. 3, a dielectric film 75 disposed between the relay layer 71a as a capacitor electrode and the capacitor line 300 is a relatively thin silicon oxide film such as an HTO film or an LTO film having a thickness of about 5 to 200 nm. , A silicon nitride film, a nitrided oxide film, etc., and a laminated film thereof. From the viewpoint of increasing the storage capacitance 70, the thinner the dielectric film 75 is, the better the reliability of the film can be obtained.

光吸収層として機能するのみならず容量線３００の一部を構成する第１膜７２は、例えば膜厚５０ｎｍ〜１５０ｎｍ程度のポリシリコン膜又は非晶質、単結晶からなるシリコン膜からなる。また、遮光層として機能するのみならず容量線３００の他の一部を構成する第２膜７３は、例えば膜厚１５０ｎｍ程度のタングステンシリサイド膜からなる。このように誘電体膜７５に接する側に配置される第１膜７２をポリシリコン膜から構成し、誘電体膜７５に接する中継層７１ａをポリシリコン膜から構成することにより、誘電体膜７５の劣化を阻止できる。例えば、仮に金属シリサイド膜を誘電体膜７５に接触させる構成を採ると、誘電体膜７５に重金属等の金属が入り込んで、誘電体膜７５の性能を劣化させてしまう。更に、このような容量線３００を誘電体膜７５上に形成する際に、誘電体膜７５の形成後にフォトレジスト工程を入れることなく、連続で容量線３００を形成すれば、誘電体膜７５の品質を高められるので、当該誘電体膜７５を薄く成膜することが可能となり、最終的に蓄積容量７０を増大できる。   The first film 72 not only functioning as a light absorption layer but also forming a part of the capacitance line 300 is, for example, a polysilicon film having a thickness of about 50 nm to 150 nm or a silicon film made of amorphous or single crystal. In addition, the second film 73 not only functioning as a light shielding layer but also forming another part of the capacitance line 300 is made of, for example, a tungsten silicide film having a thickness of about 150 nm. As described above, the first film 72 disposed on the side in contact with the dielectric film 75 is formed of a polysilicon film, and the relay layer 71a in contact with the dielectric film 75 is formed of a polysilicon film. Deterioration can be prevented. For example, if a configuration in which a metal silicide film is brought into contact with the dielectric film 75 is adopted, a metal such as a heavy metal enters the dielectric film 75 and deteriorates the performance of the dielectric film 75. Furthermore, when such a capacitor line 300 is formed on the dielectric film 75, if the capacitor line 300 is formed continuously without performing a photoresist process after the formation of the dielectric film 75, the Since the quality can be improved, the dielectric film 75 can be formed thin, and the storage capacitance 70 can be finally increased.

図２及び図３に示すように、データ線６ａは、コンタクトホール８１を介して中継接続用の中継層７１ｂに接続されており、更に中継層７１ｂは、コンタクトホール８２を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。尚、中継層７１ｂは、前述した諸機能を持つ中継層７１ａと同一膜から同時形成される。   As shown in FIGS. 2 and 3, the data line 6 a is connected to a relay layer 71 b for relay connection via a contact hole 81, and the relay layer 71 b is further connected via a contact hole 82 to, for example, polysilicon. It is electrically connected to the high-concentration source region 1d in the semiconductor layer 1a made of a film. Note that the relay layer 71b is formed simultaneously from the same film as the relay layer 71a having the various functions described above.

また容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。   The capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to a constant potential source, and has a fixed potential. As such a constant potential source, a scanning line driving circuit (described later) for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a data line driving circuit for controlling a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power supply or a negative power supply supplied to a circuit (described later) or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 11a also extends from the image display area to the periphery thereof and is connected to a constant potential source, similarly to the capacitor line 300, in order to prevent the potential fluctuation from adversely affecting the TFT 30. Good to do.

画素電極９ａは、中継層７１ａを中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。即ち、本実施形態では、中継層７１ａは、蓄積容量７０の画素電位側容量電極としての機能及び光吸収層としての機能に加えて、画素電極９ａをＴＦＴ３０へ中継接続する機能を果たす。このように中継層７１ａ及び７１ｂを中継層として利用すれば、層間距離が例えば１０００ｎｍ〜２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。   The pixel electrode 9a is electrically connected to the high-concentration drain region 1e in the semiconductor layer 1a via the contact holes 83 and 85 by relaying the relay layer 71a. That is, in the present embodiment, the relay layer 71a has a function of relay-connecting the pixel electrode 9a to the TFT 30 in addition to the function of the storage capacitor 70 as the pixel potential side capacitor electrode and the function as the light absorption layer. When the relay layers 71a and 71b are used as the relay layers as described above, even if the interlayer distance is long, for example, about 1000 nm to 2000 nm, a relatively small diameter can be obtained while avoiding the technical difficulty of connecting the two with one contact hole. The two or more series contact holes can provide good connection between the two, can increase the pixel aperture ratio, and also help prevent etching penetration when the contact holes are opened.

図２及び図３において、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。   2 and 3, the electro-optical device includes a transparent TFT array substrate 10 and a transparent opposing substrate 20 disposed to face the TFT array substrate. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

ＴＦＴアレイ基板１０には、平面的に見て格子状の溝１０ｃｖが掘られている（図２中右下がりの斜線領域で示されている）。走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等は、この溝１０ｃｖ内に埋め込まれている。これにより、配線、素子等が存在する領域と存在しない領域との間における段差が緩和されており、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。   In the TFT array substrate 10, a lattice-shaped groove 10cv is dug in a plan view (shown by a hatched area at the lower right in FIG. 2). Wirings and elements such as the scanning lines 3a, the data lines 6a, and the TFTs 30 are buried in the grooves 10cv. As a result, the step between the region where the wiring, the element, and the like are present and the region where the wiring, the element, and the like are not present is reduced, and ultimately, image defects such as defective alignment of the liquid crystal due to the step can be reduced.

図３に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。   As shown in FIG. 3, a pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided above the pixel electrode 9a. The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.

他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。   On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く遮光層を構成する容量線３００及びデータ線６ａと共に当該対向基板２０上の遮光膜により、対向基板２０側からの入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。   The opposing substrate 20 may be provided with a lattice-shaped or stripe-shaped light-shielding film. By adopting such a configuration, incident light from the counter substrate 20 side is reduced by the light blocking film on the counter substrate 20 together with the capacitance line 300 and the data line 6a constituting the light blocking layer as described above. Penetration into the concentration source region 1b and the low concentration drain region 1c can be more reliably prevented. Further, the light-shielding film on the counter substrate 20 functions to prevent a temperature rise of the electro-optical device by forming at least a surface to be irradiated with incident light with a highly reflective film. The light-shielding film on the opposing substrate 20 is preferably formed so as to be located inside the light-shielding layer composed of the capacitance line 300 and the data line 6a in plan view. As a result, the light-shielding film on the opposing substrate 20 can provide such effects of light-shielding and temperature rise prevention without lowering the aperture ratio of each pixel.

このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。   Between the TFT array substrate 10 and the opposing substrate 20, which are arranged so that the pixel electrode 9a and the opposing electrode 21 face each other, an electro-optical material is provided in a space surrounded by a sealing material described later. A liquid crystal, which is an example of the above, is sealed, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 assumes a predetermined alignment state by the alignment films 16 and 22 when no electric field is applied from the pixel electrode 9a. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around the periphery thereof, and for setting the distance between the two substrates to a predetermined value. Gap material such as glass fiber or glass beads.

更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の変化を防止する機能を有する。   Further, a base insulating film 12 is provided below the pixel switching TFT 30. The base insulating film 12 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a and is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 becomes rough during polishing or remains after cleaning. It has a function of preventing a change in characteristics of the pixel switching TFT 30 due to dirt or the like.

図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。   In FIG. 3, a pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a 'of a semiconductor layer 1a where a channel is formed by an electric field from the scanning line 3a, and a scan. Insulating thin film 2 including a gate insulating film for insulating line 3a from semiconductor layer 1a, low-concentration source region 1b and low-concentration drain region 1c of semiconductor layer 1a, high-concentration source region 1d and high-concentration drain region 1e of semiconductor layer 1a. It has.

走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。   On the scanning line 3a, a first interlayer insulating film 41 having a contact hole 82 leading to the high-concentration source region 1d and a contact hole 83 leading to the high-concentration drain region 1e is formed.

第１層間絶縁膜４１上には中継層７１ａ及び７１ｂ並びに容量線３００が形成されており、これらの上には、中継層７１ａ及び７１ｂへ夫々通じるコンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。   Relay layers 71a and 71b and a capacitance line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 and a contact hole 85 communicating with the relay layers 71a and 71b are respectively formed on these. A second interlayer insulating film 42 is formed.

尚、本実施形態では、第１層間絶縁膜４１に対しては、１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜（又は非晶質シリコン、単結晶シリコンからなるシリコン層）に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。   In the present embodiment, the first interlayer insulating film 41 is baked at 1000 ° C. to form a polysilicon film (or amorphous silicon or single crystal silicon) forming the semiconductor layer 1a or the scanning line 3a. (Silicon layer made of silicon) may be activated. On the other hand, by not performing such sintering on the second interlayer insulating film 42, stress generated near the interface of the capacitance line 300 may be reduced.

第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継層７１ａへ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。   The data lines 6a are formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 having a contact hole 85 leading to the relay layer 71a is formed thereon. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 configured as described above.

以上のように構成された本実施形態によれば、対向基板２０側からＴＦＴ３０のチャネル領域１ａ’及びその付近に入射光が入射しようとすると、データ線６ａ及び内蔵遮光膜の一例たる容量線３００（特に、その第２膜７３）で遮光を行う。他方、ＴＦＴアレイ基板１０側から、ＴＦＴ３０のチャネル領域１ａ’及びその付近に戻り光が入射しようとすると、下側遮光膜１１ａで遮光を行う（特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、有効である。）。   According to the present embodiment configured as described above, when the incident light attempts to enter the channel region 1a ′ of the TFT 30 and its vicinity from the counter substrate 20 side, the data line 6a and the capacitance line 300 as an example of the built-in light shielding film. (Especially, the second film 73) performs light shielding. On the other hand, when return light attempts to enter the channel region 1a ′ of the TFT 30 and its vicinity from the TFT array substrate 10 side, the light is blocked by the lower light-shielding film 11a (especially a plurality of light sources such as a multi-plate type color display projector or the like). When one electro-optical device is combined via a prism or the like to form one optical system, the return light composed of the projection light portion that penetrates the prism or the like from another electro-optical device is strong, so it is effective. is there.).

例えば、対向基板２０上の遮光膜のように、斜めの入射光や、高反射率のＡｌ膜からなるデータ線６ａや反射率の比較的高い高融点金属からなる第２膜の内面、すなわち、ＴＦＴ３０に面する側の表面に、斜めの戻り光が入射することにより発生する内面反射光、多重反射光などをＴＦＴ３０から層間距離を隔てて遮光するのでは、遮光効果は低い。   For example, as in the case of a light-shielding film on the counter substrate 20, oblique incident light, the data line 6a made of an Al film having a high reflectivity, and the inner surface of a second film made of a high-melting-point metal having a relatively high reflectivity, that is, If the internally reflected light, multiple reflected light, and the like generated by the oblique return light incident on the surface facing the TFT 30 are shielded from the TFT 30 at an interlayer distance, the light shielding effect is low.

これに比べて第１実施形態では、半導体層１ａに対する層間距離が比較的小さくなるように配置可能な容量線３００及びデータ線６ａ並びに下側遮光膜１１ａによりＴＦＴ３０を遮光することができる。また、内面反射光、多重反射光などは、光吸収層としての第１膜７２及び中継層７１ａにより吸収除去される。これらの結果、ＴＦＴ３０の特性が光リークにより劣化することは殆ど無くなり、当該電気光学装置では、非常に高い耐光性が得られる。   In contrast, in the first embodiment, the TFT 30 can be shielded from light by the capacitor line 300, the data line 6a, and the lower light-shielding film 11a that can be arranged so that the interlayer distance to the semiconductor layer 1a is relatively small. In addition, the internal reflected light, the multiple reflected light, and the like are absorbed and removed by the first film 72 as the light absorbing layer and the relay layer 71a. As a result, the characteristics of the TFT 30 hardly deteriorate due to light leakage, and extremely high light resistance can be obtained in the electro-optical device.

特に本実施形態では、光吸収層としての第１膜７２及び中継層７１ａは、導体化したポリシリコン膜（又はアモルファスシリコン等のシリコン膜）からなり、チャネル領域も閾値電圧Ｖｔｈ制御のためにＰ、Ｂ、Ａｓ等をドープした又はノンドープのポリシリコン膜（又はアモルファスシリコン等のシリコン膜）からなるので、チャネル領域における光吸収特性（周波数依存性等）と類似或いは同一の光吸収特性を、当該光吸収層が有する。従って、チャネル領域１ａ’で吸収されることにより光リークの原因となる周波数成分を中心として、第１膜７２及び中継層７１ａにより光を吸収除去できるので好都合である。すなわち、ＴＦＴチャネルと光吸収層を同一の主材料で形成することにより光吸収性効果を高めている。   In particular, in the present embodiment, the first film 72 and the relay layer 71a as the light absorbing layer are made of a conductive polysilicon film (or a silicon film such as amorphous silicon), and the channel region is also formed of P for controlling the threshold voltage Vth. , B, As, etc., made of a doped or non-doped polysilicon film (or a silicon film such as amorphous silicon), the light absorption characteristics similar to or the same as the light absorption characteristics (frequency dependence, etc.) in the channel region are obtained. The light absorbing layer has. Therefore, the light can be absorbed and removed by the first film 72 and the relay layer 71a, centering on the frequency component that causes light leakage by being absorbed in the channel region 1a '. That is, the light absorbing effect is enhanced by forming the TFT channel and the light absorbing layer with the same main material.

以上説明したように第１実施形態の電気光学装置によれば、ＴＦＴ３０の上方で、データ線６ａと内蔵遮光膜の一例たる容量線３００とが交差しているので、これらによりＴＦＴ３０は二重に遮光される。従って、例えば０．１％程度の透過率を持つＡｌ膜からなるデータ線と、例えば０．１％程度の透過率を持つ高融点金属膜からなる第２膜７３を含む容量線３００とを用いても、両者が二重に遮光することにより、例えば、０．００００１〜０．０００００１％程度の極めて高い透過率が得られる。しかも、このように単独では十分な遮光性能が得られない程度に薄いデータ線６ａと容量線３００とを二重に重ねて必要な遮光性能を得、更に遮光以外の諸機能を有するデータ線６ａ及び容量線３００を遮光膜として用いるので、ＴＦＴアレイ基板１０上の積層構造を厚くせず、且つその構造を単純化する上で、大変有利である。更に、基板面に垂直な光ではなく、データ線６ａに沿った方向（図２で縦方向）に傾斜して斜めにＴＦＴ３０のチャネル領域１ａ’に向かう光を、データ線６ａで遮光でき、容量線３００の本線部分に沿った方向（図２で横方向）に傾斜して斜めにＴＦＴ３０のチャネル領域１ａ’に向かう光は、当該本線部分で遮光できる。   As described above, according to the electro-optical device of the first embodiment, since the data line 6a and the capacitance line 300 as an example of the built-in light shielding film intersect above the TFT 30, the TFT 30 is doubled by these. It is shaded. Therefore, for example, a data line made of an Al film having a transmittance of about 0.1% and a capacitance line 300 including a second film 73 made of a refractory metal film having a transmittance of about 0.1% are used. However, since both light shields doubly, an extremely high transmittance of, for example, about 0.00001 to 0.000001% can be obtained. In addition, the data line 6a and the capacitor line 300, which are so thin that sufficient light-shielding performance cannot be obtained by themselves, are overlapped with each other to obtain the required light-shielding performance, and further, the data line 6a having various functions other than light-shielding. In addition, since the capacitor line 300 is used as a light-shielding film, the laminated structure on the TFT array substrate 10 is not thickened, and is very advantageous in simplifying the structure. Further, instead of the light perpendicular to the substrate surface, the light that is inclined in the direction along the data line 6a (the vertical direction in FIG. 2) and that is obliquely directed toward the channel region 1a 'of the TFT 30 can be blocked by the data line 6a. Light that is inclined in a direction along the main line portion of the line 300 (horizontal direction in FIG. 2) and that travels obliquely toward the channel region 1 a ′ of the TFT 30 can be blocked by the main line portion.

本実施形態では特に、内蔵遮光膜の一例たる容量線３００は、データ線６ａよりも下側に積層されている。即ち、データ線６ａとチャネル領域１ａ’との間には定電位とされる容量線３００が介在するので、データ線６ａとチャネル領域１ａ’との間における容量カップリングの悪影響を低減できる。   In this embodiment, in particular, the capacitance line 300, which is an example of the built-in light shielding film, is stacked below the data line 6a. That is, since the capacitance line 300 at a constant potential is interposed between the data line 6a and the channel region 1a ', the adverse effect of the capacitance coupling between the data line 6a and the channel region 1a' can be reduced.

次に、図４及び図６を参照して、本実施形態における遮光及び光吸収について更に説明を加える。ここに、図４は、画像表示領域におけるデータ線６ａ及び容量線３００からなる格子状の上側遮光膜、並びに単独で格子状の下側遮光膜１１ａを抽出し且つ拡大して示す図式的な平面図であり、図５及び図６は、図４のＢ−Ｂ’断面における、遮光及び光吸収の様子を示す図式的な断面図である。   Next, referring to FIGS. 4 and 6, light-shielding and light absorption in the present embodiment will be further described. Here, FIG. 4 is a schematic plan view in which the lattice-shaped upper light-shielding film composed of the data lines 6a and the capacitance lines 300 in the image display area and the lattice-shaped lower light-shielding film 11a alone are extracted and enlarged. FIG. 5 and FIG. 6 are schematic sectional views showing the state of light shielding and light absorption in the section BB ′ of FIG.

図４に示すように、本実施形態では各画素の非開口領域は、主に容量線３００と、（コンタクトホール８１及び８２の形成用に容量線３００が途切れている個所における）データ線６ａとからなる遮光層により格子状に規定される。従ってこれらの容量線３００及びデータ線６ａにより、光抜けが生じてコントラス比が低下するのを効果的に防止できる。   As shown in FIG. 4, in the present embodiment, the non-opening region of each pixel mainly includes the capacitance line 300 and the data line 6 a (at a position where the capacitance line 300 is interrupted for forming the contact holes 81 and 82). Are defined in a lattice by a light-shielding layer composed of Therefore, the capacitance line 300 and the data line 6a can effectively prevent a light leakage from occurring and a decrease in the contrast ratio.

ここでＴＦＴ３０の上側には、これらの容量線３００及びデータ線６ａが格子状に存在し、ＴＦＴ３０の下側には、格子状に配置された下側遮光膜１１ａが存在し、下側遮光膜１１ａの形成領域は、容量線３００及びデータ線６ａからなる格子状の遮光層の形成領域内に位置している。   Here, the capacitor lines 300 and the data lines 6a exist in a lattice above the TFT 30, and a lower light-shielding film 11a arranged in a lattice below the TFT 30 exists. The formation region of 11a is located in the formation region of the lattice-shaped light-shielding layer composed of the capacitance line 300 and the data line 6a.

従って図５に示すように、当該電気光学装置における上側（即ち、入射光の入射側）から入射する入射光Ｌ１に対しては、容量線３００の第２膜７３及びデータ線６ａが、遮光層として機能する。従って、このような入射光Ｌ１がＴＦＴ３０に到達することを防止できる。更に、下側遮光膜１１ａは、上側にある遮光層（即ち、容量線３００の第２膜７３及びデータ線６ａ）よりも一回り小さく形成されているので、入射光Ｌ１に含まれる斜めの成分が、上側の遮光層（容量線３００及びデータ線６ａ）の脇を抜けて、下側遮光膜１１ａの内面で反射することによる内面反射光や多重反射光の発生も低減されている。   Therefore, as shown in FIG. 5, the second film 73 of the capacitance line 300 and the data line 6a are provided with the light shielding layer for the incident light L1 incident from the upper side (that is, the incident light incident side) in the electro-optical device. Function as Therefore, it is possible to prevent such incident light L1 from reaching the TFT 30. Further, since the lower light-shielding film 11a is formed to be smaller than the upper light-shielding layer (ie, the second film 73 of the capacitor line 300 and the data line 6a), the oblique component included in the incident light L1 is reduced. However, passing through the upper light-shielding layer (the capacitance line 300 and the data line 6a) and reflecting on the inner surface of the lower light-shielding film 11a, the occurrence of internal reflected light and multiple reflected light is also reduced.

他方、図６に示すように、当該電気光学装置における下側（即ち、入射光の出射側）から入射する戻り光Ｌ２に対しては、下側遮光膜１１ａが遮光層として機能する。従って、このような戻り光Ｌ２がＴＦＴ３０に到達することを防止できる。ここで、下側遮光膜１１ａは、上側にある遮光層（即ち、容量線３００の第２膜７３及びデータ線６ａ）よりも一回り小さく形成されているので、戻り光Ｌ２に含まれる斜めの成分の一部が、下側遮光層１１ａの脇を抜けて、上側にある遮光層の内面（特に、容量線３００の内面）に向かって進む。しかしながら、上側にある遮光層（即ち、容量線３００の第２膜７３及びデータ線６ａ）とＴＦＴ３０との間には、光吸収層（即ち、容量線３００の第１膜７２及び中継層７１ａ）が存在するので、このように戻り光Ｌ２に含まれる斜めの成分並びに、係る成分が上側の遮光層（即ち、容量線３００の第２膜７３及びデータ線６ａ）の内面で反射することによる内面反射光Ｌ３及び多重反射光Ｌ４は、光吸収層により吸収除去される。   On the other hand, as shown in FIG. 6, the lower light-shielding film 11a functions as a light-shielding layer for return light L2 incident from the lower side (that is, the exit side of the incident light) in the electro-optical device. Therefore, it is possible to prevent such return light L2 from reaching the TFT 30. Here, since the lower light-shielding film 11a is formed one size smaller than the upper light-shielding layer (that is, the second film 73 of the capacitor line 300 and the data line 6a), the lower light-shielding film 11a is obliquely included in the return light L2. Some of the components pass through the side of the lower light-shielding layer 11a and travel toward the inner surface of the upper light-shielding layer (particularly, the inner surface of the capacitor line 300). However, a light absorbing layer (ie, the first film 72 and the relay layer 71a of the capacitor line 300) is provided between the upper light-shielding layer (ie, the second film 73 of the capacitor line 300 and the data line 6a) and the TFT 30. Is present, the oblique component included in the return light L2 and the component are reflected by the inner surface of the upper light-shielding layer (that is, the second film 73 of the capacitor line 300 and the data line 6a). The reflected light L3 and the multiple reflected light L4 are absorbed and removed by the light absorbing layer.

尚、下側遮光膜１１ａの内面にも光吸収層を設けてもよい。このように構成すれば、下側遮光膜１１ａの内面に到達する斜めの入射光や、これに起因する内面反射光或いは多重反射光を、当該光吸収層で吸収除去可能となる。   Note that a light absorbing layer may be provided on the inner surface of the lower light-shielding film 11a. With this configuration, oblique incident light that reaches the inner surface of the lower light-shielding film 11a, and internally reflected light or multiple reflected light resulting from the oblique incident light can be absorbed and removed by the light absorbing layer.

以上の結果、本実施形態により、ＴＦＴ３０を遮光するための遮光膜の膜厚増大を極力抑えつつ、耐光性を高めることにより画素スイッチング用ＴＦＴ３０の光リークによる特性変化を低減でき、最終的にコントラスト比が高く且つ明るく高品位の画像表示が可能となる。   As a result, according to the present embodiment, it is possible to reduce the change in characteristics of the pixel switching TFT 30 due to light leakage by increasing the light resistance while minimizing the increase in the thickness of the light shielding film for shielding the TFT 30 from light. It is possible to display a bright, high-quality image with a high ratio.

以上説明した実施形態では、蓄積容量７０の固定電位側電極を含む容量線３００を、内蔵遮光膜とする構成を採用しているが、蓄積容量７０の画素電位側電極を内蔵遮光膜として構成することも可能であり、或いは画素電極９ａとＴＦＴ３０とを中継接続する中継層を内蔵遮光膜として構成することも可能である。いずれの場合にも、高融点金属膜等の導電性の遮光膜から画素電位側容量電極或いは中継層を形成すればよい。   In the embodiment described above, the configuration is adopted in which the capacitance line 300 including the fixed potential side electrode of the storage capacitor 70 is used as the built-in light shielding film. However, the pixel potential side electrode of the storage capacitor 70 is configured as the built-in light shielding film. Alternatively, a relay layer for relay connection between the pixel electrode 9a and the TFT 30 may be configured as a built-in light shielding film. In any case, the pixel potential side capacitor electrode or the relay layer may be formed from a conductive light shielding film such as a high melting point metal film.

以上説明した実施形態では、図３に示したように多数の導電層を積層することにより、画素電極９ａの下地面（即ち、第３層間絶縁膜４３の表面）におけるデータ線６ａや走査線３ａに沿った領域に段差が生じるのを、ＴＦＴアレイ基板１０に溝１０ｃｖを掘ることで緩和しているが、これに変えて又は加えて、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。   In the embodiment described above, as shown in FIG. 3, by stacking a large number of conductive layers, the data lines 6a and the scanning lines 3a on the ground below the pixel electrode 9a (ie, the surface of the third interlayer insulating film 43). Is formed by digging a groove 10cv in the TFT array substrate 10, but instead or additionally, the base insulating film 12, the first interlayer insulating film 41, and the second Grooves may be dug in the interlayer insulating film 42 and the third interlayer insulating film 43 to bury the wiring such as the data line 6a or the TFT 30 or the like to perform the flattening process, or the third interlayer insulating film 43 or the second interlayer The flattening process may be performed by polishing a step on the upper surface of the insulating film 42 by a CMP (Chemical Mechanical Polishing) process or by flattening the same using organic SOG.

更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部の光リーク電流を防止でき、オフ時の電流を低減することができる。   Further, in the embodiment described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but has an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c. Alternatively, a self-aligned TFT in which impurities are implanted at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask to form high-concentration source and drain regions in a self-aligned manner may be used. Further, in the present embodiment, a single gate structure in which only one gate electrode of the pixel switching TFT 30 is disposed between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided therebetween. It may be arranged. When a TFT is formed with a dual gate or triple gate or more as described above, a light leakage current at a junction between a channel and a source / drain region can be prevented, and a current in an off state can be reduced.

（第２実施形態）
次に、本発明の第２実施形態について第７図を参照して説明する。ここに図７は、第２実施形態における、図２のＡ−Ａ’断面に対応する個所の断面図である。また、図７に示す第２実施形態では、図３に示した第１実施形態と同様の構成要素には同様の参照符号を付し、その説明は省略する。 (2nd Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. Here, FIG. 7 is a cross-sectional view of a portion corresponding to the AA ′ cross-section in FIG. 2 in the second embodiment. Further, in the second embodiment shown in FIG. 7, the same components as those in the first embodiment shown in FIG. 3 are denoted by the same reference numerals, and the description thereof will be omitted.

図７において、第２実施形態の電気光学装置では、データ線６ａ’の積層位置が、容量線３００’、画素電位側電極を兼ねる中継層７１ａ’及び誘電体膜７５’からなる蓄積容量７０’の積層位置よりも下側にある。これに伴いコンタクトホール８２’によりデータ線６ａ’と高濃度ソース領域１ｄとが接続されており、コンタクトホール８３’により中継層７１ａ’と高濃度ドレイン領域とが接続されている。そして、図４から図６を参照して説明したのと同様に、データ線６ａ’による内面反射を低減するように光吸収層１７２がデータ線６ａ’の内面側に形成されている。その他の構成については、図１から図３を参照して説明した第１実施形態と同様である。   In FIG. 7, in the electro-optical device according to the second embodiment, the data line 6a 'is stacked at a storage line 70' including a capacitor line 300 ', a relay layer 71a' also serving as a pixel potential side electrode, and a dielectric film 75 '. Below the lamination position. Accordingly, the data line 6a 'and the high-concentration source region 1d are connected by the contact hole 82', and the relay layer 71a 'and the high-concentration drain region are connected by the contact hole 83'. Then, as described with reference to FIGS. 4 to 6, the light absorbing layer 172 is formed on the inner surface side of the data line 6a 'so as to reduce internal reflection by the data line 6a'. Other configurations are the same as those of the first embodiment described with reference to FIGS.

従って第２実施形態によれば、ＴＦＴ３０のチャネル領域１ａ’は、その上方から先ずデータ線６ａにより覆われ、更にその上方から内蔵遮光膜の一例たる容量線３００’により覆われるので、高い遮光性能が得られる。しかも、データ線６ａ’の内面に至る光は、光吸収層１７２により吸収されるので、データ線６ａ’或いは容量線３００’に入射する入射光に対する遮光性能を高めつつ、データ線６ａ’の内面で発生する内面反射光を低減できる。   Therefore, according to the second embodiment, the channel region 1a 'of the TFT 30 is first covered from above by the data line 6a and further from above by the capacitor line 300' as an example of the built-in light-shielding film. Is obtained. In addition, since the light reaching the inner surface of the data line 6a 'is absorbed by the light absorbing layer 172, the light shielding performance against the incident light incident on the data line 6a' or the capacitance line 300 'is improved while the inner surface of the data line 6a' is improved. Can reduce the internal reflected light generated by the above.

（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図８及び図９を参照して説明する。尚、図８は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図９は、図８のＨ−Ｈ’断面図である。 (Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 8 is a plan view of the TFT array substrate 10 together with the components formed thereon as viewed from the counter substrate 20, and FIG. 9 is a cross-sectional view taken along the line HH 'of FIG.

図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図９に示すように、図８に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。   In FIG. 9, a sealing material 52 is provided along the edge of the TFT array substrate 10, and a light-shielding film 53 as a frame defining the periphery of the image display area 10 a is provided in parallel with the sealing material 52. Is provided. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 104 for driving the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to this one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area 10a. Further, on one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area 10a are provided. In at least one of the corners of the opposing substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the opposing substrate 20 is provided. Then, as shown in FIG. 9, the opposite substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 8 is fixed to the TFT array substrate 10 by the sealing material 52.

尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, a plurality of data lines 6a, a precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping are formed. Is also good.

以上図１から図９を参照して説明した実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。   In the embodiment described above with reference to FIGS. 1 to 9, the data line driving circuit 101 and the scanning line driving circuit 104 are mounted on, for example, a TAB (Tape Automated bonding) substrate instead of being provided on the TFT array substrate 10. The driving LSI thus formed may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. On the side of the opposite substrate 20 on which the projected light is incident and on the side of the TFT array substrate 10 where the emitted light is emitted, for example, TN mode, VA (Vertically Aligned) mode, PDLC (Polymer Dispersed Liquid Crystal) mode, etc. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the operation mode and the normally white mode / normally black mode.

（電気光学装置の応用例）
以上説明した各実施形態における電気光学装置は、プロジェクタに適用できる。上述した電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る電気光学装置と同様であり、画像信号を入力する処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。 (Application example of electro-optical device)
The electro-optical device according to each embodiment described above can be applied to a projector. A projector using the above-described electro-optical device as a light valve will be described. FIG. 10 is a plan view showing the configuration of this projector. As shown in this figure, inside the projector 1100, a lamp unit 1102 including a white light source such as a halogen lamp is provided. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by three mirrors 1106 and two dichroic mirrors 1108 disposed inside, and the light valves 100R, 100G corresponding to the respective primary colors and 100B. Here, the configuration of the light valves 100R, 100G, and 100B is the same as that of the electro-optical device according to the above-described embodiment, and the primary colors of R, G, and B supplied from a processing circuit (not shown) that inputs an image signal. Each is driven by a signal. In addition, since the light of B color has a longer optical path compared to the other R and G colors, in order to prevent the loss, the light passes through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124. Be guided.

さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム１１１２に３方向から入射する。そして、このダイクロイックプリズム１１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン１１２０には、投射レンズ１１１４によってカラー画像が投射されることとなる。   The lights modulated by the light valves 100R, 100G, and 100B respectively enter the dichroic prism 1112 from three directions. In the dichroic prism 1112, the R and B lights are refracted at 90 degrees, while the G light goes straight. Therefore, after the images of each color are combined, a color image is projected on the screen 1120 by the projection lens 1114.

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックミラー１１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる表示像を、ライトバルブ１００Ｇによる表示像に対して左右反転させる構成となっている。   Since light corresponding to each of the primary colors R, G, and B is incident on the light valves 100R, 100G, and 100B by the dichroic mirror 1108, it is not necessary to provide a color filter as described above. The transmitted images of the light valves 100R and 100B are projected after being reflected by the dichroic mirror 1112, whereas the transmitted images of the light valve 100G are projected as they are. The configuration is such that the display image of 100G is horizontally inverted.

尚、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。   In each embodiment, the opposing substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the opposing substrate 20 in a predetermined area facing the pixel electrode 9a together with the protective film. In this way, the electro-optical device in each embodiment can be applied to a direct-view or reflective color electro-optical device other than the projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. By doing so, a bright electro-optical device can be realized by improving the light collection efficiency of incident light. Furthermore, a dichroic filter that creates RGB colors using light interference may be formed by depositing many layers of interference layers having different refractive indices on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color electro-optical device can be realized.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the gist or the idea of the invention which can be read from the claims and the entire specification, and the electro-optic with such changes The device is also included in the technical scope of the present invention.

本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。5 is an equivalent circuit of various elements, wiring, and the like provided in a plurality of pixels in a matrix forming an image display area in the electro-optical device according to the first embodiment of the present invention. 第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。FIG. 3 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment. 図２のＡ−Ａ’断面図である。FIG. 3 is a sectional view taken along line A-A ′ of FIG. 2. 第１実施形態における上層遮光膜及び下層遮光膜を抽出して示すＴＦＴアレイ基板の画素の平面図である。It is a top view of the pixel of the TFT array substrate which extracts and shows the upper layer light shielding film and the lower layer light shielding film in 1st Embodiment. 図４のＢ−Ｂ’断面における遮光及び光吸収の様子を示す図式的な断面図（その１）である。FIG. 5 is a schematic cross-sectional view (part 1) illustrating a state of light blocking and light absorption in a B-B ′ cross section of FIG. 4. 図４のＢ−Ｂ’断面における遮光及び光吸収の様子を示す図式的な断面図（その２）である。FIG. 6 is a schematic cross-sectional view (part 2) showing a state of light blocking and light absorption in a B-B ′ cross section of FIG. 4. 第２実施形態における図２のＡ−Ａ’断面に対応する個所の断面図である。It is sectional drawing of the location corresponding to the A-A 'cross section of FIG. 2 in 2nd Embodiment. 実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。FIG. 3 is a plan view of a TFT array substrate in the electro-optical device according to the embodiment, together with components formed thereon, viewed from a counter substrate side. 図８のＨ−Ｈ’断面図である。FIG. 9 is a sectional view taken along line H-H ′ of FIG. 8. プロジェクタの構成図である。FIG. 2 is a configuration diagram of a projector.

符号の説明Explanation of reference numerals

１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁薄膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１０ｃｖ…溝
１１ａ…下側遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７１ａ…中継層
７１ｂ…中継層
７２…容量線の第１膜
７３…容量線の第２膜
７５…誘電体膜
８１、８２、８３、８５…コンタクトホール
３００…容量線
1a semiconductor layer 1a 'channel region 1b low concentration source region 1c low concentration drain region 1d high concentration source region 1e high concentration drain region 2 insulating thin film 3a scanning line 6a data line 9a pixel electrode 10 ... TFT array substrate 10cv Groove 11a Lower light-shielding film 12 Base insulating film 16 Alignment film 20 Counter substrate 21 Counter electrode 22 Alignment film 30 TFT
50 liquid crystal layer 70 storage capacitor 71a relay layer 71b relay layer 72 first film 73 of capacitance line second film 75 of capacitance line dielectric films 81, 82, 83, 85 contact hole 300 capacitance line

Claims (7)

一対の基板と、
前記一対の基板で挟持された電気光学物質と、
前記一方の基板に、マトリクス状に配置された画素電極と、
前記画素電極に電気的に接続された薄膜トランジスタと、
前記薄膜トランジスタに対向し、誘電体膜とこの誘電体膜を挟む一対の光吸収性の容量電極とでなる保持容量とを備えることを特徴とする電気光学装置。 A pair of substrates,
An electro-optic material sandwiched between the pair of substrates,
A pixel electrode disposed in a matrix on the one substrate;
A thin film transistor electrically connected to the pixel electrode,
An electro-optical device, comprising: a storage capacitor facing the thin film transistor, the storage capacitor including a dielectric film and a pair of light-absorbing capacitor electrodes sandwiching the dielectric film. 前記画素電極と前記保持容量との間に前記薄膜トランジスタに対向し、前記薄膜トランジスタに電気的に接続される遮光性のデータ線を備えることを特徴とする請求項１記載の電気光学装置。 2. The electro-optical device according to claim 1, further comprising a light-shielding data line between the pixel electrode and the storage capacitor, the data line being opposed to the thin film transistor and electrically connected to the thin film transistor. 前記データ線の前記薄膜トランジスタ側の面に光吸収層が積層されていることを特徴とする請求項２記載の電気光学装置。 3. The electro-optical device according to claim 2, wherein a light absorbing layer is laminated on a surface of the data line on the thin film transistor side. 前記薄膜トランジスタの前記保持容量と反対側に、前記薄膜トランジスタに対向する下側遮光膜を備えることを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。 4. The electro-optical device according to claim 1, further comprising a lower light-shielding film facing the thin film transistor on a side of the thin film transistor opposite to the storage capacitor. 5. 前記下側遮光膜の前記薄膜トランジスタ側の面に光吸収層が積層されていることを特徴とする請求項４記載の電気光学装置。 The electro-optical device according to claim 4, wherein a light absorption layer is laminated on a surface of the lower light-shielding film on the thin film transistor side. 一対の基板と、
前記一対の基板で挟持された電気光学物質と、
前記一方の基板に、マトリクス状に配置された画素電極と、
前記画素電極に電気的に接続された薄膜トランジスタと、
前記薄膜トランジスタに対向し、誘電体膜とこの誘電体膜を挟む一対の導電性ポリシリコンでなる容量電極とでなる保持容量とを備えることを特徴とする電気光学装置。 A pair of substrates,
An electro-optic material sandwiched between the pair of substrates,
A pixel electrode disposed in a matrix on the one substrate;
A thin film transistor electrically connected to the pixel electrode,
An electro-optical device comprising: a storage capacitor facing the thin film transistor, the storage capacitor including a dielectric film and a pair of conductive electrodes made of conductive polysilicon sandwiching the dielectric film. 光源と、
請求項１ないし６のいずれか一項に記載の電気光学装置でなるライトバルブと、
前記光源から発生した光を前記ライトバルブに導光する導光部材と、
前記ライトバルブで変調された光を投射する投射光学部材とを備えることを特徴とする投射型表示装置。
A light source,
A light valve comprising the electro-optical device according to any one of claims 1 to 6,
A light guide member that guides light generated from the light source to the light valve,
A projection optical member for projecting light modulated by the light valve.

Images