JP2004349549A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004349549A JP2004349549A JP2003146362A JP2003146362A JP2004349549A JP 2004349549 A JP2004349549 A JP 2004349549A JP 2003146362 A JP2003146362 A JP 2003146362A JP 2003146362 A JP2003146362 A JP 2003146362A JP 2004349549 A JP2004349549 A JP 2004349549A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- forming
- silicon layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 66
- 229910052710 silicon Inorganic materials 0.000 abstract description 64
- 239000010703 silicon Substances 0.000 abstract description 64
- 150000004767 nitrides Chemical class 0.000 abstract description 25
- 230000000694 effects Effects 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 79
- 238000010586 diagram Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】シリコン基板11上のゲート電極15間にシリコン層18を形成する第1工程と、シリコン層18上に酸化膜19を形成する第2工程と、ゲート電極15および酸化膜19上にシリコン層20を形成する第3工程と、シリコン層20上に酸化膜21を形成する第4工程と、酸化膜21上に窒化膜22を形成する第5工程と、窒化膜22をマスクにしてシリコン層20をエッチングし、シリコン層20に貫通溝23を形成する第6工程と、貫通溝23に面するシリコン層20表面に窒化膜24を形成する第7工程と、シリコン層18を除去する第8工程と、窒化膜22、24を除去する第9工程と、シリコン層20に貫通溝23部分をつなぎ合わせる第10工程とからなる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置を構成するデバイス間の干渉効果を抑制した半導体装置の製造方法に関する。
【0002】
【従来の技術】
集積回路などの半導体装置はますます高集積化している。それに伴い半導体装置を構成するデバイスも微細化している。このような微細化の進行で、半導体装置に要求されるスペックも厳しくなっている。また、デバイス特性上にも、微細化に特有な様々な問題が発生し、要求されるスペックを満たすことが難しくなっている。
【0003】
微細化した場合の問題点の1つに、半導体装置を構成するデバイス間の干渉効果がある。たとえば微細化によってトランジスタなどのデバイス間の距離が小さくなると、1つのトランジスタの動作がそれに隣接する他のトランジスタに影響し、誤作動を引き起こす場合がある。このような干渉効果は、制御ゲートおよび浮遊ゲートなどを有するフラッシュメモリーなどで顕著に現れる。
【0004】
従来の半導体装置では、デバイス間の干渉効果を抑制するために、空中配線構造を形成する方法、あるいは半導体基板中に空隙を形成する方法(たとえば非特許文献1参照)などが提案されている。
【0005】
【非特許文献1】
Extended Abstract of Int.Elec.Devices Meet.(IEEE)p517(1999)
【0006】
【発明が解決しようとする課題】
従来の半導体装置、たとえばトランジスタなどの多数のデバイスから構成されている半導体装置は、干渉効果を抑制するために、隣接するトランジスタ間を絶縁膜で分離する方法が採用されている。この方法は、層間絶縁膜の誘電率が小さいほど効果が大きい。理想的な誘電率は1で、たとえばトランジスタ間になにもない空隙を設ければよいことになる。
【0007】
そこで、トランジスタ間に空隙を設ける方法として、従来、空中配線構造を形成する方法や半導体基板中に空隙を形成する方法などが提案されている。
【0008】
しかし、前者の方法は、ほとんどの場合が、従来の半導体装置の製造方法とは大きく相違する特殊な方法であるため、実現が困難である。後者の方法は、1000℃以上の高温での処理が必要とされ、デバイスの特性を劣化させるという問題がある。
【0009】
本発明は、上記した欠点を解決し、デバイス間の干渉効果を抑制する半導体装置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上のデバイス要素間に第1半導体層を形成する第1工程と、前記第1半導体層上に第1絶縁膜を形成する第2工程と、前記デバイス要素上および前記第1半導体層上に第2半導体層を形成する第3工程と、前記第2半導体層上に第2絶縁膜を形成する第4工程と、前記第2絶縁膜上に第3絶縁膜を形成する第5工程と、前記第3絶縁膜をマスクにして前記第2半導体層をエッチングし、前記第2半導体層に貫通溝を形成する第6工程と、前記貫通溝に面する前記第2半導体層上に第4絶縁膜を形成する第7工程と、前記第1半導体層を除去する第8工程と、前記第3絶縁膜および前記第4絶縁膜を除去する第9工程と、前記第2半導体層中の前記貫通溝部分をつなぎ合わせる第10工程とからなることを特徴とする。
【0011】
【発明の実施の形態】
本発明の第1実施形態について、MOSFETを例にとり図1の工程図を参照して説明する。図1はMOSFETを構成する2つのトランジスタ構造部分が示されている。
【0012】
まず、図1(a)に示すように、半導体基板たとえばシリコン基板11の一部に高濃度拡散層領域、たとえばソース拡散層領域12およびドレイン拡散層領域13を形成する。また、シリコン基板11上に、トランジスタを構成するデバイス要素を形成する。たとえばゲート絶縁膜14を形成し、ゲート絶縁膜14上にゲート電極15を形成する。ゲート電極15は、たとえば絶縁膜16で被覆され、不純物がドープされたシリコンなどの半導体層で形成される。ゲート電極15の側壁部分は絶縁膜、たとえば窒化膜17で被覆される。
【0013】
次に、図1(b)に示すように、たとえばゲート絶縁膜14上で、かつゲート電極15に挟まれた領域に、半導体層たとえばシリコン層18を形成する。シリコン層18は、たとえばシリコン基板11上に所定の厚さのシリコン層を形成し、その後、エッチングなどによって所望の厚さに形成する。このとき、シリコン層18の厚さはゲート電極15の高さよりも低い高さに設定される。
【0014】
次に、図1(c)に示すように、シリコン層18上に絶縁膜、たとえば酸化膜19を形成する。酸化膜19は別に形成してもよく、あるいはシリコン層18の表面を酸化して形成することもできる。
【0015】
次に、図1(d)に示すように、ゲート電極15および酸化膜19などの上方に半導体層、たとえばポリシリコン層20を堆積する。また、シリコン層20上に絶縁膜、たとえば酸化膜21を形成する。酸化膜21は、たとえばシリコン層20の表面を酸化して形成する。このとき、シリコン層18とゲート電極15の高さが相違するため、ゲート電極15上方の酸化膜21の方がシリコン層18上方の酸化膜21よりも高くなり、酸化膜21に段差21aが生じる。
【0016】
次に、図1(e)に示すように、段差21aを利用して、段差21aの側壁部分に絶縁膜、たとえば側壁窒化膜22を形成する。その後、側壁窒化膜22をマスクにして、シリコン層20をエッチングし、シリコン層18の図示上方に位置するシリコン層20部分に、シリコン層20を貫通する貫通溝23を形成する。このとき、ゲート電極15の側壁部分に形成されている窒化膜17の近傍に、酸化膜19の一部が残る。しかし、エッチング条件によっては、酸化膜19が剥離し残らない場合もある。
【0017】
次に、図1(f)に示すように、貫通溝23に面するシリコン層20上、すなわちその内側表面に絶縁膜、たとえば窒化膜24を形成する。窒化膜24は、たとえばシリコン層20の表面を窒化して形成する。
【0018】
次に、図1(g)に示すように、貫通溝23を利用した等方的エッチングでシリコン層18を除去し、ゲート電極15間に何もない空隙25を形成する。この場合、窒化膜24の存在でオーバーエッチングが抑制される。たとえば窒化膜24内側のシリコン層20のエッチングが防止される。
【0019】
次に、図1(h)に示すように、窒化膜22、24を剥離する。
【0020】
次に、図1(i)に示すように、水素雰囲気中の熱工程により、シリコン層20の貫通溝23部分をつなぎ合わせる。つなぎ合わせは、たとえば貫通溝23に面するシリコン層20表面が溶解し、流動化することによって行われる。このとき、シリコン層18を除去した部分、つまりトランジスタのゲート電極15間に、たとえば上方が閉じられた空隙25が形成される。
【0021】
次に、図1(i)に示す構造の表面をCMP(Chemical Mechanical Polishing)により平坦化し、図1(j)に示す構造を得る。このとき、平坦化したシリコン層26の厚さはなるべく薄くなるようにする。
【0022】
次に、図1(k)に示すように、シリコン層26を酸化し、酸化膜27を形成する。シリコン層26がそのまま存在すると、デバイス特性を劣化させる原因になるため、シリコン層26を酸化する。
【0023】
上記の工程では、ゲート電極15の側壁部分に窒化膜17を形成している。この場合、たとえば隣接するゲート電極側方向における窒化膜17の厚さを、窒化膜22および窒化膜24の厚さよりも厚くする。各窒化膜17、22、24の厚さをこのような関係に設定することにより、図1(h)の工程で、窒化膜22、24を除去した場合に、ゲート電極15の側壁部分に窒化膜17が残される。
【0024】
ところで、図1(i)の工程、たとえばシリコン層20の貫通溝23部分をつなぎ合わせる工程では、水素雰囲気における熱工程の温度および拡散時間と貫通溝23の大きさとの関係が重要になる。この関係は図2の符号P、Q、Rで示され、以下に説明する手順で導かれる。
【0025】
まず、溶解したシリコン原子の拡散係数は(1)式で表される。
【0026】
D=D0 e−Ea/kT…(1)
ここで、文献(M.E.Keefe et al.,:J.Phys.Chem.Solids,Vol.55,p.965,1994)
によれば、D0 =0.1m2 s−1、Ea=2.3eVとなっている。また、埋めることのできる穴の大きさは、シリコン原子の拡散長に比例することが知られている。すなわち、比例係数をkとすると、
穴の大きさ=k・2√Dt…(2)
で表される。
【0027】
また、1100℃、10分で0.4μmの穴が埋まることが知られている。この事実から(2)式の比例係数kが抽出され、図2の符号P、Q、Rの関係が得られる。図2の横軸は温度(℃)、縦軸は穴の大きさ(μm)で、符号P、Q、Rはそれぞれ、拡散時間が20分、10分、5分の場合である。
【0028】
図2の関係から、埋めることのできる穴の大きさは、温度や時間によって決まることがわかる。したがって、穴の大きさがそれほど大きくない場合は、温度が高くなくても、拡散時間を長くすれば穴を埋めることができる。たとえば0.05μmの穴を埋める場合、図2の関係から、拡散時間を20分とすれば、およそ800℃の温度で穴が埋まる。
【0029】
上記の実施形態の場合、シリコン基板11にソース拡散層領域12およびドレイン拡散層領域13が既に形成されている。したがって、温度はなるべく低い方がよく、また、貫通溝23の大きさは小さい方が望ましい。
【0030】
上記した方法によれば、図1(e)〜(g)の工程で説明したように、窒化膜22をマスクにしてシリコン層20をエッチングして貫通溝23を形成している。そのため、制御性よく貫通溝を形成でき、貫通溝の大きさを小さくできる。したがって、熱工程の温度を低くでき、高温処理した場合に問題となるデバイス特性の劣化などが防止される。
【0031】
上記した構成によれば、シリコン層18を除去した部分、つまりトランジスタのゲート電極15間に空隙25が存在し、トランジスタ間の干渉効果を抑制した半導体装置が得られる。
【0032】
次に、本発明の第2実施形態について図3の工程図を参照して説明する。図3は、図1に対応する部分に同じ符号を付し、重複する説明を一部省略する。
【0033】
この実施形態の場合、図3(a)〜(i)の工程は、図1(a)〜(i)と同じであるため、図3(a)〜(i)についてはその主要部分に符号を付記し、以下、図3(j)〜(l)の工程について説明する。
【0034】
図3(j)に示すように、シリコン層20にイオン注入し、シリコン基板11と相違する導電型の高濃度拡散層領域、たとえばソース拡散層領域31およびドレイン拡散層領域32を形成する。
【0035】
次に、図3(k)に示すように、シリコン層20の表面をCMPにより平坦化する。
【0036】
次に、図3(l)に示すように、通常の半導体装置の製造プロセスにより、シリコン層20上に、トランジスタを構成するその一部要素を形成する。たとえばシリコン層20上にゲート絶縁膜33を形成し、ゲート絶縁膜33上にゲート電極34を形成する。ゲート電極34は絶縁膜35で被覆され、側壁部分は絶縁膜、たとえば窒化膜36で被覆される。
【0037】
その後、図3(a)〜(j)と同様の手順により、ゲート電極34間に空隙37をもつトランジスタ構造が形成される。
【0038】
上記の製造工程を繰り返すことにより、トランジスタなど多数のデバイスを3次元的に配置した半導体装置を形成できる。
【0039】
上記した構成によれば、3次元的に配置されたトランジスタのゲート電極15、34間にそれぞれ空隙25、37が形成され、トランジスタ間の干渉効果を抑制した半導体装置が実現される。
【0040】
次に、本発明の第3実施形態について図4の工程図を参照して説明する。図4は、図1および図3に対応する部分に同じ符号を付し、重複する説明を一部省略する。
【0041】
この実施形態の場合、図4(a)〜(i)の工程は、図1および図3の(a)〜(i)と同じであるため、図4(a)〜(i)についてはその主要部分に符号を付記し、以下、図4(j)〜(l)の工程について説明する。
【0042】
図4(j)に示すように、シリコン層20の表面を平坦化する。
【0043】
次に、図4(k)に示すように、通常の半導体装置の製造プロセスにより、シリコン層20上に、トランジスタを構成するその一部要素を形成する。たとえばシリコン層20上にゲート絶縁膜33を形成し、ゲート絶縁膜33上にゲート電極34を形成する。また、ゲート電極34を絶縁膜35で被覆し、側壁部分を絶縁膜たとえば窒化膜36で被覆する。
【0044】
次に、図4(l)に示すように、シリコン層20にイオン注入し、シリコン基板11と相違する導電型の高濃度拡散層領域、たとえばソース拡散層領域31およびドレイン拡散層領域32を形成する。
【0045】
その後、図3(a)〜(j)と同様の手順により、ゲート電極34間に空隙37をもつトランジスタ構造が形成される。
【0046】
上記の製造工程を繰り返すことにより、トランジスタ構造を3次元的に配置した半導体装置を形成できる。
【0047】
上記した構成によれば、3次元的に配置した各トランジスタのゲート電極15、34間にそれぞれ空隙25、37が形成され、トランジスタ間の干渉効果を抑制した半導体装置が実現される。
【0048】
以上説明した第1〜第3の実施形態は、半導体装置を構成するデバイスがMOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)の場合で説明している。しかし、この発明は、MOSFETに限らず、他のトランジスタ構造にも適用できる。
【0049】
次に、本発明の第4実施形態について、フラッシュメモリーを例にとり図5の概略構造図を参照して説明する。第4実施形態は、第1実施形態で説明した方法を適用した場合で、ゲート電極構造部分を除いて図1で説明したと同様の工程で製造される。
【0050】
まず、シリコン基板51の一部に、ソース拡散層領域あるいはドレイン拡散層領域として機能する複数の高濃度拡散層52を形成し、またシリコン基板51上にトランジスタなどのデバイス要素を形成する。たとえば、シリコン基板51上にゲート絶縁膜53を形成し、ゲート絶縁膜53上に、複数対の浮遊ゲート54および制御ゲート55を所定間隔に形成する。図示上下の浮遊ゲート54および制御ゲート55間に絶縁膜56が挟まれ、浮遊ゲート54および制御ゲート55は絶縁膜57で被覆されている。また、浮遊ゲート54および制御ゲート55の側壁部分は絶縁膜58で被覆される。そして、図1(a)〜(j)で説明した第1実施形態と同様の方法で、浮遊ゲート54間および制御ゲート55間に空隙59を形成する。
【0051】
この場合、図の左から順に第1〜第3のトランジスタA〜Cが形成される。そして、たとえば図示左端の高濃度拡散層52に第1電源601からソース電圧が供給され、図示右端の高濃度拡散層52に第2電源602からドレイン電圧が供給される。
【0052】
上記した構成の場合も、トランジスタの浮遊ゲート54や制御ゲート55間に空隙59が形成され、トランジスタ間の干渉効果が抑制される。
【0053】
ここで、図5に示すようなトランジスタ間に空隙が存在する発明構造、および、図6に示すようなトランジスタ間が酸化膜61で満たされている従来構造の干渉効果について、図7を参照して説明する。図6は、図5に対応する部分に同じ符号を付し重複する説明を省略する。図7の横軸はセル間距離(um)、縦軸は浮遊ゲートの電圧(V)である。
【0054】
たとえば第2トランジスタBの制御ゲート55に20Vを印加し、その両側の第1および第3トランジスタA、Cの制御ゲート55に5Vを印加した場合について考える。
【0055】
このとき、図6の従来構造の場合、図7の符号Sに示すように、第2トランジスタBの浮遊ゲート54の電圧V2は、トランジスタ間の距離が減少すると増大する。これは、以下のような理由によると考えられる。
【0056】
トランジスタ間の距離が大きい場合は、第2トランジスタBと第1、第3トランジスタA、Cとの間にほとんど干渉がないため、第2トランジスタBの浮遊ゲート54の電圧V2は制御ゲート55との容量結合によってのみ増大する。
【0057】
逆に、トランジスタ間の距離が小さくなると、第2トランジスタBと第1、第3トランジスタA、Cとの間の干渉効果が大きくなる。その結果、第2トランジスタBの浮遊ゲート54の電圧上昇に引きずられて、第1、第3トランジスタA、Cの浮遊ゲート54の電圧が上昇する。この電圧上昇に引きずられて、さらに第2トランジスタBの浮遊ゲート54の電圧が上昇する。
【0058】
一方、図5の発明構造の場合は、第2トランジスタBの浮遊ゲート54の電圧上昇が小さいため、図7の符号Tに示すように、トランジスタ間の干渉効果が抑制される。
【0059】
次に、本発明の第5実施形態として、フラッシュメモリーを例にとり図8の概略構造図を参照して説明する。図8は、図5に対応する部分に同じ符号を付し、重複する説明を一部省略する。
【0060】
第5実施形態は、第2実施形態で説明した方法を適用した場合で、ゲート電極構造部分を除いて図3で説明したと同様の工程で製造される。たとえば、第1〜第3のトランジスタA〜C上に形成したシリコン層81にイオン注入し、シリコン基板51と相違する導電型の高濃度拡散層領域、つまりソース拡散層領域あるいはドレイン拡散層領域として機能する複数の高濃度拡散層82を形成する。
【0061】
その後、シリコン層81上にトランジスタ要素を形成する。たとえば、シリコン層81上にゲート絶縁膜83を形成し、ゲート絶縁膜83上に、複数対の浮遊ゲート84および制御ゲート85を所定間隔に形成する。図示上下の浮遊ゲート84および制御ゲート85間に絶縁膜86が挟まれ、浮遊ゲート84および制御ゲート85は絶縁膜87で被覆される。また、浮遊ゲート84および制御ゲート85の側壁部分を窒化膜などの絶縁膜88で被覆する。
【0062】
そして、第2実施形態で説明したと同様の方法で、隣接するトランジスタの浮遊ゲート84間および制御ゲート85間に空隙89を形成する。
【0063】
上記の製造工程を繰り返すことにより、トランジスタ構造を3次元的に配置したフラッシュメモリーが形成される。
【0064】
上記した構成の場合も、それぞれの浮遊ゲート間および制御ゲート間に空隙が存在し、デバイス間の干渉効果を抑制した半導体装置が実現される。
【0065】
上記した構成によれば、多数のデバイスから構成された半導体装置を製造する場合に、デバイス間の干渉効果を抑制した半導体装置の製造方法を提供できる。また、多数のデバイスを3次元的に配置した構造で、デバイス間の干渉効果を抑制した半導体装置の製造方法を提供できる。
【0066】
【発明の効果】
本発明によれば、デバイス間の干渉効果を抑制した半導体装置の製造方法を実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を説明するための工程図である。
【図2】本発明に係るシリコン層の溝部分をつなぎ合わせる工程を説明するための特性図である。
【図3】本発明の第2実施形態を説明するための工程図である。
【図4】本発明の第3実施形態を説明するための工程図である。
【図5】本発明の第4実施形態を説明するための概略構造図である。
【図6】本発明と対比するために示した従来の半導体装置の概略構造図である。
【図7】本発明の第4実施形態におけるトランジスタ間の干渉効果を説明する特性図である。
【図8】本発明の第5実施形態を説明するための概略構造図である。
【符号の説明】
11…シリコン基板
12…ソース拡散層領域
13…ドレイン拡散層領域
14…ゲート絶縁膜
15…ゲート電極
16…絶縁膜
17…窒化膜
18…シリコン層
19…酸化膜
20…シリコン層
21…酸化膜
22…窒化膜
23…貫通溝
24…窒化膜
25…空隙
26…平坦化したシリコン層
27…酸化膜
Claims (5)
- 半導体基板上のデバイス要素間に第1半導体層を形成する第1工程と、前記第1半導体層上に第1絶縁膜を形成する第2工程と、前記デバイス要素上および第1絶縁膜を形成した前記第1半導体層上に第2半導体層を形成する第3工程と、前記第2半導体層上に第2絶縁膜を形成する第4工程と、前記第2絶縁膜上に第3絶縁膜を形成する第5工程と、前記第3絶縁膜をマスクにして前記第2半導体層をエッチングし、前記第2半導体層に貫通溝を形成する第6工程と、前記貫通溝に面する前記第2半導体層上に第4絶縁膜を形成する第7工程と、前記第1半導体層を除去する第8工程と、前記第3絶縁膜および前記第4絶縁膜を除去する第9工程と、前記第2半導体層中の前記貫通溝部分をつなぎ合わせる第10工程とからなることを特徴とする半導体装置の製造方法。
- 半導体基板上にゲート絶縁膜およびゲート電極、このゲート電極間に位置する第1半導体層を形成する第1工程と、前記第1半導体層上に第1絶縁膜を形成する第2工程と、前記ゲート電極上および第1絶縁膜を形成した前記第1半導体層上に第2半導体層を形成する第3工程と、前記第2半導体層上に第2絶縁膜を形成する第4工程と、前記第2絶縁膜上に第3絶縁膜を形成する第5工程と、前記第3絶縁膜をマスクにして前記第2半導体層をエッチングし、前記第2半導体層に貫通溝を形成するする第6工程と、前記貫通溝に面する前記第2半導体層上に第4絶縁膜を形成する第7工程と、前記第1半導体層を除去する第8工程と、前記第3絶縁膜および前記第4絶縁膜を除去する第9工程と、前記第2半導体層中の前記貫通溝をつなぎ合わせる第10工程とからなることを特徴とする半導体装置の製造方法。
- 第1工程で形成する第1半導体層は、半導体基板上に第1半導体層を所定厚さに形成した後に、エッチングで所望の厚さに形成し、第2工程で形成する第1絶縁膜は、所望の厚さに形成された前記第1半導体層を酸化して形成する請求項1または請求項2記載の半導体装置の製造方法。
- 第2工程で形成する第1半導体層をゲート電極よりも低くし、第5工程で形成する第3絶縁膜を、第2絶縁膜の段差部分に形成する請求項3記載の半導体装置の製造方法。
- 第2半導体層に半導体基板と相違する導電型の拡散層を形成する第11工程と、前記第2半導体層の表面を平坦化する第12工程と、平坦化された前記第2半導体層上にゲート絶縁膜を形成し、このゲート絶縁膜上にゲート電極を形成する第13工程とを有する請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003146362A JP4079830B2 (ja) | 2003-05-23 | 2003-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003146362A JP4079830B2 (ja) | 2003-05-23 | 2003-05-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349549A true JP2004349549A (ja) | 2004-12-09 |
JP4079830B2 JP4079830B2 (ja) | 2008-04-23 |
Family
ID=33533234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003146362A Expired - Fee Related JP4079830B2 (ja) | 2003-05-23 | 2003-05-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4079830B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
JP2007250863A (ja) * | 2006-03-16 | 2007-09-27 | Seiko Epson Corp | 半導体装置、集積回路、及び電子機器 |
JP2010027922A (ja) * | 2008-07-22 | 2010-02-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8008149B2 (en) | 2007-05-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of manufacturing the same |
JP2012178387A (ja) * | 2011-02-25 | 2012-09-13 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
-
2003
- 2003-05-23 JP JP2003146362A patent/JP4079830B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8669172B2 (en) | 2005-04-15 | 2014-03-11 | Renesas Electronics Corporation | Method of manufacturing nonvolatile semiconductor device |
JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
US8211777B2 (en) | 2005-04-15 | 2012-07-03 | Renesas Electronics Corporation | Method of manufacturing nonvolatile semiconductor device |
JP2007250863A (ja) * | 2006-03-16 | 2007-09-27 | Seiko Epson Corp | 半導体装置、集積回路、及び電子機器 |
US8399322B2 (en) | 2007-05-14 | 2013-03-19 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of manufacturing the same |
US8008149B2 (en) | 2007-05-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of manufacturing the same |
US8575017B2 (en) | 2007-05-14 | 2013-11-05 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of manufacturing the same |
US8581325B2 (en) | 2008-07-22 | 2013-11-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method thereof |
US8158479B2 (en) | 2008-07-22 | 2012-04-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method thereof |
JP2010027922A (ja) * | 2008-07-22 | 2010-02-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2012178387A (ja) * | 2011-02-25 | 2012-09-13 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR101455451B1 (ko) * | 2011-02-25 | 2014-10-27 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 제조 방법 |
US9006815B2 (en) | 2011-02-25 | 2015-04-14 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4079830B2 (ja) | 2008-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271901B2 (ja) | ゲートオールアラウンド構造トランジスタを有する半導体装置形成方法 | |
TWI518755B (zh) | 積體電路結構及其製作方法 | |
TWI484567B (zh) | 半導體結構與其製造方法 | |
KR102526332B1 (ko) | 다중 게이트 디바이스를 위한 게이트 격리 | |
JP2007103490A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004128508A (ja) | 多重チャンネルを有するモストランジスター及びその製造方法 | |
JP2006286889A (ja) | 半導体装置及びその製造方法 | |
JP2005167132A (ja) | 半導体装置及びその製造方法 | |
TWI480976B (zh) | 在多層晶圓中之溝渠結構 | |
TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
JP2007201062A (ja) | 半導体装置及びその製造方法 | |
JP2006261161A (ja) | 半導体装置の製造方法 | |
JP2007329239A (ja) | パワーicデバイス及びその製造方法 | |
TWI398001B (zh) | 具有在閘極作用區域上之接觸的電晶體 | |
WO2016031014A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2006100790A (ja) | 半導体装置及びその製造方法 | |
JP2007511907A (ja) | 完全に量子井戸が空乏化した低出力のマルチチャネルcmosfet | |
JP2007043069A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007184549A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4079830B2 (ja) | 半導体装置の製造方法 | |
TWI765673B (zh) | 半導體裝置與其形成方法 | |
JP2008244229A (ja) | 半導体装置の製造方法及び半導体装置 | |
TW202238742A (zh) | 半導體裝置及其形成方法 | |
JP2004039985A (ja) | 半導体装置及びその製造方法 | |
JP2006210636A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |