JP2004347901A

JP2004347901A - Image filter system and image processing method

Info

Publication number: JP2004347901A
Application number: JP2003145659A
Authority: JP
Inventors: Takahiro Nanba; 隆広難波; Junko Kishima; 淳子貴島
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-05-23
Filing date: 2003-05-23
Publication date: 2004-12-09

Abstract

<P>PROBLEM TO BE SOLVED: To ensure that an optimum image signal is outputted even if an input image signal of any image size is inputted. <P>SOLUTION: Whether the image size of the input video signal vin is of a size equal to or smaller for which a filter circuit 1 can handle or not is automatically decided by an image information detecting circuit 3, and either one of the output from the filter circuit 1 or the input video signal vin is selected by a selection circuit 5. As a result, even if the input video signal vin of the image size at which the signal cannot be completely processed by the filter circuit 1 is given, the image can be outputted without the disturbance thereof. Also, the clock signal of the circuits unnecessary for filter processing is stopped by controlling the propriety of the operation of the filter circuit 1 by simultaneously using a clock control circuit 7. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、画像情報を液晶ディスプレイ等のモニタ装置に表示させる際の画質を向上し得る画像フィルタ装置及び画像処理方法に関する。
【０００２】
【従来の技術】
従来の画像フィルタ装置では、入力アナログ画像信号をアナログ／デジタル変換処理するためのＡＤ変換器内に用いられているデジタルフィルタにおいて、アナログ／デジタル変換の基準となる量子化サンプリング信号に相当するクロック信号が必要となる。このクロック信号は、入力信号に対し、常時フィルタ処理を施すために、ＰＬＬ回路による安定したクロック信号が常時出力されることから、入力されるアナログ信号がいかなるタイミングで入力されても、安定したフィルタ処理をおこなうことが可能である（例えば、特許文献１参照）。
【０００３】
また、従来の画像フィルタ装置におけるデジタルフィルタのクロック生成方法としては、入力される同期信号が外部より入力されていないと判断された場合は、検出回路からの制御信号によってマスク回路が動作して、液晶モジュール内ドライバ制御回路の交流駆動制御動作に最小限必要な制御信号を液晶モジュールに供給するとともに、マスク回路により制御信号を生成する回路以外の回路の動作を休止する方法がある（例えば、特許文献２参照）。
【０００４】
【特許文献１】
国際公開ＷＯ９９／２７４９４号のパンフレット
【特許文献２】
特開平９−２６５２７５号公報
【０００５】
【発明が解決しようとする課題】
従来の画像フィルタ装置においては、デジタルフィルタへの入力信号の有無に係らずクロック信号を入力し続けることから、フィルタ処理の必要のない状態、即ち入力信号がない状態でも、処理回路が動作する。このため、消費電力が増大するといった問題点があった。
【０００６】
また、入力信号がある場合でも、画像フィルタ装置への入力信号の内容を判別する手段がないことから、入力信号の内容がフィルタ処理を必要としない場合、あるいはフィルタ処理を施してもフィルタ処理の効果がない場合でも、デジタルフィルタの回路を動作させなければならないため、消費電力が増大するといった問題点があった。
【０００７】
そこで、この発明の課題は、消費電力の低減が可能な画像フィルタ装置及びそれに関連する技術を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決すべく、この発明は、入力画像信号に対して予め定められた画像サイズによってのみ実現可能な２次元フィルタを構成するフィルタ回路により前記入力画像信号についてのフィルタリングを行う際に、入力画像信号の画像サイズと前記フィルタ回路の前記予め定められた画像サイズとを比較し、前記第１の工程での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記入力画像信号を選択出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路からの出力信号を選択出力するものである。
【０００９】
【発明の実施の形態】
実施の形態１．
＜構成＞
図１はこの発明の実施の形態１に係る画像フィルタ装置を示すブロック図、図２はフィルタリングの対象となる画像中のブロックＢＬ１〜ＢＬ４及びブロックノイズ２１，２２を示す図である。
【００１０】
この画像フィルタ装置は、図１の如く、入力映像信号ｖｉｎのフィルタリングを行うフィルタ回路１と、例えば画像サイズ等の入力映像信号ｖｉｎの内容を自動的に判別する画像情報検出回路３と、フィルタ回路１からの出力と入力映像信号ｖｉｎとを画像情報検出回路３での判別結果に応じて選択して出力する選択回路５と、フィルタ回路１の動作タイミングを規律するためのクロック信号を生成するクロック制御回路７とを備える。
【００１１】
ここで、この実施の形態１に係る画像フィルタ装置に入力される入力映像信号ｖｉｎは、例えば画像圧縮伸長方法であるＭＰＥＧ規格に準拠したものであり、色の三原色であるＲＧＢ信号から一定の変換処理を施された輝度信号と色差信号から構成される映像信号である。
【００１２】
図２はＭＰＥＧ規格によって圧縮伸長された１６×１６＝２５６画素で構成される入力映像信号ｖｉｎの一例である。この入力映像信号ｖｉｎは、８画素×８ライン（８画素）＝６４画素を１ブロックという処理単位として、これが縦横に２ブロックずつ配置されて合計４ブロックＢＬ１〜ＢＬ４で構成される。符号１１は、横方向の画素の集まりである１ラインを示しており、図２の場合は２ブロックに跨るようにして、８＋８＝１６画素が１ラインを構成している。
【００１３】
この各ブロックＢＬ１〜ＢＬ４を構成する６４画素の画像信号においては、ＭＰＥＧ規格の圧縮伸長処理の過程上、同一ブロックＢＬ１〜ＢＬ４内においては比較的画素情報として近い値が発生する。ただしそれはあくまでも同一ブロックＢＬ１〜ＢＬ４内での話であり、隣接したブロックＢＬ１〜ＢＬ４間で比較した場合、特にブロックＢＬ１〜ＢＬ４の境界線付近にある画素情報は大きな差が発生する特性を持っている。この結果、ＭＰＥＧ規格で圧縮伸長された画像の場合、視覚上、水平及び垂直方向に隣接するブロックＢＬ１〜ＢＬ４同士の境界がはっきりと見えてしまう、いわゆるブロックノイズ２１，２２（図２）が発生してしまう。
【００１４】
このことを考慮し、このブロックノイズ２１，２２を軽減するためにブロックＢＬ１〜ＢＬ４の境界付近の画素に関してのみフィルタ処理を施して境界を目立たなくするフィルタを、一般的にデブロッキングフィルタと称している。尚、ブロックＢＬ１〜ＢＬ４の境界は、垂直及び水平方向いずれにも発生することから、デブロッキングフィルタを構成する場合は、一般に水平方向と垂直方向の両方についてフィルタ処理を実施する。この実施の形態１で実現している画像フィルタ装置も、かかるデブロッキングフィルタを構成したものであり、水平フィルタ処理と垂直フィルタ処理とを行うものである。
【００１５】
即ち、フィルタ回路１は、垂直方向に線状に現れるブロックノイズ２１（図２）を軽減するデブロッキング垂直フィルタ処理回路１３と、水平方向に線状に現れるブロックノイズ２２（図２）を軽減するデブロッキング水平フィルタ処理回路１５と、各フィルタ処理回路１３，１５で１ラインまたは複数ラインの画素信号を一時的に格納するラインメモリ１７，１９とを備える。ここで、このフィルタ回路１は、所定サイズの画像に対応するよう構成されている。図２では、１フレームの画像として、便宜上、水平画素サイズが１６画素で、ライン数（垂直方向の画素数）が１６ラインとして図示しているが、この明細書の実施の形態では、例として、１フレームの画像が水平画素サイズが３２０画素、ライン数（垂直方向の画素数）が２４０ラインに対応するものとして、以下に説明を行う。
【００１６】
デブロッキング垂直フィルタ処理回路１３は、図２の如く、垂直方向のブロックノイズ２１を除去するために、互いに水平方向に隣接するブロックＢＬ１とＢＬ２、ＢＬ３とＢＬ４の境界に位置する画素２３（Ａｈ〜Ｄｈ）を水平方向（ライン方向）に平滑化するよう、水平方向の４画素に対してフィルタ処理を行うもので、外部から与えられた入力画像信号Ｖｉｎ中の１ライン分の信号を一旦第１のラインメモリ１７に記憶した後、フィルタ処理に必要な画素のみを第１のラインメモリ１７から読み出してフィルタ処理（垂直方向のデブロッキング処理）を行う。
【００１７】
デブロッキング水平フィルタ処理回路１５は、図２の如く、水平方向のブロックノイズ２１を除去するために、互いに垂直方向に隣接するブロックＢＬ１とＢＬ３、ＢＬ２とＢＬ４の境界に位置する画素２４（Ａｖ〜Ｄｖ）を垂直方向に平滑化するよう、垂直方向の４画素に対してフィルタ処理を行うもので、例えば予めデブロッキング垂直フィルタ処理回路１３からの出力信号のうちの４ライン分の信号を第２のラインメモリ１９に蓄えておき、デブロッキング水平フィルタ処理を行う場合のみ、フィルタ処理に必要な４画素のみを抽出するなどの処理を行う。
【００１８】
第１のラインメモリ１７は、上述のデブロッキング垂直フィルタ処理回路１３が１ライン内の信号についてフィルタ処理を実行することから、その１ライン分のメモリサイズに設定されている。この実施の形態における１ラインの画素数（水平画素サイズ）は、上述のように３２０画素である。
【００１９】
第２のラインメモリ１９は、上述のデブロッキング水平フィルタ処理回路１５が４ラインの信号についてフィルタ処理を実行することから、その４ライン分のメモリサイズ（３２０画素×４＝１２８０画素）に設定されている。
【００２０】
画像情報検出回路３は、入力画像信号ｖｉｎの画像情報、例えば入力画像信号ｖｉｎの画像サイズ情報（水平画素数ｃｐｕ＿ｈ、及び垂直画素数ｃｐｕ＿ｖ等）信号、デブロッキング垂直フィルタ処理回路１３、及びデブロッキング水平フィルタ処理回路１５についてのデブロッキングフィルタ処理可能なサイズ値ｈ＿ｓｉｚｅ、ｖ＿ｓｉｚｅとを比較することにより、上記のフィルタ回路１でのデブロッキングフィルタ処理を行うかどうかを判別するものである。
【００２１】
例えば、デブロッキング垂直フィルタ処理回路１３で使用される第１のラインメモリ１７と、デブロッキング水平フィルタ処理回路１５で使用される第２のラインメモリ１９とが、上述のように、水平画素サイズ＝３２０画素、ライン数＝２４０ラインに対応する回路構成である場合であって、入力画像信号ｖｉｎとして水平画素サイズ（水平画素数）ｃｐｕ＿ｈ＝６４０画素、ライン数（垂直画素数）ｃｐｕ＿ｖ＝４８０ラインの画像信号がそのまま入力してしまうと、フィルタ回路１のデブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５が誤動作を起こしてしまい、最終的なデブロッキングフィルタ処理結果であるデブロッキング水平フィルタ処理回路１５の出力信号による画像が乱れてしまう。
【００２２】
このような不具合を起こさないために、画像情報検出回路３は、フィルタ回路１のデブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５にて処理可能な入力画像信号ｖｉｎが入力されたか否かを判断し、フィルタ回路１で処理可能な場合は、このフィルタ回路１からの出力を選択する一方、フィルタ回路１にて処理できない入力画像信号ｖｉｎが入力されたと判断した場合は、デブロッキングフィルタ処理を行わずに入力画像信号ｖｉｎをそのまま選択するよう、選択回路５に指令信号ｔｈｒｕを与えるようになっている。
【００２３】
また、画像情報検出回路３は、画像全体の輝度情報（１画面内の画素すべての輝度の平均値等）からデブロッキングフィルタ処理を行うかどうかを判別する処理をも行う。かかる処理については後述する。
【００２４】
尚、画像情報検出回路３は、ＲＯＭ及びＲＡＭ等が接続された一般的なマイクプロセッサ内において所定のソフトウェアプログラム（ファームウェア）によって動作する機能部品である。このソフトウェアプログラムは、マイクロプロセッサで読み取り可能な所定の記録媒体に記録された形態で提供される。ソフトウェアプログラムは、このようなマイクロプロセッサに、上述の画像情報検出回路３の機能を実現させるプログラムコードを含んでいる。
【００２５】
選択回路５は、画像情報検出回路３からの指令信号ｔｈｒｕに従って、フィルタ回路１からの出力と外部からの入力画像信号ｖｉｎとのいずれか一方を選択するスイッチング回路である。選択回路５で選択された信号は、ＬＣＤ表示処理回路２５に出力され、このＬＣＤ表示処理回路２５により液晶モニタ２７に画像表示が行われる。
【００２６】
クロック制御回路７は、外部から基準クロック信号ｃｌｋ＿ｉｎが与えられるとともに、画像情報検出回路３からの制御信号ｃｌｋ＿ｇａｔｅが与えられ、これら基準クロック信号ｃｌｋ＿ｉｎ及び制御信号ｃｌｋ＿ｇａｔｅに応じて、デブロッキング垂直フィルタ処理回路１３、デブロッキング水平フィルタ処理回路１５及びＬＣＤ表示処理回路２５での各信号処理にそれぞれ必要な制御信号ｃｌｋ＿ｏｕｔ１、ｃｌｋ＿ｏｕｔ２、ｃｌｋ＿ｏｕｔ３を制御する。例えば画像情報検出回路３からの制御信号ｃｌｋ＿ｇａｔｅが１の場合は、フィルタ回路１でのデブロッキングフィルタ処理が実行できない場合と判断して、フィルタ回路１の動作を停止させるべく、デブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５への制御信号ｃｌｋ＿ｏｕｔ２，ｃｌｋ＿ｏｕｔ３を次の（１）式のように制御する。
【００２７】
ｃｌｋ＿ｏｕｔ２＝ｃｌｋ＿ｏｕｔ３＝０ …（１）
一方、ｃｌｋ＿ｇａｔｅ＝０の場合は、フィルタ回路１でのデブロッキングフィルタ処理が実行可能と判断し、フィルタ回路１を作動させるべく、デブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５への制御信号ｃｌｋ＿ｏｕｔ２，ｃｌｋ＿ｏｕｔ３を次の（２）式のようにする。
【００２８】
ｃｌｋ＿ｏｕｔ２＝ｃｌｋ＿ｏｕｔ３＝ｃｌｋ＿ｉｎ …（２）
いずれの場合も、ＬＣＤ表示処理回路２５を動作させるべく、ＬＣＤ表示処理回路２５への制御信号ｃｌｋ＿ｏｕｔ１は次の（３）式の通りとする。
【００２９】
ｃｌｋ＿ｏｕｔ１＝ｃｌｋ＿ｉｎ …（３）
尚、上記のフィルタ回路１及び選択回路５は、画像情報検出回路３を実現するための上記のマイクロプロセッサを利用してもよいし、あるいは上記マイクロプロセッサとは別の単独の半導体集積回路を使用しても差し支えない。
【００３０】
＜動作＞
次に、入力画像信号ｖｉｎに対する信号処理の流れを説明する。
【００３１】
フィルタ回路１に上記（２）式の制御信号が与えられてフィルタ回路１が作動状態にある場合は、入力画像信号ｖｉｎは、まずフィルタ回路１のデブロッキング垂直フィルタ処理回路１３によって、垂直方向のブロックノイズ２１を除去するフィルタ処理が施される。この際、入力画像信号Ｖｉｎは、各ライン１１毎に一旦第１のラインメモリ１７に記憶した後、フィルタ処理に必要な画素２３のみ（即ち、垂直方向のブロックノイズ２１に跨る前後２画素ずつ：合計４画素Ａｈ〜Ｄｈ）を第１のラインメモリ１７から読み出してフィルタ処理を行う。
【００３２】
続いて、デブロッキング水平フィルタ処理回路１５によって、水平方向のブロックノイズを除去するフィルタ処理が施される。尚、このデブロッキング水平フィルタ処理回路１５に関しては、垂直方向の４画素２４（Ａｖ〜Ｄｖ）に対してフィルタ処理を行うことから、予めデブロッキング垂直フィルタ処理回路１３からの出力信号のうち４ライン分の入力映像信号ｖｉｎを第２のラインメモリ１９に蓄えておき、デブロッキング水平フィルタ処理を行う場合のみ、フィルタ処理に必要な４画素２４（Ａｖ〜Ｄｖ）のみを抽出するといった処理を行う。
【００３３】
また、このデブロッキング水平フィルタ処理回路１５では、第２のラインメモリ１９を利用して、色差信号の画素変換を行うことが可能である。入力画像信号ｖｉｎは、上述の通り、輝度信号と色差信号の２種類から構成されるが、色差信号に関してさらにＣｂ信号とＣｒ信号の２信号で表される。しかもこの色差信号に関しては、画像情報を扱う過程において輝度信号よりも情報圧縮されることが多い。
【００３４】
例えば、情報圧縮されない場合を輝度信号Ｙ及び２つの色差信号Ｃｂ，Ｃｒの情報量の比率（以下「成分比」と称す）で示した場合、４：４：４と表示される。これは輝度信号を４とした場合、色差信号Ｃｂが４、色差信号Ｃｒが４となり、三つの情報量が等しいことを示す。
【００３５】
これに対して、輝度信号Ｙ及び２つの色差信号Ｃｂ，Ｃｒの成分比が４：２：２と表示された場合は、輝度信号Ｙの情報量＝４に対して、色差信号Ｃｂ，Ｃｒのそれそれの情報量は、情報圧縮されない場合に比べて半分であることを示す。
【００３６】
さらに成分比を４：２：０と表示した場合は、輝度信号Ｙの情報量＝４に対して、色差信号のＣｂとＣｒを加算した情報量の比が“２”となることから、例えば輝度信号に対する色差信号Ｃｂの情報量の比は４：１となる。
【００３７】
この実施の形態においては、例えば入力映像信号ｖｉｎとして輝度信号Ｙと色差信号Ｃｂ，Ｃｒの成分比が４：２：２の映像情報を扱う。
【００３８】
かかるデブロッキング水平フィルタ処理回路１５からの出力は、選択回路５に入力される。
【００３９】
一方、画像情報検出回路３では、入力画像信号ｖｉｎの画像情報、例えば画像サイズ（水平画素数、垂直画素数等）や、画像全体の輝度情報（１画面内の画素すべての輝度の平均値等）からデブロッキングフィルタ処理を行うかどうかを判別する処理を行う。
【００４０】
画像情報検出回路３において、デブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５が、デブロッキングフィルタ処理可能なサイズかどうかを判別するためのひとつの方法として、予め外部ＣＰＵから設定された入力画像信号ｖｉｎの画像サイズ情報信号ｃｐｕ＿ｈ，ｃｐｕ＿ｖと、デブロッキング垂直フィルタ処理回路１３、及びデブロッキング水平フィルタ処理回路１５がデブロッキングフィルタ処理可能なサイズ値ｈ＿ｓｉｚｅ，ｖ＿ｓｉｚｅとを比較して、例えば「ｃｐｕ＿ｈ＞ｈ＿ｓｉｚｅ」または「ｃｐｕ＿ｖ＞ｖ＿ｓｉｚｅ」が成立する場合に、フィルタ回路１でのデブロッキングフィルタ処理が不可能と判断して、指令信号ｔｈｒｕとして「ｔｈｒｕ＝１」を選択回路５に出力する。一方、「ｃｐｕ＿ｈ ≦ ｈ＿ｓｉｚｅ」かつ「ｃｐｕ＿ｖ ≦ ｖ＿ｓｉｚｅ」の場合は、デブロッキングフィルタ処理が可能と判断して、指令信号ｔｈｒｕとして「ｔｈｒｕ＝０」を選択回路５に出力する。
【００４１】
また、画像情報検出回路３は、「ｔｈｒｕ＝１」の場合、即ちデブロッキングフィルタ処理が実行できないと判断された場合には、画像情報検出回路３からの信号ｃｌｋ＿ｇａｔｅを「ｃｌｋ＿ｇａｔｅ＝１」に設定するとともに、「ｔｈｒｕ＝０」の場合、即ち、デブロッキングフィルタ処理状態が実行可能と判断された場合には、「ｃｌｋ＿ｇａｔｅ＝０」に設定して、クロック制御回路７に出力する。
【００４２】
クロック制御回路７は、外部から基準クロック信号ｃｌｋ＿ｉｎが与えられるとともに、画像情報検出回路３からの制御信号ｃｌｋ＿ｇａｔｅが与えられ、これら基準クロック信号ｃｌｋ＿ｉｎ及び制御信号ｃｌｋ＿ｇａｔｅに応じて、デブロッキング垂直フィルタ処理回路１３、デブロッキング水平フィルタ処理回路１５及びＬＣＤ表示処理回路２５での各信号処理にそれぞれ必要な制御信号ｃｌｋ＿ｏｕｔ１、ｃｌｋ＿ｏｕｔ２、ｃｌｋ＿ｏｕｔ３を制御する。例えば画像情報検出回路３からの制御信号ｃｌｋ＿ｇａｔｅが１の場合は、フィルタ回路１でのデブロッキングフィルタ処理が実行できない場合と判断して、デブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５への制御信号ｃｌｋ＿ｏｕｔ２，ｃｌｋ＿ｏｕｔ３を上記の（１）式のように制御する。これにより、フィルタ回路１は、その動作が停止される。
【００４３】
一方、ｃｌｋ＿ｇａｔｅ＝０の場合は、フィルタ回路１でのデブロッキングフィルタ処理が実行可能と判断し、デブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５への制御信号ｃｌｋ＿ｏｕｔ２，ｃｌｋ＿ｏｕｔ３を上記の（２）式のようにする。この場合は、既述したように、フィルタ回路１が作動状態となる。
【００４４】
いずれの場合も、ＬＣＤ表示処理回路２５への制御信号ｃｌｋ＿ｏｕｔ１は上記の（３）式の通りとする。これにより、ＬＣＤ表示処理回路２５も作動状態となる。
【００４５】
選択回路５は、画像情報検出回路３からの指令信号ｔｈｒｕについて「ｔｈｒｕ＝１」の場合は、フィルタ回路１でのデブロッキングフィルタ処理が不可能であるため、入力画像信号ｖｉｎをそのまま選択する。一方、「ｔｈｒｕ＝０」の場合は、フィルタ回路１から出力された信号を選択する。この選択回路５で選択された信号は、ＬＣＤ表示処理回路２５によって汎用の液晶モニタ２７で表示可能な信号形態にて画像表示される。例えば、デブロッキング水平フィルタ処理回路１５の出力の成分比が４：２：２の輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒで構成される場合、ＬＣＤ表示処理回路２５ではＲ，Ｇ，Ｂの３色信号が同じ情報量を持つ成分比が４：４：４のＲＧＢ信号に変換されたのち液晶モニタ２７にて画像表示される。
【００４６】
このように、デブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５にて処理可能な画像サイズの入力画像信号ｖｉｎが入力された場合のみデブロッキングフィルタ処理が行われ、それ以外の場合は、入力画像信号ｖｉｎがそのまま選択回路５から出力される。これにより、ＬＣＤ表示処理回路２５にて液晶モニタ２７に画像表示した場合に、画像が乱れることを回避できる。
【００４７】
この画像フィルタ装置は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００４８】
入力画像信号ｖｉｎから入力される入力画像信号の画像サイズによって、液晶モニタ２７へ表示する画像情報を、フィルタ回路１からの出力と入力画像信号ｖｉｎそのままとのいずれかを画像情報検出回路３及び選択回路５により選択することが可能なので、どのような画像サイズの入力画像信号ｖｉｎが入力されても最適な映像信号をＬＣＤ表示処理回路２５及び液晶モニタ２７に出力することが可能である。
【００４９】
また、フィルタ処理を実行しない場合は、クロック制御回路７での制御信号ｃｌｋ＿ｏｕｔ２、ｃｌｋ＿ｏｕｔ３を制御（ｃｌｋ＿ｏｕｔ２＝ｃｌｋ＿ｏｕｔ３＝０）することで、フィルタ回路１のクロックを停止させることができ、消費電力の低減が可能であるといった効果がある。
【００５０】
さらに、予め外部から設定されていた入力画像信号の画像サイズが、実際に画像フィルタ装置に入力された入力画像信号の画像サイズと異なっていた場合でも、画像が乱れることなく良好な画像を出力することができるといった効果がある。
【００５１】
実施の形態２．
図３はこの発明の実施の形態２に係る画像フィルタ装置を示すブロック図、図４は色差信号変換処理時において輝度信号の情報量が変化していない様子を示す図、図５は色差信号変換処理時において色差信号の情報量が変化している様子を示す図である。尚、図３では図１に示した実施の形態１と同様の機能を有する要素について同一符号を付している。
【００５２】
上述した実施の形態１では、選択回路５が、フィルタ回路１からの出力と入力画像信号ｖｉｎとのいずれかを選択するようになっていたのに対して、この実施の形態２では、入力映像信号ｖｉｎの信号形式を変換する色差信号変換回路３１をさらに備えるとともに、選択回路５が、フィルタ回路１からの出力と色差信号変換回路３１からの出力のうちのいずれかを選択するようになっている。
【００５３】
この実施の形態においては、入力映像信号ｖｉｎとして、輝度信号Ｙと色差信号Ｃｂ，Ｃｒの成分比が４：２：０の映像情報を扱う。そして、色差信号変換回路３１及びデブロッキング水平フィルタ処理回路１５において、成分比が４：２：０の画像情報を成分比が４：２：２の画像情報に変換する色差信号変換処理を実行する。この場合、輝度信号については、図４のように、色差信号変換処理前の入力画像信号ｖｉｎの輝度信号と色差信号変換処理後の輝度信号３９の情報量は変化しない。一方、色差信号Ｃｂ，Ｃｒについては、図５のように、情報量が２倍に変化する。
【００５４】
即ち、情報デブロッキング水平フィルタ処理回路１５では、水平フィルタ処理完了後に、色差信号変換処理として、成分比が４：２：０の画像情報を、成分比が４：２：２の画像情報に変換する。具体的には、例えば図５の如く、成分比が４：２：０の８画素で構成された画像情報３３を、成分比が４：２：２の１６画素で構成された色差信号３５に変換する。この場合、各色差信号ライン３７ａ，３７ｂを２回ずつ出力させることによって、変換後の色差信号３５のライン数ｃｐｕ＿ｖを容易に２倍に増やすことができる。
【００５５】
また色差信号変換回路３１も、図５の如く、色差信号Ｃｂ，Ｃｒのみ同一ライン情報を２回出力することで、成分比が４：２：０の入力映像信号ｖｉｎを、成分比４：２：２の色差信号３９に変換する。
【００５６】
デブロッキング水平フィルタ処理回路１５からの出力と、色差信号変換回路３１からの出力信号は、選択回路５に入力される。そして、選択回路５は、画像情報検出回路３からの出力である指令信号ｔｈｒｕによって制御され、例えば「ｔｈｒｕ＝１」の場合（フィルタ処理不適の場合）は色差信号変換回路３１からの出力信号を選択し、「ｔｈｒｕ＝０」の場合（フィルタ処理可能な場合）はデブロッキング水平フィルタ処理回路１５からの出力信号を選択する。この指令信号ｔｈｒｕが画像情報検出回路３における判断結果によって生成される点は実施の形態１と同様である。
【００５７】
また、画像情報検出回路３においては、実施の形態１と同様の判断処理を行うことも可能ではあるが、この実施の形態では、実施の形態１の判断処理方法に代えて、以下のようにして判断処理を行う。
【００５８】
即ち、この実施の形態では、画像情報検出回路３は、デブロッキング垂直フィルタ処理回路１からのｓｉｚｅ＿ｏｖｅｒ信号を判別する。
【００５９】
フィルタ回路１のデブロッキング水平フィルタ処理回路１５においては、図２の如く、上下方向に隣接するブロックＢＬ１〜ＢＬ４の境界で垂直方向に並ぶ４つの画素２４（Ａｖ〜Ｄｖ）に対してフィルタ処理を行うものである。
【００６０】
このことから、特に水平方向のブロックノイズ２２に関する処理を行う場合は、上下方向に隣接するブロックＢＬ１〜ＢＬ４の境界にある上下４ラインのうち必要となる４画素を抜き出して処理する必要があることから、４ライン分の画素情報を記憶させる第２のラインメモリ１９が必要となる。
【００６１】
例えば上述のように、水平画素サイズｃｐｕ＿ｈが３２０画素である場合であって、１画素の輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒがそれぞれ８ｂｉｔ（Ｙ＝８ｂｉｔ、Ｃｂ＝８ｂｉｔ、Ｃｒ＝８ｂｉｔ）であり、しかも輝度信号Ｙと色差信号Ｃｂ，Ｃｒの情報量の比率が４：２：０で表される画像の場合、第２のラインメモリ１９として必要な容量は、８ｂｉｔ×３２０ｗｏｒｄ×２となる。通常は、ラインメモリへのデータの読み書きにはアドレスとデータに加えて制御信号が必要となるが、仮に入力画像信号ｖｉｎから入力される画像信号の水平画素数が３２０画素を超える場合は、デブロッキング垂直フィルタ処理回路１３に接続された第１のラインメモリ１７のアドレス計算値が３２０を超えてしまう。
【００６２】
この場合、デブロッキング垂直フィルタ処理回路１３はｓｉｚｅ＿ｏｖｅｒ＝１を出力して第１のラインメモリ１７がオーバーフローしてしまう状態を画像情報検出回路３に通知する。
【００６３】
これを受けて、画像情報検出回路３は、入力画像信号ｖｉｎについてデブロッキングフィルタ処理を行うことが不可能である旨を認識して選択回路５への指令信号ｔｈｒｕとして「ｔｈｒｕ＝１」を出力する。これとともに、クロック制御回路７に出力する制御信号ｃｌｋ＿ｇａｔｅに関しては、「ｃｌｋ＿ｇａｔｅ＝１」を出力する。この結果、クロック制御回路７における処理は、「ｃｌｋ＿ｏｕｔ２＝ｃｌｋ＿ｏｕｔ３＝０」となり、また、クロック制御回路７から色差信号変換処理３１に出力される制御信号ｃｌｋ＿ｏｕｔ４については「ｃｌｋ＿ｏｕｔ４＝ｃｌｋ＿ｉｎ」となる。その結果、入力画像信号ｖｉｎに対する処理は、色差信号変換回路３１が動作するのみで、フィルタ回路１のデブロッキング垂直フィルタ処理回路１３及びデブロッキング水平フィルタ処理回路１５での処理は、いずれも停止する。
【００６４】
以上説明したように、この実施の形態によると、入力画像信号ｖｉｎの輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒの成分比が４：２：０の画像信号においても、上述の実施の形態１と同様の効果を得ることができる。
【００６５】
尚、上記各実施の形態において、デブロッキング垂直フィルタ処理回路１３に接続される第１のラインメモリ１７及びデブロッキング水平フィルタ処理回路１５に接続される第２のラインメモリ１９は、互いに独立して設けられているが、必ずしも個々に設ける必要はなく、例えば大容量のラインメモリを高速にメモリアクセスすることにより共用することも可能である。この場合もラインメモリを２個用いる場合と同等の効果が得られることは言うまでもない。
【００６６】
また、上記実施の形態２においては、フィルタ回路１でのオーバーフローについての情報を、画像情報検出回路３での比較のための入力画像信号ｖｉｎの画像サイズの情報として受信していたが、かかる内容を、実施の形態１において実現しても差し支えない。
【００６７】
【発明の効果】
この発明によれば、入力画像信号から入力される画像信号の画像サイズを、フィルタ回路で処理可能な画像サイズであるか否かを判断し、その判断結果に基づいて、フィルタ回路からの出力信号を採用するか、あるいは入力画像信号等をそのまま表示させるかを選択するので、どのような画像サイズの入力画像信号が入力されても最適な画像信号を出力することができる。また、予め外部から設定されていた入力画像信号の画像サイズが、実際に入力された入力画像信号の画像サイズと異なっていた場合でも、画像が乱れることなく良好な画像を出力することができるとともに、不要な信号処理回路のクロックを停止させる処理を行うことで、消費電力の低減を図ることが可能になるといった効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る画像フィルタ装置を示すブロック図である。
【図２】フィルタリングの対象となる画像中のブロック及びブロックノイズを示す図である。
【図３】この発明の実施の形態２に係る画像フィルタ装置を示すブロック図である。
【図４】色差信号変換処理時において輝度信号の情報量が変化していない様子を示す図である。
【図５】色差信号変換処理時において色差信号の情報量が変化している様子を示す図である。
【符号の説明】
１フィルタ回路、３画像情報検出回路、５選択回路、７クロック制御回路、１３デブロッキング垂直フィルタ処理回路、１５デブロッキング水平フィルタ処理回路、１７ラインメモリ、１９ラインメモリ、２５ＬＣＤ表示処理回路、２７液晶モニタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image filter device and an image processing method capable of improving image quality when displaying image information on a monitor device such as a liquid crystal display.
[0002]
[Prior art]
In a conventional image filter device, in a digital filter used in an AD converter for performing analog / digital conversion processing of an input analog image signal, a clock signal corresponding to a quantized sampling signal serving as a reference for analog / digital conversion Is required. Since this clock signal always outputs a stable clock signal by the PLL circuit in order to constantly perform filter processing on the input signal, even if the input analog signal is input at any timing, a stable filter signal is output. Processing can be performed (for example, see Patent Document 1).
[0003]
Further, as a clock generation method of the digital filter in the conventional image filter device, when it is determined that the input synchronization signal is not input from the outside, the mask circuit is operated by the control signal from the detection circuit, There is a method in which a control signal necessary for the AC drive control operation of the driver control circuit in the liquid crystal module is supplied to the liquid crystal module and the operation of circuits other than the circuit that generates the control signal by the mask circuit is stopped (for example, see Patent Reference 2).
[0004]
[Patent Document 1]
Pamphlet of International Publication WO99 / 27494
[Patent Document 2]
JP-A-9-265275
[0005]
[Problems to be solved by the invention]
In the conventional image filter device, since the clock signal is continuously input regardless of the presence or absence of the input signal to the digital filter, the processing circuit operates even when there is no need for the filtering process, that is, when there is no input signal. Therefore, there is a problem that power consumption increases.
[0006]
In addition, even if there is an input signal, since there is no means for determining the content of the input signal to the image filter device, when the content of the input signal does not require the filtering process, or when the filtering process is performed, the filtering process is not performed. Even when there is no effect, there is a problem that the power consumption increases because the circuit of the digital filter must be operated.
[0007]
Therefore, an object of the present invention is to provide an image filter device capable of reducing power consumption and a technique related thereto.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present invention provides a method for filtering an input image signal using a filter circuit constituting a two-dimensional filter that can be realized only by a predetermined image size. Comparing the image size of the image signal with the predetermined image size of the filter circuit, and determining the image size of the input image signal based on the comparison result in the first step; If the input image signal is larger than the predetermined image size, the input image signal is selectively output. If the image size of the input image signal is smaller than the predetermined image size of the filter circuit, the output from the filter circuit is output. The signal is selectively output.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
<Structure>
FIG. 1 is a block diagram showing an image filter device according to Embodiment 1 of the present invention, and FIG. 2 is a diagram showing blocks BL1 to BL4 and block noises 21 and 22 in an image to be filtered.
[0010]
As shown in FIG. 1, the image filter device includes a filter circuit 1 for filtering an input video signal vin, an image information detection circuit 3 for automatically determining the content of the input video signal vin such as an image size, and a filter circuit. A selection circuit 5 for selecting and outputting the output from the input device 1 and the input video signal vin in accordance with the determination result of the image information detection circuit 3, and a clock for generating a clock signal for regulating the operation timing of the filter circuit 1 And a control circuit 7.
[0011]
Here, the input video signal vin input to the image filter device according to the first embodiment conforms to, for example, the MPEG standard, which is an image compression / expansion method, and performs a constant conversion from an RGB signal that is the three primary colors of color. This is a video signal composed of a processed luminance signal and color difference signal.
[0012]
FIG. 2 is an example of an input video signal vin composed of 16 × 16 = 256 pixels compressed and expanded according to the MPEG standard. The input video signal vin has a processing unit of 8 pixels × 8 lines (8 pixels) = 64 pixels as one block, and is arranged vertically and horizontally by two blocks each, and is composed of a total of four blocks BL1 to BL4. Reference numeral 11 denotes one line, which is a group of pixels in the horizontal direction. In FIG. 2, 8 + 8 = 16 pixels constitute one line so as to extend over two blocks.
[0013]
In the image signal of 64 pixels constituting each of the blocks BL1 to BL4, a value relatively close to pixel information is generated in the same block BL1 to BL4 in the course of the compression / expansion processing of the MPEG standard. However, this is only a story within the same block BL1 to BL4, and when compared between adjacent blocks BL1 to BL4, the pixel information especially near the boundary of the blocks BL1 to BL4 has a characteristic that a large difference occurs. I have. As a result, in the case of an image compressed and decompressed in accordance with the MPEG standard, so-called block noises 21 and 22 (FIG. 2) occur in which the boundaries between the horizontally and vertically adjacent blocks BL1 to BL4 are clearly visible. Resulting in.
[0014]
In consideration of this, a filter that performs filter processing only on pixels near the boundaries between the blocks BL1 to BL4 to reduce the block noises 21 and 22 so as to make the boundaries inconspicuous is generally called a deblocking filter. I have. Since the boundaries between the blocks BL1 to BL4 occur in both the vertical and horizontal directions, when configuring a deblocking filter, generally, filter processing is performed in both the horizontal and vertical directions. The image filter device realized in the first embodiment also has such a deblocking filter, and performs a horizontal filter process and a vertical filter process.
[0015]
That is, the filter circuit 1 reduces the block noise 21 (FIG. 2) that appears linearly in the vertical direction, and reduces the block noise 22 (FIG. 2) that appears linearly in the horizontal direction. A deblocking horizontal filter processing circuit 15 and line memories 17 and 19 for temporarily storing one or more lines of pixel signals in each of the filter processing circuits 13 and 15 are provided. Here, the filter circuit 1 is configured to correspond to an image of a predetermined size. In FIG. 2, as an image of one frame, for convenience, the horizontal pixel size is 16 pixels, and the number of lines (the number of pixels in the vertical direction) is 16 lines. However, in the embodiment of this specification, as an example, The following description is based on the assumption that one frame of the image corresponds to a horizontal pixel size of 320 pixels and the number of lines (the number of pixels in the vertical direction) corresponds to 240 lines.
[0016]
As shown in FIG. 2, the deblocking vertical filter processing circuit 13 removes the pixels 23 (Ah to B3) located at the boundaries between the blocks BL1 and BL2 and BL3 and BL4 horizontally adjacent to each other in order to remove the block noise 21 in the vertical direction. Dh) is subjected to a filtering process on four pixels in the horizontal direction so as to smooth the horizontal direction (line direction), and a signal for one line in the input image signal Vin supplied from the outside is temporarily converted to the first signal. Then, only the pixels necessary for the filtering process are read out from the first line memory 17 and the filtering process (vertical deblocking process) is performed.
[0017]
As shown in FIG. 2, the deblocking horizontal filter processing circuit 15 removes pixels 24 (Av to BL4) located at the boundaries between vertically adjacent blocks BL1 and BL3 and BL2 and BL4 in order to remove horizontal block noise 21. Dv) is subjected to filter processing on four pixels in the vertical direction so as to smooth the signal in the vertical direction. For example, a signal for four lines of the output signals from the deblocking vertical filter processing circuit 13 is previously converted to the second signal. Only when the deblocking horizontal filter processing is performed, processing such as extracting only four pixels necessary for the filter processing is performed.
[0018]
The first line memory 17 is set to a memory size for one line because the above-described deblocking vertical filter processing circuit 13 performs a filtering process on a signal in one line. The number of pixels in one line (horizontal pixel size) in this embodiment is 320 pixels as described above.
[0019]
The second line memory 19 is set to a memory size (320 pixels × 4 = 1280 pixels) for the four lines because the above-described deblocking horizontal filter processing circuit 15 performs filter processing on the signals of four lines. ing.
[0020]
The image information detecting circuit 3 includes image information of the input image signal vin, for example, an image size information (horizontal pixel number cpu_h, vertical pixel number cpu_v, etc.) signal of the input image signal vin, a deblocking vertical filter processing circuit 13, and a deblocking circuit. By comparing the size values h_size and v_size of the horizontal filter processing circuit 15 that can be subjected to the deblocking filtering, it is determined whether or not the filtering circuit 1 performs the deblocking filtering.
[0021]
For example, as described above, the first line memory 17 used in the deblocking vertical filter processing circuit 13 and the second line memory 19 used in the deblocking horizontal filter processing circuit 15 have a horizontal pixel size = In the case of a circuit configuration corresponding to 320 pixels and the number of lines = 240 lines, the input image signal vin has a horizontal pixel size (the number of horizontal pixels) cpu_h = 640 pixels and a line number (the number of vertical pixels) cpu_v = 480 lines If the image signal is input as it is, the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 of the filter circuit 1 malfunction, and the deblocking horizontal filter which is the final deblocking filter processing result The image due to the output signal of the processing circuit 15 is disturbed.
[0022]
In order not to cause such a problem, the image information detection circuit 3 determines whether or not the input image signal vin that can be processed by the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 of the filter circuit 1 is input. Is determined, the output from the filter circuit 1 is selected when the input image signal vin that cannot be processed by the filter circuit 1 is input. A command signal thru is provided to the selection circuit 5 so as to select the input image signal vin as it is without performing the processing.
[0023]
Further, the image information detection circuit 3 performs a process of determining whether or not to perform the deblocking filter process based on the brightness information of the entire image (such as an average value of the brightness of all the pixels in one screen). This processing will be described later.
[0024]
Note that the image information detection circuit 3 is a functional component that operates according to a predetermined software program (firmware) in a general microphone processor to which a ROM, a RAM, and the like are connected. This software program is provided in a form recorded on a predetermined recording medium readable by a microprocessor. The software program includes a program code for causing such a microprocessor to realize the function of the image information detection circuit 3 described above.
[0025]
The selection circuit 5 is a switching circuit that selects one of an output from the filter circuit 1 and an externally input image signal vin according to a command signal thru from the image information detection circuit 3. The signal selected by the selection circuit 5 is output to the LCD display processing circuit 25, and the LCD display processing circuit 25 displays an image on the liquid crystal monitor 27.
[0026]
The clock control circuit 7 is supplied with a reference clock signal clk_in from the outside and a control signal clk_gate from the image information detection circuit 3, and in response to the reference clock signal clk_in and the control signal clk_gate, a deblocking vertical filter processing circuit 13, control signals clk_out1, clk_out2, and clk_out3 necessary for signal processing in the deblocking horizontal filter processing circuit 15 and the LCD display processing circuit 25, respectively. For example, when the control signal clk_gate from the image information detection circuit 3 is 1, it is determined that the deblocking filter processing in the filter circuit 1 cannot be executed, and the deblocking vertical filter processing is performed to stop the operation of the filter circuit 1. Control signals clk_out2 and clk_out3 to the circuit 13 and the deblocking horizontal filter processing circuit 15 are controlled as in the following equation (1).
[0027]
clk_out2 = clk_out3 = 0 (1)
On the other hand, when clk_gate = 0, it is determined that the deblocking filter processing in the filter circuit 1 can be executed, and the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 are operated to operate the filter circuit 1. The control signals clk_out2 and clk_out3 are set as in the following equation (2).
[0028]
clk_out2 = clk_out3 = clk_in (2)
In any case, in order to operate the LCD display processing circuit 25, the control signal clk_out1 to the LCD display processing circuit 25 is represented by the following equation (3).
[0029]
clk_out1 = clk_in (3)
The filter circuit 1 and the selection circuit 5 may use the microprocessor described above for realizing the image information detection circuit 3, or use a single semiconductor integrated circuit different from the microprocessor. No problem.
[0030]
<Operation>
Next, the flow of signal processing for the input image signal vin will be described.
[0031]
When the filter circuit 1 is supplied with the control signal of the above formula (2) and the filter circuit 1 is in the operating state, the input image signal vin is firstly de-blocked by the deblocking vertical filter processing circuit 13 of the filter circuit 1 in the vertical direction. Filter processing for removing the block noise 21 is performed. At this time, the input image signal Vin is temporarily stored in the first line memory 17 for each line 11, and then only the pixels 23 required for the filtering process (that is, two pixels before and after the pixel 23 crossing the block noise 21 in the vertical direction: A total of four pixels Ah to Dh) are read from the first line memory 17 and subjected to a filtering process.
[0032]
Subsequently, the deblocking horizontal filter processing circuit 15 performs filter processing for removing block noise in the horizontal direction. Since the deblocking horizontal filter processing circuit 15 performs filter processing on the four pixels 24 (Av to Dv) in the vertical direction, four lines of the output signal from the deblocking vertical filter processing circuit 13 are set in advance. The input video signal vin is stored in the second line memory 19, and only when the deblocking horizontal filter processing is performed, only the four pixels 24 (Av to Dv) necessary for the filter processing are extracted.
[0033]
Further, in the deblocking horizontal filter processing circuit 15, it is possible to perform the pixel conversion of the color difference signal using the second line memory 19. As described above, the input image signal vin is composed of two types, a luminance signal and a color difference signal. The color difference signal is further represented by two signals of a Cb signal and a Cr signal. Moreover, with regard to this color difference signal, information is often compressed more than the luminance signal in the process of handling image information.
[0034]
For example, when the information is not compressed by the information amount ratio of the luminance signal Y and the two color difference signals Cb and Cr (hereinafter, referred to as “component ratio”), the information is displayed as 4: 4: 4. This indicates that when the luminance signal is 4, the color difference signal Cb is 4 and the color difference signal Cr is 4, indicating that the three information amounts are equal.
[0035]
On the other hand, when the component ratio of the luminance signal Y and the two color difference signals Cb, Cr is displayed as 4: 2: 2, the information amount of the luminance signal Y = 4 and the color difference signals Cb, Cr This shows that the information amount of each is half that of the case where the information is not compressed.
[0036]
Further, when the component ratio is displayed as 4: 2: 0, the ratio of the information amount obtained by adding Cb and Cr of the chrominance signal to the information amount = 4 of the luminance signal Y becomes “2”. The ratio of the information amount of the color difference signal Cb to the luminance signal is 4: 1.
[0037]
In this embodiment, for example, video information in which the component ratio of the luminance signal Y and the color difference signals Cb and Cr is 4: 2: 2 as the input video signal vin.
[0038]
The output from the deblocking horizontal filter processing circuit 15 is input to the selection circuit 5.
[0039]
On the other hand, in the image information detection circuit 3, the image information of the input image signal vin, for example, the image size (the number of horizontal pixels, the number of vertical pixels, etc.), the luminance information of the entire image (the average value of the luminance of all the pixels in one screen, ) Is performed to determine whether to perform the deblocking filter processing.
[0040]
In the image information detection circuit 3, the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 are set in advance by an external CPU as one method for determining whether or not the size is such that deblocking filter processing is possible. The image size information signals cpu_h and cpu_v of the input image signal vin are compared with size values h_size and v_size that can be processed by the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 by deblocking filtering, for example, “ When “cpu_h> h_size” or “cpu_v> v_size” is satisfied, it is determined that the deblocking filter processing in the filter circuit 1 is impossible, and “thru = 1” is output to the selection circuit 5 as the command signal thru. On the other hand, if “cpu_h ≦ h_size” and “cpu_v ≦ v_size”, it is determined that deblocking filter processing is possible, and “thru = 0” is output to the selection circuit 5 as the command signal thru.
[0041]
When “thru = 1”, that is, when it is determined that the deblocking filter process cannot be performed, the image information detection circuit 3 sets the signal clk_gate from the image information detection circuit 3 to “clk_gate = 1”. At the same time, when “thru = 0”, that is, when it is determined that the deblocking filter processing state is executable, “clk_gate = 0” is set and output to the clock control circuit 7.
[0042]
The clock control circuit 7 is supplied with a reference clock signal clk_in from the outside and a control signal clk_gate from the image information detection circuit 3, and in response to the reference clock signal clk_in and the control signal clk_gate, a deblocking vertical filter processing circuit 13, control signals clk_out1, clk_out2, and clk_out3 necessary for signal processing in the deblocking horizontal filter processing circuit 15 and the LCD display processing circuit 25, respectively. For example, when the control signal clk_gate from the image information detecting circuit 3 is 1, it is determined that the deblocking filter processing in the filter circuit 1 cannot be executed, and the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 are determined. Control signals clk_out2 and clk_out3 are controlled as in the above equation (1). As a result, the operation of the filter circuit 1 is stopped.
[0043]
On the other hand, when clk_gate = 0, it is determined that the deblocking filter processing in the filter circuit 1 can be executed, and the control signals clk_out2 and clk_out3 to the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 are transmitted as described above. Equation (2) is used. In this case, as described above, the filter circuit 1 is activated.
[0044]
In any case, the control signal clk_out1 to the LCD display processing circuit 25 is as shown in the above equation (3). As a result, the LCD display processing circuit 25 is also activated.
[0045]
When the instruction signal thru from the image information detection circuit 3 is “thru = 1”, the selection circuit 5 directly selects the input image signal vin because the deblocking filter processing by the filter circuit 1 is impossible. On the other hand, when “thru = 0”, the signal output from the filter circuit 1 is selected. The signal selected by the selection circuit 5 is image-displayed by the LCD display processing circuit 25 in a signal form that can be displayed on a general-purpose liquid crystal monitor 27. For example, when the component ratio of the output of the deblocking horizontal filter processing circuit 15 is composed of the luminance signal Y and the color difference signals Cb and Cr of 4: 2: 2, the LCD display processing circuit 25 uses the three colors of R, G and B. The signals are converted into RGB signals having the same information amount and the component ratio is 4: 4: 4, and then displayed on the liquid crystal monitor 27 as an image.
[0046]
As described above, the deblocking filter processing is performed only when the input image signal vin having an image size that can be processed by the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 is input. , The input image signal vin is output from the selection circuit 5 as it is. Thus, when an image is displayed on the liquid crystal monitor 27 by the LCD display processing circuit 25, it is possible to prevent the image from being disturbed.
[0047]
Since this image filter device is configured as described above, it has the following effects.
[0048]
Depending on the image size of the input image signal input from the input image signal vin, the image information to be displayed on the liquid crystal monitor 27 can be selected from the output from the filter circuit 1 and the input image signal vin as it is by the image information detection circuit 3 and the selection. Since the selection can be made by the circuit 5, it is possible to output the optimum video signal to the LCD display processing circuit 25 and the liquid crystal monitor 27, regardless of the input image signal vin of any image size.
[0049]
When the filter processing is not performed, the clock of the filter circuit 1 can be stopped by controlling the control signals clk_out2 and clk_out3 (clk_out2 = clk_out3 = 0) in the clock control circuit 7, thereby reducing the power consumption. Is possible.
[0050]
Furthermore, even when the image size of the input image signal set in advance from the outside is different from the image size of the input image signal actually input to the image filter device, a good image is output without disturbing the image. There is an effect that can be.
[0051]
Embodiment 2 FIG.
FIG. 3 is a block diagram showing an image filter device according to Embodiment 2 of the present invention, FIG. 4 is a diagram showing a state where the information amount of a luminance signal does not change during color difference signal conversion processing, and FIG. FIG. 7 is a diagram illustrating a state where the information amount of a color difference signal changes during processing. In FIG. 3, elements having the same functions as those in the first embodiment shown in FIG.
[0052]
In the above-described first embodiment, the selection circuit 5 selects either the output from the filter circuit 1 or the input image signal vin. A color difference signal conversion circuit 31 for converting the signal format of the signal vin is further provided, and the selection circuit 5 selects one of the output from the filter circuit 1 and the output from the color difference signal conversion circuit 31. I have.
[0053]
In this embodiment, video information having a component ratio of the luminance signal Y and the color difference signals Cb and Cr of 4: 2: 0 is handled as the input video signal vin. Then, the color difference signal conversion circuit 31 and the deblocking horizontal filter processing circuit 15 execute a color difference signal conversion process of converting image information having a component ratio of 4: 2: 0 into image information having a component ratio of 4: 2: 2. . In this case, as for the luminance signal, as shown in FIG. 4, the information amount of the luminance signal of the input image signal vin before the color difference signal conversion processing and the information amount of the luminance signal 39 after the color difference signal conversion processing do not change. On the other hand, as for the color difference signals Cb and Cr, the information amount changes twice as shown in FIG.
[0054]
That is, the information deblocking horizontal filter processing circuit 15 converts the image information having the component ratio of 4: 2: 0 into the image information having the component ratio of 4: 2: 2 as the color difference signal conversion processing after the completion of the horizontal filter processing. I do. Specifically, as shown in FIG. 5, for example, the image information 33 composed of eight pixels having a component ratio of 4: 2: 0 is converted into a color difference signal 35 composed of 16 pixels having a component ratio of 4: 2: 2. Convert. In this case, by outputting each of the color difference signal lines 37a and 37b twice, the number of lines cpu_v of the converted color difference signal 35 can be easily doubled.
[0055]
The color difference signal conversion circuit 31 also outputs the same line information twice only for the color difference signals Cb and Cr as shown in FIG. 5, thereby converting the input video signal vin having a component ratio of 4: 2: 0 into a component ratio of 4: 2. : 2 color difference signal 39 is converted.
[0056]
The output from the deblocking horizontal filter processing circuit 15 and the output signal from the color difference signal conversion circuit 31 are input to the selection circuit 5. The selection circuit 5 is controlled by a command signal thru output from the image information detection circuit 3. For example, in the case of “thru = 1” (in the case of inappropriate filtering), the output signal from the color difference signal conversion circuit 31 is output. If “thru = 0” (if filter processing is possible), an output signal from the deblocking horizontal filter processing circuit 15 is selected. The point that this command signal thru is generated based on the determination result in the image information detection circuit 3 is the same as in the first embodiment.
[0057]
Further, in the image information detection circuit 3, it is possible to perform the same determination processing as in the first embodiment, but in this embodiment, instead of the determination processing method in the first embodiment, the following processing is performed. Judgment processing.
[0058]
That is, in this embodiment, the image information detection circuit 3 determines the size_over signal from the deblocking vertical filter processing circuit 1.
[0059]
In the deblocking horizontal filter processing circuit 15 of the filter circuit 1, as shown in FIG. 2, filter processing is performed on four pixels 24 (Av to Dv) arranged vertically in the boundary between vertically adjacent blocks BL1 to BL4. Is what you do.
[0060]
For this reason, in particular, when performing the process related to the block noise 22 in the horizontal direction, it is necessary to extract and process the necessary four pixels from the upper and lower four lines at the boundary between the vertically adjacent blocks BL1 to BL4. Therefore, a second line memory 19 for storing pixel information for four lines is required.
[0061]
For example, as described above, the horizontal pixel size cpu_h is 320 pixels, and the luminance signal Y and the color difference signals Cb and Cr of one pixel are each 8 bits (Y = 8 bits, Cb = 8 bits, Cr = 8 bits). Moreover, in the case of an image in which the ratio of the information amounts of the luminance signal Y and the color difference signals Cb and Cr is 4: 2: 0, the capacity required for the second line memory 19 is 8 bits × 320 words × 2. Normally, reading and writing data to the line memory requires a control signal in addition to the address and data. However, if the number of horizontal pixels of the image signal input from the input image signal vin exceeds 320 pixels, the The calculated address value of the first line memory 17 connected to the blocking vertical filter processing circuit 13 exceeds 320.
[0062]
In this case, the deblocking vertical filter processing circuit 13 outputs size_over = 1 to notify the image information detection circuit 3 of a state in which the first line memory 17 overflows.
[0063]
In response to this, the image information detection circuit 3 recognizes that the deblocking filter processing cannot be performed on the input image signal vin, and outputs “thru = 1” as the command signal thru to the selection circuit 5. I do. At the same time, regarding the control signal clk_gate output to the clock control circuit 7, "clk_gate = 1" is output. As a result, the processing in the clock control circuit 7 becomes “clk_out2 = clk_out3 = 0”, and the control signal clk_out4 output from the clock control circuit 7 to the color difference signal conversion processing 31 becomes “clk_out4 = clk_in”. As a result, in the processing on the input image signal vin, only the color difference signal conversion circuit 31 operates, and the processing in the deblocking vertical filter processing circuit 13 and the deblocking horizontal filter processing circuit 15 of the filter circuit 1 both stops. .
[0064]
As described above, according to this embodiment, the same applies to the image signal in which the component ratio of the luminance signal Y and the color difference signals Cb and Cr of the input image signal vin is 4: 2: 0. The effect of can be obtained.
[0065]
In each of the above embodiments, the first line memory 17 connected to the deblocking vertical filter processing circuit 13 and the second line memory 19 connected to the deblocking horizontal filter processing circuit 15 are independent of each other. Although it is provided, it is not always necessary to provide it individually. For example, a large-capacity line memory can be shared by high-speed memory access. In this case, it is needless to say that the same effect as when two line memories are used can be obtained.
[0066]
Further, in the second embodiment, the information about the overflow in the filter circuit 1 is received as the information on the image size of the input image signal vin for comparison in the image information detection circuit 3. May be realized in the first embodiment.
[0067]
【The invention's effect】
According to the present invention, it is determined whether or not the image size of the image signal input from the input image signal is an image size that can be processed by the filter circuit, and based on the determination result, the output signal from the filter circuit is determined. , Or whether the input image signal or the like is to be displayed as it is, so that an optimal image signal can be output regardless of the input image signal of any size. Further, even when the image size of the input image signal set in advance from the outside is different from the image size of the input image signal actually input, it is possible to output a good image without disturbing the image. In addition, there is an effect that power consumption can be reduced by performing a process of stopping a clock of an unnecessary signal processing circuit.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an image filter device according to Embodiment 1 of the present invention.
FIG. 2 is a diagram showing blocks and block noise in an image to be filtered.
FIG. 3 is a block diagram showing an image filter device according to Embodiment 2 of the present invention.
FIG. 4 is a diagram illustrating a state in which the information amount of a luminance signal does not change during a color difference signal conversion process.
FIG. 5 is a diagram illustrating a state in which the information amount of a color difference signal changes during color difference signal conversion processing.
[Explanation of symbols]
Reference Signs List 1 filter circuit, 3 image information detection circuit, 5 selection circuit, 7 clock control circuit, 13 deblocking vertical filter processing circuit, 15 deblocking horizontal filter processing circuit, 17 line memory, 19 line memory, 25 LCD display processing circuit, 27 LCD monitor.

Claims

入力画像信号に対して予め定められた画像サイズによってのみ実現可能な２次元フィルタを構成するフィルタ回路と、
前記入力画像信号の画像サイズと前記フィルタ回路の前記予め定められた画像サイズとを比較する画像情報検出回路と、
前記画像情報検出回路での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記入力画像信号を選択出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路からの出力信号を選択出力する選択回路と
を備える画像フィルタ装置。A filter circuit configuring a two-dimensional filter that can be realized only by a predetermined image size with respect to the input image signal;
An image information detection circuit that compares the image size of the input image signal with the predetermined image size of the filter circuit,
Based on the comparison result in the image information detection circuit, when the image size of the input image signal is larger than the predetermined image size of the filter circuit, the input image signal is selectively output while the input image signal is output. A selection circuit for selectively outputting an output signal from the filter circuit when an image size of the signal is equal to or smaller than the predetermined image size of the filter circuit.

入力画像信号に対して予め定められた画像サイズによってのみ実現可能な２次元フィルタを構成するフィルタ回路と、
前記入力画像信号の画像サイズと前記フィルタ回路の前記予め定められた画像サイズとを比較する画像情報検出回路と、
前記入力画像信号に対して色差信号の情報量を変更する色差信号変換回路と
前記画像情報検出回路での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記色差信号変換回路からの出力を選択出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路からの出力信号を選択出力する選択回路と
を備える画像フィルタ装置。A filter circuit configuring a two-dimensional filter that can be realized only by a predetermined image size with respect to the input image signal;
An image information detection circuit that compares the image size of the input image signal with the predetermined image size of the filter circuit,
The image size of the input image signal is determined by the filter circuit based on the comparison result of the color difference signal conversion circuit and the image information detection circuit for changing the information amount of the color difference signal with respect to the input image signal. When the image size is larger than the image size, the output from the color difference signal conversion circuit is selectively output, while when the image size of the input image signal is smaller than the predetermined image size of the filter circuit, And a selection circuit for selectively outputting the output signal of the image filter.

請求項１または請求項２に記載の画像フィルタ装置であって、
前記画像情報検出回路において、前記フィルタ回路でのオーバーフローについての情報を、前記比較のための前記入力画像信号の画像サイズの情報として受信することを特徴とする画像フィルタ装置。The image filter device according to claim 1 or 2, wherein:
An image filter device, wherein the image information detection circuit receives information about an overflow in the filter circuit as image size information of the input image signal for the comparison.

請求項１ないし請求項３のいずれかに記載の画像フィルタ装置であって、
画像情報検出回路での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路を動作させるための制御信号を出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記フィルタ回路への前記制御信号の出力を停止するクロック制御回路をさらに備える画像フィルタ装置。An image filter device according to any one of claims 1 to 3, wherein
When the image size of the input image signal is equal to or smaller than the predetermined image size of the filter circuit, a control signal for operating the filter circuit is output based on the comparison result in the image information detection circuit. On the other hand, an image filter device further comprising a clock control circuit that stops outputting the control signal to the filter circuit when the image size of the input image signal is larger than the predetermined image size of the filter circuit.

入力画像信号に対して予め定められた画像サイズによってのみ実現可能な２次元フィルタを構成するフィルタ回路により前記入力画像信号についてのフィルタリングを行う画像処理方法であって、
入力画像信号の画像サイズと前記フィルタ回路の前記予め定められた画像サイズとを比較する第１の工程と、
前記第１の工程での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記入力画像信号を選択出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路からの出力信号を選択出力する第２の工程と
を備える画像処理方法。An image processing method for performing filtering on the input image signal by a filter circuit configuring a two-dimensional filter that can be realized only by a predetermined image size for the input image signal,
A first step of comparing an image size of an input image signal with the predetermined image size of the filter circuit;
Selecting and outputting the input image signal based on the comparison result in the first step, when the image size of the input image signal is larger than the predetermined image size of the filter circuit, A step of selecting and outputting an output signal from the filter circuit when the image size of the signal is equal to or smaller than the predetermined image size of the filter circuit.

入力画像信号に対して所定の色差信号変換回路にて色差信号の情報量を変更するとともに、前記入力画像信号に対して予め定められた画像サイズによってのみ実現可能な２次元フィルタを構成するフィルタ回路により前記入力画像信号についてのフィルタリングを行う画像処理方法であって、
入力画像信号の画像サイズと前記フィルタ回路の前記予め定められた画像サイズとを比較する第１の工程と、
前記第１の工程での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記色差信号変換回路からの出力信号を選択出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路からの出力信号を選択出力する第２の工程と
を備える画像処理方法。A filter circuit which changes the information amount of a color difference signal with respect to an input image signal by a predetermined color difference signal conversion circuit and constitutes a two-dimensional filter which can be realized only by a predetermined image size with respect to the input image signal An image processing method for performing filtering on the input image signal by
A first step of comparing an image size of an input image signal with the predetermined image size of the filter circuit;
If the image size of the input image signal is larger than the predetermined image size of the filter circuit based on the comparison result in the first step, an output signal from the color difference signal conversion circuit is selectively output. On the other hand, when the image size of the input image signal is equal to or smaller than the predetermined image size of the filter circuit, a second step of selectively outputting an output signal from the filter circuit is provided.

請求項５または請求項６に記載の画像処理方法であって、
前記第１の工程において、前記フィルタ回路でのオーバーフローについての情報を、前記比較のための前記入力画像信号の画像サイズの情報として受信することを特徴とする画像処理方法。An image processing method according to claim 5 or 6, wherein
The image processing method according to claim 1, wherein, in the first step, information about an overflow in the filter circuit is received as image size information of the input image signal for the comparison.

請求項５ないし請求項７のいずれかに記載の画像処理方法であって、
前記第２の工程において、前記第１の工程での比較結果に基づいて、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズ以下である場合に、前記フィルタ回路を動作させるための制御信号を出力する一方、前記入力画像信号の画像サイズが前記フィルタ回路の前記予め定められた画像サイズより大きい場合に、前記フィルタ回路への前記制御信号の出力を停止する画像処理方法。An image processing method according to any one of claims 5 to 7, wherein
In the second step, when the image size of the input image signal is equal to or smaller than the predetermined image size of the filter circuit based on the comparison result in the first step, the filter circuit is operated. An image processing method for outputting the control signal to the filter circuit when the image size of the input image signal is larger than the predetermined image size of the filter circuit while outputting a control signal for causing the filter circuit to output the control signal. .