JP2004343166A - Ask demodulation circuit - Google Patents
Ask demodulation circuit Download PDFInfo
- Publication number
- JP2004343166A JP2004343166A JP2003133892A JP2003133892A JP2004343166A JP 2004343166 A JP2004343166 A JP 2004343166A JP 2003133892 A JP2003133892 A JP 2003133892A JP 2003133892 A JP2003133892 A JP 2003133892A JP 2004343166 A JP2004343166 A JP 2004343166A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- ask
- result
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル振幅変調（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：以下ＡＳＫ）された無線信号を復調するＡＳＫ復調回路に係り、特に回路規模を縮小でき、伝送環境によらず安定した復調結果を得ることのできるＡＳＫ復調回路に関する。
【０００２】
【従来の技術】
ディジタルデータ伝送におけるディジタル通信方式の一つとして、ＡＳＫ方式が知られている。ＡＳＫ方式では、送信側は、送信対象のディジタル信号に対して振幅キーを定め、当該振幅キーに基づいて搬送波の振幅を決定する振幅変調を行う。
【０００３】
例えば、ディジタル信号として”１”、”０”の二値を扱う場合、ＡＳＫによる変調波形の振幅は、”１”のときには搬送波の振幅値となり、”０”のときには振幅ゼロとなる。そして受信側は、ＡＳＫ変調された信号（以下、ＡＳＫ変調信号）を受信し、ＡＳＫ復調回路を用いて元のディジタル信号を復調する。
ＡＳＫ方式は、携帯電話間での電波通信や、情報端末間での赤外線通信等における無線伝送や、光ファイバー等による高速有線伝送における変調方式として採用されている。
【０００４】
従来のＡＳＫ変調信号を復調する装置として、平成８年９月２７日公開の特開平８−２５１２４０号「振幅シフトキーイング波の復調方法及び装置」（出願人：株式会社日立国際電気、発明者：外川淳）が提案されている。
上記装置は、データで変調した振幅シフトキーイング波に対し、４段一致回路によってノイズを除去し、パルスエキスパンド回路によってパルス幅を拡げ、パルスエキスパンド回路からの出力パルスを遅延発生回路に入力してパルスの立ち上がりを検出し、遅延分のパルス幅のパルスとその反転パルスを作成し、係数回路によって反転パルスからパルスの立ち上がりを検出してリセットし、データの幅だけカウントし、論理和回路によって計数回路の出力と遅延発生回路の出力パルスの論理和を求め、サンプリング回路によって論理和出力の立ち上がりをタイミングとしてパルスエキスパンド回路の出力パルスから標本をサンプリングし、データを復調するものであり、復調装置をディジタル回路で構成することができ、信頼性を向上させ、ＬＳＩ化を容易にできる。
【０００５】
また、復調器として、平成１０年５月２２日公開の特開平１０−１３６０４２号「直交変調器」（出願人：株式会社日立国際電気、発明者：尾崎龍哉他）が提案されている。
上記復調器は、直交復調における同相及び直交相の瞬時位相情報をそれぞれカウンタを用いた計数動作により得ることのできる復調器において、カウンタ制御部を設け、当該制御部によって適宜直交相側のカウンタの計数動作を停止し、停止期間中は同相成分のみの信号からシンボルタイミングを抽出するものであり、直交相側のカウンタの計数動作を制御可能とし、瞬時位相情報が必要とされる以外は計数動作を停止することができ、消費電力の大幅な低減化を実現できる。
【０００６】
【特許文献１】
特開平８−２５１２４０号公報（第２−３頁、第１−２図）
【特許文献２】
特開平１０−２５３９４７号公報（第２−３頁、第１−３図）
【０００７】
【発明が解決しようとする課題】
従来の一般的なＡＳＫ復調回路について、図９及び図１０を用いて説明する。図９は、従来の一般的な第１のＡＳＫ復調回路の構成ブロック図であり、図１０は、従来の一般的な第２のＡＳＫ復調回路の構成ブロック図である。
図９及び図１０の復調回路はいずれも、ＡＳＫ方式に対応した受信機に備えられており、基底帯域の変調波を復調するものである。
【０００８】
まず、図９のＡＳＫ復調回路について説明する。
受信機において受信されたＡＳＫ変調信号は、図９のＡＳＫ復調回路において、まずＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得制御）回路２１に入力され、振幅調整が行われる。ＡＧＣ回路２１は、伝送特性によって発生したＡＳＫ変調信号の振幅変動を補償するために設けられており、ＡＳＫ変調信号の振幅値が規定の値となるように制御する。
振幅変動が補償された変調信号は、Ａ／Ｄ変換器２２でディジタル信号に変換され、二系統に分岐されて直交復調器２５−１、２５−２に入力される。
【０００９】
変調信号は、直交復調器２５−１において、局部発振器２３から出力される信号とが乗算され、乗算結果が包絡線検波回路２６に入力される。また、変調信号は、直交復調器２５−２において、移相器２４（図ではπ／２）によってπ／２だけ移相した局部発振器２３からの出力信号とが乗算され、包絡線検波回路２６に入力される。
【００１０】
直交復調器２５−１、２５−２における乗算結果は、包絡線検波回路２６において二乗平均され、包絡線検波が行われる。直交復調器２５−１、２５−２における乗算結果をそれぞれＩ、Ｑとすると、二乗平均の式は、（Ｉ２＋Ｑ２）１／２と表される。
したがって包絡線検波回路２６における検波結果は、変調信号の振幅値を表すものである。
【００１１】
包絡線検波回路２６における検波結果は、比較器２７に入力される。比較器２７では、検波結果と、予め設定された振幅値の閾値との比較が行われる。比較器２７は、検波結果が閾値よりも大きい場合、規定の電圧値のディジタル信号を出力することで、ＡＳＫ変調信号の復調結果を出力する。
【００１２】
図９において、ＡＧＣ回路２１はアナログの変調信号に対して振幅制御を行うものであるが、Ａ／Ｄ変換器２２の後段に設け、ディジタル変換後の変調信号に対して振幅制御を行わせる構成も考えられる。このとき、ＡＧＣ回路２１は、ディジタル処理による振幅制御に対応している必要がある。
また、直交復調器２５−１、２５−２を、Ａ／Ｄ変換器２２の前段に設け、アナログの変調信号に対して乗算処理を行わせる構成も考えられる。このとき、直交復調器２５−１、２５−２は、アナログ信号の乗算処理に対応している必要がある。
【００１３】
次に、図１０の復調回路について説明する。尚、図１０において、図９と同一の構成部分については、同一の符号を付して説明する。
図１０の復調回路は、Ａ／Ｄ変換器２２の後段に、絶対値回路２８及び積分器２９を設けた点が、図９の構成と異なる。図１０において、Ａ／Ｄ変換器２２でディジタル変換された変調信号は、絶対値回路２８において、変調信号の絶対値が求められ、さらに積分器２９において、振幅値が累積加算されることによって振幅値の積分値が求められる。
【００１４】
積分器２９で求められた振幅値の積分値は、比較器２７に入力され、予め設定された積分値の閾値と比較される。積分値が閾値よりも大きい場合、比較器２７は規定の電圧値のディジタル信号を出力することで、復調結果を出力する。
【００１５】
しかしながら、従来の一般的なＡＳＫ復調回路は、以下に示すような問題点があった。
まず第１に、従来の一般的なＡＳＫ復調回路は、回路全体の回路規模が大きくなる問題点があった。
上述したように、図９及び図１０の復調回路では、変調信号の振幅変動を補償するためにＡＧＣ回路２１が設けられている。また図９の復調回路ではさらに、直交復調を行うために直交復調器２５−１、２５−２が設けられている。
【００１６】
しかしながら、ＡＧＣ回路２１は、アナログ信号に対応した処理を行うためには、構成素子としてアナログ増幅器及び当該増幅器の利得の制御装置等が必要となり、ディジタル信号に対応した処理を行うためには、構成素子として多数のディジタル乗算器が必要となるため、回路規模は大きくなる。このためＡＳＫ復調回路全体の回路規模も大きいものとなっていた。また、直交復調器２５についても、乗算器又はミキサが必要となるため、直交復調器２５を有する図９の復調回路においては、さらに回路規模が増大する。
【００１７】
また、図９の復調回路では、直交復調を行うために局部発振器２３を設けているが、局部発振器２３から出力される信号の周波数と、無線周波数とが一致すると、リーク電流の発生に伴いＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：直流）オフセット電圧が発生し、直交復調機２５−１、２５−２に入力され、変調信号と共に直交復調が行われてしまう。この現象はＤＣオフセットと称される。
【００１８】
ＤＣオフセット電圧は復調時にはノイズとなるため、これを除去するためには、比較器２７において、ＤＣオフセット電圧に対応して検波結果の閾値を決定するための回路がさらに必要となり、比較器２７の回路規模が増大し、これに伴いＡＳＫ復調回路全体の回路規模が増大する問題点があった。
また、ＤＣオフセット電圧は、直流増幅器等でも発生するものであり、入力信号に加算されて増幅されノイズ成分になるため、局部発振器を持たない復調回路であっても考慮すべき問題である。
【００１９】
第２に、従来の一般的なＡＳＫ復調回路は、伝送環境によっては正確な復調結果を得られないという問題点があった。
図９及び図１０の復調回路で用いられるＡ／Ｄ変換器２２には、ダイナミックレンジが規定されており、当該ダイナミックレンジの範囲にある振幅値の信号を歪みや雑音を発生させることなくディジタル変換することができる。Ａ／Ｄ変換器２２のダイナミックレンジは、信号に含まれるノイズのレベルと、Ａ／Ｄ変換器２２の処理ビット数によって決定される。
【００２０】
このため、Ａ／Ｄ変換器２２の処理ビット数が小さかったり、信号に含まれるノイズのレベルが大きいため、ダイナミックレンジが小さい場合には、変調信号と雑音の区別を正確に行うことができなくなるおそれがある。特に瞬時に変調信号の振幅値が変動するような伝送環境では、このような現象が発生する頻度が多くなり、復調結果の精度が悪化するという問題がある。
【００２１】
また、図１０の復調回路では、積分器２９が設けられているが、単純な積分器で構成した場合、積分器におけるサンプル開始のタイミングによって、復調結果の位相がずれる現象が発生する。特に搬送波の周波数と変調速度の差が小さくなるほど位相差は著しくなるため、位相の変動が復調結果に大きく影響する伝送環境では、積分器の積分結果をそのまま復調処理に適用することができないという問題点がある。
【００２２】
本発明は上記実情に鑑みて為されたもので、第１に、全体の回路規模を縮小できるＡＳＫ復調回路を提供することを目的とする。そして第２に、伝送環境によらず安定した復調結果を得ることのできるＡＳＫ復調回路を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、ＡＳＫ復調回路において、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、絶対値回路から出力されたＡＳＫ変調信号の振幅値が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、リミッタ回路から出力された振幅の制限されたＡＳＫ変調信号に対し、当該信号の振幅値をサンプルタイミング毎に累積加算して積分を行い、積分結果を出力すると共に、特定の周期で累積加算結果をリセットする積分器と、積分結果と予め設定された閾値とを比較し、積分結果が閾値より大きい場合に規定の電圧値の信号を出力することでＡＳＫ変調信号の復調結果を出力する比較器とを備えたものであり、ＡＳＫ復調回路の回路規模を縮小することができる。
【００２４】
また、ＡＳＫ復調回路において、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、絶対値回路から出力されたＡＳＫ変調信号の振幅値が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、リミッタ回路から出力された振幅の制限されたＡＳＫ変調信号に対し、当該信号の振幅値をサンプルタイミング毎に累積加算して積分を行い、積分結果を出力する積分器と、積分結果の変化量をサンプルタイミング毎に求め、微分結果として出力する微分器と、微分結果と予め設定された閾値とを比較し、微分結果が前記閾値より大きい場合に規定の電圧値の信号を出力することでＡＳＫ変調信号の復調結果を出力する比較器とを備えたものであり、ＡＳＫ復調回路の回路規模を縮小できると共に、ＡＳＫ変調信号が瞬時に変動するような伝送環境でも安定した復調結果を得ることができる。
【００２５】
また、ＡＳＫ復調回路において、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、絶対値回路から出力されたＡＳＫ変調信号の振幅値について、搬送波の周期毎に搬送波の一周期分の総和を求め出力する加算回路と、加算回路から出力された振幅値の総和が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、リミッタ回路から出力された総和と予め設定された閾値とを比較し、総和が閾値より大きい場合に規定の電圧値の信号を出力することでＡＳＫ変調信号の復調結果を出力する比較器とを備えたものであり、ＡＳＫ復調回路の回路規模を縮小できると共に、位相の変動差が復調結果に大きく影響する伝送環境においても、安定した復調結果を得ることができる。
【００２６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の第１の実施の形態に係るＡＳＫ復調回路は、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の絶対値を取って出力する絶対値回路と、絶対値回路の出力に対して規定の値で振幅制限を行って出力するリミッタ回路と、リミッタ回路の出力に対して積分を行う積分器と、予め設定された閾値と積分器における積分結果とを比較し、比較結果に基づいてＡＳＫ変調信号の復調結果を出力する比較器とを備えたものであり、これによりＡＳＫ復調回路の回路規模を縮小することができる。
【００２７】
また、本発明の第２の実施の形態に係るＡＳＫ復調回路は、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の絶対値を取って出力する絶対値回路と、絶対値回路の出力に対して規定の値で振幅制限を行って出力するリミッタ回路と、リミッタ回路の出力に対して積分を行う積分器と、積分結果の変化量を算出する微分器と、予め設定された閾値と微分器からの変化量とを比較し、比較結果に基づいてＡＳＫ変調信号の復調結果を出力する比較器とを備えたものであり、これによりＡＳＫ復調回路の回路規模を縮小できると共に、ＡＳＫ変調信号が瞬時に変動するような伝送環境でも安定した復調結果を得ることができる。
【００２８】
また、本発明の第３の実施の形態に係るＡＳＫ復調回路は、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の絶対値を取って出力する絶対値回路と、絶対値回路の出力に対して搬送波の一周期分の総和を算出する加算回路と、加算回路からの総和に対して規定の値で振幅制限を行うリミッタ回路と、予め設定された閾値と振幅制限のかけられた加算結果とを比較し、比較結果に基づいてＡＳＫ変調信号の復調結果を出力する比較器を備えたものであり、これによりＡＳＫ復調回路の回路規模を縮小できると共に、位相の変動差が復調結果に大きく影響する伝送環境においても、安定した復調結果を得ることができる。
【００２９】
また、本発明の第４の実施の形態に係るＡＳＫ復調回路は、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の絶対値を取って出力する絶対値回路と、絶対値回路の出力に対して搬送波の一周期分の総和を算出する加算回路と、加算回路からの総和に対して規定の値で振幅制限を行うリミッタ回路と、リミッタ制限のかけられた加算結果に対して積分を行う積分器と、積分結果の変化量を算出する微分器と、予め設定された閾値と微分器からの変化量とを比較し、比較結果に基づいてＡＳＫ変調信号の復調結果を出力する比較器とを備えたものであり、これによりＡＳＫ復調回路の回路規模を縮小できると共に、ＡＳＫ変調信号が瞬時に変動し、位相の変動差が復調結果に大きく影響する伝送環境においても、安定した復調結果を得ることができる。
【００３０】
以下、本発明の各実施の形態に係るＡＳＫ復調回路について説明する。尚、本発明の各実施の形態に係るＡＳＫ復調回路は、従来と同様に、ＡＳＫ方式に対応した受信機に備えられており、基底帯域の変調波を復調するものである。また、本発明の各実施の形態に係るＡＳＫ復調回路は、伝搬特性が安定しており、ＡＳＫ変調信号の受信レベルの範囲が予め分かっている通信環境下で用いられることが望ましい。
【００３１】
まず、本発明の第１の実施の形態に係るＡＳＫ復調回路（以下、第１の復調回路）の構成について、図１及び図２を用いて説明する。図１は、第１の復調回路の構成ブロック図であり、図２は、第１の復調回路で用いる積分器１４の構成ブロック図である。
【００３２】
第１の復調回路は、リミッタ回路１３においてディジタル変換されたＡＳＫ変調信号（以下、変調信号）に対し振幅制限を行って変調信号の振幅変動を補償し、積分器１４においてリミッタ制限後の変調信号の積分を行って、比較器１５において積分結果と閾値との比較を行い、比較結果に基づいて復調結果を出力するものである。
第１の復調回路は、Ａ／Ｄ変換器１１と、絶対値回路１２と、リミッタ回路１３と、積分器１４と、比較器１５とを備えている。
【００３３】
次に、第１の復調回路の各部の構成について説明する。
Ａ／Ｄ変換器１１は、受信機で受信されたアナログ信号のＡＳＫ変調信号をディジタル変換し、絶対値回路１２に出力する。Ａ／Ｄ変換器１１は、変調信号に対し、規定のサンプルレートでディジタル変換を行う。ここで、Ａ／Ｄ変換器１１は、搬送波の周期のＮ倍（Ｎは２より大きい整数）のサンプルレートでデジタル変換処理を行うものとする。
【００３４】
絶対値回路１２は、Ａ／Ｄ変換器１１から出力されたディジタル変換後の変調信号の絶対値を取得する。つまり絶対値回路１２において変調信号の絶対値が取得されることによって、変調信号の振幅値は全て正の値に変換される。絶対値回路１２は、変調信号の絶対値をリミッタ回路１３に出力する。
【００３５】
リミッタ回路１３は、絶対値回路１２から出力された、変調信号の絶対値に対して振幅制限を行う。リミッタ回路１３には、予め振幅制限値が設定されており、変調信号の振幅値が当該制限値よりも大きい場合には、振幅値が当該制限値となるように振幅制限を行う。リミッタ回路１３は、振幅制限された変調信号を積分器１４に出力する。
リミッタ回路１３で設定される振幅制限値は、変調信号におけるデータが”１”の状態で、且つ伝送路長の伝送環境により搬送波の振幅が最も小さくなる場合の振幅値である。このような値が設定されることで、リミッタ回路１３は、変調信号に対して確実に振幅の変動補償を行うことができる。
【００３６】
積分器１４は、リミッタ回路１３から出力された、振幅制限された変調信号に対して積分を行う。積分器１４は、具体的には、入力された変調信号の振幅値を累積加算し、加算結果を積分値として出力する。
【００３７】
積分器１４は、図２に示されるように、加算器１４１、遅延器１４２及び演算制御部１４３を備えた構成となっている。加算器１４１は、サンプルタイミング毎に入力される変調信号の振幅値を、遅延器１４２から出力される直前のサンプルタイミングにおける累積加算結果に加算し、新たな累積加算結果を比較器１５及び遅延器１４２に出力する。遅延器１４２は、加算器１４１における累積加算結果を格納して遅延し、次のサンプルタイミングで格納された累積加算結果を加算器１４１に出力する。
【００３８】
第１の復調回路では、積分器１４は順次入力される変調信号の振幅値（正の値）の累積加算を行って積分を行うものであるため、時間の経過と共に積分値は増大する。また、積分器１４における積分結果は、後述する比較部１５での閾値との比較処理に用いられ、比較結果に基づいて復調結果が出力される。
したがって積分値が当該閾値を超えると、以後積分値が閾値よりも小さくなることはないため、比較器１５は常に変調信号が入力されているものと誤認識し、正確な復調結果を得ることができない。
【００３９】
このため積分器１４には、演算制御部１４３が設けられており、特定のタイミング（例えば、変調信号における一つのデータの伝送時間毎）で遅延器１４２に格納されている累積加算結果をリセットするリーク処理を行う。尚、演算制御部１４３が累積加算結果をリセットするタイミングは、比較器１５における比較処理が有効となるよう、比較器１５で設定されている閾値に応じて決定してもよい。
【００４０】
また、積分器１４における積分演算及びリーク処理は、サンプルタイミング毎に行われるものであるため、積分器１４の加算器１４１、遅延器１４２及び演算制御部１４３は、受信機のタイマー（図示せず）等から生成されるサンプルタイミングのクロック信号が入力される構成とし、当該クロック信号に同期して処理を行わせるようにしてもよい。
【００４１】
比較器１５は、積分器１４から出力された変調信号の積分値と、予め設定された積分値の閾値とを比較し、比較結果に基づいて変調信号の復調結果を出力する。比較器１５は、具体的に、比較の結果、積分値が閾値よりも大きい場合には、規定の電圧値のディジタル信号を出力することで、復調結果を出力する。
【００４２】
次に、第１の復調回路における復調動作について、図１及び図２を用いて説明する。
受信機で受信されたアナログの変調信号は、第１の復調回路において、まずＡ／Ｄ変換器１１に入力される。Ａ／Ｄ変換器１１において、変調信号は、規定のサンプルレートでディジタル変換され、絶対値回路１２に出力される。
つまりＡ／Ｄ変換器１１は、サンプルタイミング毎に変調信号のディジタル変換を行うため、以後、第１の復調回路の各部は、サンプルタイミング単位で後述する変調信号の復調に関する処理を行うことになる。
【００４３】
ディジタル変換された変調信号は、絶対値回路１２において、絶対値が取られ、変調信号の振幅値は、全て正の値に変換される。変調信号の絶対値は、リミッタ回路に出力される。
【００４４】
リミッタ回路１３は、入力された変調信号の振幅値と、予め設定された振幅制限値とを比較し、当該振幅値が振幅制限値よりも大きい場合には、振幅値を振幅制限値となるように振幅制限を行う。
上述したように、リミッタ回路１３で設定されている振幅制限値は、変調信号におけるデータが”１”の状態で、且つ伝送路長の伝送環境により搬送波の振幅が最も小さくなる場合の振幅値であるため、リミッタ回路１３は、変調信号に対して漏れなく振幅制限を行うことができ、振幅変動を補償できる。
【００４５】
振幅制御の為された変調信号は、積分器１４に入力され、積分が行われる。変調信号は、積分器１４において、加算器１４１に入力され、当該変調信号の振幅値と、遅延器１４２から出力される変調信号の振幅値の累積加算結果との加算が行われる。加算器１４１における加算結果、すなわち新たな累積加算結果は、積分結果として比較器１５に出力される他、遅延器１４２にフィードバック出力され、格納される。
【００４６】
上述した積分器１４における動作処理は、サンプルタイミング単位で行われる。つまりサンプルタイミング毎に入力される変調信号に対応して、加算器１４１は、遅延器１４２から出力される直前のサンプルタイミングにおける累積加算結果との加算を行う。そして遅延器１４２は、加算によって得られた新たな累積加算結果を格納、遅延し、格納された累積加算結果を加算器１４１に次のサンプルタイミングで出力する。
【００４７】
また、積分器１４では、演算制御部１４３は、特定のタイミングで遅延器１４２に格納されている累積加算結果をリセットするリーク処理を行う。リーク処理によって、積分器１４で算出される積分値が、比較器１５で設定されている積分値の閾値を常に越えた状態となることを防止し、正確な復調結果を得ることができる。
【００４８】
積分器１４から出力される積分値は、比較器１５に入力される。比較器１５は、入力された積分値と、予め設定された積分値の閾値とを比較し、積分値が閾値よりも大きい場合には、変調信号であると判断し、規定の電圧値のディジタル信号を出力する。比較器１５から当該ディジタル信号が出力されることで、変調信号の復調結果が出力されることになる。
【００４９】
第１の復調回路は、変調信号の振幅変動を補償する装置として、従来のＡＧＣ回路に代えて、ディジタル変換後の変調信号に対して振幅制限を行うリミッタ回路１３を用いている。
従来用いられていたＡＧＣ回路は、入力された変調信号の振幅値を監視し、振幅値が一定となるよう監視結果に応じて内部の増幅器の利得を可変する制御を行うものである。
【００５０】
このため、アナログの変調信号に対して処理を行う場合には、構成素子としてアナログ増幅器や当該増幅器の利得の制御装置等が必要となり、復調回路全体の回路規模は大きいものとなっていた。またディジタルの変調信号に対して処理を行う場合には、上記機能を実現するため多数のディジタル乗算器等でＡＧＣ回路を構成する必要があり、ＡＧＣ回路における演算処理数が増大していた。
【００５１】
第１の復調回路で用いるリミッタ回路は、ディジタル変換された変調信号に対して、振幅値が振幅制限値よりも大きい場合には、振幅制限値となるように振幅制限を行う簡素な制御で振幅変動を補償するものであり、構成素子もディジタル信号に対応した比較器で済む。したがって、ＡＧＣ回路と比較して回路規模は小さくなり、復調回路全体の回路規模を縮小でき、振幅変動の補償も簡易な制御で実現できる。
【００５２】
次に、本発明の第２の実施の形態に係るＡＳＫ復調回路（以下、第２の復調回路）について、図３及び図４を用いて、第１の復調回路との相違点を中心に説明する。図３は、第２の復調回路の構成ブロック図であり、図４は、第２の復調回路で用いられる微分器１６の構成ブロック図である。尚、第１の復調回路と同一の構成を有する部分には、同一の符号を付して説明する。
第２の復調回路は、リミッタ回路１３の後段に、積分器１４´と微分器１６を設けた点が、第１の復調回路の構成と相違する。
【００５３】
図３において、微分器１６は、積分器１４´から出力される積分値に対し、規定のサンプルタイミング間における変化量を算出することで微分を行い、微分結果を比較器１５に出力する。
微分器１６は、図４に示されるように、遅延素子列１６１及び減算器１６２を備えた構成となっている。遅延素子列１６１は、Ｍ個（Ｍ＞１且つＭ≦Ｎ）の遅延器（図ではτ）１６１−１〜１６１−Ｍが直列に接続された構成となっている。また、各遅延器における遅延時間は、Ａ／Ｄ変換器１１における変調信号のサンプリングタイミングと同一である。
【００５４】
遅延素子列１６１は、積分器１４´からサンプルタイミング毎に入力される変調信号の振幅値の積分結果を、遅延器１６１−１〜１６１−Ｍに順次シフトして格納する。そして遅延器１６１−Ｍに格納された積分結果は、次のサンプルタイミングで減算器１６２に出力される。
【００５５】
減算器１６２は、積分器１４´から出力された積分結果と、遅延素子列１６１における遅延器１６１−Ｍから出力された積分値との減算を行い、積分値の変化量を算出する。
すなわち減算器１６２は、積分器１４´から出力された直後の積分値と、サンプルタイミング×Ｍ以前の積分値との減算を行って、積分値の変化量をサンプルタイミング毎に算出する。算出された変化量は、微分値として比較器１５に出力される。
【００５６】
また、積分器１４´の構成は、図２に示す第１の復調回路で用いる積分器１４の構成と同一であるが、演算制御部１４３の機能が積分器１４のそれと異なる。
【００５７】
第２の復調回路では、比較器１５は、微分器１６から出力される微分値と、微分値の閾値との比較結果に基づいて復調結果を出力するため、第１の復調回路のように積分値を考慮して、リーク処理を行う必要はない。
しかしながら、微分器１６における微分周期（サンプルタイミング×Ｍ）の間に、積分器１４´において積分値が２回以上オーバーフローを起こすと、微分器１６において正確な微分値が得られなくなる。
【００５８】
この現象について例を交えて説明する。以下の説明において、積分器１４´は４ビットの積分演算を行って、積分値を算出していると想定する。
積分器１４´から、微分周期内における変化前の積分値として００１０（十進数で２）、変化後の積分値として０１１０（６）が出力された場合、微分器１６は、変化後から変化前の積分値の減算を行うことで、正規の微分値０１００（４）を得ることができる。
【００５９】
次の微分周期内で、変化後の積分値について１回オーバーフローが発生し、見かけ上の積分値が００１０となった場合、この積分値は実際には１６＋２＝１８を示すことになる。この場合においては、微分器１６は、変化前の積分値、すなわち直前の微分周期における変化後の積分値である０１１０に対し、２の補数を取り、変化後の積分値に加算することで、正規の微分値である１１００（１２）を得ることができる。
【００６０】
しかしながら、積分器１４´からの積分値にはオーバーフローの回数に関する情報は含まれない。よって微分器１６は、変化後の積分値について２回以上オーバーフローを起こした場合であっても、積分値は１回オーバーフローが発生したものとしか判断しないため、当該積分値の実際の値は判明せず、正規の微分値を得ることはできない。
また、１回オーバーフローを起こしても、見かけ上の変化後の積分値が変化前の積分値よりも大きい場合（例えば、見かけ上の変化後の積分値として０１００が算出された場合）には、微分器１６は、オーバーフローが起きていないものと判断して変化量を算出するため、この場合でも正規の微分値を得ることができない。
【００６１】
このため、演算制御部１４３は、微分器１６で用いる遅延器の数及び遅延器１４２における累積加算結果に応じて、累積加算結果の桁数を増やす符号拡張処理を行い、累積加算結果のオーバーフローの発生を防止する。
【００６２】
積分器１４´における加算器１４１及び遅延器１４２の機能は、第１の復調回路における積分器１４のそれと同一であり、積分器１４´も積分器１４と同様、リミッタ回路１３からサンプルタイミング毎に出力される変調信号の振幅値の累積加算を行い、累積加算結果を積分値としてサンプルタイミング毎に出力する。
【００６３】
次に、第２の復調回路における復調動作について、図３、図４及び図８を用いて説明する。図８は、第２の復調回路における積分値の変化を示したグラフ図である。
受信機で受信されたアナログの変調信号は、第２の復調回路において、まずＡ／Ｄ変換器１１に入力される。第２の復調回路において、Ａ／Ｄ変換器１１、絶対値回路１２及びリミッタ回路１３の動作については、第１の復調回路と同様であるので、説明は省略する。
【００６４】
リミッタ回路１３から出力された、振幅制限後の変調信号は、積分器１４´において累積加算され、累積加算結果は積分値として微分器１６に出力される。
また、積分器１４´において、演算制御部１４３は、遅延器１４２に格納される累積加算結果の値に対し、符号拡張処理を行って当該加算結果の桁数を増やし、累積加算結果のオーバーフローの発生を防止する。
尚、演算制御部１４３が符号拡張処理によって増やす桁数は、リミッタ回路１３における振幅制限値及び微分器１６における遅延器１６１−１〜１６１−Ｍの数Ｍに基づいて予め決定されている。
【００６５】
積分器１４´から出力された積分値は、微分器１６において減算器１６１における遅延器１６１−１と、減算器１６２に入力される。
遅延器１６１−１に入力された積分値は、サンプルタイミングの間格納される。そして、次のサンプルタイミングでは、新たに出力される積分結果が遅延器１６１−１に格納され、遅延器１６１−１に格納されていた積分値は、次段の遅延器１６１−２にシフトされる。
すなわち遅延素子列１６１では、サンプルタイミング毎に入力された積分値は、遅延器１６１−１に格納され、これに伴い遅延器１６１−１〜１６１−（Ｍ−１）に格納されていた積分値は、次段の遅延器１６１−２〜１６１−Ｍにシフトして出力される。
【００６６】
そして遅延器１６１−Ｍに格納されていた積分値は、次のサンプルタイミングで減算器１６２に出力される。減算器１６２には、当該サンプルタイミングで積分器１４´から出力された積分値が入力されており、積分器１４´から出力された積分値から遅延器１６１−Ｍに格納されていた積分値の減算が行われる。つまり減算器１６２は、積分器１４´から出力された直後の積分値と、サンプルタイミング×Ｍ以前の積分値との減算を行って、積分値の変化量をサンプルタイミング毎に算出する。算出された変化量は、微分値として比較器１５に出力される。
【００６７】
微分器１６における微分結果は、比較器１５´に入力される。比較器１５は、入力された微分結果と、予め設定された微分値の閾値とを比較し、微分値が閾値よりも大きい場合には、変調信号であると判断し、規定の電圧値のディジタル信号を出力する。比較器１５から当該ディジタル信号が出力されることで、変調信号の復調結果が出力されることになる。
尚、比較器１５における微分値の閾値については、微分器１６で用いる遅延器の数及び微分値によって決定される。
【００６８】
ここで第２の復調回路における積分演算及び微分演算の具体例について、図８を用いて説明する。図８に示されているグラフは、サンプルタイミング（単位時間）毎の積分器４´から出力される積分値の変化の一例を表しており、横軸は時間（単位はサンプルタイミング：Ｔ）を、縦軸は積分器１４´から出力される積分値を表している。
尚、図８のグラフでは、第２の復調回路は、常に１サンプルタイミングあたりのノイズの積分値として２が、変調信号のデータが”１”である場合に１サンプルタイミングあたりの変調信号の振幅値の積分値として６が得られるという前提となっている。
【００６９】
図８のグラフにおいて、サンプルタイミングが０〜８Ｔの期間において、変調信号のデータが”０”であれば、積分値は、ノイズについての積分値だけ増加する。したがって８Ｔにおける積分値は、（単位時間当たりのノイズの積分値）×（データが”０”である期間）＝２×８＝１６となる。
【００７０】
サンプルタイミングが８〜１６Ｔの期間において、変調信号のデータが”１”であれば、積分値は、振幅値及びノイズについての積分値だけ増加する。よって１６Ｔにおける積分値は、（０〜８Ｔまでの積分値）＋（単位時間当たりのノイズと振幅値の積分値）×（データが”１”である期間）＝１６＋（２＋６）×（１６−８）＝８０となる。
【００７１】
さらに、サンプルタイミングが１６〜２４Ｔの期間において、変調信号のデータは”１”であれば、積分値は、ノイズについての積分値だけ増加する。よって２４Ｔにおける積分値は、（０〜１６Ｔまでの積分値）＋（単位時間当たりのノイズの積分値）×（データが”０”である期間）＝８０＋２×（２４−１６）＝８０となる。
【００７２】
ここで、第２の復調回路において、微分器１６の遅延器の数がＭ＝４個設けられているとする。この場合、時間７Ｔにおける微分値として、微分器は（７−４）＝３Ｔから７Ｔまでの積分値の変化量を算出する。積分値が図８のグラフの通り変化するとものとすると、７Ｔにおける微分値は、（７Ｔにおける積分値）−（３Ｔにおける積分値）＝（７×２）−（３×２）＝１４−６＝８となる。
同様に、１５Ｔにおける微分値は、（１５Ｔにおける積分値）−（１１Ｔにおける積分値）＝（１６＋８×７）−（１６＋８×３）＝７２−４０＝３２となる。
【００７３】
微分器１６で算出された微分値は比較器１５に入力され、微分値の閾値との比較が行われ、微分値が閾値より大きい場合、変調信号であると判断され、復調結果が出力される。
第２の復調回路が正確な復調結果を出力するためには、変調信号のデータが”１”のときに復調結果を出力できるように、微分値の閾値を適切な値に設定する必要がある。ここで、閾値の最適な範囲について検討する。
【００７４】
まず変調信号のデータが”０”となる期間では、積分値は単位時間当たりのノイズの積分値しか増加しないため、微分器１６における遅延器の数を考慮すると、この場合の微分値は２×４＝８となり、この値が閾値の下限値となる。
また、変調信号のデータが”１”となる期間では、積分値は単位時間当たりのノイズ及び振幅値の積分値だけ増加するため、同じく微分器１６における遅延器の数を考慮すると、この場合の微分値は（２＋６）×４＝３２となり、この値が閾値の上限値となる。
よって上述した条件下で比較器１５において設定すべき微分値の閾値は、８以上３２以下の範囲となる。
【００７５】
第２の復調回路において、比較器１５において設定すべき微分値の閾値の範囲は、微分器１５で用いる遅延器の数に対応して決定される。微分器１５で用いる遅延器の数が多いほど、上限値と下限値の差が広がり、さらにＳ／Ｎ比（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ ｒａｔｉｏ）を改善することができる。
【００７６】
第１の復調回路では、変調信号の積分値に基づいて復調結果を出力しているのに対し、第２の復調回路は、変調信号の積分値の変化量を微分値として、復調判定を行う仕様となっている。このような仕様により、変調信号にノイズが混入されて積分された場合や、積分器１４´において積分開始のタイミングがずれた場合でも、変調信号の振幅値の積分値による変化量を監視することで、復調すべき信号を正確に検出することができ、正確な復調結果を得ることができる。
【００７７】
特に、Ａ／Ｄ変換器のビット数が小さかったり、信号に含まれるノイズのレベルが大きいため、Ａ／Ｄ変換器のダイナミックレンジが小さい場合、十分なＳ／Ｎ比を確保できず、正しく復調できない場合があるが、微分器１６を用いて変調信号の積分結果に対して微分値を算出し、復調判定に使用すると、Ａ／Ｄ変換器１１のダイナミックレンジによらず、正確な復調結果を得ることができる。また、微分器１６における遅延器の数を多くするほどＳ／Ｎ比を大きくすることができ、復調結果の精度が向上する。
第２の復調回路は、時分割複信（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ：ＴＤＤ）等の通信方式のように、瞬間的に電源の変動が起きる復調回路に用いることが好適である。
【００７８】
さらに、復調回路で発生するＤＣオフセット電圧についても、変調信号の積分したものの微分値を復調判定に使用することで、ＤＣオフセット電圧に伴うノイズは除去されるため、正確な復調結果を得ることができ、比較器においてＤＣオフセット電圧に対応して閾値を決定するための回路は不要となり、復調回路の回路規模を縮小できる。
【００７９】
次に、本発明の第３の実施の形態に係るＡＳＫ復調回路（以下、第３の復調回路）について、図５及び図６を用いて、第１の復調回路との相違点を中心に説明する。図５は、第３の復調回路の構成ブロック図であり、図６は、第３の復調回路で用いられる加算回路１７の構成ブロック図である。尚、第１の復調回路と同一の構成を有する部分には、同一の符号を付して説明する。
第３の復調回路は、絶対値回路１２の後段に加算回路１７を設け、加算回路１７の後段にリミッタ回路１３及び比較器１５を設けた点が、第１の復調回路の構成と相違する。
【００８０】
図５において、加算回路１７は、絶対値回路１２から出力された変調信号の絶対値について、搬送波の周期分の総和を算出し、搬送波の周期毎にリミッタ回路１３に出力する。
加算回路１７は、図６に示されるように、遅延素子列１７１及び加算器１７２を備えた構成となっている。遅延素子列１７１は、Ｎ個（Ｎ＞１）の遅延器（図ではτ）１７１−１〜１７１−Ｎが直列に接続された構成となっている。すなわち遅延器の数は、Ａ／Ｄ変換器１１における搬送波の周期に対するサンプル数に等しいため、遅延素子列１７１全体で搬送波一周期分の変調信号の絶対値を格納できる。
また、各遅延器における遅延時間は、Ａ／Ｄ変換器１１における変調信号のサンプルタイミングと同一である。
【００８１】
遅延素子列１６１は、絶対値回路１２からサンプルタイミング毎に入力される変調信号の絶対値を、遅延器１７１−１〜１７１−Ｎに順次右方向にシフトして格納する。また各遅延器１７１−１〜１７１−Ｎは、搬送波の周期毎に、格納された絶対値を加算器１７２に出力する。
加算回路１７の遅延器１７１−１〜１７１−Ｎは、受信機のタイマー（図示せず）等から生成される搬送波の周期に対応したクロック信号が入力される構成とし、格納されている絶対値を当該クロック信号に同期して加算器１７２に出力するようにしてもよい。
【００８２】
加算器１７２は、各遅延器１７１−１〜１７１−Ｎから出力された変調信号の絶対値の総和を求め、リミッタ回路１３に出力する。すなわち加算器１７２からは、搬送波一周期分の変調信号の絶対値の総和が、搬送波の周期毎に出力される。
【００８３】
加算回路１７から出力された、変調信号の絶対値の搬送波周期の総和は、リミッタ回路１３において振幅制限される。リミッタ回路１３には、振幅の制限値として、変調信号におけるデータが”１”の状態で、且つ伝送路長の伝送環境により搬送波の振幅が最も小さくなる場合の振幅値が予め設定されている。
【００８４】
制限値によって振幅制限が行われた変調信号の搬送波周期分の総和は、比較器１５に出力される。比較器１５は、当該総和と、予め設定された総和の閾値とを比較し、比較結果に基づいて変調信号の復調結果を出力する。比較器１５は、具体的に、比較の結果、総和が閾値よりも大きい場合には、規定の電圧値のディジタル信号を出力することで、復調結果を出力する。尚、総和は搬送波の周期毎に出力されるため、復調結果は搬送波の周期の間継続して出力される。
【００８５】
一般に、信号に対して振幅制限を行うと、波形が歪んでしまい、復調したデータについて位相の変動が発生する。特に振幅制限値として低い振幅値を設定し、当該振幅値で頻繁に振幅制限を行うと、波形の歪み及び位相の変動は顕著となる。
このため第３の復調回路におけるリミッタ回路１３は、上記条件によって予め設定された振幅値に基づいて搬送波の周期毎に振幅制限を行っており、サンプルタイミング毎に行う場合よりも、位相の変動量を低減することができる。
これに対応して復調結果を得るため、リミッタ回路１３は、加算回路１７において求められる、変調信号の絶対値についての搬送波の周期分の総和に対して振幅制限を行っている。
したがって、第３の復調回路は、位相の変動が復調結果に大きく影響するような伝送環境においても、正確な復調結果を得ることができる。
【００８６】
次に、本発明の第４の実施の形態に係るＡＳＫ復調回路（以下、第４の復調回路）について、図７を用いて、第３の復調回路との相違点を中心に説明する。図７は、第４の復調回路の構成ブロック図である。尚、第３の復調回路と同一の構成を有する部分には、同一の符号を付して説明する。
第４の復調回路は、リミッタ回路１３と比較器１５との間に、積分器１４及び微分器１６を設けた点が、第３の復調回路の構成と相違する。
【００８７】
図７において、積分器１４´、微分器１６の構成は、第２の復調回路における積分器１４´、微分器１６と同様であるが、図７の積分器１４´は、リミッタ回路１３から出力される変調信号の絶対値の搬送波周期の総和に対して積分を行い、微分器１６は、積分器１４´から出力された積分値を微分するものとなっている。
【００８８】
そして比較器１５は、微分器１６の微分値と、予め設定された微分値の閾値とを比較し、比較結果に基づいて変調信号の復調結果を出力する。比較器１５は、具体的に、比較の結果、微分値が閾値よりも大きい場合には、規定の電圧値のディジタル信号を出力することで、復調結果を出力する。尚、微分結果は搬送波の周期毎に出力されるため、復調結果は搬送波の周期の間継続して出力される。
【００８９】
第４の復調回路は、リミッタ回路１３から搬送波の周期毎に出力される、変調信号の絶対値の総和の振幅制限結果について積分を行い、得られた積分値について微分を行い、得られた微分値を復調判定に用いている。
これによって、サンプルタイミング単位で瞬時に現れるノイズについても微分によって押さえ込むことができるので、当該ノイズによる復調の誤りを低減することができる。さらにＡ／Ｄ変換器１１のダイナミックレンジによらず、正確な復調結果を得ることができるため、第３の復調回路よりも、さらに復調結果の精度を向上させることができる。
【００９０】
上述したように、本発明の第１の実施の形態に係るＡＳＫ復調回路によれば、ＡＳＫ変調信号の振幅変動を補償する装置としてリミッタ回路１３を用い、ディジタル変換された変調信号に対して、振幅値が予めリミッタ回路１３に設定された振幅制限値よりも大きい場合には、当該振幅制限値となるように振幅制限を行うようにしたことにより、従来のＡＧＣ回路を用いた場合よりも、復調回路全体の回路規模を縮小できる効果がある。
【００９１】
また、本発明の第２の実施の形態に係るＡＳＫ復調回路によれば、微分器１６を用いて、ＡＳＫ変調信号の積分値の変化量を微分値として求め、当該微分値に基づいて復調判定を行うようにしたことにより、ＤＣオフセット電圧に対応して復調判定の閾値を決定するための回路が不要となるため、復調回路全体の回路規模を縮小でき、さらにＡ／Ｄ変換器１１のダイナミックレンジ及びノイズによる影響を受けないため、ＡＳＫ変調信号が瞬時に変動するような伝送環境でも正確な復調結果を得ることができ、安定した復調結果を得ることができる効果がある。
【００９２】
また、本発明の第３の実施の形態に係るＡＳＫ復調回路によれば、加算回路１７を用いてディジタル変換後の変調信号の絶対値について搬送波の周期分の総和を求め、搬送波の周期毎に出力し、リミッタ回路１３において、当該総和に対して振幅制限を行うようにしたことにより、復調回路全体の回路規模を縮小できると共に、リミッタ制限による位相の変動量を低減できるため、位相の変動差が復調結果に大きく影響するような伝送環境においても、正確な復調結果を得ることができ、安定した復調結果を得ることができる効果がある。
【００９３】
また、本発明の第４の実施の形態に係るＡＳＫ復調回路によれば、リミッタ回路１３から出力された変調信号の絶対値の総和の振幅制限結果に対して積分を行い、さらに積分結果に対して微分を行い、微分結果に基づいて復調判定を行うようにしたことにより、復調回路全体の規模を縮小できると共に、ＡＳＫ変調信号が瞬時に変動し、位相の変動差が復調結果に大きく影響するような伝送環境において、正確な復調結果を得ることができ、安定した復調結果を得ることができる効果がある。
【００９４】
【発明の効果】
本発明によれば、ＡＳＫ復調回路において、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、絶対値回路から出力されたＡＳＫ変調信号の振幅値が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、リミッタ回路から出力された振幅の制限されたＡＳＫ変調信号に対し、当該信号の振幅値をサンプルタイミング毎に累積加算して積分を行い、積分結果を出力すると共に、特定の周期で累積加算結果をリセットする積分器と、積分結果と予め設定された閾値とを比較し、積分結果が閾値より大きい場合に規定の電圧値の信号を出力することでＡＳＫ変調信号の復調結果を出力する比較器とを備えたＡＳＫ復調回路としているので、ＡＳＫ復調回路の回路規模を縮小できる効果がある。
【００９５】
また、本発明によれば、ＡＳＫ復調回路において、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、絶対値回路から出力されたＡＳＫ変調信号の振幅値が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、リミッタ回路から出力された振幅の制限されたＡＳＫ変調信号に対し、当該信号の振幅値をサンプルタイミング毎に累積加算して積分を行い、積分結果を出力する積分器と、積分結果の変化量をサンプルタイミング毎に求め、微分結果として出力する微分器と、微分結果と予め設定された閾値とを比較し、微分結果が前記閾値より大きい場合に規定の電圧値の信号を出力することでＡＳＫ変調信号の復調結果を出力する比較器とを備えたＡＳＫ復調回路としているので、ＡＳＫ復調回路の回路規模を縮小できると共に、ＡＳＫ変調信号が瞬時に変動するような伝送環境でも安定した復調結果を得ることができる効果がある。
【００９６】
また、本発明によれば、ＡＳＫ復調回路において、アナログのＡＳＫ変調信号を特定のサンプルレートでディジタル変換するＡ／Ｄ変換器と、ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、絶対値回路から出力されたＡＳＫ変調信号の振幅値について、搬送波の周期毎に搬送波の一周期分の総和を求め出力する加算回路と、加算回路から出力された振幅値の総和が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、リミッタ回路から出力された総和と予め設定された閾値とを比較し、総和が閾値より大きい場合に規定の電圧値の信号を出力することでＡＳＫ変調信号の復調結果を出力する比較器とを備えたＡＳＫ復調回路としているので、ＡＳＫ復調回路の回路規模を縮小できると共に、位相の変動差が復調結果に大きく影響する伝送環境においても、安定した復調結果を得ることができる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＡＳＫ復調回路の構成ブロック図である。
【図２】本発明の第１の実施の形態に係るＡＳＫ復調回路における積分器１４の構成ブロック図である。
【図３】本発明の第２の実施の形態に係るＡＳＫ復調回路の構成ブロック図である。
【図４】本発明の第２の実施の形態に係るＡＳＫ復調回路における微分器１６の構成ブロック図である。
【図５】本発明の第３の実施の形態に係るＡＳＫ復調回路の構成ブロック図である。
【図６】本発明の第３の実施の形態に係るＡＳＫ復調回路における加算回路１７の構成ブロック図である。
【図７】本発明の第４の実施の形態に係るＡＳＫ復調回路の構成ブロック図である。
【図８】本発明の第２の実施の形態に係るＡＳＫ復調回路における積分値の変化を示したグラフ図である。
【図９】従来の一般的な第１のＡＳＫ復調回路の構成ブロック図である。
【図１０】従来の一般的な第２のＡＳＫ復調回路の構成ブロック図である。
【符号の説明】
１１，２２…Ａ／Ｄ変換器、 １２，２８…絶対値回路、 １３…リミッタ回路、 １４，１４´，２９…積分器、 １５，２７…比較器、 １６…微分器、１７…加算回路、 ２３…局部発振器、 ２４…移相器、 ２５…直交復調器、 ２６…包絡線検波回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an ASK demodulation circuit that demodulates a radio signal subjected to digital amplitude modulation (Amplitude Shift Keying: ASK), and particularly to an ASK demodulation circuit capable of reducing the circuit scale and obtaining a stable demodulation result regardless of the transmission environment. It relates to a demodulation circuit.
[0002]
[Prior art]
As one of digital communication systems in digital data transmission, an ASK system is known. In the ASK method, the transmitting side determines an amplitude key for a digital signal to be transmitted, and performs amplitude modulation for determining an amplitude of a carrier based on the amplitude key.
[0003]
For example, when binary values of “1” and “0” are handled as a digital signal, the amplitude of the modulation waveform by ASK is “1”, the amplitude value of the carrier wave, and “0”, the amplitude is zero. The receiving side receives the ASK-modulated signal (hereinafter, ASK-modulated signal) and demodulates the original digital signal using an ASK demodulation circuit.
The ASK method is used as a modulation method in radio transmission between mobile phones, wireless transmission in infrared communication between information terminals, and high-speed wired transmission using an optical fiber or the like.
[0004]
As a conventional device for demodulating an ASK modulated signal, Japanese Patent Application Laid-Open No. 8-251240, published on Sep. 27, 1996, entitled "Method and Apparatus for Demodulating Amplitude Shift Keying Waves" (Applicant: Hitachi Kokusai Electric Inc., Inventor: Atsushi Tokawa) has been proposed.
The above-described apparatus removes noise from the amplitude shift keying wave modulated by data using a four-stage matching circuit, expands the pulse width using a pulse expanding circuit, and inputs an output pulse from the pulse expanding circuit to a delay generation circuit to input a pulse. The rising edge of the pulse is detected, a pulse with a pulse width corresponding to the delay and its inverted pulse are created, the rising edge of the pulse is detected from the inverted pulse by the coefficient circuit, reset, the data width is counted, and the counting circuit is counted by the OR circuit. The OR of the output of the delay generation circuit and the output pulse of the delay generation circuit are calculated, and the sampling circuit samples the sample from the output pulse of the pulse expansion circuit at the rising edge of the OR output and demodulates the data. It can be composed of circuits, improving reliability, The SI reduction can be facilitated.
[0005]
Further, as a demodulator, Japanese Patent Application Laid-Open No. Hei 10-136042, “Quadrature Modulator” published on May 22, 1998 (applicant: Hitachi Kokusai Electric Inc., inventor: Tatsuya Ozaki et al.) Has been proposed.
The demodulator is a demodulator capable of obtaining instantaneous phase information of in-phase and quadrature phases in quadrature demodulation by a counting operation using a counter, respectively, provided with a counter control unit. The counting operation is stopped. During the stop period, the symbol timing is extracted from the signal having only the in-phase component. The counting operation of the quadrature-phase counter can be controlled, and the counting operation is performed except when instantaneous phase information is required. Can be stopped, and the power consumption can be significantly reduced.
[0006]
[Patent Document 1]
JP-A-8-251240 (page 2-3, FIG. 1-2)
[Patent Document 2]
JP-A-10-253947 (page 2-3, FIG. 1-3)
[0007]
[Problems to be solved by the invention]
A conventional general ASK demodulation circuit will be described with reference to FIGS. FIG. 9 is a configuration block diagram of a conventional general first ASK demodulation circuit, and FIG. 10 is a configuration block diagram of a conventional general second ASK demodulation circuit.
Each of the demodulation circuits in FIGS. 9 and 10 is provided in a receiver compatible with the ASK method, and demodulates a baseband modulated wave.
[0008]
First, the ASK demodulation circuit in FIG. 9 will be described.
The ASK modulated signal received by the receiver is first input to an AGC (Automatic Gain Control: automatic gain control) circuit 21 in the ASK demodulation circuit in FIG. 9 to perform amplitude adjustment. The AGC circuit 21 is provided to compensate for the amplitude fluctuation of the ASK modulation signal generated due to the transmission characteristics, and controls the ASK modulation signal so that the amplitude value of the ASK modulation signal becomes a specified value.
The modulated signal whose amplitude fluctuation has been compensated is converted to a digital signal by the A /
[0009]
The modulated signal is multiplied by the signal output from the
[0010]
The results of the multiplication in the quadrature demodulators 25-1 and 25-2 are averaged in the
Therefore, the detection result in the
[0011]
The detection result in the
[0012]
In FIG. 9, the AGC circuit 21 performs amplitude control on an analog modulated signal. The AGC circuit 21 is provided at a stage subsequent to the A /
Further, a configuration is also conceivable in which the quadrature demodulators 25-1 and 25-2 are provided in a stage preceding the A /
[0013]
Next, the demodulation circuit of FIG. 10 will be described. In FIG. 10, the same components as those in FIG. 9 are described with the same reference numerals.
The demodulation circuit of FIG. 10 differs from the configuration of FIG. 9 in that an
[0014]
The integrated value of the amplitude value obtained by the
[0015]
However, the conventional general ASK demodulation circuit has the following problems.
First, the conventional general ASK demodulation circuit has a problem that the circuit scale of the entire circuit becomes large.
As described above, in the demodulation circuits of FIGS. 9 and 10, the AGC circuit 21 is provided for compensating the amplitude fluctuation of the modulation signal. In the demodulation circuit of FIG. 9, quadrature demodulators 25-1 and 25-2 are further provided for performing quadrature demodulation.
[0016]
However, the AGC circuit 21 requires an analog amplifier and a control device for the gain of the amplifier as constituent elements in order to perform the processing corresponding to the analog signal. Since a large number of digital multipliers are required as elements, the circuit scale becomes large. For this reason, the circuit scale of the entire ASK demodulation circuit is large. Also, since the quadrature demodulator 25 requires a multiplier or a mixer, the circuit scale of the demodulation circuit having the quadrature demodulator 25 shown in FIG.
[0017]
In the demodulation circuit of FIG. 9, the
[0018]
Since the DC offset voltage becomes noise at the time of demodulation, a circuit for determining a threshold value of a detection result corresponding to the DC offset voltage is further required in the
Further, the DC offset voltage is also generated by a DC amplifier or the like, and is added to an input signal and amplified to become a noise component. Therefore, even a demodulation circuit having no local oscillator is a problem to be considered.
[0019]
Second, the conventional general ASK demodulation circuit has a problem that an accurate demodulation result cannot be obtained depending on a transmission environment.
A dynamic range is defined for the A /
[0020]
For this reason, since the number of processing bits of the A /
[0021]
Although the
[0022]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its first object to provide an ASK demodulation circuit capable of reducing the overall circuit scale. Second, it is an object of the present invention to provide an ASK demodulation circuit capable of obtaining a stable demodulation result regardless of a transmission environment.
[0023]
[Means for Solving the Problems]
The present invention for solving the above-mentioned problems of the prior art includes an ASK demodulation circuit, an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate, and an amplitude of the digitally converted ASK modulated signal. An absolute value circuit that takes and outputs an absolute value of the value, a limiter circuit that performs amplitude limiting so that the amplitude value of the ASK modulation signal output from the absolute value circuit becomes smaller than a preset amplitude limiting value, and outputs a limiter circuit. The amplitude value of the ASK modulated signal output from the limiter circuit is limited and cumulatively added at each sample timing to perform integration, and the integration result is output. By comparing the integrator to be reset and the integration result with a preset threshold, and outputting a signal of a specified voltage value when the integration result is larger than the threshold. Are those having a comparator for outputting a demodulation result of the SK-modulated signal, it is possible to reduce the circuit scale of the ASK demodulator.
[0024]
In the ASK demodulation circuit, an A / D converter for digitally converting an analog ASK modulated signal at a specific sample rate, and an absolute value circuit for taking and outputting the absolute value of the digitally converted ASK modulated signal are provided. A limiter circuit that performs amplitude limiting so that the amplitude value of the ASK modulation signal output from the absolute value circuit becomes smaller than a preset amplitude limiting value and outputs the ASK modulation signal with an amplitude limited output from the limiter circuit An integrator that accumulates and adds the amplitude value of the signal to each signal at each sample timing and performs integration, and outputs an integration result, and a differentiator that obtains a change amount of the integration result at each sample timing and outputs the result as a differentiation result By comparing the differential result with a preset threshold value and outputting a signal of a specified voltage value when the differential result is greater than the threshold value, A A comparator for outputting a demodulated result of the K-modulated signal, which can reduce the circuit scale of the ASK demodulation circuit and obtain a stable demodulated result even in a transmission environment where the ASK modulated signal fluctuates instantaneously. Can be.
[0025]
In the ASK demodulation circuit, an A / D converter for digitally converting an analog ASK modulated signal at a specific sample rate, and an absolute value circuit for taking and outputting the absolute value of the digitally converted ASK modulated signal are provided. A summation circuit for calculating the sum of one cycle of the carrier for each cycle of the carrier wave and outputting the sum of the amplitude values of the ASK modulation signal output from the absolute value circuit; and a sum of the amplitude values output from the summation circuit. A limiter circuit that performs amplitude limitation so as to be smaller than the amplitude limit value, and compares the sum output from the limiter circuit with a preset threshold value. And a comparator for outputting a demodulation result of the ASK modulation signal by outputting the ASK demodulation signal. Even in a transmission environment where the difference greatly affects the demodulation result, it is possible to obtain a stable demodulation result.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
An ASK demodulation circuit according to a first embodiment of the present invention calculates an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate and an absolute value of the digitally converted ASK modulated signal. An absolute value circuit for outputting, a limiter circuit for limiting the output of the absolute value circuit with a specified value and outputting the same, an integrator for integrating the output of the limiter circuit, and a preset threshold value. A comparator that compares the result of integration with the integrator and outputs a result of demodulation of the ASK modulation signal based on the result of comparison, whereby the circuit scale of the ASK demodulation circuit can be reduced.
[0027]
Further, the ASK demodulation circuit according to the second embodiment of the present invention includes an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate and an absolute value of the digitally converted ASK modulated signal. An absolute value circuit for taking and outputting, a limiter circuit for limiting the output of the absolute value circuit by a specified value and outputting the output, an integrator for integrating the output of the limiter circuit, and a change in the integration result. And a comparator for comparing the amount of change from the differentiator with a preset threshold value and outputting a demodulation result of the ASK modulation signal based on the comparison result. As a result, the circuit scale of the ASK demodulation circuit can be reduced, and a stable demodulation result can be obtained even in a transmission environment where the ASK modulation signal fluctuates instantaneously.
[0028]
The ASK demodulation circuit according to the third embodiment of the present invention includes an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate, and an ASK demodulating circuit for converting the absolute value of the digitally converted ASK modulated signal. An absolute value circuit for taking and outputting, an adder circuit for calculating the sum of one cycle of the carrier wave with respect to the output of the absolute value circuit, and a limiter circuit for limiting the sum from the adder circuit with a prescribed value. A comparator for comparing a predetermined threshold value with an addition result subjected to amplitude limitation, and outputting a demodulation result of the ASK modulation signal based on the comparison result, whereby the circuit of the ASK demodulation circuit is provided. The demodulation can be reduced, and a stable demodulation result can be obtained even in a transmission environment in which a phase difference greatly affects the demodulation result.
[0029]
An ASK demodulation circuit according to a fourth embodiment of the present invention includes an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate, and an ASK demodulator for converting the absolute value of the digitally converted ASK modulated signal. An absolute value circuit for taking and outputting, an adder circuit for calculating the sum of one cycle of the carrier wave with respect to the output of the absolute value circuit, and a limiter circuit for limiting the sum from the adder circuit with a prescribed value. , An integrator that performs integration on the addition result subjected to the limiter restriction, a differentiator that calculates a change amount of the integration result, and a preset threshold value and a change amount from the differentiator. And a comparator for outputting a demodulation result of the ASK modulation signal based on the ASK demodulation circuit, whereby the circuit scale of the ASK demodulation circuit can be reduced, and the ASK modulation signal fluctuates instantaneously, and the phase fluctuation difference is reduced. Even in a transmission environment that greatly affects the tone result, it is possible to obtain a stable demodulation result.
[0030]
Hereinafter, the ASK demodulation circuit according to each embodiment of the present invention will be described. Note that the ASK demodulation circuit according to each embodiment of the present invention is provided in a receiver compatible with the ASK system and demodulates a baseband modulated wave, as in the related art. Further, it is desirable that the ASK demodulation circuit according to each embodiment of the present invention be used in a communication environment in which the propagation characteristics are stable and the range of the reception level of the ASK modulated signal is known in advance.
[0031]
First, the configuration of an ASK demodulation circuit (hereinafter, a first demodulation circuit) according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a configuration block diagram of a first demodulation circuit, and FIG. 2 is a configuration block diagram of an
[0032]
The first demodulation circuit performs amplitude limitation on the ASK modulation signal (hereinafter, “modulation signal”) digitally converted by the limiter circuit 13 to compensate for amplitude fluctuation of the modulation signal, and the
The first demodulation circuit includes an A / D converter 11, an absolute value circuit 12, a limiter circuit 13, an
[0033]
Next, the configuration of each unit of the first demodulation circuit will be described.
The A / D converter 11 converts the ASK modulated signal of the analog signal received by the receiver into a digital signal, and outputs the digital signal to the absolute value circuit 12. The A / D converter 11 performs digital conversion on the modulated signal at a specified sample rate. Here, it is assumed that the A / D converter 11 performs digital conversion processing at a sample rate of N times (N is an integer greater than 2) the period of the carrier wave.
[0034]
The absolute value circuit 12 acquires the absolute value of the digitally converted modulated signal output from the A / D converter 11. In other words, when the absolute value of the modulation signal is obtained in the absolute value circuit 12, all the amplitude values of the modulation signal are converted into positive values. The absolute value circuit 12 outputs the absolute value of the modulation signal to the limiter circuit 13.
[0035]
The limiter circuit 13 restricts the amplitude of the absolute value of the modulation signal output from the absolute value circuit 12. An amplitude limit value is set in advance in the limiter circuit 13, and when the amplitude value of the modulation signal is larger than the limit value, the amplitude limit is performed so that the amplitude value becomes the limit value. The limiter circuit 13 outputs the amplitude-limited modulated signal to the
The amplitude limit value set by the limiter circuit 13 is an amplitude value when the data in the modulated signal is “1” and the amplitude of the carrier is the smallest due to the transmission environment of the transmission path length. By setting such a value, the limiter circuit 13 can reliably perform amplitude fluctuation compensation on the modulated signal.
[0036]
The
[0037]
The
[0038]
In the first demodulation circuit, since the
Therefore, when the integral value exceeds the threshold value, the integral value will not be smaller than the threshold value thereafter, and the
[0039]
For this reason, the
[0040]
In addition, since the integration operation and the leak processing in the
[0041]
The
[0042]
Next, a demodulation operation in the first demodulation circuit will be described with reference to FIGS.
The analog modulated signal received by the receiver is first input to the A / D converter 11 in the first demodulation circuit. In the A / D converter 11, the modulated signal is digital-converted at a specified sample rate and output to the absolute value circuit 12.
That is, since the A / D converter 11 performs digital conversion of the modulation signal at each sample timing, each unit of the first demodulation circuit thereafter performs a process related to demodulation of a modulation signal described below in units of sample timing. .
[0043]
The absolute value of the digitally converted modulated signal is taken by an absolute value circuit 12, and the amplitude value of the modulated signal is all converted to a positive value. The absolute value of the modulation signal is output to a limiter circuit.
[0044]
The limiter circuit 13 compares the amplitude value of the input modulation signal with a preset amplitude limit value, and when the amplitude value is larger than the amplitude limit value, sets the amplitude value to the amplitude limit value. To limit the amplitude.
As described above, the amplitude limit value set by the limiter circuit 13 is an amplitude value when the data in the modulated signal is “1” and the amplitude of the carrier becomes the smallest due to the transmission environment of the transmission path length. Therefore, the limiter circuit 13 can limit the amplitude of the modulated signal without omission, and can compensate for the amplitude fluctuation.
[0045]
The modulated signal subjected to the amplitude control is input to the
[0046]
The above-described operation processing in the
[0047]
Further, in the
[0048]
The integrated value output from the
[0049]
The first demodulation circuit uses a limiter circuit 13 for limiting the amplitude of the modulated signal after digital conversion, instead of the conventional AGC circuit, as a device for compensating for the amplitude variation of the modulated signal.
A conventionally used AGC circuit monitors the amplitude value of an input modulation signal, and performs control to vary the gain of an internal amplifier according to the monitoring result so that the amplitude value becomes constant.
[0050]
For this reason, when processing is performed on an analog modulation signal, an analog amplifier, a control device for the gain of the amplifier, and the like are required as constituent elements, and the circuit scale of the entire demodulation circuit is large. Further, when processing is performed on a digital modulation signal, it is necessary to configure an AGC circuit with a large number of digital multipliers and the like in order to realize the above function, and the number of arithmetic processing in the AGC circuit has increased.
[0051]
The limiter circuit used in the first demodulation circuit performs a simple control to limit the amplitude of the digitally converted modulated signal to an amplitude limit value when the amplitude value is larger than the amplitude limit value. It compensates for the fluctuations, and the components need only be comparators corresponding to digital signals. Therefore, the circuit scale is smaller than that of the AGC circuit, the circuit scale of the entire demodulation circuit can be reduced, and the compensation for amplitude fluctuation can be realized by simple control.
[0052]
Next, an ASK demodulation circuit (hereinafter, a second demodulation circuit) according to a second embodiment of the present invention will be described with reference to FIGS. 3 and 4, focusing on differences from the first demodulation circuit. I do. FIG. 3 is a configuration block diagram of the second demodulation circuit, and FIG. 4 is a configuration block diagram of the
The second demodulation circuit differs from the configuration of the first demodulation circuit in that an integrator 14 'and a
[0053]
In FIG. 3, a
The
[0054]
The delay element array 161 sequentially stores the integration result of the amplitude value of the modulation signal input from the integrator 14 'at each sample timing in the delay units 161-1 to 161-M. Then, the integration result stored in the delay unit 161-M is output to the subtractor 162 at the next sample timing.
[0055]
The subtractor 162 subtracts the integration result output from the
That is, the subtractor 162 subtracts the integral value immediately after output from the integrator 14 'from the integral value before the sample timing × M, and calculates the amount of change in the integral value for each sample timing. The calculated change amount is output to the
[0056]
The configuration of the integrator 14 'is the same as the configuration of the
[0057]
In the second demodulation circuit, the
However, if the integral value overflows twice or more in the
[0058]
This phenomenon will be described with an example. In the following description, it is assumed that the integrator 14 'performs a 4-bit integration operation to calculate an integrated value.
When the integrator 14 'outputs 0010 (decimal 2) as the integrated value before the change in the differentiation cycle and 0110 (6) as the integrated value after the change, the
[0059]
In the next differentiation cycle, if an overflow occurs once for the integrated value after the change and the apparent integrated value becomes 0010, this integrated value actually indicates 16 + 2 = 18. In this case, the
[0060]
However, the integrated value from the integrator 14 'does not include information on the number of times of overflow. Therefore, even if the
Also, even if an overflow occurs once, if the integrated value after the apparent change is larger than the integrated value before the change (for example, if 0100 is calculated as the integrated value after the apparent change), The
[0061]
For this reason, the arithmetic control unit 143 performs sign extension processing to increase the number of digits of the cumulative addition result in accordance with the number of delay units used in the
[0062]
The functions of the adder 141 and the delay unit 142 in the integrator 14 'are the same as those of the
[0063]
Next, a demodulation operation in the second demodulation circuit will be described with reference to FIG. 3, FIG. 4, and FIG. FIG. 8 is a graph showing a change in the integral value in the second demodulation circuit.
The analog modulated signal received by the receiver is first input to the A / D converter 11 in the second demodulation circuit. In the second demodulation circuit, the operations of the A / D converter 11, the absolute value circuit 12, and the limiter circuit 13 are the same as those of the first demodulation circuit, and thus the description is omitted.
[0064]
The amplitude-limited modulated signal output from the limiter circuit 13 is cumulatively added in the integrator 14 ', and the result of the cumulative addition is output to the
In addition, in the
Note that the number of digits that the arithmetic control unit 143 increases by the sign extension process is determined in advance based on the amplitude limit value in the limiter circuit 13 and the number M of the delay units 161-1 to 161-M in the
[0065]
The integration value output from the
The integrated value input to the delay unit 161-1 is stored during the sample timing. Then, at the next sample timing, the newly output integration result is stored in the delay unit 161-1, and the integration value stored in the delay unit 161-1 is shifted to the next-stage delay unit 161-2. You.
That is, in the delay element array 161, the integrated value input at each sample timing is stored in the delay unit 161-1, and the integrated value stored in the delay units 161-1 to 161- (M-1) accordingly. Are shifted and output to the delay units 161-2 to 161-M at the next stage.
[0066]
Then, the integrated value stored in the delay unit 161-M is output to the subtractor 162 at the next sample timing. The integrated value output from the
[0067]
The result of the differentiation in the
The threshold value of the differential value in the
[0068]
Here, a specific example of the integration operation and the differentiation operation in the second demodulation circuit will be described with reference to FIG. The graph shown in FIG. 8 illustrates an example of a change in the integrated value output from the
In the graph of FIG. 8, the second demodulation circuit always sets the integrated value of noise per sample timing to 2 and the amplitude of the modulated signal per sample timing when the data of the modulated signal is "1". It is assumed that 6 is obtained as an integral value.
[0069]
In the graph of FIG. 8, if the data of the modulation signal is “0” in the period where the sample timing is 0 to 8T, the integrated value increases by the integrated value of noise. Therefore, the integral value at 8T is (integral value of noise per unit time) × (period when data is “0”) = 2 × 8 = 16.
[0070]
If the data of the modulation signal is “1” during the period of the sample timing of 8 to 16T, the integrated value increases by the integrated value of the amplitude value and the noise. Therefore, the integral value at 16T is (integral value from 0 to 8T) + (integral value of noise and amplitude value per unit time) × (period when data is “1”) = 16+ (2 + 6) × (16− 8) = 80.
[0071]
Further, if the data of the modulation signal is “1” during the period of the sample timing of 16 to 24T, the integrated value increases by the integrated value of the noise. Therefore, the integral value at 24T is (integral value from 0 to 16T) + (integral value of noise per unit time) × (period when data is “0”) = 80 + 2 × (24−16) = 80. .
[0072]
Here, it is assumed that the number of delay units of the
Similarly, the differential value at 15T is (integral value at 15T) − (integral value at 11T) = (16 + 8 × 7) − (16 + 8 × 3) = 72−40 = 32.
[0073]
The differential value calculated by the
In order for the second demodulation circuit to output an accurate demodulation result, it is necessary to set the threshold value of the differential value to an appropriate value so that the demodulation result can be output when the data of the modulation signal is "1". . Here, the optimal range of the threshold will be considered.
[0074]
First, during the period when the data of the modulation signal is "0", the integral value increases only by the integral value of noise per unit time. Therefore, considering the number of delay units in the
In addition, during the period in which the data of the modulation signal is “1”, the integrated value increases by the integrated value of the noise and the amplitude value per unit time. The differential value is (2 + 6) × 4 = 32, and this value is the upper limit of the threshold.
Therefore, the threshold value of the differential value to be set in the
[0075]
In the second demodulation circuit, the range of the threshold value of the differential value to be set in the
[0076]
While the first demodulation circuit outputs a demodulation result based on the integral value of the modulation signal, the second demodulation circuit performs demodulation determination using the amount of change in the integral value of the modulation signal as a differential value. It is a specification. According to such a specification, even when the modulation signal is integrated with noise mixed in, or when the integration start timing is shifted in the integrator 14 ', the amount of change in the amplitude value of the modulation signal due to the integration value is monitored. Thus, a signal to be demodulated can be accurately detected, and an accurate demodulation result can be obtained.
[0077]
In particular, when the dynamic range of the A / D converter is small because the number of bits of the A / D converter is small or the level of noise included in the signal is large, a sufficient S / N ratio cannot be secured and demodulation is performed correctly. In some cases, if the differential value is calculated for the integration result of the modulation signal using the
The second demodulation circuit is preferably used for a demodulation circuit in which a power supply fluctuates instantaneously, such as a communication method such as time division duplex (TDD).
[0078]
Furthermore, for the DC offset voltage generated in the demodulation circuit, the noise associated with the DC offset voltage is removed by using the differential value of the integration of the modulation signal for demodulation determination, so that an accurate demodulation result can be obtained. Thus, a circuit for determining a threshold value corresponding to the DC offset voltage in the comparator is not required, and the circuit scale of the demodulation circuit can be reduced.
[0079]
Next, an ASK demodulation circuit (hereinafter, a third demodulation circuit) according to a third embodiment of the present invention will be described with reference to FIGS. 5 and 6, focusing on differences from the first demodulation circuit. I do. FIG. 5 is a configuration block diagram of a third demodulation circuit, and FIG. 6 is a configuration block diagram of an
The third demodulation circuit differs from the first demodulation circuit in that an
[0080]
In FIG. 5, the
The
The delay time of each delay unit is the same as the sampling timing of the modulation signal in the A / D converter 11.
[0081]
The delay element array 161 sequentially shifts the absolute value of the modulation signal input from the absolute value circuit 12 to the right in the delay units 171-1 to 171-N and stores the absolute value. Further, each of the delay units 171-1 to 171-N outputs the stored absolute value to the
The delay units 171-1 to 171-N of the
[0082]
The
[0083]
The sum of the carrier periods of the absolute value of the modulation signal output from the
[0084]
The sum of the carrier period of the modulated signal whose amplitude is limited by the limit value is output to the
[0085]
In general, when the amplitude is limited for a signal, the waveform is distorted, and the phase of the demodulated data fluctuates. In particular, when a low amplitude value is set as the amplitude limit value and the amplitude value is frequently limited, the waveform distortion and the phase fluctuation become remarkable.
For this reason, the limiter circuit 13 in the third demodulation circuit limits the amplitude for each period of the carrier wave based on the amplitude value set in advance under the above conditions, and the amount of phase fluctuation is smaller than when the sampling is performed at each sample timing. Can be reduced.
In order to obtain a demodulation result in response to this, the limiter circuit 13 limits the amplitude of the sum of the absolute value of the modulated signal in the period of the carrier wave, which is obtained in the adding
Therefore, the third demodulation circuit can obtain an accurate demodulation result even in a transmission environment in which a phase change greatly affects the demodulation result.
[0086]
Next, an ASK demodulation circuit (hereinafter, referred to as a fourth demodulation circuit) according to a fourth embodiment of the present invention will be described with reference to FIG. 7, focusing on differences from the third demodulation circuit. FIG. 7 is a configuration block diagram of the fourth demodulation circuit. Parts having the same configuration as the third demodulation circuit will be described with the same reference numerals.
The fourth demodulation circuit differs from the third demodulation circuit in that an
[0087]
In FIG. 7, the configurations of the
[0088]
The
[0089]
The fourth demodulation circuit integrates the result of limiting the amplitude of the sum of absolute values of the modulated signal output from the limiter circuit 13 for each cycle of the carrier wave, differentiates the obtained integrated value, and obtains the obtained differential. The value is used for demodulation determination.
As a result, noise that appears instantaneously in sample timing units can be suppressed by differentiation, so that demodulation errors due to the noise can be reduced. Further, since an accurate demodulation result can be obtained irrespective of the dynamic range of the A / D converter 11, the accuracy of the demodulation result can be further improved as compared with the third demodulation circuit.
[0090]
As described above, according to the ASK demodulation circuit according to the first embodiment of the present invention, the limiter circuit 13 is used as a device for compensating the amplitude variation of the ASK modulation signal, and the digitally converted modulation signal is When the amplitude value is larger than the amplitude limit value set in the limiter circuit 13 in advance, by performing the amplitude limit so as to become the amplitude limit value, compared with the case of using the conventional AGC circuit, There is an effect that the circuit scale of the entire demodulation circuit can be reduced.
[0091]
Further, according to the ASK demodulation circuit according to the second embodiment of the present invention, the amount of change in the integral value of the ASK modulation signal is obtained as a differential value using the
[0092]
Further, according to the ASK demodulation circuit according to the third embodiment of the present invention, the sum of the absolute value of the modulated signal after the digital conversion is obtained for the period of the carrier using the
[0093]
Further, according to the ASK demodulation circuit according to the fourth embodiment of the present invention, integration is performed on the amplitude limit result of the sum of absolute values of the modulation signals output from the limiter circuit 13, and further on the integration result. And the demodulation judgment is made based on the result of the differentiation, the size of the entire demodulation circuit can be reduced, the ASK modulation signal fluctuates instantaneously, and the phase fluctuation difference greatly affects the demodulation result. In such a transmission environment, an accurate demodulation result can be obtained, and a stable demodulation result can be obtained.
[0094]
【The invention's effect】
According to the present invention, in an ASK demodulation circuit, an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate, and an absolute value of an amplitude value of the digitally converted ASK modulated signal are output. An absolute value circuit, a limiter circuit for performing an amplitude limit so that the amplitude value of the ASK modulation signal output from the absolute value circuit becomes smaller than a preset amplitude limit value, and an amplitude limiter output from the limiter circuit The amplitude value of the ASK-modulated signal is integrated by accumulating and adding the amplitude value of the signal at each sample timing to output an integration result, and an integrator for resetting the accumulation addition result in a specific cycle. By comparing with a preset threshold value and outputting a signal of a specified voltage value when the integration result is larger than the threshold value, the demodulation result of the ASK modulation signal is output. Since the ASK demodulation circuit and a comparator which has the effect of the circuit scale can be reduced in the ASK demodulator.
[0095]
Further, according to the present invention, in the ASK demodulation circuit, an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate and an absolute value of an amplitude value of the digitally converted ASK modulated signal are obtained. An absolute value circuit for outputting, an limiter circuit for performing amplitude limitation so that an amplitude value of the ASK modulation signal outputted from the absolute value circuit becomes smaller than a preset amplitude limit value, and an amplitude outputted from the limiter circuit The ASK-modulated signal, which is limited by the above, is integrated by accumulatively adding the amplitude value of the signal at each sample timing, and outputting an integration result. A differentiator that outputs as a result, compares the differentiation result with a preset threshold, and outputs a signal having a specified voltage value when the differentiation result is larger than the threshold. The ASK demodulation circuit is provided with a comparator that outputs a demodulation result of the ASK modulation signal by inputting the power. Therefore, the circuit scale of the ASK demodulation circuit can be reduced, and even in a transmission environment where the ASK modulation signal fluctuates instantaneously. There is an effect that a stable demodulation result can be obtained.
[0096]
Further, according to the present invention, in the ASK demodulation circuit, an A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate and an absolute value of an amplitude value of the digitally converted ASK modulated signal are obtained. An absolute value circuit for outputting, an adder circuit for calculating and outputting a sum of one cycle of the carrier wave for each cycle of the carrier wave for the amplitude value of the ASK modulated signal output from the absolute value circuit, and an amplitude value output from the adder circuit And a limiter circuit that performs amplitude limiting so that the sum of the amplitudes is smaller than a preset amplitude limit value, and compares the sum output from the limiter circuit with a preset threshold. Since the ASK demodulation circuit includes a comparator that outputs a signal having a specified voltage value and outputs a result of demodulation of the ASK modulation signal, the ASK demodulation circuit has It is possible to reduce the size, even in a transmission environment where variation difference of the phase greatly affects the demodulation result, there is an effect that it is possible to obtain a stable demodulation result.
[Brief description of the drawings]
FIG. 1 is a configuration block diagram of an ASK demodulation circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of an
FIG. 3 is a configuration block diagram of an ASK demodulation circuit according to a second embodiment of the present invention.
FIG. 4 is a configuration block diagram of a
FIG. 5 is a configuration block diagram of an ASK demodulation circuit according to a third embodiment of the present invention.
FIG. 6 is a block diagram illustrating a configuration of an
FIG. 7 is a configuration block diagram of an ASK demodulation circuit according to a fourth embodiment of the present invention.
FIG. 8 is a graph showing a change in an integrated value in an ASK demodulation circuit according to a second embodiment of the present invention.
FIG. 9 is a block diagram showing a configuration of a conventional first general ASK demodulation circuit.
FIG. 10 is a block diagram showing a configuration of a conventional general second ASK demodulation circuit.
[Explanation of symbols]
11, 22 ... A / D converter, 12, 28 ... absolute value circuit, 13 ... limiter circuit, 14, 14 ', 29 ... integrator, 15, 27 ... comparator, 16 ... differentiator, 17 ... addition circuit, 23 local oscillator, 24 phase shifter, 25 quadrature demodulator, 26 envelope detection circuit
Claims (3)
ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、
前記絶対値回路から出力されたＡＳＫ変調信号の振幅値が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、
前記リミッタ回路から出力された振幅の制限されたＡＳＫ変調信号に対し、当該信号の振幅値をサンプルタイミング毎に累積加算して積分を行い、積分結果を出力すると共に、特定の周期で累積加算結果をリセットする積分器と、
前記積分結果と予め設定された閾値とを比較し、前記積分結果が前記閾値より大きい場合に規定の電圧値の信号を出力することで前記ＡＳＫ変調信号の復調結果を出力する比較器とを備えたことを特徴とするＡＳＫ復調回路。An A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate;
An absolute value circuit for taking and outputting the absolute value of the amplitude value of the digitally converted ASK modulation signal;
A limiter circuit that performs amplitude limiting so that the amplitude value of the ASK modulation signal output from the absolute value circuit is smaller than a preset amplitude limiting value, and outputs the result.
The amplitude value of the ASK modulated signal output from the limiter circuit is limited and cumulatively added at each sample timing to perform integration, and the integration result is output. An integrator that resets
A comparator for comparing the integration result with a preset threshold value and outputting a signal of a prescribed voltage value when the integration result is larger than the threshold value, thereby outputting a demodulation result of the ASK modulation signal. ASK demodulation circuit characterized in that:
ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、
前記絶対値回路から出力されたＡＳＫ変調信号の振幅値が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、
前記リミッタ回路から出力された振幅の制限されたＡＳＫ変調信号に対し、当該信号の振幅値をサンプルタイミング毎に累積加算して積分を行い、積分結果を出力する積分器と、
前記積分結果の変化量をサンプルタイミング毎に求め、微分結果として出力する微分器と、
前記微分結果と予め設定された閾値とを比較し、前記微分結果が前記閾値より大きい場合に規定の電圧値の信号を出力することで前記ＡＳＫ変調信号の復調結果を出力する比較器とを備えたことを特徴とするＡＳＫ復調回路。An A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate;
An absolute value circuit for taking and outputting the absolute value of the amplitude value of the digitally converted ASK modulation signal;
A limiter circuit that performs amplitude limiting so that the amplitude value of the ASK modulation signal output from the absolute value circuit is smaller than a preset amplitude limiting value, and outputs the result.
An integrator that accumulates and adds the amplitude value of the ASK modulated signal output from the limiter circuit and whose amplitude is limited at each sample timing, and outputs an integration result;
A differentiator that obtains a change amount of the integration result for each sample timing and outputs the result as a differentiation result;
Comparing the differential result with a preset threshold value, and outputting a signal of a prescribed voltage value when the differential result is larger than the threshold value, thereby outputting a demodulation result of the ASK modulation signal. ASK demodulation circuit characterized in that:
ディジタル変換されたＡＳＫ変調信号の振幅値の絶対値を取って出力する絶対値回路と、
前記絶対値回路から出力されたＡＳＫ変調信号の振幅値について、搬送波の周期毎に搬送波の一周期分の総和を求め出力する加算回路と、
前記加算回路から出力された振幅値の総和が予め設定された振幅制限値より小さくなるよう振幅制限を行って出力するリミッタ回路と、
前記リミッタ回路から出力された総和と予め設定された閾値とを比較し、前記総和が前記閾値より大きい場合に規定の電圧値の信号を出力することで前記ＡＳＫ変調信号の復調結果を出力する比較器とを備えたことを特徴とするＡＳＫ復調回路。An A / D converter for converting an analog ASK modulated signal into a digital signal at a specific sample rate;
An absolute value circuit for taking and outputting the absolute value of the amplitude value of the digitally converted ASK modulation signal;
An adder circuit for calculating and outputting the sum of one period of the carrier wave for each period of the carrier wave for the amplitude value of the ASK modulation signal output from the absolute value circuit;
A limiter circuit that performs amplitude limiting so that the sum of the amplitude values output from the adding circuit is smaller than a preset amplitude limiting value, and outputs the result.
Comparing the sum output from the limiter circuit with a preset threshold, and outputting a signal of a prescribed voltage value when the sum is greater than the threshold, thereby outputting a demodulation result of the ASK modulation signal. An ASK demodulation circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133892A JP2004343166A (en) | 2003-05-13 | 2003-05-13 | Ask demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133892A JP2004343166A (en) | 2003-05-13 | 2003-05-13 | Ask demodulation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004343166A true JP2004343166A (en) | 2004-12-02 |
Family
ID=33524584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133892A Withdrawn JP2004343166A (en) | 2003-05-13 | 2003-05-13 | Ask demodulation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004343166A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258763A (en) * | 2005-03-18 | 2006-09-28 | Toshiba Corp | Reflection measuring circuit, and transmission protecting device using reflection measuring circuit |
| JP2007235209A (en) * | 2006-02-27 | 2007-09-13 | Toshiba Tec Corp | Quadrature modulator and interrogator |
| JP2014217041A (en) * | 2013-04-24 | 2014-11-17 | アナログ デバイシズ テクノロジーＡｎａｌｏｇ Ｄｅｖｉｃｅｓ Ｔｅｃｈｎｏｌｏｇｙ | Method of and apparatus for demodulating amplitude modulated signal |
| CN117792840A (en) * | 2024-02-07 | 2024-03-29 | 深圳牧野微电子技术有限公司 | DC offset measurement circuit and method thereof, power measurement circuit and radio frequency transceiver |
-
2003
- 2003-05-13 JP JP2003133892A patent/JP2004343166A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258763A (en) * | 2005-03-18 | 2006-09-28 | Toshiba Corp | Reflection measuring circuit, and transmission protecting device using reflection measuring circuit |
| JP2007235209A (en) * | 2006-02-27 | 2007-09-13 | Toshiba Tec Corp | Quadrature modulator and interrogator |
| JP4676358B2 (en) * | 2006-02-27 | 2011-04-27 | 東芝テック株式会社 | Quadrature demodulator and interrogator |
| JP2014217041A (en) * | 2013-04-24 | 2014-11-17 | アナログ デバイシズ テクノロジーＡｎａｌｏｇ Ｄｅｖｉｃｅｓ Ｔｅｃｈｎｏｌｏｇｙ | Method of and apparatus for demodulating amplitude modulated signal |
| CN117792840A (en) * | 2024-02-07 | 2024-03-29 | 深圳牧野微电子技术有限公司 | DC offset measurement circuit and method thereof, power measurement circuit and radio frequency transceiver |
| CN117792840B (en) * | 2024-02-07 | 2024-05-28 | 深圳牧野微电子技术有限公司 | DC offset measurement circuit and method thereof, power measurement circuit and radio frequency transceiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| US5212814A (en) | Automatic output power controller | |
| CN101005480B (en) | Demodulation circuit and demodulation method | |
| EP0482927B1 (en) | Digital radio receiver | |
| JPH11331300A (en) | Demodulator | |
| EP0548982B1 (en) | Frequency conversion circuit | |
| CA2338922C (en) | Method and apparatus for reproducing timing, and a demodulating apparatus that uses the method and apparatus for reproducing timing | |
| EP2249534A1 (en) | Phase synchronization device and phase synchronization method | |
| EP0858197A2 (en) | AFC circuit of digital demodulation device | |
| JP3185872B2 (en) | Automatic gain control circuit | |
| JP2837982B2 (en) | Delay detection demodulator | |
| JP2004343166A (en) | Ask demodulation circuit | |
| EP0924908A2 (en) | Frequency control in PSK receivers | |
| EP1220504B1 (en) | FSK demodulation | |
| EP0517533A2 (en) | Integrate and dump phase demodulator | |
| JP2885052B2 (en) | Automatic frequency control device | |
| JP3342967B2 (en) | OFDM synchronous demodulation circuit | |
| JP3006382B2 (en) | Frequency offset correction device | |
| JP4292667B2 (en) | Receiving apparatus and method thereof | |
| JP2841935B2 (en) | Phase demodulator | |
| CN117061293B (en) | GFSK modulation predistortion compensation circuit and method | |
| JP2000049877A (en) | Clock timing reproducing circuit | |
| JPH1098500A (en) | Automatic frequency control method and its circuit | |
| KR20060015306A (en) | Phase tracking for received signals using adaptive interpolation | |
| JPH0998198A (en) | Digital signal demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060821 |