【０００１】
【発明の属する技術分野】
本発明は、高周波信号を増幅する高周波増幅器に関する。
【０００２】
【従来の技術】
一般に、高周波回路においては素子及び各回路間を接続する整合回路の構成が信号を損失なく伝送するために必要となる。例えば高周波増幅器等では能動素子の入出力部に能動素子の能力を十分に引き出す整合状態の回路が信号を効率的に伝送するために構成される。
【０００３】
従来の低雑音増幅器としては、入力側に設けられた第１の可変周波数帯域整合手段と、入力マイクロ波信号を増幅する電界効果トランジスタと、出力側に設けられた第２の可変周波数帯域整合手段とを備えた低雑音増幅器において、上記電界効果トランジスタのソース電極と接地との間に直列に接続したマイクロストリップ線路及び可変容量と、それらと並列に接続したＲＦチョークコイルとを有する第３の可変周波数帯域整合手段を備えた構成を有するものが提案されている（例えば、特許文献１参照）。
【０００４】
また、低雑音増幅器の特性を向上する手段として、能動素子の接地状態を適切に設定する手段が挙げられ、例えば高出力回路では能動素子の接地状態を限りなく理想的にする方法が効率面からみて有効であり、その一方で低雑音増幅器では、トランジスタの接地部に適切なインダクタンスを挿入することで最重要特性である雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ） の改善が可能となることが提案されている（例えば、非特許文献１参照）。
【０００５】
【特許文献１】
特開平５−７５３５７号公報（第２頁，第３頁、第１図）
【非特許文献１】
電子情報通信学会誌Ｖｏｌ．８４ Ｎｏ．１１ ２００１ 年１１月号（ｐ７９６ 〜８０２）
【０００６】
【発明が解決しようとする課題】
しかしながら、一般的に高周波増幅器特に低雑音増幅器に使用する高周波増幅器では、ソースインダクタンス部分は特性が最良となる様な最適設計をシミュレーション等で予め行った後に、半導体素子のパターン設計を行うようにしている。すなわち、設計初期段階での最適なソースインダクタンス値はシミュレートによる検証しかできないためシミュレートに使用するパラメータの要素が不十分であったり、不正確であったりした場合には、試作後の製品で所望の特性が得られず、再度回路の試作を行うことにより、莫大な時間、費用及び労力を費やす必要があるという未解決の課題があった。
特に、従来では、半導体素子形成後に半導体の動作に関わる電極を精度良く、容易に構成することが困難であった。すなわち、従来の半導体形成後における電極形成手段としては蒸着などが手法として考えられるが、この手法では多大かつ高価な専用機器が必要となり、また、半導体を実回路が搭載される製品に実装した後の電極形成が困難であるという未解決の課題がある。
【０００７】
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、接地インダクタンスを高精度で容易に調整することができる半導体素子を有する高周波増幅器を提供することを目的としている。
【０００８】
【課題を解決するための手段】
第１の技術手段は、半導体ベアチップ上に、電界効果トランジスタのゲート部に接続された高周波信号が入力される信号入力側電極と、前記電界効果トランジスタのドレイン部に接続された増幅した高周波信号を出力する信号出力側電極と、前記電界効果トランジスタのソース部に接続された接地用電極とを形成した高周波増幅器において、前記接地用電極と接地パターンとの間に、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後焼成した導電体で構成されるインダクタンス調整部を形成したことを特徴としている。
【０００９】
この第１の技術手段は、高周波増幅器の接地用電極と接地パターンとの間を、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後焼成してインダクタンス成分を調整する導電体を構成するので、導電体の幅を高精度に形成することができ、インダクタンス成分を正確に調整して雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ）を改善することができると共に、印刷制御装置で所望の印刷パターンを形成し、この印刷パターンをインクジェット印刷装置に出力制御するだけで、導電性ペーストを所望幅に塗布することが可能となり、導電ペーストをスクリーン印刷する場合のように印刷版を用意する必要がなく、導電体を容易にかつ精度良く形成することができる。
【００１０】
また、第２の技術手段は、第１の技術手段において、前記接地用電極は、方形に形成され、前記接地パターンは、前記接地用電極の左右両外側に夫々平行に左右対称に形成された左右パターン部を有し、前記接地用電極及び左右パターン部間を導通させるように所要数の前記導電体を所定幅で左右対称的に配設したことを特徴としている。
【００１１】
この第２の技術手段では、接地用電極とこれに対向する接地パターンの左右パターン部との間に必要なインダクタンス成分に応じた所要数の導電体を所定幅で対称的に配設するので、インダクタンス成分の左右バランスが崩れることなく、正確なインダクタンス成分の調整を行うことができる。
さらにまた、第３の技術手段は、第１又は第２の技術手段において、前記インダクタンス調整部は、少なくとも前記接地用電極及び接地パターンの何れか一方に他方側に突出して形成された複数のインダクタンス形成突出部を有し、該インダクタンス形成突出部のうちの所要数とこれに対向する他方との間に、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後焼成した導電体を形成するように構成されていることを特徴としている。
【００１２】
この第３の技術手段では、予め接地用電極及び接地パターンの何れか一方に、複数のインダクタンス形成突出部を形成しておき、必要なインダクタンス成分に応じて選択した所要数のインダクタンス形成突出部と他方との間に導電性ペーストをインクジェット印刷装置で所望幅に塗布した後焼成して導電体を形成するので、導電体の長さを短くすることができ、導電性ペーストの使用量を少なくすると共に、インクジェット印刷装置による導電性ペーストの塗布時間を短縮することができる。
【００１３】
なおさらに、第４の技術手段は、第１又は第２の技術手段において、前記インダクタンス調整部は、少なくとも前記接地用電極及び接地パターンの何れか一方に他方側に突出して形成されたインダクタンスが異なる複数のインダクタンス形成突出部を有し、該インダクタンス形成突出部のうちの一つとこれに対向する他方との間に、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後焼成した導電体を形成するように構成されていることを特徴としている。
【００１４】
また、第５の技術手段は、第１乃至第４の技術手段の何れかにおいて、前記導電性ペーストは、半導体プロセスにおける最低プロセス温度未満の温度で焼成されることを特徴としている。
この第５の技術手段では、導電性ペーストが半導体プロセスにおける最低プロセス温度未満の温度で焼成されるので、基板に半導体素子を実装した後に、インクジェット印刷装置で導電性ペーストを塗布してから焼成することが可能となり、実装プロセスを変更することなく、導電体を形成することができる。
【００１５】
さらに、第６の技術手段は、第１乃至第５の技術手段の何れかにおいて、前記導電性ペーストは、銀ナノ粒子を有機溶媒によりインクジェット印刷可能な粘度に調整して形成されていることを特徴としている。
この第６の技術手段では、銀ナノ粒子を有機溶媒で粘度を調整して導電性ペーストを形成するので、インクジェット印刷装置で導電性ペーストを容易確実に塗布することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明第一の実施形態を示す高周波増幅器に使用する半導体ベアチップの平面図，図２は図１のＡ−Ａ線上の断面図である。
図中、ＨＡは高周波増幅器に使用される半導体ベアチップを示し、本発明の内容が含まれている。半導体ベアチップＨＡ内には電界効果トランジスタ（以下、ＦＥＴと称す）が構成されており、ベアチップ表面にはＦＥＴのゲート部２，ドレイン部３及びソース部４の引き出し電極が設けられている。
【００１７】
ここで、ゲート電極部２は、一般的にはポリシリコン等で、多層構成となる半導体ベアチップＨＡの最下層部１に所定間隔を保って前後方向に平行に延長する幅狭（例えば０．１８μｍ程度）で櫛歯状に形成されている。このゲート電極部２の上層には同様に櫛歯状のドレイン部３及びソース部４が形成され、トランジスタの機能を実現する。各電極部２，３及び４は半導体ベアチップ最上層まで引き出し部３１により引き出され、外部との接続を確保する電極１２，１３及び１４がゲート部，ドレイン部及びソース部の引き出し電極として形成される。ここで、ソース部引出し電極１４は半導体ベアチップＨＡの表面中央部に方形状に形成され、ゲート部引出し電極１２及びドレイン部引出し電極１３はソース部引出し電極１４を前後に挟む位置に比較的小さな方形状に形成されている。
【００１８】
半導体ベアチップＨＡの表面には前記引出し電極１２，１３，１４の他に接地パターンに接続された接地電極１５Ｒ及び１５Ｌが前記電極１４と左右方向から対向する形で左右対称に構成される。
このように形成された高周波増幅器に使用される半導体ベアチップＨＡにおいて、例えば試作品製造毎又は量産時の製造ロット毎に、電界効果トランジスタの特性のバラツキを測定して、電界効果トランジスタの雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ）を向上させる最適なソースインダクタンスを求め、求めたソースインダクタンスに応じたソース電極１４と接地パターン部１５Ｌ及び１５Ｒとを結ぶ左右対称の導電体の導電体幅及び本数を算出する。
【００１９】
そして、算出した導電体の導電体幅及び本数をもとに、パーソナルコンピュータ等で構成される印刷制御装置で図１に示す導電体の印刷パターンデータを形成し、形成した印刷パターンデータを、導電性ペーストをインクカートリッジに収納し、印字ヘッドを高周波基板１の上面に近接させてＸＹ方向に２次元走査させ、印字ヘッドから吐出された導電性ペーストを高周波増幅器に使用される半導体ベアチップＨＡに対して塗布するインクジェット印刷装置に供給する。
【００２０】
したがって、このインクジェット印刷装置で、図１に示すように、ソース電極１４と接地パターン部１５Ｌ及び１５Ｒとを結ぶ左右対称の導電性ペーストを塗布し、その後所定温度で焼成して導電性ペーストを硬化させて導電体１６Ｌａ〜１６Ｌｃ及び１６Ｒａ〜１６Ｒｃを形成してインダクタンス調整部１７を構成する。ここで、インクジェット印刷装置で形成する導電体１６Ｌａ〜１６Ｌｃ及び１６Ｒａ〜１６Ｒｃの基準位置は、導電体１６Ｌａ及び１６Ｒａの位置であり、ソース部に接続された接地用電極と接地部との間のインダクタンス成分を増加させたい場合は、導電体１６Ｌａ及び１６Ｒａのみを形成し、インダクタンス成分を減少させたい場合は、所定間隔離れて前方側に平行に増加させることにより並列にインダクタンス成分を設ける事でソース部に接続された接地用電極と接地部との間に並列に複数のインダクタンス成分を設ける事でこの間の全体のインダクタンス成分を減少させる。更にインダクタンス成分を減少させたい場合は、１６Ｌｃ及び１６Ｒｃ以降にもさらに等間隔で導電体Ｌｄ〜及びＲｄ〜を追加するか、或いは接続部に導体幅の太いラインを印刷し、上記接地用電極と接地部との間を接続する。
【００２１】
また、導電性ペーストは、分散剤で保護膜を形成して金属ナノ粒子の室温での融着（焼結）を抑制した例えば５ｎｍ程度の銀ナノ粒子を銀粉と有機溶媒としてのバインダー樹脂と一緒に混合してインクジェット印刷装置で印刷可能な粘度にペースト化したもので、半導体プロセスにおける最低プロセス温度（例えば２４０℃）より低い温度（例えば２００℃）で１時間加熱することにより、バインダー樹脂と保護膜間で化学反応が進行し、銀ナノ粒子が裸の状態で表面活性が高くなり、銀ナノ粒子間、銀ナノ粒子−銀粉間で融着、焼結が進行して硬化し、導電体が形成される。
【００２２】
上記構成の等価回路は、図３に示すようになり、電界効果トランジスタ８のゲート電極Ｇに高周波入力信号ＨＩＳが入力され、電界効果トランジスタ８のドレイン電極Ｄから高周波出力信号ＨＯＳが出力され、ソース電極Ｓが導電体１６Ｌａ〜１６Ｌｃ，１６Ｒａ〜１６Ｒｃで構成される接地部インダクタＬを介して接地される。なお、動作時にはゲート電極及びドレイン電極それぞれに適正な直流電圧が印加される。
【００２３】
このように、上記第１の実施形態によれば、高周波増幅器に使用される半導体ベアチップＨＡを形成する場合に、この電界効果トランジスタのゲート電極２、ドレイン電極３、ソース電極４及び接地パターン５を形成した半導体ベアチップＨＡに、試作品や製造するロットで最適な電界効果トランジスタの性能を最大限に引き出す最適なソースインダクタンスが決定され、このソースインダクタンスに対応して、ソース部引出し電極１４と接地パターン部１５Ｌ及び１５Ｒ間を結ぶ導電体の幅及び本数が設定されたときに、インクジェット印刷装置に接続したパーソナルコンピュータ等の印刷制御装置で導電体の印刷パターンデータを形成し、この印刷パターンデータをインクジェット印刷装置に出力する。
【００２４】
これにより、インクジェット印刷装置の印刷ヘッドで導電性ペーストを半導体ベアチップＨＡのソース部引出し電極１４と接地パターン部１５Ｌ及び１５Ｒ間に、印刷パターンデータに高精度で対応させて塗布する。
この塗布状態では、導電性ペーストはペースト状態を維持するが、インクジェット印刷装置によるパターン印刷が終了してから、半導体ベアチップＨＡを一定の温度（例えば２００℃）で１時間加熱して焼成することにより、導電性ペーストが硬化して導電体１６Ｌａ〜１６Ｌｃ及び１６Ｒａ〜１６Ｒｃが形成される。
【００２５】
このように、ソース部引出し電極１４及び接地パターン１５間を非導通状態で半導体ベアチップＨＡを使用した高周波増幅器を形成し、ロット毎にソースインダクタンスを決定してからインクジェット印刷装置で決定されたソースインダクタンスを満足する導電性ペーストの印刷パターンデータを設定し、設定した印刷パターンデータをインクジェット印刷装置に供給して、半導体ベアチップ１のソース電極部引出し１４と接地パターン部１５Ｌ及び１５Ｒ間に、導電性ペーストを塗布するので、正確なパターン印刷を行うことができると共に、所望のインダクタンス成分となる導電体を正確且つ容易に形成することができる。しかも、インクジェット印刷装置によって塗布した導電性ペーストを焼成する場合に、その焼成温度が半導体プロセスの最低プロセス温度（例えば２４０℃）より低い温度（例えば２００℃）に設定されているので、導電性ペーストの焼成時に半導体ベアチップＨＡに形成された電界効果トランジスタや各種パターンに影響を与えることなく、容易に焼成することができる。
【００２６】
因みに、従来のように半導体形成後に、電極形成の一手段として蒸着等の手法をとる場合には、多大かつ高価な専用機器が必要となり、また、半導体を実回路が搭載される製品に実装した後の電極形成が困難であるが、本実施形態によれば、インクジェット印刷装置を利用して導電性パターンを塗布することにより、極めて容易にソースインダクタンスの調整を行うことができ、試作品を製造する場合にこれを容易に製造することができる。特に、高周波増幅器を使用して低雑音増幅器を構成する場合には、従来ではソースインダクタンス部分は特性が最小となるような最適設計を行った後に、パターン設計を行うようにしている。このため、最適なインダクタンス値はシミュレートのみでしか設定できず、シミュレート時のパラメータが不正確であったり、パラメータの設定が不十分であったりしたこと等に起因して実回路において所望の特性を得ることができなかった場合には再度試作を行う必要があり、この場合の時間的及び金銭的に多大な浪費を発生することになるが、本発明では、ソースインダクタンスの調整を極めて容易に行うことができるので、試行錯誤で最適なソースインダクタンスを設定することも容易に行うことができる。
【００２７】
すなわち、上記第１の実施形態によれば、半導体ベアチップ上でのパターン修正を容易に行えるため、極めて短い期間で製品の特性最適化が可能となり、製品の開発期間及び量産対応期間を圧縮できる。また、試作回数を抑制できるため、試作及び量産時の製造コストの大幅な圧縮が可能となる。
さらに、上述したように製造ロット毎に電界効果トランジスタの特性を最適にするソースインダクタンスを決定するので、製造ロット毎のバラツキによる不良品の発生を確実に防止することができ、製品歩留りを大幅に向上することができる。
【００２８】
次に、本発明の第２の実施形態を図４について説明する。
この第２の実施形態は、予め複数のソース部引出し電極１４と接地パター１５Ｌ及び１５Ｒとの間に、何れか一方に導通する複数のインダクタンス形成突出部を形成しておき、これらのうちの必要な本数をインクジェット印刷装置で塗布した導電性ペーストを焼成して形成した導電体で他方に連結するようにしたものである。
【００２９】
すなわち、第２の実施形態においては、前述した第１の実施形態における図１において、ソース部引出し電極１４と接地パターン１５を構成する接地パターン部１５Ｌ及び１５Ｒとの間隔が倍程度に広げられ、接地パターン部１５Ｌ及び１５Ｒのソース電極１４側の端縁からソース部引出し電極１４側に向かって両者の間隔の半分程度延長する複数例えば３本の所定幅のインダクタンス形成突出部２０Ｌａ〜２０Ｌｃ及び２０Ｒａ〜２０Ｒｃが形成され、これらインダクタンス形成突出部２０Ｌａ〜２０Ｌｃ及び２０Ｒａ〜２０Ｒｃのうち、試作品作成時又は量産時のロット毎に、決定されるソースインダクタンスに基づいて選択された本数とソース部引出し電極１４との間が、インクジェット印刷装置で塗布された導電性ペーストを一定の温度（例えば２００℃）で１時間焼成して形成される導電体２１Ｌ及び２１Ｒで連結されてインダクタンス調整部１７が形成されていることを除いては前述した図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。
【００３０】
この第２の実施形態によれば、接地パターン部１５Ｌ，１５Ｒに予め所定本数のインダクタンス形成突出部２０Ｌａ〜２０Ｌｃ及び２０Ｒａ〜２０Ｒｃが形成され、これらのうちの選択された本数とソース電極１４との間にインクジェット印刷装置で導電性ペーストを塗布してから焼成して導電体２１Ｌ及び２１Ｒを形成するので、前述した第１の実施形態に比較して、導電性ペーストの塗布量を減少させることができると共に、塗布時間も短縮することができ、必要とするソースインダクタンスをより容易に形成することができる。
【００３１】
なお、上記第２の実施形態においては、接地パターン部１５Ｌ及び１５Ｒに複数のインダクタンス形成突出部２０Ｌａ〜２０Ｌｃ及び２０Ｒａ〜２０Ｒｃを形成する場合について説明したが、これに限定されるものではなく、ソース部引出し電極１４側に複数のインダクタンス形成突出部を形成するようにしてもよい。
また、上記第１〜第２の実施形態においては、ソース部引出し電極１４及び接地パターン１５Ｌ，１５Ｒ間に１つの導電体を接続するか又は複数の導電体を並列に接続する場合について説明したが、これに限定されるものではなく、図５に示すように、インダクタンス形成突出部２０Ｌａ〜２０Ｌｃ及び２０Ｒａ〜２０Ｒｃの幅を異ならして、異なるインダクタンスとなるように形成し、これらから目的とするソースインダクタンスに対応する１つのインダクタンス形成突出部２０Ｌｉ（ｉ＝ａ〜ｄ）及び２０Ｒｉを選択し、選択したインダクタンス形成突出部２０Ｌｉ及び２０Ｒｉとソース部引出し電極１４との間にインクジェット印刷装置によってインダクタンス形成突出部２０Ｌｉ及び２０Ｒｉと同じ幅で導電性ペーストを塗布し、その後に一定の温度（例えば２００℃）で焼成して導電性ペーストを硬化させて導電体を２１Ｌ及び２１Ｒを形成してインダクタンス調整部１７を構成するようにしてもよい。この場合には、導電性ペーストを塗布する位置が左右対称な一カ所のみでよいので、より塗布量減少させることができると共に、塗布時間を短縮することができる。
【００３２】
なお、接地用上記各実施形態においては、導電性ペーストとして保護膜で融着（焼結）を抑制した銀ナノ粒子を銀粉とバインダー樹脂と一緒に混合してペースト化したものを適用した場合について説明したが、これに限定されるものではなく、銀系材料の微粒子を有機溶媒によりインクジェット印刷装置での印刷に適した粘度に調整して導電性ペーストを形成するようにしてもよく、要はインクジェット印刷装置で印刷可能な粘度と半導体プロセスの最低プロセス温度未満の温度で硬化可能な導電性ペーストであれば本発明に適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す高周波増幅器の平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】高周波増幅器の等価回路図である。
【図４】本発明の第２の実施形態を示す高周波増幅器の平面図である。
【図５】第２の実施形態の変形例を示す高周波増幅器の平面図である。
【符号の説明】
ＨＡ…高周波増幅器に使用される半導体ベアチップ、２…ゲート電極、３…ドレイン電極、４…ソース電極、１２…引き出しゲート電極、１３…引き出しドレイン電極、１４…引き出しソース電極、１５…接地パターン、１５Ｌ，１５Ｒ…接地パターン部、１６Ｌａ〜１６Ｌｃ，１６Ｒａ〜１６Ｒｃ…導電体、１７…インダクタンス調整部、２０Ｌａ〜２０Ｌｄ，２０Ｒａ〜２０Ｒｄ…インダクタンス形成突出部、２１Ｌ，２１Ｒ…導電体[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency amplifier for amplifying a high-frequency signal.
[0002]
[Prior art]
Generally, in a high-frequency circuit, a configuration of a matching circuit connecting elements and each circuit is necessary to transmit a signal without loss. For example, in a high-frequency amplifier or the like, a circuit in a matching state that sufficiently brings out the capability of the active element to the input / output section of the active element is configured to efficiently transmit a signal.
[0003]
As a conventional low noise amplifier, a first variable frequency band matching means provided on an input side, a field effect transistor for amplifying an input microwave signal, and a second variable frequency band matching means provided on an output side And a third variable resistor having a microstrip line and a variable capacitor connected in series between the source electrode of the field effect transistor and ground, and an RF choke coil connected in parallel with the microstrip line and the variable capacitor. A device having a configuration provided with frequency band matching means has been proposed (for example, see Patent Document 1).
[0004]
Means for improving the characteristics of the low-noise amplifier include means for appropriately setting the grounding state of the active element.For example, in a high-power circuit, a method of making the grounding state of the active element as ideal as possible is considered from the viewpoint of efficiency. On the other hand, it has been proposed that a low-noise amplifier can improve the noise figure (NF), which is the most important characteristic, by inserting an appropriate inductance into the ground portion of the transistor. (For example, see Non-Patent Document 1).
[0005]
[Patent Document 1]
JP-A-5-75357 (page 2, page 3, FIG. 1)
[Non-patent document 1]
IEICE Vol. 84 No. 11 November 2001 issue (p. 796-802)
[0006]
[Problems to be solved by the invention]
However, generally, in a high-frequency amplifier used for a high-frequency amplifier, particularly a low-noise amplifier, the source inductance portion is designed in advance by simulation or the like so as to obtain the best characteristics, and then the pattern design of the semiconductor element is performed. I have. In other words, the optimal source inductance value at the initial stage of design can only be verified by simulation, so if the parameters used for simulation are insufficient or incorrect, the prototype product There has been an unsolved problem that a desired characteristic cannot be obtained and that a huge amount of time, cost and labor must be spent by re-prototyping the circuit.
In particular, conventionally, it has been difficult to accurately and easily configure electrodes related to the operation of a semiconductor after forming a semiconductor element. That is, as a conventional electrode forming means after semiconductor formation, vapor deposition or the like can be considered as a method. However, this method requires a large and expensive dedicated device, and after mounting a semiconductor on a product on which an actual circuit is mounted. There is an unsolved problem that it is difficult to form an electrode.
[0007]
Therefore, the present invention has been made in view of the unsolved problem of the conventional example, and has as its object to provide a high-frequency amplifier having a semiconductor element capable of easily adjusting the ground inductance with high accuracy. I have.
[0008]
[Means for Solving the Problems]
A first technical means includes, on a semiconductor bare chip, a signal input side electrode to which a high frequency signal connected to a gate portion of a field effect transistor is input, and an amplified high frequency signal connected to a drain portion of the field effect transistor. In a high-frequency amplifier in which a signal output side electrode to be output and a ground electrode connected to the source portion of the field effect transistor are formed, a conductive paste is applied between the ground electrode and a ground pattern by an inkjet printing apparatus. The present invention is characterized in that an inductance adjusting portion formed of a conductor which is applied to a desired width and then fired is formed.
[0009]
The first technical means forms a conductor for adjusting an inductance component by applying a conductive paste to a desired width between the ground electrode and the ground pattern of the high-frequency amplifier by an ink jet printing device and then firing the paste. In addition, the width of the conductor can be formed with high precision, the noise factor (NF) can be improved by precisely adjusting the inductance component, and a desired print pattern can be formed by the print control device. By simply controlling the output of this print pattern to an inkjet printing apparatus, it becomes possible to apply the conductive paste to a desired width, and it is not necessary to prepare a printing plate as in the case of screen printing of the conductive paste, and the conductive Can be easily and accurately formed.
[0010]
A second technical means is the first technical means, wherein the grounding electrode is formed in a square shape, and the grounding pattern is formed on each of the left and right outer sides of the grounding electrode in parallel and symmetrically. It has left and right pattern portions, and a required number of the conductors are arranged symmetrically with a predetermined width so as to conduct between the ground electrode and the left and right pattern portions.
[0011]
In the second technical means, a required number of conductors corresponding to required inductance components are symmetrically disposed at a predetermined width between the ground electrode and the left and right pattern portions of the ground pattern facing the ground electrode. Accurate adjustment of the inductance component can be performed without losing the left-right balance of the inductance component.
Still further, a third technical means is the first or second technical means, wherein the inductance adjusting section is provided with at least one of the ground electrode and the ground pattern, the plurality of inductances being formed so as to protrude to the other side. A conductive protrusion is formed between a required number of the inductance forming protrusions and the other of the inductance forming protrusions by applying a conductive paste to a desired width with an ink jet printing apparatus and then firing. It is characterized by being constituted.
[0012]
In the third technical means, a plurality of inductance forming protrusions are previously formed on one of the ground electrode and the ground pattern, and a required number of inductance forming protrusions selected according to a required inductance component are provided. Since a conductive paste is applied to a desired width with an ink jet printing apparatus and then baked to form a conductor between the other, the length of the conductor can be shortened, and the amount of the conductive paste used is reduced. At the same time, the application time of the conductive paste by the inkjet printing device can be reduced.
[0013]
Still further, in a fourth technical means, in the first or the second technical means, the inductance adjuster has a different inductance formed at least on one of the ground electrode and the ground pattern so as to protrude to the other side. It has a plurality of inductance forming protrusions, and forms a conductor which is formed by applying a conductive paste to a desired width with an inkjet printing apparatus and firing between one of the inductance forming protrusions and the other opposed thereto. It is characterized by being constituted.
[0014]
According to a fifth technical means, in any one of the first to fourth technical means, the conductive paste is fired at a temperature lower than a minimum processing temperature in a semiconductor process.
In the fifth technical means, since the conductive paste is fired at a temperature lower than the minimum processing temperature in the semiconductor process, after mounting the semiconductor element on the substrate, the conductive paste is applied by an inkjet printing apparatus and then fired. It is possible to form the conductor without changing the mounting process.
[0015]
Further, a sixth technical means is that in any one of the first to fifth technical means, the conductive paste is formed by adjusting silver nanoparticles to an ink-jet printable viscosity with an organic solvent. Features.
According to the sixth technical means, the conductive paste is formed by adjusting the viscosity of the silver nanoparticles with an organic solvent, so that the conductive paste can be easily and reliably applied by the inkjet printing apparatus.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view of a semiconductor bare chip used in a high-frequency amplifier according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line AA of FIG.
In the figure, HA indicates a semiconductor bare chip used for a high-frequency amplifier, and includes the contents of the present invention. A field-effect transistor (hereinafter, referred to as an FET) is formed in the semiconductor bare chip HA, and gate electrodes 2, drain portions 3, and source electrodes 4 of the FET are provided on the surface of the bare chip.
[0017]
Here, the gate electrode portion 2 is generally made of polysilicon or the like, and has a narrow width (for example, 0.18 μm) that extends in parallel in the front-rear direction at a predetermined interval on the lowermost layer portion 1 of the semiconductor bare chip HA having a multilayer structure. Degree) in a comb shape. Similarly, a comb-shaped drain portion 3 and a source portion 4 are formed in an upper layer of the gate electrode portion 2 to realize a function of a transistor. Each of the electrode portions 2, 3 and 4 is drawn out to the uppermost layer of the semiconductor bare chip by the drawing portion 31, and the electrodes 12, 13 and 14 for securing the connection with the outside are formed as the drawing electrodes of the gate portion, the drain portion and the source portion. . Here, the source part extraction electrode 14 is formed in a square shape at the center of the surface of the semiconductor bare chip HA, and the gate part extraction electrode 12 and the drain part extraction electrode 13 are relatively small in a position sandwiching the source part extraction electrode 14 back and forth. It is formed in a shape.
[0018]
On the surface of the semiconductor bare chip HA, in addition to the extraction electrodes 12, 13, and 14, ground electrodes 15R and 15L connected to a ground pattern are configured symmetrically with respect to the electrode 14 in the left-right direction.
In the semiconductor bare chip HA used for the high-frequency amplifier formed in this way, for example, for each prototype or for each production lot at the time of mass production, the variation in the characteristics of the field-effect transistor is measured, and the noise figure of the field-effect transistor ( An optimum source inductance for improving NF (Noise Figure) is obtained, and the width and the number of symmetrical conductors connecting the source electrode 14 and the ground pattern portions 15L and 15R according to the obtained source inductance are calculated.
[0019]
Then, based on the calculated conductor width and number of conductors, a print control device including a personal computer or the like forms print pattern data of the conductor shown in FIG. The conductive paste is housed in an ink cartridge, the print head is brought close to the upper surface of the high-frequency substrate 1 and two-dimensionally scanned in the X and Y directions, and the conductive paste discharged from the print head is applied to the semiconductor bare chip HA used in the high-frequency amplifier. And supply it to the ink jet printing device.
[0020]
Therefore, in this inkjet printing apparatus, as shown in FIG. 1, a symmetrical conductive paste for connecting the source electrode 14 and the ground pattern portions 15L and 15R is applied, and then baked at a predetermined temperature to harden the conductive paste. Thus, the conductors 16La to 16Lc and 16Ra to 16Rc are formed to form the inductance adjusting unit 17. Here, the reference positions of the conductors 16La to 16Lc and 16Ra to 16Rc formed by the inkjet printing apparatus are the positions of the conductors 16La and 16Ra, and the inductance between the grounding electrode connected to the source portion and the ground portion. When it is desired to increase the component, only the conductors 16La and 16Ra are formed, and when it is desired to reduce the inductance component, the inductance component is increased in parallel to the front side at a predetermined interval so that the inductance component is provided in parallel. By providing a plurality of inductance components in parallel between the grounding electrode connected to the power supply and the grounding portion, the entire inductance component therebetween is reduced. If it is desired to further reduce the inductance component, conductors Ld ~ and Rd ~ are further added at equal intervals after 16Lc and 16Rc, or a line with a large conductor width is printed on the connection part, and the grounding electrode and Connect to ground.
[0021]
In addition, the conductive paste forms a protective film with a dispersant and suppresses fusion (sintering) of metal nanoparticles at room temperature. For example, silver nanoparticles of about 5 nm are combined with silver powder and a binder resin as an organic solvent. And heated to a temperature (for example, 200 ° C.) lower than the minimum process temperature (for example, 240 ° C.) in a semiconductor process for one hour to protect the binder resin. The chemical reaction proceeds between the films, the surface activity increases in a state where the silver nanoparticles are naked, and the fusion and sintering between the silver nanoparticles and between the silver nanoparticles and the silver powder progresses and hardens, and the electric conductor is formed. It is formed.
[0022]
The equivalent circuit of the above configuration is as shown in FIG. 3, in which the high-frequency input signal HIS is input to the gate electrode G of the field-effect transistor 8, the high-frequency output signal HOS is output from the drain electrode D of the field-effect transistor 8, and the source The electrode S is grounded via a grounding inductor L composed of conductors 16La to 16Lc and 16Ra to 16Rc. In operation, an appropriate DC voltage is applied to each of the gate electrode and the drain electrode.
[0023]
As described above, according to the first embodiment, when the semiconductor bare chip HA used for the high-frequency amplifier is formed, the gate electrode 2, the drain electrode 3, the source electrode 4, and the ground pattern 5 of the field-effect transistor are connected. In the formed semiconductor bare chip HA, an optimum source inductance for maximizing the performance of the optimum field effect transistor in a prototype or a lot to be manufactured is determined. According to the source inductance, the source part extraction electrode 14 and the ground pattern are determined. When the width and the number of conductors connecting the portions 15L and 15R are set, print pattern data of the conductors is formed by a printing control device such as a personal computer connected to the ink jet printing device, and the print pattern data is transferred to the ink jet printing device. Output to printing device.
[0024]
Accordingly, the conductive paste is applied between the source lead-out electrode 14 of the semiconductor bare chip HA and the ground pattern portions 15L and 15R by the print head of the inkjet printing device in correspondence with the print pattern data with high accuracy.
In this application state, the conductive paste maintains the paste state, but after the pattern printing by the inkjet printing apparatus is completed, the semiconductor bare chip HA is heated at a constant temperature (for example, 200 ° C.) for one hour and fired. Then, the conductive paste is cured to form the conductors 16La to 16Lc and 16Ra to 16Rc.
[0025]
In this way, a high-frequency amplifier using the semiconductor bare chip HA is formed in a non-conductive state between the source part extraction electrode 14 and the ground pattern 15, and the source inductance is determined for each lot after the source inductance is determined by the inkjet printing apparatus. Is set, and the set print pattern data is supplied to the ink jet printing apparatus, and the conductive paste is provided between the source electrode lead-out portion 14 of the semiconductor bare chip 1 and the ground pattern portions 15L and 15R. Is applied, accurate pattern printing can be performed, and a conductor serving as a desired inductance component can be formed accurately and easily. In addition, when the conductive paste applied by the inkjet printing apparatus is fired, the firing temperature is set to a temperature (for example, 200 ° C.) lower than the minimum process temperature (for example, 240 ° C.) of the semiconductor process. Can be easily fired without affecting the field effect transistors and various patterns formed on the semiconductor bare chip HA at the time of firing.
[0026]
By the way, when a method such as vapor deposition is used as a means of electrode formation after forming a semiconductor as in the past, a large and expensive dedicated device is required, and the semiconductor is mounted on a product on which an actual circuit is mounted. Although it is difficult to form the electrodes later, according to the present embodiment, it is possible to adjust the source inductance very easily by applying the conductive pattern using the inkjet printing apparatus, and to manufacture a prototype. This can be easily manufactured. In particular, when a low-noise amplifier is configured using a high-frequency amplifier, conventionally, a pattern design is performed after an optimal design is performed so that characteristics of a source inductance portion are minimized. For this reason, the optimum inductance value can be set only by simulation, and a desired parameter in an actual circuit is not obtained due to inaccurate parameters at the time of simulation or insufficient setting of parameters. If the characteristics cannot be obtained, it is necessary to carry out a trial production again. In this case, a great deal of time and money will be wasted. In the present invention, however, it is extremely easy to adjust the source inductance. Therefore, the optimum source inductance can be easily set by trial and error.
[0027]
That is, according to the first embodiment, the pattern correction on the semiconductor bare chip can be easily performed, so that the characteristics of the product can be optimized in a very short period, and the product development period and the period for mass production can be reduced. Further, since the number of trial productions can be reduced, the production cost during trial production and mass production can be greatly reduced.
Furthermore, as described above, since the source inductance that optimizes the characteristics of the field effect transistor is determined for each manufacturing lot, it is possible to reliably prevent the occurrence of defective products due to variations in each manufacturing lot, and to significantly reduce the product yield. Can be improved.
[0028]
Next, a second embodiment of the present invention will be described with reference to FIG.
In the second embodiment, a plurality of inductance forming protrusions that are electrically connected to one of the plurality of source portion extraction electrodes 14 and the ground putters 15L and 15R are formed in advance. A small number of the conductive pastes are formed by baking a conductive paste applied by an ink jet printing apparatus and are connected to the other.
[0029]
That is, in the second embodiment, in FIG. 1 of the first embodiment described above, the distance between the source portion extraction electrode 14 and the ground pattern portions 15L and 15R forming the ground pattern 15 is doubled, A plurality of, for example, three predetermined width inductance forming protrusions 20La to 20Lc and 20Ra to extend from the edges of the ground pattern portions 15L and 15R on the source electrode 14 side toward the source portion extraction electrode 14 by about half of the distance between the two. 20Rc is formed. Of the inductance forming protrusions 20La to 20Lc and 20Ra to 20Rc, the number selected based on the source inductance determined for each prototype production lot or each lot during mass production and the source part extraction electrode 14 Between the conductive paste applied by the inkjet printing device 1 except that the inductance adjusting portion 17 is formed by being connected by conductors 21L and 21R formed by firing at a temperature (for example, 200 ° C.) for one hour, Components corresponding to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0030]
According to the second embodiment, a predetermined number of inductance forming protrusions 20La to 20Lc and 20Ra to 20Rc are formed in advance on the ground pattern portions 15L and 15R. In the meantime, the conductive paste is applied by an ink jet printing apparatus and then baked to form the conductors 21L and 21R, so that the amount of the conductive paste applied can be reduced as compared with the first embodiment described above. In addition, the application time can be reduced, and the required source inductance can be more easily formed.
[0031]
In the second embodiment, the case where the plurality of inductance forming protrusions 20La to 20Lc and 20Ra to 20Rc are formed on the ground pattern portions 15L and 15R has been described. However, the present invention is not limited to this. A plurality of inductance forming protrusions may be formed on the part extraction electrode 14 side.
In the first and second embodiments, the case where one conductor is connected between the source part lead-out electrode 14 and the ground patterns 15L and 15R or a plurality of conductors are connected in parallel has been described. However, the present invention is not limited to this. As shown in FIG. 5, the inductance forming protrusions 20La to 20Lc and 20Ra to 20Rc are formed to have different inductances so as to have different inductances. One of the inductance forming protrusions 20Li (i = a to d) and 20Ri corresponding to the inductance is selected, and the inductance forming protrusion is formed between the selected inductance forming protrusions 20Li and 20Ri and the source portion lead-out electrode 14 by an inkjet printing apparatus. Apply a conductive paste with the same width as the parts 20Li and 20Ri, and It may be an inductance adjusting portion 17 to form a 21L and 21R a conductor to cure the conductive paste by baking at a constant temperature (eg 200 ° C.) after. In this case, since the conductive paste is applied at only one symmetrical position, the application amount can be further reduced and the application time can be shortened.
[0032]
In each of the above-described embodiments for grounding, a case where a silver paste mixed with a silver powder and a binder resin and made into a paste is used as the conductive paste is applied as a conductive paste. Although described, the present invention is not limited to this, and the conductive paste may be formed by adjusting the fine particles of the silver-based material to a viscosity suitable for printing with an inkjet printing apparatus using an organic solvent. Any conductive paste that can be cured at a temperature lower than the viscosity lower than the minimum process temperature of the semiconductor process and the viscosity that can be printed by an inkjet printing apparatus can be applied to the present invention.
[Brief description of the drawings]
FIG. 1 is a plan view of a high-frequency amplifier according to a first embodiment of the present invention.
FIG. 2 is a sectional view taken along line AA of FIG.
FIG. 3 is an equivalent circuit diagram of the high-frequency amplifier.
FIG. 4 is a plan view of a high-frequency amplifier according to a second embodiment of the present invention.
FIG. 5 is a plan view of a high-frequency amplifier showing a modification of the second embodiment.
[Explanation of symbols]
HA: semiconductor bare chip used for high-frequency amplifier, 2: gate electrode, 3: drain electrode, 4: source electrode, 12: extraction gate electrode, 13: extraction drain electrode, 14: extraction source electrode, 15: ground pattern, 15L , 15R: ground pattern, 16La to 16Lc, 16Ra to 16Rc: conductor, 17: inductance adjusting unit, 20La to 20Ld, 20Ra to 20Rd: inductance forming protrusion, 21L, 21R: conductor
