JP2004336457A - Transmission and reception module - Google Patents
Transmission and reception module Download PDFInfo
- Publication number
- JP2004336457A JP2004336457A JP2003130340A JP2003130340A JP2004336457A JP 2004336457 A JP2004336457 A JP 2004336457A JP 2003130340 A JP2003130340 A JP 2003130340A JP 2003130340 A JP2003130340 A JP 2003130340A JP 2004336457 A JP2004336457 A JP 2004336457A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- amplifier
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transceivers (AREA)
- Noise Elimination (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明はパルスレーダに関し、特に受信RF信号に含まれる不要なデジタルノイズを除去する送受信モジュールに関するものである。
【0002】
【従来の技術】
パルスレーダにおいて適用される送受信モジュールでは、送信用の高周波増幅器、受信用の低雑音増幅器、送受信信号の位相を決める移相器、送信受信の切り替えを行う入力送受切替器等に対し、送信時と受信時に分けて所定の制御を行っている。これらの制御に用いられる各制御信号のタイミングは、外部から与えられる送受切替信号、制御データ転送用の外部クロックと同期した制御データ、発振器で発生する内部クロックとを用いて生成される。ところが、クロックの高調波成分が受信時に送受信モジュールから得られる受信RF信号に混入し感度を低下させる要因となっていた。このときの受信RF信号の測定したスペクトラムは図4のように示される。この送受信モジュールの使用帯域である1300MHzから1400MHzにおいて、内部クロックによる高調波が20MHz間隔で、また外部クロックによる高調波が8MHz間隔で発生していることが観測される。これら発生のメカニズムについて説明すると、高調波のRFエネルギースペクトラムは、装置内のスイッチング電流の結果として発生する。このスイッチング電流は、デジタル部品の副産物として発生するもので、各ロジックレベル間の遷移(移り変わり)が電源分配回路網に過渡的なサージを作り出し、各ロジックの立ち上がりおよび立ち下がり時間が早いことによってRFエネルギーとなる。
【0003】
これらクロックの高調波成分を取り除くための方法として、ローパスフィルタを所定の個所に設けることが一般的に知られている。また、クロック発生手段の出力を反転する手段を設け、反転する手段からの反転出力の配線とクロック発生手段からの配線と隣接させて高調波を相殺させる方法がある(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平8−181669号公報
【0005】
【発明が解決しようとする課題】
従来のローパスフィルタを用いてクロックの高調波成分を取り除く方法は、送受信モジュール内のように配線の引き回しが多いところでは、少ない個所にローパスフィルタ適用して完全に取り除くことは難しく、部品点数の増加につながる。特に、アレイアンテナに適用する場合には、多数のアンテナ素子数に対してそれぞれの送受信モジュールを装備するので、個々のモジュールの品質の均一性が保ちにくく、全体の信頼性に問題が出てしまう。また、特許文献1のような方法は、この種の送受信モジュールには実装方法と信頼性の点で適用しにくいという問題がある。
【0006】
この発明は上記のような問題を解決するためになされたもので、その受信RF信号からクロックの高調波による不要なデジタルノイズを完全に除去し、感度の良い送受信モジュールを得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係る送受信モジュールは、送信信号を増幅する第1増幅器と、受信信号を増幅する第2増幅器と、送信信号および/または受信信号の位相を調整する移相器と、第1クロック、第2クロックおよび制御データが入力され、第2クロックに同期して制御データを受信すると共に、制御データに基づいて移相器を制御し、第1クロックに基づいて第1増幅器および第2増幅器を制御するデジタルロジック回路とを備え、第1および/または第2クロックは、第2増幅器による受信信号の増幅中に停止するものである。
【0008】
この発明に係る送受信モジュールは、第1期間中に送信信号を増幅する第1増幅器と、第2期間中に受信信号を増幅する第2増幅器と、第1期間中に送信信号の位相を調整し、第2期間中に受信信号の位相を調整する移相器と、第1期間中にクロック信号を発生し、第2期間中にクロック信号の発生を停止する発振器と、第1期間中に、発振器が発生するクロック信号に基づいて、第1増幅器をオフからオンにする第1制御、第1増幅器をオンからオフにする第2制御、第2増幅器をオンからオフにする第3制御、第2増幅器をオフからオンにする第4制御、および移相器を制御する第5制御を行い、第2期間中にこれら第1から第5の制御を行わないデジタルロジック回路とを備え、発振器に第1期間と第2期間の切り替えタイミングを指示する制御信号を入力するものである。
【0009】
【発明の実施の形態】
以下、この発明の実施の形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるパルスレーダ用の送受信モジュールの回路構成を示すブロック図であり、図において、入力送受切替器1は送信、受信の動作の切り替えを行う手段である。ドライバアンプ2は送信波を増幅する手段、高周波増幅器3は送信波を所要の大電力に増幅する手段である。サーキュレータ4は送信信号、受信信号を分離するための手段である。方向性結合器5は送信電力レベルを取り出すための手段で、送信検波器6は送信レベルが正常な信号を検波する手段である。リミッタ7は低雑音増幅器8を保護する手段、移相器9は送受信モジュールをアレイアンテナの対応するアンテナ素子に適用した場合の送受信位相を決定する手段である。水晶発振器10は内部クロック19を発生する手段、デジタルロジック回路11は、内部クロック19および外部のモジュール制御回路26から入力される外部クロック16、制御データ17、送受切替信号18等を用いて、入力送受切替器1を切り替える入力送受切替制御信号21、ドライバアンプ2と高周波増幅器3をオン・オフ制御するゲート制御信号20、および移相器9の位相設定を行う位相制御信号23を作成する手段である。また、外部からは水晶発振器10のスタンバイ端子に対して後述するような内部クロック制御信号25が入力されている。この内部クロック制御信号25は、クロック発生、停止の動作を行い、受信時間には発振出力を停止させる制御を行うものである。
【0010】
次に送受信モジュールの一般的動作について説明する。
送信用RF信号が入力されると、移相器9で位相を変換された後、入力送受切替器1により2ドライバアンプに導かれる。RF信号は、ドライバアンプ2において高周波増幅器3を動作させるに足る電力に増幅されて高周波増幅器3に入力される。送信RF信号は、高周波増幅器3において所要の大電力に増幅され、サーキュレータ4を介して、方向性結合器5で送信電力レベルを調整した後、空中線(図示せず)に供給される。空中線より放射された電波は目標により反射する。反射して戻って来た電波のうち、空中線で受信された電波は、送信から一定の時間遅れた受信RF信号として入力される。受信RF信号は、サーキュレータに4より受信系に導かれ、その電力が大きい場合には低雑音波増幅器保護のためリミッタ7により減衰され、低雑音波増幅器8に入力される。低雑音波増幅器8で増幅された小信号の受信RF信号は、入力送受信切替器1から移相器9を経て受信機(図示せず)に送出される。ここで、デジタルロジック回路11は移相器1、ドライバアンプ2、高周波増幅器3および低雑音波増幅器8を送信状態および受信状態に合わせて切り替えるためのタイミングを作成する。また水晶発振器10は、制御タイミング作成の基準となる内部クロックを作成する。
【0011】
ここで、この実施の形態1の送受信モジュールの制御タイミングについて説明する前に、従来の制御動作について図3のタイムチャートで説明する。なお、従来の構成では、内部クロック制御信号25が与えられておらず、かつ外部クロック16と内部クロック19が、送信時間および受信時間にかかわらず常に連続して動作している場合である。
図3において、外部クロック16は制御データ転送用に外部から入力される信号、制御データ17は移相器9の位相設定等に用いられる信号、送受切替信号18は送受信モジュールの送信、受信を切り替える中心となる制御信号である。ゲート制御信号20はドライバアンプ2、高周波増幅器3を送信時にオン、受信時にオフ制御する信号、入力送受切替制御21は入力送受切替器9を送信、受信に切り替える信号である。LNA制御信号22は低雑音波増幅器8を送信時にオフ、受信時にオン制御する信号である。内部クロック19は、これらの信号のタイミングを作成するにあたって、時間をカウントするための基準信号である。これらは、デジタルロジック回路11によって、例えば入力送受切替制御信号21は、送受切替信号18の立ち上がりによって、内部クロック19のクロックをカウントし、2個目のクロックの立ち上がりによって出力される。図3から分かるように、外部クロック16と内部クロック19は送信時間、受信時間にかかわらず常に連続して動作していることから、そのクロックのエッジから高調波ノイズを発生する。したがって、図4に示すように、受信時において受信RF信号にその高周波ノイズが混入するため、送受信モジュールの感度を低下させることになる。
【0012】
次に、この実施の形態1の送受信モジュールの制御タイミングについて図2により説明する。図において、図3の送受信モジュールのタイミングチャートと異なる点は、外部クロック6が、制御データ7が終わって観測時間となったときに、停止していることである。これは外部の制御系によって停止されるようになっているが、本送受信モジュールにとっては、制御データ転送が終了した後であり、何の不都合も生じない。このことにより、図4のスペクトラムに示したような8MHz間隔の外部クロックの高調波は受信RF信号に発生しなくなる。また、従来の送受信モジュールのタイミングチャートと異なる点は、内部クロック制御信号25が停止した時点、すなわち受信時間に内部クロックが無くなっていることである。受信時は低雑音波増幅器8が動作しているのみであり、その他、ゲート制御、入力送受切替等は必要なく、何の不都合も生じさせない。したがって、図4のスペクトラムに現れている20MHz間隔の内部クロックの高調波は発生しなくなる。
【0013】
以上のように、この実施の形態1によれば、内部クロックを発生する発振器を送信時のみ動作させ、受信時には当該発振器の動作を停止させるように外部から与える内部クロック制御信号を用いて制御し、また、受信時に外部クロックの動作を停止させるようにしたので、受信時において、内部クロックおよび外部クロックに起因する高調波の発生を全て抑え、受信RF信号から不要なデジタルノイズを除去することができ、感度の良い送受信モジュールを実現する効果が得られる。
【0014】
【発明の効果】
以上のように、この発明によれば、送信用の高周波増幅器、受信用の低雑音増幅器、送受信信号の位相を決める移相器、送信受信の切り替えを行う入力送受切替器等を送信時と受信時に制御する各種制御信号のタイミングを、制御データの転送用の外部クロックと同期して外部から与えられ移相器の位相を設定する制御データ、送信、受信を切り替える制御の中心となる送受切替信号および発振器で発生する内部クロックを用いて作成するパルスレーダの送受信モジュールにおいて、内部クロックを発生する発振器を送信時のみ動作させ、受信時には当該発振器の動作を停止させるように外部から制御し、また受信時には外部クロックの動作を停止するように構成したので、内部クロックおよび外部クロックに起因する高調波の発生を全て抑え、受信RF信号から不要なデジタルノイズを除去することができ、送受信モジュールの感度を向上させる効果が得られる。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるパルスレーダ用の送受信モジュールの回路構成を示すブロック図である。
【図2】この発明の実施の形態1に係る制御動作を示すタイミングチャートである。
【図3】従来の送受信モジュールの制御動作を示すタイミングチャートである。
【図4】従来の送受信モジュールによる受信RF信号のスペクトラムを示す説明図である。
【符号の説明】
1 入力送受切替器、2 ドライバアンプ、3 高周波増幅器、4 サーキュレータ、5 方向性結合器、6 送信検波器、7 リミッタ、8 低雑音波増幅器、9 移相器、10 水晶発振器、11 デジタルロジック回路、12 電源、16 外部クロック、19 内部クロック、26 モジュール制御回路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pulse radar, and more particularly to a transmission / reception module for removing unnecessary digital noise contained in a received RF signal.
[0002]
[Prior art]
In a transmission / reception module applied to a pulse radar, a transmission high-frequency amplifier, a reception low-noise amplifier, a phase shifter for determining the phase of a transmission / reception signal, an input / reception switch for switching transmission / reception, and the like are used for transmission and reception. Predetermined control is performed separately at the time of reception. The timing of each control signal used for these controls is generated using a transmission / reception switching signal given from outside, control data synchronized with an external clock for control data transfer, and an internal clock generated by an oscillator. However, the harmonic component of the clock is mixed into the received RF signal obtained from the transmitting / receiving module at the time of reception, which causes a reduction in sensitivity. The measured spectrum of the received RF signal at this time is shown in FIG. From 1300 MHz to 1400 MHz, which is the band used by the transmission / reception module, it is observed that harmonics due to the internal clock occur at intervals of 20 MHz and harmonics due to the external clock occur at intervals of 8 MHz. Describing the mechanism of these generations, the RF energy spectrum of the harmonics is generated as a result of the switching current in the device. This switching current is generated as a by-product of digital components, and the transition between each logic level creates a transient surge in the power distribution network, and the rise and fall time of each logic is short, so that the RF is reduced. Energy.
[0003]
As a method for removing these harmonic components of a clock, it is generally known to provide a low-pass filter at a predetermined location. Also, there is a method of providing a means for inverting the output of the clock generation means, and making the wiring of the inverted output from the inversion means and the wiring from the clock generation means adjacent to each other to cancel harmonics (for example, see Patent Document 1). .
[0004]
[Patent Document 1]
JP-A-8-181669
[Problems to be solved by the invention]
The conventional method of removing harmonic components of a clock using a low-pass filter is difficult to completely remove by applying a low-pass filter to a few places where wiring is large, such as in a transmission / reception module, and the number of components increases. Leads to. In particular, when applied to an array antenna, since a plurality of transmission / reception modules are provided for a large number of antenna elements, it is difficult to maintain uniformity of the quality of each module, causing a problem in overall reliability. . Further, there is a problem that a method as disclosed in
[0006]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and has as its object to completely eliminate unnecessary digital noise due to a harmonic of a clock from a received RF signal and to obtain a transmission / reception module with high sensitivity. .
[0007]
[Means for Solving the Problems]
A transmission / reception module according to the present invention includes a first amplifier that amplifies a transmission signal, a second amplifier that amplifies a reception signal, a phase shifter that adjusts the phase of a transmission signal and / or a reception signal, a first clock, a first clock, Two clocks and control data are input, the control data is received in synchronization with the second clock, the phase shifter is controlled based on the control data, and the first amplifier and the second amplifier are controlled based on the first clock. And the first and / or second clock stops during amplification of the received signal by the second amplifier.
[0008]
A transmitting / receiving module according to the present invention includes a first amplifier that amplifies a transmission signal during a first period, a second amplifier that amplifies a reception signal during a second period, and adjusts a phase of the transmission signal during the first period. A phase shifter for adjusting the phase of the received signal during the second period, an oscillator for generating a clock signal during the first period, and stopping the generation of the clock signal during the second period, Based on a clock signal generated by the oscillator, first control for turning the first amplifier on from off, second control for turning the first amplifier on from off, third control for turning the second amplifier off from on, And a digital logic circuit that performs a fourth control for turning the amplifier on from off and a fifth control for controlling the phase shifter and does not perform the first to fifth controls during the second period. Specify the timing of switching between the first and second periods. And inputs a control signal to.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
FIG. 1 is a block diagram showing a circuit configuration of a transmission / reception module for a pulse radar according to
[0010]
Next, a general operation of the transmitting / receiving module will be described.
When the transmission RF signal is input, the phase is converted by the
[0011]
Here, before describing the control timing of the transmitting and receiving module of the first embodiment, a conventional control operation will be described with reference to a time chart of FIG. In the conventional configuration, the internal
In FIG. 3, an
[0012]
Next, the control timing of the transmitting / receiving module according to the first embodiment will be described with reference to FIG. In the figure, the point different from the timing chart of the transmission / reception module of FIG. 3 is that the
[0013]
As described above, according to the first embodiment, the oscillator that generates the internal clock is operated only during transmission, and the operation is controlled using the internal clock control signal given from outside so that the operation of the oscillator is stopped during reception. In addition, since the operation of the external clock is stopped during reception, it is possible to suppress all generation of harmonics caused by the internal clock and the external clock during reception and to remove unnecessary digital noise from the received RF signal. Thus, an effect of realizing a transmission / reception module with high sensitivity can be obtained.
[0014]
【The invention's effect】
As described above, according to the present invention, a high-frequency amplifier for transmission, a low-noise amplifier for reception, a phase shifter for determining the phase of a transmission / reception signal, an input / reception switch for switching between transmission and reception, and the like during transmission and reception are provided. The timing of various control signals to be controlled at the time is synchronized with an external clock for transfer of control data, externally given control data for setting the phase shifter phase, and a transmission / reception switching signal which is the center of control for switching between transmission and reception. In a pulse radar transmission / reception module created using an internal clock generated by an oscillator, an oscillator that generates an internal clock is operated only at the time of transmission, and externally controlled so that the operation of the oscillator is stopped at the time of reception. Since the operation of the external clock is sometimes stopped, the generation of all harmonics due to the internal clock and the external clock is suppressed. , It is possible to remove unwanted digital noise from the received RF signal, the effect of improving the sensitivity of the transceiver module can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a circuit configuration of a transmission / reception module for a pulse radar according to a first embodiment of the present invention.
FIG. 2 is a timing chart showing a control operation according to the first embodiment of the present invention.
FIG. 3 is a timing chart showing a control operation of a conventional transmitting / receiving module.
FIG. 4 is an explanatory diagram showing a spectrum of a received RF signal by a conventional transmitting / receiving module.
[Explanation of symbols]
Claims (2)
受信信号を増幅する第2増幅器と、
送信信号および/または受信信号の位相を調整する移相器と、
第1クロック、第2クロックおよび制御データが入力され、前記第2クロックに同期して前記制御データを受信すると共に、前記制御データに基づいて前記移相器を制御し、前記第1クロックに基づいて前記第1増幅器および前記第2増幅器を制御するデジタルロジック回路とを備え、
第1および/または前記第2クロックは、前記第2増幅器による受信信号の増幅中に停止することを特徴とする送受信モジュール。A first amplifier for amplifying a transmission signal;
A second amplifier for amplifying the received signal;
A phase shifter for adjusting the phase of the transmission signal and / or the reception signal;
A first clock, a second clock, and control data are input, the control data is received in synchronization with the second clock, and the phase shifter is controlled based on the control data. A digital logic circuit controlling the first amplifier and the second amplifier.
The transmission / reception module according to claim 1, wherein the first and / or second clock stops during amplification of a reception signal by the second amplifier.
第2期間中に受信信号を増幅する第2増幅器と、
第1期間中に送信信号の位相を調整し、第2期間中に受信信号の位相を調整する移相器と、
第1期間中にクロック信号を発生し、第2期間中にクロック信号の発生を停止する発振器と、
第1期間中に、前記発振器が発生するクロック信号に基づいて、前記第1増幅器をオフからオンにする第1制御、前記第1増幅器をオンからオフにする第2制御、前記第2増幅器をオンからオフにする第3制御、前記第2増幅器をオフからオンにする第4制御、および前記移相器を制御する第5制御を行い、第2期間中にこれら第1から第5の制御を行わないデジタルロジック回路とを備え、
前記発振器に第1期間と第2期間の切り替えタイミングを指示する制御信号を入力することを特徴とする送受信モジュール。A first amplifier for amplifying a transmission signal during a first period;
A second amplifier for amplifying the received signal during a second period;
A phase shifter that adjusts a phase of a transmission signal during a first period and adjusts a phase of a reception signal during a second period;
An oscillator that generates a clock signal during a first period and stops generating a clock signal during a second period;
During a first period, based on a clock signal generated by the oscillator, a first control for turning the first amplifier on from off, a second control for turning the first amplifier off from on, and the second amplifier A third control for turning on from off, a fourth control for turning on the second amplifier from off, and a fifth control for controlling the phase shifter are performed, and the first to fifth controls are performed during the second period. And a digital logic circuit that does not perform
A transmission / reception module, wherein a control signal for instructing a switching timing between a first period and a second period is input to the oscillator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003130340A JP4037316B2 (en) | 2003-05-08 | 2003-05-08 | Transceiver module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003130340A JP4037316B2 (en) | 2003-05-08 | 2003-05-08 | Transceiver module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004336457A true JP2004336457A (en) | 2004-11-25 |
JP4037316B2 JP4037316B2 (en) | 2008-01-23 |
Family
ID=33505894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003130340A Expired - Fee Related JP4037316B2 (en) | 2003-05-08 | 2003-05-08 | Transceiver module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4037316B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108092689A (en) * | 2018-01-30 | 2018-05-29 | 中国人民解放军陆军工程大学 | Reference source automatic switching device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162835A (en) * | 1994-12-02 | 1996-06-21 | Mitsubishi Electric Corp | Transmission reception module |
JP2000099356A (en) * | 1998-09-25 | 2000-04-07 | Matsushita Electric Ind Co Ltd | Information processor and information processing method |
JP2001007714A (en) * | 1999-06-22 | 2001-01-12 | Toshiba Corp | Temperature correcting circuit and electronic equipment having temperature correcting function |
JP2003018075A (en) * | 2001-07-02 | 2003-01-17 | Hitachi Kokusai Electric Inc | Radio communication system |
-
2003
- 2003-05-08 JP JP2003130340A patent/JP4037316B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162835A (en) * | 1994-12-02 | 1996-06-21 | Mitsubishi Electric Corp | Transmission reception module |
JP2000099356A (en) * | 1998-09-25 | 2000-04-07 | Matsushita Electric Ind Co Ltd | Information processor and information processing method |
JP2001007714A (en) * | 1999-06-22 | 2001-01-12 | Toshiba Corp | Temperature correcting circuit and electronic equipment having temperature correcting function |
JP2003018075A (en) * | 2001-07-02 | 2003-01-17 | Hitachi Kokusai Electric Inc | Radio communication system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108092689A (en) * | 2018-01-30 | 2018-05-29 | 中国人民解放军陆军工程大学 | Reference source automatic switching device |
Also Published As
Publication number | Publication date |
---|---|
JP4037316B2 (en) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013073451A (en) | Radio remote sensing system using surface acoustic wave sensor | |
KR101222049B1 (en) | Method and Apparatus for TX Leakage cancellation in FMCW Radar System | |
EP2555011B1 (en) | Radar device | |
US9197309B2 (en) | Systems and methods for providing signals of multiple active wireless transmitters | |
US11808883B2 (en) | Synchronization of multiple mmWave devices | |
CN103684330A (en) | Medium frequency filter simultaneously applied to wireless receiver and transmitter | |
EP2555010B1 (en) | In-car pulse radar | |
JP4037316B2 (en) | Transceiver module | |
US9140778B2 (en) | Baseband amplifier unit and pulse radar device | |
KR20110124042A (en) | Reader of rfid wherein phase noise is removed | |
JP4087031B2 (en) | Radio equipment for high frequency | |
JP2001119316A (en) | Direct conversion receiver | |
CA2218861A1 (en) | Spurious signal reduction in rf transmitter integrated circuits | |
KR100690325B1 (en) | Apparatus And Method For Controlling Bias Of Power Amplifier Using Repeater And Base Station Of Time Division Duplex Type Portable Internet System | |
JP2007208718A (en) | Switching power supply | |
US20080106344A1 (en) | Circuit arrangement for a gps system | |
JPH0972954A (en) | Tracking radar transmitter-receiver | |
JP2009296237A (en) | Interference remover, and communication apparatus | |
JP2003232847A (en) | Receiving device and gain control method | |
JP2010135931A (en) | Method and device for suppressing interference signal, and repeater device | |
JP5034128B2 (en) | Wireless communication apparatus, wireless communication method, and wireless tag reader / writer | |
US20040127170A1 (en) | Architecture for cordless telephones | |
JP2000081478A (en) | Transceiver for radar | |
JPH08114668A (en) | Radar apparatus | |
JP2001183441A (en) | Radar transmitter-receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070820 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |