JP2004336457A

JP2004336457A - Transmission and reception module

Info

Publication number: JP2004336457A
Application number: JP2003130340A
Authority: JP
Inventors: Masahiko Kohama; 正彦小浜
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-05-08
Filing date: 2003-05-08
Publication date: 2004-11-25
Anticipated expiration: 2023-05-08
Also published as: JP4037316B2

Abstract

<P>PROBLEM TO BE SOLVED: To improve the sensitivity of a transmission and reception module of a pulse radar by completely eliminating unnecessary digital noises caused by the higher harmonics of a clock from a received RF signal. <P>SOLUTION: In the transmission and reception module for the pulse radar, an oscillator for generating an internal clock is operated only in transmission. In reception, control is performed by an internal clock control signal given from the outside so that the operation of the oscillator is stopped. Also, in reception, the operation of an external clock is stopped and generation of the higher harmonics from the internal clock and the external clock in reception are suppressed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明はパルスレーダに関し、特に受信ＲＦ信号に含まれる不要なデジタルノイズを除去する送受信モジュールに関するものである。
【０００２】
【従来の技術】
パルスレーダにおいて適用される送受信モジュールでは、送信用の高周波増幅器、受信用の低雑音増幅器、送受信信号の位相を決める移相器、送信受信の切り替えを行う入力送受切替器等に対し、送信時と受信時に分けて所定の制御を行っている。これらの制御に用いられる各制御信号のタイミングは、外部から与えられる送受切替信号、制御データ転送用の外部クロックと同期した制御データ、発振器で発生する内部クロックとを用いて生成される。ところが、クロックの高調波成分が受信時に送受信モジュールから得られる受信ＲＦ信号に混入し感度を低下させる要因となっていた。このときの受信ＲＦ信号の測定したスペクトラムは図４のように示される。この送受信モジュールの使用帯域である１３００ＭＨｚから１４００ＭＨｚにおいて、内部クロックによる高調波が２０ＭＨｚ間隔で、また外部クロックによる高調波が８ＭＨｚ間隔で発生していることが観測される。これら発生のメカニズムについて説明すると、高調波のＲＦエネルギースペクトラムは、装置内のスイッチング電流の結果として発生する。このスイッチング電流は、デジタル部品の副産物として発生するもので、各ロジックレベル間の遷移（移り変わり）が電源分配回路網に過渡的なサージを作り出し、各ロジックの立ち上がりおよび立ち下がり時間が早いことによってＲＦエネルギーとなる。
【０００３】
これらクロックの高調波成分を取り除くための方法として、ローパスフィルタを所定の個所に設けることが一般的に知られている。また、クロック発生手段の出力を反転する手段を設け、反転する手段からの反転出力の配線とクロック発生手段からの配線と隣接させて高調波を相殺させる方法がある（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平８−１８１６６９号公報
【０００５】
【発明が解決しようとする課題】
従来のローパスフィルタを用いてクロックの高調波成分を取り除く方法は、送受信モジュール内のように配線の引き回しが多いところでは、少ない個所にローパスフィルタ適用して完全に取り除くことは難しく、部品点数の増加につながる。特に、アレイアンテナに適用する場合には、多数のアンテナ素子数に対してそれぞれの送受信モジュールを装備するので、個々のモジュールの品質の均一性が保ちにくく、全体の信頼性に問題が出てしまう。また、特許文献１のような方法は、この種の送受信モジュールには実装方法と信頼性の点で適用しにくいという問題がある。
【０００６】
この発明は上記のような問題を解決するためになされたもので、その受信ＲＦ信号からクロックの高調波による不要なデジタルノイズを完全に除去し、感度の良い送受信モジュールを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る送受信モジュールは、送信信号を増幅する第１増幅器と、受信信号を増幅する第２増幅器と、送信信号および／または受信信号の位相を調整する移相器と、第１クロック、第２クロックおよび制御データが入力され、第２クロックに同期して制御データを受信すると共に、制御データに基づいて移相器を制御し、第１クロックに基づいて第１増幅器および第２増幅器を制御するデジタルロジック回路とを備え、第１および／または第２クロックは、第２増幅器による受信信号の増幅中に停止するものである。
【０００８】
この発明に係る送受信モジュールは、第１期間中に送信信号を増幅する第１増幅器と、第２期間中に受信信号を増幅する第２増幅器と、第１期間中に送信信号の位相を調整し、第２期間中に受信信号の位相を調整する移相器と、第１期間中にクロック信号を発生し、第２期間中にクロック信号の発生を停止する発振器と、第１期間中に、発振器が発生するクロック信号に基づいて、第１増幅器をオフからオンにする第１制御、第１増幅器をオンからオフにする第２制御、第２増幅器をオンからオフにする第３制御、第２増幅器をオフからオンにする第４制御、および移相器を制御する第５制御を行い、第２期間中にこれら第１から第５の制御を行わないデジタルロジック回路とを備え、発振器に第１期間と第２期間の切り替えタイミングを指示する制御信号を入力するものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるパルスレーダ用の送受信モジュールの回路構成を示すブロック図であり、図において、入力送受切替器１は送信、受信の動作の切り替えを行う手段である。ドライバアンプ２は送信波を増幅する手段、高周波増幅器３は送信波を所要の大電力に増幅する手段である。サーキュレータ４は送信信号、受信信号を分離するための手段である。方向性結合器５は送信電力レベルを取り出すための手段で、送信検波器６は送信レベルが正常な信号を検波する手段である。リミッタ７は低雑音増幅器８を保護する手段、移相器９は送受信モジュールをアレイアンテナの対応するアンテナ素子に適用した場合の送受信位相を決定する手段である。水晶発振器１０は内部クロック１９を発生する手段、デジタルロジック回路１１は、内部クロック１９および外部のモジュール制御回路２６から入力される外部クロック１６、制御データ１７、送受切替信号１８等を用いて、入力送受切替器１を切り替える入力送受切替制御信号２１、ドライバアンプ２と高周波増幅器３をオン・オフ制御するゲート制御信号２０、および移相器９の位相設定を行う位相制御信号２３を作成する手段である。また、外部からは水晶発振器１０のスタンバイ端子に対して後述するような内部クロック制御信号２５が入力されている。この内部クロック制御信号２５は、クロック発生、停止の動作を行い、受信時間には発振出力を停止させる制御を行うものである。
【００１０】
次に送受信モジュールの一般的動作について説明する。
送信用ＲＦ信号が入力されると、移相器９で位相を変換された後、入力送受切替器１により２ドライバアンプに導かれる。ＲＦ信号は、ドライバアンプ２において高周波増幅器３を動作させるに足る電力に増幅されて高周波増幅器３に入力される。送信ＲＦ信号は、高周波増幅器３において所要の大電力に増幅され、サーキュレータ４を介して、方向性結合器５で送信電力レベルを調整した後、空中線（図示せず）に供給される。空中線より放射された電波は目標により反射する。反射して戻って来た電波のうち、空中線で受信された電波は、送信から一定の時間遅れた受信ＲＦ信号として入力される。受信ＲＦ信号は、サーキュレータに４より受信系に導かれ、その電力が大きい場合には低雑音波増幅器保護のためリミッタ７により減衰され、低雑音波増幅器８に入力される。低雑音波増幅器８で増幅された小信号の受信ＲＦ信号は、入力送受信切替器１から移相器９を経て受信機（図示せず）に送出される。ここで、デジタルロジック回路１１は移相器１、ドライバアンプ２、高周波増幅器３および低雑音波増幅器８を送信状態および受信状態に合わせて切り替えるためのタイミングを作成する。また水晶発振器１０は、制御タイミング作成の基準となる内部クロックを作成する。
【００１１】
ここで、この実施の形態１の送受信モジュールの制御タイミングについて説明する前に、従来の制御動作について図３のタイムチャートで説明する。なお、従来の構成では、内部クロック制御信号２５が与えられておらず、かつ外部クロック１６と内部クロック１９が、送信時間および受信時間にかかわらず常に連続して動作している場合である。
図３において、外部クロック１６は制御データ転送用に外部から入力される信号、制御データ１７は移相器９の位相設定等に用いられる信号、送受切替信号１８は送受信モジュールの送信、受信を切り替える中心となる制御信号である。ゲート制御信号２０はドライバアンプ２、高周波増幅器３を送信時にオン、受信時にオフ制御する信号、入力送受切替制御２１は入力送受切替器９を送信、受信に切り替える信号である。ＬＮＡ制御信号２２は低雑音波増幅器８を送信時にオフ、受信時にオン制御する信号である。内部クロック１９は、これらの信号のタイミングを作成するにあたって、時間をカウントするための基準信号である。これらは、デジタルロジック回路１１によって、例えば入力送受切替制御信号２１は、送受切替信号１８の立ち上がりによって、内部クロック１９のクロックをカウントし、２個目のクロックの立ち上がりによって出力される。図３から分かるように、外部クロック１６と内部クロック１９は送信時間、受信時間にかかわらず常に連続して動作していることから、そのクロックのエッジから高調波ノイズを発生する。したがって、図４に示すように、受信時において受信ＲＦ信号にその高周波ノイズが混入するため、送受信モジュールの感度を低下させることになる。
【００１２】
次に、この実施の形態１の送受信モジュールの制御タイミングについて図２により説明する。図において、図３の送受信モジュールのタイミングチャートと異なる点は、外部クロック６が、制御データ７が終わって観測時間となったときに、停止していることである。これは外部の制御系によって停止されるようになっているが、本送受信モジュールにとっては、制御データ転送が終了した後であり、何の不都合も生じない。このことにより、図４のスペクトラムに示したような８ＭＨｚ間隔の外部クロックの高調波は受信ＲＦ信号に発生しなくなる。また、従来の送受信モジュールのタイミングチャートと異なる点は、内部クロック制御信号２５が停止した時点、すなわち受信時間に内部クロックが無くなっていることである。受信時は低雑音波増幅器８が動作しているのみであり、その他、ゲート制御、入力送受切替等は必要なく、何の不都合も生じさせない。したがって、図４のスペクトラムに現れている２０ＭＨｚ間隔の内部クロックの高調波は発生しなくなる。
【００１３】
以上のように、この実施の形態１によれば、内部クロックを発生する発振器を送信時のみ動作させ、受信時には当該発振器の動作を停止させるように外部から与える内部クロック制御信号を用いて制御し、また、受信時に外部クロックの動作を停止させるようにしたので、受信時において、内部クロックおよび外部クロックに起因する高調波の発生を全て抑え、受信ＲＦ信号から不要なデジタルノイズを除去することができ、感度の良い送受信モジュールを実現する効果が得られる。
【００１４】
【発明の効果】
以上のように、この発明によれば、送信用の高周波増幅器、受信用の低雑音増幅器、送受信信号の位相を決める移相器、送信受信の切り替えを行う入力送受切替器等を送信時と受信時に制御する各種制御信号のタイミングを、制御データの転送用の外部クロックと同期して外部から与えられ移相器の位相を設定する制御データ、送信、受信を切り替える制御の中心となる送受切替信号および発振器で発生する内部クロックを用いて作成するパルスレーダの送受信モジュールにおいて、内部クロックを発生する発振器を送信時のみ動作させ、受信時には当該発振器の動作を停止させるように外部から制御し、また受信時には外部クロックの動作を停止するように構成したので、内部クロックおよび外部クロックに起因する高調波の発生を全て抑え、受信ＲＦ信号から不要なデジタルノイズを除去することができ、送受信モジュールの感度を向上させる効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるパルスレーダ用の送受信モジュールの回路構成を示すブロック図である。
【図２】この発明の実施の形態１に係る制御動作を示すタイミングチャートである。
【図３】従来の送受信モジュールの制御動作を示すタイミングチャートである。
【図４】従来の送受信モジュールによる受信ＲＦ信号のスペクトラムを示す説明図である。
【符号の説明】
１入力送受切替器、２ドライバアンプ、３高周波増幅器、４サーキュレータ、５方向性結合器、６送信検波器、７リミッタ、８低雑音波増幅器、９移相器、１０水晶発振器、１１デジタルロジック回路、１２電源、１６外部クロック、１９内部クロック、２６モジュール制御回路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pulse radar, and more particularly to a transmission / reception module for removing unnecessary digital noise contained in a received RF signal.
[0002]
[Prior art]
In a transmission / reception module applied to a pulse radar, a transmission high-frequency amplifier, a reception low-noise amplifier, a phase shifter for determining the phase of a transmission / reception signal, an input / reception switch for switching transmission / reception, and the like are used for transmission and reception. Predetermined control is performed separately at the time of reception. The timing of each control signal used for these controls is generated using a transmission / reception switching signal given from outside, control data synchronized with an external clock for control data transfer, and an internal clock generated by an oscillator. However, the harmonic component of the clock is mixed into the received RF signal obtained from the transmitting / receiving module at the time of reception, which causes a reduction in sensitivity. The measured spectrum of the received RF signal at this time is shown in FIG. From 1300 MHz to 1400 MHz, which is the band used by the transmission / reception module, it is observed that harmonics due to the internal clock occur at intervals of 20 MHz and harmonics due to the external clock occur at intervals of 8 MHz. Describing the mechanism of these generations, the RF energy spectrum of the harmonics is generated as a result of the switching current in the device. This switching current is generated as a by-product of digital components, and the transition between each logic level creates a transient surge in the power distribution network, and the rise and fall time of each logic is short, so that the RF is reduced. Energy.
[0003]
As a method for removing these harmonic components of a clock, it is generally known to provide a low-pass filter at a predetermined location. Also, there is a method of providing a means for inverting the output of the clock generation means, and making the wiring of the inverted output from the inversion means and the wiring from the clock generation means adjacent to each other to cancel harmonics (for example, see Patent Document 1). .
[0004]
[Patent Document 1]
JP-A-8-181669
[Problems to be solved by the invention]
The conventional method of removing harmonic components of a clock using a low-pass filter is difficult to completely remove by applying a low-pass filter to a few places where wiring is large, such as in a transmission / reception module, and the number of components increases. Leads to. In particular, when applied to an array antenna, since a plurality of transmission / reception modules are provided for a large number of antenna elements, it is difficult to maintain uniformity of the quality of each module, causing a problem in overall reliability. . Further, there is a problem that a method as disclosed in Patent Document 1 is difficult to apply to this type of transmission / reception module in terms of mounting method and reliability.
[0006]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and has as its object to completely eliminate unnecessary digital noise due to a harmonic of a clock from a received RF signal and to obtain a transmission / reception module with high sensitivity. .
[0007]
[Means for Solving the Problems]
A transmission / reception module according to the present invention includes a first amplifier that amplifies a transmission signal, a second amplifier that amplifies a reception signal, a phase shifter that adjusts the phase of a transmission signal and / or a reception signal, a first clock, a first clock, Two clocks and control data are input, the control data is received in synchronization with the second clock, the phase shifter is controlled based on the control data, and the first amplifier and the second amplifier are controlled based on the first clock. And the first and / or second clock stops during amplification of the received signal by the second amplifier.
[0008]
A transmitting / receiving module according to the present invention includes a first amplifier that amplifies a transmission signal during a first period, a second amplifier that amplifies a reception signal during a second period, and adjusts a phase of the transmission signal during the first period. A phase shifter for adjusting the phase of the received signal during the second period, an oscillator for generating a clock signal during the first period, and stopping the generation of the clock signal during the second period, Based on a clock signal generated by the oscillator, first control for turning the first amplifier on from off, second control for turning the first amplifier on from off, third control for turning the second amplifier off from on, And a digital logic circuit that performs a fourth control for turning the amplifier on from off and a fifth control for controlling the phase shifter and does not perform the first to fifth controls during the second period. Specify the timing of switching between the first and second periods. And inputs a control signal to.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a circuit configuration of a transmission / reception module for a pulse radar according to Embodiment 1 of the present invention. In the drawing, an input / reception switch 1 is a means for switching between transmission and reception operations. The driver amplifier 2 is means for amplifying the transmission wave, and the high frequency amplifier 3 is means for amplifying the transmission wave to a required large power. The circulator 4 is means for separating a transmission signal and a reception signal. The directional coupler 5 is a unit for extracting a transmission power level, and the transmission detector 6 is a unit for detecting a signal having a normal transmission level. The limiter 7 is means for protecting the low-noise amplifier 8, and the phase shifter 9 is means for determining the transmission / reception phase when the transmission / reception module is applied to a corresponding antenna element of the array antenna. The crystal oscillator 10 generates an internal clock 19, and the digital logic circuit 11 receives an input using the internal clock 19 and an external clock 16, control data 17, a transmission / reception switching signal 18 input from an external module control circuit 26, and the like. A means for generating an input / output switching control signal 21 for switching the transmission / reception switch 1, a gate control signal 20 for on / off control of the driver amplifier 2 and the high-frequency amplifier 3, and a phase control signal 23 for setting the phase of the phase shifter 9 is there. An external clock control signal 25, which will be described later, is input to the standby terminal of the crystal oscillator 10 from outside. The internal clock control signal 25 performs a clock generation and stop operation, and controls to stop the oscillation output during the reception time.
[0010]
Next, a general operation of the transmitting / receiving module will be described.
When the transmission RF signal is input, the phase is converted by the phase shifter 9, and then guided to the two-driver amplifier by the input / receive switch 1. The RF signal is amplified by the driver amplifier 2 to a power sufficient to operate the high-frequency amplifier 3 and input to the high-frequency amplifier 3. The transmission RF signal is amplified to a required large power in the high-frequency amplifier 3, adjusted to a transmission power level by a directional coupler 5 via a circulator 4, and then supplied to an antenna (not shown). Radio waves emitted from the antenna are reflected by the target. Of the reflected and returned radio waves, the radio wave received by the antenna is input as a received RF signal delayed by a certain time from the transmission. The received RF signal is guided to a receiving system by a circulator 4, and when the power is large, is attenuated by a limiter 7 to protect the low noise wave amplifier and is input to a low noise wave amplifier 8. The small RF signal amplified by the low noise wave amplifier 8 is transmitted from the input / receive switch 1 to the receiver (not shown) via the phase shifter 9. Here, the digital logic circuit 11 creates timing for switching the phase shifter 1, the driver amplifier 2, the high-frequency amplifier 3, and the low-noise wave amplifier 8 according to the transmission state and the reception state. The crystal oscillator 10 creates an internal clock that is used as a reference for creating control timing.
[0011]
Here, before describing the control timing of the transmitting and receiving module of the first embodiment, a conventional control operation will be described with reference to a time chart of FIG. In the conventional configuration, the internal clock control signal 25 is not supplied, and the external clock 16 and the internal clock 19 always operate continuously regardless of the transmission time and the reception time.
In FIG. 3, an external clock 16 is a signal input from outside for control data transfer, a control data 17 is a signal used for phase setting of the phase shifter 9, and a transmission / reception switching signal 18 switches between transmission and reception of the transmission / reception module. This is the central control signal. The gate control signal 20 is a signal for controlling the driver amplifier 2 and the high-frequency amplifier 3 to be turned on during transmission and being turned off during reception, and the input transmission / reception switching control 21 is a signal for switching the input / reception switching unit 9 between transmission and reception. The LNA control signal 22 is a signal for controlling the low noise wave amplifier 8 to be turned off during transmission and turned on during reception. The internal clock 19 is a reference signal for counting time when generating the timing of these signals. For example, the input / reception switching control signal 21 is counted by the digital logic circuit 11 at the rising edge of the transmission / reception switching signal 18 and is output at the rising edge of the second clock. As can be seen from FIG. 3, since the external clock 16 and the internal clock 19 operate continuously regardless of the transmission time and the reception time, harmonic noise is generated from the edge of the clock. Therefore, as shown in FIG. 4, the high-frequency noise is mixed into the received RF signal at the time of reception, so that the sensitivity of the transmission / reception module is reduced.
[0012]
Next, the control timing of the transmitting / receiving module according to the first embodiment will be described with reference to FIG. In the figure, the point different from the timing chart of the transmission / reception module of FIG. 3 is that the external clock 6 stops when the control data 7 ends and the observation time comes. This is stopped by an external control system. However, for this transmission / reception module, after the control data transfer is completed, no inconvenience occurs. As a result, harmonics of the external clock at 8 MHz intervals as shown in the spectrum of FIG. 4 are not generated in the received RF signal. The difference from the timing chart of the conventional transmission / reception module is that the internal clock is lost at the time when the internal clock control signal 25 stops, that is, during the reception time. At the time of reception, only the low-noise-wave amplifier 8 is operating. In addition, there is no need for gate control, input / receive switching, and the like, so that no inconvenience occurs. Therefore, harmonics of the internal clock at intervals of 20 MHz appearing in the spectrum of FIG. 4 do not occur.
[0013]
As described above, according to the first embodiment, the oscillator that generates the internal clock is operated only during transmission, and the operation is controlled using the internal clock control signal given from outside so that the operation of the oscillator is stopped during reception. In addition, since the operation of the external clock is stopped during reception, it is possible to suppress all generation of harmonics caused by the internal clock and the external clock during reception and to remove unnecessary digital noise from the received RF signal. Thus, an effect of realizing a transmission / reception module with high sensitivity can be obtained.
[0014]
【The invention's effect】
As described above, according to the present invention, a high-frequency amplifier for transmission, a low-noise amplifier for reception, a phase shifter for determining the phase of a transmission / reception signal, an input / reception switch for switching between transmission and reception, and the like during transmission and reception are provided. The timing of various control signals to be controlled at the time is synchronized with an external clock for transfer of control data, externally given control data for setting the phase shifter phase, and a transmission / reception switching signal which is the center of control for switching between transmission and reception. In a pulse radar transmission / reception module created using an internal clock generated by an oscillator, an oscillator that generates an internal clock is operated only at the time of transmission, and externally controlled so that the operation of the oscillator is stopped at the time of reception. Since the operation of the external clock is sometimes stopped, the generation of all harmonics due to the internal clock and the external clock is suppressed. , It is possible to remove unwanted digital noise from the received RF signal, the effect of improving the sensitivity of the transceiver module can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a circuit configuration of a transmission / reception module for a pulse radar according to a first embodiment of the present invention.
FIG. 2 is a timing chart showing a control operation according to the first embodiment of the present invention.
FIG. 3 is a timing chart showing a control operation of a conventional transmitting / receiving module.
FIG. 4 is an explanatory diagram showing a spectrum of a received RF signal by a conventional transmitting / receiving module.
[Explanation of symbols]
Reference Signs List 1 input / receive switch, 2 driver amplifier, 3 high frequency amplifier, 4 circulator, 5 directional coupler, 6 transmission detector, 7 limiter, 8 low noise wave amplifier, 9 phase shifter, 10 crystal oscillator, 11 digital logic circuit , 12 power supply, 16 external clock, 19 internal clock, 26 module control circuit.

Claims

送信信号を増幅する第１増幅器と、
受信信号を増幅する第２増幅器と、
送信信号および／または受信信号の位相を調整する移相器と、
第１クロック、第２クロックおよび制御データが入力され、前記第２クロックに同期して前記制御データを受信すると共に、前記制御データに基づいて前記移相器を制御し、前記第１クロックに基づいて前記第１増幅器および前記第２増幅器を制御するデジタルロジック回路とを備え、
第１および／または前記第２クロックは、前記第２増幅器による受信信号の増幅中に停止することを特徴とする送受信モジュール。A first amplifier for amplifying a transmission signal;
A second amplifier for amplifying the received signal;
A phase shifter for adjusting the phase of the transmission signal and / or the reception signal;
A first clock, a second clock, and control data are input, the control data is received in synchronization with the second clock, and the phase shifter is controlled based on the control data. A digital logic circuit controlling the first amplifier and the second amplifier.
The transmission / reception module according to claim 1, wherein the first and / or second clock stops during amplification of a reception signal by the second amplifier.

第１期間中に送信信号を増幅する第１増幅器と、
第２期間中に受信信号を増幅する第２増幅器と、
第１期間中に送信信号の位相を調整し、第２期間中に受信信号の位相を調整する移相器と、
第１期間中にクロック信号を発生し、第２期間中にクロック信号の発生を停止する発振器と、
第１期間中に、前記発振器が発生するクロック信号に基づいて、前記第１増幅器をオフからオンにする第１制御、前記第１増幅器をオンからオフにする第２制御、前記第２増幅器をオンからオフにする第３制御、前記第２増幅器をオフからオンにする第４制御、および前記移相器を制御する第５制御を行い、第２期間中にこれら第１から第５の制御を行わないデジタルロジック回路とを備え、
前記発振器に第１期間と第２期間の切り替えタイミングを指示する制御信号を入力することを特徴とする送受信モジュール。A first amplifier for amplifying a transmission signal during a first period;
A second amplifier for amplifying the received signal during a second period;
A phase shifter that adjusts a phase of a transmission signal during a first period and adjusts a phase of a reception signal during a second period;
An oscillator that generates a clock signal during a first period and stops generating a clock signal during a second period;
During a first period, based on a clock signal generated by the oscillator, a first control for turning the first amplifier on from off, a second control for turning the first amplifier off from on, and the second amplifier A third control for turning on from off, a fourth control for turning on the second amplifier from off, and a fifth control for controlling the phase shifter are performed, and the first to fifth controls are performed during the second period. And a digital logic circuit that does not perform
A transmission / reception module, wherein a control signal for instructing a switching timing between a first period and a second period is input to the oscillator.