JP2004327977A

JP2004327977A - 薄膜トランジスタ及びその作製方法

Info

Publication number: JP2004327977A
Application number: JP2004111955A
Authority: JP
Inventors: Tetsuji Yamaguchi; 哲司山口; Kengo Akimoto; 健吾秋元; Hiroki Kayoiji; 浩樹通地; Toru Takayama; 徹高山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-04-11
Filing date: 2004-04-06
Publication date: 2004-11-18

Abstract

【課題】本発明は、ガラスの膨張、収縮がパターニングのアライメントずれの問題を引き起こさずに、界面準位低減、固定電荷低減といったゲート絶縁膜の特性向上を目的とした加熱処理を可能とする薄膜トランジスタの作製方法を提供することを課題とする。
【解決手段】本発明の薄膜トランジスタの作製方法は、素子分離していない半導体膜の上に少なくともゲート絶縁膜を成膜した状態で加熱処理を行い、ゲート絶縁膜と半導体膜を同時に素子構造に分離し、露出した半導体膜の側面を覆う絶縁膜を形成し、半導体膜とゲート電極との短絡を防ぐことを特徴としている。加熱処理後にゲート絶縁膜と半導体膜を同時に素子形状に加工するため、加熱時のガラス基板の膨張、収縮がパターニングのアライメントずれに影響を及ぼさないことを特徴としている。
【選択図】図１

Description

本発明は、歪み点の低い基板上に形成する電界効果型トランジスタに代表される半導体素子及びその作製方法、前記半導体素子を含む半導体集積回路及びその作製方法に関し、特にガラス等の基板の歪み点を超えた温度でゲート絶縁膜に熱処理を施す薄膜トランジスタ及びその作製方法に関する。

近年、ガラスや石英といった光を透過する絶縁性基板上に画素や駆動回路の他、ＣＰＵ、メモリ等の論理回路を内蔵したシステムオンパネルの開発が注目されている。駆動回路や論理回路には高速動作が要求され、その実現のためにはスイッチング速度の速い薄膜トランジスタ（以下、ＴＦＴともいう。）を作製することが求められる。ＴＦＴのスイッチング速度の高速化には結晶欠陥の少ない半導体膜を活性層として用いることやゲート絶縁膜の薄膜化、ゲート長の縮小に代表されるトランジスタサイズの縮小が効果的である。

ゲート絶縁膜に要求される特性としては、薄膜中の欠陥が少ない、固定電荷を含まない、半導体膜との界面準位が低い、低リーク電流であること等が挙げられる。しかしながら、ゲート絶縁膜の膜厚の減少に伴いゲートリーク電流は増加してしまう傾向にある。またゲート絶縁膜の薄膜化を行うためには、ゲートリーク電流を抑制できるような緻密なゲート絶縁膜が要求されている。ゲート絶縁膜を薄膜化すると低電圧駆動が可能であり、高い駆動周波数に対しても応答のよい電界効果半導体装置を得ることができる（例えば、特許文献１参照）。
特開平６−１８８４２１公報

ガラスなどの透明絶縁基板上に珪素膜を形成し、該珪素膜を用いて集積回路を作製する場合、単結晶珪素基板を利用した大規模集積回路で培われた製造技術をそのまま転用することは不可能であった。それは集積回路を作製するための珪素膜（多結晶珪素膜等）の結晶性の問題のみでなく、集積回路が形成される基板であるガラス等の耐熱性の点からプロセス温度の制限がなされてしまうためであった。

緻密で電気的適正に優れたゲート絶縁膜はＣＶＤ法で形成することが可能であるが、膜形成温度を７５０℃以上とする必要があった。プラズマＣＶＤ法は低温で膜形成が可能であるが、膜がプラズマ中の荷電粒子により損傷を受け、欠陥やピンホールが出来やすいということが問題であった。また膜形成温度が５００℃以下の場合、水素が膜中に含まれ、膜の安定性が低下してしまう。これに対し、高周波スパッタリング法は、水素の混入のない薄膜を形成することが可能である。しかしＣＶＤ法と比較して高周波スパッタリング法では一般的にゲート絶縁膜として利用するほどの緻密な膜は得られなかった。

論理演算回路用の素子として必須であるスイッチング速度の速いＴＦＴを作製するため、又高集積化を図るためには素子寸法の微細化は益々必要とされている。そのためには高品質なゲート絶縁膜を形成することは必要不可欠である。高品質なゲート絶縁膜を形成するため、成膜したゲート絶縁膜の加熱処理をすることが望まれる。しかし、歪み点を超えるような温度を与えた前後で、膨張、収縮を生じてしまうガラス等の基板では、該基板上に形成された膜をパターニングする際にアライメントずれが起きる問題があるため、該基板の歪み点以上の温度でゲート絶縁膜に加熱処理を施すことは困難である。

一般的に、ガラス基板上へＴＦＴを作製する工程について、図７を用いて説明する。図７（Ｅ）〜（Ｈ）は上面図であり、図７（Ａ）〜（Ｄ）はそれぞれ上面図における破線Ａ-Ｂ、破線Ｂ-Ｃに沿った断面図である。図７では、特に、半導体膜形成、素子分離からゲート電極作製までの工程を述べる。

まず、絶縁性基板１０に下地膜１１と半導体膜１２を形成する（図７（Ａ）、（Ｅ））。次に、半導体膜１２を島状に加工することによりトランジスタ作製領域１３、トランジスタ作製領域１４に素子分離する（図７（Ｂ）、（Ｆ））。続いて、ゲート絶縁膜１５および導電性膜１６を成膜する（図７（Ｃ）、（Ｇ））。最後に、導電性膜１６をパターニングしゲート電極１８を形成する（図７（Ｄ）、（Ｈ））。なお、ゲート電極１８を形成する際のエッチングによって、ゲート絶縁膜１５のゲート電極１８と重ならない領域がエッチングされ、ゲート絶縁膜１７となる。

上記のように、半導体膜１２を島状に素子分離した後に、ゲート絶縁膜１５及び導電性膜１６を形成し、その後、ゲート電極１８の位置を島状の半導体膜、即ち、トランジスタ形成領域１３、１４に合わせ、導電性膜１６のパターニングを行って、トランジスタを形成する。この方法では、半導体膜１２を島状形状に加工した後のプロセス温度の上限は、パターニング時のアライメントずれによる不良を生じないように、基板のシュリンク量を考慮して決定される。

本発明は、ガラス等の基板の膨張、収縮によるパターニングのアライメントずれの問題を引き起こさずに、界面準位低減、固定電荷低減といったゲート絶縁膜の特性向上を目的とした加熱処理を可能とした薄膜トランジスタ及びその作製方法を提供することを課題とする。

本発明は、絶縁基板上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状の半導体膜の側面に形成された絶縁材料でなるサイドウォールと、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記サイドウォールを介して前記島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタである。

本発明は、絶縁基板上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状の半導体膜及び前記島状のゲート絶縁膜の側面に形成された絶縁材料でなるサイドウォールと、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記サイドウォールを介して前記島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタである。

本発明は、絶縁表面上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記島状の半導体膜の側面は絶縁化され、前記ゲート電極は、前記絶縁化された島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタである。

本発明は、絶縁基板上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状の半導体膜及び前記島状のゲート絶縁膜の側面と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うようにパターニングされた絶縁膜と、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記島状の半導体膜及び前記島状のゲート絶縁膜の側面と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うようにパターニングされた絶縁膜を介して、前記島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタである。

本発明は、絶縁基板上に半導体膜を形成し、前記半導体膜上に第１の絶縁膜を形成し、前記半導体膜と前記第１の絶縁膜とを加熱処理し、当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜とを形成し、前記島状のゲート絶縁膜上に第２の絶縁膜を形成し、前記第２の絶縁膜を異方性エッチングして、前記島状の半導体膜の側面及び前記島状のゲート絶縁膜の側面を覆うサイドウォールを自己整合的に形成し、前記サイドウォールを形成した後、前記島状のゲート絶縁膜上に導電性膜を形成し、前記導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法である。

本発明は、絶縁基板上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記半導体膜と前記絶縁膜とを加熱処理し、当該加熱処理の後、同一のレジストマスクを用いて前記半導体膜と前記絶縁膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜とを形成し、前記レジストマスクを除去せずに、前記島状の半導体膜の側面に酸素または窒素を添加し前記半導体膜の側面を絶縁化させ、その後、前記島状のゲート絶縁膜上に導電性膜を形成し、前記導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法である。

本発明は、絶縁基板上に半導体膜を形成し、前記半導体膜上に第１の絶縁膜を形成し、前記半導体膜と前記第１の絶縁膜とを加熱処理し、当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜とを形成し、前記島状のゲート絶縁膜上に第２の絶縁膜を形成し、前記島状の半導体膜及び前記島状のゲート絶縁膜の端部と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うように、前記第２の絶縁膜をパターニングし、その後、前記島状のゲート絶縁膜上に導電性膜を形成し、前記導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法である。

本発明は、絶縁基板上に半導体膜を形成し、前記半導体膜上に第１の絶縁膜を形成し、前記第１の絶縁膜上に第１の導電性膜を形成し、前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを加熱処理し、当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜と島状の第１の導電性膜とを形成し、前記島状の第１の導電性膜上に第２の絶縁膜を形成し、前記第２の絶縁膜を異方性エッチングして、前記島状の半導体膜の側面、前記島状のゲート絶縁膜の側面及び前記島状の第１の導電性膜の側面を覆うサイドウォールを自己整合的に形成し、前記サイドウォールを形成した後、前記島状の第１の導電性膜上に第２の導電性膜を形成し、前記島状の第１の導電性膜及び前記第２の導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法である。

本発明は、絶縁基板上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶縁膜上に第１の導電性膜を形成し、前記半導体膜と前記絶縁膜と前記第１の導電性膜とを加熱処理し、当該加熱処理の後、同一のレジストマスクを用いて、前記半導体膜と前記絶縁膜と前記第１の導電性膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜と島状の第１の導電性膜とを形成し、前記レジストマスクを除去せずに、前記島状の半導体膜の側面に酸素または窒素を添加し前記半導体膜の側面を絶縁化させ、その後、前記島状の第１の導電性膜上に第２の導電性膜を形成し、前記島状の第１の導電性膜及び前記第２の導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法である。

本発明は、絶縁基板上に半導体膜を形成し、前記半導体膜上に第１の絶縁膜を形成し、前記絶縁膜上に第１の導電性膜を形成し、前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを加熱処理し、当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜と島状の第１の導電性膜とを形成し、前記島状の第１の導電性膜上に第２の絶縁膜を形成し、前記島状の半導体膜、前記島状のゲート絶縁膜及び前記島状の第１の導電性膜の端部と前記島状の第１の導電性膜の上面の周辺部のみとを覆うように、前記第２の絶縁膜をパターニングし、その後、前記島状のゲート絶縁膜上に第２の導電性膜を形成し、前記第１の導電性膜及び前記第２の導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法である。

本発明の薄膜トランジスタの作製方法は、素子分離していない半導体膜の上に少なくともゲート絶縁膜を成膜した状態で加熱処理を行い、当該加熱処理の後、ゲート絶縁膜と半導体膜を同一のフォトマスクを用いて素子構造に分離し、露出した半導体膜の側面を覆う絶縁膜を形成し、その後、前記ゲート絶縁膜上にゲート電極を形成することを特徴としている。加熱処理後にゲート絶縁膜と半導体膜とを同時にパターニングし素子形状に加工するため、加熱処理時におけるガラス等の基板の膨張、収縮がパターニングのアライメントずれに影響を及ぼさないようにすることができる。ゲート絶縁膜と半導体膜とを同時にパターニングし素子形状に加工した状態では、半導体膜の側面が露出している。そこで、ゲート絶縁膜上にゲート電極等の電極や配線を形成する前に半導体膜の側面を覆う絶縁膜を形成することを特徴としている。こうして、素子構造に加工された半導体膜とゲート絶縁膜上に形成される電極や配線との間の短絡を防ぐ。

本発明において、薄膜トランジスタが形成される絶縁性基板としては、その種類は問わず、ゲート絶縁膜に施す加熱処理温度６００〜８００℃よりも低い歪み点を有する基板を用いるときに効果的である。

また本発明では素子分離されていない半導体膜とゲート絶縁膜との積層膜に同時に加熱処理を施すが、加熱処理ではファーネスまたはＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）を用いても構わない。ＲＴＡ処理では、ガス加熱、ランプ加熱のいずれを用いることもできる。好ましくは前記積層膜上に、ゲート電極の少なくとも一部を形成するための導電性膜まで形成した状態でランプ加熱処理を施すとよい。赤外領域に放射スペクトルのピークを持つハロゲンランプを用いた場合、当該導電性膜が放射光を有効に吸収し、効率よくゲート絶縁膜を加熱できるのみならず、ゲート絶縁膜と当該導電性膜との界面も加熱処理することができ、ゲート電極とゲート絶縁膜界面に起因したリーク電流の低減といった特性の向上が可能になる。

半導体膜とゲート絶縁膜とを含んだ積層膜を同時に素子分離した場合、半導体膜の側面が露出する。そのため、続けてゲート電極を形成するための導電性膜を形成した場合、半導体膜側面がゲート電極と短絡してしまうことになる。特に、素子分離された半導体膜の外へゲート電極を引き回す部分と半導体膜の側面とが短絡してしまう。そこで半導体膜の側面を覆う絶縁膜が必要になる。この半導体膜の側面を覆う絶縁膜は、パターニングされた半導体膜とゲート絶縁膜との上に基板全面を覆う絶縁膜を形成し、該絶縁膜を異方性エッチングし、セルフアラインでサイドウォール状に加工して形成することができる。また、半導体膜の側面を覆う絶縁膜の他の作製方法としては、低温で半導体膜側面を絶縁化する方法や、半導体膜及びゲート絶縁膜の側面とゲート絶縁膜の上面の周辺部のみとを覆うように絶縁膜をパターニング形成する方法がある。集積化を視野に入れた場合、半導体膜の側面を覆う絶縁膜は、セルフアラインで形成する方が位置合わせのずれも無いため精度良く形成することができるので、サイドウオール状に形成する方法や低温で半導体側面を絶縁化する方法で作製するのが好ましい。こうして、目的とする半導体膜の側面にだけ絶縁膜が形成される。

上記構成を有する本発明により、従来ではガラス等の基板のシュリンクのためにパターニング時のアライメントずれが問題となる７００℃という温度であっても、パターニング時のアライメント不良を問題とせずゲート絶縁膜に加熱処理を加えることができる。

本発明では、ガラス等の基板の歪み点を超える７００℃といった温度で、ゲート絶縁膜への加熱処理を施すことができるため、薄膜トランジスタにおいて、界面準位が低減し、固定電荷が減少し、ゲートリーク電流が低減し、電界効果移動度、サブスレショルド係数などが良好となり、連続動作における特性の経時変化が低減し、製造歩留まりを向上させや特性ばらつきを低減することができる。

本発明により、従来ではガラス等の基板のシュリンクのためにパターニング時のアライメントが問題となる７００℃という温度であっても、パターニング時のアライメント不良を問題とせずゲート絶縁膜に加熱処理を加えることができる。

このようなガラスの歪み点を超える７００℃といったゲート絶縁膜への加熱処理を施すことにより、薄膜トランジスタにおいて、界面準位が低減、固定電荷が減少、ゲートリーク電流が低減し、電界効果移動度、サブスレショルド係数などが良好となり、連続動作におけるトランジスタ特性の経時変化が低減し、製造歩留まりを向上させ、特性ばらつきを低減することができる。

（実施の形態１）
本実施の形態において適用可能な基板には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板等が挙げられる。代表的にはコーニング社製の１７３７ガラス基板（歪み点６６７℃）、旭硝子社製のＡＮ１００（歪み点６７０℃）などが適用可能であるが、勿論他の同様な基板であれば特段の限定はない。

上記基板を用いて、図１（Ａ）、（Ｅ）に示すように、ガラス基板２０上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜（ＳｉＯ_xＮ_y）等の絶縁膜から成る第１無機絶縁体層２１を形成する。第１無機絶縁体層２１の代表的な例は２層構造を有し、ＳｉＨ₄、ＮＨ₃、およびＮ₂Ｏを反応ガスとしてプラズマＣＶＤ法により成膜される第１酸化窒化珪素膜５０ｎｍ、ＳｉＨ₄およびＮ₂Ｏを反応ガスとしてプラズマＣＶＤ法により成膜される第２酸化窒化珪素膜を１００ｎｍ積層形成する構造である。

ＴＦＴの活性層とする結晶性半導体膜２２は、第１無機絶縁体層２１上に形成した非晶質半導体膜を結晶化して得る。結晶性半導体膜２２として、結晶性珪素膜等を用いることができる。非晶質半導体膜の厚さは当該非晶質半導体膜を結晶化して得られる結晶性半導体膜２２の厚さが２０ｎｍ乃至６０ｎｍとなる範囲で選択される。ＴＦＴの活性層とする結晶性半導体膜２２の膜厚の上限値はＴＦＴのチャネル領域において完全空乏型として動作させるため最大値であり、この膜厚の下限値はプロセス上の制約であり、結晶性半導体膜２２のエッチング工程において、結晶性半導体膜２２のみを選択的に加工する場合に必要な最小値として決めている。

結晶性半導体膜２２の上にゲート絶縁膜２３を形成する。ゲート絶縁膜２３としてはＳｉターゲットを利用しＡｒ、Ｏ₂を用いた反応性スパッタリング法によって成膜した酸化珪素膜、ＳｉＨ₄、ＮＨ₃、およびＮ₂Ｏを反応ガスとしたＣＶＤによる成膜される酸化窒化珪素膜などを利用することができる。もちろんゲート絶縁膜２３としては珪素化合物に限らず、比誘電率が酸化珪素よりも大きく実効的にゲート絶縁膜の薄膜化の効果がえられる高誘電率金属酸化物を用いてもよい。実効的な膜厚とは、実際の膜厚ｔと、基準となる膜材料、例えば酸化珪素等の比誘電率ｋ₁と実際の膜材料の比誘電率ｋ₂との比ｋ₁／ｋ₂と、の積ｔ・ｋ₁／ｋ₂で表現することができる。なおゲート絶縁膜２３の膜厚はスケーリング則およびプロセス上のマージンから設定され、ここではゲート長０．３５μｍ〜２．５μｍのＴＦＴを作製するためにゲート絶縁膜２３の厚さを２０ｎｍ〜８０ｎｍとした。

つぎにゲート絶縁膜２３上に、第１の導電性膜２４を形成する。第１の導電性膜２４は窒化タンタル膜を１０〜５０ｎｍの膜厚だけ、Ｔａターゲットを利用しＡｒ、Ｎ₂ガスを用いた反応性スパッタリングによって形成する。もちろん第１の導電性膜２４はタンタル化合物以外にも、他の導電性膜を用いてもよい。ただし第１の導電性膜２４は、波長が１μｍ程度の光を吸収する材料であり、さらに後に形成する第２の導電性膜３４とエッチングにおいて選択比を十分にとることができる材料であることが望ましい。

その後、図１（Ｂ）、（Ｆ）に示すように、結晶性半導体膜２２、ゲート絶縁膜２３、第１の導電性膜２４に加熱処理を施す。加熱処理としては瞬間的に昇温および降温ができるＲＴＡ処理を用いる。ＲＴＡ処理では１０秒〜１２０秒の間に６００℃〜８００℃まで昇温し、６００℃〜８００℃において３０秒〜１８０秒間加熱処理を施す。なおＲＴＡ処理の方式としては、加熱ガスを用いたガス加熱方式とランプの放射によるランプ加熱方式とがある。ガス加熱方式の場合はガスによりガラス基板２０自体が加熱されてゲート絶縁膜２３の加熱処理が可能である。しかしランプ加熱方式では、一般に昇温効率が著しく悪い。それは、一般的なハロゲンランプでは１μｍ程度に放射スペクトルのピークがあり、このような波長領域の光をガラス基板２０は十分吸収しないため、ガラス基板２０自体が加熱されにくいためである。本実施の形態では、第１の導電性膜２４である窒化タンタル膜が波長が１μｍ程度の光を吸収するため、窒化タンタル膜を吸収層としてゲート絶縁膜２３への熱伝導が生じ、ゲート絶縁膜２３の加熱処理を効率よく行うことができる。なおこの加熱処理はガラスの歪み点を越える温度で行われ、ガラス基板２０のシュリンクが生じるが、当該加熱処理を行うときにはまだ結晶性半導体膜２２を素子形状に加工していないため、その後の工程で当該シュリンクによるパターニング不良は生じない。

つぎに図１（Ｃ）、（Ｇ）に示すように、結晶性半導体膜２２、ゲート絶縁膜２３、および第１の導電性膜２４を同一のフォトマスクを用いて一括で島状にエッチングする。エッチング方法としては例えばＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法が適用できる。エッチングガスとしては窒化タンタル膜よりなる第１の導電性膜２４のエッチングではＣＦ₄とＣｌ₂の混合ガスを用いることが可能である。酸化珪素膜よりなるゲート絶縁膜２３のエッチングにはＣＨＦ₃ガスを利用でき、結晶性珪素膜よりなる結晶性半導体膜２２のエッチングにはＣＦ₄およびＯ₂の混合ガスを用いることができる。こうして、島状に加工された結晶性半導体膜２５、結晶性半導体膜２８と、島状に加工されたゲート絶縁膜２６、ゲート絶縁膜２９と、島状に加工された第１の導電性膜２７、第１の導電性膜３０とを形成する。

つぎに図１（Ｄ）、（Ｈ）のようにガラス基板２０全面を覆う絶縁膜３１を形成し、露出した結晶性半導体膜２５および結晶性半導体膜２８の側面を覆う。絶縁膜３１としては等方的に成長する減圧ＣＶＤ法を用いて５００ｎｍ〜１．５μｍの膜厚で成膜した酸化珪素膜を用いた。なお絶縁膜３１としては絶縁膜であれば良く、酸化珪素膜に限定されず窒化珪素膜、酸化窒化珪素膜も勿論利用できる。

その後、ガラス基板２０側に所定のバイアス電圧を加えて酸化珪素膜よりなる絶縁膜３１を異方性エッチングすることで図２（Ａ）、（Ｆ）のように、結晶性半導体膜２５、結晶性半導体膜２８の側面及びゲート絶縁膜２６、ゲート絶縁膜２９の側面を覆うサイドウォール３２、サイドウォール３３が形成できる。結晶性半導体膜２５、結晶性半導体膜２８の側面を覆う部分におけるサイドウォール３２、サイドウォール３３の当該側面に垂直な方向の実効的な厚さを、ゲート絶縁膜２６、ゲート絶縁膜２９の実効的な厚さ以上とする。例えば、ゲート絶縁膜２６、ゲート絶縁膜２９とサイドウォール３２、サイドウォール３３が共に酸化珪素膜でなる場合、結晶性半導体膜２５、結晶性半導体膜２８の側面を覆う部分におけるサイドウォール３２、サイドウォール３３の当該側面に垂直な方向の厚さを、ゲート絶縁膜２６、ゲート絶縁膜２９の厚さである２０ｎｍ〜８０ｎｍ以上とする。こうして、素子分離された半導体膜の外へゲート電極を引き回す部分と結晶性半導体膜２５、結晶性半導体膜２８の側面との間での短絡、電流リークを抑制することができる。

つぎに図２（Ｂ）、（Ｇ）に示す第２の導電性膜３４を形成する。本実施の形態では第２の導電性膜３４として３００ｎｍ〜５００ｎｍの膜厚のタングステン膜を用いた。第２の導電性膜３４としてはタングステン膜に限定されず導電性膜であれば構わない。ただし第２の導電性膜３４は、第１の導電性膜２４とエッチングにおける選択比を十分にとることのできる材料を用いることが望ましい。

さらに図２（Ｃ）、（Ｈ）のように第１の導電性膜２４と第２の導電性膜３４とをエッチングし、ゲート電極の形状に加工された、窒化タンタルよりなる第１の導電層３７、第１の導電層４０とタングステンよりなる第２の導電層３８とを得る。ここでは第１の導電層３７、第１の導電層４０と第２の導電層３８の端部に異なる傾斜角をつけた構造を作製している。端部に異なる傾斜角を有する第１の導電層３７、第１の導電層４０と第２の導電層３８は、第１の導電性膜２４と第２の導電性膜３４とを２段階でエッチングにし形成される。第１段階のエッチングでは、ＣＦ₄とＣｌ₂とＯ₂の混合ガスをエッチングガスとして利用しガラス基板２０に所定の電圧を印加することで、タングステンと窒化タンタルとの両方を同時にエッチングし、端部に同じ傾斜角を持たせたタングステンよりなる層と窒化タンタルよりなる層とを作製する。次に第２段階のエッチングでは、前記第１段階のエッチングの条件においてエッチングガスをＳＦ₆とＣｌ₂とＯ₂に変更し、所定のバイアス電圧をガラス基板２０に印加してタングステンよりなる層のみを異方的にエッチングする。こうして、端部に異なる傾斜角を有する第１の導電層３７、第１の導電層４０と第２の導電層３８とが形成される。なお、第１の導電層３７、第１の導電層４０と第２の導電層３８とをエッチングする過程で、ゲート絶縁膜２６、ゲート絶縁膜２９とサイドウォール３２、サイドウォール３３もエッチングされ、ゲート絶縁膜３６、ゲート絶縁膜３９とサイドウォール３５ａ、サイドウォール３５ｂとなる。

つぎに所望の量の不純物ドーピングを行う。図２（Ｄ）、（Ｉ）の４１、４４はそれぞれ高濃度のｎ型またはｐ型不純物がドーピングされたソースまたはドレインとなり、４２、４５はゲート電極の一部である第１の導電層３７、第１の導電層４０の端部を介してドーピングが行われるためソースまたはドレイン４１、ソースまたはドレイン４４よりも低濃度でｎ型不純物が添加されたドーピング領域（ＧａｔｅＯｖｅｒｌａｐｅｄＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）となり、４３及び４６はチャネル領域になる。

その後、図２（Ｅ）、（Ｊ）に示すように、絶縁膜５１として水素を含有する酸化窒化珪素膜をプラズマＣＶＤ法により１００ｎｍの膜厚で形成し、４１０℃の熱処理を加えて結晶性半導体膜２５、結晶性半導体膜２８及びゲート絶縁膜３６、ゲート絶縁膜３９の水素化処理を行う。さらに層間絶縁膜５２として酸化珪素膜をＣＶＤ法により４００〜６００ｎｍの膜厚で形成する。なお層間絶縁膜５２としてはリンガラス（ＰＳＧ）、ボロンガラス（ＢＳＧ）、リンボロンガラス（ＰＢＳＧ）などが適用可能である。層間絶縁膜５２としては、他にもポーラス膜や、有機樹脂系のアクリル、テフロン（登録商標）といった低誘電率膜を用いることも可能である。つぎにバリア膜５３としてスパッタ法で窒化珪素膜を１００ｎｍの膜厚で形成する。次いで、バリヤ膜５３、層間絶縁膜５２、絶縁膜５１及びゲート絶縁膜３６、ゲート絶縁膜３９をエッチングし、ソースまたはドレイン４１、ソースまたはドレイン４４に達するコンタクト部を形成した後に、配線４７、配線４８、配線４９、配線５０を形成する。配線４７〜５０としては膜厚６０ｎｍのチタン膜、膜厚４０ｎｍの窒化チタン膜、膜厚３００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層構造を用いる。ただし勿論、配線４７〜５０の構造はこれに限らずアルミニウムの代わりに銅を利用することもできる。配線４７〜５０においてアルミニウム膜に接する膜はチタン窒化物に限定されずタンタル窒化物、タングステン窒化物などを用いることもできる。

（実施の形態２）
実施の形態１において図１（Ｃ）、（Ｇ）のように島状に加工された結晶性半導体膜２５、結晶性半導体膜２８、ゲート絶縁膜２６、ゲート絶縁膜２９および第１の導電性膜２７、第１の導電性膜３０を５００℃でオゾンを用いて酸化する。こうして、図３（Ａ）、（Ｃ）に示すように、露出した結晶性半導体膜２５、結晶性半導体膜２８側面に酸化膜を形成し、当該酸化膜の実効的な厚さをゲート絶縁膜２６、ゲート絶縁膜２９の実効的な厚さ以上とすることで、その後に形成するゲート電極と結晶性半導体膜２５、結晶性半導体膜２８側面との短絡を防止することができる。なお、結晶性半導体膜２５、結晶性半導体膜２８側面に形成される絶縁膜としては、酸化膜、窒化膜、酸化窒化膜などを適用することが可能である。酸化方法としては、オゾンガスを用いる方法の他に、酸素を含んだプラズマを用いてプラズマ酸化することも可能である。また、酸化方法としてオゾン水による洗浄を行ってもよく、このとき紫外光をガラス基板２０表面に照射すると効率よく酸化を行うことができる。窒化方法としては、窒素ガスを含んだプラズマを用いたプラズマ窒化を利用できる。また島状の結晶性半導体膜２５、結晶性半導体膜２８、ゲート絶縁膜２６、ゲート絶縁膜２９および第１の導電性膜２７、第１の導電性膜３０をパターニングする際に用いたレジストマスクを残したままで、酸素または窒素をドーピングすることにより、結晶性半導体膜２５、結晶性半導体膜２８の側面だけを選択的に絶縁体膜化することも可能である。

（実施の形態３）
実施の形態１において図１（Ｃ）、（Ｇ）のようにように島状に加工された結晶性半導体膜２５、結晶性半導体膜２８、ゲート絶縁膜２６、ゲート絶縁膜２９および第１の導電性膜２７、第１の導電性膜３０形成後に、結晶性半導体膜２５、結晶性半導体膜２８、ゲート絶縁膜２６、ゲート絶縁膜２９を覆うように、ガラス基板２０全面に絶縁膜を形成する。絶縁膜としてはＣＶＤ法によって５０〜１００ｎｍの膜厚で形成された酸化珪素膜を用いる。もちろん当該絶縁膜はＣＶＤ法による酸化珪素膜に限らず、窒化珪素膜、酸化窒化珪素膜等を用いることも可能である。成膜方法もＣＶＤ法に限らずスパッタ法等を用いることもできる。その後、図３（Ｂ）、（Ｄ）に示すように絶縁膜のパターニングを行い、絶縁層５４〜５７を形成する。絶縁層５４〜５７は、島状の結晶性半導体膜２５、結晶性半導体膜２８の少なくとも後に形成されるゲート電極と重なる領域における側面を覆う形状とし、当該絶縁層５４〜５７の実効的な厚さをゲート絶縁膜２６、ゲート絶縁膜２９の実効的な厚さ以上とすることで、結晶性半導体膜２５、結晶性半導体膜２８とその後に形成されるゲート電極との短絡を防止することができる。

実施の形態１〜３により作製される代表的な薄膜トランジスタを用いて表示装置を作製した場合の断面構造について説明する。

上述の実施の形態に示した作製工程により、駆動回路部及び画素部に配置されるＴＦＴを絶縁表面を有する基板５００上に形成する。その後（図４（Ａ））、駆動用ＴＦＴ５１３の配線５０７と電気的に接続されるように、透明導電膜からなる第１の電極５０１を形成する。透明導電膜としては仕事関数の大きい材質を用いて作製することが望ましく、一例としては、酸化インジウムと酸化スズの化合物（ＩＴＯ）、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム、窒化チタンなどが挙げられる。本実施例では第１の電極５０１として、スパッタリング法で、０．１μｍの膜厚のＩＴＯ膜を形成した。

本実施例では、配線５０７を形成後、該配線５０７に電気的に接続されるように透明導電膜を形成する方法を示したが、他の方法で形成してもよい。例えば、透明導電膜を形成し、該透明導電膜をパターン加工して第１の電極を形成した後、該第１の電極に電気的に接続されるようにＴＦＴの配線５０７を形成してもよい。また、ＴＦＴの配線５０７を形成した後、配線５０７上に絶縁膜を形成し、その後配線５０７に達するように絶縁膜にコンタクトホールを開口する。そして、当該コンタクトホールによって配線５０７と電気的に接続されるように透明導電膜を形成してもよい。

次いで、第１の電極５０１の端面を覆うように絶縁膜５０４を形成する。絶縁膜５０４を形成する材料は特に限定されず、無機又は有機の材料で形成することができる。絶縁膜５０４を感光性の有機物を用いて形成すると、絶縁膜５０４に設けた開口部の形状が、該絶縁膜５０４上に蒸着される発光層の段切れなどを起こしにくいものとなるため好ましい。即ち、絶縁膜５０４に設けた開口部の形状を、発光層の成膜面の傾きが連続的に変化するようななだらかな曲面形状とできるため、発光層のカバレッジが良くなり、発光層の断切れを防止することができる。これにより、発光素子の断線による陽極と陰極との短絡が低減する。また、発光層が部分的に薄くなることを防止でき、発光層における局部的な電界の集中を防ぐことができる。絶縁膜５０４を形成する感光性の有機物としては、感光性ポリイミド樹脂、感光性アクリル等を用いることができる。例えば、絶縁膜５０４の材料としてネガ型の感光性樹脂を用いた場合、第１の電極５０１の上面に接する絶縁膜５０４の上端部の形状を、絶縁膜５０４の上面と絶縁膜５０４の上端部との接線の下方の曲率中心を有し第１の曲率半径により決まる曲面状となり、絶縁膜５０４の下端部の形状を、第１の電極５０１と絶縁膜５０４の下端部との接線の上方に曲率中心を有し第２の曲率半径により決まる曲面状となるように形成することができる。第１及び第２の曲率半径は、０．２μｍ〜３μｍ、また前記開口部の壁面の第１の電極５０１に対する角度は３５°以上とすることが好ましい。

次いで、ＰＶＡ（ポリビニルアルコール）系の多孔質体を用いて拭い、ゴミ等の除去を行う。本実施例では、ＰＶＡの多孔質体を用いた拭浄により、ＩＴＯでなる第１の電極５０１や絶縁膜５０４をエッチングしたときに発生する微粉（ゴミ）の除去を行った。

次いで、第１の電極５０１と接するように発光層５０２を形成する。発光層５０２は、蒸着法や塗布法（スピンコート法、インクジェット法など）により形成される。本実施例では、蒸着源を移動させながら蒸着を行う方法を用いた。この方法では、蒸着源に入れられた発光層５０２の材料である有機化合物は抵抗加熱により予め気化されており、気化された有機化合物が蒸着源からガラス基板２０の方向に飛散するのを防止するシャッターが設けられている。蒸着時において、シャッターを開くことによって気化された有機化合物は上方に飛散し、メタルマスクに設けられた開口部を通ってガラス基板２０上に蒸着され、発光層５０２が形成された。

なお、発光層５０２の蒸着前の処理として、全体にＰＥＤＯＴを塗布し、ベークを行ってもよい。このとき、ＰＥＤＯＴは第１の電極５０１であるＩＴＯとの濡れ性が良くないため、一旦ＰＥＤＯＴを塗布後、水洗し、再度ＰＥＤＯＴを塗布することが好ましい。こうしてＰＥＤＯＴを塗布した後、常圧で加熱を行って水分を飛ばしてから、減圧雰囲気で加熱を行う。

発光素子を構成する第１及び第２の電極間に設けられる一つ又は複数の層を総称して発光層（発光材料を含む層）５０２とよぶが、発光層５０２は、低分子系有機化合物材料、高分子系有機化合物材料、或いは、両者を適宣組み合わせて形成することが可能である。また、電子輸送性材料と正孔輸送性材料を適宜混合させた混合層、又はそれぞれの接合界面に混合領域を形成した混合接合を形成しても良い。また、有機系の材料のほかに無機系の発光材料を使用しても良い。さらに、発光層５０２の積層構造も特に限定されず、低分子材料からなる層を積層した構造、高分子材料からなる層と低分子材料からなる層とを積層した構造でもよい。

続いて発光層５０２上に、第２の電極５０３を形成する。第２の電極５０３は、仕事関数の小さい金属（Ｌｉ、Ｍｇ、Ｃｓ）を含む薄膜、Ｌｉ、Ｍｇ等を含む薄膜上に積層した透明導電膜との積層膜で形成する。膜厚は陰極として作用するように適宜設定すればよいが、０．０１〜１μｍ程度の厚さに公知の方法（電子ビーム蒸着法など）で形成する。但し、電子ビーム蒸着法を用いる場合、加速電圧が高すぎると放射線を発生し、ＴＦＴにダメージを与えてしまう。しかし、加速電圧が低すぎても成膜速度が下がり、生産性が低下する。そのため、第２の電極５０３を陰極として作用しうる膜厚より過剰には成膜しないようにする。第２の電極５０３が薄いと、成膜速度が遅くても生産性に大きな影響は現れない。しかしながら、陰極の膜厚が薄いことで高抵抗化してしまう問題も発生する。この問題は、陰極上に低抵抗金属であるＡｌなどを抵抗加熱蒸着やスパッタリング法などで形成し、積層構造とすることで解決する。本実施例では、第２の電極５０３として電子ビーム蒸着法でＡｌ-Ｌｉを０．１μｍの厚さで形成した。

次に、絶縁膜５０４及び第２の電極５０３上に、保護膜５０５を成膜する。保護膜５０５は、水分や酸素などの発光素子５０６の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、ＤＬＣ膜、窒化炭素膜、ＲＦスパッタリング法で形成された窒化珪素膜等を用いるのが望ましい。またその膜厚は、１０〜２００ｎｍ程度とするのが望ましい。本実施例では、スパッタリング法を用いて、窒化珪素膜を１００ｎｍの厚さで形成した。

これまでの工程において形成された、第１の電極５０１、発光層５０２及び第２の電極５０３の積層体が発光素子５０６に相当する。第１の電極５０１は陽極、第２の電極５０３は陰極に相当する。本発明では、発光素子５０６の励起状態には一重項励起と三重項励起があるが、発光はどちらの励起状態を経てもよい。

図４（Ｂ）には発光素子を用いた表示装置における一画素の上面図を示す。図４（Ｂ）には、画素電極５０１まで形成した状態を示す。図４（Ｂ）の上面図において、Ａ-Ｂ-Ｃに対応した断面図が図５（Ａ）に相当する。また図４（Ｃ）は、図４（Ｂ）に対応した一画素の回路図を示す。図４（Ｂ）、（Ｃ）において、５０８はソース線、５０９はゲート線、５１０は電源線、５１１は容量素子、５０１は第１の電極（画素電極）、５１２はスイッチング用ＴＦＴ、５１３は駆動用ＴＦＴに相当する。

本実施例では基板５００側から発光素子５０６から発せられる光を取り出す、所謂下面出射を行う場合を示した。しかし、基板５００とは反対の方向から光を取り出す、所謂上面出射を行うようにしてもよい。その場合、第１の電極５０１を陰極、第２の電極５０３を陽極に相当するように形成し、さらに第２の電極５０３は透明材料で形成するとよい。また、駆動用ＴＦＴ５１３はＮチャネル型ＴＦＴで形成することが好ましい。なお、駆動用ＴＦＴ５１３の導電型は適宜変更しても構わないが、容量素子５１１は該駆動用ＴＦＴ５１３のゲート・ソース間電圧を保持するように配置する。なお本実施例では、本発明の薄膜トランジスタと発光素子を用いた発光装置の場合を示したが、本発明を液晶表示装置などの他の表示装置に適用することもできる。

本実施例は、上記の実施の形態と自由に組み合わせることができる。

本発明の実施例について、図５を用いて説明する。図５（Ａ）は、ＴＦＴが形成された基板をシーリング材によって封止することによって形成された表示パネルの上面図であり、図５（Ｂ）は図５（Ａ）のＢ-Ｂ'における断面図、図５（Ｃ）、（Ｄ）は図５（Ａ）のＡ-Ａ'における断面図である。なお図５（Ｃ）はＴＦＴが形成された基板の方向に光を発する下面出射を行う表示パネル、図５（Ｄ）はＴＦＴが形成された基板とは反対の方向に光を発する上面出射を行う表示パネルの断面図である。

図５（Ａ）〜（Ｄ）において、基板６０１上には、画素部（表示部）６０２、該画素部６０２を囲むように設けられた信号線駆動回路６０３、走査線駆動回路６０４ａ、走査線駆動回路６０４ｂが配置され、これらを囲むようにしてシール材６０６が設けられている。画素部６０２の構造については、上述の実施例１で示した構成等を用いることが可能である。シール材６０６としては、ガラス材、金属材、セラミックス材、プラスチック材が用いられる。このシール材６０６は、信号線駆動回路６０３、走査線駆動回路６０４ａ、走査線駆動回路６０４ｂの一部に重畳させて設けても良い。

図５（Ｃ）に示した表示パネルでは、シール材６０６を接着層として用いてシーリング材６０７が設けられ、基板６０１、シール材６０６及びシーリング材６０７によって密閉空間６０８が形成される。シーリング材６０７には予め凹部の中に吸湿剤６０９が設けられ、上記密閉空間６０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材６１０で覆われている。カバー材６１０は空気や水分は通すが、吸湿剤６０９は通さない。なお、密閉空間６０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。

また図５（Ｄ）の表示パネルでは、シール材６０６を接着層として用いて透明な対向基板６２１が設けられ、基板６０１、対向基板６２１及びシール材６０６によって密閉空間６２２が形成される。対向基板６２１には、カラーフィルタ６２０と該カラーフィルタを保護する保護膜６２３が設けられる。画素部６０２に配置された発光素子から発せられる光は、該カラーフィルタ６２０を介して外部に放出され、表示パネルでは多色表示を行う。密閉空間６２２は、不活性な樹脂もしくは液体などで充填される。なお、多色表示を行う際には、発光層がＲＧＢの各々の色を発するように設定するか、白色発光をする発光層を設けた画素を配置しカラーフィルタや色変換層を用いるように設定してもよい。

基板６０１上には、信号線駆動回路６０３及び走査線駆動回路６０４ａ、走査線駆動回路６０４ｂに信号を伝達するための入力端子部６１１が設けられ、該入力端子部６１１へはＦＰＣ６１２を介してビデオ信号等のデータ信号が伝達される。入力端子部６１１の断面は、図５（Ｂ）に示す通りであり、走査線もしくは信号線と同時に形成された配線からなる入力配線６１３とＦＰＣ６１２側に設けられた配線６１５とを、導電体６１６を分散させた樹脂６１７を用いて電気的に接続してある。なお、導電体６１６としては、球状の高分子化合物に金もしくは銀のメッキ処理を施したものを用いれば良い。

本実施例では、発光素子を用いた発光パネルに本発明を適用した例を示したが、液晶表示素子を用いた液晶パネルに本発明を適用してもよい。

本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

本発明が適用される電子機器として、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話等）、記録媒体を備えた画像再生装置などが挙げられる。それらの電子機器の具体例を図６に示す。

図６（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図６（Ｂ）はディジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。

図６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。

図６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。

図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ２４０３、表示部Ｂ２４０４に適用することができる。

図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用することができる。

図６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等、接眼部２６１０を含む。本発明は、表示部２６０２に適用することができる。

図６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器には、上記の実施の形態、実施例と自由に組み合わせることができる。

本発明の薄膜トランジスタの作製工程を説明する図。本発明の薄膜トランジスタの作製工程を説明する図。本発明の薄膜トランジスタの作製工程を説明する図。本発明による表示パネルの画素構成を説明する図。本発明による表示パネルの構成を説明する図。本発明による電子機器の構成を説明する図。半導体膜をゲート絶縁膜を形成する前に素子分離する従来の薄膜トランジスタの作製工程を説明する図。

符号の説明

１０絶縁性基板
１１下地膜
１２半導体膜
１３トランジスタ作製領域
１４トランジスタ作製領域
１５ゲート絶縁膜
１６導電性膜
１７ゲート絶縁膜
１８ゲート電極
２０ガラス基板
２１第１無機絶縁体層
２２結晶性半導体膜
２３ゲート絶縁膜
２４第１の導電性膜
２５結晶性半導体膜
２６ゲート絶縁膜
２７第１の導電性膜
２８結晶性半導体膜
２９ゲート絶縁膜
３０第１の導電性膜
３１絶縁膜
３２サイドウォール
３３サイドウォール
３４第２の導電性膜
３５ａサイドウォール
３５ｂサイドウォール
３６ゲート絶縁膜
３７第１の導電層
３８第２の導電層
３９ゲート絶縁膜
４０第１の導電層
４１ソースまたはドレイン
４２ゲート電極
４３チャネル領域
４４ソースまたはドレイン
４５ゲート電極
４６チャネル領域
４７配線
４８配線
４９配線
５０配線
５１絶縁膜
５２層間絶縁膜
５３バリア膜
５４絶縁層
５５絶縁層
５６絶縁層
５７絶縁層
５００基板
５０１第１の電極
５０２発光層
５０３第２の電極
５０４絶縁膜
５０５保護膜
５０６発光素子
５０７配線
５０８ソース線
５０９ゲート線
５１０電源線
５１１容量素子
５１２スイッチング用ＴＦＴ
５１３駆動用ＴＦＴ
６０１基板
６０２画素部
６０３信号線駆動回路
６０４ａ走査線駆動回路
６０４ｂ走査線駆動回路
６０６シール材
６０７シーリング材
６０８密閉空間
６０９吸湿剤
６１０カバー材
６１１入力端子部
６１２ＦＰＣ
６１３入力配線
６１５配線
６１６導電体
６１７樹脂
６２０カラーフィルタ
６２１対向基板
６２２密閉空間
６２３保護膜
２００１筐体
２００２支持台
２００３表示部
２００４スピーカー部
２００５ビデオ入力端子
２１０１本体
２１０２表示部
２１０３受像部
２１０４操作キー
２１０５外部接続ポート
２１０６シャッター
２２０１本体
２２０２筐体
２２０３表示部
２２０４キーボード
２２０５外部接続ポート
２２０６ポインティングマウス
２３０１本体
２３０２表示部
２３０３スイッチ
２３０４操作キー
２３０５赤外線ポート
２４０１本体
２４０２筐体
２４０３表示部Ａ
２４０４表示部Ｂ
２４０５記録媒体読込部
２４０６操作キー
２４０７スピーカー部
２５０１本体
２５０２表示部
２５０３アーム部
２６０１本体
２６０２表示部
２６０３筐体
２６０４外部接続ポート
２６０５リモコン受信部
２６０６受像部
２６０７バッテリー
２６０８音声入力部
２６０９操作キー
２７０１本体
２７０２筐体
２７０３表示部
２７０４音声入力部
２７０５音声出力部
２７０６操作キー
２７０７外部接続ポート
２７０８アンテナ

Claims

絶縁基板上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状の半導体膜の側面に形成された絶縁材料でなるサイドウォールと、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記サイドウォールを介して前記島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタ。
絶縁基板上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状の半導体膜及び前記島状のゲート絶縁膜の側面に形成された絶縁材料でなるサイドウォールと、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記サイドウォールを介して前記島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタ。
絶縁表面上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記島状の半導体膜の側面は絶縁化され、前記ゲート電極は、前記絶縁化された島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタ。
絶縁基板上に、同一のフォトマスクを用いてパターニングされた島状の半導体膜及び島状のゲート絶縁膜と、前記島状の半導体膜及び前記島状のゲート絶縁膜の側面と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うようにパターニングされた絶縁膜と、前記島状のゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記島状の半導体膜及び前記島状のゲート絶縁膜の側面と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うようにパターニングされた絶縁膜を介して、前記島状の半導体膜の側面と重なっていることを特徴とする薄膜トランジスタ。
請求項１または請求項２において、
前記島状の半導体膜の側面を覆う部分における前記サイドウォールの当該側面に垂直な方向の実効的な厚さを、前記島状のゲート絶縁膜の実効的な厚さ以上とすることを特徴とする薄膜トランジスタ。
請求項３において、
前記島状の半導体膜の側面の絶縁化した部分の当該側面に垂直な方向の実効的な厚さを、前記島状のゲート絶縁膜の実効的な厚さ以上とすることを特徴とする薄膜トランジスタ。
請求項４において、
前記島状の半導体膜及び前記島状のゲート絶縁膜の側面と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うようにパターニングされた絶縁膜の実効的な厚さを、前記島状のゲート絶縁膜の実効的な厚さ以上とすることを特徴とする薄膜トランジスタ。
絶縁基板上に半導体膜を形成し、
前記半導体膜上に第１の絶縁膜を形成し、
前記半導体膜と前記第１の絶縁膜とを加熱処理し、
当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜とを形成し、
前記島状のゲート絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜を異方性エッチングして、前記島状の半導体膜の側面及び前記島状のゲート絶縁膜の側面を覆うサイドウォールを自己整合的に形成し、
前記サイドウォールを形成した後、前記島状のゲート絶縁膜上に導電性膜を形成し、
前記導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
絶縁基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記半導体膜と前記絶縁膜とを加熱処理し、
当該加熱処理の後、同一のレジストマスクを用いて前記半導体膜と前記絶縁膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜とを形成し、
前記レジストマスクを除去せずに、前記島状の半導体膜の側面に酸素または窒素を添加し前記半導体膜の側面を絶縁化させ、
その後、前記島状のゲート絶縁膜上に導電性膜を形成し、
前記導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
絶縁基板上に半導体膜を形成し、
前記半導体膜上に第１の絶縁膜を形成し、
前記半導体膜と前記第１の絶縁膜とを加熱処理し、
当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜とを形成し、
前記島状のゲート絶縁膜上に第２の絶縁膜を形成し、
前記島状の半導体膜及び前記島状のゲート絶縁膜の端部と前記島状のゲート絶縁膜の上面の周辺部のみとを覆うように、前記第２の絶縁膜をパターニングし、
その後、前記島状のゲート絶縁膜上に導電性膜を形成し、
前記導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
絶縁基板上に半導体膜を形成し、
前記半導体膜上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第１の導電性膜を形成し、
前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを加熱処理し、
当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜と島状の第１の導電性膜とを形成し、
前記島状の第１の導電性膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜を異方性エッチングして、前記島状の半導体膜の側面、前記島状のゲート絶縁膜の側面及び前記島状の第１の導電性膜の側面を覆うサイドウォールを自己整合的に形成し、
前記サイドウォールを形成した後、前記島状の第１の導電性膜上に第２の導電性膜を形成し、
前記島状の第１の導電性膜及び前記第２の導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
絶縁基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に第１の導電性膜を形成し、
前記半導体膜と前記絶縁膜と前記第１の導電性膜とを加熱処理し、
当該加熱処理の後、同一のレジストマスクを用いて、前記半導体膜と前記絶縁膜と前記第１の導電性膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜と島状の第１の導電性膜とを形成し、
前記レジストマスクを除去せずに、前記島状の半導体膜の側面に酸素または窒素を添加し前記半導体膜の側面を絶縁化させ、
その後、前記島状の第１の導電性膜上に第２の導電性膜を形成し、
前記島状の第１の導電性膜及び前記第２の導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
絶縁基板上に半導体膜を形成し、
前記半導体膜上に第１の絶縁膜を形成し、
前記絶縁膜上に第１の導電性膜を形成し、
前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを加熱処理し、
当該加熱処理の後、同一のフォトマスクを用いて前記半導体膜と前記第１の絶縁膜と前記第１の導電性膜とを島状にパターニングして、島状の半導体膜と島状のゲート絶縁膜と島状の第１の導電性膜とを形成し、
前記島状の第１の導電性膜上に第２の絶縁膜を形成し、
前記島状の半導体膜、前記島状のゲート絶縁膜及び前記島状の第１の導電性膜の端部と前記島状の第１の導電性膜の上面の周辺部のみとを覆うように、前記第２の絶縁膜をパターニングし、
その後、前記島状のゲート絶縁膜上に第２の導電性膜を形成し、
前記第１の導電性膜及び前記第２の導電性膜をパターニングしてゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
請求項８、請求項１０、請求項１１、請求項１３のいずれか一項において、
前記半導体膜と前記第１の絶縁膜の前記加熱処理は、６００〜８００℃で行うことを特徴とする薄膜トランジスタの作製方法。
請求項９または請求項１２において、
前記半導体膜と前記絶縁膜の前記加熱処理は、６００〜８００℃で行うことを特徴とする薄膜トランジスタの作製方法。
請求項１４または請求項１５において、
前記絶縁基板の歪み点は、６００℃以下であることを特徴とする薄膜トランジスタの作製方法。
請求項８乃至請求項１６のいずれか一項において、
前記ゲート電極は、前記島状の半導体膜の外へ引き回されていることを特徴とする薄膜トランジスタの作製方法。