JP2004327946A

JP2004327946A - High frequency inductor having low inductance and low inductance variation and its manufacturing method

Info

Publication number: JP2004327946A
Application number: JP2003124632A
Authority: JP
Inventors: Sang-Hyun Woo; 相 ▲絃▼ 寓; Koto Lee; 光斗李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-04-30
Filing date: 2003-04-30
Publication date: 2004-11-18

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency inductor having low inductance and low inductance variation in an RF unit for a wireless communication terminal. <P>SOLUTION: The inductor in the RF unit comprises a first inductor means which is for electrically connecting an RF chip prepared over a substrate at a predetermined distance and the substrate, and surrounded by a low-loss dielectric substance; and a second inductor means which connects the first inductor means to the RF chip. This inductor minimizes substrate loss, provides high-fidelity and increases self-resonant frequency. It is excellent in reproductivity of inductor in repeating processes and can minimize the change in the inductor value. Flip-chip bonding is adopted to reduce the chip size remarkably in comparison with wire bonding. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は無線通信端末機のＲＦ部に備えられたインダクタに係り、特にインダクタンス値が低く、その値の変化が少ないインダクタに関する。
【０００２】
【従来の技術】
現在の無線通信端末機は初期の製品に比べて軽薄短小化されており、消費電力と製品コストも大幅に低減されている。それにも拘わらず、無線通信端末機の大きさ、消費電力及び製造コストを低減することは依然として良質の無線通信端末機の製造に際してまず最初に取り組むべき課題となっている。
【０００３】
このような課題の解決方案として無線通信端末機のＲＦ端をワンチップ（ｏｎｅｃｈｉｐ）化する方法がある。この方法では、無線通信端末機のＲＦ端を構成する電子素子の大きさ、特にチップ内部に含まれたインダクタの小型化が何より重要である。その上、インダクタの忠実度（Ｑ−ｆａｃｔｏｒ）を高く保ちつつインダクタンスを安定に保つことが重要である。
【０００４】
無線通信端末機のＲＦ端に使われるインダクタはほとんどが螺旋状インダクタあるいはボンドワイヤーインダクタである。
【０００５】
従来の技術による螺旋状インダクタは、図１に示すように平面上で金属線を螺旋状に数回巻いたものであって、その一端は入力端子１０に、他端は出力端子１２に各々連結される。参照番号１６は、寄生キャパシタを示す。
【０００６】
図１の等価回路である図２を参照すれば、インダクタの入力端子１０と出力端子１２との間に金属線１８が形成されており、金属線１８に第１寄生キャパシタ２２が存在する。そして、金属線１８と基板２０との間に第２寄生キャパシタ２４が存在する。
【０００７】
このような第１及び第２寄生キャパシタ２２、２４によりインダクタの自己共振周波数（ｓｅｌｆ−ｒｅｓｏｎａｎｔｆｒｅｑｕｅｎｃｙ：ＳＲＦ）が低くなって忠実度も低くなる。特に、基板２０がシリコン基板である場合、入力端子１０に流入する入力信号が前記基板２０に漏れるために、基板損失が大きくなる。
【０００８】
一方、ボンドワイヤーよりなるインダクタはベアチップ（図示せず）を前記基板上にパッケージする時に用いるワイヤーを用いてインダクタを具現したものであって、忠実度が大きく、低い値のインダクタを作ることができる。しかし、パッケージのための占有面積が広いので、ＲＦチップ全体の面積が広くなってしまうとともに、工程によってワイヤーの形状及び長さが少しずつ変わるので、インダクタンスも少しずつ変わってしまう。
【０００９】
インダクタンスの低いインダクタが必要な場合、たとえインダクタンス変化量が少なくてもその影響は大きく現れるが、無線通信端末機の低雑音増幅器（ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ：ＬＮＡ）の場合がこれに該当する。即ち、無線通信端末機のＬＮＡの入力インピーダンスは最初のトランジスタのソースインダクタにより決定されるが、その値は周波数が高くなればなるほど小さくなることが要求される。例えば、無線ＬＡＮＵＳＩＩバンド（５．７２５−５．８２５ＧＨｚ）のＬＮＡにおいてソースインダクタは主にボンドワイヤーが使われるが、その値は約０．５ｎＨである。この場合、工程上の変化によって前記ソースインダクタのインダクタンス値は約０．１ｎＨの誤差を有する。しかし、この誤差によって入力反射は１０ｄＢ以上悪化する。このような結果はＬＮＡを設計するにあたって大きな問題となる。
【００１０】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、前記問題点を改善するためのものであって、基板損失による忠実度の低下、及び寄生キャパシタによる自己共振周波数（ＳＲＦ）の低下を防止して、インダクタンスが小さく、かつインダクタンスの変化を最小化し、ＲＦチップ面積を大幅に低減できる無線通信端末機のＲＦ部に備えられたインダクタを提供することである。
【００１１】
本発明が解決しようとする他の技術的課題は、前記のようなインダクタの製造方法を提供するところにある。
【００１２】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は、基板と所定間隔をおいて前記基板上に備えられるＲＦチップを前記基板と電気的に連結するように備えられたものであって低損失誘電物質で取り囲まれた第１インダクタ手段と、前記第１インダクタ手段と前記ＲＦチップとを連結する第２インダクタ手段と、を備えることを特徴とする無線通信端末機のＲＦ部に備えられたインダクタを提供する。
【００１３】
前記第１インダクタ手段は、導電性プラグであり、導電性プラグの一端は前記基板に連結され、他端は前記第２インダクタ手段に連結されている。前記導電性プラグの他端と接触する前記第２インダクタ手段はフリップチップバンプである。
【００１４】
前記低損失誘電物質と前記基板間に前記導電性プラグを取り囲む導電性接着膜をさらに備えることができる。また、前記導電性プラグは第３インダクタ手段を通じて前記基板と連結することができる。第３インダクタ手段は、フリップチップバンプとすることができる。
【００１５】
前記第３インダクタ手段と前記基板との間にまたは／及びフリップチップバンプと前記導電性プラグとの間に導電性接着膜がさらに備えられている。
【００１６】
前記他の技術的課題を達成するために本発明は、基板上に低損失の層間誘電体膜を形成する第１段階と、前記層間誘電体膜に前記層間誘電体膜を貫通して前記基板と連結される第１インダクタ手段を形成する第２段階と、前記層間誘電体膜上に所定間隔をおいてＲＦチップを形成するが、前記第１インダクタ手段及び前記ＲＦチップのパッド領域と連結される第２インダクタ手段を介して形成する第３段階と、を含むことを特徴とするインダクタの製造方法を提供する。
【００１７】
前記第２段階は、前記層間誘電体膜に前記基板が露出されるコンタクトホールを形成する段階と、前記コンタクトホールに前記第１インダクタ手段として導電性プラグを充填する段階と、をさらに含む。
【００１８】
前記第３段階は、前記ＲＦチップのパッド領域上にフリップチップボンディングのためのバンプを形成する段階と、前記バンプが前記導電性プラグと１対１に対応すべく前記ＲＦチップを整列する段階と、所定の温度及び圧力で前記基板及び前記ＲＦチップを圧着して両者をボンディングする段階と、をさらに含む。
【００１９】
本発明の他の実施例によれば、前記第３段階は、前記層間誘電体膜上に前記導電性プラグと接触するバンプを形成する段階と、前記ＲＦチップのパッド領域が前記バンプと１対１に対応すべく前記ＲＦチップを整列する段階と、所定の温度及び圧力で前記基板及び前記ＲＦチップを圧着して両者をフリップチップボンディングする段階と、をさらに含む。
【００２０】
一方、前記他の技術的課題を達成するために本発明は、貫通する第１インダクタ手段を含む低誘電率の層間誘電体膜を形成する第１段階と、基板と前記第１インダクタ手段とを連結する第２インダクタ手段を介して前記基板上に所定距離をおいて前記層間誘電体膜を位置させる第２段階と、前記層間誘電体膜上に所定距離をおいてＲＦチップを位置させるが、前記第１インダクタ手段と前記ＲＦチップのパッド領域とを連結する第３インダクタ手段を介して位置させる第３段階と、を含むことを特徴とするインダクタの製造方法を提供する。
【００２１】
前記第１段階は、第１基板上に前記層間誘電体膜を形成する段階と、前記層間誘電体膜に前記第１基板が露出されるコンタクトホールを形成する段階と、前記コンタクトホールに前記第１インダクタ手段で導電性プラグを充填する段階と、前記層間誘電体膜を前記第１基板から分離させる段階と、をさらに含む。
【００２２】
前記第２及び第３インダクタ手段はフリップチップバンプである。
【００２３】
前記第２段階は、前記ＲＦチップのパッド領域の間隔及び面積を考慮して前記基板上に前記フリップチップバンプを形成する段階と、前記導電性プラグと前記フリップチップバンプとが１対１に対応すべく前記層間誘電体膜を整列する段階と、所定の温度及び圧力で前記基板と前記層間誘電体膜を圧着してフリップチップボンディングする段階と、をさらに含む。
【００２４】
本発明の他の実施例によれば、前記第２段階は、前記層間誘電体膜の一面に前記導電性プラグと接触するフリップチップバンプを形成する段階と、所定の温度及び圧力で前記基板と前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含む。
【００２５】
また、前記第３段階は、前記ＲＦチップパッド領域上に前記フリップチップバンプを形成する段階と、前記フリップチップバンプと前記導電性プラグとが１対１に対応すべく前記ＲＦチップを整列する段階と、所定の温度及び圧力で前記ＲＦチップと前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含む。
【００２６】
前記基板と前記層間誘電体膜とをフリップチップボンディングする前に前記基板上に導電性接着膜を形成する。
【００２７】
このような本発明を用いれば、基板損失が極小化されるので、高い忠実度が得られ、自己共振周波数を高めることができる。そして、反復工程によるインダクタの再現性に優れてインダクタ値の変化を最小化することができる。また、フリップチップボンディングを適用してチップ全体サイズを減少することもできる。
【００２８】
【発明の実施の形態】
以下、本発明の実施例に係る無線通信端末機のＲＦ部に備えられたインダクタ及びその製造方法を添付した図面に基づいて詳細に説明する。図面中、層や領域の厚さは、説明の明確性のために誇張して示した。
【００２９】
まず、図３〜図８を参照しつつ、無線通信端末機のＲＦ部に備えられたインダクタについて説明する。図３は、本発明の第１実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面図である。図４は、図３に示したインダクタの一部とこれに対応する等価回路を示す。図５ないし図８は、それぞれ、本発明の第２ないし第５実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面を示す断面図である。
【００３０】
＜第１実施例＞
図３を参照し、本発明の第１実施例のインダクタについて説明する。図３に示すように、基板４０上に所定厚さの層間誘電体膜４２が形成されている。基板４０としては、印刷回路基板（ＰＣＢ）、セラミック基板、ガラス基板、シリコン基板などを使用することが可能であるが、チップのパッケージが可能であれば他の基板を用いても良い。層間誘電体膜４２は、誘電定数、導電率及び損失角が全て小さいものが望ましい。層間誘電体膜４２に基板４０を露出するコンタクトホール４４が形成されている。コンタクトホール４４は導電性プラグ４６で充填されている。導電性プラグ４６は第１インダクタ手段として用いられている。層間誘電体膜４２上に導電性プラグ４６の上部全面を覆うフリップチップバンプ４８ａが形成されている。フリップチップバンプ４８ａは第２インダクタ手段として用いられている。層間誘電体膜４２の表面から上方に所定間隔をおいて能動及び受動素子などを含むＲＦチップ５０が備えられている。ＲＦチップ５０は、パッドを有し、そのパッド（図示せず）と接触するフリップチップバンプ４８ａにより支持されている。フリップチップバンプ４８ａは層間誘電体膜４２とＲＦチップ５０との間で導電性プラグ４６とＲＦチップ５０のパッドとを連結する役割を担っている。
【００３１】
導電性プラグ４６とフリップチップバンプ４８ａはインダクタ成分だけでなく、抵抗成分とキャパシタ成分とを含んでいる。これは導電性プラグ４６とフリップチップバンプ４８ａとを等価回路として示した図４を参照することによってさらに明確になる。
【００３２】
図４の等価回路において第１抵抗Ｒ１及び第１インダクタＬ１はフリップチップバンプ４８ａによるものであって、キャパシタＣと並列に構成された第２抵抗Ｒ２及び第２インダクタＬ２はコンタクトホール４４に充填された導電性プラグ４６によるものである。そして、キャパシタＣは導電性プラグ４６、基板４０及び層間誘電体膜４２で構成されるキャパシタを示す。
【００３３】
＜第２実施例＞
図５を参照し、本発明の第２実施例のインダクタについて説明する。図５に示すように、基板４０上に導電性接着膜５２及び層間誘電体膜４２が順次に形成されている。導電性接着膜５２は基板４０と層間誘電体膜４２間の付着力を高めるためのものである。導電性接着膜５２及び層間誘電体膜４２に基板４０の所定領域が露出されるコンタクトホール４４が形成されており、コンタクトホール４４は導電性プラグ４６で充填されており、層間誘電体膜４２上で導電性プラグ４６の露出された全面はフリップチップバンプ４８ａと接触されている。フリップチップバンプ４８ａの上部はＲＦチップ５０のパッド領域と接触されている。フリップチップバンプ４８ａによってＲＦチップ５０と層間誘電体膜４２はフリップチップバンプ４８ａの高さに該当する距離だけ離隔されている。
【００３４】
＜第３実施例＞
図６を参照し、本発明の第３実施例のインダクタについて説明する。第３実施例は、層間誘電体膜４２の上下にフリップチップバンプが備えられたことを特徴とする。
【００３５】
具体的に、図６を参照すれば、基板４０上に第１フリップチップバンプ５４ａが形成されている。第１フリップチップバンプ５４ａを支持台として基板４０上に層間誘電体膜４２が形成されている。層間誘電体膜４２に第１フリップチップバンプ５４ａが露出されるコンタクトホール４４が形成されている。コンタクトホール４４は導電性プラグ４６で充填されている。層間誘電体膜４２上には導電性プラグ４６に接触されるフリップチップバンプ４８ａが形成されている。フリップチップバンプ４８ａを支持台として層間誘電体膜４２の上側にＲＦチップ５０が備えられている。
【００３６】
第３実施例において第１フリップチップバンプ５４ａはインダクタ手段として用いられている。
【００３７】
＜第４実施例＞
図７を参照し、本発明の第４実施例のインダクタについて説明する。図７に示すように、層間誘電体膜４２とフリップチップバンプ４８ａとの間に導電性プラグ４６の露出された全面と層間誘電体膜４２の全面とを覆う導電性接着膜５６が形成されている。この際、導電性接着膜５６は圧力が加えられる方向に電気的抵抗が低くなる非等方性導電性接着膜（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＡｄｈｅｓｉｖｅｆｉｌｍ）や等方性導電性接着膜（ＩｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＡｄｈｅｓｉｖｅｆｉｌｍ）、非導電性接着膜（ＮｏｎＣｏｎｄｕｃｔｉｖｅＡｄｈｅｓｉｖｅｆｉｌｍ）等であることが望ましい。即ち、導電性接着膜５６においてフリップチップバンプ４８ａにより押される部分５６ａは他の部分５６ｂに比べて電気的抵抗が低くなって電気的信号はフリップチップバンプ４８ａから導電性プラグ４６にのみ伝えられる。
【００３８】
＜第５実施例＞
図８を参照し、本発明の第５実施例のインダクタについて説明する。図８に示すように、第３実施例における基板４０と第１フリップチップバンプ５４ａ間に導電性接着膜５８が備えられた場合である。この場合の導電性接着膜５８は図７に示した第４実施例の導電性接着膜５６と同一であることが望ましい。
【００３９】
次いで、図９ないし図２２を参照し、前記本発明の実施例による無線通信端末機のＲＦ部に使われるインダクタに関する製造方法を説明する。
【００４０】
＜第１実施例＞
図９ないし図１３を参照し、本発明の第１実施例によるインダクタの製造方法を説明する。図９ないし図１３は、第１実施例によるインダクタの製造方法を段階別に示す断面図である。まず、図９に示すように基板４０上に層間誘電体膜４２を形成する。基板４０は印刷回路基板（ＰＣＢ）、セラミック基板、ガラス基板、シリコン基板等よりなることが望ましいが、パッケージ可能な他の基板を用いても良い。層間誘電体膜４２は誘電損失の低い誘電体膜よりなることが望ましい。
【００４１】
次いで、図１０に示すように層間誘電体膜４２に基板４０が露出されるコンタクトホール４４を形成する。このようなコンタクトホール４４を導電性プラグ４６で充填する（図１１）。この過程で結果物の表面を平坦化する。導電性プラグ４６は第１インダクタ手段として使用する。
【００４２】
一方、図１２に示すように、能動及び受動素子よりなる送信部及び受信部を含むＲＦチップ５０のパッド領域６０上にフリップチップボンディングのためのバンプ部材４８を形成する。このようなＲＦチップ５０をひっくり返した後、バンプ部材４８と導電性プラグ４６とが１対１に対応すべく整列し、図１３に示すようにＲＦチップ５０を基板４０にフリップチップボンディングする。このようにし、第１実施例によるインダクタが形成される。この過程でバンプ部材４８は所定の温度及び圧力を受けて溶融されてＲＦチップ５０のパッド領域６０と導電性プラグ４６との間にフリップチップバンプ４８ａが形成される。フリップチップバンプ４８ａは第２インダクタ手段として使用する。このようにして、ＲＦチップ５０の入出力端に必要な小さいインダクタンスを有するインダクタが形成される。
【００４３】
前述したようにバンプ部材４８と導電性プラグ４６とは１対１に対応するために、コンタクトホール４４の間隔及び直径はＲＦチップ５０のパッド領域６０の間隔及びバンプ部材４８の大きさを考慮して設定することが望ましい。
【００４４】
他の一方、バンプ部材４８を層間誘電体膜４２上に導電性プラグ４６と接触さるべく形成した後、ＲＦチップ５０のパッド領域６０がバンプ部材４８と１対１に対応すべくＲＦチップ５０を整列した後、所定の温度及び圧力でＲＦチップ５０及び基板４０を圧着させて両者をボンディングすることができる。
【００４５】
＜第２実施例＞
図１４ないし図１７を順次に参照しつつ、本発明の第２実施例によるインダクタの製造方法を説明する。図１４ないし図１７は、第２実施例によるインダクタの製造方法を段階別に示す断面図である。図１４ないし図１７を順次に参照すれば、基板４０上に導電性接着膜５２及び層間誘電体膜４２を順次に形成する（図１４）。導電性接着膜５２は層間誘電体膜４２と基板との付着力を高めるための物質層であって基板の配線と電気的に連結されうる。導電性接着膜５２及び層間誘電体膜４２に基板４０が露出されるコンタクトホール４４ａを形成する（図１５）。コンタクトホール４４ａを導電性プラグ４６で充填し、その結果物の表面を平坦にする（図１６）。図１７に示した後続工程は第１実施例と同一に進行する。このようにして、図５に示した第２実施例によるインダクタが形成される。
【００４６】
＜第３実施例＞
図１８ないし図２２を順次に参照しつつ、本発明の第３実施例によるインダクタの製造方法を説明する。図１８ないし図２２は、第３実施例によるインダクタの製造方法を段階別に示す断面図である。図１８に示すように、基板６２上に層間誘電体膜４２を形成する。層間誘電体膜４２に基板６２が露出されるコンタクトホール４４を形成する。コンタクトホール４４に導電性プラグ４６を充填する。導電性プラグ４６が充填された結果物の表面を平坦化する。以後、図１９に示すようにコンタクトホール４４が導電性プラグ４６で充填された層間誘電体膜４２を基板６２から分離する。分離された層間誘電体膜４２の一面上に導電性プラグ４６と接触する、望ましくは導電性プラグ４６の全面を覆うバンプ部材５４を形成する（図２０）。層間誘電体膜４２のバンプ部材５４が形成された面を基板４０に向けてバンプ５４を用いて両者をボンディングする。この過程でバンプ部材５４は所定の温度及び圧力を受け、その結果、基板４０と層間誘電体膜４２間に両者を連結する第１フリップチップバンプ５４ａが形成される（図２１）。基板４０とフリップチップボンディングされた層間誘電体膜４２上にＲＦチップ５０をフリップチップボンディングする過程は第１実施例と同一に進行する。このようにして、図６に示した本発明の第３実施例によるインダクタが形成される。この場合にインダクタは２つのフリップチップバンプ４８ａ、５４ａとこれらを連結する導電性プラグ４６とで構成される。
【００４７】
一方、図示しなかったが、図７及び図８に示した第４及び第５実施例によるインダクタの製造方法は、各々第１実施例によるインダクタの製造方法において導電性プラグ４６を含む層間誘電体膜４２とフリップチップバンプ４８ａ間に導電性接着膜５６を形成する工程を含み、第３実施例によるインダクタの製造方法において基板４０とフリップチップバンプ５４ａ間に導電性接着膜５８を形成する工程を含む点にその特徴がある。
【００４８】
他の一方、前記第５実施例によるインダクタの製造方法において層間誘電体膜４２及び導電性プラグ４６の露出された全面に導電性接着膜を形成した後、前記導電性接着膜にフリップチップバンプ４８ａを通じてＲＦチップ５０を形成する方法がさらにあり得る。
【００４９】
また、導電性接着膜形成工程を含む第２実施例に係るインダクタの製造方法において層間誘電体膜４２及び導電性プラグ４６の露出された全面に導電性接着膜を形成した後、前記導電性接着膜にフリップチップバンプ４８ａを通じてＲＦチップ５０を形成する方法がさらにあり得る。
【００５０】
【発明の効果】
前述したように、インダクタを構成する要素の１つである導電性プラグが誘電率及び導電率が低く、損失角の小さい誘電層により取り囲まれているために、基板損失が極小化される。その結果、高い忠実度が得られる。そして、寄生キャパシタのキャパシタンスが極めて小さいために、高い自己共振周波数が得られる。また、半導体製造工程を用いてフリップチップバンプと共に短い導電性プラグを再現性高く形成できるために、所望の小さいインダクタンスを有しつつその値の変化は最小化できるインダクタが得られる。また、フリップチップボンディングを用いるために、チップサイズをワイヤーボンディングを用いたチップの３０％以下に減らせる。
【００５１】
前記説明において多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものではなく、望ましい実施例を例示するものである。例えば、本発明が属する技術分野で当業者であれば新たなフリップチップバンプの形成工程を開発して本発明の実施例によるインダクタの製造方法に適用でき、層間誘電体膜４２をできるだけ誘電率の低い複数の誘電体膜で形成することもできる。また、コンタクトホール４４の形態も多様に変化させうる。例えば、本発明の実施例において説明したような一定した直径のコンタクトホールでなく、部分的にまたは順次的に異なる直径を有する階段型コンタクトホールを備え、ここにインダクタ要素として導電性プラグを充填しても良い。よって、本発明の範囲は特許請求の範囲に記載された技術的思想によってのみ決まるべきである。
【図面の簡単な説明】
【図１】従来の技術による螺旋状インダクタの平面図である。
【図２】図１に示す従来の技術によるインダクタの断面等価回路図である。
【図３】本発明の第１実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面を示す断面図である。
【図４】図３に示されたインダクタの一部とこれに相応する等価回路を示す図面である。
【図５】本発明の第２実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面を示す断面図である。
【図６】本発明の第３実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面を示す断面図である。
【図７】本発明の第４実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面を示す断面図である。
【図８】本発明の第５実施例による無線通信端末機のＲＦ部に備えられたインダクタの断面を示す断面図である。
【図９】本発明の第１実施例によるインダクタの製造方法における、基板上に層間誘電体膜を形成する工程を示す断面図である。
【図１０】本発明の第１実施例によるインダクタの製造方法における、層間誘電体膜に基板を露出させるコンタクトホールを形成する工程を示す断面図である。
【図１１】本発明の第１実施例によるインダクタの製造方法における、コンタクトホールを導電性プラグで充填する工程を示す断面図である。
【図１２】本発明の第１実施例によるインダクタの製造方法における、ＲＦチップのパッド領域部にフリップチップボンディングのためのバンプ部材を形成する工程を示す断面図である。
【図１３】本発明の第１実施例によるインダクタの製造方法における、ＲＦチップをフリップチップボンディングする工程を示す断面図である。
【図１４】本発明の第２実施例によるインダクタの製造方法における、基板上に導電性接着膜及び層間誘電体膜を順次形成する工程を示す断面図である。
【図１５】本発明の第２実施例によるインダクタの製造方法における、導電性接着膜及び層間誘電体膜に基板を露出させるためのコンタクトホールを形成する工程を示す断面図である。
【図１６】本発明の第２実施例によるインダクタの製造方法における、コンタクトホールを導電性プラグで充填し、その表面を平坦化する工程を示す断面図である。
【図１７】本発明の第２実施例によるインダクタの製造方法において、パッド領域部にバンプ部材を形成したＲＦチップを、図１６の表面にフリップチップボンディングした状態を示す断面図である。
【図１８】本発明の第３実施例によるインダクタの製造方法において、基板上に形成した層間誘電体膜に基板を露出させるコンタクトホールを形成し、導電性プラグを充填して、表面を平坦化した状態を示す断面図である。
【図１９】本発明の第３実施例によるインダクタの製造方法において、コンタクトホールに導電性プラグを充填した層間誘電体膜の基板から分離した状態を示す断面図である。
【図２０】本発明の第３実施例によるインダクタの製造方法において、図１９の層間誘電体膜の一面上にバンプ部材を形成した状態を示す断面図である。
【図２１】本発明の第３実施例によるインダクタの製造方法における、図２０に示す工程によって形成されたバンプ部材で層間誘電体膜を基板にボンディングした状態を示す断面図である。
【図２２】本発明の第３実施例によるインダクタの製造方法によって形成された無線通信端末機のＲＦ部に備えられたインダクタを示す断面図である。
【符号の説明】
４０基板
４２層間誘電体膜
４４コンタクトホール
４６導電性プラグ
４８ａフリップチップバンプ
５０ＲＦチップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inductor provided in an RF unit of a wireless communication terminal, and more particularly to an inductor having a low inductance value and a small change in the value.
[0002]
[Prior art]
Current wireless communication terminals are lighter, thinner and smaller than earlier products, and power consumption and product costs are also significantly reduced. Nevertheless, reducing the size, power consumption and manufacturing cost of a wireless communication terminal is still the first issue to be addressed when manufacturing a high quality wireless communication terminal.
[0003]
As a solution to such a problem, there is a method of making the RF end of the wireless communication terminal into one chip. In this method, the size of the electronic device constituting the RF end of the wireless communication terminal, particularly, the miniaturization of the inductor included in the chip is most important. In addition, it is important to keep the inductance stable while keeping the fidelity (Q-factor) of the inductor high.
[0004]
Most inductors used at the RF end of a wireless communication terminal are spiral inductors or bond wire inductors.
[0005]
The spiral inductor according to the prior art is formed by spirally winding a metal wire several times on a plane as shown in FIG. 1, one end of which is connected to the input terminal 10 and the other end of which is connected to the output terminal 12. Is done. Reference numeral 16 indicates a parasitic capacitor.
[0006]
Referring to FIG. 2, which is an equivalent circuit of FIG. 1, a metal line 18 is formed between an input terminal 10 and an output terminal 12 of an inductor, and a first parasitic capacitor 22 exists on the metal line 18. Then, a second parasitic capacitor 24 exists between the metal line 18 and the substrate 20.
[0007]
The first and second parasitic capacitors 22 and 24 lower the self-resonant frequency (SRF) of the inductor and lower the fidelity. In particular, when the substrate 20 is a silicon substrate, an input signal flowing into the input terminal 10 leaks to the substrate 20, so that the substrate loss increases.
[0008]
On the other hand, an inductor formed of a bond wire implements an inductor using a wire used when packaging a bare chip (not shown) on the substrate, and can produce an inductor with high fidelity and a low value. . However, since the area occupied by the package is large, the area of the entire RF chip is widened, and the shape and length of the wire are gradually changed depending on the process, so that the inductance is also slightly changed.
[0009]
When an inductor with a low inductance is required, the effect is significant even if the inductance change amount is small, but this corresponds to the case of a low noise amplifier (LNA) of a wireless communication terminal. That is, the input impedance of the LNA of the wireless communication terminal is determined by the source inductor of the first transistor, and its value is required to decrease as the frequency increases. For example, in an LNA of the wireless LAN USII band (5.725-5.825 GHz), a bond wire is mainly used as a source inductor, and its value is about 0.5 nH. In this case, the source inductor has an error of about 0.1 nH due to a process change. However, this error causes the input reflection to deteriorate by 10 dB or more. Such a result is a major problem in designing an LNA.
[0010]
[Problems to be solved by the invention]
The technical problem to be solved by the present invention is to solve the above problems, and is intended to prevent a decrease in fidelity due to substrate loss and a decrease in self-resonant frequency (SRF) due to a parasitic capacitor. An object of the present invention is to provide an inductor provided in an RF unit of a wireless communication terminal, which has a small inductance, minimizes a change in inductance, and can greatly reduce an RF chip area.
[0011]
Another technical problem to be solved by the present invention is to provide a method for manufacturing the above-described inductor.
[0012]
[Means for Solving the Problems]
In order to achieve the above technical object, the present invention provides a low-loss dielectric material, wherein an RF chip provided on a substrate is electrically connected to the substrate at a predetermined distance from the substrate. And a second inductor unit for connecting the first inductor unit and the RF chip. The inductor provided in the RF unit of the wireless communication terminal is provided. I do.
[0013]
The first inductor means is a conductive plug, one end of the conductive plug is connected to the substrate, and the other end is connected to the second inductor means. The second inductor means in contact with the other end of the conductive plug is a flip chip bump.
[0014]
A conductive adhesive layer surrounding the conductive plug may be further provided between the low-loss dielectric material and the substrate. The conductive plug may be connected to the substrate through a third inductor. The third inductor means may be a flip chip bump.
[0015]
A conductive adhesive film may be further provided between the third inductor means and the substrate or / and between a flip chip bump and the conductive plug.
[0016]
In order to achieve the other technical object, the present invention provides a first step of forming a low-loss inter-layer dielectric film on a substrate, and a step of penetrating the inter-layer dielectric film through the inter-layer dielectric film. A second step of forming first inductor means connected to the first inductor means, and forming an RF chip at a predetermined interval on the interlayer dielectric film, wherein the first chip means is connected to the pad area of the first inductor means and the RF chip. And a third step of forming via a second inductor means.
[0017]
The second step may further include forming a contact hole in the interlayer dielectric film where the substrate is exposed, and filling the contact hole with a conductive plug as the first inductor means.
[0018]
Forming a bump for flip-chip bonding on a pad region of the RF chip; and aligning the RF chip such that the bump corresponds to the conductive plug one-to-one. Pressing the substrate and the RF chip at a predetermined temperature and pressure to bond them together.
[0019]
According to another embodiment of the present invention, the third step includes forming a bump in contact with the conductive plug on the interlayer dielectric film, and the pad area of the RF chip is paired with the bump. The method further includes the steps of aligning the RF chip to correspond to step 1, and pressing the substrate and the RF chip at a predetermined temperature and pressure to perform flip chip bonding.
[0020]
On the other hand, in order to achieve the other technical problem, the present invention provides a first step of forming a low dielectric constant interlayer dielectric film including a penetrating first inductor means, and a substrate and the first inductor means. A second step of arranging the interlayer dielectric film at a predetermined distance on the substrate via a second inductor means to be connected, and positioning an RF chip at a predetermined distance on the interlayer dielectric film; And a third step of connecting the first inductor means and the pad area of the RF chip via third inductor means.
[0021]
The first step includes forming the interlayer dielectric film on a first substrate, forming a contact hole exposing the first substrate in the interlayer dielectric film, and forming the contact hole in the contact hole. The method further includes the steps of: filling a conductive plug with one inductor means; and separating the interlayer dielectric film from the first substrate.
[0022]
The second and third inductor means are flip chip bumps.
[0023]
The second step includes forming the flip chip bumps on the substrate in consideration of an interval and an area of a pad region of the RF chip, and the conductive plugs and the flip chip bumps have a one-to-one correspondence. The method may further include arranging the interlayer dielectric film to perform the process, and pressing the substrate and the interlayer dielectric film at a predetermined temperature and pressure to perform flip chip bonding.
[0024]
According to another embodiment of the present invention, the second step includes forming a flip chip bump in contact with the conductive plug on one surface of the interlayer dielectric film, and forming the flip chip bump at a predetermined temperature and pressure. And bonding the interlayer dielectric film by pressure bonding.
[0025]
The third step may include forming the flip chip bump on the RF chip pad area, and aligning the RF chip so that the flip chip bump and the conductive plug correspond one to one. And pressing and bonding the RF chip and the interlayer dielectric film at a predetermined temperature and pressure.
[0026]
Before flip-chip bonding the substrate and the interlayer dielectric film, a conductive adhesive film is formed on the substrate.
[0027]
According to the present invention, since the substrate loss is minimized, high fidelity can be obtained and the self-resonant frequency can be increased. In addition, the change of the inductor value can be minimized with excellent reproducibility of the inductor by the repetition process. In addition, flip chip bonding can be applied to reduce the overall chip size.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an inductor provided in an RF unit of a wireless communication terminal according to an embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the drawings, the thickness of layers and regions are exaggerated for clarity of description.
[0029]
First, an inductor provided in an RF unit of a wireless communication terminal will be described with reference to FIGS. FIG. 3 is a sectional view of an inductor provided in an RF unit of a wireless communication terminal according to a first embodiment of the present invention. FIG. 4 shows a part of the inductor shown in FIG. 3 and an equivalent circuit corresponding thereto. FIGS. 5 to 8 are cross-sectional views illustrating inductors provided in an RF unit of a wireless communication terminal according to second to fifth embodiments of the present invention.
[0030]
<First embodiment>
A first embodiment of the present invention will be described with reference to FIG. As shown in FIG. 3, an interlayer dielectric film 42 having a predetermined thickness is formed on a substrate 40. As the substrate 40, a printed circuit board (PCB), a ceramic substrate, a glass substrate, a silicon substrate, or the like can be used, but another substrate may be used as long as a chip package is possible. It is desirable that the interlayer dielectric film 42 has a small dielectric constant, conductivity, and loss angle. A contact hole 44 exposing the substrate 40 is formed in the interlayer dielectric film 42. The contact hole 44 is filled with a conductive plug 46. The conductive plug 46 is used as a first inductor means. Flip chip bumps 48 a are formed on interlayer dielectric film 42 to cover the entire upper surface of conductive plug 46. The flip chip bump 48a is used as a second inductor means. An RF chip 50 including active and passive elements is provided at a predetermined interval above the surface of the interlayer dielectric film 42. The RF chip 50 has pads and is supported by flip chip bumps 48a that come into contact with the pads (not shown). The flip chip bumps 48a serve to connect the conductive plugs 46 and the pads of the RF chip 50 between the interlayer dielectric film 42 and the RF chip 50.
[0031]
The conductive plug 46 and the flip chip bump 48a include not only an inductor component but also a resistance component and a capacitor component. This will be further clarified by referring to FIG. 4, which shows the conductive plug 46 and the flip chip bump 48a as an equivalent circuit.
[0032]
In the equivalent circuit of FIG. 4, the first resistor R1 and the first inductor L1 are formed by flip chip bumps 48a, and the second resistor R2 and the second inductor L2 formed in parallel with the capacitor C are filled in the contact hole 44. This is due to the conductive plug 46. The capacitor C is a capacitor composed of the conductive plug 46, the substrate 40, and the interlayer dielectric film 42.
[0033]
<Second embodiment>
A second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 5, a conductive adhesive film 52 and an interlayer dielectric film 42 are sequentially formed on a substrate 40. The conductive adhesive film 52 is for increasing the adhesive force between the substrate 40 and the interlayer dielectric film 42. A contact hole 44 for exposing a predetermined region of the substrate 40 is formed in the conductive adhesive film 52 and the interlayer dielectric film 42, and the contact hole 44 is filled with a conductive plug 46. The entire exposed surface of the conductive plug 46 is in contact with the flip chip bump 48a. The upper part of the flip chip bump 48a is in contact with the pad area of the RF chip 50. The RF chip 50 and the interlayer dielectric film 42 are separated by the flip chip bump 48a by a distance corresponding to the height of the flip chip bump 48a.
[0034]
<Third embodiment>
A third embodiment of the present invention will be described with reference to FIG. The third embodiment is characterized in that flip chip bumps are provided above and below the interlayer dielectric film 42.
[0035]
Specifically, referring to FIG. 6, a first flip chip bump 54a is formed on a substrate 40. The interlayer dielectric film 42 is formed on the substrate 40 using the first flip chip bump 54a as a support. A contact hole 44 exposing the first flip chip bump 54a is formed in the interlayer dielectric film 42. The contact hole 44 is filled with a conductive plug 46. Flip chip bumps 48a that are in contact with the conductive plugs 46 are formed on the interlayer dielectric film 42. An RF chip 50 is provided above the interlayer dielectric film 42 using the flip chip bump 48a as a support.
[0036]
In the third embodiment, the first flip chip bumps 54a are used as inductor means.
[0037]
<Fourth embodiment>
A fourth embodiment of the present invention will be described with reference to FIG. As shown in FIG. 7, a conductive adhesive film 56 is formed between the interlayer dielectric film 42 and the flip chip bumps 48a to cover the entire exposed surface of the conductive plug 46 and the entire surface of the interlayer dielectric film 42. I have. At this time, the conductive adhesive film 56 may be an anisotropic conductive adhesive film (Anisotropic Conductive Adhesive film) or an isotropic conductive adhesive film (Isotropic Conductive Adhesive film) whose electric resistance decreases in the direction in which pressure is applied. A non-conductive adhesive film (non-conductive adhesive film) or the like is preferable. That is, the portion 56a of the conductive adhesive film 56 pressed by the flip chip bump 48a has a lower electrical resistance than the other portion 56b, and an electrical signal is transmitted only from the flip chip bump 48a to the conductive plug 46.
[0038]
<Fifth embodiment>
A fifth embodiment of the present invention will be described with reference to FIG. As shown in FIG. 8, this is a case where a conductive adhesive film 58 is provided between the substrate 40 and the first flip chip bump 54a in the third embodiment. In this case, the conductive adhesive film 58 is desirably the same as the conductive adhesive film 56 of the fourth embodiment shown in FIG.
[0039]
Next, a method of manufacturing an inductor used in an RF unit of a wireless communication terminal according to an embodiment of the present invention will be described with reference to FIGS.
[0040]
<First embodiment>
A method of manufacturing an inductor according to a first embodiment of the present invention will be described with reference to FIGS. 9 to 13 are cross-sectional views illustrating a method of manufacturing the inductor according to the first embodiment step by step. First, an interlayer dielectric film 42 is formed on a substrate 40 as shown in FIG. The substrate 40 is preferably made of a printed circuit board (PCB), a ceramic substrate, a glass substrate, a silicon substrate, or the like, but may be another packageable substrate. It is desirable that the interlayer dielectric film 42 be made of a dielectric film having a low dielectric loss.
[0041]
Next, as shown in FIG. 10, a contact hole 44 for exposing the substrate 40 is formed in the interlayer dielectric film 42. Such a contact hole 44 is filled with a conductive plug 46 (FIG. 11). In this process, the surface of the resulting product is flattened. The conductive plug 46 is used as a first inductor means.
[0042]
On the other hand, as shown in FIG. 12, a bump member 48 for flip-chip bonding is formed on a pad region 60 of an RF chip 50 including a transmitting unit and a receiving unit including active and passive elements. After the RF chip 50 is turned over, the bump members 48 and the conductive plugs 46 are aligned so as to correspond to each other, and the RF chip 50 is flip-chip bonded to the substrate 40 as shown in FIG. Thus, the inductor according to the first embodiment is formed. In this process, the bump member 48 is melted under a predetermined temperature and pressure to form a flip chip bump 48 a between the pad region 60 of the RF chip 50 and the conductive plug 46. The flip chip bump 48a is used as a second inductor means. In this way, an inductor having a small inductance required at the input / output end of the RF chip 50 is formed.
[0043]
As described above, since the bump members 48 and the conductive plugs 46 have a one-to-one correspondence, the spacing and diameter of the contact holes 44 are determined in consideration of the spacing between the pad regions 60 of the RF chip 50 and the size of the bump members 48. It is desirable to set it.
[0044]
On the other hand, after the bump member 48 is formed on the interlayer dielectric film 42 so as to be in contact with the conductive plug 46, the RF chip 50 is moved so that the pad area 60 of the RF chip 50 corresponds one-to-one with the bump member 48. After the alignment, the RF chip 50 and the substrate 40 can be pressed at a predetermined temperature and pressure to bond them.
[0045]
<Second embodiment>
A method of manufacturing an inductor according to a second embodiment of the present invention will be described with reference to FIGS. 14 to 17 are cross-sectional views illustrating steps of a method of manufacturing an inductor according to a second embodiment. 14 through 17, a conductive adhesive layer 52 and an interlayer dielectric layer 42 are sequentially formed on a substrate 40 (FIG. 14). The conductive adhesive layer 52 is a material layer for increasing the adhesion between the interlayer dielectric layer 42 and the substrate, and may be electrically connected to the wiring of the substrate. A contact hole 44a for exposing the substrate 40 is formed in the conductive adhesive film 52 and the interlayer dielectric film 42 (FIG. 15). The contact hole 44a is filled with the conductive plug 46, and the surface of the resultant is flattened (FIG. 16). The subsequent process shown in FIG. 17 proceeds in the same manner as in the first embodiment. Thus, the inductor according to the second embodiment shown in FIG. 5 is formed.
[0046]
<Third embodiment>
A method of manufacturing an inductor according to a third embodiment of the present invention will be described with reference to FIGS. 18 to 22 are cross-sectional views illustrating steps of a method of manufacturing an inductor according to a third embodiment. As shown in FIG. 18, an interlayer dielectric film 42 is formed on a substrate 62. A contact hole is formed in the interlayer dielectric film so that the substrate is exposed. The contact hole 44 is filled with a conductive plug 46. The surface of the resultant product filled with the conductive plug 46 is planarized. Thereafter, the interlayer dielectric film 42 in which the contact holes 44 are filled with the conductive plugs 46 is separated from the substrate 62 as shown in FIG. A bump member 54 is formed on one surface of the separated interlayer dielectric film 42 so as to be in contact with the conductive plug 46, preferably to cover the entire surface of the conductive plug 46 (FIG. 20). The surface of the interlayer dielectric film 42 on which the bump members 54 are formed faces the substrate 40, and the two are bonded using the bumps 54. In this process, the bump member 54 receives a predetermined temperature and pressure, and as a result, a first flip chip bump 54a connecting the substrate 40 and the interlayer dielectric film 42 is formed (FIG. 21). The process of flip-chip bonding the RF chip 50 on the interlayer dielectric film 42 flip-chip bonded to the substrate 40 proceeds in the same manner as in the first embodiment. Thus, the inductor according to the third embodiment of the present invention shown in FIG. 6 is formed. In this case, the inductor is composed of two flip chip bumps 48a and 54a and a conductive plug 46 connecting them.
[0047]
On the other hand, although not shown, the method of manufacturing the inductor according to the fourth and fifth embodiments shown in FIGS. 7 and 8 is the same as the method of manufacturing the inductor according to the first embodiment, except that the interlayer dielectric including the conductive plug 46 is used. Forming a conductive adhesive film 56 between the film 42 and the flip chip bump 48a, and forming a conductive adhesive film 58 between the substrate 40 and the flip chip bump 54a in the method of manufacturing an inductor according to the third embodiment. The feature is that it includes.
[0048]
On the other hand, in the method of manufacturing an inductor according to the fifth embodiment, after a conductive adhesive film is formed on the entire exposed surface of the interlayer dielectric film 42 and the conductive plug 46, a flip chip bump 48a is formed on the conductive adhesive film. Further, there is a method of forming the RF chip 50 through the method.
[0049]
In the method of manufacturing an inductor according to the second embodiment including a conductive adhesive film forming step, a conductive adhesive film is formed on the entire exposed surfaces of the interlayer dielectric film 42 and the conductive plug 46, and then the conductive adhesive film is formed. There is further a method of forming the RF chip 50 on the film through the flip chip bumps 48a.
[0050]
【The invention's effect】
As described above, since the conductive plug, which is one of the constituent elements of the inductor, is surrounded by the dielectric layer having a low dielectric constant and a low conductivity, and having a small loss angle, the substrate loss is minimized. As a result, high fidelity is obtained. Since the capacitance of the parasitic capacitor is extremely small, a high self-resonant frequency can be obtained. In addition, since a short conductive plug can be formed with high reproducibility together with flip chip bumps by using a semiconductor manufacturing process, an inductor having a desired small inductance and a change in its value can be minimized can be obtained. In addition, the use of flip chip bonding can reduce the chip size to 30% or less of a chip using wire bonding.
[0051]
Although a number of items have been specifically described in the above description, they do not limit the scope of the invention, but exemplify preferred embodiments. For example, those skilled in the art to which the present invention pertains can develop a new flip chip bump forming process and apply it to the method of manufacturing an inductor according to the embodiment of the present invention. It can also be formed of a plurality of low dielectric films. In addition, the shape of the contact hole 44 can be variously changed. For example, instead of a contact hole having a constant diameter as described in the embodiment of the present invention, a step-shaped contact hole having a partially or sequentially different diameter is provided, in which a conductive plug is filled as an inductor element. May be. Therefore, the scope of the present invention should be determined only by the technical concept described in the claims.
[Brief description of the drawings]
FIG. 1 is a plan view of a spiral inductor according to the related art.
FIG. 2 is a sectional equivalent circuit diagram of the conventional inductor shown in FIG.
FIG. 3 is a cross-sectional view illustrating an inductor provided in an RF unit of the wireless communication terminal according to the first embodiment of the present invention;
FIG. 4 is a diagram illustrating a part of the inductor illustrated in FIG. 3 and an equivalent circuit corresponding thereto.
FIG. 5 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a second embodiment of the present invention;
FIG. 6 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a third embodiment of the present invention;
FIG. 7 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a fourth embodiment of the present invention;
FIG. 8 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a fifth embodiment of the present invention;
FIG. 9 is a cross-sectional view showing a step of forming an interlayer dielectric film on a substrate in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a step of forming a contact hole exposing the substrate in the interlayer dielectric film in the method of manufacturing the inductor according to the first embodiment of the present invention.
FIG. 11 is a cross-sectional view showing a step of filling a contact hole with a conductive plug in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 12 is a cross-sectional view illustrating a step of forming a bump member for flip-chip bonding in a pad region of an RF chip in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a step of flip-chip bonding an RF chip in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 14 is a cross-sectional view illustrating a step of sequentially forming a conductive adhesive film and an interlayer dielectric film on a substrate in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 15 is a cross-sectional view illustrating a step of forming a contact hole for exposing a substrate to a conductive adhesive film and an interlayer dielectric film in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 16 is a cross-sectional view showing a step of filling a contact hole with a conductive plug and flattening the surface in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 17 is a cross-sectional view showing a state in which an RF chip having a bump member formed in a pad region is flip-chip bonded to the surface of FIG. 16 in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 18 is a plan view illustrating a method of manufacturing an inductor according to a third embodiment of the present invention, in which a contact hole for exposing a substrate is formed in an interlayer dielectric film formed on the substrate, a conductive plug is filled, and the surface is planarized. It is sectional drawing which shows the state which carried out.
FIG. 19 is a cross-sectional view showing a state in which an interlayer dielectric film having a contact hole filled with a conductive plug is separated from a substrate in a method of manufacturing an inductor according to a third embodiment of the present invention.
FIG. 20 is a cross-sectional view illustrating a state in which a bump member is formed on one surface of the interlayer dielectric film of FIG. 19 in the method of manufacturing the inductor according to the third embodiment of the present invention.
FIG. 21 is a cross-sectional view showing a state in which an interlayer dielectric film is bonded to a substrate with bump members formed by the process shown in FIG. 20 in the method of manufacturing the inductor according to the third embodiment of the present invention.
FIG. 22 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal formed by a method of manufacturing an inductor according to a third embodiment of the present invention;
[Explanation of symbols]
40 substrate
42 Interlayer dielectric film
44 Contact hole
46 conductive plug
48a flip chip bump
50 RF chip

Claims

基板と所定間隔をおいて前記基板上に備えられるＲＦチップを前記基板と電気的に連結するように備えられたものであって低損失誘電物質で取り囲まれた第１インダクタ手段と、
前記第１インダクタ手段と前記ＲＦチップとを連結する第２インダクタ手段と、を備えることを特徴とする無線通信端末機のＲＦ部に備えられたインダクタ。First inductor means provided to electrically connect an RF chip provided on the substrate at a predetermined distance from the substrate to the substrate and surrounded by a low-loss dielectric material;
An inductor provided in an RF unit of a wireless communication terminal, comprising: said first inductor means and second inductor means for connecting said RF chip.

前記第１インダクタ手段は、一端が前記基板に連結され、他端が前記第２インダクタ手段に連結される導電性プラグであることを特徴とする請求項１に記載の無線通信端末機のＲＦ部に備えられたインダクタ。2. The RF unit of claim 1, wherein the first inductor is a conductive plug having one end connected to the substrate and the other end connected to the second inductor. Inductor provided for.

前記第２インダクタ手段は、前記導電性プラグの他端と接触するフリップチップバンプであることを特徴とする請求項２に記載の無線通信端末機のＲＦ部に備えられたインダクタ。The inductor of claim 2, wherein the second inductor is a flip chip bump contacting the other end of the conductive plug. 4.

前記低損失誘電物質と前記基板間に前記導電性プラグを取り囲む導電性接着膜がさらに備えられたことを特徴とする請求項３に記載の無線通信端末機のＲＦ部に備えられたインダクタ。4. The inductor of claim 3, further comprising a conductive adhesive layer surrounding the conductive plug between the low-loss dielectric material and the substrate.

前記導電性プラグは第３インダクタ手段を通じて前記基板と連結されたことを特徴とする請求項３に記載の無線通信端末機のＲＦ部に備えられたインダクタ。4. The inductor of claim 3, wherein the conductive plug is connected to the substrate through a third inductor.

前記第３インダクタ手段と前記基板との間に導電性接着膜がさらに備えられたことを特徴とする請求項５に記載の無線通信端末機のＲＦ部に備えられたインダクタ。The inductor of claim 5, further comprising a conductive adhesive layer between the third inductor unit and the substrate.

前記フリップチップバンプと前記導電性プラグとの間にも導電性接着膜がさらに備えられたことを特徴とする請求項６に記載の無線通信端末機のＲＦ部に備えられたインダクタ。The inductor of claim 6, further comprising a conductive adhesive layer between the flip chip bump and the conductive plug.

前記第３インダクタ手段はフリップチップバンプであることを特徴とする請求項５または６に記載の無線通信端末機のＲＦ部に備えられたインダクタ。7. The inductor according to claim 5, wherein the third inductor is a flip chip bump.

前記フリップチップバンプと前記導電性プラグとの間に導電性接着膜がさらに備えられたことを特徴とする請求項３に記載の無線通信端末機のＲＦ部に備えられたインダクタ。4. The inductor of claim 3, further comprising a conductive adhesive layer between the flip chip bump and the conductive plug.

前記導電性プラグと前記フリップチップバンプとの間に導電性接着膜がさらに備えられたことを特徴とする請求項４に記載の無線通信端末機のＲＦ部に備えられたインダクタ。The inductor of claim 4, further comprising a conductive adhesive layer between the conductive plug and the flip chip bump.

基板上に低損失の層間誘電体膜を形成する第１段階と、
前記層間誘電体膜に前記層間誘電体膜を貫通して前記基板と連結される第１インダクタ手段を形成する第２段階と、
前記層間誘電体膜上に所定間隔をおいてＲＦチップを形成するが、前記第１インダクタ手段及び前記ＲＦチップのパッド領域と連結される第２インダクタ手段を介して形成する第３段階と、を含むことを特徴とするインダクタの製造方法。A first step of forming a low-loss interlayer dielectric film on the substrate;
A second step of forming first inductor means connected to the substrate through the interlayer dielectric film through the interlayer dielectric film;
Forming an RF chip at a predetermined interval on the interlayer dielectric film, and forming the RF chip through a second inductor connected to the first inductor and a pad area of the RF chip. A method for manufacturing an inductor, comprising:

前記第２段階は、
前記層間誘電体膜に前記基板が露出されるコンタクトホールを形成する段階と、
前記コンタクトホールに前記第１インダクタ手段として導電性プラグを充填する段階と、をさらに含むことを特徴とする請求項１１に記載のインダクタの製造方法。The second step is
Forming a contact hole exposing the substrate in the interlayer dielectric film;
The method of claim 11, further comprising: filling the contact hole with a conductive plug as the first inductor means.

前記第３段階は、
前記ＲＦチップのパッド領域上にフリップチップボンディングのためのバンプを形成する段階と、
前記バンプが前記導電性プラグと１対１に対応すべく前記ＲＦチップを整列する段階と、
所定の温度及び圧力で前記基板及び前記ＲＦチップを圧着して両者をボンディングする段階と、をさらに含むことを特徴とする請求項１２に記載のインダクタの製造方法。The third step is
Forming a bump for flip chip bonding on a pad area of the RF chip;
Aligning the RF chip such that the bumps correspond to the conductive plugs one-to-one;
The method of claim 12, further comprising: pressing the substrate and the RF chip at a predetermined temperature and pressure to bond them.

前記第３段階は、
前記層間誘電体膜上に前記導電性プラグと接触するバンプを形成する段階と、前記ＲＦチップのパッド領域が前記バンプと１対１に対応すべく前記ＲＦチップを整列する段階と、
所定の温度及び圧力で前記基板及び前記ＲＦチップを圧着して両者をフリップチップボンディングする段階と、をさらに含むことを特徴とする請求項１２に記載のインダクタの製造方法。The third step is
Forming a bump in contact with the conductive plug on the interlayer dielectric film, and aligning the RF chip such that a pad area of the RF chip corresponds to the bump one-to-one;
13. The method of claim 12, further comprising: pressing the substrate and the RF chip at a predetermined temperature and pressure to perform flip-chip bonding.

前記層間誘電体膜を形成する前に導電性接着膜を先に形成することを特徴とする請求項１３または１４に記載のインダクタの製造方法。15. The method according to claim 13, wherein a conductive adhesive film is formed first before forming the interlayer dielectric film.

前記基板と前記ＲＦチップとを圧着する前に前記層間誘電体膜上に前記導電性プラグの露出面を覆う導電性接着膜をさらに形成することを特徴とする請求項１３に記載のインダクタの製造方法。14. The method of claim 13, further comprising forming a conductive adhesive film on the interlayer dielectric film to cover an exposed surface of the conductive plug before pressing the substrate and the RF chip. Method.

貫通する第１インダクタ手段を含む低誘電率の層間誘電体膜を形成する第１段階と、
基板と前記第１インダクタ手段とを連結する第２インダクタ手段を介して前記基板上に所定距離をおいて前記層間誘電体膜を位置させる第２段階と、
前記層間誘電体膜上に所定距離をおいてＲＦチップを位置させるが、前記第１インダクタ手段と前記ＲＦチップのパッド領域とを連結する第３インダクタ手段を介して位置させる第３段階と、を含むことを特徴とするインダクタの製造方法。A first step of forming a low dielectric constant interlayer dielectric film including a penetrating first inductor means;
A second step of locating the interlayer dielectric film at a predetermined distance on the substrate via a second inductor means connecting the substrate and the first inductor means;
A third step of positioning an RF chip at a predetermined distance on the interlayer dielectric film, but positioning the RF chip via third inductor means connecting the first inductor means and a pad area of the RF chip. A method for manufacturing an inductor, comprising:

前記第１段階は、
第１基板上に前記層間誘電体膜を形成する段階と、
前記層間誘電体膜に前記第１基板が露出されるコンタクトホールを形成する段階と、
前記コンタクトホールに前記第１インダクタ手段で導電性プラグを充填する段階と、
前記層間誘電体膜を前記第１基板から分離させる段階と、をさらに含むことを特徴とする請求項１７に記載のインダクタの製造方法。The first step is
Forming the interlayer dielectric film on a first substrate;
Forming a contact hole exposing the first substrate in the interlayer dielectric film;
Filling the contact hole with a conductive plug with the first inductor means;
18. The method of claim 17, further comprising: separating the interlayer dielectric film from the first substrate.

前記第２及び第３インダクタ手段はフリップチップバンプであることを特徴とする請求項１７に記載のインダクタの製造方法。The method of claim 17, wherein the second and third inductor means are flip chip bumps.

前記第２段階は、
前記ＲＦチップのパッド領域の間隔及び面積を考慮して前記基板上に前記フリップチップバンプを形成する段階と、
前記導電性プラグと前記フリップチップバンプとが１対１に対応すべく前記層間誘電体膜を整列する段階と、
所定の温度及び圧力で前記基板と前記層間誘電体膜とを圧着してフリップチップボンディングする段階と、をさらに含むことを特徴とする請求項１９に記載のインダクタの製造方法。The second step is
Forming the flip chip bumps on the substrate in consideration of an interval and an area of a pad region of the RF chip;
Arranging the interlayer dielectric film such that the conductive plug and the flip chip bump correspond one-to-one,
20. The method of claim 19, further comprising: performing a flip-chip bonding by pressing the substrate and the interlayer dielectric film at a predetermined temperature and pressure.

前記第２段階は、
前記層間誘電体膜の一面に前記導電性プラグと接触するフリップチップバンプを形成する段階と、
所定の温度及び圧力で前記基板と前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含むことを特徴とする請求項１９に記載のインダクタの製造方法。The second step is
Forming a flip chip bump in contact with the conductive plug on one surface of the interlayer dielectric film;
20. The method of claim 19, further comprising: bonding the substrate and the interlayer dielectric film by pressing at a predetermined temperature and pressure.

前記第３段階は、
前記ＲＦチップパッド領域上に前記フリップチップバンプを形成する段階と、
前記フリップチップバンプと前記導電性プラグとが１対１に対応すべく前記ＲＦチップを整列する段階と、
所定の温度及び圧力で前記ＲＦチップと前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含むことを特徴とする請求項２０または２１に記載のインダクタの製造方法。The third step is
Forming the flip chip bump on the RF chip pad area;
Aligning the RF chip so that the flip chip bumps and the conductive plugs correspond one to one;
22. The method of claim 20, further comprising: bonding the RF chip and the interlayer dielectric film by pressing at a predetermined temperature and pressure.

前記基板と前記層間誘電体膜とをフリップチップボンディングする前に前記基板上に導電性接着膜を形成することを特徴とする請求項２２に記載のインダクタの製造方法。23. The method according to claim 22, wherein a conductive adhesive film is formed on the substrate before performing the flip-chip bonding between the substrate and the interlayer dielectric film.

前記層間誘電体膜と前記ＲＦチップとをフリップチップボンディングする前に前記層間誘電体膜上に前記導電性プラグの露出面を覆う導電性接着膜を形成することを特徴とする請求項２２または２３に記載のインダクタの製造方法。24. A conductive adhesive film for covering an exposed surface of the conductive plug is formed on the interlayer dielectric film before flip-chip bonding the interlayer dielectric film and the RF chip. 3. The method for manufacturing an inductor according to 1.