JP2004327946A - High frequency inductor having low inductance and low inductance variation and its manufacturing method - Google Patents
High frequency inductor having low inductance and low inductance variation and its manufacturing method Download PDFInfo
- Publication number
- JP2004327946A JP2004327946A JP2003124632A JP2003124632A JP2004327946A JP 2004327946 A JP2004327946 A JP 2004327946A JP 2003124632 A JP2003124632 A JP 2003124632A JP 2003124632 A JP2003124632 A JP 2003124632A JP 2004327946 A JP2004327946 A JP 2004327946A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- chip
- substrate
- interlayer dielectric
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は無線通信端末機のRF部に備えられたインダクタに係り、特にインダクタンス値が低く、その値の変化が少ないインダクタに関する。
【0002】
【従来の技術】
現在の無線通信端末機は初期の製品に比べて軽薄短小化されており、消費電力と製品コストも大幅に低減されている。それにも拘わらず、無線通信端末機の大きさ、消費電力及び製造コストを低減することは依然として良質の無線通信端末機の製造に際してまず最初に取り組むべき課題となっている。
【0003】
このような課題の解決方案として無線通信端末機のRF端をワンチップ(one chip)化する方法がある。この方法では、無線通信端末機のRF端を構成する電子素子の大きさ、特にチップ内部に含まれたインダクタの小型化が何より重要である。その上、インダクタの忠実度(Q−factor)を高く保ちつつインダクタンスを安定に保つことが重要である。
【0004】
無線通信端末機のRF端に使われるインダクタはほとんどが螺旋状インダクタあるいはボンドワイヤーインダクタである。
【0005】
従来の技術による螺旋状インダクタは、図1に示すように平面上で金属線を螺旋状に数回巻いたものであって、その一端は入力端子10に、他端は出力端子12に各々連結される。参照番号16は、寄生キャパシタを示す。
【0006】
図1の等価回路である図2を参照すれば、インダクタの入力端子10と出力端子12との間に金属線18が形成されており、金属線18に第1寄生キャパシタ22が存在する。そして、金属線18と基板20との間に第2寄生キャパシタ24が存在する。
【0007】
このような第1及び第2寄生キャパシタ22、24によりインダクタの自己共振周波数(self−resonant frequency:SRF)が低くなって忠実度も低くなる。特に、基板20がシリコン基板である場合、入力端子10に流入する入力信号が前記基板20に漏れるために、基板損失が大きくなる。
【0008】
一方、ボンドワイヤーよりなるインダクタはベアチップ(図示せず)を前記基板上にパッケージする時に用いるワイヤーを用いてインダクタを具現したものであって、忠実度が大きく、低い値のインダクタを作ることができる。しかし、パッケージのための占有面積が広いので、RFチップ全体の面積が広くなってしまうとともに、工程によってワイヤーの形状及び長さが少しずつ変わるので、インダクタンスも少しずつ変わってしまう。
【0009】
インダクタンスの低いインダクタが必要な場合、たとえインダクタンス変化量が少なくてもその影響は大きく現れるが、無線通信端末機の低雑音増幅器(Low Noise Amplifier:LNA)の場合がこれに該当する。即ち、無線通信端末機のLNAの入力インピーダンスは最初のトランジスタのソースインダクタにより決定されるが、その値は周波数が高くなればなるほど小さくなることが要求される。例えば、無線LAN USIIバンド(5.725−5.825GHz)のLNAにおいてソースインダクタは主にボンドワイヤーが使われるが、その値は約0.5nHである。この場合、工程上の変化によって前記ソースインダクタのインダクタンス値は約0.1nHの誤差を有する。しかし、この誤差によって入力反射は10dB以上悪化する。このような結果はLNAを設計するにあたって大きな問題となる。
【0010】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、前記問題点を改善するためのものであって、基板損失による忠実度の低下、及び寄生キャパシタによる自己共振周波数(SRF)の低下を防止して、インダクタンスが小さく、かつインダクタンスの変化を最小化し、RFチップ面積を大幅に低減できる無線通信端末機のRF部に備えられたインダクタを提供することである。
【0011】
本発明が解決しようとする他の技術的課題は、前記のようなインダクタの製造方法を提供するところにある。
【0012】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は、基板と所定間隔をおいて前記基板上に備えられるRFチップを前記基板と電気的に連結するように備えられたものであって低損失誘電物質で取り囲まれた第1インダクタ手段と、前記第1インダクタ手段と前記RFチップとを連結する第2インダクタ手段と、を備えることを特徴とする無線通信端末機のRF部に備えられたインダクタを提供する。
【0013】
前記第1インダクタ手段は、導電性プラグであり、導電性プラグの一端は前記基板に連結され、他端は前記第2インダクタ手段に連結されている。前記導電性プラグの他端と接触する前記第2インダクタ手段はフリップチップバンプである。
【0014】
前記低損失誘電物質と前記基板間に前記導電性プラグを取り囲む導電性接着膜をさらに備えることができる。また、前記導電性プラグは第3インダクタ手段を通じて前記基板と連結することができる。第3インダクタ手段は、フリップチップバンプとすることができる。
【0015】
前記第3インダクタ手段と前記基板との間にまたは/及びフリップチップバンプと前記導電性プラグとの間に導電性接着膜がさらに備えられている。
【0016】
前記他の技術的課題を達成するために本発明は、基板上に低損失の層間誘電体膜を形成する第1段階と、前記層間誘電体膜に前記層間誘電体膜を貫通して前記基板と連結される第1インダクタ手段を形成する第2段階と、前記層間誘電体膜上に所定間隔をおいてRFチップを形成するが、前記第1インダクタ手段及び前記RFチップのパッド領域と連結される第2インダクタ手段を介して形成する第3段階と、を含むことを特徴とするインダクタの製造方法を提供する。
【0017】
前記第2段階は、前記層間誘電体膜に前記基板が露出されるコンタクトホールを形成する段階と、前記コンタクトホールに前記第1インダクタ手段として導電性プラグを充填する段階と、をさらに含む。
【0018】
前記第3段階は、前記RFチップのパッド領域上にフリップチップボンディングのためのバンプを形成する段階と、前記バンプが前記導電性プラグと1対1に対応すべく前記RFチップを整列する段階と、所定の温度及び圧力で前記基板及び前記RFチップを圧着して両者をボンディングする段階と、をさらに含む。
【0019】
本発明の他の実施例によれば、前記第3段階は、前記層間誘電体膜上に前記導電性プラグと接触するバンプを形成する段階と、前記RFチップのパッド領域が前記バンプと1対1に対応すべく前記RFチップを整列する段階と、所定の温度及び圧力で前記基板及び前記RFチップを圧着して両者をフリップチップボンディングする段階と、をさらに含む。
【0020】
一方、前記他の技術的課題を達成するために本発明は、貫通する第1インダクタ手段を含む低誘電率の層間誘電体膜を形成する第1段階と、基板と前記第1インダクタ手段とを連結する第2インダクタ手段を介して前記基板上に所定距離をおいて前記層間誘電体膜を位置させる第2段階と、前記層間誘電体膜上に所定距離をおいてRFチップを位置させるが、前記第1インダクタ手段と前記RFチップのパッド領域とを連結する第3インダクタ手段を介して位置させる第3段階と、を含むことを特徴とするインダクタの製造方法を提供する。
【0021】
前記第1段階は、第1基板上に前記層間誘電体膜を形成する段階と、前記層間誘電体膜に前記第1基板が露出されるコンタクトホールを形成する段階と、前記コンタクトホールに前記第1インダクタ手段で導電性プラグを充填する段階と、前記層間誘電体膜を前記第1基板から分離させる段階と、をさらに含む。
【0022】
前記第2及び第3インダクタ手段はフリップチップバンプである。
【0023】
前記第2段階は、前記RFチップのパッド領域の間隔及び面積を考慮して前記基板上に前記フリップチップバンプを形成する段階と、前記導電性プラグと前記フリップチップバンプとが1対1に対応すべく前記層間誘電体膜を整列する段階と、所定の温度及び圧力で前記基板と前記層間誘電体膜を圧着してフリップチップボンディングする段階と、をさらに含む。
【0024】
本発明の他の実施例によれば、前記第2段階は、前記層間誘電体膜の一面に前記導電性プラグと接触するフリップチップバンプを形成する段階と、所定の温度及び圧力で前記基板と前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含む。
【0025】
また、前記第3段階は、前記RFチップパッド領域上に前記フリップチップバンプを形成する段階と、前記フリップチップバンプと前記導電性プラグとが1対1に対応すべく前記RFチップを整列する段階と、所定の温度及び圧力で前記RFチップと前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含む。
【0026】
前記基板と前記層間誘電体膜とをフリップチップボンディングする前に前記基板上に導電性接着膜を形成する。
【0027】
このような本発明を用いれば、基板損失が極小化されるので、高い忠実度が得られ、自己共振周波数を高めることができる。そして、反復工程によるインダクタの再現性に優れてインダクタ値の変化を最小化することができる。また、フリップチップボンディングを適用してチップ全体サイズを減少することもできる。
【0028】
【発明の実施の形態】
以下、本発明の実施例に係る無線通信端末機のRF部に備えられたインダクタ及びその製造方法を添付した図面に基づいて詳細に説明する。図面中、層や領域の厚さは、説明の明確性のために誇張して示した。
【0029】
まず、図3〜図8を参照しつつ、無線通信端末機のRF部に備えられたインダクタについて説明する。図3は、本発明の第1実施例による無線通信端末機のRF部に備えられたインダクタの断面図である。図4は、図3に示したインダクタの一部とこれに対応する等価回路を示す。図5ないし図8は、それぞれ、本発明の第2ないし第5実施例による無線通信端末機のRF部に備えられたインダクタの断面を示す断面図である。
【0030】
<第1実施例>
図3を参照し、本発明の第1実施例のインダクタについて説明する。図3に示すように、基板40上に所定厚さの層間誘電体膜42が形成されている。基板40としては、印刷回路基板(PCB)、セラミック基板、ガラス基板、シリコン基板などを使用することが可能であるが、チップのパッケージが可能であれば他の基板を用いても良い。層間誘電体膜42は、誘電定数、導電率及び損失角が全て小さいものが望ましい。層間誘電体膜42に基板40を露出するコンタクトホール44が形成されている。コンタクトホール44は導電性プラグ46で充填されている。導電性プラグ46は第1インダクタ手段として用いられている。層間誘電体膜42上に導電性プラグ46の上部全面を覆うフリップチップバンプ48aが形成されている。フリップチップバンプ48aは第2インダクタ手段として用いられている。層間誘電体膜42の表面から上方に所定間隔をおいて能動及び受動素子などを含むRFチップ50が備えられている。RFチップ50は、パッドを有し、そのパッド(図示せず)と接触するフリップチップバンプ48aにより支持されている。フリップチップバンプ48aは層間誘電体膜42とRFチップ50との間で導電性プラグ46とRFチップ50のパッドとを連結する役割を担っている。
【0031】
導電性プラグ46とフリップチップバンプ48aはインダクタ成分だけでなく、抵抗成分とキャパシタ成分とを含んでいる。これは導電性プラグ46とフリップチップバンプ48aとを等価回路として示した図4を参照することによってさらに明確になる。
【0032】
図4の等価回路において第1抵抗R1及び第1インダクタL1はフリップチップバンプ48aによるものであって、キャパシタCと並列に構成された第2抵抗R2及び第2インダクタL2はコンタクトホール44に充填された導電性プラグ46によるものである。そして、キャパシタCは導電性プラグ46、基板40及び層間誘電体膜42で構成されるキャパシタを示す。
【0033】
<第2実施例>
図5を参照し、本発明の第2実施例のインダクタについて説明する。図5に示すように、基板40上に導電性接着膜52及び層間誘電体膜42が順次に形成されている。導電性接着膜52は基板40と層間誘電体膜42間の付着力を高めるためのものである。導電性接着膜52及び層間誘電体膜42に基板40の所定領域が露出されるコンタクトホール44が形成されており、コンタクトホール44は導電性プラグ46で充填されており、層間誘電体膜42上で導電性プラグ46の露出された全面はフリップチップバンプ48aと接触されている。フリップチップバンプ48aの上部はRFチップ50のパッド領域と接触されている。フリップチップバンプ48aによってRFチップ50と層間誘電体膜42はフリップチップバンプ48aの高さに該当する距離だけ離隔されている。
【0034】
<第3実施例>
図6を参照し、本発明の第3実施例のインダクタについて説明する。第3実施例は、層間誘電体膜42の上下にフリップチップバンプが備えられたことを特徴とする。
【0035】
具体的に、図6を参照すれば、基板40上に第1フリップチップバンプ54aが形成されている。第1フリップチップバンプ54aを支持台として基板40上に層間誘電体膜42が形成されている。層間誘電体膜42に第1フリップチップバンプ54aが露出されるコンタクトホール44が形成されている。コンタクトホール44は導電性プラグ46で充填されている。層間誘電体膜42上には導電性プラグ46に接触されるフリップチップバンプ48aが形成されている。フリップチップバンプ48aを支持台として層間誘電体膜42の上側にRFチップ50が備えられている。
【0036】
第3実施例において第1フリップチップバンプ54aはインダクタ手段として用いられている。
【0037】
<第4実施例>
図7を参照し、本発明の第4実施例のインダクタについて説明する。図7に示すように、層間誘電体膜42とフリップチップバンプ48aとの間に導電性プラグ46の露出された全面と層間誘電体膜42の全面とを覆う導電性接着膜56が形成されている。この際、導電性接着膜56は圧力が加えられる方向に電気的抵抗が低くなる非等方性導電性接着膜(Anisotropic Conductive Adhesive film)や等方性導電性接着膜(Isotropic Conductive Adhesive film)、非導電性接着膜(Non Conductive Adhesive film)等であることが望ましい。即ち、導電性接着膜56においてフリップチップバンプ48aにより押される部分56aは他の部分56bに比べて電気的抵抗が低くなって電気的信号はフリップチップバンプ48aから導電性プラグ46にのみ伝えられる。
【0038】
<第5実施例>
図8を参照し、本発明の第5実施例のインダクタについて説明する。図8に示すように、第3実施例における基板40と第1フリップチップバンプ54a間に導電性接着膜58が備えられた場合である。この場合の導電性接着膜58は図7に示した第4実施例の導電性接着膜56と同一であることが望ましい。
【0039】
次いで、図9ないし図22を参照し、前記本発明の実施例による無線通信端末機のRF部に使われるインダクタに関する製造方法を説明する。
【0040】
<第1実施例>
図9ないし図13を参照し、本発明の第1実施例によるインダクタの製造方法を説明する。図9ないし図13は、第1実施例によるインダクタの製造方法を段階別に示す断面図である。まず、図9に示すように基板40上に層間誘電体膜42を形成する。基板40は印刷回路基板(PCB)、セラミック基板、ガラス基板、シリコン基板等よりなることが望ましいが、パッケージ可能な他の基板を用いても良い。層間誘電体膜42は誘電損失の低い誘電体膜よりなることが望ましい。
【0041】
次いで、図10に示すように層間誘電体膜42に基板40が露出されるコンタクトホール44を形成する。このようなコンタクトホール44を導電性プラグ46で充填する(図11)。この過程で結果物の表面を平坦化する。導電性プラグ46は第1インダクタ手段として使用する。
【0042】
一方、図12に示すように、能動及び受動素子よりなる送信部及び受信部を含むRFチップ50のパッド領域60上にフリップチップボンディングのためのバンプ部材48を形成する。このようなRFチップ50をひっくり返した後、バンプ部材48と導電性プラグ46とが1対1に対応すべく整列し、図13に示すようにRFチップ50を基板40にフリップチップボンディングする。このようにし、第1実施例によるインダクタが形成される。この過程でバンプ部材48は所定の温度及び圧力を受けて溶融されてRFチップ50のパッド領域60と導電性プラグ46との間にフリップチップバンプ48aが形成される。フリップチップバンプ48aは第2インダクタ手段として使用する。このようにして、RFチップ50の入出力端に必要な小さいインダクタンスを有するインダクタが形成される。
【0043】
前述したようにバンプ部材48と導電性プラグ46とは1対1に対応するために、コンタクトホール44の間隔及び直径はRFチップ50のパッド領域60の間隔及びバンプ部材48の大きさを考慮して設定することが望ましい。
【0044】
他の一方、バンプ部材48を層間誘電体膜42上に導電性プラグ46と接触さるべく形成した後、RFチップ50のパッド領域60がバンプ部材48と1対1に対応すべくRFチップ50を整列した後、所定の温度及び圧力でRFチップ50及び基板40を圧着させて両者をボンディングすることができる。
【0045】
<第2実施例>
図14ないし図17を順次に参照しつつ、本発明の第2実施例によるインダクタの製造方法を説明する。図14ないし図17は、第2実施例によるインダクタの製造方法を段階別に示す断面図である。図14ないし図17を順次に参照すれば、基板40上に導電性接着膜52及び層間誘電体膜42を順次に形成する(図14)。導電性接着膜52は層間誘電体膜42と基板との付着力を高めるための物質層であって基板の配線と電気的に連結されうる。導電性接着膜52及び層間誘電体膜42に基板40が露出されるコンタクトホール44aを形成する(図15)。コンタクトホール44aを導電性プラグ46で充填し、その結果物の表面を平坦にする(図16)。図17に示した後続工程は第1実施例と同一に進行する。このようにして、図5に示した第2実施例によるインダクタが形成される。
【0046】
<第3実施例>
図18ないし図22を順次に参照しつつ、本発明の第3実施例によるインダクタの製造方法を説明する。図18ないし図22は、第3実施例によるインダクタの製造方法を段階別に示す断面図である。図18に示すように、基板62上に層間誘電体膜42を形成する。層間誘電体膜42に基板62が露出されるコンタクトホール44を形成する。コンタクトホール44に導電性プラグ46を充填する。導電性プラグ46が充填された結果物の表面を平坦化する。以後、図19に示すようにコンタクトホール44が導電性プラグ46で充填された層間誘電体膜42を基板62から分離する。分離された層間誘電体膜42の一面上に導電性プラグ46と接触する、望ましくは導電性プラグ46の全面を覆うバンプ部材54を形成する(図20)。層間誘電体膜42のバンプ部材54が形成された面を基板40に向けてバンプ54を用いて両者をボンディングする。この過程でバンプ部材54は所定の温度及び圧力を受け、その結果、基板40と層間誘電体膜42間に両者を連結する第1フリップチップバンプ54aが形成される(図21)。基板40とフリップチップボンディングされた層間誘電体膜42上にRFチップ50をフリップチップボンディングする過程は第1実施例と同一に進行する。このようにして、図6に示した本発明の第3実施例によるインダクタが形成される。この場合にインダクタは2つのフリップチップバンプ48a、54aとこれらを連結する導電性プラグ46とで構成される。
【0047】
一方、図示しなかったが、図7及び図8に示した第4及び第5実施例によるインダクタの製造方法は、各々第1実施例によるインダクタの製造方法において導電性プラグ46を含む層間誘電体膜42とフリップチップバンプ48a間に導電性接着膜56を形成する工程を含み、第3実施例によるインダクタの製造方法において基板40とフリップチップバンプ54a間に導電性接着膜58を形成する工程を含む点にその特徴がある。
【0048】
他の一方、前記第5実施例によるインダクタの製造方法において層間誘電体膜42及び導電性プラグ46の露出された全面に導電性接着膜を形成した後、前記導電性接着膜にフリップチップバンプ48aを通じてRFチップ50を形成する方法がさらにあり得る。
【0049】
また、導電性接着膜形成工程を含む第2実施例に係るインダクタの製造方法において層間誘電体膜42及び導電性プラグ46の露出された全面に導電性接着膜を形成した後、前記導電性接着膜にフリップチップバンプ48aを通じてRFチップ50を形成する方法がさらにあり得る。
【0050】
【発明の効果】
前述したように、インダクタを構成する要素の1つである導電性プラグが誘電率及び導電率が低く、損失角の小さい誘電層により取り囲まれているために、基板損失が極小化される。その結果、高い忠実度が得られる。そして、寄生キャパシタのキャパシタンスが極めて小さいために、高い自己共振周波数が得られる。また、半導体製造工程を用いてフリップチップバンプと共に短い導電性プラグを再現性高く形成できるために、所望の小さいインダクタンスを有しつつその値の変化は最小化できるインダクタが得られる。また、フリップチップボンディングを用いるために、チップサイズをワイヤーボンディングを用いたチップの30%以下に減らせる。
【0051】
前記説明において多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものではなく、望ましい実施例を例示するものである。例えば、本発明が属する技術分野で当業者であれば新たなフリップチップバンプの形成工程を開発して本発明の実施例によるインダクタの製造方法に適用でき、層間誘電体膜42をできるだけ誘電率の低い複数の誘電体膜で形成することもできる。また、コンタクトホール44の形態も多様に変化させうる。例えば、本発明の実施例において説明したような一定した直径のコンタクトホールでなく、部分的にまたは順次的に異なる直径を有する階段型コンタクトホールを備え、ここにインダクタ要素として導電性プラグを充填しても良い。よって、本発明の範囲は特許請求の範囲に記載された技術的思想によってのみ決まるべきである。
【図面の簡単な説明】
【図1】従来の技術による螺旋状インダクタの平面図である。
【図2】図1に示す従来の技術によるインダクタの断面等価回路図である。
【図3】本発明の第1実施例による無線通信端末機のRF部に備えられたインダクタの断面を示す断面図である。
【図4】図3に示されたインダクタの一部とこれに相応する等価回路を示す図面である。
【図5】本発明の第2実施例による無線通信端末機のRF部に備えられたインダクタの断面を示す断面図である。
【図6】本発明の第3実施例による無線通信端末機のRF部に備えられたインダクタの断面を示す断面図である。
【図7】本発明の第4実施例による無線通信端末機のRF部に備えられたインダクタの断面を示す断面図である。
【図8】本発明の第5実施例による無線通信端末機のRF部に備えられたインダクタの断面を示す断面図である。
【図9】本発明の第1実施例によるインダクタの製造方法における、基板上に層間誘電体膜を形成する工程を示す断面図である。
【図10】本発明の第1実施例によるインダクタの製造方法における、層間誘電体膜に基板を露出させるコンタクトホールを形成する工程を示す断面図である。
【図11】本発明の第1実施例によるインダクタの製造方法における、コンタクトホールを導電性プラグで充填する工程を示す断面図である。
【図12】本発明の第1実施例によるインダクタの製造方法における、RFチップのパッド領域部にフリップチップボンディングのためのバンプ部材を形成する工程を示す断面図である。
【図13】本発明の第1実施例によるインダクタの製造方法における、RFチップをフリップチップボンディングする工程を示す断面図である。
【図14】本発明の第2実施例によるインダクタの製造方法における、基板上に導電性接着膜及び層間誘電体膜を順次形成する工程を示す断面図である。
【図15】本発明の第2実施例によるインダクタの製造方法における、導電性接着膜及び層間誘電体膜に基板を露出させるためのコンタクトホールを形成する工程を示す断面図である。
【図16】本発明の第2実施例によるインダクタの製造方法における、コンタクトホールを導電性プラグで充填し、その表面を平坦化する工程を示す断面図である。
【図17】本発明の第2実施例によるインダクタの製造方法において、パッド領域部にバンプ部材を形成したRFチップを、図16の表面にフリップチップボンディングした状態を示す断面図である。
【図18】本発明の第3実施例によるインダクタの製造方法において、基板上に形成した層間誘電体膜に基板を露出させるコンタクトホールを形成し、導電性プラグを充填して、表面を平坦化した状態を示す断面図である。
【図19】本発明の第3実施例によるインダクタの製造方法において、コンタクトホールに導電性プラグを充填した層間誘電体膜の基板から分離した状態を示す断面図である。
【図20】本発明の第3実施例によるインダクタの製造方法において、図19の層間誘電体膜の一面上にバンプ部材を形成した状態を示す断面図である。
【図21】本発明の第3実施例によるインダクタの製造方法における、図20に示す工程によって形成されたバンプ部材で層間誘電体膜を基板にボンディングした状態を示す断面図である。
【図22】本発明の第3実施例によるインダクタの製造方法によって形成された無線通信端末機のRF部に備えられたインダクタを示す断面図である。
【符号の説明】
40 基板
42 層間誘電体膜
44 コンタクトホール
46 導電性プラグ
48a フリップチップバンプ
50 RFチップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inductor provided in an RF unit of a wireless communication terminal, and more particularly to an inductor having a low inductance value and a small change in the value.
[0002]
[Prior art]
Current wireless communication terminals are lighter, thinner and smaller than earlier products, and power consumption and product costs are also significantly reduced. Nevertheless, reducing the size, power consumption and manufacturing cost of a wireless communication terminal is still the first issue to be addressed when manufacturing a high quality wireless communication terminal.
[0003]
As a solution to such a problem, there is a method of making the RF end of the wireless communication terminal into one chip. In this method, the size of the electronic device constituting the RF end of the wireless communication terminal, particularly, the miniaturization of the inductor included in the chip is most important. In addition, it is important to keep the inductance stable while keeping the fidelity (Q-factor) of the inductor high.
[0004]
Most inductors used at the RF end of a wireless communication terminal are spiral inductors or bond wire inductors.
[0005]
The spiral inductor according to the prior art is formed by spirally winding a metal wire several times on a plane as shown in FIG. 1, one end of which is connected to the
[0006]
Referring to FIG. 2, which is an equivalent circuit of FIG. 1, a
[0007]
The first and second
[0008]
On the other hand, an inductor formed of a bond wire implements an inductor using a wire used when packaging a bare chip (not shown) on the substrate, and can produce an inductor with high fidelity and a low value. . However, since the area occupied by the package is large, the area of the entire RF chip is widened, and the shape and length of the wire are gradually changed depending on the process, so that the inductance is also slightly changed.
[0009]
When an inductor with a low inductance is required, the effect is significant even if the inductance change amount is small, but this corresponds to the case of a low noise amplifier (LNA) of a wireless communication terminal. That is, the input impedance of the LNA of the wireless communication terminal is determined by the source inductor of the first transistor, and its value is required to decrease as the frequency increases. For example, in an LNA of the wireless LAN USII band (5.725-5.825 GHz), a bond wire is mainly used as a source inductor, and its value is about 0.5 nH. In this case, the source inductor has an error of about 0.1 nH due to a process change. However, this error causes the input reflection to deteriorate by 10 dB or more. Such a result is a major problem in designing an LNA.
[0010]
[Problems to be solved by the invention]
The technical problem to be solved by the present invention is to solve the above problems, and is intended to prevent a decrease in fidelity due to substrate loss and a decrease in self-resonant frequency (SRF) due to a parasitic capacitor. An object of the present invention is to provide an inductor provided in an RF unit of a wireless communication terminal, which has a small inductance, minimizes a change in inductance, and can greatly reduce an RF chip area.
[0011]
Another technical problem to be solved by the present invention is to provide a method for manufacturing the above-described inductor.
[0012]
[Means for Solving the Problems]
In order to achieve the above technical object, the present invention provides a low-loss dielectric material, wherein an RF chip provided on a substrate is electrically connected to the substrate at a predetermined distance from the substrate. And a second inductor unit for connecting the first inductor unit and the RF chip. The inductor provided in the RF unit of the wireless communication terminal is provided. I do.
[0013]
The first inductor means is a conductive plug, one end of the conductive plug is connected to the substrate, and the other end is connected to the second inductor means. The second inductor means in contact with the other end of the conductive plug is a flip chip bump.
[0014]
A conductive adhesive layer surrounding the conductive plug may be further provided between the low-loss dielectric material and the substrate. The conductive plug may be connected to the substrate through a third inductor. The third inductor means may be a flip chip bump.
[0015]
A conductive adhesive film may be further provided between the third inductor means and the substrate or / and between a flip chip bump and the conductive plug.
[0016]
In order to achieve the other technical object, the present invention provides a first step of forming a low-loss inter-layer dielectric film on a substrate, and a step of penetrating the inter-layer dielectric film through the inter-layer dielectric film. A second step of forming first inductor means connected to the first inductor means, and forming an RF chip at a predetermined interval on the interlayer dielectric film, wherein the first chip means is connected to the pad area of the first inductor means and the RF chip. And a third step of forming via a second inductor means.
[0017]
The second step may further include forming a contact hole in the interlayer dielectric film where the substrate is exposed, and filling the contact hole with a conductive plug as the first inductor means.
[0018]
Forming a bump for flip-chip bonding on a pad region of the RF chip; and aligning the RF chip such that the bump corresponds to the conductive plug one-to-one. Pressing the substrate and the RF chip at a predetermined temperature and pressure to bond them together.
[0019]
According to another embodiment of the present invention, the third step includes forming a bump in contact with the conductive plug on the interlayer dielectric film, and the pad area of the RF chip is paired with the bump. The method further includes the steps of aligning the RF chip to correspond to step 1, and pressing the substrate and the RF chip at a predetermined temperature and pressure to perform flip chip bonding.
[0020]
On the other hand, in order to achieve the other technical problem, the present invention provides a first step of forming a low dielectric constant interlayer dielectric film including a penetrating first inductor means, and a substrate and the first inductor means. A second step of arranging the interlayer dielectric film at a predetermined distance on the substrate via a second inductor means to be connected, and positioning an RF chip at a predetermined distance on the interlayer dielectric film; And a third step of connecting the first inductor means and the pad area of the RF chip via third inductor means.
[0021]
The first step includes forming the interlayer dielectric film on a first substrate, forming a contact hole exposing the first substrate in the interlayer dielectric film, and forming the contact hole in the contact hole. The method further includes the steps of: filling a conductive plug with one inductor means; and separating the interlayer dielectric film from the first substrate.
[0022]
The second and third inductor means are flip chip bumps.
[0023]
The second step includes forming the flip chip bumps on the substrate in consideration of an interval and an area of a pad region of the RF chip, and the conductive plugs and the flip chip bumps have a one-to-one correspondence. The method may further include arranging the interlayer dielectric film to perform the process, and pressing the substrate and the interlayer dielectric film at a predetermined temperature and pressure to perform flip chip bonding.
[0024]
According to another embodiment of the present invention, the second step includes forming a flip chip bump in contact with the conductive plug on one surface of the interlayer dielectric film, and forming the flip chip bump at a predetermined temperature and pressure. And bonding the interlayer dielectric film by pressure bonding.
[0025]
The third step may include forming the flip chip bump on the RF chip pad area, and aligning the RF chip so that the flip chip bump and the conductive plug correspond one to one. And pressing and bonding the RF chip and the interlayer dielectric film at a predetermined temperature and pressure.
[0026]
Before flip-chip bonding the substrate and the interlayer dielectric film, a conductive adhesive film is formed on the substrate.
[0027]
According to the present invention, since the substrate loss is minimized, high fidelity can be obtained and the self-resonant frequency can be increased. In addition, the change of the inductor value can be minimized with excellent reproducibility of the inductor by the repetition process. In addition, flip chip bonding can be applied to reduce the overall chip size.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an inductor provided in an RF unit of a wireless communication terminal according to an embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the drawings, the thickness of layers and regions are exaggerated for clarity of description.
[0029]
First, an inductor provided in an RF unit of a wireless communication terminal will be described with reference to FIGS. FIG. 3 is a sectional view of an inductor provided in an RF unit of a wireless communication terminal according to a first embodiment of the present invention. FIG. 4 shows a part of the inductor shown in FIG. 3 and an equivalent circuit corresponding thereto. FIGS. 5 to 8 are cross-sectional views illustrating inductors provided in an RF unit of a wireless communication terminal according to second to fifth embodiments of the present invention.
[0030]
<First embodiment>
A first embodiment of the present invention will be described with reference to FIG. As shown in FIG. 3, an
[0031]
The
[0032]
In the equivalent circuit of FIG. 4, the first resistor R1 and the first inductor L1 are formed by
[0033]
<Second embodiment>
A second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 5, a conductive
[0034]
<Third embodiment>
A third embodiment of the present invention will be described with reference to FIG. The third embodiment is characterized in that flip chip bumps are provided above and below the
[0035]
Specifically, referring to FIG. 6, a first
[0036]
In the third embodiment, the first flip chip bumps 54a are used as inductor means.
[0037]
<Fourth embodiment>
A fourth embodiment of the present invention will be described with reference to FIG. As shown in FIG. 7, a conductive adhesive film 56 is formed between the
[0038]
<Fifth embodiment>
A fifth embodiment of the present invention will be described with reference to FIG. As shown in FIG. 8, this is a case where a conductive
[0039]
Next, a method of manufacturing an inductor used in an RF unit of a wireless communication terminal according to an embodiment of the present invention will be described with reference to FIGS.
[0040]
<First embodiment>
A method of manufacturing an inductor according to a first embodiment of the present invention will be described with reference to FIGS. 9 to 13 are cross-sectional views illustrating a method of manufacturing the inductor according to the first embodiment step by step. First, an
[0041]
Next, as shown in FIG. 10, a
[0042]
On the other hand, as shown in FIG. 12, a
[0043]
As described above, since the
[0044]
On the other hand, after the
[0045]
<Second embodiment>
A method of manufacturing an inductor according to a second embodiment of the present invention will be described with reference to FIGS. 14 to 17 are cross-sectional views illustrating steps of a method of manufacturing an inductor according to a second embodiment. 14 through 17, a conductive
[0046]
<Third embodiment>
A method of manufacturing an inductor according to a third embodiment of the present invention will be described with reference to FIGS. 18 to 22 are cross-sectional views illustrating steps of a method of manufacturing an inductor according to a third embodiment. As shown in FIG. 18, an
[0047]
On the other hand, although not shown, the method of manufacturing the inductor according to the fourth and fifth embodiments shown in FIGS. 7 and 8 is the same as the method of manufacturing the inductor according to the first embodiment, except that the interlayer dielectric including the
[0048]
On the other hand, in the method of manufacturing an inductor according to the fifth embodiment, after a conductive adhesive film is formed on the entire exposed surface of the
[0049]
In the method of manufacturing an inductor according to the second embodiment including a conductive adhesive film forming step, a conductive adhesive film is formed on the entire exposed surfaces of the
[0050]
【The invention's effect】
As described above, since the conductive plug, which is one of the constituent elements of the inductor, is surrounded by the dielectric layer having a low dielectric constant and a low conductivity, and having a small loss angle, the substrate loss is minimized. As a result, high fidelity is obtained. Since the capacitance of the parasitic capacitor is extremely small, a high self-resonant frequency can be obtained. In addition, since a short conductive plug can be formed with high reproducibility together with flip chip bumps by using a semiconductor manufacturing process, an inductor having a desired small inductance and a change in its value can be minimized can be obtained. In addition, the use of flip chip bonding can reduce the chip size to 30% or less of a chip using wire bonding.
[0051]
Although a number of items have been specifically described in the above description, they do not limit the scope of the invention, but exemplify preferred embodiments. For example, those skilled in the art to which the present invention pertains can develop a new flip chip bump forming process and apply it to the method of manufacturing an inductor according to the embodiment of the present invention. It can also be formed of a plurality of low dielectric films. In addition, the shape of the
[Brief description of the drawings]
FIG. 1 is a plan view of a spiral inductor according to the related art.
FIG. 2 is a sectional equivalent circuit diagram of the conventional inductor shown in FIG.
FIG. 3 is a cross-sectional view illustrating an inductor provided in an RF unit of the wireless communication terminal according to the first embodiment of the present invention;
FIG. 4 is a diagram illustrating a part of the inductor illustrated in FIG. 3 and an equivalent circuit corresponding thereto.
FIG. 5 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a second embodiment of the present invention;
FIG. 6 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a third embodiment of the present invention;
FIG. 7 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a fourth embodiment of the present invention;
FIG. 8 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal according to a fifth embodiment of the present invention;
FIG. 9 is a cross-sectional view showing a step of forming an interlayer dielectric film on a substrate in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a step of forming a contact hole exposing the substrate in the interlayer dielectric film in the method of manufacturing the inductor according to the first embodiment of the present invention.
FIG. 11 is a cross-sectional view showing a step of filling a contact hole with a conductive plug in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 12 is a cross-sectional view illustrating a step of forming a bump member for flip-chip bonding in a pad region of an RF chip in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a step of flip-chip bonding an RF chip in the method of manufacturing an inductor according to the first embodiment of the present invention.
FIG. 14 is a cross-sectional view illustrating a step of sequentially forming a conductive adhesive film and an interlayer dielectric film on a substrate in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 15 is a cross-sectional view illustrating a step of forming a contact hole for exposing a substrate to a conductive adhesive film and an interlayer dielectric film in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 16 is a cross-sectional view showing a step of filling a contact hole with a conductive plug and flattening the surface in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 17 is a cross-sectional view showing a state in which an RF chip having a bump member formed in a pad region is flip-chip bonded to the surface of FIG. 16 in a method of manufacturing an inductor according to a second embodiment of the present invention.
FIG. 18 is a plan view illustrating a method of manufacturing an inductor according to a third embodiment of the present invention, in which a contact hole for exposing a substrate is formed in an interlayer dielectric film formed on the substrate, a conductive plug is filled, and the surface is planarized. It is sectional drawing which shows the state which carried out.
FIG. 19 is a cross-sectional view showing a state in which an interlayer dielectric film having a contact hole filled with a conductive plug is separated from a substrate in a method of manufacturing an inductor according to a third embodiment of the present invention.
FIG. 20 is a cross-sectional view illustrating a state in which a bump member is formed on one surface of the interlayer dielectric film of FIG. 19 in the method of manufacturing the inductor according to the third embodiment of the present invention.
FIG. 21 is a cross-sectional view showing a state in which an interlayer dielectric film is bonded to a substrate with bump members formed by the process shown in FIG. 20 in the method of manufacturing the inductor according to the third embodiment of the present invention.
FIG. 22 is a cross-sectional view illustrating an inductor provided in an RF unit of a wireless communication terminal formed by a method of manufacturing an inductor according to a third embodiment of the present invention;
[Explanation of symbols]
40 substrate
42 Interlayer dielectric film
44 Contact hole
46 conductive plug
48a flip chip bump
50 RF chip
Claims (24)
前記第1インダクタ手段と前記RFチップとを連結する第2インダクタ手段と、を備えることを特徴とする無線通信端末機のRF部に備えられたインダクタ。First inductor means provided to electrically connect an RF chip provided on the substrate at a predetermined distance from the substrate to the substrate and surrounded by a low-loss dielectric material;
An inductor provided in an RF unit of a wireless communication terminal, comprising: said first inductor means and second inductor means for connecting said RF chip.
前記層間誘電体膜に前記層間誘電体膜を貫通して前記基板と連結される第1インダクタ手段を形成する第2段階と、
前記層間誘電体膜上に所定間隔をおいてRFチップを形成するが、前記第1インダクタ手段及び前記RFチップのパッド領域と連結される第2インダクタ手段を介して形成する第3段階と、を含むことを特徴とするインダクタの製造方法。A first step of forming a low-loss interlayer dielectric film on the substrate;
A second step of forming first inductor means connected to the substrate through the interlayer dielectric film through the interlayer dielectric film;
Forming an RF chip at a predetermined interval on the interlayer dielectric film, and forming the RF chip through a second inductor connected to the first inductor and a pad area of the RF chip. A method for manufacturing an inductor, comprising:
前記層間誘電体膜に前記基板が露出されるコンタクトホールを形成する段階と、
前記コンタクトホールに前記第1インダクタ手段として導電性プラグを充填する段階と、をさらに含むことを特徴とする請求項11に記載のインダクタの製造方法。The second step is
Forming a contact hole exposing the substrate in the interlayer dielectric film;
The method of claim 11, further comprising: filling the contact hole with a conductive plug as the first inductor means.
前記RFチップのパッド領域上にフリップチップボンディングのためのバンプを形成する段階と、
前記バンプが前記導電性プラグと1対1に対応すべく前記RFチップを整列する段階と、
所定の温度及び圧力で前記基板及び前記RFチップを圧着して両者をボンディングする段階と、をさらに含むことを特徴とする請求項12に記載のインダクタの製造方法。The third step is
Forming a bump for flip chip bonding on a pad area of the RF chip;
Aligning the RF chip such that the bumps correspond to the conductive plugs one-to-one;
The method of claim 12, further comprising: pressing the substrate and the RF chip at a predetermined temperature and pressure to bond them.
前記層間誘電体膜上に前記導電性プラグと接触するバンプを形成する段階と、前記RFチップのパッド領域が前記バンプと1対1に対応すべく前記RFチップを整列する段階と、
所定の温度及び圧力で前記基板及び前記RFチップを圧着して両者をフリップチップボンディングする段階と、をさらに含むことを特徴とする請求項12に記載のインダクタの製造方法。The third step is
Forming a bump in contact with the conductive plug on the interlayer dielectric film, and aligning the RF chip such that a pad area of the RF chip corresponds to the bump one-to-one;
13. The method of claim 12, further comprising: pressing the substrate and the RF chip at a predetermined temperature and pressure to perform flip-chip bonding.
基板と前記第1インダクタ手段とを連結する第2インダクタ手段を介して前記基板上に所定距離をおいて前記層間誘電体膜を位置させる第2段階と、
前記層間誘電体膜上に所定距離をおいてRFチップを位置させるが、前記第1インダクタ手段と前記RFチップのパッド領域とを連結する第3インダクタ手段を介して位置させる第3段階と、を含むことを特徴とするインダクタの製造方法。A first step of forming a low dielectric constant interlayer dielectric film including a penetrating first inductor means;
A second step of locating the interlayer dielectric film at a predetermined distance on the substrate via a second inductor means connecting the substrate and the first inductor means;
A third step of positioning an RF chip at a predetermined distance on the interlayer dielectric film, but positioning the RF chip via third inductor means connecting the first inductor means and a pad area of the RF chip. A method for manufacturing an inductor, comprising:
第1基板上に前記層間誘電体膜を形成する段階と、
前記層間誘電体膜に前記第1基板が露出されるコンタクトホールを形成する段階と、
前記コンタクトホールに前記第1インダクタ手段で導電性プラグを充填する段階と、
前記層間誘電体膜を前記第1基板から分離させる段階と、をさらに含むことを特徴とする請求項17に記載のインダクタの製造方法。The first step is
Forming the interlayer dielectric film on a first substrate;
Forming a contact hole exposing the first substrate in the interlayer dielectric film;
Filling the contact hole with a conductive plug with the first inductor means;
18. The method of claim 17, further comprising: separating the interlayer dielectric film from the first substrate.
前記RFチップのパッド領域の間隔及び面積を考慮して前記基板上に前記フリップチップバンプを形成する段階と、
前記導電性プラグと前記フリップチップバンプとが1対1に対応すべく前記層間誘電体膜を整列する段階と、
所定の温度及び圧力で前記基板と前記層間誘電体膜とを圧着してフリップチップボンディングする段階と、をさらに含むことを特徴とする請求項19に記載のインダクタの製造方法。The second step is
Forming the flip chip bumps on the substrate in consideration of an interval and an area of a pad region of the RF chip;
Arranging the interlayer dielectric film such that the conductive plug and the flip chip bump correspond one-to-one,
20. The method of claim 19, further comprising: performing a flip-chip bonding by pressing the substrate and the interlayer dielectric film at a predetermined temperature and pressure.
前記層間誘電体膜の一面に前記導電性プラグと接触するフリップチップバンプを形成する段階と、
所定の温度及び圧力で前記基板と前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含むことを特徴とする請求項19に記載のインダクタの製造方法。The second step is
Forming a flip chip bump in contact with the conductive plug on one surface of the interlayer dielectric film;
20. The method of claim 19, further comprising: bonding the substrate and the interlayer dielectric film by pressing at a predetermined temperature and pressure.
前記RFチップパッド領域上に前記フリップチップバンプを形成する段階と、
前記フリップチップバンプと前記導電性プラグとが1対1に対応すべく前記RFチップを整列する段階と、
所定の温度及び圧力で前記RFチップと前記層間誘電体膜とを圧着してボンディングする段階と、をさらに含むことを特徴とする請求項20または21に記載のインダクタの製造方法。The third step is
Forming the flip chip bump on the RF chip pad area;
Aligning the RF chip so that the flip chip bumps and the conductive plugs correspond one to one;
22. The method of claim 20, further comprising: bonding the RF chip and the interlayer dielectric film by pressing at a predetermined temperature and pressure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124632A JP2004327946A (en) | 2003-04-30 | 2003-04-30 | High frequency inductor having low inductance and low inductance variation and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124632A JP2004327946A (en) | 2003-04-30 | 2003-04-30 | High frequency inductor having low inductance and low inductance variation and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004327946A true JP2004327946A (en) | 2004-11-18 |
Family
ID=33502113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003124632A Pending JP2004327946A (en) | 2003-04-30 | 2003-04-30 | High frequency inductor having low inductance and low inductance variation and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004327946A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8053890B2 (en) | 2006-12-05 | 2011-11-08 | Infineon Technologies Ag | Microchip assembly including an inductor and fabrication method |
JPWO2016047316A1 (en) * | 2014-09-26 | 2017-07-13 | 株式会社村田製作所 | High frequency components |
JP2021176166A (en) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | Inductor component and inductor structure |
JP2021180246A (en) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | Inductor component, manufacturing method of inductor component, and inductor structure |
-
2003
- 2003-04-30 JP JP2003124632A patent/JP2004327946A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8053890B2 (en) | 2006-12-05 | 2011-11-08 | Infineon Technologies Ag | Microchip assembly including an inductor and fabrication method |
JPWO2016047316A1 (en) * | 2014-09-26 | 2017-07-13 | 株式会社村田製作所 | High frequency components |
JP2021176166A (en) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | Inductor component and inductor structure |
JP2021180246A (en) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | Inductor component, manufacturing method of inductor component, and inductor structure |
JP7287343B2 (en) | 2020-05-13 | 2023-06-06 | 株式会社村田製作所 | Inductor components and inductor structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7638364B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
TW544817B (en) | Semiconductor device | |
JP2023022078A (en) | Bonded structures with integrated passive component | |
EP2319078B1 (en) | High q transformer disposed at least partly in a non-semiconductor substrate | |
CN205093042U (en) | Flexible circuit substrate | |
US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
JP3612031B2 (en) | High frequency module | |
KR20050032009A (en) | An inductor formed in an integrated circuit | |
US9000558B2 (en) | Wafer-level flip chip package with RF passive element/ package signal connection overlay | |
TW201131592A (en) | Inductors and methods for integrated circuits | |
US20100237462A1 (en) | Package Level Tuning Techniques for Propagation Channels of High-Speed Signals | |
KR20010108329A (en) | Apparatus and method for an integrated circuit having high q reactive components | |
EP1104026B1 (en) | Ground plane for a semiconductor chip | |
US11488915B2 (en) | Antenna package structure and antenna packaging method | |
JP2005136360A (en) | Passive element chip, high integration module, method of manufacturing passive element chip, and method of manufacturing high integration module | |
JP2003007910A (en) | Semiconductor device | |
WO2024114183A1 (en) | Heterogeneous package substrate and module | |
JP2004327946A (en) | High frequency inductor having low inductance and low inductance variation and its manufacturing method | |
TW200830523A (en) | A multi-chip electronic circuit module and a method of manufacturing | |
US7414505B2 (en) | High frequency inductor having low inductance and low inductance variation and method of manufacturing the same | |
KR20030048691A (en) | low value, low variation high frequency inductor and method for manufacturing the same | |
EP1471575A1 (en) | Rf chip carrier having inductors provided therein and method of manufacturing the same | |
JPH08255714A (en) | Inductor and its manufacturing method | |
CN109712943A (en) | Semiconductor package | |
JP4547655B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |