JP2004327872A - Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method - Google Patents

Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method Download PDF

Info

Publication number
JP2004327872A
JP2004327872A JP2003123087A JP2003123087A JP2004327872A JP 2004327872 A JP2004327872 A JP 2004327872A JP 2003123087 A JP2003123087 A JP 2003123087A JP 2003123087 A JP2003123087 A JP 2003123087A JP 2004327872 A JP2004327872 A JP 2004327872A
Authority
JP
Japan
Prior art keywords
layer
gate line
substrate
thin film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003123087A
Other languages
Japanese (ja)
Inventor
Chiho Kinoshita
智豊 木下
Akihiko Asano
明彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003123087A priority Critical patent/JP2004327872A/en
Publication of JP2004327872A publication Critical patent/JP2004327872A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film transistor of a bottom gate structure, wherein when amorphous silicon is modified to crystalline silicon by laser annealing, a difference in crystallization between a region on a gate line and its external region is reduced, and a high yield and the high performance are materialized. <P>SOLUTION: In the thin film transistor of the bottom gate structure, a silicon layer 106 as an active layer is formed through a gate insulating film 105 on a gate line 104 formed on an insulating layer 103 on a substrate 101. The silicon layer 106 is crystallized by a light irradiation, and before the silicon layer 106 is formed, on the entire face or a part of the substrate 101 between the substrate 101 and the insulating layer 103, a high heat conductive layer 102 composed of a matter having the higher heat conductivity than that of the gate line 104 is formed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタおよびその製造方法、薄膜トランジスタを用いた表示装置およびその製造方法に関し、詳しくは非晶質半導体を結晶化させる技術を用いた薄膜トランジスタおよびその製造方法、その薄膜トランジスタを用いた液晶パネル、エレクトロルミネッセンス（以下、ＥＬと略記する）表示パネルなどの表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や携帯用情報端末などに用いられる液晶表示装置または有機ＥＬ表示装置には、スイッチング素子として一部にシリコンを利用したものが使われている。液晶デバイスとしては、シリコンを薄膜トランジスタ（以下、ＴＦＴと略記する）として利用し、ＴＦＴによって制御された電圧を、基板とその対向基板との間に封止された液晶にかけることによって画像を表示している。このＴＦＴを構成しているシリコンには、非晶質シリコンと結晶シリコンがあり、結晶シリコンは、高開口率、低消費電力、小型化、回路内蔵などが実現できるため、注目を集めている。
【０００３】
一般的に、結晶シリコンによりスイッチング素子を作製するためには、ガラス上に非晶質シリコンを形成した後にこの非晶質シリコンにレーザ光を照射する熱処理を行って非晶質シリコンを結晶化する方法、石英基板上に非晶質シリコンを形成した後に高温（例えば６００℃）の熱処理を行うことによって非晶質シリコンを結晶化する方法、単結晶シリコンを利用する方法などがある。この中で携帯機器に搭載されているものは、大面積での作製が可能なガラス上に非晶質シリコンを形成した後、レーザ光照射により結晶化する方法が一般的に用いられている（例えば、特許文献１参照。）。レーザ光としては、短波長で大出力が得られるエキシマレーザ光が主に用いられているが、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ光などの固体レーザ光の高調波なども一部で用いられている。
【０００４】
薄膜トランジスタには、チャネル層下（基板側）にゲート線が配置されているボトムゲート型構造と、チャネル層上にゲート線が配置されているトップゲート型構造が存在する。ゲート線は通常、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属、またはこれらを組み合わせたものが用いられる。これらの金属は、ガラス基板よりも熱伝導率が高い。一般に、結晶化を行うためのレーザ光は、薄膜デバイス側から照射され、照射されたレーザ光は非晶質シリコンに吸収されて熱エネルギーとなり、非晶質シリコンを融解させる。非晶質シリコンが融解した後、非晶質シリコン中の熱は基板側に逃げるために非晶質シリコンの温度が下がり、その過程で非晶質シリコンは多結晶シリコンとなる。この際、結晶化に必要なレーザ光エネルギーは、低すぎると十分に融解せず結晶化が不十分となり、結晶化された部分の結晶の大きさとしては、０．１μｍ以下のものができる。逆に結晶化に必要なレーザ光エネルギーが高すぎる場合には、微小結晶領域（０．１μｍ以下）が出現する。したがって、その間に最適なエネルギー範囲が存在する。結晶が大きくなるほど、トランジスタの移動度が大きくなり、高速な回路を形成することができるため、なるべく大きい結晶が望ましい。
【０００５】
上記結晶化レーザニーリング工程では、ゲート線上にシリコン層が形成されているボトムゲート構造では下地にゲート線のある領域（チャネル部分）と無い領域（ＬＤＤ領域、ソース領域、ドレイン領域）が存在し、ゲート線があるために下地の熱伝導率が異なる。このため、熱拡散の過程が異なり、ゲート線のある領域と無い領域とでは結晶化に最適なレーザ光エネルギー密度が異なるという問題がある。ゲート線が１００ｎｍの厚さのモリブデンからなり、ゲート絶縁膜が１００ｎｍの厚さの酸化シリコン（ＳｉＯ）からなり、シリコン層の厚さが５０ｎｍの場合におけるレーザ光エネルギー密度（横軸）と結晶粒径（縦軸）との関係を図１１に示す。
【０００６】
図１１に示すように、ゲート線上の領域の非晶質シリコン層に、結晶化に最適なエネルギー値を合わせた場合には、ゲート線上以外の領域の非晶質シリコン層ではエネルギーが大きすぎて微結晶ができる可能性がある。一方、ゲート線上以外の領域の非晶質シリコン層に、結晶化に最適なエネルギー値を合わせた場合には、ゲート線上の領域の非晶質シリコン層にとってはエネルギーが足りずに結晶が大きく成長しない（例えば、特許文献２参照。）。
【０００７】
上記課題を解決すべく、ゲート電極（ゲート線）を２層の導電材料を重ねた積層構造とし、結晶化される半導体薄膜に近い上層の導電材料はガラス基板に近い下層の導電材料に比較して熱伝導度が低い材料で形成するゲート電極を備えた薄膜トランジスタが提案されている（例えば、特許文献３参照。）。この構造では、上層の導電材料の熱伝導度がガラス基板に近くなるため、ゲート電極上にゲート絶縁膜を介して形成される半導体薄膜のゲート領域と非ゲート領域とでレーザニーリング時の熱的な条件が近くなることから、両領域にわたってレーザニーリングのプロセス条件を最適化できるものである。
【０００８】
【特許文献１】
特開平７−２３５４９０号公報（第４−５頁、第３−４図）
【特許文献２】
特開２００１−３２００５６号公報（第４−５頁、図１（ｃ））
【特許文献３】
特開２００２−２３１９５９号公報（第４−５頁、図１（ｃ））
【０００９】
【発明が解決しようとする課題】
しかしながら、ボトムゲート構造の薄膜トランジスタでは、ゲート電極を一層で形成する現状のプロセスでは、その中間のエネルギーでレーザ光を照射しているが、どちらも最適なエネルギーでないため、結晶粒が小さくなる。また最適なエネルギー値の範囲が狭いため、レーザ光出力が安定しない場合には歩留まりを下げる原因となっている。
【００１０】
また、ゲート電極を２層に形成する薄膜トランジスタでは、ゲート電極を形成するにあたり、２度のパターニング工程（例えばリソグラフィー工程とエッチング工程）を経なければならず、このため製造工程が複雑になり、それが歩留りを低下させる要因となる。また製造コストもかかる。
【００１１】
また、液晶表示パネル、ＥＬ表示パネル等はモバイル機器などに多く搭載され、低消費電力化が求められており、その一環としてゲート線の低抵抗化が要求されている。低抵抗化を実現するためにゲート線の厚さを厚くすることが考えられるが、ゲート線が厚くなるほど、ゲート線上とそれ以外の領域とで結晶化に必要な最適なレーザ光エネルギー密度の差が大きくなるため、結晶化にばらつきを生じるという問題が発生する。その差があまり大きくなると、一方が結晶化できなくなる。そのため、ゲート線はある一定以上の厚さにできないという制約が発生している。
【００１２】
本発明は、ボトムゲート構造の薄膜デバイスにおいて、レーザアニーリングにより非晶質シリコンを結晶質シリコンに改質する際に、ゲート線上の領域とゲート線上以外の領域とにおける非晶質シリコンの結晶化に必要なエネルギーの差を小さくするとともに、高歩留まり、高性能を実現することを目的としている。
【００１３】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた表示装置、その製造方法である。
【００１４】
本発明の薄膜トランジスタは、基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタであって、前記シリコン層は光照射により結晶化されたものからなり、前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成するものからなる。または、前記シリコン層は光照射により結晶化されたものからなり、前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の前記ゲート線の未形成領域に、前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成するものからなる。
【００１５】
上記薄膜トランジスタでは、基板と絶縁層との間で基板上の全面または一部に、ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成することから、シリコン層を光照射によって結晶化する際に、シリコン層が加熱されても、その熱は高熱伝導層によって均一な温度になるようにすばやく伝導される。これにより、ゲート線が存在する部分と存在しない部分とにおける熱伝導の相違が少なくなり、シリコン層に均一に熱が伝導されるようになる。または、基板上のゲート線の未形成領域に、ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層が形成されていることから、その上面にゲート絶縁膜を介して形成されるシリコン層を光照射によって結晶化する際に、シリコン層が加熱されても、ゲート線上および熱伝導層上の熱伝導の相違がなくなり、シリコン層に均一に熱が伝導されるようになる。したがって、いずれの構成においても、光照射（例えばレーザ光照射）により非晶質シリコンを結晶化させる際に問題となるゲート線の有無による結晶化エネルギーの違いが緩和される。
【００１６】
本発明の薄膜トランジスタの製造方法は、基板上にゲート線を形成する工程と、前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備えたボトムゲート型の薄膜トランジスタの製造方法において、前記ゲート線を形成する前に、前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する工程を備えている。前記薄膜トランジスタのゲート線を形成するとともに、前記基板上の前記ゲート線の非形成領域に前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成する。または、前記薄膜トランジスタのゲート線を形成するとともに、前記基板上の前記ゲート線の非形成領域に前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成する。
【００１７】
上記薄膜トランジスタの製造方法では、基板上の全面または一部に、ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成することから、シリコン層を光照射によって結晶化する際に、シリコン層が加熱されても、その熱は高熱伝導層によって均一な温度になるようにすばやく伝導される。これにより、ゲート線が存在する部分と存在しない部分とにおける熱伝導の相違が少なくなり、シリコン層には均一に熱伝導される。または、基板上のゲート線の未形成領域に、ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成することから、その上面にゲート絶縁膜を介して形成されるシリコン層を光照射によって結晶化する際に、シリコン層が加熱されても、ゲート線上および熱伝導層上の熱伝導の相違がなくなり、シリコン層に均一に熱が伝導されるようになる。したがって、いずれの製造方法においても、光照射（例えばレーザ光照射）により非晶質シリコンを結晶化させる際に問題となるゲート線の有無による結晶化エネルギーの違いが緩和される。
【００１８】
本発明の表示装置は、基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタを備えた表示装置であって、前記シリコン層は光照射により結晶化されたものからなり、前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成するものである。または、前記シリコン層は光照射により結晶化されたものからなり、前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成するものである。
【００１９】
上記表示装置では、本発明の薄膜トランジスタを備えていることから、本発明の薄膜トランジスタと同様なる作用、効果が得られる。
【００２０】
本発明の表示装置の製造方法は、基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタを備えた表示装置の製造方法において、前記薄膜トランジスタの製造工程は、前記基板上にゲート線を形成する工程と、前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備え、前記ゲート線を形成する前に、前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する工程を備えている。または、前記薄膜トランジスタの製造工程は、基板上にゲート線を形成する工程と、前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備え、前記ゲート線を形成すると同時に、前記基板上に前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成する工程を備えている。
【００２１】
上記表示装置の製造方法では、本発明の薄膜トランジスタの製造方法を備えていることから、本発明の薄膜トランジスタの製造方法と同様なる作用、効果が得られる。
【００２２】
【発明の実施の形態】
本発明の薄膜トランジスタおよびその製造方法に係る第１実施の形態を、図１および図２の概略構成断面図によって説明する。この第１実施の形態では、一例として、反射型液晶パネル用のアクティブマトリックス基板を説明する。
【００２３】
図１（１）に示すように、まず、第１基板１０１上に高熱伝導層１０２を形成する。上記第１基板１０１には、例えば厚さ０．７ｎｍのガラス基板を用いた。上記高熱伝導層１０２は、ダイヤモンドライクカーボン（以下ＤＬＣと略記する）で形成した。このＤＬＣは、例えばプラズマＣＶＤ法にて成膜される。このプラズマＣＶＤ法では、例えば、原料ガスにＣＨ４（メタン）を用い、基板温度を例えば２００℃とし、例えば３００ｎｍの厚さにＤＬＣを成膜した。ＤＬＣの熱伝導率は、膜質によっても変わるが、５Ｗ／ｃｍＫ〜１５Ｗ／ｃｍＫ程度である。また、ガラス基板の熱伝導率は、０．０１Ｗ／ｃｍＫ程度である。今回は、ＤＬＣを用いたが、タングステン、モリブデン、マグネシウム、銅などの金属、または窒化アルミニウム（ＡｌＮ）、炭化シリコン（ＳｉＣ）、酸化ベリリウム（ＢｅＯ）、窒化ホウ素（ＢＮ）などの絶縁物でも、高熱伝導のものならば、どれを用いてもよい。ただし、それぞれの熱伝導率にあわせて、膜厚を設定する必要がある。熱伝導が高い膜ほど薄く形成することができる。
【００２４】
さらに、高熱伝導層１０２上に絶縁層１０３を形成する。この絶縁層１０３は、例えばプラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）を例えば２００ｎｍの厚さに堆積して形成した。この絶縁層１０３は、第１基板１０１や高熱伝導層１０２からの後に形成される薄膜トランジスタ（以下ＴＦＴと略記する）層への不純物の拡散を防ぐためである。また、高熱伝導層１０２が金属で形成される場合は、高熱伝導層１０２と後に形成するゲート線のモリブデンとを絶縁するためのものとのなる。絶縁層１０３の厚さは、今回は２００ｎｍとしたが、あまり厚すぎると熱拡散の効果が少なくなってしまい、薄すぎると不純物のバリアとしての役目を果たさず、また高熱伝導層が金属の場合はゲートとの容量が強くなってしまうため、３０ｎｍ〜１０００ｎｍ程度が望ましい。
【００２５】
その後は、一般的な低温ポリシリコン技術、例えば「２００３ＦＰＤテクノロジー大全」（電子ジャーナル２００３年３月２５日発行、ｐ．１６６−１８３およびｐ．１９８−２０１）、「’９９最新液晶プロセス技術」（プレスジャーナル１９９８年発行、ｐ．５３−５９）、「フラットパネル・ディスプレイ１９９９」（日経ＢＰ社、１９９８年発行、ｐ．１３２−１３９）等に記載されているような低温ポリシリコンを用いたボトムゲート型の薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと記す）プロセスでＴＦＴを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
【００２６】
図１（２）に示すように、上記絶縁層１０３上にゲート線（ゲート電極も含む）１０４を形成した。このゲート線１０４は、一層の導電層（金属層）、例えばモリブデン層で形成され、その厚さは例えば１００ｎｍとした。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。上記ゲート線１０４は一例として以下のように形成される。スパッタリング法により、上記絶縁層１０３上にモリブデン膜を１００ｎｍの厚さに形成した。その後、一般的なフォトリソグラフィー技術とエッチング技術とによってゲート電極形状のパターニングして形成した。
【００２７】
次いで、上記絶縁層１０３上に上記ゲート線１０４を被覆するようにゲート絶縁膜１０５を形成した。ゲート絶縁膜１０５は、例えばプラズマＣＶＤ法によって、酸化珪素（ＳｉＯ２ ）層、または酸化珪素（ＳｉＯ２ ）層と窒化珪素（ＳｉＮｘ ）層との積層体で形成した。さらに連続的にプラズマＣＶＤ法により、上記ゲート絶縁膜１０５上に非晶質シリコン層１０６ａを、例えば５０ｎｍの厚さに形成した。この非晶質シリコン層１０６ａは、例えば厚さ３０ｎｍ〜１００ｎｍで形成することが好ましい。
【００２８】
次いで、図１（３）に示すように、光照射により上記非晶質シリコン層１０６ａ〔前記図１の（２）参照〕」を熔融再結晶化し結晶シリコン（ポリシリコン）層１０６を作製した。光照射には、一例として波長３０８ｎｍのＸｅＣｌエキシマレーザパルスを用いた。ここでは、波長が３０８ｎｍのエキシマレーザ光を用いたが、波長が２４８ｎｍのＫｒＦエキシマレーザ光、ＹＡＧレーザ光の高調波などを用いてもよい。
【００２９】
ここで、走査型電子顕微鏡によりポリシリコン層１０６を観察した。その結果、下地にモリブデン製のゲート線１０４が存在する位置と存在しない位置では、ポリシリコン層１０６の結晶の大きさに違いがなかった。レーザパワー密度３００ｍＪ／ｃｍ２で、約０．５μｍの大きさであった。本実施の形態では、ＤＬＣを高熱伝導層１０２として形成したため、モリブデンからなるゲート線１０４が存在しない部分でも熱拡散が効率よく起こるため、モリブデンからなるゲート線１０４の存在する位置と存在しない位置とで、結晶のでき方に差ができなかった。
【００３０】
図２（４）に示すように、ゲート線（ゲート電極）１０４上のポリシリコン層１０６をチャネル形成領域とし、このチャネル形成領域の両側にｎ− 型ドープ領域からなるポリシリコン層１０７、ｎ＋ 型ドープ領域からなるポリシリコン層１０８を形成した。これらのポリシリコン層１０７、１０８の形成には、例えば、イオン注入法を用いることができる。その際、チャネル形成領域となるポリシリコン層１０６上には、ｎ−型のリンイオン打込み時にチャネルを保護するためのストッパー層１０９を形成した。このストッパー層１０９は、例えば酸化シリコン（ＳｉＯ２ ）層で形成した。このようにして、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造とした。
【００３１】
さらに、プラズマＣＶＤ法によって、酸化珪素（ＳｉＯ２ ）層、または酸化珪素（ＳｉＯ２ ）層と窒化珪素（ＳｉＮｘ ）層との積層体からなるパッシベーション膜１１０を形成した。このパッシベーション膜１１０上に、各ポリシリコン層１０８に接続するソース電極１１１およびドレイン電極１１２を形成した。各ソース電極１１１およびドレイン電極１１２は例えばアルミニウムで形成した。
【００３２】
このようにして形成された薄膜トランジスタ（ＴＦＴ）は、第１基板１０１と絶縁層１０３との間で第１基板１０１上の全面または一部に、ゲート線１０４の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層１０２を形成することから、非晶質シリコン層１０６ａ〔前記図１の（２）参照〕を光照射によって結晶化する際に、非晶質シリコン層１０６ａが加熱されても、その熱は高熱伝導層１０２によって均一な温度になるようにすばやく伝導される。これにより、ゲート線１０４が存在する部分と存在しない部分とにおける熱伝導の相違が少なくなり、非晶質シリコン層１０６ａに均一に熱が伝導されるようになる。したがって、光照射（例えばレーザ光照射）により非晶質シリコンを結晶化させる際に問題となるゲート線１０４の有無による結晶化エネルギーの違いが緩和される。よって、ポリシリコン層１０６は全域にわたって結晶粒径の大きい結晶性に優れたものとなる。
【００３３】
次に、素子を保護するためと平坦化を行うために保護膜１１３を形成した。保護膜１１３は例えばポリメチルメタクリル酸樹脂系の樹脂により形成した。また保護膜１１３には、次工程で形成される反射電極に凹凸がつくように、保護層１１３表面に凹凸を形成し、さらにソース電極１１１と液晶駆動用電極とが接続されるようにコンタクトホール１１３Ｃを形成した。その後、ソース電極１１１に接続する反射電極１１４を形成した。この反射電極１１４は、例えば、銀（Ａｇ）で形成され、その形成方法としてはスパッタリング法が用いられる。このようにして、絶縁層１０３上に薄膜トランジスタを含む薄膜デバイス層が形成された。
【００３４】
以上の工程により、ボトムゲート構造のＴＦＴを備えたものであってもゲート線１０４上の領域とそれ以外の領域とでシリコン結晶の質がほぼ同じポリシリコン層１０６が形成されるアクティブマトリックス基板を作製することができた。
【００３５】
その後の工程は、一般的に知られている液晶パネルの製造工程により、液晶表示装置を製造することができる。なお、反射型の液晶表示装置を形成する場合、上記高熱伝導層１０２は除去されなくともよい。
【００３６】
上記第１実施の形態に係る薄膜トランジスタおよびその製造方法では、第１基板１０１上の全面に、ゲート線１０４の熱伝導率以上の熱伝導率を有する物質（ここではＤＬＣ）からなる高熱伝導層１０２が形成されることから、その上面に絶縁層１０３、ゲート線１０４、ゲート絶縁膜１０５を介して形成される非晶質シリコン層１０６ａを光照射によって結晶化する際に、非晶質シリコン層１０６ａが加熱されても、その熱は高熱伝導層１０２によって均一な温度になるようにすばやく伝導される。これにより、ゲート線１０４が存在する部分上と存在しない部分上とにおける非晶質シリコン層１０６ａの熱伝導の相違が少なくなり、非晶質シリコン層１０６ａは均一に加熱される。したがって、光照射（例えばレーザ光照射）により非晶質シリコン１０６ａを結晶化させる際に問題となるゲート線１０４の有無による結晶化エネルギーの違いが緩和され、ほぼ均質な結晶性を有するポリシリコン層１０６を全域にわたって形成することができる。
【００３７】
次に、本発明の薄膜トランジスタおよびその製造方法に係る第２実施の形態を、図３および図４の概略構成断面図によって説明する。この第２実施の形態では、一例として、透過型液晶パネル用のアクティブマトリックス基板を説明する。
【００３８】
図３（１）に示すように、まず、第１基板２０１上に高熱伝導層２０２を形成する。上記第１基板２０１には、例えば厚さ０．７ｎｍのガラス基板を用いる。上記高熱伝導層２０２は、窒化アルミニウム（ＡｌＮ）で形成した。この窒化アルミニウムは、例えばスパッタリング法にて成膜される。このスパッタリング法では、例えば５００ｎｍの厚さに窒化アルミニウムを成膜した。窒化アルミニウムの熱伝導率は、３．２Ｗ／ｃｍＫである。また、ガラス基板の熱伝導率は、０．０１Ｗ／ｃｍＫ程度である。今回は、窒化アルミニウムを用いたが、タングステン、モリブデン、マグネシウム、銅などの金属、またはＤＬＣ、炭化シリコン（ＳｉＣ）、酸化ベリリウム（ＢｅＯ）、窒化ホウ素（ＢＮ）などの絶縁物でも、高熱伝導のものならば、どれを用いても問題はない。ただし、それぞれの熱伝導率にあわせて、膜厚を設定する必要がある。熱伝導が高い膜ほど薄く形成することができる。ただし、第１実施の形態と違い、第２実施の形態は透過型液晶パネルのアクティブマトリックス基板であるので、光を通すもので無ければならないが、光を透過しないもしくは透過しにくいもので形成されている場合には、後の工程で除去することも可能である。また、窒化アルミニウム以外の場合は、それぞれの熱伝導率にあわせて、膜厚を変更する必要がある。
【００３９】
次いで、高熱伝導層２０２上に絶縁層２０３を形成する。この絶縁層２０３は、例えばプラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）を例えば２００ｎｍの厚さに堆積して形成した。この絶縁層２０３は、第１基板２０１や高熱伝導層２０２からの後に形成される薄膜トランジスタ（以下ＴＦＴと略記する）層への不純物の拡散を防ぐためである。また、高熱伝導層２０２が金属で形成される場合は、高熱伝導層２０２と後に形成するゲート線のモリブデンとを絶縁するためのものとのなる。絶縁層２０３の厚さは、今回は２００ｎｍとしたが、あまり厚すぎると熱拡散の効果が少なくなってしまい、薄すぎると不純物のバリアとしての役目を果たさず、また高熱伝導層が金属の場合はゲートとの容量が強くなってしまうため、３０ｎｍ〜１０００ｎｍ程度が望ましい。
【００４０】
その後は、一般的な低温ポリシリコン技術、例えば「２００３ＦＰＤテクノロジー大全」（電子ジャーナル２００３年３月２５日発行、ｐ．１６６−１８３およびｐ．１９８−２０１）、「’９９最新液晶プロセス技術」（プレスジャーナル１９９８年発行、ｐ．５３−５９）、「フラットパネル・ディスプレイ１９９９」（日経ＢＰ社、１９９８年発行、ｐ．１３２−１３９）等に記載されているような低温ポリシリコンを用いたボトムゲート型の薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと記す）プロセスでＴＦＴを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
【００４１】
図３（２）に示すように、上記絶縁層２０３上にゲート線（ゲート電極も含む）２０４を形成した。このゲート線２０４は、一層の導電層（金属層）、例えばモリブデン層で形成され、その厚さは例えば１００ｎｍとした。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。上記ゲート線２０４は一例として以下のように形成される。スパッタリング法により、上記絶縁層２０３上にモリブデン膜を１００ｎｍの厚さに形成した。その後、一般的なフォトリソグラフィー技術とエッチング技術とによってゲート電極形状のパターニングして形成した。
【００４２】
次いで、上記絶縁層２０３上に上記ゲート線２０４を被覆するようにゲート絶縁膜２０５を形成した。ゲート絶縁膜２０５は、例えばプラズマＣＶＤ法によって、酸化珪素（ＳｉＯ２ ）層、または酸化珪素（ＳｉＯ２ ）層と窒化珪素（ＳｉＮｘ ）層との積層体で形成した。さらに連続的にプラズマＣＶＤ法により、上記ゲート絶縁膜２０５上に非晶質シリコン層２０６ａを、例えば５０ｎｍの厚さに形成した。この非晶質シリコン層２０６ａは、例えば厚さ３０ｎｍ〜１００ｎｍで形成することが好ましい。
【００４３】
次いで、図３（３）に示すように、光照射により上記非晶質シリコン層２０６ａ〔前記図３の（２）参照〕を熔融再結晶化し結晶シリコン（ポリシリコン）層２０６を作製した。光照射には、一例として波長３０８ｎｍのＸｅＣｌエキシマレーザパルスを用いた。ここでは、波長が３０８ｎｍのエキシマレーザ光を用いたが、波長が２４８ｎｍのＫｒＦエキシマレーザ光、ＹＡＧレーザ光の高調波などを用いてもよい。
【００４４】
ここで、走査型電子顕微鏡によりポリシリコン層２０６を観察した。その結果、下地にモリブデン製のゲート線２０４が存在する位置と存在しない位置では、ポリシリコン層２０６の結晶の大きさに違いがなかった。レーザパワー密度３００ｍＪ／ｃｍ２で、約０．５μｍの大きさであった。本実施の形態では、高熱伝導層２０２として窒化アルミニウム膜を形成したため、モリブデンからなるゲート線２０４が存在しない部分でも熱拡散が効率よく起こるため、モリブデンからなるゲート線２０４の存在する位置と存在しない位置とで、結晶のでき方に差ができなかった。
【００４５】
その後図４（４）に示すように、ゲート線（ゲート電極）２０４上のポリシリコン層２０６をチャネル形成領域とし、このチャネル形成領域の両側にｎ− 型ドープ領域からなるポリシリコン層２０７、ｎ＋ 型ドープ領域からなるポリシリコン層２０８を形成した。これらのポリシリコン層２０７、２０８の形成には、例えば、イオン注入法を用いることができる。その際、チャネル形成領域となるポリシリコン層２０６上には、ｎ−型のリンイオン打込み時にチャネルを保護するためのストッパー層２０９を形成した。このストッパー層２０９は、例えば酸化シリコン（ＳｉＯ２ ）層で形成した。このようにして、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造とした。
【００４６】
さらに、パッシベーション膜２１０を形成した。このパッシベーション膜２１０上に、各ポリシリコン層２０８に接続するソース電極２１１およびドレイン電極２１２を形成した。各ソース電極２１１およびドレイン電極２１２は例えばアルミニウムで形成した。
【００４７】
このように薄膜トランジスタ（ＴＦＴ）を形成するに際し、第１基板２０１と絶縁層２０３との間で第１基板２０１上の全面に、ゲート線２０４の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層２０２を形成することから、非晶質シリコン層２０６ａを光照射によって結晶化する際に、非晶質シリコン層２０６ａが加熱されても、その熱は高熱伝導層２０２によって均一な温度になるようにすばやく伝導される。これにより、ゲート線２０４が存在する部分と存在しない部分とにおける熱伝導の相違が少なくなり、非晶質シリコン層２０６ａに均一に熱が伝導されるようになる。したがって、光照射（例えばレーザ光照射）により非晶質シリコンを結晶化させる際に問題となるゲート線２０４の有無による結晶化エネルギーの違いが緩和される。よって、ポリシリコン層２０６は全域にわたって結晶粒径の大きい結晶性に優れたものとなる。
【００４８】
次に、素子を保護するためと平坦化を行うために保護膜２１３を形成した。保護膜２１３は例えばポリメチルメタクリル酸樹脂系の樹脂により形成した。さらにソース電極２１１と液晶駆動用電極とが接続されるようにコンタクトホール２１３Ｃを形成した。その後、ソース電極２１１に接続する画素電極２１４を形成した。この画素電極２１４は、例えば、銀（Ａｇ）で形成され、その形成方法としてはスパッタリング法が用いられる。このようにして、絶縁層２０３上に薄膜デバイス層が形成された。
【００４９】
以上の工程により、ボトムゲート構造のＴＦＴを備えたものであってもゲート線２０４上の領域とそれ以外の領域とでシリコン結晶の質がほぼ同じポリシリコン層２０６が形成される透過型液晶パネルのアクティブマトリックス基板を作製できた。なお、透過型液晶パネルのアクティブマトリックス基板では、上記高熱伝導層２０２は透明性を有していなければ除去されなければならない。上記高熱伝導層２０２の除去方法については、後に詳述する。
【００５０】
その後の工程は、一般的に知られている液晶パネルの製造工程により、液晶表示装置を製造することができる。
【００５１】
上記第２実施の形態に係る薄膜トランジスタおよびその製造方法では、第１基板２０１上の全面に、ゲート線２０４の熱伝導率以上の熱伝導率を有する物質（ここでは窒化アルミニウム）からなる高熱伝導層２０２が形成されることから、前記第１実施の形態と同様に、光照射（例えばレーザ光照射）により非晶質シリコン２０６ａを結晶化させる際に問題となるゲート線２０４の有無による結晶化エネルギーの違いが緩和され、ほぼ均質な結晶性を有するポリシリコン層２０６が全域にわたって形成される。
【００５２】
次に、本発明の薄膜トランジスタおよびその製造方法に係る第３実施の形態を、図５および図６の概略構成断面図によって説明する。この第３実施の形態では、一例として、透過型液晶パネル用のアクティブマトリックス基板を説明する。
【００５３】
図５（１）に示すように、まず、第１基板３０１上に高熱伝導層３０２を形成する。上記第１基板３０１には、例えば厚さ０．７ｎｍのガラス基板を用いる。上記高熱伝導層３０２は、モリブデンで形成した。このモリブデンは、例えばスパッタリング法にて成膜される。このスパッタリング法では、例えば２００ｎｍの厚さにモリブデンを成膜した。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。また、ガラス基板の熱伝導率は、０．０１Ｗ／ｃｍＫ程度である。今回は、モリブデンを用いたが、タングステン、マグネシウム、銅などの金属、またはＤＬＣ、窒化アルミニウム、炭化シリコン（ＳｉＣ）、酸化ベリリウム（ＢｅＯ）、窒化ホウ素（ＢＮ）などの絶縁物でも、高熱伝導のものならば、どれを用いても問題はない。ただし、それぞれの熱伝導率にあわせて、膜厚を設定する必要がある。熱伝導が高い膜ほど薄く形成することができる。ただし、この第３実施の形態は透過型液晶パネルのアクティブマトリックス基板であるので、光を通すもので無ければならないが、光を透過しないもしくは透過しにくいもので形成されている場合には、後の工程で除去することも可能である。また、モリブデン以外の場合は、それぞれの熱伝導率にあわせて、膜厚を変更する必要がある。
【００５４】
その後、既存のフォトリソグラフィー技術を用いて、高熱伝導層３０２上に、後に形成するゲート線領域上に開口部を設けたレジスト膜（図示せず）を形成した。次に、エッチング技術により、モリブデンからなる高熱伝導層３０２の上層を除去した。このエッチングは、ウエットエッチングで行うことができ、そのエッチング液には、例えば混酸〔リン酸（Ｈ３ＰＯ４）７２ｗｔ％、硝酸（ＨＮＯ３ ）３ｗｔ％および酢酸（ＣＨ３ＣＯＯＨ）１０ｗｔ％〕を用いることができる。このエッチング液に上記高熱伝導層３０２を浸漬させることで、高熱伝導層３０２を約１００ｎｍの深さにエッチングした。その後、レジスト膜を剥離した。
【００５５】
次いで、高熱伝導層３０２上に絶縁層３０３を形成する。この絶縁層３０３は、例えばプラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）を例えば２００ｎｍの厚さに堆積して形成した。この絶縁層３０３は、第１基板３０１や高熱伝導層３０２からの後に形成される薄膜トランジスタ（以下ＴＦＴと略記する）層への不純物の拡散を防ぐためである。また、高熱伝導層３０２が金属で形成される場合は、高熱伝導層３０２と後に形成するゲート線のモリブデンとを絶縁するためのものとのなる。絶縁層３０３の厚さは、今回は２００ｎｍとしたが、あまり厚すぎると熱拡散の効果が少なくなってしまい、薄すぎると不純物のバリアとしての役目を果たさず、また高熱伝導層が金属の場合はゲートとの容量が強くなってしまうため、３０ｎｍ〜１０００ｎｍ程度が望ましい。
【００５６】
その後は、一般的な低温ポリシリコン技術、例えば「２００３ＦＰＤテクノロジー大全」（電子ジャーナル２００３年３月２５日発行、ｐ．１６６−１８３およびｐ．１９８−２０１）、「’９９最新液晶プロセス技術」（プレスジャーナル１９９８年発行、ｐ．５３−５９）、「フラットパネル・ディスプレイ１９９９」（日経ＢＰ社、１９９８年発行、ｐ．１３２−１３９）等に記載されているような低温ポリシリコンを用いたボトムゲート型の薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと記す）プロセスでＴＦＴを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
【００５７】
図５（２）に示すように、上記高熱伝導層３０２のエッチングした領域上における上記絶縁層３０３上にゲート線（ゲート電極も含む）３０４を形成した。このゲート線３０４は、一層の導電層（金属層）、例えばモリブデン層で形成され、その厚さは例えば１００ｎｍとした。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。上記ゲート線３０４は一例として以下のように形成される。スパッタリング法により、上記絶縁層３０３上にモリブデン膜を１００ｎｍの厚さに形成した。その後、一般的なフォトリソグラフィー技術とエッチング技術とによってゲート電極形状のパターニングして形成した。
【００５８】
次いで、上記絶縁層３０３上に上記ゲート線３０４を被覆するようにゲート絶縁膜３０５を形成した。ゲート絶縁膜３０５は、例えばプラズマＣＶＤ法によって、酸化珪素（ＳｉＯ２ ）層、または酸化珪素（ＳｉＯ２ ）層と窒化珪素（ＳｉＮｘ ）層との積層体で形成した。さらに連続的にプラズマＣＶＤ法により、上記ゲート絶縁膜３０５上に非晶質シリコン層３０６ａを、例えば５０ｎｍの厚さに形成した。この非晶質シリコン層３０６ａは、例えば厚さ３０ｎｍ〜１００ｎｍで形成することが好ましい。
【００５９】
次いで、図５（３）に示すように、光照射により上記非晶質シリコン層３０６ａ〔前記図５の（２）参照〕を熔融再結晶化し結晶シリコン（ポリシリコン）層３０６を作製した。光照射には、一例として波長３０８ｎｍのＸｅＣｌエキシマレーザパルスを用いた。ここでは、波長が３０８ｎｍのエキシマレーザ光を用いたが、波長が２４８ｎｍのＫｒＦエキシマレーザ光、ＹＡＧレーザ光の高調波などを用いてもよい。
【００６０】
ここで、走査型電子顕微鏡によりポリシリコン層３０６を観察した。その結果、下地にモリブデン製のゲート線３０４が存在する位置と存在しない位置では、ポリシリコン層３０６の結晶の大きさに違いがなかった。レーザパワー密度３００ｍＪ／ｃｍ２で、約０．５μｍの大きさであった。本実施の形態では、モリブデンからなる高熱伝導層３０２とモリブデンからなるゲート線３０４とを足し合わせた厚さがゲート線３０４が形成されていない領域の高熱伝導層３０２の厚さと同じになるため、ゲート線３０４が存在する領域上と存在しない領域上とで同じように熱拡散が起こる。そのため、モリブデンからなるゲート線３０４の存在する領域上と存在しない領域上とで、結晶のでき方に差ができなかったといえる。
【００６１】
その後図６（４）に示すように、ゲート線（ゲート電極）３０４上のポリシリコン層３０６をチャネル形成領域とし、このチャネル形成領域の両側にｎ− 型ドープ領域からなるポリシリコン層３０７、ｎ＋ 型ドープ領域からなるポリシリコン層３０８を形成した。これらのポリシリコン層３０７、３０８の形成には、例えば、イオン注入法を用いることができる。その際、チャネル形成領域となるポリシリコン層３０６上には、ｎ−型のリンイオン打込み時にチャネルを保護するためのストッパー層３０９を形成した。このストッパー層３０９は、例えば酸化シリコン（ＳｉＯ２ ）層で形成した。このようにして、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造とした。
【００６２】
さらに、パッシベーション膜３１０を形成した。このパッシベーション膜３１０上に、各ポリシリコン層３０８に接続するソース電極３１１およびドレイン電極３１２を形成した。各ソース電極３１１およびドレイン電極３１２は例えばアルミニウムで形成した。
【００６３】
このようにして形成された薄膜トランジスタ（ＴＦＴ）は、第１基板３０１と絶縁層３０３との間で第１基板３０１上の全面に、ゲート線３０４の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層３０２を、ゲート線３０４とを足し合わせた領域の全域にわたって熱伝導率（ゲート線３０４と高熱伝導層３０２とが同種の材料で形成されている場合には膜厚とすることができる）が同等になるように形成することから、非晶質シリコン層３０６ａを光照射によって結晶化する際に、非晶質シリコン層３０６ａが加熱されても、全域にわたって均一な温度となる。これにより、ゲート線３０４が存在する部分と存在しない部分とにおける熱伝導の相違が少なくなり、非晶質シリコン層３０６ａに均一に熱が伝導されるようになる。したがって、光照射（例えばレーザ光照射）により非晶質シリコンを結晶化させる際に問題となるゲート線３０４の有無による結晶化エネルギーの違いが緩和される。よって、ポリシリコン層３０６は全域にわたって結晶粒径の大きい結晶性に優れたものとなる。
【００６４】
次に、素子を保護するためと平坦化を行うために保護膜３１３を形成した。保護膜３１３は例えばポリメチルメタクリル酸樹脂系の樹脂により形成した。さらにソース電極３１１と液晶駆動用電極とが接続されるようにコンタクトホール３１３Ｃを形成した。その後、ソース電極３１１に接続する画素電極３１４を形成した。この画素電極３１４は、例えば、銀（Ａｇ）で形成され、その形成方法としてはスパッタリング法が用いられる。このようにして、絶縁層３０３上に薄膜デバイス層が形成される。
【００６５】
以上の工程により、ボトムゲート構造のＴＦＴを備えたものであってもゲート線３０４上の領域とそれ以外の領域とでシリコン結晶の質がほぼ同じポリシリコン層３０６が形成される透過型液晶パネルのアクティブマトリックス基板を作製できた。なお、透過型液晶パネルのアクティブマトリックス基板では、上記高熱伝導層３０２は透明性を有していなければ除去されなければならない。上記高熱伝導層３０２の除去方法については、後に詳述する。
【００６６】
その後の工程は、一般的に知られている液晶パネルの製造工程により、液晶表示装置を製造することができる。
【００６７】
上記第３実施の形態に係る薄膜トランジスタおよびその製造方法では、第１基板３０１上の全面に、ゲート線３０４の熱伝導率以上の熱伝導率を有する物質（ここではモリブデン）からなる高熱伝導層３０２が形成されることから、前記第１実施の形態と同様に、光照射（例えばレーザ光照射）により非晶質シリコン３０６ａを結晶化させる際に問題となるゲート線３０４の有無による結晶化エネルギーの違いが緩和され、ほぼ均質な結晶性を有するポリシリコン層３０６が形成される。
【００６８】
次に、第１基板３０１上の薄膜層３２０をプラスチック基板上に移載する工程を、図７の製造工程図によって説明する。この第１基板をプラスチック基板上に移載する工程は、前記第１実施の形態および第２実施の形態で形成したアクティブマトリックス基板についても同様に行うことができる。
【００６９】
図７（１）に示すように、第１基板３０１上に高熱伝導層３０２、絶縁層３０３、薄膜デバイス層３２０を形成したものをホットプレート（図示せず）で８０℃〜１４０℃に加熱しながら、第１接着剤３２１を厚さ１ｍｍ程度に塗布し、第２基板３２２を上に載せ、加圧しながら、室温まで冷却した。第２基板３２２には、例えば厚さ１ｍｍのモリブデン基板を用いた。または、第２基板３２２にガラス基板を用いてもよい。または、第２基板３２２上に第１接着剤１２１を塗布して、その上に高熱伝導層３０２から薄膜デバイス層３２０が形成された第１基板３０１の薄膜デバイス層３２０側を載せてもよい。上記第１接着剤１２１には、例えばホットメルト接着剤を用いた。
【００７０】
次に、第２基板３２２を貼り付けた基板をフッ化水素酸（ＨＦ）（図示せず）に浸漬して、第１基板３０１のエッチングを行った。このエッチングは、高熱伝導層３０２であるモリブデン層がフッ化水素酸にエッチングされないため、このエッチングは高熱伝導層１０２で自動的に停止する。ここで用いたフッ化水素酸は、一例として、重量濃度が５０％のもので、このエッチング時間は３．５時間とした。フッ化水素酸の濃度とエッチング時間は、第１基板３０１のガラスを完全にエッチングすることができるならば、変更しても問題はない。
【００７１】
上記フッ化水素酸によるエッチングの結果、第１基板３０１が完全にエッチングされ、高熱伝導層３０２が露出される。
【００７２】
次に、混酸〔例えば、リン酸（Ｈ３ ＰＯ４ ）７２ｗｔ％と硝酸（ＨＮＯ３ ）３ｗｔ％と酢酸（ＣＨ３ ＣＯＯＨ）１０ｗｔ％〕により、高熱伝導層３０２のみをエッチングした。これは、透過型の液晶パネルを作製するために、不透明なモリブデン層があると光の透過に問題となるためである。上記混酸で５００ｎｍの厚さのモリブデン層をエッチングするのに必要な時間は約１分である。このエッチングの結果、図７（２）に示すように、この混酸（図示せず）は絶縁層３０３である酸化珪素をエッチングしないため、絶縁層３０３で自動的にエッチングが停止する。上記エッチングは、高熱伝導層３０２がモリブデンで形成されている場合に適用される。高熱伝導層がモリブデン以外の材料で形成されている場合には、その形成材料に合わせたエッチングにより除去すればよい。
【００７３】
次に、図７（３）に示すように、上記エッチング後に、薄膜デバイス層３２０の裏面側、すなわち絶縁層３０３表面に、第２接着層３２３を形成した。この第２接着層３２３は、例えば回転塗布技術により例えば紫外線硬化接着剤を塗布して形成した。
【００７４】
次に、第２接着層３２３に第３基板３２４を貼り付けた。この第３基板３２４にはプラスチック基板を用いた。このプラスチック基板には、例えば厚さが０．２ｍｍのポリカーボネートフィルムを用い、紫外線を照射して、紫外線硬化接着剤からなる第２接着層３２３を硬化させた。ここではプラスチック基板にポリカーボネートを用いたが、ポリカーボネートに限らず、他のプラスチックを用いてもよい。例えば、ポリエーテルサルフォン、ポリアリレート等の他の光学用フィルムを用いることができる。また、ここでは、絶縁層３０３側に第２接着層３２３を塗布形成したが、第３基板３２４に第２接着層３２３を塗布形成して貼り合わせてよい。
【００７５】
次に、上記基板をアルコール（図示せず）中に浸漬し、ホットメルト接着剤からなる第１接着層３２１〔前記図７（１）参照〕を溶かして第２基板３２２〔前記図７（１）参照〕を外し、プラスチック基板からなる第３基板３２４上に第２接着層３２３、絶縁層３０３を介して薄膜デバイス層３２０が載ったアクティブ基板を得た。
【００７６】
その後の工程は、一般的に知られている液晶パネルの製造工程により、液晶表示装置を製造することができる。
【００７７】
例えば、上記アクティブ基板と、プラスチック基板に透明電極膜を全面に成膜した対向基板（図示せず）とに配向膜（ポリイミド）を塗布し、ラビング処理を行って、配向処理を行った。その後、シール剤を用いて、アクティブ基板と対向基板とを所定の間隔を保持して張り合わせる。次いで、個々の液晶パネルに切断した後、アクティブ基板と対向基板との間に液晶を注入して封止することにより、液晶表示装置が完成される。
【００７８】
次に、本発明の薄膜トランジスタおよびその製造方法に係る第４実施の形態を、図８および図９の概略構成断面図によって説明する。この第４実施の形態では、一例として、トップエミッション型有機ＥＬパネル用アクティブマトリックス基板を説明する。
【００７９】
図８（１）に示すように、まず、第１基板４０１上に高熱伝導層４０２を形成する。上記第１基板４０１には、例えば厚さ０．７ｎｍのガラス基板を用いる。上記高熱伝導層４０２は、ゲート線下をタングステン層４０２１で形成するとともにそれ以外の領域をモリブデン層４０２２で形成した。
【００８０】
まず、例えばスパッタリング法にて、タングステン層４０２１を成膜する。このタングステン層４０２１は、例えば５００ｎｍの厚さに形成した。タングステンの熱伝導率は、１．７Ｗ／ｃｍＫである。また、上記ガラス基板の熱伝導率は、０．０１Ｗ／ｃｍＫ程度である。
【００８１】
次に、既存のフォトリソグラフィー技術を用いて、タングステン層４０２１上で後にゲート線が形成される領域にレジスト膜（図示せず）を形成した。次いで、エッチング技術により、上記レジスト膜に被覆されている部分を残し、それ以外のタングステン層４０２１を除去した。このエッチングは、ウエットエッチングで行うことができ、そのエッチング液には、例えば混酸〔リン酸（Ｈ３ＰＯ４）７２ｗｔ％、硝酸（ＨＮＯ３ ）３ｗｔ％および酢酸（ＣＨ３ＣＯＯＨ）１０ｗｔ％〕を用いることができる。このエッチング液に上記タングステン層４０２１を浸漬させることで、タングステン層４０２１がエッチングされる。その後、レジスト膜を剥離した。
【００８２】
その後、例えばスパッタリング法にて、モリブデン層４０２２を成膜する。このモリブデン層４０２２は、例えば５００ｎｍの厚さに形成した。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。次に、既存のフォトリソグラフィー技術を用いて、モリブデン層４０２２上で後にゲート線が形成される領域に開口部を設けたレジスト膜（図示せず）を形成した。次いで、エッチング技術により、上記レジスト膜に被覆されている部分を残し、それ以外のモリブデン層４０２２を除去した。このエッチングは、ウエットエッチングで行うことができ、そのエッチング液には、例えば混酸〔リン酸（Ｈ３ＰＯ４）７２ｗｔ％、硝酸（ＨＮＯ３ ）３ｗｔ％および酢酸（ＣＨ３ＣＯＯＨ）１０ｗｔ％〕を用いることができる。このエッチング液に上記モリブデン層４０２２を浸漬させることで、モリブデン層４０２２がエッチングされる。その後、レジスト膜を剥離した。以上の工程により、ゲート線が形成される領域下にはタングステン層４０２１が存在し、それ以外の領域にはモリブデン層４０２２が形成される高熱伝導層４０２が形成される。
【００８３】
今回は、タングステンとモリブデンを用いたが、ゲート線下をそれ以外の領域よりも高い熱伝導率を有する材料で形成するならば、例えば、タングステン、モリブデン、マグネシウム、銅などの金属、またはＤＬＣ、窒化アルミニウム、炭化シリコン（ＳｉＣ）、酸化ベリリウム（ＢｅＯ）、窒化ホウ素（ＢＮ）などの絶縁物を用いても問題はない。ただし、それぞれの熱伝導率にあわせて、膜厚を設定する必要がある。熱伝導が高い膜ほど薄く形成することができる。
【００８４】
次いで、高熱伝導層４０２上に絶縁層４０４を形成する。この絶縁層４０４は、例えばプラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）を例えば２００ｎｍの厚さに堆積して形成した。この絶縁層４０４は、第１基板４０１や高熱伝導層４０２からの後に形成される薄膜トランジスタ（以下ＴＦＴと略記する）層への不純物の拡散を防ぐためである。また、高熱伝導層４０２が金属で形成される場合は、高熱伝導層４０２と後に形成するゲート線のモリブデンとを絶縁するためのものとのなる。絶縁層４０４の厚さは、今回は２００ｎｍとしたが、あまり厚すぎると熱拡散の効果が少なくなってしまい、薄すぎると不純物のバリアとしての役目を果たさず、また高熱伝導層が金属の場合はゲートとの容量が強くなってしまうため、３０ｎｍ〜１０００ｎｍ程度が望ましい。
【００８５】
その後は、一般的な低温ポリシリコン技術、例えば「２００３ＦＰＤテクノロジー大全」（電子ジャーナル２００３年３月２５日発行、ｐ．１６６−１８３およびｐ．１９８−２０１）、「’９９最新液晶プロセス技術」（プレスジャーナル１９９８年発行、ｐ．５３−５９）、「フラットパネル・ディスプレイ１９９９」（日経ＢＰ社、１９９８年発行、ｐ．１３２−１３９）等に記載されているような低温ポリシリコンを用いたボトムゲート型の薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと記す）プロセスでＴＦＴを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
【００８６】
図８（２）に示すように、上記絶縁層４０４上にゲート線（ゲート電極も含む）４０５を形成した。このゲート線４０５は、一層の導電層（金属層）、例えばモリブデン層で形成され、その厚さは例えば１００ｎｍとした。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。上記ゲート線４０５は一例として以下のように形成される。スパッタリング法により、上記絶縁層４０４上にモリブデン膜を１００ｎｍの厚さに形成した。その後、一般的なフォトリソグラフィー技術とエッチング技術とによってゲート電極形状のパターニングして形成した。
【００８７】
次いで、上記絶縁層４０４上に上記ゲート線４０５を被覆するようにゲート絶縁膜４０６を形成した。ゲート絶縁膜４０６は、例えばプラズマＣＶＤ法によって、酸化珪素（ＳｉＯ２ ）層、または酸化珪素（ＳｉＯ２ ）層と窒化珪素（ＳｉＮｘ ）層との積層体で形成した。さらに連続的にプラズマＣＶＤ法により、上記ゲート絶縁膜４０６上に非晶質シリコン層４０７ａを、例えば５０ｎｍの厚さに形成した。この非晶質シリコン層４０７ａは、例えば厚さ３０ｎｍ〜１００ｎｍで形成することが好ましい。
【００８８】
次いで、図８（３）に示すように、光照射により上記非晶質シリコン層４０７ａ〔前記図８の（２）参照〕を熔融再結晶化し結晶シリコン（ポリシリコン）層４０７を作製した。光照射には、一例として波長３０８ｎｍのＸｅＣｌエキシマレーザパルスを用いた。ここでは、波長が３０８ｎｍのエキシマレーザ光を用いたが、波長が２４８ｎｍのＫｒＦエキシマレーザ光、ＹＡＧレーザ光の高調波などを用いてもよい。
【００８９】
ここで、走査型電子顕微鏡によりポリシリコン層４０７を観察した。その結果、下地にモリブデン製のゲート線４０５が存在する位置上と存在しない位置上とで、ポリシリコン層４０７の結晶の大きさに違いがなかった。本実施の形態では、タングステンとモリブデンの熱伝導率の差は大きくないため、高熱伝導層４０２は５００ｎｍと厚くしなければならない。レーザパワー密度３００ｍＪ／ｃｍ２で、結晶の大きさは約０．５μｍの大きさであった。
【００９０】
その後図９（４）に示すように、ゲート線（ゲート電極）４０５上のポリシリコン層４０７をチャネル形成領域とし、このチャネル形成領域の両側にｎ− 型ドープ領域からなるポリシリコン層４０８、ｎ＋ 型ドープ領域からなるポリシリコン層４０９を形成した。これらのポリシリコン層４０８、４０９の形成には、例えば、イオン注入法を用いることができる。その際、チャネル形成領域となるポリシリコン層４０７上には、ｎ−型のリンイオン打込み時にチャネルを保護するためのストッパー層４１０を形成した。このストッパー層４１０は、例えば酸化シリコン（ＳｉＯ２ ）層で形成した。このようにして、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造とした。
【００９１】
さらに、パッシベーション膜４１１を形成した。このパッシベーション膜４１１上に、各ポリシリコン層４０９に接続するソース電極４１２およびドレイン電極４１３を形成した。各ソース電極４１２およびドレイン電極４１３は例えばアルミニウムで形成した。
【００９２】
このようにして形成された薄膜トランジスタ（ＴＦＴ）は、第１基板４０１と絶縁層４０４との間で第１基板４０１上の全面に、ゲート線４０５の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層４０２を形成することから、非晶質シリコン層４０７ａ〔前記図８の（２）参照〕を光照射によって結晶化する際に、非晶質シリコン層４０７ａが加熱されても、全域にわたって均一な温度となる。これにより、ゲート線４０５が存在する部分上と存在しない部分上とにおける熱伝導の相違が少なくなり、非晶質シリコン層４０７ａに均一に熱が伝導されるようになる。したがって、光照射（例えばレーザ光照射）により非晶質シリコンを結晶化させる際に問題となるゲート線４０５の有無による結晶化エネルギーの違いが緩和される。よって、ポリシリコン層４０７は全域にわたって結晶粒径の大きい結晶性に優れたものとなる。
【００９３】
次に、素子を保護するためと平坦化を行うために保護膜４１４を形成した。保護膜４１４は例えばポリメチルメタクリル酸樹脂系の樹脂により形成した。さらにソース電極４１２に接続される有機ＥＬ素子のアノード電極が形成される領域の保護層４１４を除去した。
【００９４】
次に、有機ＥＬ素子を形成した。この有機ＥＬ素子は、アノード電極４１５と有機層（有機正孔輸送層４１６、有機発光層４１７等）とカソード電極４１８で形成される。まず、各ＴＦＴのソース電極４１２に接続するアノード電極４１５をパッシベーション膜４１１上に形成した。このアノード電極４１５は、例えば、アルミニウムで形成され、その堆積方法としてはスパッタリング法が用いられる。これにより、各ＴＦＴのソース電極４１２に、個別に電流を流せるようになっている。上記有機層は、有機正孔輸送層４１６と有機発光層４１７を積層させた構造となっている。上記有機正孔輸送層４１６は、例えば蒸着法により、例えば、銅フタロシアニンを３０ｎｍの厚さに堆積して形成することができる。発光層のうち緑色層として、Ａｌｑ３［ｔｒｉｓ（８−ｑｕｉｎｏｌｉｎｏｌａｔｏ）ａｌｕｍｉｎｉｕｍ（ＩＩＩ）］を例えば５０ｎｍの厚さに形成し、青色層として、バソクプロイン（Ｂａｔｈｏｃｕｐｒｏｉｎｅ：２，９−ｄｉｍｅｔｈｙｌ−４，７−ｄｉｐｈｅｎｙｌ−１，１０ｐｈｅｎａｎｔｈｒｏｌｉｎｅ）を例えば１４ｎｍの厚さに形成し、赤色層としてＢＳＢ−ＢＣＮ［２，５−ｂｉｓ｛４−（Ｎ−ｍｅｔｈｏｘｙｐｈｅｎｙｌ−Ｎ−ｐｈｅｎｙｌａｍｉｎｏ）ｓｔｙｒｙｌ｝ｂｅｎｚｅｎｅ−１，４−ｄｉｃａｒｂｏｎｉｔｒｉｌｅ］を例えば３０ｎｍの厚さに形成した。上記カソード電極４１８には、インジウムスズオキサイド（ＩＴＯ）を使用した。
【００９５】
今回は、有機ＥＬ素子として、上記構造を用いたが、電極に、電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子阻止層、正孔阻止層、発光層を組み合わせた公知の構造を用いてもよい。
【００９６】
次に、上記保護層４１１上に上記カソード電極４１８を被覆するパッシベーション膜４１９を形成した。上記パッシベーション膜４１９は、例えば窒化シリコン（Ｓｉ３Ｎ４）膜で形成し、その厚さを例えば２００ｎｍとした。また、パッシベーション膜４１９の成膜方法には、例えばスパッタリング法を用いた。このパッシベーション膜４１９は、窒化シリコンの他に、酸化シリコン（ＳｉＯ２）や有機膜、またはこれらの積層体などで形成することもできる。また、成膜方法はスパッタリング法に限定されず、ＣＶＤ法、蒸着法などでもよい。
【００９７】
以上の工程により、トップエミッション型有機ＥＬパネル用アクティブマトリックス基板が作製できた。その後は、実装などの標準的な工程を行い、有機ＥＬ表示装置を完成させればよい。
【００９８】
上記第１実施の形態では反射型液晶パネル用のアクティブマトリックス基板について、第２、第３実施の形態では透過型液晶パネル用のアクティブマトリックス基板について、第４実施の形態ではトップエミッション型有機ＥＬパネル用アクティブマトリックス基板について説明したが、いずれの高熱伝導層の構成も各アクティブマトリックス基板に適用することができる。その際、透過型のアクティブマトリックス基板に適用する場合で高熱伝導層を残す場合には、透明材料で高熱伝導層を形成する必要がある。
【００９９】
次に、本発明の薄膜トランジスタおよびその製造方法に係る第５実施の形態を、図１０の概略構成断面図によって説明する。この第５実施の形態では、一例として、反射型液晶表示装置用アクティブマトリックス基板を説明する。
【０１００】
図１０（１）に示すように、まず、第１基板５０１上にゲート線形成膜も兼ねる高熱伝導層５０２を形成する。上記第１基板５０１には、例えば厚さ０．７ｎｍのガラス基板を用いる。上記高熱伝導層５０２は、モリブデンで形成した。このモリブデンは、例えばスパッタリング法にて成膜される。このスパッタリング法では、例えば１００ｎｍの厚さにモリブデンを成膜した。モリブデンの熱伝導率は、１．３Ｗ／ｃｍＫである。また、ガラス基板の熱伝導率は、０．０１Ｗ／ｃｍＫ程度である。今回は、モリブデンを用いたが、タングステン、銅などのゲート線となりうる金属を用いることもできる。その後、既存のフォトリソグラフィー技術を用いて、高熱伝導層５０２上に、後に形成するゲート線とその他の領域とを分離する溝を形成したレジスト膜（図示せず）を形成した。次に、エッチング技術により、モリブデンからなる高熱伝導層５０２をエッチングし、ゲート線５０３とそれ以外の部分の高熱伝導層５０２とを分離する溝５０４を形成した。この溝５０４の幅は、例えば２μｍとした。その後、レジスト膜を剥離した。
【０１０１】
その後、図示はしないが、前記第１実施の形態と同様に、ゲート絶縁膜を形成する以降の工程を行えばよい。
【０１０２】
本第５実施の形態では、ゲート線５０３以外の部分に同じ厚さの高熱伝導層５０２が形成されているため、ゲート線５０３および高熱伝導層５０２上にゲート絶縁膜を介して形成した非晶質シリコン層を光照射により結晶化した際に、ゲート線５０３上部の非晶質シリコン層とそれ以外の部分の非晶質シリコン層とで、結晶化された結晶に、差は生じなかった。またモリブデン層のない溝５０４を形成した部分は、その幅が２μｍと小さいため、熱が横方向に拡散し、モリブデン層のある領域とない領域とでほとんど変わらなかった。結晶化された結晶の大きさは、レーザパワー密度３００ｍＪ／ｃｍ２で、約０．５μｍの大きさであった。
【０１０３】
上記各実施の形態で説明した表示装置（液晶表示装置、有機ＥＬ表示装置等）は、本発明の薄膜トランジスタを用いて形成されるものである。したがって、上記説明したのと同様なる薄膜トランジスタによりもたらされる作用、効果が得られる。
【０１０４】
上記各実施の形態で説明した表示装置（液晶表示装置、有機ＥＬ表示装置等）の製造方法は、薄膜トランジスタを形成する際に本発明の薄膜トランジスタの製造方法を用いている。したがって、上記説明したのと同様なる薄膜トランジスタの製造方法によりもたらされる作用、効果が得られる。
【０１０５】
【発明の効果】
以上、説明したように本発明の薄膜トランジスタによれば、ゲート絶縁膜上に形成される活性層となるシリコン層は光照射により結晶化されたものからなり、そのシリコン層が形成される前に、基板とゲート線が形成される絶縁層との間で基板上の全面または一部に、ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成しているので、光照射により非晶質シリコンを加熱溶融して結晶化して活性層となるシリコンを形成する際に、ゲート線の有無による結晶化エネルギーの違いが高熱伝導層によって緩和される。このため、結晶化されたシリコン層の結晶は、例えば結晶粒径がほぼ均一に形成されたものとなる。よって、薄膜トランジスタの高性能化を実現することができるとともに、高歩留りに製造することができる薄膜トランジスタとすることができる。
【０１０６】
本発明の薄膜トランジスタの製造方法によれば、基板と絶縁層との間で基板上の全面または一部に、ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成し、ゲート絶縁膜上に形成される非晶質シリコンを光照射により加熱溶融して結晶化されたシリコン層を形成する際に、ゲート線の有無による結晶化エネルギーの違いを緩和することができる。このため、結晶化の差、例えば結晶粒径の差を小さくすることができ、ほぼ均一な結晶粒径の結晶を得ることができる。よって、薄膜トランジスタを高歩留りに製造することができる。それとともに、高性能な薄膜トランジスタを製造することができる。例えば、薄膜トランジスタのモビリティーの向上が得られる。
【０１０７】
本発明の表示装置によれば、本発明の薄膜トランジスタを用いて形成されるものであるから、本発明の薄膜トランジスタによりもたらされる効果が得られる。
【０１０８】
本発明の表示装置の製造方法によれば、薄膜トランジスタを形成する際に本発明の薄膜トランジスタの製造方法を用いているので、本発明の薄膜トランジスタの製造方法によりもたらされる効果が得られる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタおよびその製造方法に係る第１実施の形態を示す概略構成断面図である。
【図２】本発明の薄膜トランジスタおよびその製造方法に係る第１実施の形態を示す概略構成断面図である。
【図３】本発明の薄膜トランジスタおよびその製造方法に係る第２実施の形態を示す概略構成断面図である。
【図４】本発明の薄膜トランジスタおよびその製造方法に係る第２実施の形態を示す概略構成断面図である。
【図５】本発明の薄膜トランジスタおよびその製造方法に係る第３実施の形態を示す概略構成断面図である。
【図６】本発明の薄膜トランジスタおよびその製造方法に係る第３実施の形態を示す概略構成断面図である。
【図７】第１基板上の薄膜層をプラスチック基板上に移載する工程を示す製造工程図である。
【図８】本発明の薄膜トランジスタおよびその製造方法に係る第４実施の形態を示す概略構成断面図である。
【図９】本発明の薄膜トランジスタおよびその製造方法に係る第４実施の形態を示す概略構成断面図である。
【図１０】本発明の薄膜トランジスタおよびその製造方法に係る第５実施の形態を示す概略構成断面図である。
【図１１】レーザ光エネルギー密度と結晶粒径との関係図である。
【符号の説明】
１０１…基板、１０２高熱伝導層、１０３…絶縁層、１０４…ゲート線、１０５…ゲート絶縁膜、１０６…結晶シリコン（ポリシリコン）層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a thin film transistor and a method for manufacturing the same, a display device using the thin film transistor, and a method for manufacturing the same, and more particularly, a thin film transistor using a technique for crystallizing an amorphous semiconductor and a method for manufacturing the same, a liquid crystal panel using the thin film transistor, The present invention relates to a display device such as an electroluminescence (hereinafter abbreviated as EL) display panel and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, liquid crystal display devices or organic EL display devices used in mobile phones, portable information terminals, and the like have used switching devices that partially use silicon. As a liquid crystal device, an image is displayed by using silicon as a thin film transistor (hereinafter abbreviated as TFT) and applying a voltage controlled by the TFT to a liquid crystal sealed between a substrate and its counter substrate. ing. The silicon constituting this TFT includes amorphous silicon and crystalline silicon. Crystalline silicon has attracted attention because it can realize a high aperture ratio, low power consumption, downsizing, built-in circuits, and the like.
[0003]
Generally, in order to manufacture a switching element using crystalline silicon, after forming amorphous silicon on glass, heat treatment for irradiating the amorphous silicon with laser light is performed to crystallize the amorphous silicon. There are a method, a method of crystallizing amorphous silicon by performing a high-temperature (for example, 600 ° C.) heat treatment after forming amorphous silicon on a quartz substrate, and a method of using single crystal silicon. Among them, a method in which amorphous silicon is formed on glass that can be manufactured in a large area and then crystallized by laser irradiation is generally used for a device mounted on a portable device ( For example, see Patent Document 1.) As laser light, excimer laser light capable of obtaining a large output at a short wavelength is mainly used, but harmonics of solid-state laser light such as YAG (yttrium aluminum garnet) laser light are also partially used. ing.
[0004]
Thin film transistors include a bottom-gate structure in which a gate line is arranged below a channel layer (on the substrate side) and a top-gate structure in which a gate line is arranged above a channel layer. The gate line is usually made of a metal such as molybdenum (Mo), tungsten (W), chromium (Cr), tantalum (Ta), titanium (Ti), aluminum (Al), or a combination thereof. These metals have higher thermal conductivity than glass substrates. In general, laser light for crystallization is irradiated from the thin film device side, and the irradiated laser light is absorbed by amorphous silicon to become thermal energy, thereby melting the amorphous silicon. After the amorphous silicon is melted, heat in the amorphous silicon escapes to the substrate side, so that the temperature of the amorphous silicon decreases, and in the process, the amorphous silicon becomes polycrystalline silicon. At this time, if the laser light energy required for crystallization is too low, it does not melt sufficiently and crystallization becomes insufficient, and the crystal size of the crystallized portion can be 0.1 μm or less. Conversely, if the laser light energy required for crystallization is too high, a microcrystalline region (0.1 μm or less) appears. Thus, there is an optimal energy range in between. As the size of the crystal increases, the mobility of the transistor increases and a high-speed circuit can be formed. Therefore, a crystal as large as possible is preferable.
[0005]
In the crystallization laser annealing step, in a bottom gate structure in which a silicon layer is formed on a gate line, a region with a gate line (a channel portion) and a region without a gate line (an LDD region, a source region, and a drain region) are present underneath. Due to the presence of the gate line, the thermal conductivity of the base is different. For this reason, the process of thermal diffusion is different, and there is a problem that the optimum laser beam energy density for crystallization differs between the region with the gate line and the region without the gate line. Laser light energy density (horizontal axis) and crystal grains when the gate line is made of molybdenum having a thickness of 100 nm, the gate insulating film is made of silicon oxide (SiO) having a thickness of 100 nm, and the thickness of the silicon layer is 50 nm. FIG. 11 shows the relationship with the diameter (vertical axis).
[0006]
As shown in FIG. 11, when the optimum energy value for crystallization is adjusted to the amorphous silicon layer in the region on the gate line, the energy is too large in the amorphous silicon layer in the region other than the gate line. Microcrystals may be formed. On the other hand, when the optimum energy value for crystallization is matched to the amorphous silicon layer in the region other than the gate line, the crystal grows largely because the amorphous silicon layer in the region above the gate line does not have enough energy. No (for example, see Patent Document 2).
[0007]
In order to solve the above problems, the gate electrode (gate line) has a laminated structure in which two layers of conductive materials are stacked, and the upper conductive material near the semiconductor thin film to be crystallized is compared with the lower conductive material near the glass substrate. A thin film transistor provided with a gate electrode formed of a material having low thermal conductivity has been proposed (for example, see Patent Document 3). In this structure, since the thermal conductivity of the upper conductive material is close to that of the glass substrate, the thermal conductivity during laser annealing between the gate region and the non-gate region of the semiconductor thin film formed on the gate electrode via the gate insulating film is reduced. Since these conditions are close to each other, it is possible to optimize the laser annealing process conditions over both regions.
[0008]
[Patent Document 1]
JP-A-7-235490 (page 4-5, FIG. 3-4)
[Patent Document 2]
JP 2001-320056 A (page 4-5, FIG. 1 (c))
[Patent Document 3]
JP-A-2002-231959 (page 4-5, FIG. 1 (c))
[0009]
[Problems to be solved by the invention]
However, in a thin film transistor having a bottom gate structure, in the current process of forming a single layer of a gate electrode, laser light is irradiated at an intermediate energy. However, since neither is the optimum energy, crystal grains are small. Further, since the range of the optimum energy value is narrow, when the laser light output is not stable, it causes the yield to decrease.
[0010]
In a thin film transistor in which a gate electrode is formed in two layers, a patterning step (for example, a lithography step and an etching step) must be performed twice to form a gate electrode, which complicates the manufacturing process. Is a factor that lowers the yield. Also, the manufacturing cost is increased.
[0011]
In addition, liquid crystal display panels, EL display panels, and the like are often mounted on mobile devices and the like, and low power consumption is required. As part of this, lower resistance of gate lines is required. It is conceivable to increase the thickness of the gate line in order to realize a low resistance.However, as the gate line becomes thicker, the difference between the optimal laser light energy density required for crystallization between the gate line and the other region is increased. Becomes large, which causes a problem that crystallization varies. If the difference is too large, one cannot be crystallized. For this reason, there is a restriction that the thickness of the gate line cannot be more than a certain value.
[0012]
The present invention is directed to a method for crystallization of amorphous silicon in a region on a gate line and a region other than on a gate line when reforming amorphous silicon into crystalline silicon by laser annealing in a bottom gate structure thin film device. The objective is to reduce the difference in energy required, and to achieve high yield and high performance.
[0013]
[Means for Solving the Problems]
The present invention is directed to a thin film transistor, a method of manufacturing the same, a display device using the thin film transistor, and a method of manufacturing the same, which have been made to solve the above problems.
[0014]
The thin film transistor of the present invention is a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed on a gate line formed on an insulating layer over a substrate with a gate insulating film interposed therebetween, and the silicon layer is irradiated with light. Before the silicon layer is formed, the entire surface or a part of the substrate between the substrate and the insulating layer has a thermal conductivity equal to or higher than the thermal conductivity of the gate line. And forming a high thermal conductive layer made of a material having a high thermal conductivity. Alternatively, the silicon layer is made of crystallized by light irradiation, and before the silicon layer is formed, between the substrate and the insulating layer, in a region where the gate line is not formed on the substrate, The thermal conductive layer is formed of a material having a thermal conductivity equal to the thermal conductivity of the gate line.
[0015]
In the above-described thin film transistor, a high thermal conductive layer made of a substance having a thermal conductivity equal to or higher than the thermal conductivity of the gate line is formed on the entire surface or a part of the substrate between the substrate and the insulating layer. When the silicon layer is heated during crystallization by irradiation, the heat is quickly transferred to a uniform temperature by the high thermal conductive layer. Thereby, the difference in heat conduction between the portion where the gate line exists and the portion where the gate line does not exist is reduced, and the heat is uniformly transmitted to the silicon layer. Alternatively, since a heat conductive layer made of a material having the same thermal conductivity as that of the gate line is formed in a region where the gate line is not formed on the substrate, a gate insulating film is provided on the upper surface thereof through a gate insulating film. When the formed silicon layer is crystallized by light irradiation, even if the silicon layer is heated, there is no difference in heat conduction on the gate line and on the heat conductive layer, so that heat is uniformly transmitted to the silicon layer. Become. Therefore, in any of the configurations, a difference in crystallization energy depending on the presence or absence of a gate line, which is a problem when crystallizing amorphous silicon by light irradiation (for example, laser light irradiation), is reduced.
[0016]
The method for manufacturing a thin film transistor according to the present invention includes a step of forming a gate line on a substrate, a step of forming a gate insulating film covering the gate line on the substrate, and a step of forming the gate line and the gate insulating film on the substrate. Forming a silicon layer to be an active layer by being crystallized by light irradiation through a film, the method comprising the steps of: A step of forming a high-thermal-conductivity layer made of a substance having a thermal conductivity equal to or higher than that of the gate line on the entire surface or a part thereof; A gate line of the thin film transistor is formed, and a heat conductive layer made of a material having the same thermal conductivity as that of the gate line is formed in a region where the gate line is not formed on the substrate. Alternatively, a gate line of the thin film transistor is formed, and a heat conductive layer made of a material having a thermal conductivity equal to that of the gate line is formed in a region where the gate line is not formed on the substrate.
[0017]
In the method for manufacturing a thin film transistor, the silicon layer is crystallized by light irradiation, since a high heat conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line is formed on the entire surface or a part of the substrate. In this case, even if the silicon layer is heated, the heat is quickly transferred to a uniform temperature by the high thermal conductive layer. Thereby, the difference in heat conduction between the portion where the gate line exists and the portion where the gate line does not exist is reduced, and the heat is uniformly conducted to the silicon layer. Alternatively, since a heat conductive layer made of a material having the same thermal conductivity as that of the gate line is formed in a region where the gate line is not formed on the substrate, the heat conductive layer is formed on the upper surface via a gate insulating film. When the silicon layer is crystallized by light irradiation, even if the silicon layer is heated, there is no difference in heat conduction between the gate line and the heat conduction layer, and heat is uniformly transmitted to the silicon layer. Therefore, in any of the manufacturing methods, a difference in crystallization energy depending on the presence or absence of a gate line, which is a problem when crystallizing amorphous silicon by light irradiation (for example, laser light irradiation), is reduced.
[0018]
The display device of the present invention is a display device including a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween. The silicon layer is formed by crystallization by light irradiation. Before the silicon layer is formed, the heat of the gate line is applied to the entire surface or a part of the substrate between the substrate and the insulating layer. The purpose of the present invention is to form a high thermal conductive layer made of a substance having a thermal conductivity higher than the conductivity. Alternatively, the silicon layer is made of crystallized by light irradiation, and before the silicon layer is formed, the gate line is formed on the entire surface or a part of the substrate between the substrate and the insulating layer. A high thermal conductive layer made of a substance having a thermal conductivity higher than or equal to the thermal conductivity.
[0019]
Since the display device includes the thin film transistor of the present invention, the same operation and effect as those of the thin film transistor of the present invention can be obtained.
[0020]
The method for manufacturing a display device of the present invention is directed to a display device including a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed on a gate line formed on an insulating layer on a substrate via a gate insulating film. In the manufacturing method, the step of manufacturing the thin film transistor includes a step of forming a gate line on the substrate, a step of forming a gate insulating film covering the gate line on the substrate, and a step of forming the gate line on the substrate. Forming a silicon layer that becomes an active layer by being crystallized by light irradiation through the gate insulating film, and before forming the gate line, on the entire surface or a part of the substrate, Forming a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line; Alternatively, the manufacturing process of the thin film transistor includes forming a gate line on a substrate, forming a gate insulating film covering the gate line on the substrate, and forming the gate line and the gate insulating film on the substrate. Forming a silicon layer that becomes an active layer by being crystallized by light irradiation through a film, and simultaneously forming the gate line and forming a heat layer having a heat conductivity equivalent to the thermal conductivity of the gate line on the substrate. Forming a heat conductive layer made of a substance having conductivity.
[0021]
Since the method for manufacturing a display device includes the method for manufacturing a thin film transistor of the present invention, the same operation and effect as those of the method for manufacturing a thin film transistor of the present invention can be obtained.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
A first embodiment of a thin film transistor and a method of manufacturing the same according to the present invention will be described with reference to the schematic sectional views of FIGS. In the first embodiment, an active matrix substrate for a reflective liquid crystal panel will be described as an example.
[0023]
As shown in FIG. 1A, first, a high thermal conductive layer 102 is formed on a first substrate 101. As the first substrate 101, for example, a glass substrate having a thickness of 0.7 nm was used. The high thermal conductive layer 102 was formed of diamond-like carbon (hereinafter abbreviated as DLC). This DLC is formed, for example, by a plasma CVD method. In this plasma CVD method, for example, CH 4 DLC was deposited to a thickness of, for example, 300 nm using (methane) at a substrate temperature of, for example, 200 ° C. The thermal conductivity of the DLC is about 5 W / cmK to about 15 W / cmK, although it varies depending on the film quality. The thermal conductivity of the glass substrate is about 0.01 W / cmK. This time, DLC was used, but even metals such as tungsten, molybdenum, magnesium, and copper, or insulators such as aluminum nitride (AlN), silicon carbide (SiC), beryllium oxide (BeO), and boron nitride (BN), Any material having high thermal conductivity may be used. However, it is necessary to set the film thickness in accordance with each thermal conductivity. A film having higher heat conductivity can be formed thinner.
[0024]
Further, an insulating layer 103 is formed over the high heat conductive layer 102. The insulating layer 103 is formed of silicon oxide (SiO 2) by, for example, a plasma CVD method. 2 ) Was deposited to a thickness of, for example, 200 nm. This insulating layer 103 is for preventing diffusion of impurities into a thin film transistor (hereinafter abbreviated as TFT) layer formed after the first substrate 101 or the high thermal conductive layer 102. In the case where the high heat conductive layer 102 is formed of a metal, the high heat conductive layer 102 serves to insulate the high heat conductive layer 102 from molybdenum of a gate line to be formed later. The thickness of the insulating layer 103 was 200 nm in this case. However, if the thickness is too large, the effect of thermal diffusion is reduced. If the thickness is too small, the insulating layer 103 does not function as an impurity barrier. Is preferably about 30 nm to 1000 nm because the capacitance with the gate becomes strong.
[0025]
Thereafter, general low-temperature polysilicon technology, for example, “2003FPD Technology Taizen” (published on March 25, 2003, pp. 166-183 and 198-201), and “'99 latest liquid crystal process technology” ( Bottom using low-temperature polysilicon as described in Press Journal 1998, pp. 53-59) and "Flat Panel Display 1999" (Nikkei BP, 1998, pp. 132-139). A thin film device layer including a TFT was formed by a gate type thin film transistor (hereinafter, the thin film transistor is referred to as a TFT) process. An example of a method for forming a thin film device layer will be described below.
[0026]
As shown in FIG. 1B, a gate line (including a gate electrode) 104 was formed over the insulating layer 103. The gate line 104 is formed of a single conductive layer (metal layer), for example, a molybdenum layer, and has a thickness of, for example, 100 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. The gate line 104 is formed as follows as an example. A molybdenum film was formed with a thickness of 100 nm over the insulating layer 103 by a sputtering method. Thereafter, the gate electrode was patterned and formed by a general photolithography technique and an etching technique.
[0027]
Next, a gate insulating film 105 was formed over the insulating layer 103 so as to cover the gate line 104. The gate insulating film 105 is formed of silicon oxide (SiO 2) by, for example, a plasma CVD method. 2 ) Layer or silicon oxide (SiO 2) 2 ) Layer and silicon nitride (SiN) x ) Layer. Further, an amorphous silicon layer 106a having a thickness of, for example, 50 nm was continuously formed on the gate insulating film 105 by a plasma CVD method. This amorphous silicon layer 106a is preferably formed, for example, with a thickness of 30 nm to 100 nm.
[0028]
Next, as shown in FIG. 1 (3), the amorphous silicon layer 106a (see FIG. 1 (2)) was melt-recrystallized by light irradiation to produce a crystalline silicon (polysilicon) layer 106. For example, a XeCl excimer laser pulse having a wavelength of 308 nm was used for light irradiation. Here, an excimer laser beam having a wavelength of 308 nm is used, but a KrF excimer laser beam having a wavelength of 248 nm, a harmonic of a YAG laser beam, or the like may be used.
[0029]
Here, the polysilicon layer 106 was observed with a scanning electron microscope. As a result, there was no difference in the crystal size of the polysilicon layer 106 between the position where the gate line 104 made of molybdenum exists and the position where it does not exist. Laser power density 300mJ / cm 2 The size was about 0.5 μm. In this embodiment, since the DLC is formed as the high thermal conductive layer 102, thermal diffusion occurs efficiently even in the portion where the gate line 104 made of molybdenum does not exist. Thus, there was no difference in how crystals were formed.
[0030]
As shown in FIG. 2D, the polysilicon layer 106 on the gate line (gate electrode) 104 is used as a channel formation region, and n is formed on both sides of the channel formation region. − Polysilicon layer 107 composed of a doped region, n + A polysilicon layer 108 comprising a mold doped region was formed. For forming these polysilicon layers 107 and 108, for example, an ion implantation method can be used. At this time, n is formed on the polysilicon layer 106 serving as a channel formation region. − A stopper layer 109 for protecting the channel at the time of implanting the phosphorus ions was formed. The stopper layer 109 is made of, for example, silicon oxide (SiO 2 ) Layer. In this manner, the active region has an LDD (Lightly Doped Drain) structure for achieving both high on-current and low off-current.
[0031]
Further, silicon oxide (SiO 2) is formed by a plasma CVD method. 2 ) Layer or silicon oxide (SiO 2) 2 ) Layer and silicon nitride (SiN) x A) A passivation film 110 composed of a layered structure with the layer was formed. On this passivation film 110, a source electrode 111 and a drain electrode 112 connected to each polysilicon layer 108 were formed. Each source electrode 111 and drain electrode 112 were formed of, for example, aluminum.
[0032]
The thin film transistor (TFT) formed in this manner has a thermal conductivity equal to or higher than the thermal conductivity of the gate line 104 on the entire surface or a part of the first substrate 101 between the first substrate 101 and the insulating layer 103. When the amorphous silicon layer 106a (see FIG. 1B) is crystallized by light irradiation, the amorphous silicon layer 106a is heated because the high thermal conductive layer 102 made of However, the heat is quickly conducted by the high heat conducting layer 102 to a uniform temperature. Thereby, the difference in heat conduction between the portion where the gate line 104 exists and the portion where the gate line 104 does not exist is reduced, and the heat is uniformly transmitted to the amorphous silicon layer 106a. Therefore, a difference in crystallization energy due to the presence or absence of the gate line 104, which is a problem when crystallizing amorphous silicon by light irradiation (for example, laser light irradiation), is reduced. Therefore, the polysilicon layer 106 has a large crystal grain size over the entire region and has excellent crystallinity.
[0033]
Next, a protective film 113 was formed to protect the element and to planarize the element. The protective film 113 is formed of, for example, a polymethyl methacrylate resin-based resin. In the protective film 113, irregularities are formed on the surface of the protective layer 113 so that the reflective electrode formed in the next step has irregularities, and contact holes are formed so that the source electrode 111 and the liquid crystal driving electrode are connected. 113C was formed. After that, a reflective electrode 114 connected to the source electrode 111 was formed. The reflective electrode 114 is formed of, for example, silver (Ag), and a sputtering method is used as a forming method thereof. Thus, a thin film device layer including a thin film transistor was formed on the insulating layer 103.
[0034]
Through the above steps, the active matrix substrate in which the polysilicon layer 106 having substantially the same silicon crystal quality is formed in the region on the gate line 104 and the other region even if the TFT has a bottom gate structure TFT. Could be produced.
[0035]
In the subsequent steps, a liquid crystal display device can be manufactured by a generally known manufacturing process of a liquid crystal panel. Note that when a reflective liquid crystal display device is formed, the high heat conductive layer 102 need not be removed.
[0036]
In the thin film transistor and the method of manufacturing the same according to the first embodiment, the high thermal conductive layer 102 made of a substance (here, DLC) having a thermal conductivity higher than the thermal conductivity of the gate line 104 is formed on the entire surface of the first substrate 101. Is formed, the amorphous silicon layer 106a formed on the upper surface thereof through the insulating layer 103, the gate line 104, and the gate insulating film 105 is crystallized by light irradiation. Is heated, the heat is quickly conducted by the high thermal conductive layer 102 to a uniform temperature. Thus, the difference in the thermal conductivity of the amorphous silicon layer 106a between the portion where the gate line 104 exists and the portion where the gate line 104 does not exist is reduced, and the amorphous silicon layer 106a is uniformly heated. Therefore, a difference in crystallization energy due to the presence or absence of the gate line 104, which is a problem when crystallizing the amorphous silicon 106a by light irradiation (for example, laser light irradiation), is reduced, and a polysilicon layer having substantially uniform crystallinity is reduced. 106 can be formed over the entire area.
[0037]
Next, a second embodiment of the thin film transistor and the method of manufacturing the same according to the present invention will be described with reference to the schematic sectional views of FIGS. In the second embodiment, an active matrix substrate for a transmission type liquid crystal panel will be described as an example.
[0038]
As shown in FIG. 3A, first, a high thermal conductive layer 202 is formed on a first substrate 201. As the first substrate 201, for example, a glass substrate having a thickness of 0.7 nm is used. The high thermal conductive layer 202 was formed of aluminum nitride (AlN). This aluminum nitride is formed, for example, by a sputtering method. In this sputtering method, for example, aluminum nitride was formed to a thickness of 500 nm. The thermal conductivity of aluminum nitride is 3.2 W / cmK. The thermal conductivity of the glass substrate is about 0.01 W / cmK. In this case, aluminum nitride was used, but metals such as tungsten, molybdenum, magnesium, and copper, or insulating materials such as DLC, silicon carbide (SiC), beryllium oxide (BeO), and boron nitride (BN) have high thermal conductivity. It doesn't matter which one you use. However, it is necessary to set the film thickness in accordance with each thermal conductivity. A film having higher heat conductivity can be formed thinner. However, unlike the first embodiment, the second embodiment is an active matrix substrate of a transmissive liquid crystal panel, and therefore must be capable of transmitting light, but is formed of a material that does not transmit light or is difficult to transmit light. If so, it can be removed in a later step. In the case other than aluminum nitride, it is necessary to change the film thickness in accordance with the respective thermal conductivity.
[0039]
Next, an insulating layer 203 is formed over the high thermal conductive layer 202. This insulating layer 203 is made of silicon oxide (SiO 2) by, for example, a plasma CVD method. 2 ) Was deposited to a thickness of, for example, 200 nm. This insulating layer 203 is for preventing diffusion of impurities into a thin film transistor (hereinafter abbreviated as TFT) layer formed after the first substrate 201 or the high thermal conductive layer 202. In the case where the high heat conductive layer 202 is formed of a metal, the high heat conductive layer 202 is used to insulate the high heat conductive layer 202 from molybdenum of a gate line to be formed later. In this case, the thickness of the insulating layer 203 was 200 nm. However, if the thickness is too large, the effect of thermal diffusion is reduced. If the thickness is too small, the insulating layer 203 does not function as a barrier for impurities. Is preferably about 30 nm to 1000 nm because the capacitance with the gate becomes strong.
[0040]
Thereafter, general low-temperature polysilicon technology, for example, “2003FPD Technology Taizen” (published on March 25, 2003, pp. 166-183 and 198-201), and “'99 latest liquid crystal process technology” ( Bottom using low-temperature polysilicon as described in Press Journal 1998, pp. 53-59) and "Flat Panel Display 1999" (Nikkei BP, 1998, pp. 132-139). A thin film device layer including a TFT was formed by a gate type thin film transistor (hereinafter, the thin film transistor is referred to as a TFT) process. An example of a method for forming a thin film device layer will be described below.
[0041]
As shown in FIG. 3B, a gate line (including a gate electrode) 204 was formed on the insulating layer 203. The gate line 204 is formed of a single conductive layer (metal layer), for example, a molybdenum layer, and has a thickness of, for example, 100 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. The gate line 204 is formed as follows as an example. A molybdenum film was formed to a thickness of 100 nm over the insulating layer 203 by a sputtering method. Thereafter, the gate electrode was patterned and formed by a general photolithography technique and an etching technique.
[0042]
Next, a gate insulating film 205 was formed over the insulating layer 203 so as to cover the gate line 204. The gate insulating film 205 is formed of, for example, silicon oxide (SiO 2) by a plasma CVD method. 2 ) Layer or silicon oxide (SiO 2) 2 ) Layer and silicon nitride (SiN) x ) Layer. Further, an amorphous silicon layer 206a having a thickness of, for example, 50 nm was continuously formed on the gate insulating film 205 by a plasma CVD method. This amorphous silicon layer 206a is preferably formed with a thickness of, for example, 30 nm to 100 nm.
[0043]
Next, as shown in FIG. 3 (3), the amorphous silicon layer 206a (see FIG. 3 (2)) was melt-recrystallized by light irradiation to produce a crystalline silicon (polysilicon) layer 206. For example, a XeCl excimer laser pulse having a wavelength of 308 nm was used for light irradiation. Here, an excimer laser beam having a wavelength of 308 nm is used, but a KrF excimer laser beam having a wavelength of 248 nm, a harmonic of a YAG laser beam, or the like may be used.
[0044]
Here, the polysilicon layer 206 was observed with a scanning electron microscope. As a result, there was no difference in the crystal size of the polysilicon layer 206 between the position where the gate line 204 made of molybdenum exists and the position where it does not exist. Laser power density 300mJ / cm 2 The size was about 0.5 μm. In this embodiment, since the aluminum nitride film is formed as the high thermal conductive layer 202, heat diffusion occurs efficiently even in a portion where the gate line 204 made of molybdenum does not exist, and therefore, the portion where the gate line 204 made of molybdenum exists does not exist. There was no difference in the crystal formation between the positions.
[0045]
Thereafter, as shown in FIG. 4D, the polysilicon layer 206 on the gate line (gate electrode) 204 is used as a channel formation region, and n is formed on both sides of the channel formation region. − Polysilicon layer 207 consisting of a doped region, n + A polysilicon layer 208 consisting of a mold doped region was formed. For forming these polysilicon layers 207 and 208, for example, an ion implantation method can be used. At this time, n is formed on the polysilicon layer 206 serving as a channel formation region. − A stopper layer 209 for protecting the channel at the time of implanting phosphorus ions in the mold was formed. The stopper layer 209 is made of, for example, silicon oxide (SiO 2 ) Layer. In this manner, the active region has an LDD (Lightly Doped Drain) structure for achieving both high on-current and low off-current.
[0046]
Further, a passivation film 210 was formed. On this passivation film 210, a source electrode 211 and a drain electrode 212 connected to each polysilicon layer 208 were formed. Each source electrode 211 and drain electrode 212 were formed of, for example, aluminum.
[0047]
When a thin film transistor (TFT) is formed as described above, the entire surface of the first substrate 201 between the first substrate 201 and the insulating layer 203 is made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line 204. Since the high thermal conductive layer 202 is formed, even when the amorphous silicon layer 206a is heated when the amorphous silicon layer 206a is crystallized by light irradiation, the heat is kept at a uniform temperature by the high thermal conductive layer 202. Conducted as quickly as possible. Thereby, the difference in heat conduction between the portion where the gate line 204 exists and the portion where the gate line 204 does not exist is reduced, and the heat is uniformly transmitted to the amorphous silicon layer 206a. Therefore, a difference in crystallization energy depending on the presence or absence of the gate line 204, which is a problem when crystallizing amorphous silicon by light irradiation (for example, laser light irradiation), is reduced. Therefore, the polysilicon layer 206 has a large crystal grain size over the entire area and has excellent crystallinity.
[0048]
Next, a protective film 213 was formed to protect the element and to planarize the element. The protective film 213 is formed of, for example, a polymethyl methacrylate resin-based resin. Further, a contact hole 213C was formed so as to connect the source electrode 211 and the liquid crystal driving electrode. After that, a pixel electrode 214 connected to the source electrode 211 was formed. The pixel electrode 214 is formed of, for example, silver (Ag), and a sputtering method is used as a forming method thereof. Thus, a thin film device layer was formed on the insulating layer 203.
[0049]
Through the above steps, the transmission type liquid crystal panel in which the polysilicon layer 206 having substantially the same silicon crystal quality is formed in the region on the gate line 204 and the other region even if the TFT has a bottom gate structure TFT. Was manufactured. In the active matrix substrate of the transmissive liquid crystal panel, the high thermal conductive layer 202 must be removed unless it has transparency. The method of removing the high thermal conductive layer 202 will be described later in detail.
[0050]
In the subsequent steps, a liquid crystal display device can be manufactured by a generally known manufacturing process of a liquid crystal panel.
[0051]
In the thin film transistor and the method of manufacturing the same according to the second embodiment, the high thermal conductive layer made of a substance (here, aluminum nitride) having a thermal conductivity higher than the thermal conductivity of the gate line 204 is formed on the entire surface of the first substrate 201. Since the semiconductor wafer 202 is formed, similarly to the first embodiment, the crystallization energy due to the presence or absence of the gate line 204, which is a problem when the amorphous silicon 206a is crystallized by light irradiation (for example, laser light irradiation). Is alleviated, and a polysilicon layer 206 having substantially uniform crystallinity is formed over the entire region.
[0052]
Next, a third embodiment of the thin film transistor and the method of manufacturing the same according to the present invention will be described with reference to the schematic sectional views of FIGS. In the third embodiment, an active matrix substrate for a transmission type liquid crystal panel will be described as an example.
[0053]
As shown in FIG. 5A, first, a high thermal conductive layer 302 is formed on a first substrate 301. As the first substrate 301, for example, a glass substrate having a thickness of 0.7 nm is used. The high thermal conductive layer 302 was formed of molybdenum. This molybdenum is formed, for example, by a sputtering method. In this sputtering method, molybdenum was deposited to a thickness of, for example, 200 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. The thermal conductivity of the glass substrate is about 0.01 W / cmK. This time, molybdenum was used, but metals such as tungsten, magnesium, and copper, or insulators such as DLC, aluminum nitride, silicon carbide (SiC), beryllium oxide (BeO), and boron nitride (BN) have high thermal conductivity. It doesn't matter which one you use. However, it is necessary to set the film thickness in accordance with each thermal conductivity. A film having higher heat conductivity can be formed thinner. However, since the third embodiment is an active matrix substrate of a transmissive liquid crystal panel, it must pass light, but if it is formed of a material that does not transmit light or hardly transmits light, It is also possible to remove in the step. In the case other than molybdenum, it is necessary to change the film thickness in accordance with each thermal conductivity.
[0054]
Thereafter, a resist film (not shown) having an opening in a gate line region to be formed later was formed on the high thermal conductive layer 302 by using an existing photolithography technique. Next, the upper layer of the high thermal conductive layer 302 made of molybdenum was removed by an etching technique. This etching can be performed by wet etching, and the etching solution includes, for example, a mixed acid [phosphoric acid (H 3 PO 4 ) 72 wt%, nitric acid (HNO 3 ) 3% by weight and acetic acid (CH 3 COOH) 10 wt%]. The high thermal conductive layer 302 was immersed in the etching solution to etch the high thermal conductive layer 302 to a depth of about 100 nm. After that, the resist film was peeled off.
[0055]
Next, an insulating layer 303 is formed over the high heat conductive layer 302. This insulating layer 303 is formed of silicon oxide (SiO 2) by, for example, a plasma CVD method. 2 ) Was deposited to a thickness of, for example, 200 nm. This insulating layer 303 is for preventing diffusion of impurities into a thin film transistor (hereinafter abbreviated as TFT) layer formed after the first substrate 301 or the high thermal conductive layer 302. When the high heat conductive layer 302 is formed of a metal, the high heat conductive layer 302 is used to insulate the high heat conductive layer 302 from molybdenum of a gate line to be formed later. The thickness of the insulating layer 303 was 200 nm in this case. However, if the thickness is too large, the effect of thermal diffusion is reduced. If the thickness is too small, the insulating layer 303 does not function as a barrier for impurities. Is preferably about 30 nm to 1000 nm because the capacitance with the gate becomes strong.
[0056]
Thereafter, general low-temperature polysilicon technology, for example, “2003FPD Technology Taizen” (published on March 25, 2003, pp. 166-183 and 198-201), and “'99 latest liquid crystal process technology” ( Bottom using low-temperature polysilicon as described in Press Journal 1998, pp. 53-59) and "Flat Panel Display 1999" (Nikkei BP, 1998, pp. 132-139). A thin film device layer including a TFT was formed by a gate type thin film transistor (hereinafter, the thin film transistor is referred to as a TFT) process. An example of a method for forming a thin film device layer will be described below.
[0057]
As shown in FIG. 5B, a gate line (including a gate electrode) 304 was formed on the insulating layer 303 on the etched region of the high thermal conductive layer 302. The gate line 304 is formed of a single conductive layer (metal layer), for example, a molybdenum layer, and has a thickness of, for example, 100 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. The gate line 304 is formed as follows, for example. A molybdenum film was formed to a thickness of 100 nm over the insulating layer 303 by a sputtering method. Thereafter, the gate electrode was patterned and formed by a general photolithography technique and an etching technique.
[0058]
Next, a gate insulating film 305 was formed over the insulating layer 303 so as to cover the gate line 304. The gate insulating film 305 is formed of silicon oxide (SiO 2) by, for example, a plasma CVD method. 2 ) Layer or silicon oxide (SiO 2) 2 ) Layer and silicon nitride (SiN) x ) Layer. Further, an amorphous silicon layer 306a having a thickness of, for example, 50 nm was formed on the gate insulating film 305 by a plasma CVD method. This amorphous silicon layer 306a is preferably formed with a thickness of, for example, 30 nm to 100 nm.
[0059]
Next, as shown in FIG. 5 (3), the amorphous silicon layer 306a (see FIG. 5 (2)) was melted and recrystallized by light irradiation to produce a crystalline silicon (polysilicon) layer 306. For example, a XeCl excimer laser pulse having a wavelength of 308 nm was used for light irradiation. Here, an excimer laser beam having a wavelength of 308 nm is used, but a KrF excimer laser beam having a wavelength of 248 nm, a harmonic of a YAG laser beam, or the like may be used.
[0060]
Here, the polysilicon layer 306 was observed with a scanning electron microscope. As a result, there was no difference in the crystal size of the polysilicon layer 306 between the position where the gate line 304 made of molybdenum exists and the position where it does not exist. Laser power density 300mJ / cm 2 The size was about 0.5 μm. In this embodiment mode, the total thickness of the high thermal conductive layer 302 made of molybdenum and the gate line 304 composed of molybdenum is the same as the thickness of the high thermal conductive layer 302 in a region where the gate line 304 is not formed. Similarly, thermal diffusion occurs on a region where the gate line 304 exists and on a region where the gate line 304 does not exist. Therefore, it can be said that there was no difference in the crystal formation between the region where the gate line 304 made of molybdenum exists and the region where the gate line 304 does not exist.
[0061]
Thereafter, as shown in FIG. 6D, the polysilicon layer 306 on the gate line (gate electrode) 304 is used as a channel formation region, and n is formed on both sides of the channel formation region. − Polysilicon layer 307 consisting of a type doped region, n + A polysilicon layer 308 consisting of a mold doped region was formed. The polysilicon layers 307 and 308 can be formed by, for example, an ion implantation method. At this time, n is formed on the polysilicon layer 306 serving as a channel formation region. − A stopper layer 309 for protecting the channel at the time of implanting phosphorus ions in the mold was formed. The stopper layer 309 is made of, for example, silicon oxide (SiO 2 ) Layer. In this manner, the active region has an LDD (Lightly Doped Drain) structure for achieving both high on-current and low off-current.
[0062]
Further, a passivation film 310 was formed. On this passivation film 310, a source electrode 311 and a drain electrode 312 connected to each polysilicon layer 308 were formed. Each source electrode 311 and drain electrode 312 were formed of, for example, aluminum.
[0063]
The thin film transistor (TFT) formed in this manner is formed on the entire surface of the first substrate 301 between the first substrate 301 and the insulating layer 303 by using a material having a thermal conductivity higher than that of the gate line 304. The high thermal conductive layer 302 has a thermal conductivity over the entire region where the gate line 304 is added (when the gate line 304 and the high thermal conductive layer 302 are formed of the same type of material, the film thickness may be increased). Is formed so as to be equal, even when the amorphous silicon layer 306a is heated when the amorphous silicon layer 306a is crystallized by light irradiation, the temperature becomes uniform over the entire region. Thereby, the difference in heat conduction between the portion where the gate line 304 exists and the portion where the gate line 304 does not exist is reduced, and the heat is uniformly transmitted to the amorphous silicon layer 306a. Therefore, a difference in crystallization energy due to the presence or absence of the gate line 304, which is a problem when crystallizing amorphous silicon by light irradiation (for example, laser light irradiation), is reduced. Therefore, the polysilicon layer 306 has a large crystal grain size over the entire region and has excellent crystallinity.
[0064]
Next, a protective film 313 was formed to protect the element and to perform planarization. The protective film 313 is formed of, for example, a polymethyl methacrylate resin-based resin. Further, a contact hole 313C was formed so that the source electrode 311 was connected to the liquid crystal driving electrode. After that, a pixel electrode 314 connected to the source electrode 311 was formed. The pixel electrode 314 is formed of, for example, silver (Ag), and a sputtering method is used as a forming method thereof. Thus, a thin film device layer is formed on the insulating layer 303.
[0065]
Through the above steps, the transmission type liquid crystal panel in which the polysilicon layer 306 having substantially the same silicon crystal quality is formed in the region on the gate line 304 and the other region even if the TFT has a bottom gate structure TFT Was manufactured. In the active matrix substrate of the transmission type liquid crystal panel, the high thermal conductive layer 302 must be removed if it does not have transparency. The method of removing the high thermal conductive layer 302 will be described later in detail.
[0066]
In the subsequent steps, a liquid crystal display device can be manufactured by a generally known manufacturing process of a liquid crystal panel.
[0067]
In the thin film transistor and the method of manufacturing the same according to the third embodiment, the high thermal conductive layer 302 made of a substance (here, molybdenum) having a thermal conductivity higher than the thermal conductivity of the gate line 304 is formed on the entire surface of the first substrate 301. Is formed, as in the first embodiment, the crystallization energy due to the presence or absence of the gate line 304, which becomes a problem when crystallizing the amorphous silicon 306a by light irradiation (for example, laser light irradiation), is formed. The difference is reduced, and a polysilicon layer 306 having substantially uniform crystallinity is formed.
[0068]
Next, a process of transferring the thin film layer 320 on the first substrate 301 onto a plastic substrate will be described with reference to a manufacturing process diagram of FIG. The step of transferring the first substrate onto the plastic substrate can be similarly performed on the active matrix substrates formed in the first and second embodiments.
[0069]
As shown in FIG. 7A, a high heat conductive layer 302, an insulating layer 303, and a thin film device layer 320 formed on a first substrate 301 are heated to 80 ° C. to 140 ° C. by a hot plate (not shown). Then, the first adhesive 321 was applied to a thickness of about 1 mm, the second substrate 322 was placed thereon, and cooled to room temperature while applying pressure. As the second substrate 322, for example, a molybdenum substrate having a thickness of 1 mm was used. Alternatively, a glass substrate may be used for the second substrate 322. Alternatively, the first adhesive 121 may be applied on the second substrate 322, and the thin film device layer 320 side of the first substrate 301 on which the thin film device layer 320 is formed from the high thermal conductive layer 302 may be mounted thereon. As the first adhesive 121, for example, a hot melt adhesive was used.
[0070]
Next, the substrate to which the second substrate 322 was attached was immersed in hydrofluoric acid (HF) (not shown) to etch the first substrate 301. In this etching, the molybdenum layer which is the high thermal conductive layer 302 is not etched by hydrofluoric acid, so that the etching automatically stops at the high thermal conductive layer 102. The hydrofluoric acid used here has a weight concentration of, for example, 50%, and the etching time is 3.5 hours. There is no problem if the concentration of hydrofluoric acid and the etching time are changed as long as the glass of the first substrate 301 can be completely etched.
[0071]
As a result of the etching using hydrofluoric acid, the first substrate 301 is completely etched, and the high thermal conductive layer 302 is exposed.
[0072]
Next, a mixed acid [for example, phosphoric acid (H 3 PO 4 ) 72 wt% and nitric acid (HNO 3 ) 3 wt% and acetic acid (CH 3 [COOH) 10 wt%], only the high thermal conductive layer 302 was etched. This is because an opaque molybdenum layer causes a problem in light transmission in order to manufacture a transmissive liquid crystal panel. The time required to etch a 500 nm thick molybdenum layer with the mixed acid is about 1 minute. As a result of this etching, as shown in FIG. 7B, the mixed acid (not shown) does not etch the silicon oxide serving as the insulating layer 303, so that the etching is automatically stopped at the insulating layer 303. The above etching is applied when the high thermal conductive layer 302 is formed of molybdenum. In the case where the high thermal conductive layer is formed of a material other than molybdenum, it may be removed by etching according to the forming material.
[0073]
Next, as shown in FIG. 7C, after the etching, a second adhesive layer 323 was formed on the back surface side of the thin film device layer 320, that is, on the surface of the insulating layer 303. The second adhesive layer 323 is formed by applying, for example, an ultraviolet curing adhesive by, for example, a spin coating technique.
[0074]
Next, a third substrate 324 was attached to the second adhesive layer 323. As the third substrate 324, a plastic substrate was used. For this plastic substrate, for example, a polycarbonate film having a thickness of 0.2 mm was used, and ultraviolet rays were irradiated to cure the second adhesive layer 323 made of an ultraviolet curable adhesive. Here, polycarbonate is used for the plastic substrate, but not limited to polycarbonate, and other plastics may be used. For example, other optical films such as polyethersulfone and polyarylate can be used. Although the second adhesive layer 323 is applied to the insulating layer 303 here, the second adhesive layer 323 may be applied to the third substrate 324 and bonded.
[0075]
Next, the substrate is immersed in alcohol (not shown) to melt the first adhesive layer 321 (see FIG. 7 (1)) made of a hot-melt adhesive, and the second substrate 322 [FIG. ) Was removed, and an active substrate having a thin film device layer 320 mounted on a third substrate 324 made of a plastic substrate via a second adhesive layer 323 and an insulating layer 303 was obtained.
[0076]
In the subsequent steps, a liquid crystal display device can be manufactured by a generally known manufacturing process of a liquid crystal panel.
[0077]
For example, an alignment film (polyimide) was applied to the active substrate and a counter substrate (not shown) in which a transparent electrode film was formed on the entire surface of a plastic substrate, and a rubbing process was performed to perform an alignment process. Thereafter, the active substrate and the opposing substrate are bonded to each other with a predetermined distance by using a sealant. Next, after cutting into individual liquid crystal panels, liquid crystal is injected between the active substrate and the opposing substrate and sealed, thereby completing the liquid crystal display device.
[0078]
Next, a fourth embodiment of the thin film transistor and the method of manufacturing the same according to the present invention will be described with reference to the schematic sectional views of FIGS. In the fourth embodiment, an active matrix substrate for a top emission type organic EL panel will be described as an example.
[0079]
As shown in FIG. 8A, first, a high thermal conductive layer 402 is formed on a first substrate 401. As the first substrate 401, for example, a glass substrate having a thickness of 0.7 nm is used. The high thermal conductive layer 402 was formed with a tungsten layer 4021 below the gate line and a molybdenum layer 4022 in other areas.
[0080]
First, a tungsten layer 4021 is formed by, for example, a sputtering method. This tungsten layer 4021 was formed to a thickness of, for example, 500 nm. The thermal conductivity of tungsten is 1.7 W / cmK. The thermal conductivity of the glass substrate is about 0.01 W / cmK.
[0081]
Next, a resist film (not shown) was formed on the tungsten layer 4021 in a region where a gate line is to be formed later by using existing photolithography technology. Next, the other tungsten layer 4021 was removed by an etching technique while leaving the portion covered with the resist film. This etching can be performed by wet etching, and the etching solution includes, for example, a mixed acid [phosphoric acid (H 3 PO 4 ) 72 wt%, nitric acid (HNO 3 ) 3% by weight and acetic acid (CH 3 COOH) 10 wt%]. By immersing the tungsten layer 4021 in this etchant, the tungsten layer 4021 is etched. After that, the resist film was peeled off.
[0082]
After that, a molybdenum layer 4022 is formed by, for example, a sputtering method. This molybdenum layer 4022 was formed to a thickness of, for example, 500 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. Next, a resist film (not shown) having an opening in a region where a gate line is to be formed later was formed on the molybdenum layer 4022 by using an existing photolithography technique. Next, the molybdenum layer 4022 other than the portion covered with the resist film was removed by an etching technique. This etching can be performed by wet etching, and the etching solution includes, for example, a mixed acid [phosphoric acid (H 3 PO 4 ) 72 wt%, nitric acid (HNO 3 ) 3% by weight and acetic acid (CH 3 COOH) 10 wt%]. The molybdenum layer 4022 is etched by immersing the molybdenum layer 4022 in this etchant. After that, the resist film was peeled off. Through the above steps, the tungsten layer 4021 is present below the region where the gate line is to be formed, and the high thermal conductive layer 402 where the molybdenum layer 4022 is to be formed in the other region.
[0083]
In this case, tungsten and molybdenum were used. However, if the material under the gate line is formed of a material having a higher thermal conductivity than other regions, for example, metals such as tungsten, molybdenum, magnesium, and copper, or DLC, There is no problem even if an insulator such as aluminum nitride, silicon carbide (SiC), beryllium oxide (BeO), or boron nitride (BN) is used. However, it is necessary to set the film thickness in accordance with each thermal conductivity. A film having higher heat conductivity can be formed thinner.
[0084]
Next, an insulating layer 404 is formed over the high heat conductive layer 402. The insulating layer 404 is made of, for example, silicon oxide (SiO 2) by a plasma CVD method. 2 ) Was deposited to a thickness of, for example, 200 nm. The insulating layer 404 is for preventing diffusion of impurities into a thin film transistor (hereinafter abbreviated as TFT) layer formed after the first substrate 401 and the high thermal conductive layer 402. In the case where the high heat conductive layer 402 is formed of a metal, the high heat conductive layer 402 serves to insulate the high heat conductive layer 402 from molybdenum of a gate line to be formed later. The thickness of the insulating layer 404 was set to 200 nm in this case. However, if the thickness is too large, the effect of thermal diffusion is reduced. If the thickness is too small, the insulating layer 404 does not function as an impurity barrier. Is preferably about 30 nm to 1000 nm because the capacitance with the gate becomes strong.
[0085]
Thereafter, general low-temperature polysilicon technology, for example, “2003FPD Technology Taizen” (published on March 25, 2003, pp. 166-183 and 198-201), and “'99 latest liquid crystal process technology” ( Bottom using low-temperature polysilicon as described in Press Journal 1998, pp. 53-59) and "Flat Panel Display 1999" (Nikkei BP, 1998, pp. 132-139). A thin film device layer including a TFT was formed by a gate type thin film transistor (hereinafter, the thin film transistor is referred to as a TFT) process. An example of a method for forming a thin film device layer will be described below.
[0086]
As shown in FIG. 8B, a gate line (including a gate electrode) 405 was formed over the insulating layer 404. The gate line 405 is formed of a single conductive layer (metal layer), for example, a molybdenum layer, and has a thickness of, for example, 100 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. The gate line 405 is formed as follows as an example. A molybdenum film was formed with a thickness of 100 nm over the insulating layer 404 by a sputtering method. Thereafter, the gate electrode was patterned and formed by a general photolithography technique and an etching technique.
[0087]
Next, a gate insulating film 406 was formed over the insulating layer 404 so as to cover the gate line 405. The gate insulating film 406 is formed of, for example, silicon oxide (SiO 2) by a plasma CVD method. 2 ) Layer or silicon oxide (SiO 2) 2 ) Layer and silicon nitride (SiN) x ) Layer. Further, an amorphous silicon layer 407a was formed continuously on the gate insulating film 406 to a thickness of, for example, 50 nm by a plasma CVD method. This amorphous silicon layer 407a is preferably formed with a thickness of, for example, 30 nm to 100 nm.
[0088]
Next, as shown in FIG. 8 (3), the amorphous silicon layer 407a [see FIG. 8 (2)] was melt-recrystallized by light irradiation to produce a crystalline silicon (polysilicon) layer 407. For example, a XeCl excimer laser pulse having a wavelength of 308 nm was used for light irradiation. Here, an excimer laser beam having a wavelength of 308 nm is used, but a KrF excimer laser beam having a wavelength of 248 nm, a harmonic of a YAG laser beam, or the like may be used.
[0089]
Here, the polysilicon layer 407 was observed with a scanning electron microscope. As a result, there was no difference in the crystal size of the polysilicon layer 407 between the position where the molybdenum gate line 405 exists on the base and the position where the gate line 405 does not exist. In this embodiment mode, the difference in thermal conductivity between tungsten and molybdenum is not large, so the high thermal conductive layer 402 must be as thick as 500 nm. Laser power density 300mJ / cm 2 The size of the crystal was about 0.5 μm.
[0090]
Thereafter, as shown in FIG. 9D, the polysilicon layer 407 on the gate line (gate electrode) 405 is used as a channel formation region, and n is formed on both sides of the channel formation region. − Polysilicon layer 408 comprising a type-doped region, n + A polysilicon layer 409 consisting of a mold doping region was formed. For forming these polysilicon layers 408 and 409, for example, an ion implantation method can be used. At this time, n is formed on the polysilicon layer 407 serving as a channel formation region. − A stopper layer 410 for protecting the channel at the time of implanting the phosphorus ions was formed. The stopper layer 410 is made of, for example, silicon oxide (SiO 2 ) Layer. In this manner, the active region has an LDD (Lightly Doped Drain) structure for achieving both high on-current and low off-current.
[0091]
Further, a passivation film 411 was formed. On this passivation film 411, a source electrode 412 and a drain electrode 413 connected to each polysilicon layer 409 were formed. Each source electrode 412 and drain electrode 413 were formed of, for example, aluminum.
[0092]
The thin film transistor (TFT) formed in this manner is formed on the entire surface of the first substrate 401 between the first substrate 401 and the insulating layer 404 by using a material having a thermal conductivity higher than that of the gate line 405. When the amorphous silicon layer 407a (see FIG. 8B) is crystallized by irradiating light, the entire area of the amorphous silicon layer 407a is heated even if the amorphous silicon layer 407a is heated. Over a uniform temperature. This reduces the difference in heat conduction between the portion where the gate line 405 exists and the portion where the gate line 405 does not exist, so that heat is uniformly conducted to the amorphous silicon layer 407a. Therefore, a difference in crystallization energy depending on the presence or absence of the gate line 405, which is a problem when crystallizing amorphous silicon by light irradiation (for example, laser light irradiation), is reduced. Therefore, the polysilicon layer 407 has a large crystal grain size over the entire region and has excellent crystallinity.
[0093]
Next, a protective film 414 was formed to protect the element and to planarize the element. The protective film 414 is formed of, for example, a polymethyl methacrylate resin. Further, the protective layer 414 in the region where the anode electrode of the organic EL element connected to the source electrode 412 was formed was removed.
[0094]
Next, an organic EL element was formed. This organic EL device is formed by an anode electrode 415, an organic layer (organic hole transport layer 416, organic light emitting layer 417, etc.) and a cathode electrode 418. First, an anode electrode 415 connected to the source electrode 412 of each TFT was formed on the passivation film 411. The anode electrode 415 is formed of, for example, aluminum, and a sputtering method is used as a deposition method. Thus, a current can be individually supplied to the source electrode 412 of each TFT. The organic layer has a structure in which an organic hole transport layer 416 and an organic light emitting layer 417 are stacked. The organic hole transport layer 416 can be formed by depositing, for example, copper phthalocyanine to a thickness of 30 nm by, for example, an evaporation method. Alq3 [tris (8-quinolinolato) aluminium (III)] is formed to a thickness of, for example, 50 nm as a green layer in the light emitting layer, and bathocuproine (Bathocuproine: 2,9-dimethyl-4,7-diphenyl) is formed as a blue layer. -1,10 phenanthroline) having a thickness of, for example, 14 nm, and BSB-BCN [2,5-bis @ 4- (N-methoxyphenyl-N-phenylamino) styrene @ benzene-1,4-dicarbonitrile] as a red layer. For example, it was formed to a thickness of 30 nm. For the cathode electrode 418, indium tin oxide (ITO) was used.
[0095]
This time, the above structure was used as the organic EL element, but the electrode was combined with an electron transport layer, a hole transport layer, an electron injection layer, a hole injection layer, an electron blocking layer, a hole blocking layer, and a light emitting layer. A known structure may be used.
[0096]
Next, a passivation film 419 for covering the cathode electrode 418 was formed on the protective layer 411. The passivation film 419 is made of, for example, silicon nitride (Si 3 N 4 ) A film was formed, and its thickness was set to, for example, 200 nm. The passivation film 419 is formed by, for example, a sputtering method. This passivation film 419 is made of silicon oxide (SiO 2) in addition to silicon nitride. 2 ), An organic film, or a laminate thereof. Further, the film formation method is not limited to the sputtering method, but may be a CVD method, an evaporation method, or the like.
[0097]
Through the above steps, an active matrix substrate for a top emission type organic EL panel was manufactured. After that, standard steps such as mounting may be performed to complete the organic EL display device.
[0098]
The first embodiment relates to an active matrix substrate for a reflection type liquid crystal panel, the second and third embodiments relate to an active matrix substrate for a transmission type liquid crystal panel, and the fourth embodiment relates to a top emission type organic EL panel. Although the active matrix substrate has been described, any configuration of the high thermal conductive layer can be applied to each active matrix substrate. At that time, when applying to a transmission type active matrix substrate and leaving a high thermal conductive layer, it is necessary to form the high thermal conductive layer with a transparent material.
[0099]
Next, a fifth embodiment according to the thin film transistor and the method for manufacturing the same of the present invention will be described with reference to the schematic sectional view of FIG. In the fifth embodiment, an active matrix substrate for a reflection type liquid crystal display device will be described as an example.
[0100]
As shown in FIG. 10A, a high thermal conductive layer 502 also serving as a gate linear film is formed on a first substrate 501. As the first substrate 501, for example, a glass substrate having a thickness of 0.7 nm is used. The high thermal conductive layer 502 was formed of molybdenum. This molybdenum is formed, for example, by a sputtering method. In this sputtering method, molybdenum was deposited to a thickness of, for example, 100 nm. Molybdenum has a thermal conductivity of 1.3 W / cmK. The thermal conductivity of the glass substrate is about 0.01 W / cmK. In this case, molybdenum is used, but a metal that can be a gate line such as tungsten or copper can also be used. After that, a resist film (not shown) in which a groove for separating a gate line to be formed later from another region was formed on the high thermal conductive layer 502 by using an existing photolithography technique. Next, the high thermal conductive layer 502 made of molybdenum was etched by an etching technique to form a groove 504 for separating the gate line 503 from the other portions of the high thermal conductive layer 502. The width of the groove 504 is, for example, 2 μm. After that, the resist film was peeled off.
[0101]
Thereafter, although not shown, the steps subsequent to the formation of the gate insulating film may be performed in the same manner as in the first embodiment.
[0102]
In the fifth embodiment, since the high thermal conductive layer 502 having the same thickness is formed in a portion other than the gate line 503, the amorphous layer formed on the gate line 503 and the high thermal conductive layer 502 with a gate insulating film interposed therebetween. When the amorphous silicon layer was crystallized by light irradiation, there was no difference in the crystallized crystal between the amorphous silicon layer above the gate line 503 and the amorphous silicon layer in other portions. Further, the portion where the groove 504 without the molybdenum layer was formed had a small width of 2 μm, so that heat was diffused in the horizontal direction, and there was almost no difference between the region with the molybdenum layer and the region without the molybdenum layer. The size of the crystallized crystal has a laser power density of 300 mJ / cm. 2 The size was about 0.5 μm.
[0103]
The display device (liquid crystal display device, organic EL display device, etc.) described in each of the above embodiments is formed using the thin film transistor of the present invention. Therefore, the operation and effect provided by the thin film transistor similar to that described above can be obtained.
[0104]
The manufacturing method of the display device (liquid crystal display device, organic EL display device, etc.) described in each of the above embodiments uses the manufacturing method of the thin film transistor of the present invention when forming the thin film transistor. Therefore, an operation and an effect obtained by the same method for manufacturing a thin film transistor as described above can be obtained.
[0105]
【The invention's effect】
As described above, according to the thin film transistor of the present invention, the silicon layer serving as the active layer formed on the gate insulating film is formed by being crystallized by light irradiation, and before the silicon layer is formed, Since a high thermal conductive layer made of a substance having a thermal conductivity equal to or higher than the thermal conductivity of the gate line is formed on the entire surface or a part of the substrate between the substrate and the insulating layer where the gate line is formed, When amorphous silicon is heated and melted and crystallized by irradiation to form silicon to be an active layer, a difference in crystallization energy depending on the presence or absence of a gate line is reduced by the high thermal conductive layer. Thus, the crystallized crystal of the silicon layer has, for example, a substantially uniform crystal grain size. Therefore, a high performance thin film transistor can be realized, and a thin film transistor can be manufactured with high yield.
[0106]
According to the method for manufacturing a thin film transistor of the present invention, a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line is formed on the entire surface or a part of the substrate between the substrate and the insulating layer. In addition, when amorphous silicon formed on a gate insulating film is heated and melted by light irradiation to form a crystallized silicon layer, a difference in crystallization energy depending on the presence or absence of a gate line can be reduced. For this reason, a difference in crystallization, for example, a difference in crystal grain size can be reduced, and crystals having a substantially uniform crystal grain size can be obtained. Therefore, a thin film transistor can be manufactured with high yield. At the same time, a high-performance thin film transistor can be manufactured. For example, the mobility of a thin film transistor can be improved.
[0107]
According to the display device of the present invention, since the display device is formed using the thin film transistor of the present invention, the effect provided by the thin film transistor of the present invention can be obtained.
[0108]
According to the method of manufacturing a display device of the present invention, since the method of manufacturing a thin film transistor of the present invention is used when forming a thin film transistor, the effects provided by the method of manufacturing a thin film transistor of the present invention can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a first embodiment of a thin film transistor and a method for manufacturing the same according to the present invention.
FIG. 2 is a schematic sectional view showing a first embodiment of a thin film transistor and a method for manufacturing the same according to the present invention.
FIG. 3 is a schematic sectional view showing a second embodiment according to the thin film transistor and the method for manufacturing the same of the present invention.
FIG. 4 is a schematic sectional view showing a second embodiment of a thin film transistor and a method for manufacturing the same according to the present invention.
FIG. 5 is a schematic sectional view showing a third embodiment of a thin film transistor and a method for manufacturing the same according to the present invention.
FIG. 6 is a schematic sectional view showing a third embodiment of a thin film transistor and a method of manufacturing the same according to the present invention.
FIG. 7 is a manufacturing process diagram showing a process of transferring a thin film layer on a first substrate onto a plastic substrate.
FIG. 8 is a schematic sectional view showing a fourth embodiment of a thin film transistor and a method for manufacturing the same according to the present invention.
FIG. 9 is a schematic cross-sectional view illustrating a thin film transistor and a method for manufacturing the same according to a fourth embodiment of the present invention.
FIG. 10 is a schematic sectional view showing a fifth embodiment according to the thin film transistor and the method for manufacturing the same of the present invention.
FIG. 11 is a relationship diagram between laser light energy density and crystal grain size.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... board | substrate, 102 high thermal conductive layer, 103 ... insulating layer, 104 ... gate line, 105 ... gate insulating film, 106 ... crystalline silicon (polysilicon) layer

Claims (14)

基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタであって、
前記シリコン層は光照射により結晶化されたものからなり、
前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する
ことを特徴とする薄膜トランジスタ。A bottom-gate thin film transistor in which a silicon layer to be an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween,
The silicon layer is made of crystallized by light irradiation,
Before the silicon layer is formed, a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line, on the entire surface or a part of the substrate between the substrate and the insulating layer. Forming a thin film transistor. 前記高熱伝導層は、前記ゲート線下にある前記高熱伝導層よりも、前記ゲート線下以外の部分にある前記高熱伝導層の方が厚く形成されているものからなる
ことを特徴とする請求項１記載の薄膜トランジスタ。The high thermal conductive layer, wherein the high thermal conductive layer in a portion other than below the gate line is formed thicker than the high thermal conductive layer below the gate line. 2. The thin film transistor according to 1. 前記高熱伝導層は、前記ゲート線下にある前記高熱伝導層よりも、前記ゲート線下以外の部分にある前記高熱伝導層の方が高い熱伝導率を有するものからなる
ことを特徴とする請求項１記載の薄膜トランジスタ。The high thermal conductive layer is made of a material having a higher thermal conductivity in the high thermal conductive layer in a portion other than below the gate line than in the high thermal conductive layer below the gate line. Item 2. A thin film transistor according to item 1. 前記高熱伝導層は、前記シリコン層を結晶化する工程を行った後の工程で除去される
ことを特徴とする請求項１記載の薄膜トランジスタ。The thin film transistor according to claim 1, wherein the high thermal conductive layer is removed in a step after performing a step of crystallizing the silicon layer. 基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されるボトムゲート型の薄膜トランジスタであって、
前記シリコン層は光照射により結晶化されたものからなり、
前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の前記ゲート線の未形成領域に、前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成する
ことを特徴とする薄膜トランジスタ。A bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween,
The silicon layer is made of crystallized by light irradiation,
Before the silicon layer is formed, in a region where the gate line is not formed on the substrate between the substrate and the insulating layer, a material having a thermal conductivity equivalent to that of the gate line is used. A thin film transistor comprising a heat conductive layer formed thereon. 基板上にゲート線を形成する工程と、
前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、
前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備えたボトムゲート型の薄膜トランジスタの製造方法において、
前記ゲート線を形成する前に、前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する工程
を備えたことを特徴とする薄膜トランジスタの製造方法。Forming a gate line on the substrate;
Forming a gate insulating film covering the gate line on the substrate;
Forming a silicon layer that becomes an active layer by being crystallized by light irradiation through the gate line and the gate insulating film on the substrate, the method for manufacturing a bottom-gate thin film transistor,
Forming a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line on the entire surface or a part of the substrate before forming the gate line. Method for manufacturing a thin film transistor. 前記高熱伝導層は、前記ゲート線下の前記高熱伝導層よりも、前記ゲート線下以外の前記高熱伝導層が厚く形成される
ことを特徴とする請求項６記載の薄膜トランジスタの製造方法。7. The method of manufacturing a thin film transistor according to claim 6, wherein the high thermal conductive layer is formed so that the high thermal conductive layer other than below the gate line is thicker than the high thermal conductive layer below the gate line. 前記高熱伝導層は、前記ゲート線下の前記高熱伝導層よりも、前記ゲート線下以外の前記高熱伝導層の方が、熱伝導率の高いもので形成される
ことを特徴とする請求項６記載の薄膜トランジスタの製造方法。7. The high thermal conductive layer, wherein the high thermal conductive layer other than below the gate line has a higher thermal conductivity than the high thermal conductive layer below the gate line. A manufacturing method of the thin film transistor according to the above. 前記高熱伝導層は、前記シリコン層を結晶化する工程を行った後の工程で除去される
ことを特徴とする請求項６記載の薄膜トランジスタの製造方法。7. The method according to claim 6, wherein the high thermal conductive layer is removed in a step after the step of crystallizing the silicon layer. 基板上にゲート線を形成する工程と、
前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、
前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備えたボトムゲート型の薄膜トランジスタの製造方法において、
前記薄膜トランジスタのゲート線を形成するとともに、前記基板上の前記ゲート線の非形成領域に前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成する
ことを特徴とする薄膜トランジスタの製造方法。Forming a gate line on the substrate;
Forming a gate insulating film covering the gate line on the substrate;
Forming a silicon layer that becomes an active layer by being crystallized by light irradiation through the gate line and the gate insulating film on the substrate, the method for manufacturing a bottom-gate thin film transistor,
Forming a gate line of the thin film transistor, and forming a heat conductive layer made of a material having a thermal conductivity equivalent to that of the gate line in a region where the gate line is not formed on the substrate. Method for manufacturing a thin film transistor. 基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタを備えた表示装置であって、
前記シリコン層は光照射により結晶化されたものからなり、
前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する
ことを特徴とする表示装置。A display device including a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween,
The silicon layer is made of crystallized by light irradiation,
Before the silicon layer is formed, a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line, on the entire surface or a part of the substrate between the substrate and the insulating layer. A display device comprising: 基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタを備えた表示装置であって、
前記シリコン層は光照射により結晶化されたものからなり、
前記シリコン層が形成される前に、前記基板と前記絶縁層との間で前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する
ことを特徴とする表示装置。A display device including a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween,
The silicon layer is made of crystallized by light irradiation,
Before the silicon layer is formed, a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line, on the entire surface or a part of the substrate between the substrate and the insulating layer. A display device comprising: 基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタを備えた表示装置の製造方法において、
前記薄膜トランジスタの製造工程は、
前記基板上にゲート線を形成する工程と、
前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、
前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備え、
前記ゲート線を形成する前に、前記基板上の全面または一部に、前記ゲート線の熱伝導率以上の熱伝導率を有する物質からなる高熱伝導層を形成する工程
を備えたことを特徴とする表示装置の製造方法。A method for manufacturing a display device including a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween,
The manufacturing process of the thin film transistor,
Forming a gate line on the substrate;
Forming a gate insulating film covering the gate line on the substrate;
Forming a silicon layer that is to be crystallized by light irradiation through the gate line and the gate insulating film on the substrate to be an active layer,
Forming a high thermal conductive layer made of a material having a thermal conductivity equal to or higher than the thermal conductivity of the gate line on the entire surface or a part of the substrate before forming the gate line. Of manufacturing a display device. 基板上の絶縁層上に形成されたゲート線上にゲート絶縁膜を介して活性層となるシリコン層が形成されたボトムゲート型の薄膜トランジスタを備えた表示装置の製造方法において、
前記薄膜トランジスタの製造工程は、
基板上にゲート線を形成する工程と、
前記基板上に前記ゲート線を被覆するゲート絶縁膜を形成する工程と、
前記基板上に前記ゲート線および前記ゲート絶縁膜を介して光照射により結晶化されるもので活性層となるシリコン層を形成する工程とを備え、
前記ゲート線を形成すると同時に、前記基板上に前記ゲート線の熱伝導率と同等の熱伝導率を有する物質からなる熱伝導層を形成する工程
を備えたことを特徴とする表示装置の製造方法。A method for manufacturing a display device including a bottom-gate thin film transistor in which a silicon layer serving as an active layer is formed over a gate line formed over an insulating layer over a substrate with a gate insulating film interposed therebetween,
The manufacturing process of the thin film transistor,
Forming a gate line on the substrate;
Forming a gate insulating film covering the gate line on the substrate;
Forming a silicon layer that is to be crystallized by light irradiation through the gate line and the gate insulating film on the substrate to be an active layer,
Forming the gate line and simultaneously forming a heat conductive layer made of a material having a thermal conductivity equal to the thermal conductivity of the gate line on the substrate. .
JP2003123087A 2003-04-28 2003-04-28 Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method Pending JP2004327872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003123087A JP2004327872A (en) 2003-04-28 2003-04-28 Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003123087A JP2004327872A (en) 2003-04-28 2003-04-28 Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004327872A true JP2004327872A (en) 2004-11-18

Family

ID=33501068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003123087A Pending JP2004327872A (en) 2003-04-28 2003-04-28 Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004327872A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261181A (en) * 2005-03-15 2006-09-28 Hitachi Cable Ltd Process for fabricating thin film semiconductor device
US7709838B2 (en) 2005-10-17 2010-05-04 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7714327B2 (en) 2005-08-23 2010-05-11 Nec Corporation Electronic device improved in heat radiation performance for heat generated from active element
WO2012127922A1 (en) * 2011-03-18 2012-09-27 富士フイルム株式会社 Field-effect transistor
JP2020057016A (en) * 2005-03-18 2020-04-09 株式会社半導体エネルギー研究所 Display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581764B2 (en) * 2005-03-15 2010-11-17 日立電線株式会社 Method for manufacturing thin film semiconductor device
JP2006261181A (en) * 2005-03-15 2006-09-28 Hitachi Cable Ltd Process for fabricating thin film semiconductor device
JP2020057016A (en) * 2005-03-18 2020-04-09 株式会社半導体エネルギー研究所 Display device
JP7304929B2 (en) 2005-03-18 2023-07-07 株式会社半導体エネルギー研究所 Display device
JP2022046604A (en) * 2005-03-18 2022-03-23 株式会社半導体エネルギー研究所 Semiconductor device
US7714327B2 (en) 2005-08-23 2010-05-11 Nec Corporation Electronic device improved in heat radiation performance for heat generated from active element
US7989805B2 (en) 2005-08-23 2011-08-02 Nec Corporation Electronic device improved in heat radiation performance for heat generated from active element
US7709838B2 (en) 2005-10-17 2010-05-04 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7883921B2 (en) 2005-10-17 2011-02-08 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
WO2012127922A1 (en) * 2011-03-18 2012-09-27 富士フイルム株式会社 Field-effect transistor
US9406809B2 (en) 2011-03-18 2016-08-02 Fujifilm Corporation Field-effect transistor
TWI509812B (en) * 2011-03-18 2015-11-21 Fujifilm Corp Field effect transistor, display device and sensor
KR101528996B1 (en) * 2011-03-18 2015-06-15 후지필름 가부시키가이샤 Field-effect transistor
JP2012199289A (en) * 2011-03-18 2012-10-18 Fujifilm Corp Field effect transistor

Similar Documents

Publication Publication Date Title
TW552707B (en) Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electro optic device
TW577174B (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
US7361566B2 (en) Method of forming poly-silicon thin film transistors
TW505951B (en) Thin film semiconductor device, display device and its manufacturing method
US20090149007A1 (en) Electronic device and method of manufacturing the same
JP2798769B2 (en) Method for manufacturing thin film transistor
JP2700277B2 (en) Method for manufacturing thin film transistor
US20070040175A1 (en) Polysilicon thin film transistor and method of fabricating the same
JP3864476B2 (en) Thin film semiconductor device
JP2004327872A (en) Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method
JP2004039701A (en) Manufacturing method of semiconductor device
US7435667B2 (en) Method of controlling polysilicon crystallization
Kwon et al. Low temperature poly-Si thin film transistor on plastic substrates
JP2006019609A (en) Image display unit
KR101457705B1 (en) Fabricating method of electric device
JP3361670B2 (en) Semiconductor device and manufacturing method thereof
JP4759917B2 (en) Thin film device manufacturing method, thin film device, and liquid crystal display device
JP4780860B2 (en) Method for manufacturing semiconductor device
JP2000196101A (en) Semiconductor device provided with semiconductor circuit consisting of semiconductor element and manufacture thereof
JP2005085830A (en) Thin film device and method for manufacturing the same
JP2001057432A (en) Method for transferring thin film element
JP3378415B2 (en) Thin film transistor and liquid crystal display device using the same
JP3845566B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP3380527B2 (en) Method for manufacturing semiconductor device
JP4939699B2 (en) Method for manufacturing semiconductor device