JP2004312011A - 分子メモリ及び論理素子のために特に適合させた電極 - Google Patents

分子メモリ及び論理素子のために特に適合させた電極 Download PDF

Info

Publication number
JP2004312011A
JP2004312011A JP2004109124A JP2004109124A JP2004312011A JP 2004312011 A JP2004312011 A JP 2004312011A JP 2004109124 A JP2004109124 A JP 2004109124A JP 2004109124 A JP2004109124 A JP 2004109124A JP 2004312011 A JP2004312011 A JP 2004312011A
Authority
JP
Japan
Prior art keywords
conductive layer
molecular
surface roughness
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004109124A
Other languages
English (en)
Inventor
Patricia A Beck
パトリシア・エイ・ベック
Douglas Ohlberg
ダグラス・オールバーグ
Duncan Stewart
ダンカン・ステワート
Zhiyong Li
ツィヨン・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004312011A publication Critical patent/JP2004312011A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】
分子エレクトロニックデバイス用の、分子膜と共に用いるための、白金及び他の導電性の電極を製造する方法を提供する。
【解決手段】
少なくとも下側電極(14)及びその上の分子スイッチ膜(16)からなる分子エレクトロニックデバイス(10)の製造方法を提供する。当該方法は、下側電極(14)が付着することになる基材(12)の部分を清浄にするステップ(36b)、その部分をプレスパッタリングするステップ(36c)、及び少なくともその部分上に導電層(14)を付着させるステップ、を包含する方法によって下側電極(12)を形成することを包含する。当該導電性電極(14)は、低い又は制御された酸化物形成(又はおそらく不動態化されている)、高い融点、高い体積弾性率、及び低い拡散率という特性を有利に示す。滑らかな付着薄膜表面はさらにSAM付着に有用である。金属の性質によって、分子に高い導電性を有する接続を与える。
【選択図】なし

Description

本願は、概してナノスケールコンピューティング及びメモリ回路に関し、より詳細には、素子用途のワイヤ及びコンタクトの形成に関し、詳細にはそのような素子において用いられる電極の形成に関する。用語「ナノスケール」は、電極間の電気経路の水平方向あるいは垂直方向いずれかの寸法がナノメートル単位の大きさであることを表す。
関連特許出願の相互参照
本願は、ナノスケールコンピューティング及びメモリ回路のために用いられるナノワイヤの形成に関する2002年10月1日付けの米国特許第6、459、095号(タイトル「Chemically Synthesized and Assembled Electronic Devices」)に関連する。本願はまた、2001年11月6日付けの米国特許第6、314、019号(タイトル「Molecular Wire Crossbar Interconnect (MWCI) for Signal Routing and Communications」)、2000年10月3日付けの米国特許第6、128、214号(タイトル「Molecular Wire Crossbar Memory」)、並びにいずれも1999年3月29日に出願の米国特許出願第09/280、045号(タイトル「Molecular Wire Crossbar Logic (MWCL)」)及び米国特許出願第09/280、188号(タイトル「Molecular Wire Transistor (MWT)」)に関連しており、それらは全てナノコンピューティングにおいて用いられるメモリ及び論理回路の種々の態様に関する。また本願は、2001年3月29日に出願の米国特許出願第09/823、195号(タイトル「Bistable Molecular Mechanical Devices with a Band Gap Change Activated by an Electric Field for Electronic Switching, Gating, and Memory Applications」)、及び2002年10月1日付けの米国特許第6、458、621号(タイトル「Batch Fabricated Molecular Electronic Devices with Cost-Effective Lithographic Electrodes」)にも関連する。
集積回路素子の機能長は絶えず減少しており、良好に作動する素子を設計するのは益々難しくなっている。また製造するのも、益々難しく、且つコストがかかるようになってきている。さらに、1つの素子内でアクセスされるか、あるいは利用される電子の数は減少しており、それは電気的特性の統計変動を大きくする。極限においては、素子の作動は単一の電子に依存することになり、従来の素子の概念は変わらなければならない。
分子エレクトロニクスは、電子素子(エレクトロニックデバイス)を備える従来の素子の性能を高めるか、さらには従来の素子の代わりをする可能性を有し、外部から印加される電圧によって変更されることができ、素子の概念をわずかに変更するだけで、ミクロンサイズの寸法からナノメートルスケールの寸法に縮小できる可能性を有する。分子切替え素子(分子スイッチ素子)は、溶液技術(solution−technique)によって形成することができる。例えば、C.P.Collierらによる「Electronically Configurable Molecular-Based Logic Gates」(Science、Vol.285、pp.391〜394(1999年7月16日))(「Collier I」)及びC.P.Collierらによる「A [2] Catenane-Based Solid State Electronically Reconfigurable Switch」(Science、Vol.289、pp.1172〜1175(2000年8月18日))(「Collier II」)を参照されたい。自己組織化切替え素子が半導体集積回路上に集積され、それらの素子が下層の基材内にある従来の半導体電子回路によって駆動されるようにすることができる。切替え素子をアドレス指定するために、配線あるいはワイヤが用いられる。
ナノスケール電子回路の場合、それらの回路に関して想定される機能を有する新規材料と、それらの回路を形成するための新規プロセスとを考案する必要がある。特別な機能を有するナノスケール分子は、ナノスケールコンピューティング及びメモリに適用するための基本的な素子として用いることができる。
自己組織化技術を利用することができ、またロタキサン、擬似ロタキサン及びカテナンのようなレドックス反応に基づく分子を用いることができるが、別法では、素子を自己組織化するための他の技術及び他の分子システムを用いることもできる。そのような他の技術の一例には、マイクロメートルサイズ範囲の機構サイズ及びナノメートルサイズ範囲の機構サイズに適応したリソグラフィ技術が含まれる。他の分子システムの一例には、2001年3月29日に出願の米国特許出願第09/823、195号に開示され、且つ特許請求されているような電界誘起バンドギャップ変化が含まれる。上記の引用文献では用語「バンドギャップ」が用いられているが、この用語はより正確には半導体の場合に用いられる。分子に関して対応する用語は「HOMO−LUMOギャップ」(最高被占分子軌道−最低空分子軌道)であり、その用語は本明細書全体を通して用いられる。
電界誘起HOMO−LUMOギャップ変化において用いられる分子の例として、
(1)分子配座変化あるいは異性化、
(2)化学結合変化を介する拡張共役変化により、HOMO−LUMOギャップが変化すること、又は、
(3)分子の折りたたみあるいは伸長、
を明白に示す分子が挙げられる。
化学結合変化を介する拡張共役変化によりHOMO−LUMOギャップを変化させることは、
(a)HOMO−LUMO局在性を増減することに伴って引き起こされる電荷の分離あるいは再結合、又は、
(b)電荷の分離あるいは再結合、及びπ結合の崩壊あるいは形成によって、延在する共役(拡張共役)を変化させること、
を包含する方法のうちの1つにおいて達成することができる。
分子エレクトロニックデバイスは、将来のエレクトロニックデバイス及びコンピュータデバイスとして期待できる。そのような分子エレクトロニックデバイスの例として、限定はしないが、クロスワイヤ、微小孔質表面、及びスイッチ、ダイオード、抵抗、交換器、トランジスタ及び他の能動部品を形成するチップアドレス指定可能回路(tip−addressable circuitry)が挙げられる。例えば、クロスワイヤスイッチは2つのワイヤ、即ち2つの電極から構成することができ、その2つの電極間に例えば1つの分子切替え種が配置される。例えば、ラングミュア−ブロジェット(LB)技術あるいは自己組織化単分子膜(SAM)によって、特定の部位上に薄い単一のあるいは複数の分子層を形成することができる。最適なLB薄膜を形成できるようにするために、下層の表面粗さ及び親水性などの特性を十分に制御する必要がある。
分子エレクトロニクスの分野において先行する研究は、金(Reedらによる、Science, Vol. 278, pp. 252-254(1997)、及びChenらによる、Science, Vol. 286, pp. 1550-1551(1999))、アルミニウム(Collier I、前掲)及びポリシリコン(Collier II、前掲)からなる電極を利用している。
金は酸化物が形成されず、貴金属として化学的に安定しているという利点を有するが、融点が低く、体積弾性率が低く、拡散率が高い上に、外部応力に対して安定性が低く、標準的なCMOSプロセスには適合性がない。アルミニウムは制御されにくい自然酸化物を形成し、それが電子伝達に対する自然障壁として作用する。ポリシリコンは半導体であり、関連する半導体特性を有し、金属よりも導電率が低く、伝達に対する酸化物障壁を形成する。ディスプレイ切替えのためのポリシリコン電極分子デバイスは既に製造されており、且つ発表されている(Collier等、前掲)。
白金(Pt)は安定した形態を保持することが難しい。Ptを付着してから次の処理ステップまでの合間に、「環境による」薄膜(炭素など)が表面上に形成されるであろう。これは、能動分子層が、例えば自然シリコン酸化物と同じ大きさである約20オングストローム厚であるときに特に問題となる。付着したばかりの膜を用いて作業すること(おそらく、「最も清浄な」方法である)は難しく、実用的ではない。「付着したばかりの」ブランケット膜であっても、超高真空(UHV)ではない次のステージに移動するのに時間がかかるであろう。パターニングされたコンタクトを形成する別の手段が容易に実現可能になるまで、現時点ではリソグラフィが最も利用するのに適した技術である。シャドーマスクを利用すればリソグラフィプロセスを回避し得るが、寸法に関して制限がある(散在した、大きなミクロンサイズの寸法)。ナノインプリンティングであっても、有機能動層の使用に適していない可能性がある有機薬品に表面を露出する。従って、分子を組み込む電極を製造するための最も実用的な方法は、費用及び時間に関して効率が高く、柔軟な組み立て手法で、電極を柔軟性を有する幾何学形状でパターニングし、その後、次の処理の前に表面から有機薬品を洗浄することである。
従って、上記の問題の全てではないが大部分を回避する、分子膜と共に用いるための、白金及び他の導電性の電極を提供する方法が、分子エレクトロニックデバイスを形成するために必要とされている。さらに、リソグラフィステップが用いられない場合であっても、表面を所望の素子の仕様に調整することが好都合であると考えられる。
本明細書に開示する実施形態によれば、導電層を支持する下層の基材の表面と同じ程度に滑らかな表面をもたらす、導電層表面を調整する方法が提供される。「導電層」は、1375μΩ−cm未満の抵抗率を有する材料からなる層を意味しており、この材料は周囲条件下で安定した固体酸化物を形成することができる。当該方法は、
(a)基材上に導電層を付着させるステップと、
(b)プラズマ内で導電層の上側表面の少なくとも一部を調整して、導電層の上側表面を少なくとも滑らかにし、その表面粗さが基材の表面粗さと概ね同じになるようにするステップと、
を包含する。
用語「調整された」あるいは「調整する」は、表面を好ましい状態にすることを包含する処理を意味し、さらに(a)能動的に滑らかにすること、(b)能動的に酸化して、ラングミュア−ブロジェット膜に適した親水性の高い表面を生成すること、(c)再び粗くすることなく酸化物を能動的に除去すること、及び(d)能動的に被膜で保護することのうちの任意のものを包含する。「能動的に」とは、ある動作を実施すること、即ちある特定の所望の結果を達成するために一連の所定のステップを実施することを意味する。
別の実施形態によれば、少なくとも1つの下側電極及びその上にある分子スイッチ膜からなる分子エレクトロニックデバイスを製造する方法が提供される。当該方法は、
(a)基材を設けるステップと、
(b)調整された導電性材料からなる下側電極を基材上に形成するステップと、
(c)少なくとも下側電極上に分子膜を形成するステップと、
を包含し、前記下側電極は、
(b1)前記下側電極が付着することになる基材部分を清浄にするステップと、
(b2)その部分をプレスパッタリングするステップと、
(b3)少なくともその部分の上に導電層を付着させるステップと、
を包含するプロセスによって形成される。
別の実施形態では、導電層の付着後に、導電層の上側表面の特性が調整される。
さらに別の実施形態では、下層の基材の滑らかな表面を本質的に再現する滑らかな表面を有する導電層が設けられる。
いくつかの実施形態では、クロスバーデバイス、例えばスイッチの場合のように、下側電極に対して0°以外の角度に配向し得るコンタクトあるいは上側電極が、下側電極上に形成される。細孔、ドット、チップアドレス指定などに関しては、電極又は別法ではドットの場合のように、簡単なコンタクトを形成することができる。
最後のステップ(導電層を付着するステップあるいは調整するステップ)の後に、表面上に分子あるいは分子膜が形成される。
さらに別の実施形態によれば、第1の表面粗さを有する基材上に、第1の表面粗さに本質的に等しい第2の表面粗さを有する導電層を形成する方法が提供される。当該方法は、先に列挙したステップ(b1)〜(b3)と、任意選択的に、調整するステップとを包含する。
当該導電性電極は、制御された酸化物の形成(ある特定の環境下で)、高い融点、高い体積弾性率、低い拡散率、ある程度の安定性(表面の調製に依存する)という特性を有利に包含する。滑らかな付着薄膜表面は、ラングミュア−ブロジェット分子膜付着に適合する。金属の性質が、分子への高い導電性接続を与える。素子スタックに障壁層を、即ち導電層上にAlを追加することもできる。
本明細書に開示され、且つ特許請求される実施形態は、導電層の付着を包含するが、付着させることのみに限定するものと解釈されるべきではなく、任意選択的に、プラズマに暴露することにより導電性表面を調整することも包含する。そのように導電性表面を調整することは、これまでに知られていなかったことは明らかである。本質的に、物理的な構造を化学的な特徴と組み合わせて、限定はしないが、ラングミュア−ブロジェット(LB)、自己組織化単層膜(SAM)、スピンコーティングなどを含む多種多様な形態を介する分子膜用途に適する薄膜を独自に形成する。
当該表面は、低い表面粗さを保持しつつ、酸化物を含むか、あるいは含まないようにさらに調整することができ、湿潤性などを変更することもできる。
定義
本明細書において用いられるとき、「接合部」に適用されるような用語「自動位置合わせ」とは、コーティング又は機能化されている2つの電極の部分が重なり合う位置であればどの位置であろうと、2つの電極間にスイッチ及び/又は他の電気的接続を形成する接合部が形成されることを意味する。
用語「素子(デバイス)」とは、2つ以上の電極で形成されるスイッチ、ダイオード、抵抗、交換器、トランジスタあるいは他の電気素子を意味する。
本明細書において用いられるような用語「自己組織化」とは、システムの構成要素の特性に起因して、ある規則的なパターンを自然に選択するシステムを意味する。当該システムはその構成を選択することによって、少なくともそのエネルギーの極小値を達成する。
用語「一度だけ構成可能な」とは、素子が酸化あるいは還元反応のような非可逆的なプロセスを介して一度だけその状態を変更できることを意味する。そのような素子は、例えば、プログラマブルリードオンリーメモリ(PROM)の基礎を成すことができる。
用語「再構成可能な」とは、素子が酸化あるいは還元のような可逆的なプロセスを介して、何度もその状態を変更できること意味する。即ち、当該素子は、ランダムアクセスメモリ(RAM)内のメモリビットのように、何度でも開閉することができる。
分子に適用されるような用語「双安定」とは、分子が比較的低い2つのエネルギー状態を有することを意味する。当該分子は、ある状態から他の状態に非可逆的に切り替えることができる(一度だけ構成可能)か、又はある状態から他の状態に可逆的に切り替えることができる(構成変更可能)。
「ミクロンスケールの大きさ」とは、寸法が1マイクロメートル〜数マイクロメートルの範囲にある大きさを意味する。
「サブミクロンスケールの大きさ」とは、0.05マイクロメートル〜1マイクロメートルの範囲にある大きさを意味する。
「ナノメートルスケールの大きさ」とは、0.1ナノメートル〜50ナノメートル(0.05マイクロメートル)の範囲にある大きさを意味する。
「ミクロンスケールワイヤ」とは、幅あるいは直径が1〜10マイクロメートル以上の寸法を有し、高さが数十ナノメートル〜数マイクロメートルの範囲であり、長さが数マイクロメートル以上に及ぶ、棒状あるいは帯状の導体あるいは半導体を意味する。
「ナノメートルスケールワイヤ」とは、幅あるいは直径が1〜50ナノメートルの寸法を有し、高さが0.3〜100nmの範囲であり、長さが数マイクロメートル以上に及ぶ、棒状あるいは帯状の導体あるいは半導体を意味する。
分子デバイス
図1a〜図1dは、分子デバイス10の製造法の一実施形態を示している。図1aに示すように、基材12を設ける。次に、図1bに示すように、基材12の上側表面の一部の上に下側電極14を形成する。分子スイッチ膜16を基材12の表面上に形成し、下側電極14を被覆する。最後に、上側電極18を、通常下側電極14に対して直角に、分子膜16上に設ける。完成した分子デバイス10を図2に示す。
図2に示すような分子デバイス10の形成法のさらに詳細に関しては、上記の米国特許第6、458、621号から入手することができる。手短に述べると、基材12は、半導体、絶縁性プラスチック、ポリマー、結晶性セラミック及びアモルファスセラミックからなる群から選択される材料からなる。基材12は、半導体ウェーハ上に形成された絶縁層、例えばSi上にあるSiOなどのコーティング12aをその上に形成することが好ましい。
下側電極14は、白金、タングステン、アルミニウム、多結晶シリコン、単結晶シリコン、アモルファスシリコン及び導電性ポリマーからなる群から選択される材料からなる。
分子膜16は通常、印加電界の存在下で、切り替わる/変化することができる材料からなる。一例として、ロタキサン、擬似ロタキサン及びカテナンのような、酸化/還元機構に基づく分子材料が挙げられる。
分子膜16の別の例として、電界誘起HOMO−LUMO(最高被占分子軌道−最低空分子軌道)ギャップ変化を明白に示す分子材料が挙げられ、ここで電界誘起HOMO−LUMOギャップ変化は、(1)分子配座変化あるいは異性化、(2)化学結合変化を介する拡張共役変化によるHOMO−LUMOギャップの変化、及び(3)分子の折りたたみあるいは伸長、からなる群から選択され、化学結合変化を介する拡張共役変化によるHOMO−LUMOギャップの変化は、(2a)電子局在性を増減させることに伴って引き起こされる電荷の分離あるいは再結合、及び(2b)電荷の分離あるいは再結合、及びπ結合の破壊あるいは形成によって、拡張共役を変化させることからなる群から選択される。
上記のように、主にスイッチに関して検討されるそのようなスイッチ膜16は、限定はしないが、ダイオード、抵抗、交換器、トランジスタなどを含む種々の素子において用いることもできる。
上側電極18は下側電極14と同じ材料リストから選択され、同一の材料を用いることも異なる材料を用いることもできるが、必ずしもそうではないが、通常は固着層(例えばTi)が存在することに留意されたい。そのような固着層は切替え能力にいくらか作用を及ぼすことができ、即ち切替えに関係するPtとTiとの間には差がある場合もあるので、電極を選択することにより、その作用をうまく調整することができる。また、上側電極はスタックの一部ではなく、移動可能なチップアドレス指定可能機構の一部とすることもできる。
上側コンタクト18の具体的な例として、電極で覆われている分子膜16の上側にある円形電極及び微細孔がさらに挙げられる。ナノポアは、上側コンタクトが延在するのを制限するための役割を果たす。
本実施形態
本明細書の実施形態は、分子エレクトロニックデバイス10、詳細には下側電極14において用いるための導電性電極、例えば白金(Pt)電極の改善された製造法に関する。この材料は、図2に示すような素子スタック10内の下側電極14として製造されている。当該白金電極14は、2ステーション[2]ロタキサン分子膜及びエイコサン酸膜16と共に試験されている。これらの分子デバイス10は、ダイオードとしての挙動及びスイッチとしての挙動の両方を示す。しかしながら、以下の説明は具体的には白金電極を対象にしているが、電極は周囲条件下(例えば、標準状態−STP)で安定している固体酸化物を形成する任意の導電性材料から構成し得る。その導電性電極の特性は、低いあるいは制御された酸化物形成(あるいはおそらく被膜で保護されている)、高い融点、高い体積弾性率及び低い拡散率を有利に包含する。さらに、下側電極14を形成する導電性材料は、1375μΩ−cm未満の抵抗率を有し、周期表の1B〜7B及び8族内の任意の元素から構成することができる。例として、白金、タングステン、銀、アルミニウム、銅、ニッケル、クロム、モリブデン、チタン及びタンタルが含まれる。当然、白金は、CMOSタイプの最終処理及びパッケージング、即ち酸化物/窒化物薄膜及び高温ステップに適合するので好ましい。
従来の手順を採用する白金下側電極14の付着法では、8〜10オングストロームの滑らかさを有する金属層が生じる(コーティング12aの滑らかさは通常約4オングストロームである)。通常の固着層を用いる従来の付着技術は粗さを増すことに留意されたい。接着剤が注意深く制御されなければ、任意の有用な厚みで付着しているPtは、SAMあるいはLB付着のような液体条件下では特に、表面から浮き上がる。また従来の付着法では、表面を調整することへの言及はない。即ち、Ptは単に付着しただけである。本明細書では、その表面は、滑らかさ、親水性及び障壁層を得るために調整される。
コーティングされている基材12、12a上に下側電極14を形成することに関する以下の説明は、単に例示することを目的としている。図3は、本明細書に開示するプロセスの流れ図を示す。
始めに基材12を設ける(ステップ30)。従来技術による手法では、下側電極14が基材上に形成される(ステップ32)。次いで、下側電極上に分子膜16を形成する(ステップ34)。本明細書に開示する実施形態によれば、付着のためのパターン(もしあれば)を形成し、基材12の露出部分を必要に応じて清浄にし(ステップ36b)、それらの部分をプレスパッタリングし(ステップ36c)、Pt下側電極14をそれらの部分の上に付着させ(ステップ36d)、必要に応じてパターンを仕上げ(ステップ36e)、もしあれば残留物質を除去し(ステップ36f)、Pt電極14の上側表面を清浄にし、その特性を調整する(ステップ36g)。上側表面の特性を調整した後に、Pt電極14上に分子膜16を付着させる。ここで、そのプロセスの詳細について記載される。
基材12は、<100>SEMIグレード最高級シリコンウェーハからなる(あるいはまた、劈開された雲母(cleaved−mica)のような極めて滑らかな基材を用いることもできる)。シリコンウェーハを用いる場合には、RCA洗浄のような拡散前洗浄のために半導体分野において従来から行われているのと同様に洗浄する。
次に、目の詰まった、即ち高密度の熱酸化物12aをシリコンウェーハ12上にて成長させる(又は、非シリコンウェーハ基材上に付着させる)。非熱酸化物を付着させる場合には、大抵の場合に高密度化する必要があるであろう。雲母のようなシリコン以外の基材が用いられる場合には、その基材は導電性でない場合もあるので、酸化物が不要な場合もある。周知のように、目の詰まった熱酸化物は最密になるように成長し、それによって、プロセス時間を増すことになる個別の高密度化ステップを回避できる。
絶縁性基材12aを設け、それにより後続の白金層をシリコン12から電気的に分離するために、当技術分野において既知の酸化物あるいは他の適当な材料がシリコン上に必要とされる。そうでなければ、半導体上に金属が形成されることになり、素子特性と基材との結合がより強くなり、絶縁体上に金属が形成される場合よりも特性が劣化する。直に接触することにより、金属−シリコンが混合する場合もある。雲母のような絶縁性の非シリコン結晶12を用いる場合には、絶縁層12aは不必要であり、上記のように削除することができる。
熱酸化物12aを約2000オングストロームの好ましい厚みまで成長させる。層を2000オングストロームよりも厚くすることはできるが、厚くして、過度の応力がウェーハ12上あるいは薄膜内に生成しないようにしなければならない。一方、熱酸化物12aの厚みは、電気的に分離するために、1000オングストロームより厚くなければならない。
シリカの代わりに窒化シリコンSi(ただしx=1〜3、y=1〜4であり、化学量論的なSiはSiである)を成長させることもできるが、SiOで得ることのできる化学量論的な制御ができないため、シリカほど好ましくはない。
必要であれば、従来のリフトオフのためにレジストが形成され、パターニングされる(ステップ36a)。当技術分野において一般的に用いられる任意のレジスト材料を用いることができる。当該パターンは、1つあるいは複数の下側電極14のアレイである。白金が下側電極を形成するために付着することになる領域から当該レジストを除去する。レジストの除去も従来どおりである。金属をドライエッチングすることにより、いくぶん輪郭がくっきりした断面が形成されるが、それは約30オングストロームまで分子で覆うようにする場合には必ずしも望ましくない。所望の断面を生成するために複数のステップを包含することができるが、実際には、エッチング(ウエット/ドライ/ミリング等)技術を用いて実施することができる。白金で満たされることになるパターンを形成するための別の方法は、周知のシャドーマスクプロセスであろう。
一旦、Ptを付着するための領域が露出されると、これらのむき出しの領域を、酸素プラズマなどを用いて清浄にする(薄皮を除去する)(ステップ36b)。薄皮を除去するための具体的なパラメータは、用いられる特定のプラズマシステムに依存する。RIEシステム1700の場合には、その条件は、フォワードパワーコントロール(forward−power−control)を用いて、2分間、100mTorr、100Wであった。その時間は1〜5分の範囲にすることができるが、5分経過した後には、それ以上の改善は見られない。さらなるスパッタリングは望ましくない(高い電力に起因する)。50〜200mTorrの範囲の圧力、100Wまでの電力を用いる。
次に、露出している領域のプレスパッタリングを実施する(ステップ36c)。SFI DCマグネトロンスパッタシステムにおいて、6.5sccmのアルゴン(Ar)下、0.9mTorrで、5分間、アルゴン(Ar)によるプレスパッタリングを実施した。このプレスパッタリングはさらに表面を清浄にし(上記のOプラズマは有機物を除去する)、周辺環境の汚染物質を除去する。このプレスパッタリングステップを用いない場合は、後続のPt層14は力をかけられると剥離し、一方、あまりにもスパッタリングしすぎると基材被膜12aの表面粗さが増す。
プレスパッタリングステップの利点は、白金層14を付着させ、それを基材12あるいはコーティング12aの表面に保持するために、当技術分野において従来から実施されているような「固着」層、即ち接着層が必要とされないことである。これは余分なステップを不要にし、これらの層(単数又は複数)を付着させることに起因して表面粗さが増す可能性を回避するが、そうでなければ、白金層を表面に接着するために、例えばTi、Cr、Taを従来どおりに用いる必要がある。
しかしながら、実験を実施し、滑らかさを犠牲にすることなく十分に固着できるようなった。さらに、液体に浸漬された薄膜に関しては、乾燥させる際に層が剥離することになるかは必ずしも明らかではない。LBコーティング及びSAM付着の場合には、Pt薄膜を十分に接着させねばならない。本明細書に開示するプロセスを用いることなく十分に接着しているように見える、付着Pt薄膜の中には、基材が流体内に浸漬される場合にブラインドのように簡単に巻き上がるものもある。
好ましい実施形態では、例えばDCマグネトロンスパッタリングシステムを用いて、あらゆる場所に白金層14をブランケット付着させる(ステップ36d)。処理パラメータの一例として、清浄にされ、再編成されたシステムに関する現在のサンプル値は、陰極:6.7A、6.7V、ビーム:15mA、348V、加速器:1.3mA、150.5V、ニュートラライザ:5.61A、放出(エミッション):16.8mAとして、Pt層を約1000オングストローム厚で付着させる。Pt層14は、1000オングストロームより薄くすることも厚くすることもでき、良好な導電性を与える程度に十分厚くしなければならないが、分子スイッチ膜16が覆うのに大きすぎる段差を設けるほど厚くしてはならない。「良好な」導電性とは、白金層14がプローブを介して所望の電流を流すことができることを意味する。Pt層14の厚みは、50〜5000オングストロームの範囲内にある。1000オングストロームの厚みの場合には、当該システムでは、表面上に白金の塊あるいは***は観測されなかった。くっきりとしたエッジを持たない所望の断面はリフトオフ技術を用いて達成される。細かい線のリフトオフは、余分な実験を行うことなく、より薄く付着させることにより達成される。リフトオフが好ましいが、別法では、シャドーマスク及びエッチングを実施することもできる。
好ましい実施形態では、Pt層14の形成は、リフトオフを実施して、不要な領域からレジスト(単数又は複数)(及びそのレジストを覆う金属)を除去することにより実施する(ステップ36e)。N−メチル−ピロリドンのような従来の溶媒を用いることができ、その後水洗される。重ねて、それほど好ましくはないが、半導体分野において周知の技術の組み合わせを用いることもできる。プレパターニングを行わない場合には、当該ステップにおいて、当技術分野において周知の技術を用いて、ブランケット白金をマスキングし、且つエッチングするであろう。
あるいはまた、白金は電子ビーム蒸着のような蒸着によって付着させることができ、同じくブランケット付着させる。
残りのPt下側導電体領域14を清浄にする(重ねて当該ステップはシステムに依存する)(ステップ36f)。以前のステップからのレジストが残っている場合には、本ステップはあらゆる残留物質を除去する役割を果たす。そのような残留物質の除去は、直前に述べた洗浄/調整ステップと同様に制限されるであろう。あるいはまた、残留物質の質と量に応じて、プラズマエッチング、ウエットエッチングあるいはドライエッチング等の組み合わせを用いて、除去ステップをさらに積極的に行うこともできる。
好ましい実施形態では、ステップ36fが省略され、Oプラズマを用いて、残りのPt層14の表面を清浄にすると共に、再配列させ、滑らかにする(ステップ36g)。そのようなO洗浄/調整の一例は、RIEシステム1700において実施される。その条件は5分間、80sccmのO、100mTorr、100Wであり、2.0×10−5TorrのHIVACベース圧力を用いてフォワードパワーコントロール下で実施する。原子間力顕微鏡の画像によれば、その表面は物理的に異なることが明らかである。酸素プラズマが、表面にある程度の物理的な衝撃を与えるほど十分であることがわかる。電力を下げ、圧力を高めた場合には、表面の再配列は観測されない。
実質的に、比較的低い圧力で、且つ高い電力(チャンバ内にあまり気体がない状態で、物理的に衝撃を与える場合)では、化学種の質量とともにスパッタリング成分が増加する。一方、比較的高い圧力で、且つ低い電力(多量の気体はあるが、加速が小さい場合)では、大抵の場合に化学反応が生じる。適度な圧力及び電力の条件下では、所望のように再配列する。上記のプロセスの場合のように、このステップは装置に依存し、処理パラメータは装置によって変化するであろう。しかしながら、本明細書の教示に基づいて、具体的な機械の場合のそのような処理パラメータを決定することが不適当であるとは考えられない。
調整ステップは酸素プラズマ内で実施し、白金層を再配列させるとともに、白金層の上側表面を滑らかにする。このステップによって、Pt層の親水性が変更され、親水性が高まると共に障壁層も設けられる(表面上にPtOが存在することによる)。Pt表面は酸化物が存在する場合に非常に親水性があり、所望の一様なラングミュア−ブロジェット膜を得ることの鍵となると思われるので、これは重要である。
前の段落において記載したような酸素プラズマは、親水性のあるPt表面を提供する。あるいはまた、酸素プラズマを使用した後にアルゴンプラズマを用いることができる。この組み合わせは親水性が低く、疎水性が高いPt表面を提供する。さらに別の方法では、アルゴンプラズマのみを用いて、疎水性の表面を提供することもできる。最後に、一連の酸素プラズマ及びその後の水素プラズマを用いて、酸素が少なく、被膜で保護された(不動態化した)滑らかな表面を提供することもできる。
上記のPt付着手順によれば、8オングストロームRMS未満の表面粗さが生成され、表面粗さは、基材コーティング12aと概ね同程度に良好な4オングストロームRMS程度に小さくすることもできる。またそれによって、この時点で、酸化された表面及び親水性の表面も生成される。
任意の特定の理論を持ち出すことなく、滑らかな白金表面が得られる理由が、以下のことに基づくことが明らかである。(1)白金の付着前に、当該プロセスは、その上に滑らかな酸化物(あるいは雲母のような劈開された絶縁体)を有する滑らかな表面で開始する。(2)Pt層を接着するための固着層を用いない(Ti、Cr、Taのような固着層は表面粗さを増す)。(3)Ptの付着後に、Oプラズマが全ての残っているポリマーを除去し、孔をあけることなくその表面を再配列して、滑らかにし、それによってPt上側表面を調整する。Oプラズマは、ポリマー(レジスト)を用いないコンタクトの場合であっても、再配列し、滑らかにすることは理解されよう。
酸化された層は、その直後か、あるいは後のある時点のいずれかにおいて、同じRIE装置においてアルゴンプラズマ内で除去することができる。40mTorr、Ar(80sccm)及び15Wフォワードパワーの条件によって、酸化された層を除去し、再配列した表面の滑らかさを保持し、「付着した時点の」白金と同様に湿潤性がある表面を生成し、極微量の酸化物のみが残される。
実験手順
ブランケットPt膜及びフォトリソグラフィを用いて変性されたPt膜の両方を、100nmの二酸化シリコン層を有するSiウェーハ上にスパッタ付着させた。典型的なPt厚は100nmであった。プラズマ処理は、RIE(商標)モデル1700システムにおいて実施した。新たに付着したばかりのPt膜及び種々のプラズマ処理に暴露された膜を、比較対照サンプルと共に、設けられてから10分以内に、XPS及びオージェによって、接触角及び偏光解析測定を用いて解析した。
接触角測定の場合、18MΩ・cmの水滴2μLを注射器からサンプル表面に注入した。静止した水滴の画像がデジタルカメラで記録され、且つ解析されて、液滴法による接触角がもたらされ、少なくとも3つの読み値を平均した。
偏光解析測定は、532nmの波長と58°の入射角とを有するレーザを用いて実施した。簡単なモデルを用いて、光学定数n及びkを導出した。白金は無限の厚みで近似した。報告する値は、異なる場所からの3つの読み値の平均である。
周囲条件下で操作するタッピングモードの市販の原子間力顕微鏡を用いて、Pt膜の表面形態をモニタした。1μmの面積にわたって表面粗さを計算した。
単色のAl Kα 1486.6eVのX線源を用いるSurface Science Instrumentsスペクトロメータか、又はPHI Quantum2000スペクトロメータのいずれかを用いて、XPSスペクトルを収集した。2つの機器の出射角はそれぞれ35°及び45°に設定した。全ての光放出ピーク位置を、結合エネルギーが284.8eVであるC1sに便宜的に合わせた(補正した)。
オージェ解析は、CMAアナライザを備えるPHI 670 Scanning Auger Microprobeにて、20KeV、10nAのビームエネルギー及び45°の傾斜で実施した。
結果及び解説
A.光学定数
先行する偏光解析研究では、Pt薄膜の光学定数が薄膜の付着条件に強く依存することが示された。本研究では、種々のプラズマ処理による薄膜の光学定数、即ち屈折率(n)及び吸光係数(k)を、単層膜モデルを用いて単波長偏光解析から導出した。種々のプラズマ処理を受けた薄膜は、532nmで測定されたそれらの光学定数に基づいて、2つの部類、即ちn〜2.5及びk〜4.2を有する大きな値の部類と、n〜1.8及びk〜3.4を有する小さな値の部類とに分かれた。アルゴンプラズマを用いて処理した薄膜及び酸素プラズマ後にアルゴンプラズマを用いて処理した薄膜は、付着された時点の薄膜と同じような挙動を示した。それらは全て、大きな光学定数を示した。対照的に、酸素プラズマにのみ暴露された白金薄膜を測定した結果、光学パラメータは小さな値の部類に属した。プラズマ処理の前に、光化学反応物質に意図的に接触させた薄膜も、上記のものから変化を示さなかった。
数時間が経過してもn値及びk値はわずかしか減少しなかったが、接触角測定値は大きな変化を示した。偏光解析は生じる変化に対して感度が不十分であると思われる。
B.接触角測定
水の接触角は表面親水性の直接的な指標である。Pt薄膜の液滴法による水の接触角が光学定数とともに記録された。周囲条件下で、接触角は最初の3時間以内に著しく増加し、その後徐々に変化した。触媒物質として、白金表面上に種々の化学種を吸着させることができる。その表面がCO、炭化水素及び他の有機化合物を吸着するとき、その界面自由エネルギーは減少し、より大きい水の接触角が観測される。他の研究者たちによる接触角研究も、研究室内の大気に暴露した数分以内に親水性から疎水性に移行することを実証している。疎水性は30°より大きな接触角として定義される。
白金薄膜も、水の接触角の時間依存性に基づいて、2つの部類に分けることができるであろう。より大きい接触角を示すサンプルの部類には、新たに付着したばかりの薄膜及びアルゴンプラズマを用いて処理された薄膜が含まれる。より小さい接触角の値を示すサンプルのグループは、酸素プラズマを用いて処理された(その後、アルゴンプラズマを用いない)薄膜であった。これは偏光解析測定結果と一致する。
いずれの測定も、酸素プラズマ処理がいくつかの白金薄膜特性を変化させるが、アルゴンプラズマ処理が、新たに付着したばかりのPt薄膜のいくつかの特性を復元することができることを明示している。酸素プラズマを用いて処理された表面は最初に、新たに付着した表面あるいはアルゴンプラズマを用いて処理された表面よりも親水性であるが、接触角の増加率はいずれの部類の場合にも類似している。酸素プラズマ処理が表面特性を何故、そして如何に劇的に変化させることができるかを理解するために、x線光電子分光法を用いて、白金薄膜の表面化学組成を測定した。
C.X線光電子分光法(XPS)及びオージェ電子分光法(オージェ)
4つの白金薄膜の測量及びPt4f領域のスペクトルを詳しく調査した。4つの薄膜は、(1)新たに付着したばかりの薄膜、(2)アルゴンプラズマ(5分間、100W及び100mTorr、「AR1」)だけを用いて処理された薄膜、(3)酸素プラズマ(5分間、100W及び100mTorr、「OX1」)だけを用いて処理された薄膜、(4)酸素プラズマ(5分間、100W及び100mTorr)を用いて処理された後にアルゴンプラズマ(5分間、100W及び100mTorr)を用いて処理された薄膜である。全てのサンプルに関して、Pt、C及びOしか観測されなかった。炭素及び酸素の存在は、炭化水素及びC−O官能基を有する化学種が表面に吸着するため、避けることができなかた。C、O及びPtのピーク位置及び強度は、新たに付着したばかりの薄膜、アルゴンプラズマを用いて処理された薄膜、酸素プラズマ+アルゴンプラズマを用いて処理された薄膜において概ね同じであった。しかしながら、酸素プラズマのみを用いて処理した薄膜に関しては、532eVのO1sピーク強度の著しい増加が観測された。さらに、このサンプルのさらに高い結合エネルギー側に、新たな1組のPt4fピークが現れた。新たなピーク、即ち74.7eVのPt4f7/2及び78.0eVの4f5/2は、白金酸化物形成の確証である。この結果も、酸素ガスが存在する中で反応性スパッタリングによってもたらされた、以前に報告されたPtO薄膜の場合のXPS結果と一致する。
光学定数測定、接触角測定、XPS及びオージェ調査から導出される個々の情報を全て組み合わせると、酸素プラズマ処理がPt薄膜表面上に酸化物層を形成し、その表面特性を劇的に変化させることが明らかである。酸化物生成と酸素プラズマ条件との間の関係を理解するために、攻撃性の高い酸素プラズマ(5分間、100W及び100mTorr)、即ちOX1、攻撃性の低いプラズマ(2分間、50W及び50mTorr)、即ちOX2を用いて処理された白金薄膜の高分解能スペクトルを調査した。絶対ピーク面積を各元素の感度因子で補正した後の、全ての含有成分の相対的な原子濃度を表1に列挙する。
表中、OX1=Oプラズマ:5分間、100W、100mTorrであり、OX2=Oプラズマ:2分間、50W、50mTorrであり、AR2=Arプラズマ:1分間、15W、40mTorrである。
酸素プラズマを用いて処理された薄膜のXPSサンプリング深さ(通常50オングストローム未満)内にあるPtの大部分、即ち56%〜61%は、3及び3’で示されるようなPtO化学状態であった。Pt(1及び1’として示される)がこれらのサンプルにおいて除外されるものとした場合、O原子とPt原子との比は概ね2:1である。Ptのほんの一部、即ち16%〜17%を、2及び2’で示されるようなPtOあるいはPt(OH)化学状態として仮に割り当てた。攻撃性の高い酸素プラズマは、酸化物化学状態のPtと金属状態のPtとの比に基づいて、攻撃性の低い酸素プラズマよりもわずかだけ多くの酸化物を生成する。
高分解能XPSスペクトルからの白金酸化物の厚みの推定を、簡単な基材−上層モデルを用いて実施し、攻撃性の高い酸素プラズマ及び攻撃性の低い酸素プラズマを用いて処理したPt薄膜の酸化物の厚みはそれぞれ2.4nm及び2.7nmであると算出された。以下のオージェデータはこの厚みに関して異なっている。
AR2アルゴンプラズマを用いてさらに処理した後では、Ptの約98%が金属化学状態(Pt)で存在することがXPSから示された。提示したアルゴンプラズマ条件は、RIE機器において安定したプラズマを生成するために最低限実行できる電力及び流量である。どの白金酸化物もXPS検出下限未満の量で存在した。酸素原子濃度は、これらのサンプルに関して検出された元素のうち6%未満と著しく減少し、酸素原子濃度は主にC−O官能基を有する表面吸着化学種に起因すると考えることができる。これらの金属白金薄膜表面において、種々の吸着化学種に起因する高濃度のCも検出された。
オージェ電子分光法の結果は同じような元素を示したが、酸化物の厚みに関しては異なった。各サンプルの表面上で検出された元素は、主に白金+炭素及び酸素であった。エッチング生成物の元素解析によって、エッチング中にサンプルからの酸素が検出できなくなる点を求めると、酸化物(PtO、PtO、Pt(OH))は、実際の深さ、半値全幅(FWHM)で厚みが5オングストローム未満であるという結論が得られた(OX1で処理されたサンプルの場合)。付着した時点のサンプル及びOX1+AR2を用いて処理されたサンプルの酸素含有量は最小であり、その酸化物の厚みは2オングストローム未満であった。
イオンガンエッチング速度は、実験的に5.2オングストローム/分(AFM測定によるPt(O)の実際の深さ)に決定した。Pt(酸化物)エッチング速度とSiO較正材料との間で計算された変換係数は、他の重金属の場合の係数と一致した。サンプルの測量走査を、エネルギーの関数として検出される電子の数の一次導関数のプロットとして呈示した。深さプロファイルを、捕捉サイクルとスパッタサイクルとを交互に繰り返すことにより得た。捕捉サイクル中に、特定の元素ピーク強度を収集した。スパッタサイクルは、5mm×5mmの面積にわたって走査される2keV Arを用いて、サンプルの表面から材料を除去した。クレータ壁効果(crater wall effect)をなくすために、データはスパッタされた領域の中心の、非常に小さな領域から収集した。
OX1の作用を受けたサンプルに関しては、化学状態に起因する白金ピーク位置のわずかなシフトによって、線形最小二乗(LLS)曲線当てはめルーチンを用いて、Pt(酸化物)成分とPt(金属)成分とを分離できるようにした。化学量論のためのPt(酸化物)トレースに関しては、相対感度係数に対する補正を行わなかったので、報告する原子組成には誤差が含まれる可能性がある。
PtOピークはOX1スペクトルを支配しており、Ptの〜61%がPtOとして存在する。残りのPtは2つあるいは3つの異なる状態で存在し、初期のXPSデータでは、これらの状態をPt(金属)及びPtO/Pt(OH)に分けた。PtO及びPtOの強いピークに起因して、PtO及びPt(OH)化学状態は正確に分けることはできなかった。
スペクトル減算のための基準としてOX1+AR2で処理したサンプルを使用し、当該サンプルの洗浄後、且つ空気に暴露後の表面を表すものと仮定すると、OX1+AR2で処理したサンプルの基準スペクトルは主に、極微量のPtO/Pt(OH)を有するPtと見られる。OX1+AR2で処理したサンプルのスペクトルをスケーリングし、OX1のみで処理したサンプルのスペクトルから減算することにより、2つのサンプル間の化学的な差、即ち酸素プラズマの効果を生成した。この減算されたスペクトルでは、主なピークはPtOの存在に関連付けられるが、少数派の状態も存在する。そのスペクトルを曲線に当てはめることにより、PtOと、PtO及びPt(OH)に相当する2つのさらに別の化学状態の存在が明らかになった。当該データはこれら2つの化学状態間の約2eVの差を示しており、それは入手可能な文献によって裏付けられる。当てはめられたピークが狭いことによって、これら2つの化学状態の正確な比に関して曖昧さがいくらか生じるが、いずれもOX1で処理したサンプル内に存在する。
PtO:PtO:Pt(OH)の比は以下であることが確認された。
PtO:87.4%
PtO:〜5.1%
Pt(OH):〜7.5%
結論として、スペクトル減算によって、OX1のみを用いて処理したサンプルとOX1+AR2で処理したサンプルとの間の差がより明らかになった。これらの差には、白金に関する3つのさらに別の化学状態(PtO(支配的である)及びそれより少ない量のPtO及びPt(OH))の存在が包含される。
D.原子間力顕微鏡(AFM)
白金薄膜のプラズマ処理はまた、形態も変更した。可能な限り滑らかな形態を有する表面を達成するために研究を実施した。表面粗さをAFMによってモニタし、そのデータを、他の表面特性とともに表2に列挙する。この実験室において用いられたスパッタリング付着条件によって、1μmの面積にわたって5.4オングストロームのRMS粗さを有する白金薄膜が生成する。
表中、OあるいはArプラズマは、他に特に規定しない限り、100W、100mTorrである。wとは、概ね10°未満の接触角を与える、水で容易に濡れる表面であり、正確な読み値を得るのが困難であったことを示す。
アルゴンプラズマ、特に「高い」電力のプラズマに暴露することにより、白金表面は粗くなるであろう。5分間、100W及び100mTorrで、アルゴンプラズマによって処理した表面に関しては、8.1オングストロームRMS粗さが観測された。高電力のプラズマ条件下にある重いアルゴン原子はPt薄膜に衝撃を与え、その表面を粗くすることができる。酸素プラズマの暴露はその表面を粗くするのではなく、むしろ滑らかにし、それは5分間、100W及び100mTorrで、酸素プラズマによって処理された表面の場合に記録された、1μmの面積にわたって3.4オングストロームの粗さによって示唆される。
粗くする作用をそれらは最小限に抑制し得るため、一連の低電力/短時間のアルゴンプラズマを評価した。最小限の、即ち40mTorrで1分間、15Wのアルゴンプラズマを用いることにより、白金薄膜表面はほとんど粗くなることなく(1μmにおいて3.8オングストロームRMS粗さ)、その上、酸化物が除去され、表面特性が劇的に変化した。
結論
白金薄膜の特性はプラズマ処理条件に大きく影響を及ぼされる。アルゴンを用いて処理したPt薄膜は、水の接触角及び偏光解析によって測定された光学特性に関して、付着した時点の未処理の薄膜と同じような挙動を示した。酸素プラズマを用いて処理する結果として、表面化学特性が著しく変化した。XPS及びオージェ研究は、控えめなプラズマ条件下であっても、薄膜を酸素で処理すると、白金酸化物PtO、PtO及びPt(OH)が形成されることを裏付けた。表面特性の変化は、薄膜表面上にそのような酸化物層が形成されることに起因するものと考えられる。アルゴンプラズマでさらに処理することにより、酸化物層は減少した。しかしながら、攻撃性の高いアルゴンプラズマはその表面を粗くした。表面粗さを最小限に抑えるために、酸素プラズマ処理の後に最小限のアルゴンプラズマを用いる方法を開発して、1μmの面積内で4オングストローム未満の粗さを有する清浄な金属Pt薄膜を形成した。
初期の実験では、水素プラズマも、酸化物を除去し、ある程度の保護膜形成の利点を提供し得ることが示されている。
産業上の利用の可能性
分子エレクトロニックデバイス内に、比較的滑らかな表面を有し、調整された機械的、物理的及び化学的特性を有する白金層を製造する方法は、ナノスケールコンピューティング及びメモリ回路において用途を見いだせるものと期待される。
分子デバイスを製造するためのプロセスの一実施形態を示す平面図(図示する実施形態はクロスワイヤデバイスであるが、本明細書の実施形態はそれに限定されない)。 分子デバイスを製造するためのプロセスの一実施形態を示す平面図 分子デバイスを製造するためのプロセスの一実施形態を示す平面図 分子デバイスを製造するためのプロセスの一実施形態を示す平面図 図1dの線2−2に沿った断面図(側断面図) 本発明のプロセスのフローチャート
符号の説明
10 分子デバイス
12 基材
14 下側電極
16 分子膜
18 上側電極

Claims (16)

  1. 第1の表面粗さを有する基材(12)上に形成されている導電層(14)の上側表面の少なくとも一部を調整し、該上側表面に第2の表面粗さを与えるための方法であって、
    前記基材(12)上に前記導電層(14)を付着させるステップ(36d)と、
    プラズマ内で前記導電層(14)の前記上側表面の少なくとも一部を調整して、前記導電層(14)の前記上側表面を少なくとも滑らかにするステップ(36g)と、
    を包含し、前記第2の表面粗さが前記第1の表面粗さに本質的に等しい、方法。
  2. 請求項1に記載の少なくとも前記下側電極(14)及びその上にある分子スイッチ膜(16)からなる分子エレクトロニックデバイス(10)を高い信頼性で製造する方法であって、
    前記基材(12)を設けるステップ(30)と、
    調整された導電性材料の層からなる前記下側電極(14)を前記基材(12)上に形成するステップ(32)と、
    少なくとも前記下側電極(14)上に前記分子膜(16)を形成するステップ(34)と、
    を包含し、前記下側電極(14)が、
    前記下側電極(14)が付着することになる前記基材(12)部分を清浄にするステップ(36b)と、
    前記部分をプレスパッタリングするステップ(36c)と、
    少なくとも前記部分の上に前記導電層(14)を付着させるステップ(36d)と、
    を包含するプロセスによって形成される、方法。
  3. 前記分子デバイス(10)が、2つ以上の電極(14、18)を用いて形成される電気素子からなる請求項2に記載の方法。
  4. 前記分子膜(16)表面上及び前記下側層(14)の上側に上側コンタクト(18)を形成し、スイッチ(10)を形成するステップをさらに包含する請求項3に記載の方法。
  5. 前記第1の表面粗さに概ね等しい第2の表面粗さを有する請求項1に記載の前記導電層(14)を前記第1の表面粗さを有する基材(12)上に形成する方法であって、
    前記下側電極(14)が付着することになる前記基材(12)部分を清浄にするステップ(36b)と、
    前記部分をプレスパッタリングするステップ(36c)と、
    少なくとも前記部分の上に前記導電層(14)を付着させるステップ(36d)と、
    を包含する方法。
  6. 前記導電層(14)の付着後に、前記導電層(14)の前記上側表面の特性を調整するステップ(36g)をさらに包含する請求項2もしくは5に記載の方法。
  7. (a)前記導電層(14)の再配列、(b)前記導電層(14)の前記上側表面の親水性の変更、及び(c)前記導電層(14)の前記上側表面上に酸化物薄膜を存在させることにより障壁層を設けること、のうちの少なくとも1つをさらに達成するために、前記調整するステップ(36g)をプラズマ内で実施する請求項1もしくは6に記載の方法。
  8. 前記調整するステップ(36g)が、(1)洗浄し、所定のレベルまで酸化するステップ、又は(2)能動的に滑らかにし、能動的に酸化し、再び粗くすることなく前記酸化物を能動的に除去し、能動的に保護膜を被せるステップ、のどちらかのうちの少なくとも1つを包含する請求項7に記載の方法。
  9. 前記導電層(14)が、周期表の1B〜7B及び8族から選択される材料からなる請求項1、2もしくは5に記載の方法。
  10. 前記導電性材料が、白金、タングステン、銀、アルミニウム、パラジウム、銅、ニッケル、クロム、モリブデン、チタン及びタンタルからなる群から選択される請求項9に記載の方法。
  11. 前記導電性材料が、本質的に白金からなる請求項10に記載の方法。
  12. 前記第2の表面粗さが、8オングストロームRMS未満である請求項1もしくは5に記載の方法。
  13. 前記洗浄するステップ(36b)が、有機汚染物質を除去するように酸素プラズマを用いて実施され、
    前記プレスパッタリングするステップ(36c)が、前記表面をさらに清浄にし、周辺環境内の汚染物質を除去するための条件下で実施され、
    前記導電層(14)を付着させるステップ(36d)が、50〜5000オングストロームの厚みまで実施される請求項2もしくは5に記載の方法。
  14. 前記導電層(14)が、該導電層(14)を付着させる前に任意の固着層を形成することなく、少なくとも前記部分の上に付着あるいは形成される請求項1、2もしくは5に記載の方法。
  15. 前記第2の表面粗さが、8オングストロームRMS未満である請求項1もしくは5に記載の導電層(14)。
  16. 前記基材(12)上に形成される請求項1もしくは5に記載の導電層(14)であって、前記第2の表面粗さが前記第1の表面粗さに本質的に等しい導電層。
JP2004109124A 2003-04-02 2004-04-01 分子メモリ及び論理素子のために特に適合させた電極 Withdrawn JP2004312011A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/405,294 US6855647B2 (en) 2003-04-02 2003-04-02 Custom electrodes for molecular memory and logic devices

Publications (1)

Publication Number Publication Date
JP2004312011A true JP2004312011A (ja) 2004-11-04

Family

ID=32850612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109124A Withdrawn JP2004312011A (ja) 2003-04-02 2004-04-01 分子メモリ及び論理素子のために特に適合させた電極

Country Status (5)

Country Link
US (4) US6855647B2 (ja)
EP (1) EP1465201A3 (ja)
JP (1) JP2004312011A (ja)
CN (1) CN1534731A (ja)
TW (1) TW200503085A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254838A (ja) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd 検出チップ及びこれを用いた物質の検出方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223628B2 (en) * 2003-07-25 2007-05-29 The Regents Of The University Of California High temperature attachment of organic molecules to substrates
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7443711B1 (en) 2004-12-16 2008-10-28 Hewlett-Packard Development Company, L.P. Non-volatile programmable impedance nanoscale devices
KR100990291B1 (ko) * 2004-12-28 2010-10-26 삼성전자주식회사 덴드리머를 이용하는 메모리소자
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
CN101156233B (zh) * 2005-03-31 2010-12-08 东京毅力科创株式会社 氧化硅膜的制造方法和等离子体处理装置
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
EP1741671B1 (en) * 2005-07-08 2010-09-15 STMicroelectronics Srl Method for realising an electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components
US20070176629A1 (en) * 2005-11-28 2007-08-02 Electronics And Telecommunications Research Institute Molecular electronic device having organic conducting electrode as protective layer
US20070160759A1 (en) * 2006-01-10 2007-07-12 General Electric Company Method for coating surfaces exposed to hydrocarbon fluids
US7405462B2 (en) * 2006-01-31 2008-07-29 Hewlett-Packard Development Company, L.P. FPGA architecture at conventional and submicron scales
JP2009529823A (ja) * 2006-03-10 2009-08-20 エヌエックスピー ビー ヴィ 水晶発振子のためのパルス整形回路
US7763552B2 (en) * 2006-04-28 2010-07-27 Hewlett-Packard Development Company, L.P. Method of interconnect formation using focused beams
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
KR100833516B1 (ko) * 2006-11-16 2008-05-29 한국전자통신연구원 전도성 고분자 전극층을 포함하는 전극을 구비한 분자 전자소자
US7737376B2 (en) * 2007-05-09 2010-06-15 Alcatel-Lucent Usa Inc. Mechanical switch
FR2927218B1 (fr) * 2008-02-06 2010-03-05 Hydromecanique & Frottement Procede de fabrication d'un element chauffant par depot de couches minces sur un substrat isolant et l'element obtenu
KR101528657B1 (ko) 2008-10-29 2015-06-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 전기 작동 소자 및 소자 내 도판트의 형성을 제어하는 방법
US8431921B2 (en) * 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
WO2010087836A1 (en) 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated device
US8575585B2 (en) 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
US8546785B2 (en) 2010-03-31 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
CN102412129A (zh) * 2010-09-17 2012-04-11 中芯国际集成电路制造(上海)有限公司 制作存储器的存储单元中顶电极的方法
US9018083B2 (en) 2011-05-04 2015-04-28 Hewlett-Packard Development Company, L.P. Electrically actuated device and method of controlling the formation of dopants therein
JP2013016651A (ja) * 2011-07-04 2013-01-24 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
US9019483B2 (en) * 2012-12-27 2015-04-28 Intermolecular, Inc. Method to extend single wavelength ellipsometer to obtain spectra of refractive index
CA3223457A1 (en) * 2021-06-29 2023-08-10 The Trustees Of Boston College Methods of fabricating a multianalyte detection device and devices thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588555A (en) * 1982-10-04 1986-05-13 Fmc Corporation Device for use in chemical reactions and analyses
US6308405B1 (en) * 1990-02-07 2001-10-30 Canon Kabushiki Kaisha Process for preparing an electrode substrate
US5232747A (en) * 1992-07-27 1993-08-03 Radiant Technologies Platinum-aluminum connection system
US5386715A (en) * 1993-12-06 1995-02-07 Motorola, Inc. Gas vapor sensor
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts
US6312567B1 (en) * 1996-03-21 2001-11-06 Tong Yang Cement Corporation Method of forming a (200)-oriented platinum layer
US6162513A (en) * 1996-04-19 2000-12-19 Korea Institute Of Science And Technology Method for modifying metal surface
US5851384A (en) * 1996-06-20 1998-12-22 Shen; Tsong-Nan Apparatus for automatically delivering hemodialysis solution to a plurality of hemodialysis machines
US6025205A (en) * 1997-01-07 2000-02-15 Tong Yang Cement Corporation Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US5925225A (en) * 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
US6498097B1 (en) * 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
US6013160A (en) * 1997-11-21 2000-01-11 Xerox Corporation Method of making a printhead having reduced surface roughness
US6187682B1 (en) * 1998-05-26 2001-02-13 Motorola Inc. Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
US6583022B1 (en) * 1998-08-27 2003-06-24 Micron Technology, Inc. Methods of forming roughened layers of platinum and methods of forming capacitors
US6110392A (en) * 1998-09-18 2000-08-29 Trw Inc. Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
US6395148B1 (en) * 1998-11-06 2002-05-28 Lexmark International, Inc. Method for producing desired tantalum phase
WO2000046037A1 (fr) * 1999-02-05 2000-08-10 Mitsubishi Heavy Industries, Ltd. Materiau de plaque d'impression et ses procedes de fabrication et de regeneration
US6958174B1 (en) * 1999-03-15 2005-10-25 Regents Of The University Of Colorado Solid material comprising a thin metal film on its surface and methods for producing the same
US6459095B1 (en) * 1999-03-29 2002-10-01 Hewlett-Packard Company Chemically synthesized and assembled electronics devices
US6314019B1 (en) * 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6128214A (en) * 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6214661B1 (en) * 2000-01-21 2001-04-10 Infineon Technologoies North America Corp. Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
US6207483B1 (en) * 2000-03-17 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for smoothing polysilicon gate structures in CMOS devices
US6568978B2 (en) * 2000-03-31 2003-05-27 Sharp Kabushiki Kaisha Electrode substrate, method for producing the same, and display device including the same
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP4371587B2 (ja) * 2001-01-05 2009-11-25 住友ベークライト株式会社 半導体装置の製造方法
US6458621B1 (en) * 2001-08-01 2002-10-01 Hewlett-Packard Company Batch fabricated molecular electronic devices with cost-effective lithographic electrodes
TW506083B (en) * 2001-11-28 2002-10-11 Ind Tech Res Inst Method of using nano-tube to increase semiconductor device capacitance
US6756296B2 (en) * 2001-12-11 2004-06-29 California Institute Of Technology Method for lithographic processing on molecular monolayer and multilayer thin films
US6867134B2 (en) * 2002-03-20 2005-03-15 Jds Uniphase Corporation Adherent all-gold electrode structure for lithium niobate based devices and the method of fabrication
US20030224620A1 (en) * 2002-05-31 2003-12-04 Kools Jacques C.S. Method and apparatus for smoothing surfaces on an atomic scale
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254838A (ja) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd 検出チップ及びこれを用いた物質の検出方法

Also Published As

Publication number Publication date
US6855647B2 (en) 2005-02-15
EP1465201A2 (en) 2004-10-06
US20040195688A1 (en) 2004-10-07
CN1534731A (zh) 2004-10-06
TW200503085A (en) 2005-01-16
US20050164412A1 (en) 2005-07-28
US20050026427A1 (en) 2005-02-03
EP1465201A3 (en) 2006-01-04
US20050032203A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
JP2004312011A (ja) 分子メモリ及び論理素子のために特に適合させた電極
US7416993B2 (en) Patterned nanowire articles on a substrate and methods of making the same
US10707416B2 (en) Resistance variable memory device with nanoparticle electrode and method of fabrication
Zeng et al. Negative differential-resistance device involving two C 60 molecules
US10181569B2 (en) Two-terminal switching devices comprising coated nanotube elements
US20060276056A1 (en) Nanotube articles with adjustable electrical conductivity and methods of making the same
CA2454845C (en) Nanotube films and articles
US7763552B2 (en) Method of interconnect formation using focused beams
JP5726693B2 (ja) 半導体装置の製造方法
JP2001504279A (ja) 電極間に小面積のコンタクトを製造するための方法
KR20040104577A (ko) 미리 제조된 나노튜브를 사용하여 탄소 나노튜브 필름,층, 직물, 리본, 소자 및 제품을 제조하는 방법
US20030108728A1 (en) Method for lithographic processing on molecular monolayer and multilayer thin films
WO2006014249A2 (en) Use of a chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
US20110268884A1 (en) Formation of nanoscale carbon nanotube electrodes using a self-aligned nanogap mask
WO2009157479A1 (ja) スイッチング素子およびスイッチング素子の製造方法
WO2011083327A1 (en) Electrically actuated switch
US6815733B2 (en) Switching element and method of making the same
Brock et al. Fabrication and applications of single-walled carbon nanotube (SWNT) fabrics
Deng et al. Metallization for crossbar molecular devices
KR100713916B1 (ko) 반도체 소자의 제조방법
Yun et al. Mass fabrication of resistive random access crossbar arrays by step and flash imprint lithography
KR20070077084A (ko) 패턴형성용 조성물, 그를 이용한 유기 메모리 소자의활성층패터닝방법 및 그 방법에 의해 제조된 활성층을포함하는 유기 메모리 소자
KR100645374B1 (ko) 원자력 힘 현미경 리소그래피를 이용하여 높은 종횡비를갖는 나노 구조물을 고속으로 형성시키는 방법
KR100590440B1 (ko) 저압화학 기상증착 공정을 이용한 나노 전극 구조물 제조방법
WO2010059152A1 (en) Improved switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060420