JP2004311927A - 多層印刷回路基板の製造方法 - Google Patents

多層印刷回路基板の製造方法 Download PDF

Info

Publication number
JP2004311927A
JP2004311927A JP2003348627A JP2003348627A JP2004311927A JP 2004311927 A JP2004311927 A JP 2004311927A JP 2003348627 A JP2003348627 A JP 2003348627A JP 2003348627 A JP2003348627 A JP 2003348627A JP 2004311927 A JP2004311927 A JP 2004311927A
Authority
JP
Japan
Prior art keywords
layer
circuit board
manufacturing
printed circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003348627A
Other languages
English (en)
Inventor
Eung-Soo Kim
キム、ウン−ス
Jang-Kyu Kang
カン、ジャン−キュ
Jee-Soo Mok
モク、ジ−ス
John-Tae Lee
リ、ジョン−テ
Chang-Kyu Song
ソン、チャン−キュ
Byung-Kook Sun
ソン、ビョン−クック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2004311927A publication Critical patent/JP2004311927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】工程費用を節減し、製作時間を最小化するうえ、最終製品に対する不良を最小化することが可能な多層印刷回路基板の製造方法を提供する。
【解決手段】所定数の回路層を形成する工程と、前記回路層を形成する以前または以後に絶縁層を形成する工程と、前記回路層と絶縁層を交互に所定の位置に配置して圧着する工程とを含む。本発明によれば、回路層の形成時にビアホールを従来に比べて小さい直径に加工してメッキによってビアホールの内部を充填することにより、従来の多層印刷回路基板の製造方法でのビアホールプラッギング工程を必要としない。本発明によれば、多層印刷回路基板の製造方法において、絶縁層の形成時に絶縁層を単層にせず、完全硬化状態の熱硬化性樹脂層の両面に半硬化状態の熱硬化性樹脂層を積層した形態の絶縁層を使用することにより、本発明に係る並列的多層印刷回路基板の製造方法における成形性を良くし、絶縁層により高い比誘電率を提供し、それによりインピーダンス均衡性を向上させることができる。
【選択図】図７

Description

本発明は、多層印刷回路基板（ＭＬＢ；Multi Layer Printed Circuit Board）の製造方法に関し、より具体的には、従来のいわゆるビルドアップ（build-up）方式による多層印刷回路基板の製造方法とは異なり、複数の回路層（回路パターンが形成される層）および絶縁層（回路層間を絶縁する層）を並列的に独立プロセスによって形成した後、これらを一括的に積層して多層印刷回路基板を製造する多層印刷回路基板の製造方法に関する。
電子製品が小型化、薄板化、高密度化、パッケージ化、および個人携帯化によって軽薄短小化する趨勢に伴って、多層印刷回路基板も微細パターン（fine pattern）化、小型化およびパッケージ化が同時に行われている。このため、多層印刷回路基板の微細パターン形成、信頼性および設計密度を向上させるために、原資材の変更と共に、回路の層構成を複合化する構造への変化を図る趨勢であり、部品もＤＩＰ（Dual In-Line Package）タイプからＳＭＴ（Surface Mount Technology）タイプに変更され、その実装密度も高くなっている。また、電子機器の携帯化だけでなく、高機能化、インターネット、動画像および高容量のデータ送受信などから、印刷回路基板の設計が複雑になりかつ高難易度の技術が求められる。
印刷回路基板には、絶縁基板の片面にのみ配線を形成した単面ＰＣＢ、絶縁基板の両面に配線を形成した両面ＰＣＢ、および多層に配線したＭＬＢ（多層印刷回路基板）がある。過去は、部品素子が単純で回路パターンも簡単であって単面ＰＣＢを使用したが、最近は、回路の複雑度が増加し、高密度および小型化回路に対する要求も増加して、殆ど両面ＰＣＢまたはＭＬＢを使用することが一般的である。本発明は、特にＭＬＢの製造方法に関するものである。
ＭＬＢは、配線領域を拡大するために、配線可能な層をさらに形成したものである。具体的に、ＭＬＢは内層と外層に区分され、内層の材料として薄板コア（Thin Core；Ｔ／Ｃ）を使用し、外層と内層をプリプレグ（prepreg）で接着した構造の４層ＭＬＢ（内層２層、外層２層）が基本である。すなわち、多層印刷回路基板は少なくとも４層以上である。回路の複雑度の増加によっては６層、８層、１０層以上にすることもある。
内層には電源回路、接地回路、信号回路などを形成し、内層・外層間あるいは外層間にはプリプレグを挿入して絶縁および接着させる。この際、各層の配線はビアホール（導通孔）を用いて連結する。
ＭＬＢは、配線密度が画期的に増加できるという大きい利点があるが、それだけ製造工程が複雑になるという難しさもある。特に、内層は、従来のビルドアップ方式によれば、工程が完了すると修正が不可能なので、内層に誤りがある場合には完製品が不良になってしまう。このような誤りを予め防止するために多くの検査装置が開発、使用されている。
図１Ａ〜図１Ｍには従来のビルドアップ方式による６層ＭＬＢの製造方法が示されている。ビルドアップ方式とは、文字通り、先ず内層を形成し、その上にさらに外層を一層ずつ積み重ねる方式の製造方法のことを意味する。
図１Ａは加工前の銅箔積層板（ＣＣＬ；Copper Clad Laminate）１０１の断面図である。絶縁層１０３に銅箔１０２が張られている。銅箔積層板とは、一般に印刷回路基板の製造原板であって、絶縁層に薄く銅を張り付けた薄い積層板のことをいう。
銅箔積層板の種類には、その用途によって、ガラス／エポキシ銅箔積層板、耐熱樹脂銅箔積層板、紙／フェノール銅箔積層板、高周波用銅箔積層板、フレキシブル銅箔積層板（ポリイミドフィルム）および複合銅箔積層板など様々なものがあるが、両面ＰＣＢおよび多層ＰＣＢの製作には主にガラス／エポキシ銅箔積層板が用いられる。
ガラス／エポキシ銅箔積層板は、ガラス繊維にエポキシ樹脂（樹脂と硬化剤との配合物）を浸透させた補強基材と銅箔で作られる。ガラス／エポキシ銅箔積層板は、補強基材によって区分されるが、一般にＦＲ−１〜ＦＲ−５のようにＮＥＭＡ（National Electrical Manufacturers Association：国際電気工業協会）で定めた規格によって補強基材と耐熱性による等級が決まっている。これらの等級の中でも、ＦＲ−４が最も多く用いられているが、最近は樹脂のＴｇ（ガラス転移温度）特性などを向上させたＦＲ−５の需要も増加している。
図１Ｂに示すように、銅箔積層板１０１にドリリング加工によって層間接続のためのビアホール１０４を形成する。
図１Ｃに示すように、無電解銅メッキおよび電解銅メッキを行う。この際、まず無電解銅メッキを先に行った後、電解銅メッキを行う。電解銅メッキに先立ち無電解銅メッキを行う理由は、絶縁層の上では電気を必要とする電解銅メッキを行うことができないためである。すなわち、電解銅メッキに必要な導電性膜を形成するために、その前処理として薄く無電解銅メッキを行う。無電解銅メッキは、処理し難くて不経済的であるという欠点があるため、回路パターンの導電性部分は電解銅メッキで形成することが好ましい。
その後、ビアホール１０４の内壁に形成された無電解および電解銅メッキ層１０５を保護するためにペースト１０６を充填する。ペーストは絶縁性のインク材質を使用することが一般的であるが、印刷回路基板の使用目的によっては導電性ペーストも使用することができる。導電性ペーストはＣｕ、Ａｇ、Ａｕ、Ｓｎ、Ｐｂなどを主成分とする金属を単独あるいは合金形式で有機接着剤と共に混合したものである。ところが、このようなペースト充填過程はＭＬＢの製造目的によっては省くこともできる。
図１Ｃには、説明のために無電解銅メッキ層および電解銅メッキ層が区別されず１つの層として示されている。
ついで、図１Ｄに示すように、内層回路の回路パターン形成のためのエッチングレジスト１０７のパターンを形成する。
レジストパターンを形成するためにはアートワークフィルムに印刷された回路パターンを基板上に転写しなければならない。転写方法にはいろいろがあるが、最も多く用いられる方法としては、紫外線によって、アートワークフィルムに印刷された回路パターンを感光性のドライフィルムに転写する方式である。最近はドライフィルムの代わりに液体フォトレジスト（ＬＰＲ：Liquid Photo Resist）を使用することもある。
回路パターンが転写されたドライフィルムまたはＬＰＲは、エッチングレジスト１０７としての役割をし、基板をエッチング液に浸漬すると、図１Ｅに示すように、回路パターンが形成される。
前記回路パターンの形成後には、内層回路がよく形成されたかどうかを検査するために、ＡＯＩ（Automatic Optical Inspection）などの方法で回路の外観を検査し、黒染め（Black Oxide）処理などの表面処理を行う。
ＡＯＩ（Automatic Optical Inspection）は自動的にＰＣＢの外観を検査する装置である。この装置は映像センサとコンピュータのパターン認識技術を用いて基板の外観状態を自動的に検査する。映像センサによって検査対象回路のパターン情報を読み込んだ後、これを基準データと比較して良否を判読する。
ＡＯＩ検査を用いると、ランド（ＰＣＢの部品が実装される部分）のアニュラリング（annular ring）の最小値および電源の接地状態まで検査することができる。また、配線パターンの幅を測定することができ、ビアホールの有無も検査することができる。ただし、ビアホールの内部状態を検査することは不可能である。
黒染め処理は、配線パターンが形成された内層を外層と接着させる前に、接着力および耐熱性の強化のために行う工程である。
図１Ｆに示すように、基板の両面にＲＣＣ（Resin Coated Copper）を積層する。ＲＣＣは樹脂層１０８の片面にのみ銅箔層１０９が形成された基板であって、樹脂層１０８は回路層間の絶縁体の役割をする。
図１Ｇに示すように、内層と外層との間を電気的に接続させるブラインドビアホール１１０を加工する。このブラインドビアホールは機械的ドリリングによって加工することもできるが、貫通孔の加工時より精密な加工を要するので、ＹＡＧ（Yttrium Aluminum Garnet）レーザまたはＣＯ2レーザを用いることが好ましい。ＹＡＧレーザは銅箔層および絶縁層を両方とも加工することが可能なレーザであって、ＣＯ2レーザは絶縁層のみを加工することが可能なレーザである。
図１Ｈに示すように、メッキ工程によって外層１１１を積層する。
図ｌＩに示すように、図１ｈで積層した外層１１１に前述した内層の回路パターン形成方法と同様の方法を用いて回路パターンを形成する。その後、内層回路パターンの形成後と同様に、さらに回路検査および表面処理を行う。
図１Ｊに示すように、基板の両面に追加的な外層積層のためのＲＣＣを積層する。このＲＣＣは樹脂層１１２および片面の銅箔層１１３を含み、樹脂層１１２は他の回路層との絶縁体の役割をする。
図１Ｋに示すように、前述したようなレーザドリリングによって元の外層と追加外層との接続のためのブラインドビアホール１１４を加工する。
図１Ｌに示すように、メッキ工程によって追加外層１１５を積層する。
図１Ｍに示すように、追加外層に前述の方法によって回路パターンを形成し、回路検査および表面処理を行う。
より多数層の印刷回路基板を作る場合には、前述した積層、回路パターン形成、回路検査および表面処理をさらに繰り返し行う。
積層を済ませたら、最終的に形成された回路にフォトソルダレジスト（ＰＳＲ）を塗布し、Ｎｉ／Ａｕ層をメッキすれば、６層ＭＬＢが完成される。
他の基板またはチップに接続される部分を除いた残りの部分にフォトソルダレジスト（ＰＳＲ）パターンを形成し、ここにＮｉ／Ａｕをメッキすれば、前記フォトソルダレジストパターンがメッキレジストとして作用して、他の基板またはチップに接続される部分にのみＮｉ／Ａｕがメッキされる。まずＮｉをメッキし、その上にＡｕをメッキする。これは基板に対する最終的仕上げであって、ソルダレジストで覆われないで露出した銅箔部位の酸化を防止し、実装される部品の半田付け性を向上させるうえ、良い伝導性を与えるためである。
既存の印刷回路基板の製造方法は、最近の軽薄短小化の趨勢に対処するためには限界があり、ＰＣＢの高機能化に対応して多層化しつつ、製造コストも急激に増加している。ところが、製品に対する電子部品の販売価格が相対的に下落しており、急発展に伴って製作期間の短縮も求められている。
このような傾向について前述したように、既存のビルドアップ工法によるレーザによってビアホールを加工した後、内壁をメッキして層間を接続し順次積み重ねる製造方法では、工程コストを最小化するには多くの問題点があり、基板の製作期間の短縮にも限界がある。
このような従来のビルドアップ工法は、製品が高多層に製作される場合、レーザによるビアホール加工、積層、メッキ工程、検査および表面処理工程を順次繰り返し行うことにより、製作期間が長くなり、製品の中間検査が難しくて不良に対する費用が上昇し、製造コストも増加するという欠点がある。
また、従来では、多層印刷回路基板における回路層には層間の電気接続のためにビアホールを加工し、その内壁を銅メッキした後、メッキ層を保護するために内壁をペーストでプラッギング（plugging：充填）する方法を使用したが、このようなプラッギング方法によれば、ビアホール加工の後、銅メッキの他にもプラッギング工程がさらに要求される。
また、多層印刷回路基板において、誘電体としての樹脂からなる絶縁層は回路層に比べて大きいインピーダンスを有し、このインピーダンスは回路動作に影響を及ぼす。このような絶縁層のインピーダンス値は絶縁層の厚さのバラツキ、樹脂の特性、すなわち誘電率、質量および体積によって影響される。このような絶縁層のインピーダンスを容易に調節することが可能な方法が要求される。
特許文献１は絶縁基材の一方あるいは両方に回路が形成された基本層の両側に接着層を挟んで単面印刷回路基板を多数枚積層した後、これを一括的にプレス圧着して多層印刷回路基板を製造する方法を開示している。
特許文献１に開示された方法によって製造された多層印刷回路基板の断面はビルドアップ方式で製造された基板の断面と同一であり、絶縁基材として半硬化状態のプリプレグを使用せず、完全硬化した絶縁性基材を使用する。
本発明では、特許文献１に開示された方法よりさらに単純化され、改善された形態の一括積層による多層印刷回路基板の製造方法を提供しようとする。
国際公開第０１／３９２６７号パンフレット
本発明の目的は、かかる従来のビルドアップ工法の欠点を解決するために、回路パターンが形成された回路層と絶縁層を独立プロセスによって並列的に形成し、これらを交互に配置した後、只１回の積層で製品を完成することにより、工程費用を節減し製作時間を最小化するとともに、各層を個別的に作業した後内層回路検査を行うことにより、最終製品に対する不良を最小化することにある。
本発明の他の目的は、本発明に係る多層印刷回路基板の製造方法において、回路層の形成時にビアホールを従来に比べて小さい直径に加工してメッキによってビアホールの内部を充填することにより、従来の多層印刷回路基板の製造方法でのビアホールプラッギング工程を必要としない多層印刷回路基板の製造方法を提供することにある。
本発明のさらに他の目的は、本発明に係る多層印刷回路基板の製造方法において、絶縁層の形成時に絶縁層を単層にせず、完全硬化状態（ｃステージ：c-stage）の熱硬化性樹脂層の両面に半硬化状態（ｂステージ：b-stage）の熱硬化性樹脂層を積層した形態の絶縁層を使用することにより、本発明に係る並列的多層印刷回路基板の製造方法における成形性を良くし、絶縁層により高い比誘電率を提供し、それによりインピーダンス均衡性を向上させることにある。
上記目的を達成するために、本発明に係る多層印刷回路基板の製造方法は、所定数の回路層を形成する工程と、前記回路層を形成する以前または以後に絶縁層を形成する工程と、前記回路層と前記絶縁層を交互に所定の位置に配置して圧着する工程とを含む。
前記回路層が、銅箔積層板に貫通孔を加工する工程、前記銅箔積層板および前記貫通孔の内壁を銅メッキする工程、および前記銅箔積層板に回路パターンを形成する工程を経て形成される両面印刷回路基板であることが好ましい。また、前記銅メッキ工程の後に、前記貫通孔の内部をペーストで充填する工程をさらに含むことが好ましい。
あるいは、前記回路層が、銅箔積層板に貫通孔を加工する工程、銅メッキによって前記銅箔積層板および前記貫通孔の内壁を銅メッキし、貫通孔の内部を銅で充填する工程、および前記銅箔積層板に回路パターンを形成する工程を経て形成される両面印刷回路基板であることが好ましい。前記加工される貫通孔の直径は５０〜１００μｍであることが好ましい。
あるいは、前記回路層が、銅箔積層板に貫通孔を加工する工程、前記銅箔積層板および前記貫通孔の内壁を銅メッキする工程、前記貫通孔の内部を導電性ペーストで充填する工程、および前記銅箔積層板に回路パターンを形成する工程を経て形成される両面印刷回路基板であると好ましい。
また、前記絶縁層は、離型フィルム付き平板型絶縁材に貫通孔を加工する工程、
前記貫通孔をペーストで充填する工程、および前記離型フィルムを除去する工程を経て形成されることが好ましい。前記平板型絶縁材は、完全硬化状態の樹脂の両面に積層された半硬化状態の樹脂層から構成されることが好ましい。
前記回路層と絶縁層を交互に所定の位置に配置する工程は、前記回路層の貫通孔を前記絶縁層の貫通孔と正確にマッチングさせるためのターゲッティングおよびトリミング工程によって行われることが好ましい。前記ターゲッティング工程は、Ｘ線を用いて前記回路層および絶縁層にターゲット孔を設ける工程を含むことが好ましく、前記トリミング工程は、前記基板の縁部に流れ出た樹脂と銅箔を固める工程および仕上げる工程を含むことが好ましい。
また、前記回路層と絶縁層を圧着する工程には熱プレスが使用されることが好ましい。
あるいは、前記回路層と絶縁層を圧着する工程には真空プレスが使用されることが好ましい。
電子産業の発達に伴って電子部品産業も急速に発展し、殆どの製品が軽薄短小化および高機能化している。既存の印刷回路基板の製造方法は、このような軽薄短小には限界があり、高機能化に対応した多層化によって製造コストも急激に増加している。ところが、製品に対する電子部品の販売価格は相対的に下落しており、急発展に伴って製作期間の短縮も要求されている。
このような傾向に対し、従来のビルドアップ工法によるＭＬＢの製造方法は、銀製品が高多層に製作される場合、レーザによるビアホール加工、積層およびメッキ工程を順次繰り返し行うことにより、製作期間が長くなり、製品の中間検査が難しくて不良に対する費用が上昇し、製造期間も増加するという欠点がある。
本発明によれば、かかる欠点を解決すると同時に、銅箔積層板に貫通孔を加工した後、メッキで導通孔を充填することにより、ビアホールプラッギング工程を略し、回路が形成された回路層と絶縁材とを交互に配置した後、ただ１回の積層で製品を完成することにより、工程費用を節減しかつ製作時間を最小化することができるとともに、各層を個別的に作業した後、内層回路検査を行うことにより、最終製品に対する不良を最小化することができる。
また、従来の方法によれば、ビアホール設計の際に印刷回路基板製造工程上の限界により設計自由度が大幅低下するが、これに対し、本発明に係る製造方法によって印刷回路基板を製造する場合、このような制約条件の克服が可能である。よって、配線長の短縮、所望する層間の選択的導通設計が可能となるため、製品面積および層数の減少を期待することができる。
また、本発明の回路層の加工において、ビアホールの直径を小さくしてメッキによって小径の微細孔を埋め込むことにより、プラッギング工程が略されて工程の単純高速化が可能である。
また、本発明の絶縁層の加工において、完全硬化状態の樹脂の両側に半硬化状態の樹脂が被覆された絶縁層を使用することにより、絶縁層のインピーダンスによる影響を減らすことができ、回路層との結合時により優れた成形性を確保することができる。
以下、添付図面に基づいて本発明をより詳細に説明する。
図７は本発明に係る並列的多層印刷回路基板の製造方法を集合的に示す図である。回路層３０６ａ、３０６ｂ、３０６ｃと絶縁層５０６ａ、５０６ｂを独立プロセスによって（すなわち、並列的に）形成した後、図７に示すように配置し、図示の矢印方向に圧着加工して、図８に示すように６層ＭＬＢを製造する。
次に、本発明に係る並列的に形成される回路層および絶縁層それぞれの製造方法を説明する。
図２Ａ〜図２Ｅは、本発明の並列的多層印刷回路基板の製造方法において、公知の従来の技術によって、多層印刷回路基板を構成する回路層の形成方法の一実施例を示す。
図２Ａには、通常、銅箔積層板２０１が示されており、絶縁層２０３の両側に銅箔２０２が張られている。
図２Ｂに示すように、銅箔積層板２０１にビアホール２０４をドリリング加工する。
その後、図２Ｃに示すように、無電解銅メッキおよび電解銅メッキによって導電層２０５を形成する。
ついで、図２Ｄに示すように、ビアホールの保護のためにビアホールをペースト２０６でプラッギングする。ペーストとしては、従来の技術で説明したように、絶縁性のインク材質を使用することもでき、導電性ペーストを使用することもできる。また、このプラッギング過程は多層印刷回路基板の製造目的によっては省くこともできる。
その後、図２Ｅに示すように、エッチングなどの公知の回路パターン形成方法によって回路パターンを形成する。
このように加工された回路層は、本発明による図７の回路層３０６ａ、３０６ｂ、３０６ｃの一つとして使用することができる。本発明による製造方法において、回路層の回路パターンは絶縁層との結合を考慮してその正確な位置および寸法が予め設計されるべきである。
また、製造しようとする多層印刷回路基板の層数によってその数が決定される。例えば、４層印刷回路基板では２つの回路層、６層印刷回路基板では３つの回路層、８層では４つの回路層がそれぞれ必要である。
図３Ａ〜図３Ｄは、本発明の並列的多層印刷回路基板の製造方法において、多層印刷回路基板を構成する回路層を製造する方法の他の実施例として、本発明による微細孔を加工した後、メッキによってビアホールを埋め込むことにより、回路層を製造する方法を示す。
図３Ａには、通常の銅箔積層板３０１が示されており、絶縁層３０３の両側に銅箔３０２が張られている。
前述したように、銅箔積層板にはいろいろの種類があるが、この実施例では、その中でも３〜５μｍ程度の銅箔厚さを有する薄いものを使用する。これはレーザドリリングまたは微細孔機械加工によって、直径が相対的に小さい微細貫通孔を加工するためである。すなわち、微細貫通孔を加工しなければならないため、銅箔の厚さが薄くなければならない。
図３Ｂに示すように、銅箔積層板に微細貫通孔３０４を加工する。貫通孔はＹＡＧまたはＣＯ2レーザを用いて直径を５０〜１００μｍ程度にする。通常の多層印刷回路基板において、ビアホールの直径は２００〜３００μｍであるが、このように貫通孔の直径を小さくすると、ペーストのプラッギング過程を省くことができる。
図３Ｃに示すように、貫通孔が加工された銅箔積層板に無電解メッキおよび電解メッキによって基板の上面、下面および貫通孔の内壁をメッキする。すなわち、基板の上面および下面にはメッキ層３０５が形成され、微細貫通孔はメッキによって埋め込まれる。
従来では、貫通孔加工の際にビアホールのプラッギングが要求される場合、図２Ａ〜図２Ｅに示した方式のように、無電解メッキおよび電解メッキで内壁をメッキした後、絶縁性インクなどで残りの空間を充填する方式を使用したが、ここでは最初からビアホールを小径に加工し、電気メッキによって貫通孔自体を埋め込む。
従って、本発明に係るこの実施例では、印刷回路基板の製造目的によってプラッギング処理が要求される場合にも、ペーストのプラッギング処理を省くことができる。
図３Ｄに示すように、エッチングなどの回路パターン形成方法を用いて回路パターンを形成する。このように形成された回路層３０６は、本発明による並列的製造方法で図７の回路層３０６ａ、３０６ｂ、３０６ｃとして使用することができる。
図４Ａ〜図４Ｄは、本発明の並列的多層印刷回路基板の製造方法において、多層印刷回路基板を構成する回路層を製造する方法のさらに他の実施例として、ビアホールを導電性ペーストで充填することにより回路層を製造する方法を示す。
図４Ａには、通常の銅箔積層板４０１が示されており、絶縁層４０３の両側に銅箔４０２が張られている。
図４Ｂに示すように、ここにドリリングによってビアホール４０４を加工する。
その後、図４Ｃに示すように、ビアホール４０４を導電性ペースト４０５で充填する。
ここに、図４Ｄに示すように、エッチングなどその他の回路パターン形成方法によって回路パターンを形成する。このように、この実施例では回路層の形成方法にはメッキ工程がない。
同様に、このように形成された回路層４０６は、本発明による図７の回路層３０６ａ、３０６ｂ、３０６ｃのいずれか１つとして使用することができる。
図２Ａ〜図２Ｅ、図３Ａ〜図３Ｄおよび図４Ａ〜図４Ｄに基づいて説明した方法によって完成されたそれぞれの回路層にＡＯＩなどの回路検査、および積層のための表面処理などの後処理を行う。
以下、本発明に係る並列的多層印刷回路基板の製造方法で印刷回路基板を構成する絶縁層の製造方法を説明する。
図５Ａ〜図５Ｄは、本発明に係る並列的多層印刷回路基板において、多層印刷回路基板を構成する絶縁層の形成方法の一実施例として、従来の技術による絶縁層の形成方法を示す。
図５Ａにはプリプレグ５０３の両面に離型フィルム５０２付き平板型絶縁材５０１が示されている。プリプレグは、その厚さを製品の仕様によって選択することができ、離型フィルムは、２０〜３０μｍの厚さを有し、プリプレグの製作当時に既に付着しているものを使用することもできる。また、場合によっては離型フィルムを接着してもよい。
図５Ｂに示すように、平板型絶縁材５０１にドリリングによって貫通孔５０４を加工する。この際、貫通孔は、好ましくは機械的ドリリングを使用する。貫通孔の直径は回路層との接続を考慮して回路層のビアホールの直径よりやや大きく加工することが好ましい。前述した回路層加工方法の中でも、図３Ａ〜図３Ｄを参照して説明した微細貫通孔をメッキによって埋め込ませる方法で製造された回路層に接続される絶縁層のビアホールは、直径約１００μｍ程度に加工する。
図５Ｃに示すように、貫通孔５０４をペースト５０５で充填し、図５Ｄに示すように、離型フィルム５０２を除去する。
このように形成された絶縁層５０６は、本発明による並列的印刷回路基板の製造方法で図７の絶縁層６０７ａ、６０７ｂのいずれか一つとして使用することができる。
図６Ａ〜図６Ｄは、本発明に係る並列的多層印刷回路基板において、絶縁層を形成する方法のさらに他の実施例として、本発明に係る絶縁層形成方法を示す。
この実施例が図５Ａ〜図５Ｄに示した方法とは異なる点は、絶縁層が単層ではなく、完全硬化した状態（ｃステージ）の熱硬化性樹脂の両面に半硬化状態（ｂステージ）の熱硬化性樹脂を積層したものであることにある。
図６Ａにはこの実施例に係る平板型絶縁材６０１が示されている。完全硬化状態の樹脂６０４の両側に半硬化状態の樹脂６０３が積層されており、その上に離型フィルム６０２が張られている。
多層印刷回路基板において、誘電体としての樹脂からなる絶縁層は回路層に比べて大きいインピーダンスを有し、このインピーダンスは回路動作に影響を及ぼす。このような絶縁層のインピーダンス値は絶縁層の厚さのバラツキ、樹脂の特性、すなわち誘電率、質量および体積によって影響されるが、このように半硬化状態の樹脂を１層さらに張り付けた絶縁体を使用すると、よりインピーダンスを容易に制御することができ、本発明による多層印刷回路基板の製造方法において、回路層との結合時により良好な成形性を確保することができる。
図６Ｂに示すように、前記平板型絶縁材６０１にドリリングによって貫通孔６０５を設ける。
図６Ｃに示すように、貫通孔６０５にペースト６０６を充填し、図６Ｄに示すように、離型フィルム６０２を除去する。
このように形成された絶縁層６０７は、本発明に係る図７の絶縁層６０７ａ、６０７ｂのいずれか１つとして使用することができる。
絶縁層も、本発明に係る並列的多層印刷回路基板で結合される回路層の回路パターンを考慮して予め精密にその位置およびパターンが設計されなければならない。また、製造しようとする多層印刷回路基板の層数によってその数が決定される。例えば、４層印刷回路基板では１つの絶縁層、６層印刷回路基板では２つの絶縁層、８層印刷回路基板では３つの絶縁層をそれぞれ必要とする。これは、従来のビルドアップ方式の製造方式において、４層印刷回路には２層の絶縁層、６層印刷回路基板には４層の絶縁層がそれぞれ存在するのとは異なる。
図７に示すように、図２Ａ〜図２Ｅ、図３Ａ〜図３Ｄまたは図４Ａ〜図４Ｄの方法によって形成された回路層と、図５Ａ〜図５Ｄまたは図６Ａ〜図６Ｄによって形成された絶縁層とを交互に配置する。
配置された層をビアホールが正確にマッチングされるように合わせかつ仕上げするために、ターゲッティングおよびトリミングなどの方法を使用する。
ターゲッティングは、ドリル加工の基準点である内層の「ターゲットガイドマーク」にあわせて、絶縁層および回路層にターゲット孔を加工する工程であって、通常、Ｘ線によるターゲットドリルを使用する。
トリミング（Trimming）は、積層済みの基板の縁部に流れ出た樹脂と銅箔を仕上げて製品のスクラッチおよび安全事項を予防するための処理である。
その後、図７に示すように、配列された回路層および絶縁層を図示の矢印方向に圧縮プレスで圧着して一挙に積層すると、図８に示すような６層ＭＬＢが完成される。
積層された各層を一枚の印刷回路基板に作るプレスとしては「熱プレス」が多く使用される。これは、積層された基板をケースに入れ、真空チャンバーの上下から、熱板に挟んで加圧・加熱する方法により積層を行う。この方法をＶＨＬ（Vacuum Hydraulic Lamination）法という。
その他に、真空チャンバーに加熱源として電熱ヒータを設置し、ガスを用いて加圧した状態で積層する真空プレスもある。この方法は、熱板を必要としないため、層数に関係なく、例えば６層、８層、１０層のように厚さが異なっても一挙に積層することができるため、少量生産に有利である。
従来のビルドアップ方式で製造された多層印刷回路基板の場合は、一つの両面印刷回路基板に絶縁層が積層され、その上部に単面印刷回路基板が順次積層された構造を有するが、本発明の並列的製造方法によって製造された多層印刷回路基板の場合には、複数の両面印刷回路基板が絶縁層を介在して連続的に積層された構造を有する。
このような差異点から、完成された印刷回路基板がどんな製造方式で製造されたかを判別することができる。
以上、本発明を実施例によって説明したが、これらの実施例は本発明の範囲を限定するものではない。当業者はこれらの実施例に本発明の範囲内で様々な変形を加えることができる。本発明の範囲は特許請求の範囲の解析によって定められるべきである。
従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来のビルドアップ方式で多層印刷回路基板を製造する過程における一過程を示す断面図である。 従来の技術による回路層を形成する過程における一過程を示す断面図である。 従来の技術による回路層を形成する過程における一過程を示す断面図である。 従来の技術による回路層を形成する過程における一過程を示す断面図である。 従来の技術による回路層を形成する過程における一過程を示す断面図である。 従来の技術による回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る微細孔メッキ法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る微細孔メッキ法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る微細孔メッキ法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る微細孔メッキ法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る導電性ペースト充填法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る導電性ペースト充填法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る導電性ペースト充填法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例に係る導電性ペースト充填法によって回路層を形成する過程における一過程を示す断面図である。 本発明の一実施例として、従来の技術に係る絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として、従来の技術に係る絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として、従来の技術に係る絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として、従来の技術に係る絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として半硬化状態の絶縁層をさらに含む絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として半硬化状態の絶縁層をさらに含む絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として半硬化状態の絶縁層をさらに含む絶縁層を形成する過程における一過程を示す断面図である。 本発明の一実施例として半硬化状態の絶縁層をさらに含む絶縁層を形成する過程における一過程を示す断面図である。 形成された回路層および絶縁層が積層のために配列された状態を示す断面図である。 本発明の並列的製造方法によって完成された６層印刷回路基板を示す断面図である。
符号の説明
２０１、４０１ 銅箔積層板
２０２、４０２ 銅箔
２０３、４０３ 絶縁層
２０４、４０４ ビアホール
２０６、４０６ ペースト
３０１ 銅箔積層板
３０３ 絶縁層
３０４ 貫通孔
３０５ メッキ層
３０６ 回路層
３０６ａ、３０６ｂ、３０６ｃ 回路層
５０６ａ、５０６ｂ 絶縁層
５０１、６０１ 絶縁材
５０２、６０２ 離型フィルム
５０３ プリプレグ
５０４ 貫通孔
５０５ ペースト
５０６ 絶縁層
６０３ 半硬化状態の樹脂
６０４ 完全硬化状態の樹脂
６０５ 貫通孔
６０６ ペースト
６０７ａ、６０７ｂ 絶縁層

Claims (12)

  1. 回路層を形成する工程と、
    前記回路層を形成する前または後に絶縁層を形成する工程と、
    前記回路層と前記絶縁層を交互に配置して圧着する工程とを含む多層印刷回路基板の製造方法。
  2. 前記回路層は、
    銅箔積層板に貫通孔を加工する工程、
    前記銅箔積層板および前記貫通孔の内壁を銅メッキする工程、および
    前記銅箔積層板に回路パターンを形成する工程を経て形成される両面印刷回路基板である請求項１記載の多層印刷回路基板の製造方法。
  3. 前記銅メッキ工程の後に、前記貫通孔の内部をペーストで充填する工程をさらに含む請求項２記載の多層印刷回路基板の製造方法。
  4. 前記回路層は、
    銅箔積層板に貫通孔を加工する工程、
    銅メッキによって前記銅箔積層板および前記貫通孔の内壁を銅メッキし、貫通孔の内部を銅で充填する工程、および
    前記銅箔積層板に回路パターンを形成する工程を経て形成される両面印刷回路基板である請求項１記載の多層印刷回路基板の製造方法。
  5. 前記貫通孔の直径は５０〜１００μｍである請求項４記載の多層印刷回路基板の製造方法。
  6. 前記回路層は、
    銅箔積層板に貫通孔を加工する工程、
    前記銅箔積層板および前記貫通孔の内壁を銅メッキする工程、
    前記貫通孔の内部を導電性ペーストで充填する工程、および
    前記銅箔積層板に回路パターンを形成する工程を経て形成される両面印刷回路基板である請求項１記載の多層印刷回路基板の製造方法。
  7. 前記絶縁層は、
    離型フィルム付き平板型絶縁材に貫通孔を加工する工程、
    前記貫通孔をペーストで充填する工程、および
    前記離型フィルムを除去する工程を経て形成される請求項１記載の多層印刷回路基板の製造方法。
  8. 前記平板型絶縁材は、完全硬化状態の樹脂の両面に積層された半硬化状態の樹脂層から構成される請求項７記載の多層印刷回路基板の製造方法。
  9. 前記回路層と絶縁層を交互に所定の位置に配置する工程は、前記回路層の貫通孔を前記絶縁層の貫通孔と正確にマッチングさせるためのターゲッティングおよびトリミング工程によって行われる請求項１記載の多層印刷回路基板の製造方法。
  10. 前記ターゲッティング工程は、Ｘ線を用いて前記回路層および絶縁層にターゲット孔を設ける工程を含み、前記トリミング工程は、前記基板の縁部に流れ出た樹脂と銅箔を固める工程および仕上げる工程を含む請求項９記載の多層印刷回路基板の製造方法。
  11. 前記回路層と絶縁層を圧着する工程において熱プレスが使用される請求項１記載の多層印刷回路基板の製造方法。
  12. 前記回路層と絶縁層を圧着する工程において真空プレスが使用される請求項１記載の多層印刷回路基板の製造方法。
JP2003348627A 2003-04-02 2003-10-07 多層印刷回路基板の製造方法 Pending JP2004311927A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030020761A KR100570856B1 (ko) 2003-04-02 2003-04-02 병렬적 다층 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
JP2004311927A true JP2004311927A (ja) 2004-11-04

Family

ID=33095610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003348627A Pending JP2004311927A (ja) 2003-04-02 2003-10-07 多層印刷回路基板の製造方法

Country Status (4)

Country Link
US (1) US20040194303A1 (ja)
JP (1) JP2004311927A (ja)
KR (1) KR100570856B1 (ja)
CN (1) CN1535106A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158616A (ja) * 2007-12-25 2009-07-16 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2015225650A (ja) * 2014-05-28 2015-12-14 介面光電股▲ふん▼有限公司ＪＴＯＵＣＨ Ｃｏｒｐｏｒａｔｉｏｎ 金属配線の微細構造製造方法
JP2018082103A (ja) * 2016-11-17 2018-05-24 パナソニックＩｐマネジメント株式会社 プリント配線板、その製造方法及びレジストパターンの製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR20070091975A (ko) * 2006-03-08 2007-09-12 타우텍주식회사 다층 인쇄회로기판의 제조방법
KR100734244B1 (ko) * 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
TWI337059B (en) 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
EP2170023A4 (en) * 2007-07-12 2011-07-20 Princo Corp MULTILAYER SUBSTRATE AND MANUFACTURING METHOD THEREFOR
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
KR100952843B1 (ko) 2008-06-04 2010-04-15 이용준 반도체 소자 테스트용 콘택터 및 그 제조방법
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
CN101959374B (zh) * 2009-07-15 2013-03-20 三星电子株式会社 一种多层印制电路板的制造方法
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN102595799B (zh) * 2011-12-30 2015-03-25 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102595797B (zh) * 2012-02-29 2014-05-28 博罗县精汇电子科技有限公司 利用阴阳板镀铜法制作多层软硬结合板的方法
CN103813652B (zh) * 2012-11-08 2017-02-08 深南电路有限公司 一种盲孔的加工方法
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
CN104159401B (zh) * 2013-05-13 2017-07-28 健鼎（无锡）电子有限公司 具有包覆铜层的印刷电路板的制造方法
CN104754854A (zh) * 2013-12-30 2015-07-01 比亚迪股份有限公司 一种柔性线路板及其制备方法
CN105101649B (zh) * 2015-08-17 2018-03-20 景旺电子科技(龙川)有限公司 一种多层pcb板打靶方法
CN106446429B (zh) * 2016-09-29 2023-07-21 全球能源互联网研究院 一种印制电路板复杂平面的分割方法
CN111405763A (zh) * 2020-03-24 2020-07-10 惠州市金百泽电路科技有限公司 一种改善线路板阻焊塞孔位假性露铜的加工方法
CN111542178B (zh) * 2020-05-13 2021-07-16 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN112512217A (zh) * 2020-11-13 2021-03-16 奥士康科技股份有限公司 一种用于双面背钻产品pcb防焊塞孔方法
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
CN113593776B (zh) * 2021-07-30 2023-03-10 长春捷翼汽车零部件有限公司 线束的生产方法及线束

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218659A (ja) * 1992-02-07 1993-08-27 Sumitomo Cement Co Ltd 多層印刷配線板の製造方法及び多層印刷配線板
JP2003017856A (ja) * 2001-06-29 2003-01-17 Kyocera Chemical Corp 多層プリント配線板及びその製造方法
JP2003017850A (ja) * 2001-04-27 2003-01-17 Kyocera Corp 多層配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899440A (en) * 1986-12-31 1990-02-13 Systems Analysis And Integration Method and apparatus for locating targets on a panel and performing work operations thereon
CN1075338C (zh) * 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
US5928970A (en) * 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218659A (ja) * 1992-02-07 1993-08-27 Sumitomo Cement Co Ltd 多層印刷配線板の製造方法及び多層印刷配線板
JP2003017850A (ja) * 2001-04-27 2003-01-17 Kyocera Corp 多層配線基板の製造方法
JP2003017856A (ja) * 2001-06-29 2003-01-17 Kyocera Chemical Corp 多層プリント配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158616A (ja) * 2007-12-25 2009-07-16 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2015225650A (ja) * 2014-05-28 2015-12-14 介面光電股▲ふん▼有限公司ＪＴＯＵＣＨ Ｃｏｒｐｏｒａｔｉｏｎ 金属配線の微細構造製造方法
JP2018082103A (ja) * 2016-11-17 2018-05-24 パナソニックＩｐマネジメント株式会社 プリント配線板、その製造方法及びレジストパターンの製造方法

Also Published As

Publication number Publication date
KR20040085908A (ko) 2004-10-08
KR100570856B1 (ko) 2006-04-12
CN1535106A (zh) 2004-10-06
US20040194303A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP2004311927A (ja) 多層印刷回路基板の製造方法
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US8687380B2 (en) Wiring board and method for manufacturing the same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP3927955B2 (ja) 層間電気接続が向上された多層印刷回路基板及びその作製方法
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
US8334463B2 (en) Wiring board and method for manufacturing the same
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
US8546698B2 (en) Wiring board and method for manufacturing the same
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
CN112351600A (zh) 一种高速ate测试板及制作方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
KR100567088B1 (ko) 인쇄회로기판에서의 부품 삽입홀의 가공 방법
KR20060108902A (ko) 다층인쇄회로기판 및 그 비어홀 생성방법
KR20090104495A (ko) 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926