JP2004311840A

JP2004311840A - Semiconductor device, manufacturing method thereof, optical pickup device, and optical communication equipment

Info

Publication number: JP2004311840A
Application number: JP2003105667A
Authority: JP
Inventors: Naoki Fukunaga; 直樹福永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-04-09
Filing date: 2003-04-09
Publication date: 2004-11-04

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small-sized semiconductor device having a low price wherein the increase of the occupation area of its resistance elements can be suppressed. <P>SOLUTION: Two polysilicon films 3, 3 are so formed on the insulation film 2 of a semiconductor substrate 1 as to form a plurality of resistance-element regions 8, 8 in one of the films 3, 3. The resistance-element regions 8, 8 are made of the ion-implanted polysilicon film 3 with a predetermined impurity, and the outer peripheral edge of each of them is separated inward from the outer peripheral edge of the polysilicon film 3 by a distance corresponding to the dimesional variation generated when forming the polysilicon film 3 by etching. Also, the distance between the outer peripheral edges of the adjacent resistance-element regions 8, 8 to each other is brought into the minimum space of the photoresist of a mask used in the case of the foregoing ion-implantation. The resistance values of the resistance-element regions 8, 8 can avoid the influence of the processing variation of the polysilicon film 3, the electrical separations of the regions 8, 8 from each other can be made effective, and further, the integration density of them can be increased. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、ポリシリコンを用いた抵抗素子を備え、特に、光ピックアップ装置や光通信装置に好適な半導体装置と、その製造方法に関する。
【０００２】
【従来の技術】
従来より、ポリシリコンを用いて形成したポリシリコン抵抗素子は、拡散により形成した拡散抵抗素子に比べて寄生容量が小さいので、光通信装置の信号処理回路のような高速動作の半導体装置に、多く使用されている。
【０００３】
この種の半導体装置としては、図３（ｃ）の断面図に示すようなのものが知られている。この半導体装置は、半導体基板１上に形成された第１の絶縁膜５２と、ポリシリコン膜６３と、このポリシリコン膜６３を覆うと共に窓を有する第２の絶縁膜５６と、この第２の絶縁膜５６上に形成されると共に上記窓を介してポリシリコン膜６３に接続された電極５７とを備える。上記ポリシリコン膜６３の全体に、イオン注入によって導入された不純物が分布している。
【０００４】
上記従来の半導体装置は、図３（ａ），（ｂ）の工程図で示すように製造している。まず、図３（ａ）に示すように、半導体基板１上に第１の絶縁膜５２を形成後、この第１の絶縁膜５２上にポリシリコン５３を成長し、このポリシリコン５３の全面に、イオン注入法によって所定の不純物を導入する。この不純物が導入されたポリシリコン５３上に第３の絶縁膜５４を成膜して、アニールを行う。
【０００５】
次に、上記第３の絶縁膜５４を除去した後、図３（ｂ）に示すように、フォトエッチング法を用いて上記ポリシリコン５３をエッチングしてポリシリコン膜６３を形成する。そして、図３（ｃ）に示すように、上記ポリシリコン膜６３を覆うように第２の絶縁膜５６を成膜し、フォトエッチング法によって開口した後に電極５７を形成して、半導体装置が完成する。
【０００６】
しかしながら、図３（ｃ）の従来の半導体装置は、次のような問題点を含んでいる。すなわち、上記ポリシリコン膜６３の形成時に、上記ポリシリコン５３のエッチングの加工バラツキが比較的大きい。これは、上記ポリシリコン５３のエッチングはプラズマエッチング等のドライエッチングであり、このドライエッチングの加工形状は、ポリシリコン膜６３自体のパターンや、ポリシリコン膜６３近傍の他の部分のパターンの影響を受け易いからである。したがって、上記ドライエッチングで加工されたポリシリコン膜６３は寸法のバラツキが比較的大きく、その結果、抵抗値の設計値に対する誤差が大きいという問題があった。
【０００７】
このような問題を解決するため、従来、図４の平面図に示すような半導体装置が提案されている（例えば特許文献１）。図４に示すように、この半導体装置は、平面において、上記ポリシリコン膜７３の外縁から内側に所定距離ｙ以上隔てた輪郭を有する内側部分７８に、不純物を導入する。上記所定距離ｙは、上記ポリシリコン膜７３の形成工程に生じる寸法バラツキよりも大きく設定する。つまり、上記ポリシリコン膜３の抵抗値を、上記ポリシリコン膜７３の外縁よりも内側に不純物を導入してなる内側部分７８で定めることによって、この抵抗値がポリシリコン膜７３の寸法バラツキの影響を受けることなく安定して得られるようにしている。
【０００８】
【特許文献１】
特開平０５−１８３１１０号公報（第２図）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置は、上記ポリシリコン抵抗素子を複数個形成した場合、抵抗素子の占有面積が大きくなるという問題がある。すなわち、図４のポリシリコン抵抗素子は、互いに隣接して形成すると、隣合う外縁の間に、エッチングの最小間隔で定まる離隔ｘが生じる。また、上記各ポリシリコン抵抗素子のポリシリコン膜７３は、上記ｙ以上の幅を有する外周部が存在する。したがって、隣接するポリシリコン抵抗素子の内側部分７８について、隣合う外縁の間に、ｘ＋２ｙの距離に亘って抵抗機能を発揮しない部分が生じる。このように、従来の半導体装置は、上記ポリシリコン抵抗素子を複数個形成すると、抵抗機能を発揮しない部分が増大するので、上記ポリシリコン抵抗素子を配置する領域の占有面積が大きくなるのである。
【００１０】
このようなポリシリコン抵抗素子の占有面積の増大は、例えば差動増幅回路等のような厳密な抵抗比が必要とされる回路を有する半導体装置において、顕著である。上記差動増幅回路では、所定の抵抗比を得る場合、同一長さおよび同一幅の寸法を有する抵抗素子を、抵抗比に応じた個数だけ並列接続して使用することが多い。例えば、１０：１の抵抗比が必要な場合、１本の抵抗素子と、並列接続した１０本の抵抗素子とを形成する必要がある。したがって、上記差動増幅回路は、全体として必要となる抵抗素子の数が膨大になるので、上記抵抗素子を従来のポリシリコン抵抗素子で構成すると、半導体装置に対する抵抗素子の占有面積が著しく増大し、半導体装置の面積の増大、ひいては、単価の上昇を招くという問題が発生する。
【００１１】
そこで、本発明の目的は、抵抗素子の占有面積の増大を抑制できて、小型かつ安価な半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、基体上に形成されたポリシリコン膜中に、不純物が導入されてなる抵抗素子領域を複数個備えることを特徴としている。
【００１３】
上記構成によれば、１つの上記ポリシリコン膜中に、上記抵抗素子領域を複数個備えるので、従来の１つのポリシリコン膜で１つの抵抗素子を形成する半導体装置におけるように、各ポリシリコン膜の間に離隔を設け、かつ、各ポリシリコンに外周部を設ける必要がない。したがって、本発明の半導体装置は、同一の面積について、抵抗機能を奏する部分（本発明では抵抗素子領域）を従来よりも大きい割合で形成できて、抵抗素子の集積度を従来よりも高くできる。その結果、本発明の半導体装置は、抵抗素子の占有面積を従来よりも縮小でき、小型化と単価の削減を実現できる。
【００１４】
本発明の半導体装置は、基体上に形成されたポリシリコン膜中に、不純物が導入されてなる抵抗素子領域を複数個備え、
バイポーラトランジスタのエミッタ、または、電界効果トランジスタのゲートのいずれかは、上記ポリシリコン膜と同一のポリシリコン膜で形成されていることを特徴としている。
【００１５】
上記構成によれば、１つの上記ポリシリコン膜中に、上記抵抗素子領域を複数個備えるので、従来の１つのポリシリコン膜で１つの抵抗素子を形成する半導体装置よりも、抵抗素子の集積度を高くできる。その結果、本発明の半導体装置は、抵抗素子の占有面積を従来よりも縮小でき、小型化と単価の削減を実現できる。
【００１６】
また、上記基体上に形成されたポリシリコン膜と同一のポリシリコン膜、つまり、同一のポリシリコン層から形成されたポリシリコン膜で、バイポーラトランジスタのエミッタ、または、電界効果トランジスタのゲートを形成する。したがって、本発明の半導体装置は、同一のポリシリコン層を共用して、抵抗素子、バイポーラトランジスタおよび電界効果トランジスタを形成できるので、製造工程数を少なくできる。その結果、この半導体装置は、効果的に単価の低減を行なうことができる。
【００１７】
１実施形態の半導体装置は、上記ポリシリコン膜は、上記導入される不純物の導電型と逆の導電型の不純物が、予めドープされている。
【００１８】
上記実施形態によれば、上記ポリシリコン膜は、上記抵抗素子領域を形成する不純物の導電型と逆の導電型の不純物が予めドープされているので、上記抵抗素子領域が所定の寸法に正確に形成され、また、上記抵抗素子領域の形成後の不純物の拡散が効果的に防止される。
【００１９】
１実施形態の半導体装置は、上記ポリシリコン膜を形成するポリシリコンは、堆積時にノンドープである。
【００２０】
上記実施形態によれば、上記ポリシリコン膜を形成するポリシリコンは、堆積時にノンドープであるので、このポリシリコン膜の所望の領域に、所望の濃度の不純物が正確に導入される。
【００２１】
１実施形態の半導体装置は、上記バイポーラトランジスタのエミッタ、または、電界効果トランジスタのゲートを形成するポシリコン膜のいずれかに、上記抵抗素子領域を形成する不純物と同じ元素の不純物が導入されている。
【００２２】
上記実施形態によれば、上記バイポーラトランジスタのエミッタ、または、電界効果トランジスタのゲートを形成するポリシリコン膜のいずれかに、上記抵抗素子領域を形成する不純物と同じ元素の不純物が導入されるので、上記抵抗素子領域を形成する工程の少なくとも１つと、上記バイポーラトランジスタを形成する工程または上記電界効果トランジスタを形成する工程の少なくとも１つを、共通にできる。その結果、半導体装置の製造コストを効果的に削減できて、この半導体装置の単価を低減できる。
【００２３】
１実施形態の半導体装置は、上記複数の抵抗素子領域を備えるポリシリコン膜は、上記不純物が導入されていない部分のシート抵抗が、上記不純物が導入された部分のシート抵抗の１００倍以上である。
【００２４】
上記実施形態によれば、上記複数の抵抗素子領域を備えるポリシリコン膜は、上記不純物が導入された部分が、上記不純物が導入されていない部分の影響を殆ど受けることなく、抵抗素子として有効に機能することができる。
【００２５】
本発明の半導体装置の製造方法は、基体上にポリシリコンを成膜する工程と、
上記ポリシリコンをパターニングして第１のポリシリコン膜を形成する工程と、
上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクを形成する工程と、
上記マスクの開口を通して、上記第１のポリシリコン膜に不純物を導入する工程と
を有することを特徴としている。
【００２６】
上記構成によれば、基体上にポリシリコンが成膜され、このポリシリコンがパターニングされて第１のポリシリコン膜が形成され、この第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクが形成され、このマスクの開口を通して上記第１のポリシリコン膜に不純物が導入される。したがって、上記第１のポリシリコン膜に不純物が比較的少ない工程で所望の形状に導入されて、本発明の抵抗素子領域が少ない手間で形成される。その結果、比較的集積度が高い抵抗素子領域を有する半導体装置が、安価に製造できる。
【００２７】
本発明の半導体装置の製造方法は、基体上にポリシリコンを成膜する工程と、
上記ポリシリコンをパターニングして、第１のポリシリコン膜、第２のポリシリコン膜および第３のポリシリコン膜を形成する工程と、
上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクを形成する工程と、
上記マスクの開口を通して、上記第１のポリシリコン膜に不純物を導入する工程と、
上記第２のポリシリコン膜および第３のポリシリコン膜の少なくとも１つに、所定の不純物を導入する工程と
を有することを特徴としている。
【００２８】
上記構成によれば、基体上にポリシリコンが成膜され、このポリシリコンがパターニングされて、第１のポリシリコン膜、第２のポリシリコン膜および第３のポリシリコン膜が形成され、上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクが形成され、このマスクの開口を通して、上記第１のポリシリコン膜に不純物が導入され、上記第２のポリシリコン膜および第３のポリシリコン膜の少なくとも１つに、所定の不純物が導入される。上記第１乃至第３のポリシリコン膜は、同一のポリシリコンから形成されるので、共通の基板上に、抵抗素子、バイポーラトランジスタまたは電界効果トランジスタが、少ない手間で形成される。したがって、高機能かつ高集積の半導体装置が、安価に製造できる。
【００２９】
本発明の光ピックアップ装置は、上記半導体装置を備えることを特徴としている。
【００３０】
上記構成によれば、上記ピックアップ装置は、上記半導体装置を備えるので、効果的に小型化が図れると共に、安価に形成できる。
【００３１】
本発明の光通信装置は、上記半導体装置を備えることを特徴としている。
【００３２】
上記構成によれば、上記半導体装置を備えるので、効果的に小型化が図れると共に、安価に形成できる。
【００３３】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００３４】
図１（ａ）は、本発明の第１実施形態の半導体装置を示す平面図であり、図１（ｂ）は、図１（ａ）の半導体装置の断面図である。
【００３５】
この半導体装置は、図１（ｂ）に示すように、半導体基板１上に形成された基体としての第１の絶縁膜２上に、２つのポリシリコン膜３，３を備え、このポリシリコン膜３の内部に、抵抗素子領域８を形成している。この半導体装置は、高精度な４：１の抵抗比を生成するため、上記２つのポリシリコン膜３のうちの一方に、上記抵抗素子領域８を１個形成し、上記２つのポリシリコン膜３のうちの他方に、上記抵抗素子領域８を、上記一方の抵抗素子領域と同一の形状に４個形成している。この４個の抵抗素子領域８，８，…は、１つのメタル配線９に並列に接続されている。
【００３６】
上記抵抗素子領域８，８…は、所定の不純物がイオン注入法によって注入されてなり、この抵抗素子領域８，８…の外縁は、上記ポリシリコン膜３の外縁から所定距離だけ内側に位置している。このポリシリコン膜３の外縁と抵抗素子領域８，８，…の外縁との間の距離は、上記ポリシリコン膜３をエッチングで形成する際の寸法のバラツキに応じて設定している。また、上記１つのポリシリコン膜３に形成された４つの抵抗素子領域８，８，…は、互いに隣接する外縁の間が所定距離をなすように形成している。この外縁の間の距離は、フォトレジストの最小間隔、または、電気的な絶縁が確保される距離に設定している。上記ポリシリコン膜３の上記抵抗素子領域８，８…以外の部分は、不純物を導入しないで、上記抵抗素子領域８に対してインピーダンスを高くしている。これによって、上記４つの抵抗素子領域８，８…を互いに電気的に分離して、各抵抗素子領域８が互いに影響を受けることなく機能するようにしている。
【００３７】
上記半導体装置は、以下のようにして製造する。まず、半導体基板１の表面に、酸化膜等の絶縁膜２を形成し、この絶縁膜２の表面に、ポリシリコンを２００ｎｍ程度の厚みに成膜する。その後、このポリシリコンを選択的にエッチングして、ポリシリコン膜３を形成する。なお、このポリシリコン膜３はノンドープである。
【００３８】
上記ポリシリコン膜３上に、例えばフォトレジストを用いてイオン注入に対するマスク材を形成し、このマスク材に設けた開口を通して、上記ポリシリコン膜３の抵抗素子領域８，８，…を形成する領域にイオン注入を行なう。
【００３９】
この後、上記半導体基板上およびポリシリコン膜３上に酸化膜等を成膜し、パターニングして第２の絶縁膜６を形成し、この第２の絶縁膜の開口を介して表面から抵抗素子領域８，８，に接続する電極７を形成して、図１（ａ），（ｂ）に示すような半導体装置を得る。
【００４０】
上記ポリシリコン膜３の外縁と、上記抵抗素子領域８の外縁との間の距離としては、上記ポリシリコンのエッチング時の加工バラツキに対応する０．５μｍと、上記イオン注入時のフォトマスクの位置合わせのバラツキに対応する０．５μｍとの合計である１．０μｍ以上を設定する。また、上記４個の抵抗素子領域８，８，…の互いに隣接する外縁の間の距離として、イオン注入時のフォトレジストの最小間隔である０．５μｍを設定する。これによって、上記抵抗素子領域８，８，…について、ポリシリコン膜３の加工バラツキ等の影響を受けることなく所定の抵抗値が高精度に得られ、また、互いに確実に電気的に分離できる。
【００４１】
ここで、図４の従来の半導体装置では、１つのポリシリコン膜７３で１つの抵抗素子を形成したので、隣合うポリシリコン抵抗素子の内側部分７８について、隣合う外縁の間に、ｘ＋２ｙの距離が生じていた。ここで、本実施形態の半導体装置と同様に、ポリシリコン膜７３の外縁と内側部分７８の外縁との間の外周部の幅ｙが１．０μｍであり、隣合うポリシリコン膜７３，７３の間のエッチング間隔が０．５μｍであるとする。そうすると、従来の半導体装置では、上記隣接する内側部分７８の外縁の間の距離ｘ＋２ｙは、２．５μｍとなる。これに対して、本実施形態の半導体装置によれば、上記抵抗素子領域８の互いに隣接する外縁の間の距離を、０．５μｍにできる。したがって、従来の半導体装置よりも、ポリシリコン抵抗素子の集積化を図ることができるのである。
【００４２】
本実施形態において、上記ポリシリコン膜３は、ノンドープであったが、上記抵抗素子領域８を形成する不純物の導電型と逆の導電型にドープされていてもよい。上記ポリシリコン膜３に、上記抵抗素子領域８と逆の導電型の不純物をドープすることにより、隣合う上記抵抗素子領域８，８に互いに異なる電圧が印加された場合であっても、各抵抗素子領域８，８から、上記ポリシリコン膜３の上記抵抗素子領域８，８に挟まれた部分に広がる空乏層を抑制できる。したがって、隣合う抵抗素子領域８，８の間の短絡が効果的に防止される。また、複数の上記抵抗素子領域８，８，…の間において、空乏層の生成が抑制できるので、上記抵抗素子領域８，８…を互いに更に近接して配置できるので、更なる集積化が可能となる。
【００４３】
また、上記不純物が導入されてなる抵抗素子領域８のシート抵抗は、ポリシリコン膜３の他の部分のシート抵抗値の１／１００以下である事が望ましい。基本的には、上記ポリシリコン膜３の抵抗値は、上記抵抗素子領域８以外の部分のインピーダンスが高ければ、上記ポリシリコン膜３の加工バラツキ等の影響を受け難い。しかしながら、上記抵抗素子領域８のシート抵抗が高くなると、上記抵抗素子領域８以外の部分のシート抵抗のバラツキや、加工バラツキの影響を受けるようになる。通常、ポリシリコンの抵抗値には、イオン注入量バラツキ、ポリシリコン膜厚バラツキおよび熱処理バラツキ等に起因して、ウエハ間およびロット間に凡そ±１０％程度のバラツキが生じる。したがって、上記抵抗素子領域８のシート抵抗を、ポリシリコン膜３の他の部分のシート抵抗値の１／１００以下にすることによって、このポリシリコン膜３の抵抗素子領域８以外の部分による影響を少なくするのが望ましい。
【００４４】
また、本実施形態において、図１（ａ），（ｂ）に示すように、この半導体装置が有する回路において、４：１の抵抗比を生成するため、２つのポリシリコン３，３に、１個の抵抗素子領域と４個の抵抗素子領域８，８，…とを各々形成したが、抵抗素子領域間の干渉などを問題としない場合は、同一のポリシリコン内に全ての抵抗素子領域８，８，…を形成しても良く、これにより、更なる集積化が可能となる。
【００４５】
図２（ａ）は、本発明の第２実施形態の半導体装置を示す平面図であり、図２（ｂ）は、図２（ａ）の断面図である。
【００４６】
この半導体装置は、第１実施形態と同様のポリシリコン膜中に形成された抵抗素子領域に加えて、同一の基体上に、バイポーラトランジスタとしてのＮＰＮトランジスタを備える。
【００４７】
図２（ｂ）に示すように、第２実施形態の半導体装置は、半導体基板１１上に形成されたＮ型エピタキシャル層２１と、このＮ型エピタキシャル層２１を電気的に分離するＰ型拡散層２２とを備え、上記Ｎ型エピタキシャル層２１およびＰ型拡散層２２上に、基体としての絶縁膜１２を備える。
【００４８】
上記ＮＰＮトランジスタの形成位置には、上記半導体基板１１とＮ型エピタキシャル層２１との境界に、Ｎ^＋型埋込層１５が設けられている。このＮ^＋型埋込層１５上には、Ｎ型エピタキシャル層２１の部分を隔ててベース領域１６が形成されている。このベース領域１６に、上記絶縁膜１２に設けられた開口を介してエミッタ２０が接続されている。上記Ｎ^＋型埋込層１５上には、コレクタ電極接続領域１４が形成されている。このコレクタ電極接続領域１４に、上記絶縁膜１２に設けられた開口を介してコレクタ電極１９が接続されている。
【００４９】
上記ＮＰＮトランジスタに隣接して、上記絶縁膜１２上のポシリコン膜１３に、複数の抵抗素子領域１８，１８，…が形成されている。この複数の抵抗素子領域１８，１８，…は、第１実施形態の半導体装置と同様に、ポリシリコン膜１３の加工バラツキの影響を受けない程度の距離だけ、上記ポリシリコン１３の外縁から内側に隔てられていると共に、互いに隣接する外縁が、イオン注入時のフォトレジストの最小間隔に対応した距離だけ隔てられている。
【００５０】
上記エミッタ２０、コレクタ電極１９およびポリシリコン膜１３は、同一の工程で成長されたポリシリコンで形成されている。すなわち、本実施形態の半導体装置の製造工程において、上記半導体基板１１上に、Ｎ型エピタキシャル層２１、Ｐ型拡散層２２、コレクタ電極接続領域１４、Ｎ^＋型埋込層１５およびベース領域１６を形成した後、絶縁膜１２を形成する。この絶縁膜１２に、上記エミッタ２０およびコレクタ電極１９用の開口を形成し、上記絶縁膜１２の表面および上記開口の内側に、ポリシリコンを成膜する。その後、上記ポリシリコンをフォトエッチング工程でパターニングして、上記抵抗素子領域用のポリシリコン膜１３、エミッタ２０用のポリシリコン膜、および、コレクタ電極１９用のポリシリコン膜を形成する。つまり、第１のポリシリコン膜および第２のポリシリコン膜を形成する。
【００５１】
この後、上記ポリシリコン膜１３中に、イオン注入によって不純物を導入して、上記抵抗素子領域１８，１８，…を形成する。
【００５２】
また、上記エミッタ２０用のポリシリコン膜およびコレクタ電極１９用のポリシリコン膜に、イオン注入法によって各々所定の不純物を導入して、エミッタ２０およびコレクタ電極１９が完成する。
【００５３】
上記半導体装置の製造工程において、上記抵抗素子領域を形成するポリシリコン膜と、上記エミッタ２０用のポリシリコン膜と、上記コレクタ電極１９用のポリシリコン膜とを、同一の工程で成膜したポリシリコンを、同一の工程でパターニングして形成する。したがって、本実施形態の半導体装置は、比較的少ない工程で、抵抗素子とバイポーラトランジスタを形成することができる。
【００５４】
上記エミッタ２０用のポリシリコン膜およびコレクタ電極１９用のポリシリコン膜に導入する不純物が、上記抵抗素子領域１８を形成する不純物と異なる場合、第１実施形態の半導体装置の製造方法に、不純物を導入する工程を１個加えるのみで、抵抗素子とバイポーラトランジスタを備える半導体装置を製造することができる。したがって、高機能かつ高集積度の半導体装置を、比較的安価に製造できる。
【００５５】
さらに、上記エミッタ２０用のポリシリコン膜およびコレクタ電極１９用のポリシリコン膜に導入する不純物が、上記抵抗素子領域１８を形成する不純物と同一である場合、第１実施形態の半導体装置の製造方法と同一の工程数で、抵抗素子とバイポーラトランジスタを備える半導体装置を製造することができる。したがって、高機能かつ高集積の半導体装置を、さらに安価に製造できる。
【００５６】
本実施形態の半導体装置は、上記抵抗素子領域１８，１８…と共に、バイポーラトランジスタとしてのＮＰＮトランジスタを形成したが、バイポーラトランジスタに代えて、電界効果トランジスタを形成してもよい。この場合、電界効果トランジスタのゲート電極を、上記ポリシリコン膜１３と同一のポリシリコンで形成することができる。つまり、同一のポリシリコンをパターニングして、抵抗素子領域を形成する第１のポリシリコン膜と、電界効果トランジスタのゲートを形成する第３のポリシリコン膜とを形成する。これによって、抵抗素子と電界効果トランジスタとを有する半導体装置を安価に製造することができる。この場合、上記第１のポリシリコン膜に抵抗素子領域を形成するために導入する不純物と、上記第３のポリシリコン膜に導入する不純物とを同じにすることによって、上記半導体装置をさらに安価に製造することができる。
【００５７】
また、上記抵抗素子と、バイポーラトランジスタと、電界効果トランジスタとを同一の基板上に形成してもよい。この場合、上記抵抗素子領域を形成する第１のポリシリコン膜と、上記バイポーラトランジスタのエミッタと、上記電界効果トランジスタのゲートとを、同一のポリシリコンから形成して、半導体装置を安価に製造することができる。また、上記抵抗素子領域を形成する不純物と、上記バイポーラトランジスタのエミッタに導入する不純物と、上記電界効果トランジスタのゲートに導入する不純物とを同一にすることによって、半導体装置をさらに安価に製造できる。
【００５８】
【発明の効果】
以上より明らかなように、本発明の半導体装置によれば、基体上に形成された第１のポリシリコン膜中に、不純物が導入されてなる抵抗素子領域を複数個備えるので、上記抵抗素子領域を従来よりも互いに近接して形成できるので、抵抗素子の集積度を従来よりも高くできる。その結果、この半導体装置は、抵抗素子の占有面積を従来よりも縮小できて、小型化と単価の削減を実現できる。
【００５９】
また、本発明の半導体装置によれば、基体上に、同一のポリシリコンから形成された第１のポリシリコン膜、第２のポリシリコン膜および第３のポリシリコン膜を備え、上記第１のポリシリコン膜中に、不純物が導入されてなる抵抗素子領域を複数個備え、上記第２のポリシリコン膜で、バイポーラトランジスタのエミッタを形成し、上記第３のポリシリコン膜で、電界効果トランジスタのゲートを形成するので、上記ポリシリコンを、抵抗素子、バイポーラトランジスタおよび電界効果トランジスタに共用することによって製造工程数を少なくできて、単価の低減を効果的に行なうことができる。
【００６０】
また、本発明の半導体装置の製造方法によれば、基体上にポリシリコンを成膜する工程と、上記ポリシリコンをパターニングして第１のポリシリコン膜を形成する工程と、上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクを形成する工程と、上記マスクの開口を通して、上記第１のポリシリコン膜に不純物を導入する工程とを有するので、上記第１のポリシリコン膜に不純物を比較的少ない工程で所望の形状に導入できるので、抵抗素子を有する半導体装置が少ない手間で安価に製造できる。
【００６１】
また、本発明の半導体装置の製造方法によれば、基体上にポリシリコンを成膜する工程と、上記ポリシリコンをパターニングして、第１のポリシリコン膜、第２のポリシリコン膜および第３のポリシリコン膜を形成する工程と、上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクを形成する工程と、上記マスクの開口を通して、上記第１のポリシリコン膜に不純物を導入する工程と、上記第２のポリシリコン膜および第３のポリシリコン膜の少なくとも１つに、所定の不純物を導入する工程とを有するので、共通の基板上に、抵抗素子、バイポーラトランジスタまたは電界効果トランジスタが、少ない手間で形成され、その結果、高機能かつ高集積の半導体装置が、比較的安価に製造できる。
【００６２】
また、本発明の光ピックアップ装置によれば、上記半導体装置を備えるので、小型化とコスト低減を効果的に行なうことができる。
【００６３】
また、本発明の光通信装置によれば、上記半導体装置を備えるので、小型化とコスト低減を効果的に行なうことができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１実施形態の半導体装置を示す平面図であり、図１（ｂ）は、図１（ａ）の半導体装置の断面図である。
【図２】図２（ａ）は、本発明の第２実施形態の半導体装置を示す平面図であり、図２（ｂ）は、図２（ａ）の断面図である。
【図３】図３（ａ），（ｂ）は、従来の半導体装置の製造方法を示す工程図であり、図３（ｃ）は、従来の半導体装置を示す断面図である。
【図４】従来の半導体装置を示す平面図である。
【符号の説明】
１半導体基板
２第１の絶縁膜
３ポリシリコン膜
６第２の絶縁膜
７電極
８抵抗素子領域
９メタル配線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a resistive element using polysilicon and particularly suitable for an optical pickup device and an optical communication device, and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a polysilicon resistance element formed using polysilicon has a smaller parasitic capacitance than a diffusion resistance element formed by diffusion, so that it is often used for a high-speed operation semiconductor device such as a signal processing circuit of an optical communication device. It is used.
[0003]
As this type of semiconductor device, a device as shown in a sectional view of FIG. 3C is known. The semiconductor device includes a first insulating film 52 formed on a semiconductor substrate 1, a polysilicon film 63, a second insulating film 56 covering the polysilicon film 63 and having a window, An electrode 57 formed on the insulating film 56 and connected to the polysilicon film 63 through the window. Impurities introduced by ion implantation are distributed throughout the polysilicon film 63.
[0004]
The conventional semiconductor device described above is manufactured as shown in the process charts of FIGS. 3 (a) and 3 (b). First, as shown in FIG. 3A, after forming a first insulating film 52 on the semiconductor substrate 1, a polysilicon 53 is grown on the first insulating film 52, and the entire surface of the polysilicon 53 is formed. Then, a predetermined impurity is introduced by an ion implantation method. A third insulating film 54 is formed on the polysilicon 53 into which the impurity has been introduced, and annealing is performed.
[0005]
Next, after removing the third insulating film 54, as shown in FIG. 3B, the polysilicon 53 is etched using a photo etching method to form a polysilicon film 63. Then, as shown in FIG. 3C, a second insulating film 56 is formed so as to cover the polysilicon film 63, an opening is formed by a photoetching method, and an electrode 57 is formed. Thus, a semiconductor device is completed. I do.
[0006]
However, the conventional semiconductor device of FIG. 3C has the following problems. That is, when the polysilicon film 63 is formed, the processing variation of the etching of the polysilicon 53 is relatively large. This is because the etching of the polysilicon 53 is dry etching such as plasma etching, and the processed shape of the dry etching depends on the pattern of the polysilicon film 63 itself and the pattern of other portions near the polysilicon film 63. Because it is easy to receive. Therefore, the polysilicon film 63 processed by the dry etching has a relatively large dimensional variation, and as a result, there is a problem that the error of the resistance value with respect to the design value is large.
[0007]
In order to solve such a problem, conventionally, a semiconductor device as shown in a plan view of FIG. 4 has been proposed (for example, Patent Document 1). As shown in FIG. 4, in this semiconductor device, impurities are introduced into an inner portion 78 having a contour that is separated from the outer edge of the polysilicon film 73 by a predetermined distance y or more inward in the plane. The predetermined distance y is set to be larger than a dimensional variation occurring in the step of forming the polysilicon film 73. That is, by determining the resistance value of the polysilicon film 3 at the inner portion 78 formed by introducing impurities inside the outer edge of the polysilicon film 73, the resistance value is affected by the dimensional variation of the polysilicon film 73. So that they can be obtained stably without receiving
[0008]
[Patent Document 1]
JP-A-05-183110 (FIG. 2)
[0009]
[Problems to be solved by the invention]
However, the conventional semiconductor device has a problem that when a plurality of the polysilicon resistance elements are formed, the area occupied by the resistance elements increases. That is, when the polysilicon resistance elements of FIG. 4 are formed adjacent to each other, a separation x determined by the minimum etching interval occurs between the adjacent outer edges. In addition, the polysilicon film 73 of each of the above-described polysilicon resistance elements has an outer peripheral portion having a width equal to or greater than the above y. Therefore, in the inner portion 78 of the adjacent polysilicon resistance element, there is a portion between adjacent outer edges that does not exhibit a resistance function over a distance of x + 2y. As described above, in the conventional semiconductor device, when a plurality of the polysilicon resistance elements are formed, a portion that does not exhibit the resistance function increases, so that the area occupied by the area where the polysilicon resistance elements are arranged increases.
[0010]
Such an increase in the area occupied by the polysilicon resistance element is remarkable in a semiconductor device having a circuit requiring a strict resistance ratio, such as a differential amplifier circuit. In the differential amplifier circuit, when a predetermined resistance ratio is obtained, a plurality of resistance elements having the same length and the same width are often connected in parallel according to the resistance ratio. For example, when a resistance ratio of 10: 1 is required, it is necessary to form one resistance element and ten resistance elements connected in parallel. Therefore, the differential amplifier circuit requires an enormous number of resistance elements as a whole. Therefore, when the resistance elements are formed of conventional polysilicon resistance elements, the area occupied by the resistance elements in the semiconductor device is significantly increased. Therefore, there is a problem that the area of the semiconductor device is increased and the unit price is increased.
[0011]
Accordingly, an object of the present invention is to provide a small and inexpensive semiconductor device which can suppress an increase in the area occupied by a resistance element.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to the present invention is characterized in that a polysilicon film formed on a substrate includes a plurality of resistance element regions into which impurities are introduced.
[0013]
According to the above configuration, since a plurality of the resistance element regions are provided in one polysilicon film, each polysilicon film is formed as in a conventional semiconductor device in which one resistance element is formed by one polysilicon film. There is no need to provide a space between the two and to provide an outer peripheral portion for each polysilicon. Therefore, in the semiconductor device of the present invention, a portion exhibiting a resistance function (the resistance element region in the present invention) can be formed at a larger ratio than in the conventional technology for the same area, and the integration degree of the resistance device can be increased as compared with the conventional technology. As a result, the semiconductor device of the present invention can reduce the area occupied by the resistive element as compared with the related art, and can achieve a reduction in size and a reduction in unit cost.
[0014]
The semiconductor device of the present invention includes a plurality of resistance element regions in which impurities are introduced in a polysilicon film formed on a base,
Either the emitter of the bipolar transistor or the gate of the field effect transistor is formed of the same polysilicon film as the polysilicon film.
[0015]
According to the above configuration, since the plurality of resistance element regions are provided in one polysilicon film, the integration density of the resistance element is higher than that of a conventional semiconductor device in which one resistance element is formed by one polysilicon film. Can be higher. As a result, the semiconductor device of the present invention can reduce the area occupied by the resistive element as compared with the related art, and can achieve a reduction in size and a reduction in unit cost.
[0016]
Further, the same polysilicon film as the polysilicon film formed on the substrate, that is, the polysilicon film formed from the same polysilicon layer forms the emitter of the bipolar transistor or the gate of the field effect transistor. . Therefore, in the semiconductor device of the present invention, the resistance element, the bipolar transistor, and the field effect transistor can be formed by sharing the same polysilicon layer, so that the number of manufacturing steps can be reduced. As a result, this semiconductor device can effectively reduce the unit price.
[0017]
In one embodiment of the present invention, the polysilicon film is doped in advance with an impurity having a conductivity type opposite to the conductivity type of the impurity to be introduced.
[0018]
According to the above embodiment, the polysilicon film is pre-doped with an impurity having a conductivity type opposite to the conductivity type of the impurity forming the resistance element region, so that the resistance element region can be accurately formed to a predetermined size. In addition, the diffusion of impurities after the formation of the resistance element region is effectively prevented.
[0019]
In one embodiment, the polysilicon forming the polysilicon film is non-doped at the time of deposition.
[0020]
According to the above embodiment, since the polysilicon forming the polysilicon film is non-doped at the time of deposition, a desired concentration of impurity is accurately introduced into a desired region of the polysilicon film.
[0021]
In one embodiment, an impurity of the same element as that forming the resistance element region is introduced into either the emitter of the bipolar transistor or the polysilicon film forming the gate of the field effect transistor.
[0022]
According to the embodiment, the impurity of the same element as the impurity forming the resistive element region is introduced into either the emitter of the bipolar transistor or the polysilicon film forming the gate of the field effect transistor. At least one of the steps of forming the resistance element region and at least one of the step of forming the bipolar transistor or the step of forming the field-effect transistor can be common. As a result, the manufacturing cost of the semiconductor device can be effectively reduced, and the unit price of the semiconductor device can be reduced.
[0023]
In one embodiment of the present invention, in the polysilicon film including the plurality of resistance element regions, the sheet resistance of the portion where the impurity is not introduced is 100 times or more the sheet resistance of the portion where the impurity is introduced. .
[0024]
According to the above embodiment, the polysilicon film including the plurality of resistive element regions allows the portion where the impurity is introduced to be effectively used as a resistive element without being substantially affected by the portion where the impurity is not introduced. Can work.
[0025]
A method for manufacturing a semiconductor device according to the present invention includes the steps of: forming a polysilicon film on a base;
Patterning the polysilicon to form a first polysilicon film;
Forming a mask on the first polysilicon film, the mask having an opening inside the outer edge of the plane of the first polysilicon film;
Introducing an impurity into the first polysilicon film through the opening of the mask;
It is characterized by having.
[0026]
According to the above configuration, a polysilicon film is formed on the substrate, the polysilicon film is patterned to form a first polysilicon film, and the first polysilicon film is formed on the first polysilicon film. A mask having an opening inside the outer edge of the plane is formed, and impurities are introduced into the first polysilicon film through the opening of the mask. Therefore, impurities are introduced into the first polysilicon film into a desired shape in a relatively small number of steps, and the resistance element region of the present invention is formed with a small amount of trouble. As a result, a semiconductor device having a resistor element region with a relatively high degree of integration can be manufactured at low cost.
[0027]
A method for manufacturing a semiconductor device according to the present invention includes the steps of: forming a polysilicon film on a base;
Patterning the polysilicon to form a first polysilicon film, a second polysilicon film, and a third polysilicon film;
Forming a mask on the first polysilicon film, the mask having an opening inside the outer edge of the plane of the first polysilicon film;
Introducing an impurity into the first polysilicon film through an opening in the mask;
Introducing a predetermined impurity into at least one of the second polysilicon film and the third polysilicon film;
It is characterized by having.
[0028]
According to the above configuration, a polysilicon film is formed on the substrate, and the polysilicon film is patterned to form a first polysilicon film, a second polysilicon film, and a third polysilicon film. A mask having an opening inside the outer edge of the plane of the first polysilicon film is formed on the first polysilicon film, and impurities are introduced into the first polysilicon film through the opening of the mask; A predetermined impurity is introduced into at least one of the second polysilicon film and the third polysilicon film. Since the first to third polysilicon films are formed of the same polysilicon, a resistor, a bipolar transistor, or a field effect transistor can be formed on a common substrate with little effort. Therefore, a highly functional and highly integrated semiconductor device can be manufactured at low cost.
[0029]
An optical pickup device according to the present invention includes the above semiconductor device.
[0030]
According to the above configuration, since the pickup device includes the semiconductor device, the size can be effectively reduced, and the pickup device can be formed at low cost.
[0031]
An optical communication device according to the present invention includes the above-described semiconductor device.
[0032]
According to the above configuration, since the semiconductor device is provided, the size can be effectively reduced and the device can be formed at low cost.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
[0034]
FIG. 1A is a plan view showing a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view of the semiconductor device shown in FIG.
[0035]
As shown in FIG. 1 (b), this semiconductor device includes two polysilicon films 3 and 3 on a first insulating film 2 as a base formed on a semiconductor substrate 1; 3, a resistance element region 8 is formed. In this semiconductor device, one resistance element region 8 is formed on one of the two polysilicon films 3 to generate a highly accurate resistance ratio of 4: 1. In the other one, the four resistance element regions 8 are formed in the same shape as the one resistance element region. The four resistance element regions 8, 8,... Are connected in parallel to one metal wiring 9.
[0036]
Each of the resistance element regions 8, 8... Is implanted with a predetermined impurity by an ion implantation method, and the outer edges of the resistance element regions 8, 8,. ing. The distance between the outer edge of the polysilicon film 3 and the outer edges of the resistance element regions 8, 8,... Is set according to the dimensional variation when the polysilicon film 3 is formed by etching. The four resistor element regions 8, 8,... Formed on the one polysilicon film 3 are formed such that the outer edges adjacent to each other have a predetermined distance. The distance between the outer edges is set to a minimum distance between photoresists or a distance at which electrical insulation is ensured. The portions of the polysilicon film 3 other than the resistive element regions 8, 8,. .. Are electrically separated from each other so that each of the resistance element regions 8 functions without being affected by each other.
[0037]
The semiconductor device is manufactured as follows. First, an insulating film 2 such as an oxide film is formed on the surface of the semiconductor substrate 1, and polysilicon is formed on the surface of the insulating film 2 to a thickness of about 200 nm. Thereafter, the polysilicon is selectively etched to form a polysilicon film 3. The polysilicon film 3 is non-doped.
[0038]
A mask material for ion implantation is formed on the polysilicon film 3 using, for example, a photoresist, and a region where the resistance element regions 8, 8,... Of the polysilicon film 3 are formed through openings provided in the mask material. Ion implantation.
[0039]
Thereafter, an oxide film or the like is formed on the semiconductor substrate and the polysilicon film 3 and patterned to form a second insulating film 6, and the resistance element is opened from the surface through the opening of the second insulating film. The electrodes 7 connected to the regions 8, 8 are formed to obtain a semiconductor device as shown in FIGS.
[0040]
The distance between the outer edge of the polysilicon film 3 and the outer edge of the resistance element region 8 is 0.5 μm corresponding to the processing variation at the time of etching the polysilicon, and the position of the photomask at the time of the ion implantation. A value of 1.0 μm or more, which is the sum of 0.5 μm corresponding to the variation in alignment, is set. .. Is set to 0.5 μm, which is the minimum distance between photoresists at the time of ion implantation, as the distance between adjacent outer edges of the four resistance element regions 8, 8,. Thus, a predetermined resistance value can be obtained with high accuracy without being affected by processing variations of the polysilicon film 3 and the like, and the resistance element regions 8, 8,.
[0041]
Here, in the conventional semiconductor device of FIG. 4, since one resistance element is formed by one polysilicon film 73, the distance x + 2y between the adjacent outer edges of the inner portion 78 of the adjacent polysilicon resistance element. Had occurred. Here, similarly to the semiconductor device of the present embodiment, the width y of the outer peripheral portion between the outer edge of the polysilicon film 73 and the outer edge of the inner portion 78 is 1.0 μm, and the width of the adjacent polysilicon films 73 It is assumed that the etching interval between them is 0.5 μm. Then, in the conventional semiconductor device, the distance x + 2y between the outer edges of the adjacent inner portion 78 is 2.5 μm. On the other hand, according to the semiconductor device of the present embodiment, the distance between the adjacent outer edges of the resistance element region 8 can be 0.5 μm. Therefore, integration of the polysilicon resistance element can be achieved as compared with the conventional semiconductor device.
[0042]
In the present embodiment, the polysilicon film 3 is non-doped. However, the polysilicon film 3 may be doped with a conductivity type opposite to a conductivity type of an impurity forming the resistance element region 8. By doping the polysilicon film 3 with an impurity having a conductivity type opposite to that of the resistance element region 8, even if voltages different from each other are applied to the adjacent resistance element regions 8, 8, each resistance is reduced. A depletion layer extending from the element regions 8, 8 to a portion of the polysilicon film 3 interposed between the resistance element regions 8, 8 can be suppressed. Therefore, a short circuit between the adjacent resistance element regions 8, 8 is effectively prevented. Further, since the generation of a depletion layer can be suppressed between the plurality of resistance element regions 8, 8,..., The resistance element regions 8, 8,. It becomes.
[0043]
Further, it is desirable that the sheet resistance of the resistance element region 8 into which the impurity is introduced be 1/100 or less of the sheet resistance of the other portion of the polysilicon film 3. Basically, the resistance of the polysilicon film 3 is hardly affected by processing variations of the polysilicon film 3 if the impedance of the portion other than the resistance element region 8 is high. However, when the sheet resistance of the resistance element region 8 is increased, the sheet resistance of a portion other than the resistance element region 8 and the processing variation are affected. Normally, the resistance value of polysilicon has a variation of about ± 10% between wafers and lots due to a variation in the amount of ion implantation, a variation in polysilicon film thickness, a variation in heat treatment, and the like. Therefore, by setting the sheet resistance of the resistance element region 8 to 1/100 or less of the sheet resistance value of the other part of the polysilicon film 3, the influence of the part other than the resistance element region 8 of the polysilicon film 3 is reduced. It is desirable to reduce it.
[0044]
In the present embodiment, as shown in FIGS. 1A and 1B, in order to generate a resistance ratio of 4: 1 in a circuit included in this semiconductor device, two polysilicons 3 and 3 have 1 .. Are formed. However, if there is no problem with the interference between the resistance element regions, all the resistance element regions 8 are formed in the same polysilicon. , 8,... May be formed, thereby enabling further integration.
[0045]
FIG. 2A is a plan view illustrating a semiconductor device according to a second embodiment of the present invention, and FIG. 2B is a cross-sectional view of FIG. 2A.
[0046]
This semiconductor device includes an NPN transistor as a bipolar transistor on the same base in addition to a resistance element region formed in a polysilicon film as in the first embodiment.
[0047]
As shown in FIG. 2B, the semiconductor device of the second embodiment includes an N-type epitaxial layer 21 formed on a semiconductor substrate 11 and a P-type diffusion layer for electrically separating the N-type epitaxial layer 21. And an insulating film 12 as a base on the N-type epitaxial layer 21 and the P-type diffusion layer 22.
[0048]
The NPN transistor is formed at a boundary between the semiconductor substrate 11 and the N-type epitaxial layer 21 by N ⁺ A mold burying layer 15 is provided. This N ⁺ Base region 16 is formed on mold buried layer 15 with an N-type epitaxial layer 21 therebetween. An emitter 20 is connected to the base region 16 through an opening provided in the insulating film 12. N above ⁺ On the mold buried layer 15, a collector electrode connection region 14 is formed. A collector electrode 19 is connected to the collector electrode connection region 14 via an opening provided in the insulating film 12.
[0049]
.. Are formed in the polysilicon film 13 on the insulating film 12 adjacent to the NPN transistor. The plurality of resistive element regions 18, 18,... Are located inward from the outer edge of the polysilicon 13 by a distance that is not affected by processing variations of the polysilicon film 13, as in the semiconductor device of the first embodiment. The outer edges, which are spaced and adjacent to each other, are separated by a distance corresponding to the minimum spacing of the photoresist during ion implantation.
[0050]
The emitter 20, the collector electrode 19 and the polysilicon film 13 are formed of polysilicon grown in the same step. That is, in the manufacturing process of the semiconductor device of this embodiment, the N-type epitaxial layer 21, the P-type diffusion layer 22, the collector electrode connection region 14, ⁺ After forming the mold buried layer 15 and the base region 16, the insulating film 12 is formed. An opening for the emitter 20 and the collector electrode 19 is formed in the insulating film 12, and polysilicon is formed on the surface of the insulating film 12 and inside the opening. Thereafter, the polysilicon is patterned by a photo-etching process to form a polysilicon film 13 for the resistance element region, a polysilicon film for the emitter 20, and a polysilicon film for the collector electrode 19. That is, a first polysilicon film and a second polysilicon film are formed.
[0051]
Thereafter, impurities are introduced into the polysilicon film 13 by ion implantation to form the resistance element regions 18, 18,....
[0052]
Also, predetermined impurities are respectively introduced into the polysilicon film for the emitter 20 and the polysilicon film for the collector electrode 19 by ion implantation, thereby completing the emitter 20 and the collector electrode 19.
[0053]
In the manufacturing process of the semiconductor device, a polysilicon film forming the resistance element region, a polysilicon film for the emitter 20, and a polysilicon film for the collector electrode 19 are formed in the same process. Silicon is formed by patterning in the same step. Therefore, the semiconductor device of the present embodiment can form the resistance element and the bipolar transistor with relatively few steps.
[0054]
If the impurities introduced into the polysilicon film for the emitter 20 and the polysilicon film for the collector electrode 19 are different from the impurities forming the resistance element region 18, the impurity is added to the method of manufacturing the semiconductor device of the first embodiment. A semiconductor device including a resistance element and a bipolar transistor can be manufactured by adding only one introduction step. Therefore, a highly functional and highly integrated semiconductor device can be manufactured relatively inexpensively.
[0055]
Further, when the impurities introduced into the polysilicon film for the emitter 20 and the polysilicon film for the collector electrode 19 are the same as the impurities forming the resistance element region 18, the method of manufacturing the semiconductor device according to the first embodiment With the same number of steps as above, a semiconductor device including a resistance element and a bipolar transistor can be manufactured. Therefore, a highly functional and highly integrated semiconductor device can be manufactured at lower cost.
[0056]
In the semiconductor device of the present embodiment, an NPN transistor as a bipolar transistor is formed together with the resistance element regions 18, 18,..., But a field effect transistor may be formed instead of the bipolar transistor. In this case, the gate electrode of the field effect transistor can be formed of the same polysilicon as the polysilicon film 13. That is, the same polysilicon is patterned to form a first polysilicon film for forming a resistance element region and a third polysilicon film for forming a gate of a field-effect transistor. Thus, a semiconductor device having a resistance element and a field effect transistor can be manufactured at low cost. In this case, the impurity introduced for forming the resistance element region in the first polysilicon film is the same as the impurity introduced for the third polysilicon film, so that the semiconductor device can be manufactured at lower cost. Can be manufactured.
[0057]
Further, the resistance element, the bipolar transistor, and the field effect transistor may be formed on the same substrate. In this case, the first polysilicon film forming the resistive element region, the emitter of the bipolar transistor, and the gate of the field effect transistor are formed of the same polysilicon, thereby manufacturing a semiconductor device at low cost. be able to. Further, by making the impurity forming the resistance element region, the impurity introduced into the emitter of the bipolar transistor, and the impurity introduced into the gate of the field effect transistor the same, the semiconductor device can be manufactured at lower cost.
[0058]
【The invention's effect】
As is clear from the above, according to the semiconductor device of the present invention, since the first polysilicon film formed on the base includes a plurality of resistance element regions into which impurities are introduced, the resistance element region Can be formed closer to each other than before, so that the degree of integration of the resistance element can be made higher than before. As a result, in this semiconductor device, the area occupied by the resistive element can be reduced as compared with the related art, so that downsizing and unit cost reduction can be realized.
[0059]
Further, according to the semiconductor device of the present invention, the first polysilicon film, the second polysilicon film, and the third polysilicon film formed of the same polysilicon are provided on the base, A plurality of resistive element regions into which impurities are introduced are provided in the polysilicon film, the emitter of the bipolar transistor is formed by the second polysilicon film, and the field effect transistor is formed by the third polysilicon film. Since the gate is formed, the number of manufacturing steps can be reduced by sharing the polysilicon for the resistive element, the bipolar transistor, and the field-effect transistor, and the unit cost can be effectively reduced.
[0060]
Further, according to the method of manufacturing a semiconductor device of the present invention, a step of forming a polysilicon film on a substrate, a step of patterning the polysilicon film to form a first polysilicon film, Forming a mask having an opening inside the outer edge of the plane of the first polysilicon film on the silicon film, and introducing an impurity into the first polysilicon film through the opening of the mask; Therefore, impurities can be introduced into the first polysilicon film into a desired shape in a relatively small number of steps, so that a semiconductor device having a resistive element can be manufactured with little effort and at low cost.
[0061]
Further, according to the method of manufacturing a semiconductor device of the present invention, a step of forming a polysilicon film on a substrate and a step of patterning the polysilicon film to form a first polysilicon film, a second polysilicon film, and a third polysilicon film. Forming a polysilicon film on the first polysilicon film, forming a mask having an opening inside the outer edge of a plane of the first polysilicon film, and forming the mask through the opening of the mask. A step of introducing an impurity into the first polysilicon film and a step of introducing a predetermined impurity into at least one of the second polysilicon film and the third polysilicon film. A resistive element, a bipolar transistor or a field-effect transistor is formed on a substrate with a small amount of work, and as a result, a highly functional and highly integrated semiconductor device can be manufactured at a relatively low cost. It can be granulated.
[0062]
Further, according to the optical pickup device of the present invention, since the above-described semiconductor device is provided, size reduction and cost reduction can be effectively performed.
[0063]
Further, according to the optical communication device of the present invention, since the above-described semiconductor device is provided, size reduction and cost reduction can be effectively performed.
[Brief description of the drawings]
FIG. 1A is a plan view showing a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view of the semiconductor device shown in FIG.
FIG. 2A is a plan view illustrating a semiconductor device according to a second embodiment of the present invention, and FIG. 2B is a cross-sectional view of FIG. 2A.
3 (a) and 3 (b) are process diagrams showing a conventional method for manufacturing a semiconductor device, and FIG. 3 (c) is a cross-sectional view showing a conventional semiconductor device.
FIG. 4 is a plan view showing a conventional semiconductor device.
[Explanation of symbols]
1 semiconductor substrate
2 First insulating film
3 Polysilicon film
6 Second insulating film
7 electrodes
8 Resistance element area
9 Metal wiring

Claims

基体上に形成されたポリシリコン膜中に、不純物が導入されてなる抵抗素子領域を複数個備えることを特徴とする半導体装置。A semiconductor device comprising a plurality of resistance element regions into which impurities are introduced in a polysilicon film formed on a base.

基体上に形成されたポリシリコン膜中に、不純物が導入されてなる抵抗素子領域を複数個備え、
バイポーラトランジスタのエミッタ、または、電界効果トランジスタのゲートのいずれかは、上記ポリシリコン膜と同一のポリシリコン膜で形成されていることを特徴とする半導体装置。In the polysilicon film formed on the base, provided with a plurality of resistance element regions into which impurities are introduced,
A semiconductor device, wherein either the emitter of a bipolar transistor or the gate of a field effect transistor is formed of the same polysilicon film as the polysilicon film.

請求項１に記載の半導体装置において、
上記ポリシリコン膜は、上記導入される不純物の導電型と逆の導電型の不純物が、予めドープされていることを特徴とする半導体装置。The semiconductor device according to claim 1,
A semiconductor device, wherein the polysilicon film is doped in advance with an impurity having a conductivity type opposite to the conductivity type of the impurity to be introduced.

請求項１または２に記載の半導体装置において、
上記ポリシリコン膜を形成するポリシリコンは、堆積時にノンドープであることを特徴とする半導体装置。The semiconductor device according to claim 1, wherein
A semiconductor device, wherein the polysilicon forming the polysilicon film is non-doped at the time of deposition.

請求項２乃至４のいずれか１つに記載の半導体装置において、
上記バイポーラトランジスタのエミッタ、または、電界効果トランジスタのゲートを形成するポシリコン膜のいずれかに、上記抵抗素子領域を形成する不純物と同じ元素の不純物が導入されていることを特徴とする半導体装置。The semiconductor device according to claim 2, wherein
A semiconductor device, wherein an impurity of the same element as that forming the resistance element region is introduced into either the emitter of the bipolar transistor or the polysilicon film forming the gate of the field effect transistor.

請求項１乃至５のいずれか１つに記載の半導体装置において、
上記複数の抵抗素子領域を備えるポリシリコン膜は、上記不純物が導入されていない部分のシート抵抗が、上記不純物が導入された部分のシート抵抗の１００倍以上であることを特徴とする半導体装置。The semiconductor device according to any one of claims 1 to 5,
In the semiconductor device, the polysilicon film including the plurality of resistance element regions has a sheet resistance in a portion where the impurity is not introduced is 100 times or more as large as a sheet resistance in a portion where the impurity is introduced.

基体上にポリシリコンを成膜する工程と、
上記ポリシリコンをパターニングして第１のポリシリコン膜を形成する工程と、
上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクを形成する工程と、
上記マスクの開口を通して、上記第１のポリシリコン膜に不純物を導入する工程と
を有することを特徴とする半導体装置の製造方法。Forming a polysilicon film on the substrate,
Patterning the polysilicon to form a first polysilicon film;
Forming a mask on the first polysilicon film, the mask having an opening inside the outer edge of the plane of the first polysilicon film;
Introducing an impurity into the first polysilicon film through the opening of the mask.

基体上にポリシリコンを成膜する工程と、
上記ポリシリコンをパターニングして、第１のポリシリコン膜、第２のポリシリコン膜および第３のポリシリコン膜を形成する工程と、
上記第１のポリシリコン膜上に、この第１のポリシリコン膜の平面における外縁よりも内側に開口を有するマスクを形成する工程と、
上記マスクの開口を通して、上記第１のポリシリコン膜に不純物を導入する工程と、
上記第２のポリシリコン膜および第３のポリシリコン膜の少なくとも１つに、所定の不純物を導入する工程と
を有することを特徴とする半導体装置の製造方法。Forming a polysilicon film on the substrate,
Patterning the polysilicon to form a first polysilicon film, a second polysilicon film, and a third polysilicon film;
Forming a mask on the first polysilicon film, the mask having an opening inside the outer edge of the plane of the first polysilicon film;
Introducing an impurity into the first polysilicon film through an opening in the mask;
Introducing a predetermined impurity into at least one of the second polysilicon film and the third polysilicon film.

請求項１乃至６のいずれか１つに記載の半導体装置を備える光ピックアップ装置。An optical pickup device comprising the semiconductor device according to claim 1.

請求項１乃至６のいずれか１つに記載の半導体装置を備える光通信装置。An optical communication device comprising the semiconductor device according to claim 1.