JP2004306208A - Mems素子及びのその製造方法 - Google Patents
Mems素子及びのその製造方法 Download PDFInfo
- Publication number
- JP2004306208A JP2004306208A JP2003104325A JP2003104325A JP2004306208A JP 2004306208 A JP2004306208 A JP 2004306208A JP 2003104325 A JP2003104325 A JP 2003104325A JP 2003104325 A JP2003104325 A JP 2003104325A JP 2004306208 A JP2004306208 A JP 2004306208A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- film
- wiring layer
- conductive thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【解決手段】MEMS素子は、基板上に第1の電極26と配線層27が形成され、第1の電極26に対して空隙31を挟んで駆動可能な第2の電極28が配置され、第2の電極28が2層膜で形成され、この2層目の膜が配線層27に接続された構成とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、MEMS素子及びその製造方法に関する。
【0002】
【従来の技術】
微細技術の進展に伴い、いわゆるマイクロマシン(MEMS:Micro Electro Mechanical Systems、超小型電気的・機械的複合体)素子、及びMEMS素子を組み込んだ小型機器が、注目されている。
MEMS素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成され、機械的駆動力を出力する駆動体と、駆動体を制御する半導体集積回路等とを電気的に、更に機械的に結合させた素子である。MEMS素子の基本的な特徴は、機械的構造として構成されている駆動体が素子の一部に組み込まれていることであって、駆動体の駆動は、電極間の静電力、即ちクローン引力等を応用して電気的に行われる。
【0003】
一方、MEMS素子として、nmレベルの中空ギャップを挟んで振動電極を配置してなる微小共振器は、電気・機械変換効率が高いという特徴から、MEMSフィルタやセンサの検出回路など、応用分野が広い。例えば、高周波フィルタとしての利用がミシガン大学を始めとする研究機関から提案されている(非特許文献1参照)。
【0004】
図4Bは、非特許文献1に記載された高周波フィルタを構成するMEMS振動子に適用されるMEMS素子の概略を示す。このMEMS素子1は、半導体基板2上に絶縁膜3を介して固定側電極6とその両側の配線層7が形成され、この第1の電極6に対向して中空ギャップ9を挟んで駆動可能なビーム、所謂駆動側電極8が形成さて成る。駆動側電極8は、両端のアンカー部(支持部)14〔14A,14B〕にて支持されるように、固定側電極6をブリッジ状に跨いで配線層7に接続される。半導体基板上の絶縁膜3としては、例えばシリコン酸化膜4及びシリコン窒化膜5の2層膜が用いられる。このMEMS素子1をMEMS振動子として適用する場合は、固定側電極6が入力電極となり、駆動側電極8が出力電極となる。
【0005】
このMEMS素子1の製造において、中空ギャップ9を形成する工程では、図4Aに示すように、のちにギャップ9となる領域にあらかじめ選択的に除去可能な犠牲層10と呼ばれる領域を形成し、犠牲層10に配線層7に達する接続孔(コンタクト孔)11を形成し、犠牲層10を挟む形で所望の振動電極8を形成する。次に、図5Bに示すように、薬液などで犠牲層10の除去を行ってギャップ9を形成している。即ち、薄膜犠牲層10とLSIとの混載のため、同じ製造プロセスを使うメリットを実現するには、固定側電極(出力)電極6、配線層7及び振動電極8としてポリシリコン、犠牲層10として酸化膜(SiO2)が用いられる。この犠牲層の薄膜化10を高い制御で行うためには、対向する駆動側電極8を縦方向に積層した構造を形成して、犠牲層10を除去する方法が一般的である。
【0006】
【非特許文献1】
C.T.−Nguyen,″Micromechanical components for miniaturized low−power communications(invited plenary),″proceedings,1999 IEEE MTT−S International Microwave Symposium RF MEMS Workshop,June,18,1999,pp.48−77.
【0007】
【発明が解決しようとする課題】
ところで、上述の犠牲層10を薄膜化した場合、図5の製造プロセスに示すような不具合が発生する。この製造プロセスでは、先ず、図5Aに示すように、シリコン基板2上にシリコン酸化膜(SiO2)4を形成して、窒化シリコン膜(SiN)5を形成した後、ポリシリコン膜による固定側電極6及び配線層7を形成する。
【0008】
次に、図4Bに示すように、固定側電極6及び配線層7を含む基板上に、シリコン酸化膜(SiO2)による犠牲層10を形成する。
次に、図4Cに示すように犠牲層10の一部に配線層7に達するように、接続孔11を形成する。
【0009】
次に、後の駆動側電極8と配線層7とのコンタクトを良好にするために接続孔11内の配線層7表面の自然酸化膜汚れを洗浄するために、フッ酸(HF)溶液での洗浄が行われる。しかし、このコンタクト洗浄する目的でフッ酸溶液に浸漬した場合、図5Dに示すように、犠牲層10までエッチングされてしまう。ただし、犠牲層10が厚い場合、コンタクト洗浄する時間を精密に制御することで対処可能ではあるが、特に犠牲層10が被洗浄膜(いわゆる自然酸化膜)の数ナノメートルレベルにまで薄膜化した場合は制御そのものが難しくなっている。
【0010】
本発明は、上述の点に鑑み、中空ギャップ間隔をナノメートルレベルまで超微細化したMEMS素子及びその製造方法を提供するものである。
【0011】
【課題を解決するための手段】
本発明に係るMEMS素子は、基板上に第1の電極と配線層が形成され、第1の電極に対して空隙を挟んで駆動可能な第2の電極が配置され、第2の電極が2層膜で形成され、この2層目の膜が配線層に接続された構成とする。
【0012】
本発明に係るMEMS素子の製造方法は、基板上に犠牲層に対して除去選択性を有する第1の電極と配線層を形成する工程と、第1の電極及び配線層を含む基板上に犠牲層を形成する工程と、犠牲層上に第1の導体薄膜を形成し、第1の導体薄膜及び犠牲層に配線層に達する接続孔を形成する工程と、接続孔内を洗浄する工程と、第1の導体薄膜上に接続孔を介して配線層に電気的に接続するように第2の導体薄膜を形成する工程と、第1及び第2の導体薄膜をパターニングして、第1及び第2の導体薄膜からなる駆動可能な第2の電極を形成する工程と、犠牲層を除去する工程とを有する。
【0013】
本発明に係るMEMS素子においては、駆動可能な第2の電極が2層膜で形成され、2層目の膜が配線層に接続された構成であるので、製造過程で空隙となる領域の犠牲層に接続孔を形成するときに、犠牲層とその上の第2の電極の1層目の膜と共に接続孔を形成することが可能になり、その後の接続孔内の洗浄時に犠牲層の消滅が防止され、第1の電極と第2の電極間の空隙としてナノメートルレベルの超微細間隔が可能になる。
【0014】
本発明に係るMEMS素子の製造方法においては、犠牲層を形成した後、犠牲層上に第2の電極となる第1の導体薄膜を形成し、犠牲層及び第1の導体薄膜に配線層に達する接続孔を形成する工程を有するので、その後の接続孔内の洗浄時に犠牲層を除去することがない。特に、犠牲層をナノメータレベルの膜厚で形成した場合でも、第1の導体薄膜により犠牲層が保護され、接続孔内の洗浄で犠牲層が消失されない。従って、その後の犠牲層の除去により、第1の電極と第2の電極間にナノメータレベルの間隔の空隙(中空ギャップ)が形成される。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0016】
図1は、本発明に係るMEMS素子の一実施の形態を示す。
本実施の形態に係るMEMS素子21は、基板20の同一平面上、即ち基板12の少なくとも絶縁性を有する表面上に、互いに所要の間隔を置いて配置された第1の電極(以下、固定側電極という)26と、固定側電極26を挟む両側に位置する配線層27を形成し、固定側電極26に対して空隙31を挟んで駆動可能な2層膜を構成する第1、第2の導体薄膜29、30からなる第2の電極(いわゆるビーム、以下に駆動側電極という)28を配置して成る。駆動側電極28は、固定側電極26をブリッジ状に跨ぎ、その両端、特に第2の導体薄膜30を配線層27に接続して一体に支持される。第2の導体薄膜30と配線層27との接続部においては、第2の導体薄膜30の一部が空隙31側に入り込むように形成される。
【0017】
基板20は、例えばシリコン(Si)やガリウム砒素(GaAs)などの半導体基板上に絶縁膜を形成した基板、石英基板やガラス基板のような絶縁性基板等が用いられる。本例では、シリコン基板22上にシリコン酸化膜(SiO2)24及びシリコン窒化膜(SiN)25の積層絶縁膜23を形成した基板20が用いられる。固定側電極26及び配線層27は、同じ導電材料で形成し、例えばポリシリコン膜、またはアルミニウム(Al)、タングステン(W)、クロム(Cr)、ニッケル(Ni)等の金属膜にて形成することができる。駆動側電極28も、例えばポリシリコン膜、またはアルミニウム(Al)、タングステン(W)、クロム(Cr)、ニッケル(Ni)等の金属膜にて形成することができる。
本例では、固定側電極26、配線層27、駆動側電極28を構成する第1の導体薄膜29及び第2の導体薄膜30を共に、ポリシリコン膜で形成される。その他、固定側電極26、配線層27、駆動側電極28を構成する第1の導体薄膜29及び第2の導体薄膜30を夫々上記の異なる材料膜で形成することも可能である。あるいは、固定側電極26、配線層27、駆動側電極28を構成する第1の導体薄膜29及び第2の導体薄膜30うちの、任意の層と他の層とを夫々上記の異なる材料膜で形成することも可能である。
【0018】
本実施の形態に係るMEMS素子21によれば、駆動側電極28を第1の導体薄膜28と第2の導体薄膜30による2層膜で形成し、その2層目の導体薄膜30を1層目の導体薄膜29に形成した接続孔を通じて配線層27に接続した構成である。これにより、製造過程で空隙31となる領域の犠牲層に接続孔を形成す4ときに、犠牲層とその上の駆動側電極28の1層目の導体薄膜29と共に接続孔を形成することが可能になり、その後の接続孔内を洗浄した時に犠牲層の消滅を防止することができ、固定側電極26と駆動側電極28の空隙31としてナノメートル(nm)レベルの超微細間隔の空隙を形成することが可能になる。即ち、本実施の形態のMEMS素子21では、より微小構造で且つ高精度のMEMS素子を提供することができる。
【0019】
本実施の形態に係るMEMS素子21は共振器、光変調器、光スイッチ、高周波スイッチ等に適用することができる。この共振器は、高周波フィルタ、中間周波数フィルタ等のMEMSフィルタ、さらにセンサの検出回路などに応用することができる。
【0020】
本実施の形態に係るMEMS素子21を共振器に適用した場合は、固定側電極26が出力電極となり、駆動側電極28が入力電極を兼ねる振動電極となる。この振動電極28には、入力端子より配線層27を通じて高周波信号とDCバイアス電圧を重畳した信号が入力される。出力電極26には出力端子が導出される。この共振器では、振動電極28に目的周波数の高周波信号とDCバイアス電圧が重畳して入力されると、長さで決まる固有振動数を有する振動電極28が、出力電極26との間の生じる静電力で振動する。この振動によって、出力電極26と振動電極28との間の容量の時間変化とDCバイアス電圧に応じた高周波信号出力電極26から出力される。
【0021】
次に、本実施の形態に係るMEMS素子の製造方法の一実施の形態を図2及び図3を参照して説明する。
先ず、図2Aに示すように、表面が絶縁膜を有する基板20を用意する。本例ではシリコン基板22上にシリコン酸化膜24及びシリコン窒化膜25を積層した絶縁膜23を形成してなる基板20を用いる。
次に、図2Bのように固定側電極及び配線層となるべき第1の導電体層、本例ではポリシリコン膜34を形成する。
次に、図2Cに示すように、フォトリソグラフィ技術を用いて第1のポリシリコン膜34を選択的にエッチング除去して固定側電極26及びその両側に位置する配線層29を形成する。
【0022】
次に、図2Dに示すように、固定側電極26、配線層27を含む基板20上に薄膜の犠牲層34、本例では下地のシリコン窒化膜25とポリシリコン膜に対して除去選択性を有する(例えばエッチング特性が異なる)シリコン酸化膜を形成する。犠牲層34の成膜膜厚の制御性は一般に高いので、固定側電極26及び配線層27が形成された基板20の表面凹凸に沿って犠牲層34が形成される。犠牲層34は、例えば減圧CVD(化学気相成長)法により形成する。
【0023】
次に、図3Eに示すように、駆動側電極の一部を構成する1層目の導体薄膜となる第2の導電体層29、本例ではポリシリコン膜を減圧CVD法により形成す。
【0024】
次に、図3Fに示すように、この第2の導電体層29とその下の犠牲層34に対して、配線層27に達する接続孔(コンタクト孔)35を形成する。その後、接続孔35内の汚れ、特に配線層27の表面36の自然酸化膜を洗浄により除去する。本例ではフッ酸溶液により洗浄する。このフッ酸溶液による洗浄時、犠牲層34は表面が第2の導電体層29保護層されているので、消失しない。但し、フッ酸洗浄で接続孔35に臨む犠牲層34が僅かに内方にエッチング除去される。配線層27の表面が洗浄されるため、この後に成膜される第3の導電体層30と配線層27との良好な電気的接続が確保される。
【0025】
次に、図3Gに示すように、駆動側電極の一部を構成する2層目の導体薄膜となる第3の導電体層30、本例ではポリシリコン膜を減圧CVD法で形成する。このとき、第3の導電体層30は接続孔35を通じて下地の配線層27に電気的に接続される。また、第3の導電体層30は配線層27及び第2の導電体層29に電気的に接続されるので、後述する1層目の導体薄膜29及び2層目の導体薄膜30からなる駆動側電極28と配線層27が電気的に接続されることになる。
【0026】
次に、図3Hに示すように、第2及び第3の導電体層29及び30をパターニングして1層目の導体薄膜29と2層目の導体薄膜30からなる駆動側電極28を形成する。次いで、犠牲層34を除去して駆動側電極28と固定側電極26巻に空隙31を形成する。本例ではシリコン酸化膜(SiO2)による犠牲層34をフッ酸溶液により除去する。かくして、目的のMEMS素子21を得る。
【0027】
本実施の形態のMEMS素子の製造方法によれば、犠牲層34を形成した後、犠牲層34上に駆動側電極28の1層目の導体薄膜となる第2の導電体層29を形成し、次いで犠牲層34及び第2の導電体層29に配線層27に達する接続孔35を形成する工程を有するので、その後の接続孔35内のフッ酸洗浄時に犠牲層34を消失することがない。特に、犠牲層34をナノメータレベルの膜厚、例えば10nm程度以下の膜厚で形成した場合でも、第2の導電体層、即ち、フッ酸耐性の高いポリシリコン膜29により犠牲層34が保護され、接続孔35内のフッ酸洗浄で犠牲層34を消失させることはない。従って、駆動側電極28と固定側電極26間にナノメータレベルの間隔の空隙31を有するMEMS素子21を精度良く製造することができる。また、LPCVDなどによる犠牲層成膜時の膜厚制御は比較的高精度であることから、本発明の製造方法により、nmレベルの薄膜であっても犠牲層を安定に形成することができ、信号伝達特性の高いMEMS共振器などのデバイスを安定して製造することができる。
【0028】
上例では、第1の導電体層33、第2の導電体層29及び第3の導電体層30をポリシリコン膜で形成したが、その他、アルミニウム(Al)、タングステン(W)、クロム(Cr)、ニッケル(Ni)等の金属膜にて形成することができる。第1、第2及び第3の導電体層33、29、30は、同じ材料膜で形成すことができ、あるいは夫々異なる材料膜で形成することも可能であり、さらに任意の層と他の層とを夫々上記の異なる材料膜で形成することも可能である。
駆動側電極28を各種の材料膜を選択して形成するときは、駆動側電極28の固有振動数を適宜選定することが可能になる。
【0029】
上述したように、本実施の形態に係るMEMS素子21は、フィルタ、センサの検出回路等に適用されるMEMS共振器や、高周波スイッチや、光スイッチ、光変調器等の光学MEMS素子などに用いることができる。光学MEMS素子に適用する場合は、駆動側電極28の表面の光反射効率を上げるために、駆動側電極28の少なくとも2層目の膜30は金属膜で形成することが好ましい。
【0030】
犠牲層は、シリコン酸化膜以外に、非晶質シリコン、フォトレジスト等を用いることができる。この場合、それに応じて絶縁膜25、電極26,28、配線層27の材料は選択される。非晶質シリコンを除去するエッチャントは、XeF2ガス、フォトレジストを除去するエッチャントはO2プラズマ、を用いることができる。
上例では、犠牲層をシリコン酸化膜として接続孔内の洗浄をフッ酸溶液で行ったが、その他の材料の犠牲層の場合、その犠牲層を除去するエッチャントで洗浄することも可能である。
【0031】
【発明の効果】
本発明に係るMEMS素子によれば、駆動側電極と固定側電極間の空隙間隔を超微細、特にナノメータレベルに設定したMEMS素子を提供することができる。従って、例えば信号伝達特性の高い共振器などのデバイスに適用して好適である。
駆動側電極をポリシリコン膜、その他の金属膜などを選択して形成するときは、例えば共振器に適用した場合、駆動側電極の固有振動数を適宜設定することができる。
【0032】
本発明に係るMEMS素子の製造方法によれば、犠牲層に接続孔を形成し後の接続孔内の洗浄工程で犠牲層の消失を防止することができる。犠牲層成膜時の膜厚制御は比較的高精度であるから、本発明の製法により、ナノメートルレベルの薄膜であっても犠牲層を安定に形成することができる。従って、例えば、信号伝達特性の高いMEMS素子共振器などのデバイスを安定して製造することができる。
駆動側電極をポリシリコン膜、その他の金属膜などを選択して形成するときは、例えば共振器に適用した場合、駆動側電極の固有振動数を適宜設定することができる。
【図面の簡単な説明】
【図1】本発明に係るMEMS素子の一実施の形態を示す断面図である。
【図2】A〜D 本発明に係るMEMS素子の製造方法の一実施の形態を示す工程図(その1)である。
【図3】E〜H 本発明に係るMEMS素子の製造方法の一実施の形態を示す工程図(その2)である。
【図4】A,B 従来のMEMS素子の例を示す構成図である。
【図5】A〜D 従来のMEMS素子の間隔となる製造工程図である。
【符号の説明】
20・・基板、21・・MEMS素子、22・・シリコン基板、23・・絶縁膜、24・・シリコン酸化(SiO2)膜、25・・シリコン窒化(SiN)膜、26・・固定側電極、27・・配線層、28・・駆動側電極、29・・第1の導体薄膜、30・・第2の導体薄膜、31・・空隙、34・・犠牲層、35・・接続孔
Claims (8)
- 基板上に第1の電極と配線層が形成され、
前記第1の電極に対して空隙を挟んで駆動可能な第2の電極が配置され、
前記第2の電極が2層膜で形成され、該2層目の膜が前記配線層に接続されて成る
ことを特徴とするMEMS素子。 - 前記第2の電極の2層膜と前記配線層の3つの層が、共に同じ材料か、又はそのうちの少なくとも1層と他の層が異なる材料で形成されて成る
ことを特徴とする請求項1記載のMEMS素子。 - 前記第2の電極の2層膜と前記配線層がポリシリコン膜で形成されて成る
ことを特徴とする請求項1記載のMEMS素子。 - 基板上に犠牲層に対して除去選択性を有する第1の電極と配線層を形成する工程と、
前記第1の電極及び配線層を含む前記基板上に犠牲層を形成する工程と、
前記犠牲層上に第1の導体薄膜を形成し、前記第1の導体薄膜及び犠牲層に前記配線層に達する接続孔を形成する工程と、
前記接続孔内を洗浄する工程と、
前記第1の導体薄膜上に、前記接続孔を介して前記配線層に電気的に接続するように第2の導体薄膜を形成する工程と、
前記第1及び第2の導体薄膜をパターニングして、前記第1及び第2の導体薄膜からなる駆動可能な第2の電極を形成する工程と、
前記犠牲層を除去する工程とを有する
ことを特徴とするMEMS素子の製造方法。 - 前記接続孔内を前記犠牲層を除去するエッチャントで洗浄する
ことを特徴とする請求項4記載のMEMS素子の製造方法。 - 前記犠牲層がシリコン酸化膜である
ことを特徴とする請求項4記載のMEMS素子の製造方法。 - 前記第1の電極及び配線層と、前記第1の導体薄膜と、前記第2の導体薄膜とを、共に同じ導電材料あるいは3つの層のうちの1層が他の層と異なる導電材料で形成する
ことを特徴とする請求項4記載のMEMS素子の製造方法。 - 前記第1の電極及び配線層と、前記第1の導体薄膜と、前記第2の導体薄膜とを、ポリシリコン膜で形成する
ことを特徴とする請求項4記載のMEMS素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104325A JP4314867B2 (ja) | 2003-04-08 | 2003-04-08 | Mems素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104325A JP4314867B2 (ja) | 2003-04-08 | 2003-04-08 | Mems素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004306208A true JP2004306208A (ja) | 2004-11-04 |
JP4314867B2 JP4314867B2 (ja) | 2009-08-19 |
Family
ID=33467186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003104325A Expired - Fee Related JP4314867B2 (ja) | 2003-04-08 | 2003-04-08 | Mems素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4314867B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2006928A2 (en) | 2007-06-22 | 2008-12-24 | Funai Electric Co., Ltd. | Switching element |
JP2010080734A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法およびメモリアレイ |
JP2010080735A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ |
US8093518B2 (en) | 2005-09-27 | 2012-01-10 | National Institute Of Advanced Industrial Science And Technology | Switching element relying on nanogap electrodes |
KR101363533B1 (ko) | 2005-11-28 | 2014-02-14 | 소니 주식회사 | 미소 전기 기계 디바이스 |
CN113184798A (zh) * | 2021-03-03 | 2021-07-30 | 浙江水利水电学院 | 一种可变mems微波滤波器及其制备方法 |
-
2003
- 2003-04-08 JP JP2003104325A patent/JP4314867B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8093518B2 (en) | 2005-09-27 | 2012-01-10 | National Institute Of Advanced Industrial Science And Technology | Switching element relying on nanogap electrodes |
KR101363533B1 (ko) | 2005-11-28 | 2014-02-14 | 소니 주식회사 | 미소 전기 기계 디바이스 |
EP2006928A2 (en) | 2007-06-22 | 2008-12-24 | Funai Electric Co., Ltd. | Switching element |
US8395185B2 (en) | 2007-06-22 | 2013-03-12 | Funai Electric Advanced Applied Technology Research Institute Inc. | Switching element |
JP2010080734A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法およびメモリアレイ |
JP2010080735A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ |
CN113184798A (zh) * | 2021-03-03 | 2021-07-30 | 浙江水利水电学院 | 一种可变mems微波滤波器及其制备方法 |
CN113184798B (zh) * | 2021-03-03 | 2024-05-31 | 浙江水利水电学院 | 一种可变mems微波滤波器 |
Also Published As
Publication number | Publication date |
---|---|
JP4314867B2 (ja) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6808954B2 (en) | Vacuum-cavity MEMS resonator | |
US8975104B2 (en) | Low temperature ceramic Microelectromechanical structures | |
US7056757B2 (en) | Methods of forming oxide masks with submicron openings and microstructures formed thereby | |
JP4142919B2 (ja) | 光スキャナおよびその製造方法 | |
JP2007159389A (ja) | 圧電型rf―mems素子及びその製造方法 | |
JP2007184931A (ja) | 真空封入単結晶シリコン・デバイス | |
JP2007005909A (ja) | 電気機械信号選択素子、その製造方法およびそれを用いた電気機器 | |
WO2004088840A1 (ja) | 圧電薄膜デバイス及びその製造方法 | |
JP5711913B2 (ja) | ディスク型mems振動子 | |
JP4314867B2 (ja) | Mems素子の製造方法 | |
JP2004243462A (ja) | Mems素子 | |
KR101127167B1 (ko) | 마이크로머신의 제조방법 | |
JP4341288B2 (ja) | Mems型共振器及びその製造方法、並びにフィルタ | |
US20070001267A1 (en) | Methods of forming oxide masks with submicron openings and microstructures formed thereby | |
WO2004050545A1 (ja) | マイクロマシンおよびその製造方法 | |
JP2005193336A (ja) | Mems素子とその製造方法 | |
US20100327993A1 (en) | Micro mechanical resonator | |
JP2004130396A (ja) | マイクロマシン | |
JP5290911B2 (ja) | 微小共振子およびその製造方法 | |
JP2009226497A (ja) | マイクロマシン装置及びマイクロマシン装置の製造方法 | |
JP2004001140A (ja) | 中空構造体の製造方法、及びmems素子の製造方法 | |
JP2004276200A (ja) | マイクロ構造体およびその製造方法 | |
JP4177672B2 (ja) | マイクロデバイス | |
JP5679058B2 (ja) | 電子デバイスとその製造方法、及び電子デバイスの駆動方法 | |
JP2005057329A (ja) | 薄膜振動装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |