JP2004303987A - ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置 - Google Patents
ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置 Download PDFInfo
- Publication number
- JP2004303987A JP2004303987A JP2003095962A JP2003095962A JP2004303987A JP 2004303987 A JP2004303987 A JP 2004303987A JP 2003095962 A JP2003095962 A JP 2003095962A JP 2003095962 A JP2003095962 A JP 2003095962A JP 2004303987 A JP2004303987 A JP 2004303987A
- Authority
- JP
- Japan
- Prior art keywords
- area
- semiconductor
- wafer
- map
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】自動的に適正なウェハマップ傾向を検出するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置を提供する。
【解決手段】欠陥検査装置等の検査モードに応じて半導体ウェハの異常箇所を特定する位置情報を取得する(S1)。一方、処理S2に示すように、マップ処理工程によって、半導体ウェハの面上が情報処理上の区域に分割され、これが、欠陥検査装置にて得られた異常箇所の情報に重ねられる。演算処理工程は、処理S2での各区域で、処理S1での位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する。基準値内とそれ以外を分けて識別できるよう表示する。異常区域情報取得工程では、基準値を超えていると判定される区域、この区域に隣り合う区域をそれぞれ異常傾向ありとして識別用の表示制御がなされる(処理S5)。
【選択図】 図1
【解決手段】欠陥検査装置等の検査モードに応じて半導体ウェハの異常箇所を特定する位置情報を取得する(S1)。一方、処理S2に示すように、マップ処理工程によって、半導体ウェハの面上が情報処理上の区域に分割され、これが、欠陥検査装置にて得られた異常箇所の情報に重ねられる。演算処理工程は、処理S2での各区域で、処理S1での位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する。基準値内とそれ以外を分けて識別できるよう表示する。異常区域情報取得工程では、基準値を超えていると判定される区域、この区域に隣り合う区域をそれぞれ異常傾向ありとして識別用の表示制御がなされる(処理S5)。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置製造に係り、特に、半導体ウェハにおける不具合、パターン欠陥や異物の付着などの異常をウェハマップ傾向として判定、認識するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置に関する。
【0002】
【従来の技術】
半導体ウェハ(以下、ウェハともいう)は、LSI製造に必要な集積回路のパターンを例えば縮小投影露光によって繰り返し形成する。すなわち、所定のレチクルがセットされた縮小投影露光装置が、ウェハ上の被投影領域を次々と移動させながら繰り返しパターンを露光する。これにより、ウェハ内に所定個数分の集積回路チップ領域を取得する。スクライブライン領域内には、露光すべき複数種類のパターンが合わせ込まれる。その間、成膜工程やエッチング工程、洗浄工程等様々な処理工程の実施を経てチップ製品を完成させる。
【0003】
LSIの多機能化に伴い、チップ製品は大規模集積化、デザインルールの縮小化が常に要求される。そして、ロジック製品やメモリ製品等、ある用途に応じたチップ製品をその時のデザインルールで半導体ウェハ一枚からなるべく多数確保する必要がある。かつ、各々性能を均一化し高歩留まりで量産化しなければならない。
【0004】
LSI製造のプロセスにおける最適化条件の模索やプロセスコントロールに影響してウェハ内の欠陥は増減する。露光パターンの不具合に起因するパターン欠陥やパーティクル発生によるウェハ上への異物付着の検査は、一般には比較検査で達成される。すなわち、隣り合う集積回路チップ領域の同一パターン領域の画像を取り込んで比較検査する。その結果は、例えばウェハマップにて異常箇所の座標位置がプロット表示される。ウェハマップは、オペレータ等が実見し、異常箇所の集中部分、散在度合い、その他偏りや傾向等を判定する。これにより、今後のプロセスコントロールや製造ラインの改善、検査レシピの変更等に反映させる。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のウェハマップは、判定を下すオペレータ等のスキルが左右し、判定者間でばらつきが生じる。これにより、半導体製造に関する適切な処置が十分に行なわれない恐れがある。
本発明は、上記のような事情を考慮してなされたもので、自動的に適正なウェハマップ傾向を検出するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明に係るウェハマップ自動判定制御方法は、半導体ウェハの異常箇所を特定する位置情報を取得する第1情報取得工程と、前記半導体ウェハの面上を情報処理上の区域に分割するマップ処理工程と、前記区域それぞれにおいて前記位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する演算処理工程と、前記区域のうち前記基準値を超える第1区域、前記第1区域に隣り合う第2区域をそれぞれ記憶する第2情報取得工程と、少なくとも前記第1区域及び第2区域を認識可能なように表示する表示工程と、を含むことを特徴とする。
【0007】
上記本発明に係るウェハマップ自動判定制御方法によれば、半導体ウェハのマップは、第1情報取得工程とは別に、マップ処理工程により所定の区域毎に分けられる。演算処理工程によって、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされる。しかも、第2情報取得工程によって、同一傾向内にある領域を自動判定する。
【0008】
なお、上記本発明に係るウェハマップ自動判定制御方法において、好ましい実施態様として次のような特徴をあげる。
前記マップ処理工程は、所定面積単位のメッシュ状のマップシートを前記半導体ウェハの面上に被せるように前記区域を対応させることを特徴とする。
前記区域の大きさは設定変更可能であることを特徴とする。
前記基準値は設定変更可能であることを特徴とする。
前記第2情報取得工程は、前記第1区域の上下左右に存在する区域を第2区域とすることを特徴とする。
前記第2情報取得工程による前記第1区域、前記第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させることを特徴とする。
【0009】
本発明に係る半導体検査装置は、上記いずれかに記載の特徴を有するウェハマップ自動判定制御方法を利用することを特徴としている。検査異常箇所におけるマップ傾向について判定が容易になる。
【0010】
本発明に係る半導体検査装置は、半導体ウェハの異常箇所を特定する位置情報を取得する検査機構と、前記半導体ウェハの面上を情報処理上の区域に分割し、前記区域それぞれにおいて前記位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する演算制御機構と、前記区域のうち前記基準値を超える第1区域、前記第1区域に隣り合う第2区域をそれぞれ情報記憶する記憶部と、少なくとも前記第1区域及び第2区域を認識可能なように表示する表示部と、を含むことを特徴とする。
【0011】
上記本発明に係る半導体検査装置によれば、半導体ウェハのマップは、検査機構とは別に、所定の区域毎に分けられ、演算制御機構によって処理される。すなわち、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされ、同一傾向内にある領域と共に情報(第1区域及び第2区域)が記憶部に格納される。これにより、表示部でウェハマップ傾向が容易に確認できる。
【0012】
上記本発明に係る半導体検査装置において、前記表示部は、前記検査機構による位置情報に基づいた異常箇所をも表示可能であることを特徴とする。実際の異常箇所のマップを参考に表示することも有用である。
【0013】
上記本発明に係る半導体検査装置において、前記記憶部における前記第1区域、前記第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させる判定制御部を具備し、前記表示部に前記ウェハマップ傾向を自動判定表示することを特徴とする。
【0014】
本発明の半導体製造装置は、上記いずれかに記載のウェハマップ自動判定制御方法を利用することを特徴としている。
本発明の半導体装置は、上記いずれかに記載のウェハマップ自動判定制御方法を利用することを特徴としている。
また、本発明の半導体装置は、上記いずれかに記載の半導体検査装置を利用することを特徴としている。
上記により、扱い易く、信頼性の高い半導体製造装置が提供でき、高信頼性の半導体装置の量産に寄与する。
【0015】
【発明の実施の形態】
図1は、本発明の一実施形態に係るウェハマップ自動判定制御方法を示す流れ図である。また、図2は、本発明に係るウェハマップ自動判定制御方法を採用したウェハマップを示す平面図である。このようなウェハマップ自動判定制御方法は、半導体ウェハに複数の集積回路チップ領域がスクライブライン領域を隔てて形成されるよう、所定のマスクパターンを繰り返し露光するプロセスを含む半導体装置の製造途中で用いられる。
【0016】
図1において、処理S1に示すように、欠陥検査装置等の検査モードに応じて半導体ウェハの異常箇所を特定する位置情報を取得する。例えば、隣り合う2つのチップ領域間で同じ領域の所定パターンどうしを比較検査する。これにより、ウェハ面内の異常箇所の位置情報を取得する。一方、処理S2に示すように、マップ処理工程によって、半導体ウェハの面上が情報処理上の区域に分割される。例えば、所定面積単位(1mm角)のメッシュ状のマップシートを半導体ウェハの面上に被せるように上記区域を対応させる(図2参照)。これにより、欠陥検査装置にて得られた異常箇所の情報に重ねる。一つの区域には予め許容できる異常箇所の密度または個数に関係する基準値が設定される。なお、上記メッシュ状の区域(区画)の大きさや基準値は任意に設定変更可能である。
【0017】
次に、処理S3のように、演算処理工程がなされる。演算処理工程は、上記処理S2での区域それぞれにおいて、上記処理S1での位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する。基準値を超えていないと判定される区域には色分けなど第1の識別用の表示制御がなされる(処理S5)。一方、処理S4に示すように、異常区域情報取得工程では、基準値を超えていると判定される第1異常区域はデータ保持され、情報処理によりさらに、第1異常区域に上下左右に隣り合う区域をそれぞれ異常傾向ありの第2異常区域としてデータ保持される。第1異常区域及び第2異常区域に対し、それぞれ色分けなど第2及び第3の識別用の表示制御がなされる(処理S5)。
【0018】
すなわち、処理S5では、異常のない区域、第1異常区域、及び第1異常区域に隣り合う第2異常区域がメッシュ区画毎にそれぞれ色分け表示されることが好ましい(図2参照)。また、実際の異常箇所のプロット表示が重ねて表示されるようにしてもよい。
【0019】
上記実施形態のウェハマップ自動判定制御方法によれば、半導体ウェハのマップは、欠陥検査装置等で取得した異常箇所の位置情報とは別に、マップ処理工程により所定の区域毎に分けられる。演算処理工程によって、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされる。しかも、異常区域情報取得工程によって、同一傾向内にある領域を自動判定する。これにより、オペレータ間で判定のばらつきはなくなり、より適正となる。このようなウェハマップ自動判定制御方法が組み込まれた半導体製造装置は、扱い易く、信頼性が向上し、高信頼性の半導体装置の量産に寄与する。
【0020】
図3は、本発明の一実施形態に係る半導体検査装置の要部構成を示すブロック図である。半導体ウェハ10は、半導体プロセス製造途中のものを含み、図示しないスクライブラインを隔ててチップ領域の所定パターンが繰り返し配置されている。ステージ11は半導体ウェハ10が水平に載置されX,Y方向に移動可能である。これにより、半導体ウェハ10上で検査箇所を移動させる。
【0021】
半導体ウェハの異常箇所を特定する位置情報を取得する検査機構INSが設けられている。検査機構INSは、制御部12、画像データ取得機構13、画像データ処理部14、メモリ部15、演算処理部16、出力制御部17を含む。画像データ取得機構13は、例えばカメラによりウェハ10上の検査対象領域の画像を取得する。画像データ処理部14にて信号処理された画像データはメモリ部16に蓄積される。演算処理部16は、画像データ中の比較検査すべき画像データについて比較して、異なるデータを検出し欠陥データとして位置情報を取得する。出力制御部17は少なくとも上記欠陥データに関する検査結果の出力を制御する。
【0022】
演算制御機構20は、半導体ウェハ10の面上を情報処理上の区域に分割し、区域それぞれにおいて、上記検査機構INSでの位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する。上記区域のうち基準値を超える第1区域、この第1区域に隣り合う上下左右の第2区域をそれぞれ情報記憶するメモリ21が設けられている。この第1区域及び第2区域の情報は出力制御部17を介して表示部21に伝達され、認識可能なように表示される。
【0023】
図4は、本発明の他の実施形態に係る半導体検査装置の要部構成を示すブロック図である。図3に比べて判定制御部22が付加されている。その他の構成は図3と同様であり同一の符号を付す。表示部21は、検査機構INSによる位置情報に基づいた異常箇所をも表示可能である。さらに、メモリ部21における第1区域、第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させる判定制御部22が設けられている。表示部21にウェハマップ傾向を自動判定表示する際に便利である。
【0024】
以上説明したように、本発明によれば、半導体ウェハのマップは、通常の欠陥検査から異常個所の位置情報が得られる第1の情報取得工程とは別に、マップ処理工程により所定の区域毎に分けられる。演算処理工程によって、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされる。しかも、同一傾向内にある領域を自動判定する。このようなウェハマップ自動判定制御方法を適当な半導体製造装置に組み込めば、扱い易く、処理効率の向上が期待できる。この結果、自動的に適正なウェハマップ傾向を検出するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置を提供することができる。
【図面の簡単な説明】
【図1】一実施形態に係るウェハマップ自動判定制御方法を示す流れ図。
【図2】本発明に係るウェハマップを示す平面図。
【図3】一実施形態に係る半導体検査装置の要部構成を示すブロック図。
【図4】他の実施形態に係る半導体検査装置の要部構成のブロック図。
【符号の説明】
S1〜S5…各処理ステップ、INS…検査機構、10…半導体ウェハ、11…ステージ、12…制御部、13…画像データ取得機構、14…画像データ処理部、15,21…メモリ部、16…演算処理部、17…出力制御部、20……演算制御機構、21…表示部、22…判定制御部。
【発明の属する技術分野】
本発明は半導体装置製造に係り、特に、半導体ウェハにおける不具合、パターン欠陥や異物の付着などの異常をウェハマップ傾向として判定、認識するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置に関する。
【0002】
【従来の技術】
半導体ウェハ(以下、ウェハともいう)は、LSI製造に必要な集積回路のパターンを例えば縮小投影露光によって繰り返し形成する。すなわち、所定のレチクルがセットされた縮小投影露光装置が、ウェハ上の被投影領域を次々と移動させながら繰り返しパターンを露光する。これにより、ウェハ内に所定個数分の集積回路チップ領域を取得する。スクライブライン領域内には、露光すべき複数種類のパターンが合わせ込まれる。その間、成膜工程やエッチング工程、洗浄工程等様々な処理工程の実施を経てチップ製品を完成させる。
【0003】
LSIの多機能化に伴い、チップ製品は大規模集積化、デザインルールの縮小化が常に要求される。そして、ロジック製品やメモリ製品等、ある用途に応じたチップ製品をその時のデザインルールで半導体ウェハ一枚からなるべく多数確保する必要がある。かつ、各々性能を均一化し高歩留まりで量産化しなければならない。
【0004】
LSI製造のプロセスにおける最適化条件の模索やプロセスコントロールに影響してウェハ内の欠陥は増減する。露光パターンの不具合に起因するパターン欠陥やパーティクル発生によるウェハ上への異物付着の検査は、一般には比較検査で達成される。すなわち、隣り合う集積回路チップ領域の同一パターン領域の画像を取り込んで比較検査する。その結果は、例えばウェハマップにて異常箇所の座標位置がプロット表示される。ウェハマップは、オペレータ等が実見し、異常箇所の集中部分、散在度合い、その他偏りや傾向等を判定する。これにより、今後のプロセスコントロールや製造ラインの改善、検査レシピの変更等に反映させる。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のウェハマップは、判定を下すオペレータ等のスキルが左右し、判定者間でばらつきが生じる。これにより、半導体製造に関する適切な処置が十分に行なわれない恐れがある。
本発明は、上記のような事情を考慮してなされたもので、自動的に適正なウェハマップ傾向を検出するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明に係るウェハマップ自動判定制御方法は、半導体ウェハの異常箇所を特定する位置情報を取得する第1情報取得工程と、前記半導体ウェハの面上を情報処理上の区域に分割するマップ処理工程と、前記区域それぞれにおいて前記位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する演算処理工程と、前記区域のうち前記基準値を超える第1区域、前記第1区域に隣り合う第2区域をそれぞれ記憶する第2情報取得工程と、少なくとも前記第1区域及び第2区域を認識可能なように表示する表示工程と、を含むことを特徴とする。
【0007】
上記本発明に係るウェハマップ自動判定制御方法によれば、半導体ウェハのマップは、第1情報取得工程とは別に、マップ処理工程により所定の区域毎に分けられる。演算処理工程によって、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされる。しかも、第2情報取得工程によって、同一傾向内にある領域を自動判定する。
【0008】
なお、上記本発明に係るウェハマップ自動判定制御方法において、好ましい実施態様として次のような特徴をあげる。
前記マップ処理工程は、所定面積単位のメッシュ状のマップシートを前記半導体ウェハの面上に被せるように前記区域を対応させることを特徴とする。
前記区域の大きさは設定変更可能であることを特徴とする。
前記基準値は設定変更可能であることを特徴とする。
前記第2情報取得工程は、前記第1区域の上下左右に存在する区域を第2区域とすることを特徴とする。
前記第2情報取得工程による前記第1区域、前記第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させることを特徴とする。
【0009】
本発明に係る半導体検査装置は、上記いずれかに記載の特徴を有するウェハマップ自動判定制御方法を利用することを特徴としている。検査異常箇所におけるマップ傾向について判定が容易になる。
【0010】
本発明に係る半導体検査装置は、半導体ウェハの異常箇所を特定する位置情報を取得する検査機構と、前記半導体ウェハの面上を情報処理上の区域に分割し、前記区域それぞれにおいて前記位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する演算制御機構と、前記区域のうち前記基準値を超える第1区域、前記第1区域に隣り合う第2区域をそれぞれ情報記憶する記憶部と、少なくとも前記第1区域及び第2区域を認識可能なように表示する表示部と、を含むことを特徴とする。
【0011】
上記本発明に係る半導体検査装置によれば、半導体ウェハのマップは、検査機構とは別に、所定の区域毎に分けられ、演算制御機構によって処理される。すなわち、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされ、同一傾向内にある領域と共に情報(第1区域及び第2区域)が記憶部に格納される。これにより、表示部でウェハマップ傾向が容易に確認できる。
【0012】
上記本発明に係る半導体検査装置において、前記表示部は、前記検査機構による位置情報に基づいた異常箇所をも表示可能であることを特徴とする。実際の異常箇所のマップを参考に表示することも有用である。
【0013】
上記本発明に係る半導体検査装置において、前記記憶部における前記第1区域、前記第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させる判定制御部を具備し、前記表示部に前記ウェハマップ傾向を自動判定表示することを特徴とする。
【0014】
本発明の半導体製造装置は、上記いずれかに記載のウェハマップ自動判定制御方法を利用することを特徴としている。
本発明の半導体装置は、上記いずれかに記載のウェハマップ自動判定制御方法を利用することを特徴としている。
また、本発明の半導体装置は、上記いずれかに記載の半導体検査装置を利用することを特徴としている。
上記により、扱い易く、信頼性の高い半導体製造装置が提供でき、高信頼性の半導体装置の量産に寄与する。
【0015】
【発明の実施の形態】
図1は、本発明の一実施形態に係るウェハマップ自動判定制御方法を示す流れ図である。また、図2は、本発明に係るウェハマップ自動判定制御方法を採用したウェハマップを示す平面図である。このようなウェハマップ自動判定制御方法は、半導体ウェハに複数の集積回路チップ領域がスクライブライン領域を隔てて形成されるよう、所定のマスクパターンを繰り返し露光するプロセスを含む半導体装置の製造途中で用いられる。
【0016】
図1において、処理S1に示すように、欠陥検査装置等の検査モードに応じて半導体ウェハの異常箇所を特定する位置情報を取得する。例えば、隣り合う2つのチップ領域間で同じ領域の所定パターンどうしを比較検査する。これにより、ウェハ面内の異常箇所の位置情報を取得する。一方、処理S2に示すように、マップ処理工程によって、半導体ウェハの面上が情報処理上の区域に分割される。例えば、所定面積単位(1mm角)のメッシュ状のマップシートを半導体ウェハの面上に被せるように上記区域を対応させる(図2参照)。これにより、欠陥検査装置にて得られた異常箇所の情報に重ねる。一つの区域には予め許容できる異常箇所の密度または個数に関係する基準値が設定される。なお、上記メッシュ状の区域(区画)の大きさや基準値は任意に設定変更可能である。
【0017】
次に、処理S3のように、演算処理工程がなされる。演算処理工程は、上記処理S2での区域それぞれにおいて、上記処理S1での位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する。基準値を超えていないと判定される区域には色分けなど第1の識別用の表示制御がなされる(処理S5)。一方、処理S4に示すように、異常区域情報取得工程では、基準値を超えていると判定される第1異常区域はデータ保持され、情報処理によりさらに、第1異常区域に上下左右に隣り合う区域をそれぞれ異常傾向ありの第2異常区域としてデータ保持される。第1異常区域及び第2異常区域に対し、それぞれ色分けなど第2及び第3の識別用の表示制御がなされる(処理S5)。
【0018】
すなわち、処理S5では、異常のない区域、第1異常区域、及び第1異常区域に隣り合う第2異常区域がメッシュ区画毎にそれぞれ色分け表示されることが好ましい(図2参照)。また、実際の異常箇所のプロット表示が重ねて表示されるようにしてもよい。
【0019】
上記実施形態のウェハマップ自動判定制御方法によれば、半導体ウェハのマップは、欠陥検査装置等で取得した異常箇所の位置情報とは別に、マップ処理工程により所定の区域毎に分けられる。演算処理工程によって、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされる。しかも、異常区域情報取得工程によって、同一傾向内にある領域を自動判定する。これにより、オペレータ間で判定のばらつきはなくなり、より適正となる。このようなウェハマップ自動判定制御方法が組み込まれた半導体製造装置は、扱い易く、信頼性が向上し、高信頼性の半導体装置の量産に寄与する。
【0020】
図3は、本発明の一実施形態に係る半導体検査装置の要部構成を示すブロック図である。半導体ウェハ10は、半導体プロセス製造途中のものを含み、図示しないスクライブラインを隔ててチップ領域の所定パターンが繰り返し配置されている。ステージ11は半導体ウェハ10が水平に載置されX,Y方向に移動可能である。これにより、半導体ウェハ10上で検査箇所を移動させる。
【0021】
半導体ウェハの異常箇所を特定する位置情報を取得する検査機構INSが設けられている。検査機構INSは、制御部12、画像データ取得機構13、画像データ処理部14、メモリ部15、演算処理部16、出力制御部17を含む。画像データ取得機構13は、例えばカメラによりウェハ10上の検査対象領域の画像を取得する。画像データ処理部14にて信号処理された画像データはメモリ部16に蓄積される。演算処理部16は、画像データ中の比較検査すべき画像データについて比較して、異なるデータを検出し欠陥データとして位置情報を取得する。出力制御部17は少なくとも上記欠陥データに関する検査結果の出力を制御する。
【0022】
演算制御機構20は、半導体ウェハ10の面上を情報処理上の区域に分割し、区域それぞれにおいて、上記検査機構INSでの位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する。上記区域のうち基準値を超える第1区域、この第1区域に隣り合う上下左右の第2区域をそれぞれ情報記憶するメモリ21が設けられている。この第1区域及び第2区域の情報は出力制御部17を介して表示部21に伝達され、認識可能なように表示される。
【0023】
図4は、本発明の他の実施形態に係る半導体検査装置の要部構成を示すブロック図である。図3に比べて判定制御部22が付加されている。その他の構成は図3と同様であり同一の符号を付す。表示部21は、検査機構INSによる位置情報に基づいた異常箇所をも表示可能である。さらに、メモリ部21における第1区域、第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させる判定制御部22が設けられている。表示部21にウェハマップ傾向を自動判定表示する際に便利である。
【0024】
以上説明したように、本発明によれば、半導体ウェハのマップは、通常の欠陥検査から異常個所の位置情報が得られる第1の情報取得工程とは別に、マップ処理工程により所定の区域毎に分けられる。演算処理工程によって、それぞれの区域における異常箇所の密度または個数に応じて決められた判定が自動的になされる。しかも、同一傾向内にある領域を自動判定する。このようなウェハマップ自動判定制御方法を適当な半導体製造装置に組み込めば、扱い易く、処理効率の向上が期待できる。この結果、自動的に適正なウェハマップ傾向を検出するウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置を提供することができる。
【図面の簡単な説明】
【図1】一実施形態に係るウェハマップ自動判定制御方法を示す流れ図。
【図2】本発明に係るウェハマップを示す平面図。
【図3】一実施形態に係る半導体検査装置の要部構成を示すブロック図。
【図4】他の実施形態に係る半導体検査装置の要部構成のブロック図。
【符号の説明】
S1〜S5…各処理ステップ、INS…検査機構、10…半導体ウェハ、11…ステージ、12…制御部、13…画像データ取得機構、14…画像データ処理部、15,21…メモリ部、16…演算処理部、17…出力制御部、20……演算制御機構、21…表示部、22…判定制御部。
Claims (12)
- 半導体ウェハの異常箇所を特定する位置情報を取得する第1情報取得工程と、
前記半導体ウェハの面上を情報処理上の区域に分割するマップ処理工程と、
前記区域それぞれにおいて前記位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する演算処理工程と、
前記区域のうち前記基準値を超える第1区域、前記第1区域に隣り合う第2区域をそれぞれ記憶する第2情報取得工程と、
少なくとも前記第1区域及び第2区域を認識可能なように表示する表示工程と、
を含むことを特徴とするウェハマップ自動判定制御方法。 - 前記マップ処理工程は、所定面積単位のメッシュ状のマップシートを前記半導体ウェハの面上に被せるように前記区域を対応させることを特徴とする請求項1記載のウェハマップ自動判定制御方法。
- 前記区域の大きさは設定変更可能であることを特徴とする請求項1または2記載のウェハマップ自動判定制御方法。
- 前記基準値は設定変更可能であることを特徴とする請求項1〜3いずれか一つに記載のウェハマップ自動判定制御方法。
- 前記第2情報取得工程は、前記第1区域の上下左右に存在する区域を前記第2区域とすることを特徴とする請求項1〜4いずれか一つに記載のウェハマップ自動判定制御方法。
- 前記第2情報取得工程による前記第1区域、前記第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させることを特徴とする請求項1〜5いずれか一つに記載のウェハマップ自動判定制御方法。
- 半導体ウェハの異常箇所を特定する位置情報を取得する検査機構と、
前記半導体ウェハの面上を情報処理上の区域に分割し、前記区域それぞれにおいて前記位置情報に基づいた異常箇所の密度または個数が予め設定された基準値を超えるか否かを判定する演算制御機構と、
前記区域のうち前記基準値を超える第1区域、前記第1区域に隣り合う第2区域をそれぞれ情報記憶する記憶部と、
少なくとも前記第1区域及び第2区域を認識可能なように表示する表示部と、を含むことを特徴とする半導体検査装置。 - 前記表示部は、前記検査機構による位置情報に基づいた異常箇所をも表示可能であることを特徴とする請求項7記載の半導体検査装置。
- 前記記憶部における前記第1区域、前記第2区域のいずれかの数または総数をウェハマップ傾向の評価と関係させる判定制御部を具備し、前記表示部に前記ウェハマップ傾向を自動判定表示することを特徴とする請求項7または8記載の半導体検査装置。
- 前記請求項1〜6いずれかに記載のウェハマップ自動判定制御方法を利用することを特徴とした半導体製造装置。
- 前記請求項1〜6いずれかに記載のウェハマップ自動判定制御方法を利用して形成されたことを特徴とする半導体装置。
- 前記請求項7〜9いずれかに記載の半導体検査装置を利用して形成されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003095962A JP2004303987A (ja) | 2003-03-31 | 2003-03-31 | ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003095962A JP2004303987A (ja) | 2003-03-31 | 2003-03-31 | ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004303987A true JP2004303987A (ja) | 2004-10-28 |
Family
ID=33408164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003095962A Withdrawn JP2004303987A (ja) | 2003-03-31 | 2003-03-31 | ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004303987A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012045563A (ja) * | 2010-08-25 | 2012-03-08 | Toyota Motor Corp | 欠陥情報のフィードバック方法 |
CN112582292A (zh) * | 2020-12-04 | 2021-03-30 | 全芯智造技术有限公司 | 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端 |
CN112683210A (zh) * | 2020-12-28 | 2021-04-20 | 上海利扬创芯片测试有限公司 | 用于晶圆测试的map图偏移检测方法 |
-
2003
- 2003-03-31 JP JP2003095962A patent/JP2004303987A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012045563A (ja) * | 2010-08-25 | 2012-03-08 | Toyota Motor Corp | 欠陥情報のフィードバック方法 |
CN112582292A (zh) * | 2020-12-04 | 2021-03-30 | 全芯智造技术有限公司 | 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端 |
CN112582292B (zh) * | 2020-12-04 | 2023-12-22 | 全芯智造技术有限公司 | 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端 |
CN112683210A (zh) * | 2020-12-28 | 2021-04-20 | 上海利扬创芯片测试有限公司 | 用于晶圆测试的map图偏移检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7835566B2 (en) | All surface data for use in substrate inspection | |
CN1846170B (zh) | 使用设计者意图数据检查晶片和掩模版的方法和*** | |
KR100540629B1 (ko) | 정렬 측정 수행 방법 및 연속 정렬 측정 수행 방법 | |
JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
CN109659245B (zh) | 监测光掩模缺陷率的改变 | |
JP2003035680A (ja) | 半導体デバイスの検査方法 | |
EP1928583A2 (en) | A method and a system for establishing an inspection recipe | |
JP2002323458A (ja) | 電子回路パターンの欠陥検査管理システム,電子回路パターンの欠陥検査システム及び装置 | |
US20150042978A1 (en) | Setting Up a Wafer Inspection Process Using Programmed Defects | |
JP2007121181A (ja) | パターン形状評価方法およびパターン形状評価プログラム | |
JP2010283004A (ja) | 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法 | |
JP4126189B2 (ja) | 検査条件設定プログラム、検査装置および検査システム | |
TWI807442B (zh) | 程序控制之晶粒內度量衡方法及系統 | |
JP2006173589A (ja) | データ処理装置,検査作業支援システム、およびデータ処理方法 | |
JP2010133929A (ja) | 欠陥解析装置,および欠陥解析方法 | |
JP5837649B2 (ja) | 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体 | |
US6546125B1 (en) | Photolithography monitoring using a golden image | |
KR100591736B1 (ko) | 기판의 반복 결함 분류 방법 및 장치 | |
CN111426701B (zh) | 一种晶圆缺陷检测方法及其装置 | |
JP2004303987A (ja) | ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置 | |
JP2007184364A (ja) | パターン欠陥の検査装置及び検査方法 | |
JP3750220B2 (ja) | 半導体装置の製造方法 | |
JP2004286532A (ja) | 外観検査方法及びその装置 | |
JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
JPH0792094A (ja) | パターン欠陥検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |