【発明の属する技術分野】
本発明は半導体装置の構造とその製造方法に関するものであり、さらに詳細には、パワー半導体分野に使用される薄型ＩＣチップの裏面金属付ＩＣチップの製造方法に関するものである。
【従来の技術】
近年、携帯電話、コンピュータ、車載用電子機器等の分野に使用されるパワー半導体の性能向上が叫ばれている。パワー半導体は、ＩＣチップの裏面がドレイン電極となり、チップ裏面より熱放散を行うため、ＩＣチップの裏面に金属が形成される。そのため、ＩＣチップの裏面に金属が付いたＩＣチップの薄型化の開発が活発に行われている。
図１０は、従来のＩＣチップの裏面金属付ＩＣチップの製造法を示す。図１０（ａ）のウエハ完成は、ウエハ前工程によりウエハ７内の各ＩＣチップ１に素子が形成され、ウエハ表面にパット３が形成される。
図１０（ｂ）の裏面スパッタ工程は、ウエハ７の裏面に、スパッタ法でチタン／ニッケル／金の様な裏面金属２が析出させる。ウエハ厚が厚い場合、ウエハの裏面全体に裏面金属の析出してもウエハの反りは発生しない。例えば、６インチウエハの場合６２５ミクロン厚のウエハではウエハの反りは数十ミクロン以下であったが、１００ミクロン厚のウエハでは、約１ミリの反りが発生した。
図１０（ｃ）のＩＣチップ分離工程は、ウエハ７の裏面にダイシングシートを貼り（図示せず）ダイシング法によりＩＣチップ間の分離線８に沿ってウエハ７からＩＣチップ１を分離する。
図１０（ｄ）の完成は、ダイシングシートからＩＣチップ１を剥がし、裏面金属２が析出したＩＣチップが完成する。
【発明が解決しようとする課題】
しかしながら、前述した裏面金属付ＩＣチップの製造方法には次のような問題点がある。即ち、電気特性、熱放散特性の向上のため、ウエハ厚を薄くすると裏面の全体に析出した裏面金属の析出応力、ウエハと裏面金属の線膨張係数等の違いによりウエハが大きく反る。そのため、後工程のハンドリング等でウエハが割れたり、次工程に流せない等の問題があった。
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、薄型ＩＣチップの裏面金属付ＩＣチップの安価な製造方法を提供するものである。
【課題を解決するための手段】
上記目的を達成するために、ＩＣチップの裏面に金属を析出させる方法において、少なくともウエハの厚みを薄くするウエハ薄型化工程と、前記ウエハの裏面の前記ＩＣチップの分離線上に前記ウエハの厚みを一部残して分離溝を形成する分離溝形成工程と、前記ウエハの裏面の裏面金属を析出させる裏面金属析出工程と、前記分離線に沿って前記ウエハより個々のＩＣチップに分離するＩＣチップ分離工程とを包含することを特徴とするものでる。
また、前記分離溝の幅と深さは、裏面金属の厚さよりも大きいことを特徴とするものである。
また、前記分離溝形成工程は、ハーフダイシング法であることを特徴とするものである。
また、前記裏面金属析出工程は、スパッタ法または蒸着法であることを特徴とするものである。
また、前記裏面金属析出工程は、無電解メッキ法であることを特徴とするものである。
また、前記ウエハ薄型化工程は、予め前記ＩＣチップのパット上に金属を形成するアンダーバンプメタル形成工程が行われていることを特徴とするものである。
また、前記ＩＣチップ分離工程は、予めパット上に突起電極を形成する突起電極形成工程が行われていることを特徴とするものである。
また、前記突起電極は、半田であることを特徴とするものである。
【発明の実施の形態】
以下図面に基づいて本発明における裏面金属付ＩＣチップの製造方法について説明する。図１は本発明の実施の形態で裏面金属付ＩＣチップの製造方法で、ウエハ完成、ウエハ薄型化工程、分離溝形成工程、裏面金属析出工程、ＩＣチップ分離工程、完成を説明する説明図である。図２は本発明の実施の形態で他の裏面金属析出工程の分離溝形成工程、保護膜形成工程、パラジウム処理工程、無電解ニッケル・金メッキ工程、保護膜剥離工程を説明する説明図である。図３は本発明の実施の形態でアンダーバンプメタル形成工程のウエハ完成、クリーニング工程、ジンケート工程、無電解ニッケル・金メッキ工程を説明する説明図である。図４は本発明の実施の形態で他のアンダーバンプメタル形成工程のウエハ完成、スパッタ工程、エッチングレジスト工程、エッチング工程、レジスト剥離工程を説明する説明図である。図５は本発明の実施の形態で突起電極製造工程の製造工程の裏面金属析出工程、半田ペースト印刷工程、リフロー工程、洗浄工程を説明する説明図である。図６は本発明による裏面付ＩＣチップの構造を説明する説明図である。図７は本発明による他の裏面付ＩＣチップの構造を説明する説明図である。図８は本発明による他の裏面付ＩＣチップの構造を説明する説明図である。図９は本発明による他の裏面付ＩＣチップの構造を説明する説明図である。従来技術と同一部材は同一符号で示す。
先ず、図１は本発明の実施の形態で裏面金属付ＩＣチップの製造工程を説明する説明図である。図１（ａ）のウエハ完成は、従来技術と同じであるため説明は省略する。
図１（ｂ）に示すウエハ薄型化工程は、従来のウエハグラインダーを使いウエハ７を薄型化し、従来のウエハポリッシャーを使いウエハ７の裏面の研磨ダメージを取り薄型化したウエハ７が完成する。
図１（ｃ）に示す分離溝形成工程は、従来のダイシングソーを使い、ウエハ７の裏面より切断線８上にウエハの厚みの一部を残し例えば、５０ミクロン幅で１０ミクロンの深さの分離溝２３を形成する。ダイシングソーを使うことで安価な製造法を採用できる。また、分離溝により裏面金属の析出応力を分断するため、分離溝の幅及び深さは後工程で形成する裏面金属の厚みより大きいことが望ましい。
図１（ｄ）に示す裏面金属析出工程は、従来のスパッタ法に従って、例えば、チタンを２００オングストローム、ニッケルを３０００オングストローム、金５００オングストローム析出させ裏面金属２を形成する。裏面金属の厚みは分離溝の大きさよりも小さいため、１００ミクロンの厚みのウエハでも裏面金属の析出後、問題となるような反りは発生しなかった。また、蒸着法で裏面金属を形成しても問題のないことは言うまでもない。
図１（ｅ）に示すＩＣチップ分離工程は、ウエハ７の裏面にダイシングシートを貼り（図示せず）従来のダイシング法によりＩＣチップ間の分離線８に沿ってＩＣチップ分離溝１１を形成し、ウエハ７からＩＣチップ１を分離する。
図１（ｆ）の完成は、ダイシングシートからＩＣチップ１を剥がし、裏面金属２が析出した裏面金属付ＩＣチップ１００が完成する。
図２は本発明の実施の形態で他の裏面金属形成工程の説明図である。図２（ａ）に示す分離溝形成工程は、前述の図１（ｃ）と同じであるため説明は省略する。
図２（ｂ）に示す保護膜形成工程は、メッキ処理よりパット３等のウエハ７の表面を保護するため保護レジスト９をウエハ７の表面に塗布する。例えば、日立化成工業（株）製無電解メッキ用感光性フィルムフォテックＨ８０５０を真空ラミネート法でラミネートし、全面露光し形成する。
図２（ｃ）に示すパラジウム処理工程は、後述の無電解ニッケルメッキを析出させるため、ウエハ７の裏面にパラジウム２１を付着させる。例えば、１０％フッ化水素酸で１５秒浸積し表面のシリコン酸化膜をエッチングし、さらに１％塩化パラジウム液に浸積しシリコン面をパラジウムにより活性化させる。
図２（ｄ）に示す無電解ニッケル金メッキ工程は、ウエハ７の裏面に無電解メッキ法でニッケル１５と金１６を析出させ裏面金属２を形成する。メッキ金属は後工程のＩＣチップ実装（図示せず）でＩＣチップの裏面から回路基板に電気的接合ができ、熱放散が可能な半田接合でき、安価な製造法であるニッケルと金が望ましい。例えば、上村工業（株）製無電解ニッケルメッキ液ニムデンＮＰＲ−４に８０℃で２０分メッキすることで約３ミクロンのニッケルメッキが析出し、更に上村工業（株）製無電解金メッキ液コブライトＴＳＢ−７１に８５℃で１２分メッキすることで約０．０９ミクロンの金メッキが析出する。無電解メッキの厚みは分離溝によりメッキ析出による応力が分散されるため、問題となるようなウエハの反りは発生しなかった。
図２（ｅ）に示す保護膜レジスト剥離工程は、保護レジスト９をレジスト剥離液で剥離する。例えば、日立化成工業（株）製無電解メッキ用感光性フィルムフォテックＨ８０５０の場合、５０℃の３％苛性ソーダで剥離する。
図３は本発明の実施の形態でアンダーバンプメタル形成工程の説明図である。
図３（ａ）に示すウエハ完成は、前述の図１（ａ）と同じであるため説明は省略する。
図３（ｂ）に示すクリーニング工程は、アルミパット１３の表面をエッチングし清浄なアルミニウム面を出現させる。例えば、ドイツのパッケテック社製ＣｌｅａｎＰａｃ溶液でアルミニウム表面をエッチングする。
図３（ｃ）に示すジンケート処理工程は、後工程で無電解ニッケルメッキを析出させるためアルミパット１３をジンケート処理し亜鉛１４を析出させる。例えば、ドイツのパックテック社製ＺｉｎｃＰａｃ溶液に浸積することでジンケート処理が完成する。
図３（ｄ）に示す無電解ニッケル・金メッキ工程は、無電解ニッケルメッキで亜鉛１４とニッケルの置換反応でニッケルが析出し更にニッケルの自己触媒反応でニッケル１５が析出する。さらに無電解金メッキ液でニッケルと金の置換反応により金１６が析出する。これによりニッケルと金のアンダーバンプメタル４が形成される。アンダーバンプメタルは半田によるフリップチップ実装ができるバリア金属となることが望ましい。例えば、ドイツのパックテック社製無電解ニッケルメッキ液ＮｉｃＰＡＣ液に９０℃１５分浸積することで約５ミクロンのニッケルが析出する。更にドイツのパックテック社製無電解金メッキ液ＩＧＰＡＣ液に９０℃１０分浸積することでフラッシュ金が析出する。
図４は本発明の実施の形態で他のアンダーバンプメタル形成工程の説明図である。図４（ａ）に示すウエハ完成は、前述の図１（ａ）と同じであるため説明は省略する。スパッタ法によるアンダーバンプメタル形成は、一旦ウエハ全面にアンダーバンプメタルを析出させる。そのため、ウエハが薄い場合析出応力により反りが発生し、レジスト形成に問題が発生するため、図１（ｂ）のウエハ薄型化工程の前に処理することが望ましい。
図４（ｂ）に示すスパッタ工程は、従来のスパッタ法でウエハ７の表面にアンダーバンプメタルとしてアルミニウム／ニッケル／銅１７をスパッタ法で析出する。
図４（ｃ）に示すレジスト形成工程は、アルミニウム／ニッケル／銅１７上にフォトレジストをスピンコートし、アルミパット１３保護するように露光、現像することでエッチングレジスト１８を形成する。
図４（ｄ）に示すエッチング工程は、エッチングレジスト１８をマスクとし、銅、ニッケル、アルミニウムを順次エッチングする。
図４（ｅ）に示すレジスト剥離工程は、エッチングレジストを剥離することでアルミニウム／ニッケル／銅１７のアンダーバンプメタル４が形成される。アンダーバンプメタルは半田によるフリップチップ実装ができるバリア金属となることが望ましい。
図５は本発明の実施の形態で突起電極形成工程の説明図である。図５（ａ）に示す裏面金属析出工程は、前述の図１（ｄ）と同じであるため説明を省略する。
図５（ｂ）に示す半田ペースト印刷工程は、従来の半田ペースト印刷法でパット３上にスクリーン印刷で半田ペースト１９を印刷する。
図５（ｃ）に示すリフロー工程は、半田ペースト１９が印刷されたウエハ７を半田のリフロー炉に通すことで半田バンプ５を形成する。
図５（ｃ）に示す洗浄工程は、リフロー後に残った半田ペースト中のフラックス２０を洗浄し半田バンプ５が完成する。半田バンプを形成することで、後工程でＩＣチップをフリップチップ実装で接続できるため大電流仕様のチップにも容易に対応できる。
図６は本発明による裏面付ＩＣチップの構造を示す。ＩＣチップ１の表面にはパット３があり、裏面の全体に裏面金属２が析出している。
図７は本発明による他の裏面付ＩＣチップの構造を示す。ＩＣチップ１の表面のパット３上はアンダーバンプメタル４が形成され、裏面の全体に裏面金属２が析出している。
図８は本発明による他の裏面付ＩＣチップの構造を示す。ＩＣチップ１の表面のパット３上は半田バンプ５が形成され、裏面の全体に裏面金属２が析出している。
図９は本発明による他の裏面付ＩＣチップの構造を示す。ＩＣチップ１の表面にはパット３があり、裏面の全体に裏面金属２が析出している。また、ＩＣチップ分離工程の分離幅が分離溝の幅よりも小さいため裏ＩＣチップの１の裏面側の側面に側面金属６が析出している。
【発明の効果】
以上説明したように、本発明の突起電極付ＩＣチップによれば、薄く削られたウエハのＩＣチップ分離線上に予めウエハ裏面より分離溝が形成されているため、裏面金属の析出応力が分断されるため、ウエハが反ることによる問題が発生せず安価な製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態で裏面金属付ＩＣチップの製造方法で、ウエハ完成、ウエハ薄型化工程、分離溝形成工程、裏面金属析出工程、ＩＣチップ分離工程、完成を説明する説明図である。
【図２】本発明の実施の形態で他の裏面金属析出工程の分離溝形成工程、保護膜形成工程、パラジウム処理工程、無電解ニッケル・金メッキ工程、保護膜剥離工程を説明する説明図である。
【図３】本発明の実施の形態でアンダーバンプメタル形成工程のウエハ完成、クリーニング工程、ジンケート工程、無電解ニッケル・金メッキ工程を説明する説明図である。
【図４】本発明の実施の形態で他のアンダーバンプメタル形成工程のウエハ完成、スパッタ工程、エッチングレジスト工程、エッチング工程、レジスト剥離工程を説明する説明図である。
【図５】本発明の実施の形態で突起電極製造工程の製造工程の裏面金属析出工程、半田ペースト印刷工程、リフロー工程、洗浄工程を説明する説明図である。
【図６】本発明による裏面付ＩＣチップの構造を説明する説明図である。
【図７】本発明による他の裏面付ＩＣチップの構造を説明する説明図である。
【図８】本発明による他の裏面付ＩＣチップの構造を説明する説明図である。
【図９】本発明による他の裏面付ＩＣチップの構造を説明する説明図である。
【図１０】従来の裏面金属付ＩＣチップの製造方法で、ウエハ完成、裏面スパッタ工程、ＩＣチップ分離工程、完成を説明する説明図である。
【符号の説明】
１ ＩＣチップ
２ 裏面金属
３ パット
４ アンダーバンプメタル
５ 半田バンプ
６ 側面金属
７ ウエハ
８ 分離線
９ 保護レジスト
１１ ＩＣ分離枠
１３ アルミパット
１４ 亜鉛
１５ ニッケル
１６ 金
１７ アルミニウム／ニッケル／銅
１８ エッチングレジスト
１９ 半田ペースト
２０ フラックス
２１ パラジウム
２３ 分離溝
１００ 裏面金属付ＩＣチップTECHNICAL FIELD OF THE INVENTION
The present invention relates to a structure of a semiconductor device and a method of manufacturing the same, and more particularly, to a method of manufacturing an IC chip with a metal backside of a thin IC chip used in the field of power semiconductors.
[Prior art]
In recent years, the performance of power semiconductors used in the fields of mobile phones, computers, in-vehicle electronic devices and the like has been called for. In the power semiconductor, since the back surface of the IC chip serves as a drain electrode and dissipates heat from the back surface of the chip, a metal is formed on the back surface of the IC chip. Therefore, the development of a thin IC chip having a metal attached to the back surface of the IC chip has been actively performed.
FIG. 10 shows a method of manufacturing a conventional IC chip with a metal on the back surface of the IC chip. When the wafer shown in FIG. 10A is completed, elements are formed on each IC chip 1 in the wafer 7 by a wafer pre-process, and a pad 3 is formed on the wafer surface.
In the back surface sputtering step of FIG. 10B, a back surface metal 2 such as titanium / nickel / gold is deposited on the back surface of the wafer 7 by a sputtering method. When the thickness of the wafer is large, the warpage of the wafer does not occur even if the back surface metal is deposited on the entire back surface of the wafer. For example, in the case of a 6-inch wafer, the warpage of a wafer having a thickness of 625 μm is less than several tens of microns, whereas the warping of a wafer having a thickness of 100 μm is about 1 mm.
In the IC chip separation step of FIG. 10C, a dicing sheet is attached to the back surface of the wafer 7 (not shown), and the IC chip 1 is separated from the wafer 7 along a separation line 8 between the IC chips by a dicing method.
In the completion of FIG. 10D, the IC chip 1 is peeled off from the dicing sheet, and the IC chip on which the back metal 2 is deposited is completed.
[Problems to be solved by the invention]
However, the above-described method of manufacturing the backside metal-attached IC chip has the following problems. That is, when the thickness of the wafer is reduced to improve the electrical characteristics and the heat dissipation characteristics, the wafer is greatly warped due to the difference in the deposition stress of the back metal deposited on the entire back surface, the linear expansion coefficient between the wafer and the back metal, and the like. For this reason, there have been problems such as the wafer being broken during handling in a subsequent process or being unable to flow to the next process.
The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide an inexpensive method for manufacturing an IC chip with a back surface of a thin IC chip.
[Means for Solving the Problems]
In order to achieve the above object, in a method of depositing metal on the back surface of an IC chip, a wafer thinning step of at least reducing the thickness of the wafer, and the step of reducing the thickness of the wafer on a separation line of the IC chip on the back surface of the wafer. A separation groove forming step of forming a separation groove while leaving a part thereof, a back metal deposition step of depositing a back metal on the back surface of the wafer, and an IC chip separation for separating the wafer into individual IC chips along the separation line And a step.
The width and the depth of the separation groove are larger than the thickness of the back metal.
Further, the separation groove forming step is a half dicing method.
The backside metal deposition step is characterized by a sputtering method or a vapor deposition method.
Further, the back metal deposition step is an electroless plating method.
Further, the wafer thinning step is characterized in that an under bump metal forming step of forming a metal on a pad of the IC chip is performed in advance.
Further, in the IC chip separating step, a projecting electrode forming step of forming a projecting electrode on a pad is performed in advance.
Further, the projection electrode is made of solder.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a method of manufacturing an IC chip with a back metal according to the present invention will be described with reference to the drawings. FIG. 1 is an explanatory view illustrating a method of manufacturing an IC chip with a backside metal according to an embodiment of the present invention, which illustrates a wafer completion, a wafer thinning step, a separation groove forming step, a backside metal deposition step, an IC chip separation step, and completion. is there. FIG. 2 is an explanatory diagram for explaining another separation groove forming step, a protective film forming step, a palladium treatment step, an electroless nickel / gold plating step, and a protective film peeling step of another backside metal deposition step in the embodiment of the present invention. FIG. 3 is an explanatory view illustrating a wafer completion, a cleaning step, a zincate step, and an electroless nickel / gold plating step of the under bump metal forming step in the embodiment of the present invention. FIG. 4 is an explanatory view illustrating a wafer completion, a sputtering step, an etching resist step, an etching step, and a resist peeling step of another under bump metal forming step in the embodiment of the present invention. FIG. 5 is an explanatory view illustrating a backside metal deposition step, a solder paste printing step, a reflow step, and a cleaning step of the manufacturing steps of the bump electrode manufacturing step in the embodiment of the present invention. FIG. 6 is an explanatory view illustrating the structure of the IC chip with a back surface according to the present invention. FIG. 7 is an explanatory view illustrating the structure of another IC chip with a back surface according to the present invention. FIG. 8 is an explanatory view illustrating the structure of another IC chip with a back surface according to the present invention. FIG. 9 is an explanatory view illustrating the structure of another IC chip with a back surface according to the present invention. The same members as those in the prior art are denoted by the same reference numerals.
First, FIG. 1 is an explanatory diagram illustrating a manufacturing process of an IC chip with a back surface metal according to an embodiment of the present invention. Since the completion of the wafer in FIG. 1A is the same as that of the prior art, the description is omitted.
In the wafer thinning step shown in FIG. 1B, the wafer 7 is thinned using a conventional wafer grinder, and the backside of the wafer 7 is polished using a conventional wafer polisher to reduce the thickness, thereby completing the thinned wafer 7.
The separation groove forming step shown in FIG. 1C uses a conventional dicing saw and leaves a part of the thickness of the wafer on the cutting line 8 from the back surface of the wafer 7, for example, 50 μm wide and 10 μm deep. A separation groove 23 is formed. An inexpensive manufacturing method can be adopted by using a dicing saw. In addition, in order to divide the deposition stress of the back metal by the separation groove, it is desirable that the width and depth of the separation groove be larger than the thickness of the back metal formed in a later step.
In the backside metal deposition step shown in FIG. 1D, for example, 200 Å of titanium, 3000 Å of nickel, and 500 Å of gold are deposited to form the backside metal 2 according to a conventional sputtering method. Since the thickness of the back metal is smaller than the size of the separation groove, even a wafer having a thickness of 100 μm did not cause any warp after deposition of the back metal. It goes without saying that there is no problem even if the back metal is formed by the vapor deposition method.
In the IC chip separation step shown in FIG. 1E, a dicing sheet is attached to the back surface of the wafer 7 (not shown), and an IC chip separation groove 11 is formed along a separation line 8 between IC chips by a conventional dicing method. Then, the IC chip 1 is separated from the wafer 7.
1F, the IC chip 1 is peeled off from the dicing sheet, and the IC chip 100 with the rear surface metal on which the rear surface metal 2 is deposited is completed.
FIG. 2 is an explanatory diagram of another back surface metal forming step in the embodiment of the present invention. The separation groove forming step shown in FIG. 2A is the same as that of FIG.
In the protective film forming step shown in FIG. 2B, a protective resist 9 is applied to the surface of the wafer 7 to protect the surface of the wafer 7 such as the pad 3 by plating. For example, a photosensitive film PHOTEC H8050 for electroless plating manufactured by Hitachi Chemical Co., Ltd. is laminated by a vacuum laminating method, and is formed by exposing the entire surface.
In the palladium treatment step shown in FIG. 2C, palladium 21 is adhered to the back surface of the wafer 7 in order to deposit electroless nickel plating described later. For example, the silicon oxide film on the surface is etched by immersion in 10% hydrofluoric acid for 15 seconds, and further immersed in a 1% palladium chloride solution to activate the silicon surface with palladium.
In the electroless nickel gold plating step shown in FIG. 2D, nickel 15 and gold 16 are deposited on the back surface of the wafer 7 by an electroless plating method to form the back metal 2. The plating metal is preferably nickel and gold, which can be electrically joined to the circuit board from the back surface of the IC chip by IC chip mounting (not shown) in a later process, can be soldered to dissipate heat, and are inexpensive manufacturing methods. For example, a nickel plating of about 3 microns is precipitated by plating at 80 ° C. for 20 minutes on Nimden NPR-4, an electroless nickel plating solution manufactured by Uemura Kogyo Co., Ltd. By plating on −71 at 85 ° C. for 12 minutes, a gold plating of about 0.09 μm is deposited. In the thickness of the electroless plating, the stress caused by plating deposition is dispersed by the separation groove, and therefore, the problem of warping of the wafer did not occur.
In the protective film resist stripping step shown in FIG. 2E, the protective resist 9 is stripped with a resist stripper. For example, in the case of the photosensitive film PHOTEC H8050 for electroless plating manufactured by Hitachi Chemical Co., Ltd., it is peeled off with 50% of 3% caustic soda.
FIG. 3 is an explanatory diagram of an under bump metal forming step in the embodiment of the present invention.
Since the completion of the wafer shown in FIG. 3A is the same as that of FIG. 1A, the description is omitted.
In the cleaning step shown in FIG. 3B, the surface of the aluminum pad 13 is etched to make a clean aluminum surface appear. For example, an aluminum surface is etched with a CleanPac solution manufactured by Packettech, Germany.
In the zincate treatment step shown in FIG. 3C, the aluminum pad 13 is zincate-treated to deposit zinc 14 in order to deposit electroless nickel plating in a later step. For example, the zincate treatment is completed by immersing in a ZincPac solution manufactured by Packtec, Germany.
In the electroless nickel / gold plating step shown in FIG. 3D, nickel is precipitated by a substitution reaction between zinc 14 and nickel in the electroless nickel plating, and nickel 15 is precipitated by an autocatalytic reaction of nickel. Further, gold 16 is precipitated by a substitution reaction between nickel and gold in an electroless gold plating solution. Thereby, nickel and gold under bump metal 4 is formed. The under bump metal is desirably a barrier metal that can be flip-chip mounted by solder. For example, about 5 μm of nickel is deposited by immersion in 90 ° C. for 15 minutes in an electroless nickel plating solution NicPAC solution manufactured by Packtec, Germany. Further, flash gold is deposited by immersion in an IGPAC solution of an electroless gold plating solution manufactured by Packtech, Germany, at 90 ° C. for 10 minutes.
FIG. 4 is an explanatory diagram of another under bump metal forming step in the embodiment of the present invention. Since the completion of the wafer shown in FIG. 4A is the same as that of FIG. 1A, the description is omitted. In the formation of the under bump metal by the sputtering method, the under bump metal is once deposited on the entire surface of the wafer. Therefore, when the wafer is thin, warpage occurs due to precipitation stress, which causes a problem in resist formation. Therefore, it is desirable to perform processing before the wafer thinning step of FIG. 1B.
In the sputtering step shown in FIG. 4B, aluminum / nickel / copper 17 is deposited on the surface of the wafer 7 as the under bump metal by a conventional sputtering method.
In the resist forming step shown in FIG. 4C, a photoresist is spin-coated on the aluminum / nickel / copper 17 and exposed and developed so as to protect the aluminum pad 13, thereby forming an etching resist 18.
In the etching step shown in FIG. 4D, copper, nickel, and aluminum are sequentially etched using the etching resist 18 as a mask.
In the resist stripping step shown in FIG. 4E, the under bump metal 4 of aluminum / nickel / copper 17 is formed by stripping the etching resist. The under bump metal is desirably a barrier metal that can be flip-chip mounted by solder.
FIG. 5 is an explanatory diagram of a projecting electrode forming step in the embodiment of the present invention. The back metal deposition step shown in FIG. 5A is the same as that in FIG.
In the solder paste printing step shown in FIG. 5B, the solder paste 19 is printed on the pad 3 by screen printing using a conventional solder paste printing method.
In the reflow process shown in FIG. 5C, the solder bumps 5 are formed by passing the wafer 7 on which the solder paste 19 is printed through a solder reflow furnace.
In the cleaning step shown in FIG. 5C, the flux 20 in the solder paste remaining after the reflow is cleaned, and the solder bump 5 is completed. By forming the solder bumps, the IC chip can be connected by flip-chip mounting in a later step, so that a chip with a large current specification can be easily handled.
FIG. 6 shows the structure of the backside IC chip according to the present invention. A pad 3 is provided on the front surface of the IC chip 1, and a back metal 2 is deposited on the entire back surface.
FIG. 7 shows the structure of another backside IC chip according to the present invention. The under bump metal 4 is formed on the pad 3 on the surface of the IC chip 1, and the back metal 2 is deposited on the entire back surface.
FIG. 8 shows the structure of another backside IC chip according to the present invention. Solder bumps 5 are formed on pads 3 on the front surface of IC chip 1, and back metal 2 is deposited on the entire back surface.
FIG. 9 shows the structure of another IC chip with a back surface according to the present invention. A pad 3 is provided on the front surface of the IC chip 1, and a back metal 2 is deposited on the entire back surface. Further, since the separation width in the IC chip separation step is smaller than the width of the separation groove, the side surface metal 6 is deposited on the side surface on the back surface side of the back IC chip 1.
【The invention's effect】
As described above, according to the IC chip with a protruding electrode of the present invention, since the separation groove is previously formed from the back surface of the wafer on the IC chip separation line of the thinly cut wafer, the deposition stress of the back surface metal is divided. Therefore, it is possible to provide an inexpensive manufacturing method without causing a problem due to the warpage of the wafer.
[Brief description of the drawings]
FIG. 1 is an explanatory view illustrating a wafer completion, a wafer thinning step, a separation groove forming step, a backside metal deposition step, an IC chip separation step, and a completion in a method of manufacturing an IC chip with a backside metal according to an embodiment of the present invention. It is.
FIG. 2 is an explanatory view for explaining a separation groove forming step, a protective film forming step, a palladium treatment step, an electroless nickel / gold plating step, and a protective film peeling step of other backside metal deposition steps in the embodiment of the present invention. .
FIG. 3 is an explanatory view illustrating a wafer completion, a cleaning step, a zincate step, and an electroless nickel / gold plating step of an under bump metal forming step in the embodiment of the present invention.
FIG. 4 is an explanatory diagram illustrating a wafer completion, a sputtering process, an etching resist process, an etching process, and a resist peeling process in another under bump metal forming process according to the embodiment of the present invention.
FIG. 5 is an explanatory diagram for explaining a backside metal deposition step, a solder paste printing step, a reflow step, and a cleaning step in the manufacturing steps of the bump electrode manufacturing step in the embodiment of the present invention.
FIG. 6 is an explanatory view illustrating the structure of a back-side IC chip according to the present invention.
FIG. 7 is an explanatory view illustrating the structure of another IC chip with a back surface according to the present invention.
FIG. 8 is an explanatory view illustrating the structure of another IC chip with a back surface according to the present invention.
FIG. 9 is an explanatory view illustrating the structure of another IC chip with a back surface according to the present invention.
FIG. 10 is an explanatory diagram for explaining a wafer completion, a back surface sputtering step, an IC chip separation step, and completion in a conventional method of manufacturing an IC chip with a back surface metal.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 IC chip 2 Back metal 3 Pad 4 Under bump metal 5 Solder bump 6 Side metal 7 Wafer 8 Separation line 9 Protection resist 11 IC separation frame 13 Aluminum pat 14 Zinc 15 Nickel 16 Gold 17 Aluminum / Nickel / Copper 18 Etching resist 19 Solder Paste 20 Flux 21 Palladium 23 Separation groove 100 IC chip with back metal
